FI115807B - Virran tasasuuntaava kytkentä, sen käyttö sekä menetelmä rinnakkaisprosessoriverkossa - Google Patents

Description

115807

Virran tasasuuntaava kytkentä, sen käyttö sekä menetelmä rinnakkais-prosessoriverkossa

Keksinnön kohteena on jäljempänä esitettyjen itsenäisten patenttivaatimusten johdanto-osissa esitetyn mukaiset virran tasasuuntaava kytkentä, sen käyttö sekä menetelmä rinnakkaisprosessoriverkossa. Erityisesti keksinnön kohteena on uusi entisiä edullisempi transistorikytkentä, jota voidaan käyttää virran tasasuuntaukseen, sekä menetelmä, jolla kytkennän käyttämä erillinen käyttöjännite voidaan asettaa niin että tasasuuntaajan suorituskyky saadaan halutuksi piirin valmistusprosessin vaihteluista huolimatta.

Integroitaessa lukuisia rinnakkaisprosessoreja esimerkiksi piille on yhden, eli samalla jokaisen, prosessorin viemä piipinta-ala kriittinen. Mitä pienemmällä pinta-alalla jokin toiminta saadaan toteutettua, sen pienempi koko prosessorin pinta-alasta tulee ja sitä enemmän prosessoreja voidaan integroida samalle piirille.

Rinnakkaisprosessoreita käytetään etenkin kuvankäsittelyssä ja -analyysissä, jolloin nopeusetu sarjamuotoiseen prosessointiin saadaan siitä, että prosessointia tapahtuu useassa, esimerkiksi 1000-10000 prosessorissa samaan aikaan. Yksi prosessorirakenteissa, esimerkiksi kuvankäsittelyssä, usein tarvittava funktio on itseisarvon ottaminen kuvan ominaisuutta kuvaavasta suureesta. Lisäksi : itseisarvofunktiota tarvitaan esimerkiksi osassa sumean logiikan tarvitsemaa • » •' ·,, prosessorirakennetta.

4 * • t * ·*,..·* Itseisarvofunktio toteutetaan edullisimmin transistorikytkentänä virran tasasuun- : taajalla. Kirjallisuudessa on esitetty useita transistorikytkentöjä, jotka soveltuvat * * *·.·' virran tasasuuntaukseen. Seuraavassa käydään läpi niistä keksinnön kannalta olennaisimmat. Kaikissa rakenteissa tulo- ja lähtösuureet ovat virtoja.

• · • » lii Tässä tekstissä mainittujen kirjallisuusviitteiden on katsottava kuuluvan tekniikan » · : tasoon sekä niissä esitetyn nyt kyseessä olevaan keksintöön liittyvän teorian, että

• I

’:' erityisesti niissä selitettävien esimerkkien osalta.

» « ’· : Transistorikytkentöjen toimintaperiaatteita tarkastellessa oletetaan että ensimmäisen approksimaation mukaan transistorin läpi kulkeva virta riippuu sen gate-source 2 t15807 ohjausjännitteestä niin, että jos ohjausjännite on suurempi kuin transistorin kynnysjännite, transistori johtaa virtaa ja jos ohjausjännite on kynnysjännitettä pienempi, virtaa ei kulje transistorin läpi. Osa tämän kuvauksen tekniikan tason kytkennöistä toimii kuitenkin ns. subthreshold-toiminta-alueella, jossa transistorin ohjausjännite on tarkoituksellisesti kynnysjännitettä pienempi, jolloin transistorin läpi voidaan kuitenkin johtaa hyvin pieniä (nA) virtoja. Osa tekniikan tason kytkennöistä, sekä tässä esitetyn keksinnön mukainen kytkentä, on toisaalta tarkoitettu toimimaan subthresholdin yläpuolella olevilla virroilla (usein μΑ -suuruusluokkaa). Vaikka näissä piireissä transistorien läpi voi kulkea pieni virta myös niiden ohjausjännitteiden ollessa kynnysjännitteitä pienempiä, on tämä virta niin pieni suhteessa virtoihin joita transistorien läpi johdetaan niiden toimiessa aktiivitilassa, että se voidaan olettaa nollaksi, edellä mainitun ensimmäisen approksimaation mukaisesti.

Wang [1] esittää rakenteen, joka käsittää neljä transistoria. Tässä tekstissä sitä kutsutaan ensimmäiseksi tekniikan tason kytkennäksi. Tämä kytkentä on esitetty kuviossa 1. Tasasuunnattava virta II, voi olla suunnaltaan joko kohti pistettä Vi tai pisteestä Vi poispäin. Yhtä tasasuunnattavaa virtaa II varten tarvitaan transistorit Mpl, Mp2, Mp3 ja Mnl. Rakenteen tulovirta II voi olla joko rakenteeseen päin tai rakenteesta poispäin. Rakenteen lähtövirta on 15, joka voidaan johtaa transistoriin ;*·,· Mn2, joka voi toimia virtapeilin tulotransistorina. Transistoriin Mn2 voidaan johtaa • * usean tasasuuntaajalohkon virrat, jolloin tässä yhteisessä pisteessä Vo virrat | *. · summautuvat.

♦ * * • « I I 1 : Kuvion 1 rakenteen toimintaperiaate on sellainen, että transistorit Mnl ja Mp3 eivät »te '··*’ ideaalisesti johda virtaa samanaikaisesti. Molempien transistorien gate on kytketty jännitteeseen Vb, ja molempien source jännitteeseen Vi. MOS-transistori ei ensimmäisen approksimaation mukaan johda virtaa silloin, kun sen gate-source-ohjausjännite Vgs, joka on kuviossa 1 jännitteiden Vb ja Vi erotus, on pienempi kuin transistorin kynnysjännite. On huomattava, että koska kyseisten transistorien • » • · ”* substraatit eivät ole samoissa potentiaaleissa niiden lähteiden kanssa, kynnys- I » « jännitteeseen vaikuttaa korottavasti myös ns. bulk effect. Asettamalla transistorien I »i ‘ “ Mnl ja Mp3 yhteinen hilajännite Vb siten, että molempien ohjausjännitteet eivät voi ylittää kynnysjännitteitä yhtä aikaa, saadaan haluttu funktio aikaan.

3 115807

Kuvion 1 rakenteessa tulovirta II, joka kulkee rakenteesta poispäin, eli poispäin pisteestä Vi, kulkee transistorin Mnl kautta. Tämä virta on sama kuin virta 12, joka kulkee virtapeilin (Mpl, Mp2) tulotransistorin Mp2 kautta, joten virta peilautuu kulkemaan transistorin Mpl läpi virtana 14 ja samalla virran suunta muuttuu. Koska lähtövirta 15 on transistorin Mpl läpi kulkevan virran 14 ja transistorin Mp3 läpi kulkevan virran 13 summa, saadaan edellä kuvatussa tilanteessa lähtövirraksi transistorin Mpl virta 14, joka on yhtä suuri kuin tulovirta II, mutta jonka suunta on käännetty. Transistorin Mp3 virta 13 on tässä tapauksessa siis nolla.

Mikäli tulovirta II on rakenteeseen päin, transistorin Mnl läpi kulkeva virta 12 on nolla ja siten myös virtapeilin Mpl, Mp2 lähtövirta 14 on nolla. Koko tulovirta II kulkee transistorin Mp3 kautta suoraan rakenteen lähtöön Vo ja siten lähtövirta 15 on suoraan sama kuin tulovirta II.

Ramirez-Angulo et ai. [2] esittää toisen tekniikan tason kytkennän, joka on kehitetty edellisestä, ensimmäisestä kytkennästä. Artikkelissa 12] tasasuuntaajaa on käytetty kuvion 3 mukaisessa kytkennässä, jossa tavallisen virtapeilin tilalla on matalille jännitteille tarkoitettu virtapeili (transistorit Mn2, Mn3, Mn4). Tämä vaatii monimutkaisemman kytkennän ja enemmän transistoreja, jopa ilman bias-virtojen : Ib toteuttamiseen tarvittavia transistoreja. Kuviosta 3 nähdään, kuinka myös • < · • * :·. ulostulosuure on virran sijaan kuormavastuksen yli vaikuttava jännite Vo. Kuviossa • ’ *,, 2 artikkelin [2] ratkaisua käyttävä transistorikytkentä on esitetty yksinkertaistettuna, samankaltaisena kytkentänä kuin ensimmäinen tekniikan tason toteutus, niiden j * : toisiinsa vertaamisen helpottamiseksi. Toimintaidea on periaatteessa sama kuin ensimmäisessä tekniikan tason kytkennässä, eli että vain toinen tuloon kytketyistä transistoreista Mnl tai Mp3 johtaa. Nyt transistorien Mnl ja Mp3 hilat on kytketty : positiiviseen (VDD) ja negatiiviseen (VSS) käyttöjännitteeseen, vastaavasti. Ehto, että transistorien ohjausjännitteet eivät yhtä aikaa ole suuremmat kuin kynnys- • i : jännitteet saadaan aikaan pitämällä käyttöjännitteiden VDD ja VSS erotus tarpeeksi • * '*;· pienenä.

I · I

*· ‘ Andreou et.al. [3] esittää kolmannen tekniikan tason kytkennän, joka käsittää kolme transistoria. Kytkentä on esitetty kuviossa 4. Edellä esitettyihin tekniikan tason 115807 4 kytkentöihin venattuna piirin toimintaperiaate on kuitenkin hieman erilainen. Tämä kytkentä on suunniteltu käytettäväksi hyvin pienillä subthreshold-virroilla. Termillä tarkoitetaan transistorien käyttöä toiminta-alueella, jolla transistorin gate-source ohjausjännite on pienempi kuin kyseisen transistorin kynnysjännite. Vaikka transistori on periaatteessa kytketty pois päältä, voidaan se läpi kuitenkin johtaa hyvin pieniä (nA-luokkaa olevia) virtoja. Kytkennän tarkempi toimintaperiaate perustuu ns. translineaaristen piirien teoriaan, joka on esitetty tarkemmin artikkelissa [3]. Piirissä toteutuu kuitenkin periaate, jossa piiriä kohti tuleva positiivinen sisääntulovirta johtuu transistorin Mp3 kauttaa suoraan piirin ulostuloon ja piiristä poispäin kulkeva, ts. negatiivinen sisääntulovirta kulkee transistorin Mp2 kautta ja peilautuu virtapeilin (Mpl, Mp2) ulostulotransistorille Mp3. Transistorin Mp3 kolme ohjausjännite on asetettu niin, että kun piirin ei tule lainkaan sisääntulovirtaa, kulkee sen läpi pieni virta, joten piirin ulostulovirta ei koskaan ole aivan nolla.

Cohen, et.al. [4] esittää neljännen tekniikan tason kytkennän, joka toimii samoin kuin kolmas tekniikan tason kytkentä. Muutoksia edelliseen ovat yksi lisätty transistori, joka tasapainottaa eri virtapolkuja, sekä se että tasasuuntaajan virtapeilin transistorit on kytketty positiivisen käyttöjännitteen sijasta maapotentiaaliin. Tämä ei kuitenkaan vaikuta piirin toimintaperiaatteeseen, ts. piiri toimii edelleen ; subthreshold-virroilla. Käyttöjännite (maapotentiaali), johon virtapeili on kytketty • * · • > :\ ei myöskään ole säädettävä. Koska subthreshold-tilassa sisääntulopisteen » jännitevaihtelu on hyvin pientä, jännitteen säätöön ei ole tarvetta. Kytkennässä on • käytetty myös negatiivista käyttöjännitettä, joten käyttöjännitteiden erotus :*[: maapotentiaalin ja negatiivisen käyttöjännitteen välillä on sama kuin olisi • I · -,., · positiivisen käyttöjännitteen ja maapotentiaalin välillä.

t · · • · » > Katsumi [5] esittää viidennen tekniikan tason kytkennän, jossa virtapeilin käyttöjännitettä kontrolloidaan dynaamisesti tasasuuntaajan sisääntulopisteen :,! : jännitteen perusteella, niin että sisääntulovirta ohjataan ulostuloon joko suoraan *···' yhden transistorin läpi tai virtapeilin kautta peilautuneena, jolloin jännitteen

• I

kontrollointipiiri sulkee aina ei-halutun reitin. Tällöin, jos virta sisääntulossa • · ‘i vaihtaa suuntaansa prosessoinnin aikana, muuttuu myös virtapeilin käyttöjännite.

Tämän tasasuuntaajan kompleksisuus ja vaadittava piiripinta—ala on huomattavasti 5 115807 muita tekniikan tason kytkentöjä suurempi, kolmen tasasuuntaajatransistorin lisäksi jokaiseen tasasuuntaajaan vaaditaan vertailuvahvistin, bias-virtalähde, kaksi diodia, sekä sisääntulovastus, jolla saadaan aikaan haluttu sisääntulojännite virtamuotoisesta signaalista.

Kahteen ensimmäiseen tekniikan tason tasasuuntaajaan tarvitaan neljä transistoria. Koska transistorien määrä on kriittinen prosessorin tarvitsemaan pinta-alaan nähden olisi tarpeen pystyä yksinkertaistamaann näitä viiran tasasuuntaajan toteuttamiseksi tarvittavia kytkentöjä. Kolmas tekniikan tason kytkentä sisältää vain kolme transistoria, mutta sen suorituskyky ei ole riittävä muuta kuin hyvin pienillä virroilla. Näin pienten virtojen käyttäminen huonontaisi huomattavasti toteutetun piirin tarkkuutta, koska subthreshold-tilassa toimivien transistorien virtojen keskinäinen hajonta on selvästi suurempaa kuin aktiivitilassa toimivilla transistoreilla. Jos kuvan 4 mukaista kytkentää käytetään subthreshold-tilaa suuremmilla virroilla, muodostuu ongelmaksi transistorin Mp3 toimintapisteen asettaminen. Jos transistori asetetaan lähelle ei-johtavaa tilaa, niin että saavutetaan pieni virheellinen ulostulovirta silloin kun tasasuuntaajan sisääntuloon ei tule virtaa, nousee suuremmilla positiivisilla sisääntulovirroilla sisääntulopisteen Vi jännite helposti lähelle tasasuuntaajaa syöttävän transistorin käyttöjännitettä, jolloin kyseinen transistori voi poistua saturaatiotoiminta-alueelta eikä se enää johda virtaa . . ohjauksensa mukaisesti.

• * · :*, Toisaalta jos transistorin Mp3 ohjausjännite asetetaan niin, että se pystyy • * · . * · *. helpommin johtamaan suuria virtoja, tasasuuntaajassa, sisääntulovirran ollessa nolla esiintyvä virheellinen ulostulovirta kasvaa. Tämä virhevirta rajoittaa tasasuuntaajaan tarkkuuttaa sekä aiheuttaa turhaa virrankulutusta suuressa prosessoriverkossa vaikka kaikkien itseisarvolohkojen sisääntulovirrat olisivat • » * : '.: nollia.

• » ;.· · Viides tekniikan tason kytkentä ei kompleksisuutensa ja suuren • · » komponenttimääränsä takia sovellu suuren rinnakkaisen prosessorijärjestelmän :\j komponentiksi.

115807 6

Esillä olevan keksinnön tarkoituksena on vähentää tai jopa poistaa edellä mainittuja tekniikan tasossa ilmeneviä ongelmia.

Esillä olevan keksinnön tarkoituksena on erityisesti saada aikaan virran tasasuuntaajana toimiva transistorikytkentä, joka vähentää tarvittavien transistorien määrää ensimmäiseen, toiseen ja viidenteen tekniikan tason ratkaisuun verrattuna sekä parantaa suorituskykyä kolmanteen ja neljänteen tekniikan tason kytkentään nähden, niin että tasasuuntajaa voidaan käyttää suuremmilla, subthreshold-tilan yläpuolella olevilla sisääntulovirran arvoilla.

Keksinnön tarkoituksena on myös erityisesti aikaansaada entisiä edullisempi virran tasasuuntaaja, joka soveltuu osaksi massiivisen rinnakkaislaskentaverkon prosessoria integroiduissa piireissä.

Mm. edellä mainittujen tarkoituksien toteuttamiseksi keksinnön mukaisille virran tasasuuntaavalle kytkennälle, sen käytölle sekä menetelmälle rinnakkaisprosessori-verkossa on tunnusomaista se, mikä on esitetty oheisten itsenäisten patenttivaatimusten tunnusmerkkiosissa.

Keksinnön mukaisella ratkaisulla tasasuuntaus toteutetaan kolmella transistorilla, : kun kaksi ensimmäistä tekniikan tason ratkaisua vaativat neljä transistoria.

I I ·

Verrattuna kolmanteen tekniikan tason kytkentään, joka vaatii myös kolme * • 1.t# transistoria, kytkennän käyttöaluetta on laajennettu subthreshold-virtojen yläpuolelle, lisäämällä tasasuuntaajalle erikseen asetettavissa oleva käyttöjännite.

: Keksintö mahdollistaa prosessorissa tyypillisesti käytettyjen virta-arvojen tasasuuntaukseen ja säästää prosessorin viemää piipinta-alaa, verrattuna kahteen ensimmäiseen tekniikan tason kytkentään, jotka myös sallivat suurempien virtojen : 1' käytön, varsinkin rakenteissa, joissa käytetään paljon itseisarvofunktioita.

Kytkennän erillisen käyttöjännitteen toteutusmenetelmä mahdollistaa myös piirin : suorituskyvyn säätämisen toteutuneiden prosessiparametrien ja suoritettavan t 1 » t t • ·; · ‘ funktion vaatimusten mukaisesti.

• · » » 1

1 I

• » » * > 115807 7 Tässä tekstissä esitetyt keksinnön sovellusmuodot ja niiden edut pätevät soveltuvin osin niin keksinnön mukaiseen kytkentään, sen käyttöön kuin keksinnön mukaiseen menetelmäänkin, vaikkei sitä aina erikseen mainittaisikaan.

Transistorien tai mikroprosessoreiden tai muiden sähköisten komponenttien rakenne ja toiminta sinänsä eivät ole tämän keksinnön kohteena, joten niitä ei tässä tekstissä tarkemmin kuvata.

Tyypillinen keksinnön mukainen edullinen sähkövirran tasasuuntaava kytkentä käsittää virran tulopisteen, johon rakenteeseen tuleva tasasuunnattava virta on kytketty, sekä virran lähtöpisteen, jonka kautta rakenteella tasasuunnattu virta kulkee. Keksinnön mukainen tasasuuntaajarakenne on tyypillisesti kytketty erilliseen, kaikkien samalle piialustalle integroitujen tasasuuntaajalohkojen yhteiseen erikseen asetettavaan käyttöjännitteeseen ja se käsittää tasan kolme transistoria. Transistorit voivat olla mitä tahansa sopivaa tyyppiä. Tyypillisessä keksinnön kytkennässä tekniikan tason ratkaisuja on pystytty parantamaan käyttämällä kytkentää jossa - virran tasasuuntaus tapahtuu kolmella transistorilla - kytkennän käyttöaluetta on laajennettu subthreshold-aluetta suuremmille virroille käyttämällä tasasuuntaajalle erillistä käyttöjännitettä :\! - käyttöjännite luodaan piirillä, jonka toimintaa ohjataan toteutuneiden • '· prosessiparametrien perusteella ja suoritettavan funktion vaatimusten ί · ‘ perusteella.

Tyypillinen edullinen keksinnön mukainen kytkentä eroaa edellä mainituista * · • · ensimmäisestä ja toisesta tekniikan tason kytkennästä eniten siinä, että virran tulopisteen ja käyttöjännitteen välillä on vain yksi transistori ja kolmannesta ja » · , · *, neljännestä tekniikan tason kytkennästä eniten siinä, että tasasuuntaajaan virtapeili • · . käyttää erillistä käyttöjännitettä, jonka avulla kytkennän toiminta-aluetta • * · ’ri.’ laajennetaan suuremmille sisääntulovirran arvoille ilman että virhe pienillä virroilla I « t ,· , kasvaa hyväksyttävää suuremmaksi ja voidaan kompensoida valimstuprosessin • rl • i > I ! aiheuttamia vaihteluita piiriin toiminnassa.

» I I • » 115807 8

Sillä, että A on kytketty suoraan B.hen tarkoitetaan, että A:n ja B:n välissä ei ole mitään sähköistä komponenttia vaan suora sähköinen kytkentä.

Seuraavassa keksintöä kuvataan tarkemmin viittaamalla oheiseen kaaviomaiseen piirustukseen, joka käsittää seuraavat kytkentäkaaviot

Kuvio 1 esittää ensimmäisen tekniikan tason mukaisen kytkennän,

Kuvio 2 esittää toisen tekniikan tason mukaisen kytkennän,

Kuvio 3 esittää toisen tekniikan tason mukaisen kytkennän alkuperäisessä julkaistussa sovelluksessaan,

Kuvio 4 esittää kolmannen tekniikan tason mukaisen kytkennän,

Kuvio 5 esittää kaaviomaisesti ensimmäisen keksinnön mukaisen sovelluksen, Kuvio 6 esittää kaaviomaisesti toisen keksinnön mukaisen sovelluksen,

Kuvio 7 esittää kaaviomaisesti kolmannen keksinnön mukaisen sovelluksen, Kuvio 8 esittää kaaviomaisesti neljännen keksinnön mukaisen sovelluksen,

Kuvio 9 esittää kaaviomaisesti viidennen keksinnön mukaisen sovelluksen, ja

Kuvio 10 esittää kaaviomaisesti kuudennen keksinnön mukaisen sovelluksen. Kuvio 11 esittää kaaviomaisesti seisemännen keksinnön mukaisen sovelluksen.

Ensimmäinen keksinnön mukainen edullinen rakenne on esitetty kuviossa 5. Siinä tarvitaan vain kolme transistoria (Mpl, Mp2 ja Mp3) suorittamaan tasasuuntaus.

: Kuvioon on piirretty selvyyden vuoksi myös tulotransistorit Mp4 ja Mn5, joita » * j\, ohjataan jännitteillä Vbl ja Vb2, sekä diodikytketty transistori Mn6 jota käytetään summaamaan tasasuuntaajalohkojen lähtövirrat 15. Transistoriin Mn6 voitaisiin siis : t>: kytkeä useampikin keksinnön mukainen tasasuuntaajalohko, joita kuviossa 5 on ! esitetty vain yksi.

f · Tärkeimpiä periaatteellisia muutoksia esitettyihin tekniikan tason toteutuksiin verrattuna tyypillisessä keksinnön mukaisessa kuvion 5 esittämässä ratkaisussa on kaksi kappaletta. Subthreshold-alueen yläpuolella toimiviin ensimmäiseen ja I 1 t I » :- · toiseen tekniikan tason kytkentään venattuna ensimmäinen muutos on se, että tulopisteen Vi ja positiivisen käyttöjännitteen VDD2 välissä on ainoastaan yksi transistori Mp2. Toinen muutos on, että virtapeilin (Mpl, Mp2) käyttöjännite ’· : VDD2 eroaa edullisesti muun piirin käyttämästä käyttöjännittestä VDD1 niin, että haluttu toiminnallisuus saavutetaan myös subthreshold-virtoja suuremmalle virta- 115807 9 alueelle, käyttämällä kuitenkin vain kolmea transistoria kuten kolmannessa tekniikan tason kytkennässä.

Tarkempi analyysi kuvion 5 esittämän edullisen keksinnön mukaisen piirin toiminnasta on seuraava. Ensimmäinen oletus on, että transistorin Mn6 läpi kulkee ainakin pieni virta 15, jolloin jännite Vo tasasuuntaajan lähdössä on ainakin transistorin Mn6 kynnysjännitteen verran korkeampi kuin maapotentiaali GND. Koska tasasuuntaajarakenteessa on lähdöstä Vo katsottaessa sarjassa kaksi diodikytkettyä transistoria Mp2 ja Mp3, jotka eivät saa johtaa samanaikaisesti, on positiivinen käyttöjännite VDD2 valittava siten, että se on pienempi kuin transistorien Mp2, Mp3 ja Mn6 efektiivisten kynnysjännitteiden (Vtp2, Vtp3, Vtn6) summa. VDD1 taas on muiden systeemin lohkojen käyttämä positiivinen käyttöjännite, joka on suurempi kuin VDD2. Mikäli tämä tilanne (VDD2<IVtp2l+IVtp31+IVtn6l) vallitsee, kulkee kaikki tasasuuntaajan tulopisteestä Vi pois kulkeva virta transistorin Mp2 kautta virtana 12, minkä seurauksena sama virta peilautuu kääntyneenä virtana 14 tasasuuntaajan lähtöön. Mikäli taas tulovirta Il on rakenteeseen päin, virtapeilin Mpl, Mp2 tulo- ja lähtövirrat 12 ja 14 ovat nollia ja koko tulovirta johtuu virtana 13 transistorin Mp3 läpi suoraan tasasuuntaajan lähtöön Vo.

. \ : Kuviossa 6 on esitetty yksi keksinnön mukaisen kytkennän vaihtoehtoinen, toinen » · edullinen toteutus. Siinä Kuvion 5 PMOS-transistori Mp3 on korvattu NMOS-transistorilla Mn3. Toiminta on periaatteessa sama kuin edellä esitetyn keksinnön '•"S ensimmäisen sovelluksen mukaisen piirin.

·...· Kuviossa 7 on esitetty keksinnön mukaisen kytkennän kolmas edullinen vaihto ehtoinen toteutus. Siinä kuvion 5 tasasuuntaajan PMOS-transistorit (Mpl, Mp2, Mp3) on korvattu NMOS-transistoreilla (Mnl, Mn2, Mn3) ja kuvion 5 NMOS- • · transistori Mn6 on korvattu PMOS-transistorilla Mp6. Tässä tapauksessa myös : · : ·' erikseen asetettava tasasuuntaajalohkojen käyttöjännite on VSS2, joka on suurempi kuin maapotentiaali GND. VDD1 on taas muun piirin käyttämä positiivinen : käyttöjännite. Tämän kytkennän toimintaperiaate on myös samanlainen kuin esitetyn keksinnön ensimmäisen sovelluksen mukaisen piirin, lukuunottamatta virtojen suuntia. Nyt kohti pistettä Vi tuleva virta II kulkee virtapeilin ,0 1 1 5807 tulotransistorin Mn2 läpi virtana 12 ja peilautuu suuntaansa vaihtaen virtapeilin Mnl, Mn2 ulostuloon virraksi 14. Pisteestä Vi poispäin kulkeva virta II kulkee diodikytketyn transistorin Mn3 kautta virtana 13. Tasasuuntaajalohkon ulostulovirta 15 kulkee tällöin aina transistorin Mp6 läpi käyttöjännitteestä VDD1 poispäin, kohti tasasuuntaajalohkoa.

Kuviossa 8 on esitetty keksinnön mukaisen kytkennän neljäs edullinen vaihtoehto, jossa PMOS-transistori Mp3 ei ole diodikytketty, vaan sen ohjausjännite asetetaan ulkoisesti. Tämä kytkentä muistuttaa eniten kolmatta tekniikan tason kytkentää, jonka ongelma on kuitenkin huono toiminta, joko pienillä tai suurilla sisääntulovirran arvoilla. Keksinnön mukaisessa kuvion 8 kytkennässä voidaan, asettamalla transistorin Mp3 ohjausjännite Vb ja tasasuuntaajan virtapeilin käyttöjännite VDD2 sopiviin arvoihin, saavuttaa toimintapiste, jossa piirillä voidaan tasasuunnata suurempia kuin subthreshold-virtoja, niin että samanaikaisesti myös ulostulovirta nollasisääntulolla pysyy pienenä. Kytkentä voidaan kuvion 7 kaltaisesti toteuttaa myös NMOS transistoreilla ja käyttämällä tällöin erikseen asetettavaa käyttöjännitettä VSS2.

Keksinnön mukaisen piirin toiminnassa on huomioitava kaksi tärkeää toisistaan riippuvaa suoritusarvoa. Nämä ovat lähdön riippuvuus tulosta erittäin pienillä : vinoilla sekä sama riippuvuus kohtalaisen suurilla virroilla. Kun keksinnön • · ^ mukaisessa rakenteessa toista arvoa parantaa, toinen huononee. Toiminta kummallakin tulovirran määrällä on kuvattu seuraavaksi ja syyt, jotka johtavat : ” ’: epäideaaliseen toimintaan on analysoitu.

* I ·

« I

Kun piiriin tulee erittäin pieni virta, oletus siitä, että kuvion 5 transistorin Mn6 määräämä tasasuuntaajan lähtöjännite Vo olisi transistorin Mn6 kynnysjännitteen : ' verran korkeampi kuin maapotentiaali GND ei välttämättä pidä paikkaansa. Tästä I » seuraa, että oletus, että transistorit Mp2 ja Mp3 eivät johda samanaikaisesti, ei * ·: ’ täysin pidä paikkaansa. Tämä siitä syystä, että diodikytkettyjen transistorien Mp2 ja *·;* Mp3 ohjausjännitteiden VDD2-Vi ja Vi-Vo summa lähenee niiden efektiivisten :.’ ί kynnysjännitteiden summaa. Tätä virheellistä virtaa, joka syntyy transistorien Mp2 * · ‘: ja Mp3 johtaessa yhtä aikaa, voidaan pienentää alentamalla jännitettä VDD2, mutta silloin toiminta suuremmilla virranarvoilla kärsii. Asiaa helpottaa kuitenkin 115807 n transistorien Mp2 ja Mp3 substraatin kytkeminen käyttöjännitettä VDD2 korkeampaan käyttöjännitteeseen VDD1. Tämä vaikuttaa korottavasti transistorien Mp2 ja Mp3 efektiivisiin kynnysjännitteisiin, jolloin virhe joka syntyy pienillä virran arvoilla pienenee venattuna tilanteeseen, jossa substraatti kytkettäisiin virtapeilin Mpl, Mp2 käyttöjännitteeseen VDD2 kuten tavallisesti tehtäisiin.

Suurten virtojen ollessa kyseessä keksinnön mukaisen piirin toimintaa rajoittaa lohkon ulkopuolisten transistorien Mp4 ja Mn5 nielujännitteen Vi siirtyminen lähelle vastaavaa käyttöjännitettä VDD1 tai GND. Nimittäin, mikäli tasasuuntaajan sisääntulovirta II on rakenteesta poispäin, määrää tulopisteen Vi potentiaalin transistorin Mp2 läpi kulkeva virta 12 siten, että mitä suurempi virta on, sitä matalampi jännite Vi tasasuuntaajan tulossa on. Mikäli tämä jännite Vi on tarpeeksi matala ja koska sama jännite on transistorin Mn5 nielujännite, transistori Mn5 poistuu saturaatiotoiminta-alueelta, eikä sen lähtövirta II, joka on myös tasasuuntaajanlohkon tulovirta, enää ole haluttu, vaan pienempi kuin oletettu. Tästä syystä tulovirtaa II ei voi kasvattaa rajattomasti, vaan on löydettävissä maksimivirta, jolla poikkeama nominaalivirrasta on enintään sallitun virhemarginaalin sisällä. Virran II suunnan ollessa tasasuuntaajaan päin tulopisteen

Vi jännite on sitä korkeampi, mitä suurempi tulovirta II on. Tässä tapauksessa virran II kasvaessa jossain vaiheessa transistori Mp4 poistuu saturaatiotoiminta- . ·. : alueelta ja virta 11 ei enää kasva ohjauksen mukaisesti.

• ·

• I

• I ·

Koska käyttöjännitteen VDD2 arvo vaikuttaa suuresti piirin suorituskykyyn, tulisi :sen mukautua valmistusprosessissa tapahtuviin vaihteluihin ja toteutettavan • funktion vaatimuksiin. Kun piikiekko prosessoidaan, vaihtelevat prosessin tuloksena saatavat transistoriparametrit kuten kynnysjännite Vt. Parametrit voivat vaihdella tilastollisesti piirille prosessoitujen transistorien välillä ja toisaalta kaikkien piirin transistorien kynnysjännite saattaa erota keskenään samankaltaisesti nimellisestä arvosta, ollen joko suurempi tai pienempi kuin piirivalmistajan :·· · ilmoittama nominaaliarvo. Kuten edellä on selitetty, tasasuuntaajassa esiintyvät » · virheet riippuvat transistorien kynnysjännitteistä. Jos esim. kaikkien transistorien i kynnysjännitteet ovat nimellistä pienempiä, suurenee nollavirralla esiintyvä virhe, ** *; koska käyttöjännitteiden VDD2 ja GND välillä olevat transistorit johtavat helpommin yhtä aikaa. Tällöin tulisi käyttöjännitettä VDD2 laskea kompensoimaan 115807 12 tilannetta. Vastaavasti, jos transistorien kynnysjännitteet ovat odotettua suurempia, voi tasasuuntaaja rajoittaa liiaksi suurten negatiivisten sisääntulovirtojen käyttöä. Tällöin käyttöjännitteen VDD2 tulisi nousta.

Käyttöjännitteen VDD2 arvoa vaihtelemalla voidaan myös mukauttaa piirin toimintaa prosessoitavan funktion vaatimusten mukaan. Jos on tärkeää pitää pienten, nollaa lähestyvien virtojen virhe pienenä, tulisi käyttöjännitteen VDD2 laskea. Jos taas on tärkeää johtaa tasasuuntaajan läpi suurempia virtoja, mutta nollakohdan virheellä ei ole vastaavaa merkitystä, tulisi käyttöjännitteen VDD2 nousta. Jos taas halutaan mahdollisimman hyvä toiminta mahdollisimman laajalla sisääntuloalueella, tulee käyttöjännite VDD2 asettaa sopivaan tasapainoarvoon.

Käyttöjännitte VDD2, joka on yhteinen kaikille prosessoriverkon tasasuuntaajille toteutetaan piirille integroidulla kytkennällä, joka muuttaa käyttöjännitteen arvoa piirin valmistuksessa toteutuneiden transistoriparametrien mukaisesti, niin että saavutetaan, valinnan mukaan, joko hyvin pieni virhe nollaa lähestyville virroille, hyvä kyky sietää suurempia virtoja, tai sopiva tasapaino näiden kahden suorituskykyparametrin välillä. Prosessivaihtelun vaikutus ekstraktoidaan piirille integroiduista analysointirakenteista. Jokainen tasasuuntaaja ei tarvitse omaa käyttöjännitteen tuottavaa piiriä, vaan käyttöjännite tuotetaan keskitetysti ja jaellaan : erillisille tasasuuntaajalohkoille. Kun käyttöjännite VDD2 on asetettu, se pysyy vakiona koko funktion prossesoinnin ajan, eikä muutu sen mukaan, onko • * ·,, tasasuuntaajalle tuleva virta positiivinen vai negatiivinen.

• · • Keksinnön mukaisessa menetelmässä prosessivaihtelun vaikutus VDD2:n arvoon evaluoidaan samalle fyysiselle piirialustalle integroitujen analysointirakenteiden avulla. Näistä rakenteista voidaan ekstraktoida piirin keskimääräinen : ·’ käyttäytyminen pienillä, nollaa lähestyvillä virran arvoilla, sekä vastaavasti piirin :*’ suorituskyky suurilla sisääntulovirran arvoilla. Käyttöjännitteen tuottava piiri pyrkii :.! i säätämään jännitteen VDD2 arvoa niin, että tiettyjen säädettävien painokertoimien mukaan voidaan korostaa joko pienten tai suurten signaalien suorituskyvyn :‘ · i vaikutusta. Käytetyt painokertoimet voidaan määrätä ohjelmallisesti.

13 1 1 5807

Edellinen käyttöjännitteen VDD2 asettamista ja toteuttamista koskeva mentelmä pätee vastaavasti myös käyttöjännitteelle VSS2, silloin kun tasasuuntaajat toteutetaan NMOS-transistoreilla. Tällöin VSS2 eroaa edullisesti maapotentiaalista GND, ollen sen yläpuolella.

Jos keksinnön mukainen tasasuuntaaja toteutetaan kuvion 8 osoittamassa muodossa, jolloin transistorin Mp3 toimintapiste asetetaan erillisellä jännitteellä Vb, sovelletaan tämän jännitteen optimoimiseen myös samaa menetelmää kuin edellä oli kuvattu käyttöjännitteen VDD2 osalta. Tällöin molemmat suureet, käyttöjännite VDD2 ja asetusjännite Vb optimoidaan yhdessä halutun suorituskyvyn saavuttamiseksi.

Keksinnön mukainen rakenne on suunniteltu käytettäväksi erityisen edullisesti massiivisessa rinnakkaisprosessoriverkossa, jossa prosessoidaan yksi-, kaksi- tai moniulotteista dataa. Esimerkiksi kuvankäsittelyssä data, eli kuva on oletusarvoisesti kaksiulotteinen datajoukko, jossa jokaista kuvayksikköä kohden on tarkoitus olla oma prosessorinsa. Prosessoriverkossa prosessorit on fyysisesti järjestetty säännölliseksi rakenteeksi ja ne kommunikoivat keskenään pääasiassa paikallisesti. Tällöin suuria prosessoriverkkoja voidaan toteuttaa suhteellisen vähäisellä reititystarpeella.

:\ Seuraavissa esimerkeissä oletetaan, että prosessoriverkossa käsitellään •' ·,. kaksiulotteista kuvaa. Jokaista kuvayksikön eli pikselin tiettyä ominaisuutta voidaan kuvata sähköisellä suureella, tässä virtana. Pikselin ominaisuus on esimerkiksi : ’ pikselin luminanssi. Oletamme, että prosessoitava suure on prosessoinnin aikana vakio, tai suure on erittäin hitaasti muuttuva prosessoinnin nopeuteen verrattuna. Tällöin pikselin ominaisuutta kuvaavat virrat ovat vakioita koko prosessoinnin * * t : ·' aikana. Käytämme näistä vinoista nimitystä tulovirta.

: : Itseisarvofunktion käyttötapoja on tällä hetkellä kirjallisuudessa esitetty ainakin ’·;·* kahta eri tapaa. Ensimmäisessä tavassa prosessori ei vaihda informaatiota muiden * a \‘*i prosessorien kanssa vaan itseisarvo otetaan jokaisen prosessorin tulovirrasta itsenäisesti ja tulos talletetaan prosessoreissa oleviin muisteihin tai johdetaan edelleen muille prosessointilohkoille. Toisessa käyttötavassa, joka on esitetty 1 1 5 807 14 kuviossa 9, prosessorit kommunikoivat tiettyjen lähimpien prosessorien kanssa siten, että jokaisen prosessoriparin tulovirroista (I_pi, I_ni) muodostetaan erotus, josta itseisarvo sitten otetaan. Jokaisessa prosessorissa sitten summataan yhteen yhdestä tai useammasta itseisarvolohkosta saadut tulokset. Tällainen järjestely yhden prosessorin osalta on näytetty kuviossa 9, jossa transistorit Mpl*-Mp8* vastaavat jokainen kuvion 5 transistoria Mp4 ja transistorit MnOa-MnOh vastaavat kuvion 5 transistoria Mn5. Kuvassa siis prosessori (C0,0) kommunikoi kahdeksan lähimmän naapuriprosessorinsa (Ci,j) kanssa.

Yllä mainittua itseisarvolohkojen ulostulovirtojen summaa voidaan käyttää ainakin kahteen eri tarkoitukseen. Esimerkki ensimmäisestä tapauksesta on esitetty kuviossa 10. Jos ollaan kiinnostuneita virtojen (11 _a, Il_b, Il_c, Il_d, Il_e) itseisarvojen summan suuruudesta, voidaan virtojen (I5_a, I5_b, I5_c, I5_d, I5_e) summa johtaa diodikytkettyyn transistoriin, kuten kuviossa 10 virta I5_sum transistoriin Mn6 ja kuviossa 5 ja virta 15 transistoriin Mn6. Diodikytketty transistori Mn6 kuvioissa 5 ja 10 voi olla osa virtamuistia tai virtapeiliä.

Toisessa tapauksessa ollaan kiinnostuneita siitä, onko itseisarvojen summa I5_sum suurempi vai pienempi kuin jokin tietty raja-arvo. Tällöin summavirtaa I5_sum voidaan yksinkertaisesti verrata referenssivirtaan 16 kuvion 11 mukaisella , : rakenteella, jossa referenssivirta tuodaan summapisteeseen Vo transistorilla Mn6, : ’ asettamalla vertailuvirran asetusjännite Vr sopivaan arvoon. Tämä vertailu voidaan * t » : _ myös suorittaa lisäprosessointivaiheena kuvion 10 ulostulovirrasta peilatulle *: virralle, mutta mikäli joissain toteutuksissa on tarve vain tähän kuvion 11 : esittämään vertailuun, on tämä kuvion 11 metodi pienempi pinta-alaltaan ja 1,., ‘ tehonkulutukseltaan.

- ·* Kuvion 11 summapisteen jännite käyttäytyy siten, että mikäli itseisarvosummavirta ’ *; ’ I5_sum on suurempi kuin jännitteen Vr määrittämä referenssivirta 16, summapisteen i Vo jännite nousee joko lähelle kuvion 5 positiivista käyttöjännitettä VDD2 tai » · lähelle käyttöjännitteen VDD1 ja kuvion 5 transistorin Mp3 yli vaikuttavan * » jännitteen erotusta, riippuen siitä kumpaa reittiä, eli transistorin Mpl vai Mp3 » · i kautta, keksinnön mukaisen itseisarvopiirin ulostulovirta, eli kuvion 5 virta 15, kulkee. Mikäli taas kuvion 11 referenssivirta 16 on suurempi kuin summavirta 115807 15 I5_sum, summapisteen Vo jännite laskee lähelle maapotentiaalia GND. Summapisteen Vo jännitettä voidaan edelleen käyttää esimerkiksi ohjaamaan joitain kytkimiä tai kytkemällä summapiste Vo digitaaliseen piiriin, joka käyttää vertailutulosta prosessoinnissaan. Mikäli summapisteen Vo jännite ei sellaisenaan sovellu johdettavaksi muihin lohkoihin, voidaan jännite edelleen vahvistaa esimerkiksi yksinkertaisella digitaalisella invertterillä, kuten kuvion 11 komparaattori C, jonka lähdöstä saadaan jännitteet Vc, jotka ovat lähempänä täysiä logiikkatasoja.

Keksintöä ei ole pyritty mitenkään rajoittamaan vain edellisessä selityksessä esitettyihin suoritusmuotoihin, vaan sitä voidaan vaihdella patenttivaatimusten esittämän keksinnöllisen ajatuksen puitteissa.

Kirjallisuus: [1] Z. Wang, Novel Pseudo RMS Current Converter for Sinusoidal Signals Using a CMOS Precision Current Rectifier, IEEE Transactions on Istrumentation and Measurement, Vol. 39, No. 4, pp. 670-671, August 1990.

[2] J. Ramirez-Angulo, R.G. Carvajal, J. Tombs, A. Torralba, Very low-voltage class AB CMOS and bipolar precision current rectifiers, Electronics Letters, Vol.

: 35, No. 22, pp. 1904-1905, October 1999.

* » · [3] A. G. Andreou, K. A. Boahen, Translinear Circuits in Subthreshold MOS, J,,,: Analog Integrated Circuits and Signal Processing, Vol. 9, pp. 141-166, 1996.

» · I

'...· [4] M. H. Cohen, A. G. Andreou, Current-Mode Subthreshold MOS

Implementation of the Herault-Jutten Autoadaptive Network, IEEE Journal of Solid-State Circuits, Vol. 27, No. 5, May 1992.

» · » 1 • 1 > :: [5] N. Katsumi, Full-Wave Rectifier Circuit, Japanilainen patentti, No. 63085368, 1988.

* » « 1 1 * 1 1

* I

» I

* > I » ·

Claims (8)

1. Virran tasasuuntaava kytkentä, joka käsittää yhteen kytketyt virran tulopisteen (Vi), johon rakenteeseen tuleva tasasuunnattava virta (II) on kytketty, virran lähtöpisteen (Vo), jonka kautta rakenteen tasasuuntaama virta (15) kulkee, tasasuuntaajarakenteen säädettävän käyttöjännitteen (VDD2, VSS2), ja kolme transistoria (Mpl, Mnl, Mp2, Mn2, Mp3, Mn3), jolloin ensimmäinen transistori (Mpl, Mnl) on kytketty käyttöjännitteen (VDD2, VSS2) ja virran lähtöpisteen (Vo) väliin, toinen transistori (Mp2, Mn2) on kytketty käyttöjännitteen (VDD2, VSS2) ja virran tulopisteen (Vi) väliin, ja kolmas transistori (Mp3, Mn3) on kytketty virran tulopisteen (Vi) ja virran lähtöpisteen (Vo) väliin, tunnettu siitä, että virtapeilin (Mpl, Mnl, Mp2, Mn2) käyttöjännite on asetettavissa edullisesti muun piirin käyttöjännitteestä eroavaksi.

2. Patenttivaatimuksen 1 mukainen kytkentä, tunnettu siitä, että ensimmäinen (Mpl), toinen (Mp2) ja kolmas transistori (Mp3) ovat PMOS-transistoreita.

3. Patenttivaatimuksen 1 mukainen kytkentä, tunnettu siitä, että ensimmäinen (Mnl), toinen (Mn2) ja kolmas transistori (Mn3) ovat NMOS-transistoreita.

4. Menetelmä kolmesta transistorista koostuvan virran tasasuuntaajan * »· : käyttöjännitteen (VDD2, VSS2) toteuttamiseksi, tunnettu siitä, että käyttöjännitte : ': on asetettavissa eri arvoon kuin muun piirin käyttöjännite. * · * > * * *

5. Patenttivaatimuksen 4 mukainen menetelmä, tunnettu siitä, että erillinen ···; käyttöjännite (VDD2, VSS2) on asetettavissa automaattisesti samalla fyysisellä ’ ·; -' piirialustalla tuotettavien signaalien avulla.

6. Patenttivaatimuksen 5 mukainen menetelmä, tunnettu siitä, että erillisen *,· käyttöjännitteen (VDD2, VSS2) asettamisessa samalla fyysisellä piirialustalla tuotettavia signaaleja painotetaan halutun toiminnallisuuden saavuttamiseksi. 115807

7. Menetelmä rinnakkaisprosessoriverkossa, jossa prosessoidaan yksi-, kaksi- tai moniulotteista dataa, tunnettu siitä, että menetelmässä sähkövirta (II), joka kuvaa jotakin käsiteltävän datan ominaisuutta ohjataan jonkin edellisen patenttivaatimuksen 1-3 mukaisen kytkennän kautta.

8. Patenttivaatimuksen 7 mukainen menetelmä, tunnettu siitä, että käsiteltävä data on sähköisen kuvankäsittelyn dataa ja että mainittu sähkövirta (II) kuvaa jotakin pikselin ominaisuutta, esimerkiksi pikselin luminanssia. * < * « 1 1 * 1 · » • t • t I * · ' 18 Patentkrav 1 1 5807 t