FI113312B - Komparaattoripiiri - Google Patents

Description

113312

Komparaattoripiiri Keksinnön alue

Esilläoleva keksintö liittyy elektroniikkapiireihin ja erityisesti kompa-raattoripiiriin.

5 Keksinnön tausta

Komparaattoreita käytetään laajasti erilaisissa elektroniikkalaitteissa sisääntulosignaalien tai -jännitteiden vertaamiseen ja tämän vertailun tulosta edustavan ulostulosignaalin tuottamiseen. Eräs komparaattorityyppi sisältää differentiaalisisääntuloasteen, jossa on sisääntulopari differentiaalisen sisään-10 tulojännitteen (ts. vertailtavien jännitteiden) vastaanottamiseen, ja ulostuloaste, joka kykenee syöttämään suuren virran kuormaan. Esimerkki tällaisesta komparaattorista on havainnollistettu yksinkertaistetussa kytkentäkaaviossa, joka on esitetty kuviossa 1. Tämä komparaattori sisältää differentiaalisen transkon-duktanssisisääntuloasteen 1, joka muuntaa differentiaalisen sisääntulojännit-15 teen AVin differentiaalisiksi ulostulovirroiksi Ιουτ+ja Iout- Kun sisääntulojännit-teet Vinm ja Vinp ovat samassa potentiaalissa, ts. balanssissa, differentiaalijän-nite AVin on 0 ja ulostulovirrat I0ut+ ja Iout- ovat yhtä suuret. Kun sisääntulot Vinm ja Vinp eivät ole balanssissa, differentiaalisen transkonduktanssiasteen 1 ulostulovirrat eroavat toisistaan. Ulostulovirrat Iout+ ja Iout- syötetään transisto-

; 20 riulostuloasteelle, joka kykenee syöttämään suuren virran ulostulossa OUT

» · ’ t.\ olevaan kuormaan, kun ulostulo kytkeytyy. Havainnollistetussa esimerkissä on .I” CMOS (Complementary Metal On Silicon) transistori kytketty rail-to-rail, tyyppi- nen AB-luokan ulostuloaste. Pääulostulotransistorit ovat Mi ja M2. Ulostulo-; · · * transistori Mi on biasoitu jännitelähteellä VS1, virtalähteellä CS1 ja transistoreil- ’': 25 la M3 ja M4. Samalla tavoin ulostulotransistori M2 on biasoitu jännitelähteellä ,VS2, virtalähteellä CS2 ja transistoreilla M5 ja Me. Havainnollistetun komparaattorin toimintaa ja rakennetta tullaan analysoimaan yksityiskohtaisemmin alla. Keksijä on havainnut, että syistä, joita analysoidaan yksityiskohtaisemmin alla, : komparaattorin vasteaika on suhteellisen suuri ja tämän vuoksi epätyydyttävä 30 moniin sovelluksiin.

Keksinnön yhteenveto i , Keksinnön tavoitteena on pienentää komparaattoripiirin vasteaikaa.

113312 2 Tämä tavoite saavutetaan itsenäisen patenttivaatimuksen 1 mukaisella komparaattoripiirillä. Keksinnön erilaisia suoritusmuotoja selostetaan epäitsenäisissä patenttivaatimuksissa.

Esilläolevan keksinnön perusidea on rajoittaa jänniteheilahdusta 5 komparaattorin ulostuloasteen sisäisessä solmussa tai solmuissa. Keksijä on havainnut, että sisäiset solmujännitteet komparaattorin perinteisessä transisto-riulostuloasteessa saattavat heilahtaa lähes koko käyttöjännitealueen yli, mikä hidastaa komparaattorin vasteaikaa ja tekee vasteajan käyttöjännitteestä riippuvaiseksi. Rajoittamalla esilläolevan keksinnön mukaisesti jänniteheilahdusta 10 transienttien aikana transistoriulostuloasteen sisällä voidaan komparaattorin vasteaikaa pienentää ja tehdä se käyttöjännitteestä riippumattomaksi.

Keksinnön eräässä suoritusmuodossa differentiaalisen sisääntulo-asteen biasointia pienennetään, kun jänniteheilahduksen rajoitus on aktiivisena transistoriulostuloasteessa. Sisääntuloasteesta tulevat ulostulovirrat lataa-15 vat ja purkavat kapasitansseja transistoriulostuloasteen sisäisessä solmussa. Mitä suuremmat ovat sisääntuloasteesta tulevat ulostulovirrat transistoriulostuloasteen kytkeytyessä, sitä lyhyempi aika tarvitaan sisäisten loiskapasitanssien varaamiseen ja purkamiseen ulostuloasteessa ja sitä lyhyempi on komparaattorin vasteaika. Toisaalta kun ulostuloasteen ulostulo on kytkeytynyt ja stabiloi-20 tunut, sisääntuloasteen suuret ulostulovirrat ovat tarpeettomia ja kasvattavat komparaattorin virrankulutusta. Kun esilläolevan keksinnön mukainen jännite-heilahduksen rajoitus tulee aktiiviseksi, kun ulostuloasteen transientti tai kyt-: kentä on päättymässä, ulostulovirtoja voidaan pienentää pienentämällä sisään- :·. tuloasteen biasointia, kun rajoitus on aktiivinen. Tämä pienentää virrankulutus- ’···. 25 ta, kun kytkentä on päättynyt ja ulostulo on stabiloitunut. Toisaalta kun keksin- • » nön mukainen jänniteheilahduksen rajoitus ei ole aktiivinen, kytkentä ja transi- entti on meneillään ja suuret sisääntuloasteen ulostulovirrat ovat suositeltavia " · · * ja tämän vuoksi sisääntuloasteelle voidaan sallia normaalia suurempi biasointi.

Täten tämä lisäsuoritusmuoto kasvattaa komparaattorin nopeutta samalla kun 30 se tarjoaa alhaisen tehokulutuksen. Lisäetu on se, että koska sisääntuloasteen biasointia kontrolloidaan ulostuloasteen transientin pohjalta, differentiaalisen : sisääntulojännitteen nollanylitysnopeus ei merkittävästi vaikuta biasointiin. Tä- » · J män seurauksena komparaattori ei ole herkkä sisääntulojänniteaskeleelle tai muutosnopeudelle.

S » » · · * * 113312 3 Nämä ja muut esilläolevan keksinnön ominaisuudet, piirteet ja edut tulevat paremmin ymmärretyiksi seuraavan selityksen, oheisten patenttivaatimusten ja oheisten piirrosten yhteydessä.

Piirrosten lyhyt selitys 5 Kuvio 1 on perinteisen komparaattoripiirin kytkentäkaavio,

Kuvio 2 on kuvaaja, joka havainnollistaa sisääntuloasteen differentiaalista ulostulovirtaa differentiaalisen sisääntulojännitteen funktiona,

Kuvio 3 on esilläolevan keksinnön erään suoritusmuodon mukaisen komparaattoripiirin kytkentäkaavio, 10 Kuvio 4 on ajoituskaavio, joka havainnollistaa kuvioissa 1 ja 3 esitet tyjen komparaattorien differentiaalisen sisääntulojännitteen ja differentiaalisten ulostulojännitteiden välistä suhdetta.

Keksinnön yksityiskohtainen selitys

Analysoidaan ensin kuviossa 1 esitetyn perinteisen komparaattori-15 piirin toimintaa. Kuten yllä jo selitettiin, kuvion 1 komparaattori sisältää differentiaalisen transkonduktanssisisääntuloasteen 1 ja transistoriulostuloasteen 2, joka kykenee syöttämään suuren virran kuormaan, kun komparaattorin ulostulo OUT on kytkeytymässä, ts. vaihtamassa tilaansa ensimmäisen ulostulotason (esim. käyttöjännite VDD) ja toisen ulostulotason (esim. maapotentiaali) välillä. 20 Tässä esimerkissä ulostulo on CMOS-transistorikytketty, rail-to-rail, AB-luokan

• * I

’ ulostuloaste. Pääulostulotransistorit ovat p-tyyppinen CMOS-transistori M-ι ja • · · n-tyyppinen CMOS-transistori M2, jotka on kytketty toiminnallisesti sarjaan : ’·* käyttöjännitteen Vdd ja maan väliin. Tarkemmin sanottuna transistorin Mi lähde • · * on toiminnallisesti kytketty käyttöjännitteeseen VDD, hila on kytketty vastaanot- 25 tamaan ulostulovirran Ιουτ+ aikaansaama jännite VNGi sisääntuloasteelta 1 ja nielu on kytketty komparaattorin ulostuloon OUT. Samalla tavoin transistorin M2 lähde on toiminnallisesti kytketty maahan, hila on kytketty vastaanottamaan :v. sisääntuloasteen 1 ulostulovirran Iout- aikaansaama jännite VNg2 ja nielu on • » /·, kytketty transistorin Mi nieluun ja ulostuloon OUT. Ulostulotransistori Mi on T 30 biasoitu jännitelähteellä VSi, virtalähteellä CSi ja p-tyypin CMOS-transistoreilla • ·

Maja M4. Tarkemmin sanottuna transistori M4 on kytketty transistoreiden Mi ja M2 hilojen väliin siten, että transistorin M4 lähde on kytketty transistorin Mi hi- :v. Iälle (kytkentäsolmu on merkitty viitenumerolla Ngi kuviossa 1) ja transistorin • · M4 nielu on kytketty transistorin M2 hilalle (kytkentäsolmu on merkitty viitenu-* ' 35 merolla NG2 kuviossa 1). Transistorin M3 lähde on kytketty jännitelähteen Vsi 113312 4 negatiiviseen napaan, jolloin jännitelähteen VSi positiivinen napa on kytketty käyttöjännitteeseen VDd- Transistorin M3 nielu on kytketty virtalähteen CSi yhteen napaan, jolloin virtalähteen CS1 toinen napa on kytketty maahan. Transistorin M3 hila on kytketty transistorin M4 hilalle ja transistorin M3 nieluun. Samal-5 la tavoin ulostulotransistori M2 on biasoitu jännitelähteellä VS2, virtalähteellä CS2, ja n-tyyppinen CMOS-transistoreilla M5 ja Μβ- Tarkemmin sanottuna transistorin Μβ nielu on kytketty transistorin Mi hilalle ja nielu on kytketty transistorin M2 hilalle. Transistorin M5 lähde on kytketty jännitelähteen VS2 positiiviseen napaan, jolloin jännitelähteen VS2 negatiivinen napa on kytketty maahan.

10 Transistori M5 on kytketty virtalähteen CS2 ensimmäiseen napaan, jolloin virtalähteen CS2 toinen napa on kytketty käyttöjännitteeseen VDD. Transistorin M5 hila ja nielu on kytketty yhteen ja hila on edelleen kytketty transistorin M6 hilalle.

Tarkastellaan nyt kuviossa 1 esitetyn komparaattoripiirin toimintaa.

15 Kuten yllä todettiin, ulostulotransistori M1 biasoidaan elementeillä VS1, M3, M4 ja CSi. Virtalähde CS1 tuottaa vakiovirran transistorin M3 ja jännitelähteen VS1 läpi. Tavallisesti virtatiheys transistorin M4 läpi suunnitellaan olemaan sama kuin transistorin M3 läpi, toisin sanoen I,H IL.t ID3 WJL3' 20 mikä johtaa samoihin hila-lähde-jännitteisiin Vgs3 ja Vgs4. Tässä yhtälössä W, ja L, merkitsevät transistorin M, kanavaleveyttä ja -pituutta. Transistorin Mi hila-lähde-jännite biasoituu tämän vuoksi jännitelähteen VS1 jännit-teeseen Vvsi· Transistorin Mi virta ID1 asetetaan suurin piirtein yhtälöllä : · 1 w ... i = — K — ·(¥ -V Ϋ ; ; 1 D\ 2 p ' vsl y rP' ‘ 25 Jännitelähde VS1 on usein diodikytketty pmos-transistori, joka sopii yhteen transistorin Mi kanssa. Transistorin Mi virta Idi sopii yhteen virtalähteen CS1 virran Icsi kanssa seuraavan yhtälön mukaisesti :*·*: / -Έ1ΙΚ.1 :···. D1 w9il9 csi’ • · ,· , jossa indeksi 9 viittaa jännitelähteeseen VS1, joka on toteutettu dio- • · · *· 30 di-kytketyllä pmos-transistorilla. Transistorin Mi nieluvirta ID1 on tämän vuoksi säädettävissä W/L-suhteilla ja virralla Icsi- Käytännössä jännitelähde VS1 voi j··'. olla myös jokin muu piirielementti. Esimerkiksi myös vastuksia, diodikytkettyjä : bipolaaritransistoreita, diodeja tai lähde/emitteriseuraajaa, joilla on sopiva bia- • » 113312 5 sointi antamaan sopiva jännitebiasointi transistoreille Mi ja M2, voidaan myös käyttää toteuttamaan jännitelähteet VSi ja VS2.

Samalla tavoin, transistori M2 biasoidaan jännitelähteen VS2 jännitteeseen Vvs2· Transistorin M2 nieluvirta Id2 on säädettävissä jännitelähteellä 5 VS2 tai virtalähteellä CS2.

Differentiaalinen transkonduktanssisisääntuloaste 1 muuntaa differentiaalisen sisääntulojännitteen AVin differentiaalisiksi ulostulovirroiksi Iout+ ja Iout-, Kun sisääntulot Vinm ja V!Np ovat samassa potentiaalissa, toisin sanoen balanssissa, virtojen Iout+ ja Iout- biasointi on suunniteltu olemaan sama. Li-10 saksi ulostulovirrat Ιουτ+ja Iout- on suunniteltu toteuttamaan

Iout+ = ^out- = Is4 + I ne ·

Koska , WJL< W4 / l4 s'4 w3 / l3 ' S3 w3 / l3 csl ja r wjl6 wjl6 15 06 WJL, m W5 /Ls CS2’ saamme suunnitteluyhtälön

W4 IL· WJ L

1 =1 --—--./ +—---T

o"T+ I()l,T-~W3/L3 CSi W5/Le rs2'

Lisäksi, jos virrat lDi ja Is2 on suunniteltu olemaan yhtä suuret, meillä on asianmukainen biasointi komparaattorille. Transistoreiden M3, M4ja M5, M6 * 20 W/L-suhteet ja biasvirrat lCsi ja Ics2 on usein suunniteltu olemaan samat, mikä * * » johtaa tapaukseen Is4=Id6=0.5 Iout+=0.5 I0ut-, : · Kun sisääntulot V|Nm ja V|NP eivät ole balanssissa, differentiaalisen • · · transkonduktanssiasteen 1 ulostulovirrat Ιουτ+ja Iout- eroavat toisistaan. Olete- :.*·· taan, että Vinp> Vinm· Ulostulovirta Iout+ on pienempi kuin ulostulovirta Iout- ·/ ‘ ]: 25 Tämä johtaa tilanteeseen, jossa transistori M6 sopeutuu kasvaneeseen virtaan, koska ulostulovirta Iout- vetää transistorin M6 lähdejännitettä alemmaksi tällä tavoin kasvattaen nieluvirtaa Id6 transistorin M6 läpi. Koska ulostulovirta Iout+ .···. pienenee ja nieluvirta loe kasvaa, transistorin M4 virta Iq4 pienenee. Lopuksi • · transistorille M4 ei ole lainkaan virtaa jäljellä ja transistorin M4 lähdejännite, toi-:.’ i 30 sin sanoen solmun Ngi jännite putoaa voimakkaasti. Se putoaa kunnes tran-sistori M6 pääsee lineaariselle alueelle. Lineaarisella alueella transistori Me ei kykene pitämään transistorin Μβ lähdejännitettä Ng2 samalla tavoin kuin se pi-tää jännitettä saturaatiotilassa - transistori M6 alkaa toimia kuten vastus - ja myös transistorin Μβ lähdejännite putoaa kohti maajännitettä kunnes solmun • I » 113312 6

Nq2 jännite tulee liian pieneksi transkonduktanssivahvistimen 1 varsinaiselle virtalähdelaitteelle ja tämä laite saturoituu. Koska jännitteet NGi ja Ng2 putoavat lähelle maajännitettä, transistori Mi kytkeytyy täysin päälle ja transistori M2 kytkeytyy täysin pois päältä. Tämä mahdollistaa suuren ulostulovirran kytkennän 5 aikana.

Vastakkainen käyttäytyminen havaitaan vastakkaisessa tapauksessa. Kun V|NP< Vinm, solmujännitteet NG1 ja NG2 nousevat lähes käyttöjännitteeseen Vdd- Tähän perinteiseen ulostuloasteeseen liittyvä ongelma on se, että 10 solmujen NGi ja NG2 jännitteet heilahtavat lähes koko käyttöjännitealueen yli. Tämä hidastaa komparaattorin vasteaikaa ja tekee vasteajan käyttöjännitteestä riippuvaiseksi.

Toinen ongelma on se, differentiaaliset ulostulovirrat Ιουτ+ - ·ουτ-, jotka lataavat ja purkavat solmuja NGi ja NG2, asetetaan tavallisesti yhdellä tai 15 useammalla vakiovirtalähteellä CSb, jotka tuottavat biasointivirran Ib (virrat Ibi ja lB2 kuviossa 1). Esimerkiksi tyypillisellä bipolaarisella differentiaalisisääntulo- asteella on seuraavat ulostulovirrat m-ib I =-— 1OUT+ AV^ l + e Vt ja

M-IB

.. . 1OUT- - -AVm · • ;* 20 l + e"7 ;..v Pienen manipuloinnin jälkeen ulostulovirtaero on

AVIN

^0(/7+ _ ^out- - M-IR tanh(^ ^ ).

• · « · · : Tekijä M on biasointivirran Ib kertojatekijä. Näitä ulostulovirtojen .···* Iout+ ja Ιουτ- aaltomuotoja differentiaalisen sisääntulojännitteen funktiona on • · 25 havainnollistettu kuviossa 2. Differentiaalinen ulostulovirta Ιουτ+- Ιουτ- on ha-. vainnollistettu vain transienttitilanteessa - käytännössä, kun solmujen NGi ja ·' ;* NG2 jännitteet lähestyvät käyttöjännitettä VDd tai maata, ulostulovirrat Iout+ ja *..·* Ιουτ- putoavat lähelle nollaa, koska transkonduktanssiasteen 1 ulostulovirtaläh- de saturoituu. Transkonduktanssiasteen 1 sisäiset biasointivirrat kuluttavat • 30 edelleen virtaa.

« ·

Kun differentiaalinen sisääntulojännite AVin kasvaa (tai pienenee)

t t I

·* arvosta 0V, differentiaalinen ulostulovirta Ιουτ+- Iout- saturoituu tiettyyn rajaan, * · :.‘*i joka asetetaan biasointivirralla MIB. Jos suunnittelija haluaa edelleen pienentää 113312 7 etenemisviivettä, ainakin yhtä biasointivirroista lB täytyy kasvattaa. Tämä tarkoittaa suurempaa virrankulutusta. Toinen tapa pienentää vasteaikaa on kasvattaa ulostulovirtaa I0ut+ ja Iout- tuomalla suurempi virtapeilaus transkonduk-tanssiasteen 1 ulostuloon (ei esitetty kuviossa 1). Koska tämän viimeisen virta-5 peilin ulostulo saturoituu, kun sisääntulot V|Nm ja Vinp ovat epäbalanssissa, se ei kasvata virran kulutusta. Valitettavasti tämä virtapeili on signaalitiellä ja suurempi virtapeili tuo mukanaan suurempia loiskapasitansseja, jotka osittain tai kokonaan kumoavat parannuksen.

Kolmas ongelma, joka liittyy tähän perinteiseen rakenteeseen on, 10 että jos transkonduktanssiasteen 1 ulostulossa käytetään bipolaaritransistorei-ta, ne saturoituvat. Kollektorijännitteen kasvattaminen saturaatiotilasta vie enemmän aikaa, koska kollektori-kanta-kapasitanssi on suurempi kuin lineaarisella alueella.

Esimerkki esilläolevan keksinnön mukaisesta komparaattorista on 15 havainnollistettu yksinkertaistetulla kytkentäkaaviolla, joka on esitetty kuviossa 3. Tässä suoritusmuodossa ratkaisu yllämainittuihin ongelmiin on jännitehei-lahduksen rajoittaminen transistoreiden M4 ja Me lähde-elektrodeilla ja sisään-tuloasteen ainakin yhden biasointivirran tehostaminen transientin aikana.

Kuviossa 3 samoja osia merkitään samoilla symboleilla kuin kuvios-20 sa 1. Seuraavassa selitetään yksityiskohtaisemmin ainoastaan erot. Kuviossa 3 esitetyssä suoritusmuodossa on uudet transistorit M7 ja Me. N-tyypin CMOS-:v. transistorin M7 lähde on kytketty transistorin Mi hilalle, hila on kytketty jännite- lähteen VSi negatiiviseen napaan ja nielu on kytketty virranmittauselementin • » * kautta käyttöjännitteeseen VDd- P-tyypin CMOS-transistorin M8 lähde on kyt-25 ketty transistorin M2 hilalle, hila on kytketty jännitelähteen VS2 positiiviseen na-';··] paan ja nielu on kytketty virranmittauselementin kautta maahan.

*· '.* Transistorit M7 ja M8 rajoittavat transistoreiden M4 ja vastaavasti M6 • · t lähdejännitteitä. Transistoreiden M7 ja M8 nieluvirtaa tarkkaillaan ja syötetään takaisin sisääntuloasteen biasointipiirille solmujännitteiden Ngi ja Ng2 lata-30 us/purkuvirtojen vaimentamiseksi. Tarkkailua ja takaisinkytkentää on havain-nollistettu virtalähteellä CCS1, jolla on virta IBr, joka on riippuvainen transisto- • · · .* . reiden M7 ja M8 nieluvirroista Id7 ja Ids- Todellisessa toteutuksessa voidaan • · · *· Ί käyttää virtapeilejä CM1 ja CM2 mittaamaan transistoreiden M7 ja vastaavasti ’ * M8 nieluvirtoja Iq7 ja lDe ja vähentämään summavirta IBr=Ai*Id7+Bi*Id8 biasoin- :’ 35 tivirrasta CSBi. Kertoimet Ai ja B1 asetetaan virtapeilien suunnittelun perusteel- • · la. Myös vastuksia yhdessä vastuksien poikki kytketyn vahvistuselementin • · 113312 8 kanssa voidaan käyttää ilmaisemaan tai mittaamaan transistoreiden M7 ja M8 nieluvirrat Id7 ja be-

Ajatellaan, että sisääntulot Vinm ja V|NP ovat balanssissa ja ulostulo OUT on käyttöjännitteen Vdd ja maan keskivälissä. Transistorin Mi lähde-hila-5 jännite on Vvsi- Transistorin M7 hila-lähde-jännite on tämän vuoksi 0 eikä M7 johda lainkaan virtaa. Samalla tavoin transistori Ms on pois päältä. Koska virrat Id7 ja be ovat 0 ampeeria, säädetyn virtalähteen CCS1 virta on 0 ampeeria ja transkonduktanssiasteella 1 on sama biasointivirta kuin kuviossa 1, nimittäin Ibi ja Ib2· Toisin sanoen balanssitilassa transistorit M7 ja Ms eivät muuta kom-10 paraattorin toimintaa.

Oletetaan, että sisääntulo V|Np kasvaa verrattuna sisääntuloon Vinm. Ulostulovirta Iout+ pienenee ja ulostulovirta Iout- kasvaa. Samalla tavoin kuin kuviossa 1, transistori M6 sopeutuu kasvaneeseen ulostulovirtaan Iout- ja transistorin M4 lähdevirta pienenee kunnes se on nolla. Transistorin M4 lähdejänni-15 te pienenee mutta ei maahan asti. Transistori M7 kytkeytyy päälle ja tällä tavoin rajoittaa transistorin Mi lähde-elektrodin jänniteheilahduksen transistorin M7 hi-la-lähde-jännitteeseen VGs7- Koska transistori M7 on nyt johtavassa tilassa, vaikutetaan transkonduktanssiasteen 1 yhteen tai useampaan biasointivirtaan, toisin sanoen nämä virrat pienenevät, koska virtalähde CCS! ohjaa virran Ibr 20 maahan ja tällä tavoin ainoastaan biasointivirta IbHbr syötetään sisääntuloas-teelle 1. Pienennyksen määrä riippuu transistorin M7 ja kertoimen tai B1 :·/. asettamasta silmukkavahvistuksesta. Ulostulovirrat Iout+ ja Iout- putoavat kun- | .·, nes Iout- on yhtä suuri kuin Id7+Iout+· Tämä tulee lopulta tapahtumaan, koska • · · virta Id7 kasvaa samalla kun ulostulovirrat Iout- ja Iout+ pienenevät ja ulostulo-25 virta Iout+ on paljon pienempi kuin ulostulovirta Iout- Virta Iout+ on lopulta mitä- • · *;··[ tön verrattuna virtaan Iout- Ulostulovirta Iout- asettuu biasointivirran Ibi/Αι ala- puolelle, koska jos ulostulovirta Iout- pysyisi virran IBi/Ai yläpuolella, transkon- duktanssiasteelle 1 ei olisi enää jäljellä biasointia. Silmukkavahvistus asettaa sen, kuinka paljon biasointivirran Ibi/Αι alapuolelle ulostulovirta Iout- asettuu.

30 Transistorin M6 lähdejännite ei putoa maajännitteeseen, jos käyttö- jännite Vdd on riittävän korkea estämään transistorin Μβ joutuminen lineaarisel- .* . le alueelle, ts. jos transistorin M7 lähdejännite on paljon transistorin M6 saturaa- • * · *· tiorajan yläpuolella. Tämän vuoksi transistorin M2 hilajännite ei putoa nollaan ja : ulostulotransistorit Mi ja M2 johtavat hieman virtaa jopa silloin kuin komparaat- 35 torin sisääntulot Vinm ja Vinp eivät ole balanssissa. Tämän vuoksi transistoreja • » : Mi ja M2 ei voida suunnitella suuriksi ajamaan suurta kuormakapasitanssia.

* · 113312 g Tämä haitta voidaan kuitenkin välttää lisäämällä ulostuloon puskuroiva invert-teri tai inverttereitä. Puskuri-invertterien viive on joka tapauksessa mitätön verrattuna sisääntulosta solmuihin Ngi ja NG2 olevaan viiveeseen.

Kuvion 3 komparaattorissa on komparaattorin virrankulutus sisään-5 tulojen ollessa balanssissa suunniteltu olemaan paljon suurempi kuin kuvion 1 komparaattorissa. Toisaalta kuvion 3 komparaattorin virrankulutus sisääntulojen ollessa epäbalanssissa on suunniteltu olemaan sama tai pienempi kuin bia-sointivirta kuviossa 1 sisääntulojen ollessa balanssissa. Transistoreiden Mi ja M2 biasointijännitteet Vvsi ja Vvs2 on suunniteltu olemaan alemmat tai transis-10 toreiden Mi ja M2 W/L-suhteet on suunniteltu olemaan alemmat kuin kuviossa 1, jotta transistoreiden Mi ja M2 virrat pidetään pieninä. Komparaattori on tran-sientissä ainoastaan lyhyen aikajakson, ts. transistori M7 tai M8 ei johda. Tämän vuoksi tehostettu biasointivirta ei merkittävästi kasvata komparaattorin keskimääräistä virrankulutusta, jos transienttiaika (tehostetun virran jakso) on 15 merkittävästi lyhyempi kuin vertailujen välinen aikajakso. Näin on tavallisesti tilanne. Tarkastellaan käytännön esimerkkiä. Kuvion 1 komparaattorin, jossa ei ole keksinnön mukaista jännitteenrajoitusta ja virrantehostusta, etenemisviive sisääntulosta ulostuloon on 15 mikrosekuntia. Viive mitattiin 3,6V käyttöjännitteellä Vdd, virrankulutuksen ollessa 20 mikroampeeria ja kuormakapasitanssin 20 ollessa 1pF. Kuvion 3 komparaattorissa, jolla on sama käyttöjännite, sama virrankulutus (sisääntulot epäbalanssissa) ja sama kuormakapasitanssi, etene-misviive on 0,5 mikrosekuntia.

• t 1 • · . Kuviossa 4 on havainnollistettu differentiaalisen lataus/purkuvirran :·” aaltomuotoa differentiaalisen sisääntulojännitteen funktiona sekä kuvion 1 pe- *... 25 rinteiselle komparaattorille että kuvion 3 keksinnölliselle komparaattorille. Pitäi- si ymmärtää, että tehostettua differentiaalista ulostulovirtaa Ιουτ+ - Iout- ei ole * · · sidottu mihinkään tiettyyn sisääntulojännite-eroon paitsi 0V; differentiaaliulos-tulovirtaa I0ut+ - Iout- tehostetaan, kun solmut NGi ja NG2 alkavat poiketa rajoitetusta jännitteestään ja transistorit M7 tai M8 kytkeytyvät pois päältä.

• · · • 30 Transientti alkaa, kun sisääntulojännite ylittää 0V ja transientti solmuissa NGi ja NG2 alkaa.

,·] . Keksinnöllisen komparaattorin lisäetu on, että sisääntuloasteen 1 bi-

t »I

’ ! asointivirtaa tehostetaan vain, kun sisäisissä solmuissa, ts. transistoreiden M4 ja Μβ lähde-elektrodeilla on transientti. Sisääntulojännite-eron nollanylitysno-35 peus ei vaikuta merkittävästi tehostukseen. Komparaattori ei tämän vuoksi ole :*·,· herkkä sisääntulojänniteaskeleelle tai sisääntulojännitteen muutosnopeudelle.

» · 113312 10

Koska jänniteheilahdus transistoreiden M4 ja M6 lähde-elektrodeilla on rajoitettu noin transistoreiden M7 ja Me hila-lähdejännitteeseen, komparaattorin vasteaika ei ole herkkä syöttöjännitteen vaihtelulle.

Koska transistorin Μβ lähdejännitteet eivät mene maahan (se pysyy 5 suurin piirtein jännitteessä Vvs2), ulostulovirran Iout- varsinainen virtalähde ei saturoidu. Tämän vuoksi bipolaaritransistoreita voidaan käyttää ulostulovirran Iout- virtalähteen toteuttamiseen. Sama pätee ulostulovirralle Ιουτ+· Kuviossa 1 esitetyssä komparaattorissa bipolaaritransistori saturoituisi ja sen kytkeminen uudelleen päälle saturaatiotilasta vie enemmän aikaa kuin kollektorijännitteen 10 kasvattaminen lineaarisella alueella. Keksinnön erilaiset muunnelmat ja muut suoritusmuodot tulevat mieleen alan ammattilaiselle, jolla on etuna edellä olevassa selityksessä ja siihen liittyvissä piirroksissa annetut opetukset. Tämän vuoksi on ymmärrettävä, että keksintöä ei ole rajoitettu erityisiin selostettuihin suoritusmuotoihin ja että muunnelmat ja suoritusmuodot on tarkoitus sisällyttää 15 oheisten patenttivaatimusten suojapiiriin.

» · · • 1 · • · • · · • « · < · * · · • · · • ·

» I

• · * 1 a > « » • · · · * I » · I t t * a a * « · • 1 I I t • k • · · • » » · · • · · • 1 * 1 · • · a • a • » · · * 1 1 a a

Claims (9)

113312 Patentti vaati m u kset

1. Komparaattoripiiri, joka käsittää sisääntuloasteen (1), joka sisältää sisääntuloparin differentiaalisen 5 sisääntulojännitteen vastaanottamiseksi ja ulostuioparin differentiaalisen ulos-tulovirran antamiseksi, joka on suhteessa differentiaaliseen sisääntulojännit-teeseen, transistoriulostuloasteen (2), joka on konfiguroitu vahvistamaan differentiaalinen ulostulovirta, tunnettu siitä, että komparaattoripiiri lisäksi 10 käsittää ensimmäiset välineet (M7, Mg) jänniteheilahduksen rajoittamiseksi transistoriulostuloasteen (2) sisäisissä solmuissa.

2. Patenttivaatimuksen 1 mukainen komparaattoripiiri, tunnettu siitä, että piiri käsittää 15 toiset välineet (CMi, CCSi), jotka on konfiguroitu pienentämään komparaattoripiirin (1) biasointia, kun mainitut ensimmäiset välineet (M7, M8) rajoittavat jänniteheilahdusta, differentiaalisen ulostulovirran pienentämiseksi tällä tavoin.

3. Patenttivaatimuksen 2 mukainen komparaattoripiiri, tunnettu 20 siitä, että mainitut toiset välineet käsittävät takaisinkytkennän (CMi), joka on konfiguroitu pienentämään sisääntuloasteen (1) biasointia, kun ensimmäiset välineet (M7, M8) rajoittavat jänniteheilahdusta transistoriulostuloasteen (2) . sisäisissä solmuissa.

4. Jonkin patenttivaatimuksista 1-3 mukainen komparaattoripiiri, t • · · 25. n n e 11 u siitä, että ;·*’ mainittu ulostuloaste (2) käsittää ensimmäisen transistorin (M^ ja * · · '; toisen transistorin, (M2) joiden ohjauselektrodit on kytketty sisääntuloasteen (1) ulostuloihin, ja mainitut ensimmäiset välineet (M7 ja Mg) on konfiguroitu rajoitta-j 30 maan jänniteheilahdusta mainituilla ohjauselektrodeilla.

5. Patenttivaatimuksen 4 mukainen komparaattori, tunnettu sii- . tä, että • ; ensimmäiset välineet (M7, Mg) on konfiguroitu tarkkailemaan jännit teitä ensimmäisen (Mi) ja toisen transistorin (M2) ohjauselektrodeilla ja rajoit-35 tamaan näitä ohjauselektrodijännitteitä, kun ohjauselektrodijännitteet saavutta- : ’ ·.: vat vastaavat kynnysarvot. • · 113312

6. Jonkin patenttivaatimuksen 1-4 mukainen komparaattoripiiri, tunnettu siitä, että mainittu transistoriulostuloaste (2) sisältää a) ensimmäisen p-tyypin transistorin (Mi), jonka hilaelektrodi on kyt-5 ketty ensimmäiseen sisääntuloasteen (1) ulostuloon, b) toisen n-tyypin transistorin (M2), jonka hilaelektrodi on kytketty toiseen sisääntuloasteen (1) ulostuloon, c) kolmannen p-tyypin transistorin (M3), jonka lähde-elektrodi on kytketty ensimmäiseen biasointijännitelähteeseen (VS1), nieluelektrodi on kyt- 10 ketty ensimmäiseen virtalähteeseen (CS1) ja hilaelektrodi on kytketty mainittuun nieluelektrodiin, d) neljännen p-tyypin transistorin (M4), jonka lähde-elektrodi on kytketty ensimmäisen transistorin (Mi) hilalle, nieluelektrodi on kytketty toisen transistorin (M2) hilalle ja hilaelektrodi on kytketty kolmannen transistorin (M3) 15 hilalle, e) viidennen n-tyypin transistorin (M5), jonka lähde-elektrodi on kytketty toiseen biasointijännitelähteeseen (VS2), nieluelektrodi on kytketty toiseen virtalähteeseen (CS2) ja hilaelektrodi on kytketty mainitulle nieluelektrodil- le, 20 f) kuudennen n-tyypin elektrodin (M6), jonka lähde-elektrodi on kyt ketty toisen transistorin (M2) hilalle, nieluelektrodi on kytketty ensimmäisen • transistorin (Mi) hilalle ja hilaelektrodi on kytketty viidennen transistorin (M5) . .·. hilalle, · t : · ” ja jossa ensimmäiset välineet sisältävät 25 g) seitsemännen n-tyypin transistorin (M7), jonka lähde on kytketty ensimmäisen transistorin (Mi) hilalle, nielu on toiminnallisesti kytketty ensim- • * · / mäiseen käyttöjännitteeseen ja hila on kytketty ensimmäiseen biasointijännite- • · ’···* lähteeseenpä h) kahdeksannen p-tyypin transistorin (M8), jonka lähde on kytketty * * · • ’.·* 30 toisen transistorin (M2) hilalle, nielu on toiminnallisesti kytketty toiseen käyttö- : ’ * *: jännitteeseen ja hila on kytketty toiseen biasointijännitelähteeseen.

7. Patenttivaatimuksen 6 mukainen komparaattoripiiri, tunnettu ‘ ! siitä, että toiset välineet sisältävät takaisinkytkennän sisääntuloasteen biasoin- nin pienentämiseksi, kun virta kulkee seitsemännen tai kahdeksannen transis- \ 35 torin läpi. • » » • »» • » 113312

8. Jonkin patenttivaatimuksen 1 - 7 mukainen komparaattopripiiri, tunnettu siitä, että toinen väline sisältää ainakin yhden virtapeilin (CMi).

9. Jonkin patenttivaatimuksen 1-8 mukainen komparaattoripiiri, tunnettu siitä, että differentiaalisisääntuloaste (1) on differentiaalinen 5 transkonduktanssi sisääntuloaste. • · • 1 1 • · * 1 1 t · » » I » · » · · » · » · · • · • · · • « • « · • · • 1 1 • · · • · • · · · • 1 I • · 113312