FI110724B - JTAG-testausjärjestely - Google Patents

JTAG-testausjärjestely Download PDF

Info

Publication number
FI110724B
FI110724B FI20002029A FI20002029A FI110724B FI 110724 B FI110724 B FI 110724B FI 20002029 A FI20002029 A FI 20002029A FI 20002029 A FI20002029 A FI 20002029A FI 110724 B FI110724 B FI 110724B
Authority
FI
Finland
Prior art keywords
test
test data
transceiver
delay
tdi
Prior art date
Application number
FI20002029A
Other languages
English (en)
Swedish (sv)
Other versions
FI20002029A0 (fi
FI20002029A (fi
Inventor
Ilkka Reis
Mikko Simonen
Original Assignee
Patria New Technologies Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Patria New Technologies Oy filed Critical Patria New Technologies Oy
Publication of FI20002029A0 publication Critical patent/FI20002029A0/fi
Priority to FI20002029A priority Critical patent/FI110724B/fi
Priority to US09/946,811 priority patent/US6807644B2/en
Priority to PT01000438T priority patent/PT1189070E/pt
Priority to AT01000438T priority patent/ATE294961T1/de
Priority to DE60110514T priority patent/DE60110514T2/de
Priority to DK01000438T priority patent/DK1189070T3/da
Priority to EP01000438A priority patent/EP1189070B1/en
Priority to ES01000438T priority patent/ES2239069T3/es
Publication of FI20002029A publication Critical patent/FI20002029A/fi
Application granted granted Critical
Publication of FI110724B publication Critical patent/FI110724B/fi

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937Timing aspects, e.g. measuring propagation delay
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/3025Wireless interface with the DUT
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/303Contactless testing of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)
  • Investigating Or Analysing Biological Materials (AREA)
  • Investigating Or Analyzing Non-Biological Materials By The Use Of Chemical Means (AREA)
  • Indole Compounds (AREA)

Description

JTAG-testausjärjestely 1 10 7 2 4
Keksinnön tausta
Keksintö liittyy JTAG-testaukseen, erityisesti JTAG-testauksen sovellusalan laajentamiseen.
5 Erilaisten piirilevyjen ja niihin liitettyjen komponenttien ja integroitu jen piirien testaukseen on kehitetty yleiskäyttöinen standardi IEEE 1149.1, joka tunnetaan myös standardin laatineen konsortiumin nimellä JTAG (Joint Test Action Group). JTAG on ns. reunaskannausmenetelmä (boundary scan), jossa piirilevyn yhteen reunanastaan (boundary pin) syötetään sisäänmeno-10 signaali ja toisesta reunanastasta mitataan ulostulosignaali. JTAG:in perusajatuksena on siis siirtää ennalta määritettyä sarjamuotoista datasekvenssiä piirilevyn tai sen osan IC-komponenttien läpi ja näytteistää ulostuleva data. Koska testattavan piirilevyn komponenttien keskinäinen topologia ja loogiset toiminnot tiedetään etukäteen, voidaan myös määrittää oletettu ulostulo. Tes-15 tilaitteisto voi verrata testattavan laitteen DUT (Device Under Test) ulostulevaa dataa oletettuun ulostuloon ja mikäli nämä täsmäävät, toimii testattava laite DUT oikein. Jos taas ulostuleva data ei vastaa oletettua ulostuloa, testattava piiri saattaa olla avoin, siihen saattaa liittyä jokin ulkopuolinen signaali tai jokin piirin komponentti on viallinen. Tällöin vika voidaan tyypillisesti määrittää aja-ν' : 20 maila erilaisia testidatasekvenssejä testattavan laitteen läpi ja analysoimalla :. saadut ulostulot testilaitteiston käsittämällä ohjelmistolla.
JTAG-standardissa määritetään sekä JTAG-ohjaimen käsittävälle testilaitteistolle että testattavalle laitteelle DUT samanlainen liityntärajapinta : · “ · TAP (Test Access Port), joiden välillä on kiinteä synkroninen linja, joka käsittää 25 vähintäin viisi johdinta viittä pakollista signaalia varten: kellosignaali TCK (Test ClocK), testimoodin valintasignaali TMS (Test Mode Select), sisäänmenevä testidata TDI (Test Data Input), ulostuleva testidata TDO (Test Data Output) ja maareferenssisignaali GND (Ground). Lisäksi JTAG-standardin mukaan linjalla voidaan optionaalisesti välittää myös testin nollaussignaali TRST (Test Re-30 SeT). Testattava laite DUT ja testilaitteisto asetetaan toistensa läheisyyteen siten, että ne voidaan kytkeä toisiinsa synkronisen linjan muodostavalla, vähintäin mainitut viisi johdinta käsittävällä kaapelilla, minkä jälkeen laitteen tes-.... * taus voidaan aloittaa.
Ongelmana yllä kuvatussa järjestelyssä on sellaisten laitteiden tes-: 35 taus, joiden yhteyteen testilaitteistoa on vaikeaa tai mahdotonta järjestää kiin teällä liitynnällä. Tämä korostuu esimerkiksi avaruusteknologiassa, jossa mah- 2 110724 dollisuus yksinkertaiseen piirilevyjen testaukseen ja vikojen analysointiin olisi erityisen tärkeää. Esimerkiksi kiertoradalle laukaistuun tietoliikennesatelliittiin ilmaantuneiden vikojen analysointi täytyy tapahtua mahdollisimman nopeasti. Satelliitit ja muut avaruusteknologiaan liittyvät laitteet halutaan tyypillisesti pi-5 tää niin yksinkertaisina ja keveinä kuin mahdollista, jolloin testilaitteiston asentaminen laitteisiin kiinteästi ei ole suotavaa. Täten on olemassa tarve piirilevyjen testaamiselle testilaitteistolla kaukokäyttönä ilman kiinteää yhteyttä testattavaan laitteeseen.
Ongelmaksi muodostuu tällöin JTAG-standardin mukaisesti määri-10 telty synkroninen linja testilaitteiston JTAG-ohjaimen ja testattavan laitteen DUT liityntärajapintojen TAP välillä. Jos testilaitteisto ja testattava laite DUT sijaitsevat kaukana toisistaan, voidaan näiden välillä välittää informaatiota tyypillisesti vain asynkronisen, usein langattoman yhteyden avulla. Tällöin JTAG-standardin mukaisen testilaitteiston käyttö piirilevyjen testaamiseen kauko-15 käyttönä on mahdotonta.
Keksinnön lyhyt selostus
Keksinnön tavoitteena on siten kehittää järjestelmä ja laitteisto siten, että yllä mainitut ongelmat saadaan ratkaistua. Keksinnön tavoitteet saavutetaan järjestelmällä ja laitteistolla, joille on tunnusomaista se, mitä sano-20 taan itsenäisissä patenttivaatimuksissa.
Keksinnön edulliset suoritusmuodot ovat epäitsenäisten patentti-: [' ‘ vaatimusten kohteena.
Keksintö perustuu siihen, että JTAG-standardin mukaista testausta .··· rajoittava kiinteä synkroninen linja voidaan välttää siten, että käytetään sekä 25 testilaitteistossa että testattavassa laitteessa DUT lähetin-vastaanottimia, jotka sovittavat rajapinnalta TAP tulevat signaalit välitettäväksi asynkronisen siirtotien kautta siten, että vastaanotetut signaalit voidaan taas synkronoida rajapinnan TAP edellyttämään muotoon.
Keksinnön mukaisella järjestelmällä saavutetaan huomattavia etuja. 30 Keksinnön mukainen järjestely mahdollistaa JTAG-testauksen myös etäkäyttönä ilman synkronista tiedonsiirtoyhteyttä testilaitteiston ja testattavan laitteen välillä. Testauksessa pystytään käyttämään jo olemassa olevia IEEE1149.1-standardin mukaisia JTAG-ohjaimia ja niiden ohjelmistoja. Edelleen etuna on se, että asynkronisen yhteyden mahdollistavien lähetin-vastaanottimien ra-35 kenne voidaan pitää yksinkertaisena ja halpana, jolloin JTAG-testauksen käyttömahdollisuuksia voidaan lisätä huomattavasti. Vielä keksinnön erään 3 110724 edullisen suoritusmuodon etuna on se, että lähetin-vastaanottimien sisäisellä viivejärjestelyllä voidaan testijärjestelyä käyttää erityyppisillä asynkronisilla yhteyksillä, joilla voi olla erilaisia viiveitä, jolloin testaaminen onnistuu myös kellosignaaliin nähden hitailla yhteyksillä.
5 Kuvioiden lyhyt selostus
Keksintöä selostetaan nyt lähemmin edullisten suoritusmuotojen yhteydessä, viitaten oheisiin piirroksiin, joista: kuvio 1 esittää tunnetun tekniikan mukaista järjestelyä JTAG-testauksen suorittamiseksi; 10 kuvio 2 esittää keksinnön mukaista järjestelyä asynkronisen siirto tien käyttämiseksi JTAG-testauksessa; kuvio 3 esittää keksinnön erään edullisen suoritusmuodon mukaista uplink-suunnan lähetin-vastaanottimen rakennetta; kuvio 4 esittää keksinnön erään edullisen suoritusmuodon mukaista 15 testisignaalien näytteistystä kellosignaalin tahdissa; kuvio 5 esittää keksinnön erään edullisen suoritusmuodon mukaista downlink-suunnan lähetin-vastaanottimen rakennetta; kuvio 6 esittää virtuaalisen reunaskannaussoluketjun periaatetta; ja kuvio 7 esittää keksinnön erään edullisen suoritusmuodon mukaista v 20 virtuaalisen reunaskannaussoluketjun toteutusta.
Keksinnön yksityiskohtainen selostus ,·. Kuviossa 1 esitetään tunnetun tekniikan mukainen järjestely testat- ,··· tavan laitteen DUT testaamiseksi JTAG-ohjaimen käsittämällä testilaitteistolla.
Sekä JTAG-ohjain C että testattava laite DUT käsittävät JTAG-määrittelyn mu-25 kaisen rajapinnan TAP, joiden kautta JTAG-ohjain ja testattava laite DUT yhdistetään synkronisen yhteyden tarjoavalla kaapelilla Cb. Kaapelin Cb avulla välitetään JTAG-ohjaimelta testattavalle laitteelle DUT ainakin kolme signaalia, kellosignaali TCK, testimoodin valintasignaali TMS ja sisäänmenevä testidata TDI. Testattavalta laitteelta DUT välitetään lisäksi ulostuleva testidata TDO " 30 JTAG-ohjaimelle ja siitä edelleen testilaitteiston käsittämälle testiohjelmistolle ' analysoitavaksi. Näiden lisäksi linjalla tulee olla myös maareferenssijohdin GND ja linjalla voidaan optionaalisesti välittää myös testin nollaussignaali TRST. Testaamisen lisäksi JTAG-standardin mukaista järjestelyä voidaan tunnetusti käyttää myös vikojen analysointiin tai ulkopuolisen laitteen ohjelmoin-35 tiin.
I * · 4 110724
Sekä JTAG-ohjain että testattava laite käsittävät tyypillisesti siirtore-kistereistä muodostettuja reunaskannaussoluja BSC (Boundary Scan Cell), joita ketjutetaan käskyrekisterin IR (Instruction Register) ohjeiden mukaisesti. Reunaskannaussolujen BSC toimintaa säätelee reunaskannausrekisteri, joka 5 siirtää testidataa eri solujen BSC kesken. Reunaskannausrekisteriä ohjataan TAP-ohjaimella, joka on 16 erilaista toimintatilaa käsittävä tilakone. TAP-ohjaimen tiloja taas ohjataan sisääntulevalla kellosignaalilla TCK ja testimoo-din valintasignaalilla TMS. Lisäksi JTAG-ohjain käsittää läpipääsyrekisterin BPR (By-Pass Register) sekä mahdollisesti muita datarekistereitä. Läpi-10 pääsyrekisterin BPR avulla sisäänmenevä testidata TDI voidaan tarvittaessa siirtää nopeasti testattavan laitteen DUT läpi ohittamalla reunaskannausrekisteri. Reunaskannaussolujen BSC läpi kulkenut sisäänmenevä testidatase-kvenssi TDI synkronoidaan ulostulevaan testidataan TDO. Jos useita testattavia piirejä testataan kerralla, tulee piirien myös käsittää JTAG-ohjaimet, jotta 15 datan siirto piirien välillä voidaan pitää synkronissa. Testilaitteisto käsittää tyypillisesti ulkopuolisen ohjauslaitteen, kuten tietokoneen PC, jolla JTAG-ohjainta voidaan tyypillisesti kontrolloida. JTAG-ohjaimen kontrollointiin ja erilaisten testaustilanteiden kuvaamiseen ja määrittelyyn voidaan käyttää reu-naskannauskuvauskieltä BSDL (Boundary Scan Description Language). Tieto-, , 20 koneen muistiin tallennetaan myös kullekin testattavalle piirille ja sen kom- ';' ponenteille BSDL-kuvaus.
‘ JTAG-standardin mukaista testausta rajoittava kiinteä synkroninen • » » linja voidaan keksinnön mukaisesti välttää siten, että käytetään sekä testilait-* __ :, ’. teistossa että testattavassa laitteessa DUT lähetin-vastaanottimia, jotka sovit- :* ’ 25 tavat rajapinnalta TAP tulevat signaalit välitettäväksi asynkronisen siirtotien ’ kautta siten, että vastaanotetut signaalit voidaan taas synkronoida rajapinnan TAP edellyttämään muotoon.
Tätä havainnollistetaan kuvion 2 avulla. Testilaitteiston TS, joka käsittää JTAG-ohjaimen C, ja testattavan laitteen DUT TAP-rajapintojen siirtotien 30 puolelle on liitetty lähetin-vastaanottimet TR1 ja TR2, jotka sovittavat lähetet-‘ tävät signaalit asynkroniselle siirtotielle ATP ja synkronoivat vastaanotetut sig
naalit TAP-rajapintamäärittelyn mukaiseen muotoon. Testilaitteiston JTAG-ohjaimeen liitetty uplink-suunnan lähetin-vastaanotin TR1 lähettää siirtotielle testimoodin valintasignaalia TMS ja sisäänmenevää testidataa TDI sekä synk-• * 35 ronoi testattavalta laitteelta DUT vastaanotetun ulostulevan testidatan TDO
: TAP-rajapinnan edellyttämään synkroniin sisäänmenevän testidatan TDI
5 110724 kanssa. Kellosignaalia TCK ei edullisesti välitetä asynkronisen väylän kautta, vaan kellosignaali TCK generoidaan downlink-suunnan lähetin-vastaanottimella TR2, joka vastaanottaa testimoodin valintasignaalin TMS ja sisäänmenevän testidatan TDI ja generoi näiden perusteella kellosignaalin 5 TCK myöhemmin kuvattavalla tavalla. Lähetin-vastaanotin TR2 myös synkronoi ulostulevan testidatan TDO ja sovittaa tämän lähetettäväksi asynkronisen siirtotien ATP kautta lähetin-vastaanottimelle TR1.
Mainittu asynkroninen siirtotie voi sinänsä olla langaton tai langallinen; olennaista on sovittaa siirtotiellä välitetyt signaalit TAP-rajapinta-10 määrittelyn mukaiseen muotoon siten, että käytettävä siirtotie on transparentti sekä JTAG-ohjaimelle että testattavalle laitteelle DUT. Myöskään siirtotiellä käytettävällä tiedonsiirtoprotokollalla ei ole merkitystä keksinnön toteutuksen suhteen, sillä JTAG-testauksessa käytettävien signaalien sovittaminen mihin tahansa tunnettuun tiedonsiirtoprotokollaan on alan ammattimiehelle sinänsä 15 tunnettua.
Seuraavassa selostetaan kuvion 3 avulla keksinnön mukaisen up-link-suunnan lähetin-vastaanottimen 300 erästä mahdollista toteutusta. JTAG-ohjaimen TAP-rajapinnalta viedään lähetin-vastaanottimelle 300 sisään kello-signaali TCK, testimoodin valintasignaali TMS ja sisäänmenevä testidata TDI, 20 jotka ohjataan edelleen pakkausyksikölle 302. Pakkausyksikön 302 tehtävänä on pakata testimoodin valintasignaalia TMS ja sisäänmenevää testidataa TDI ' kellosignaalin TCK tahdissa paketteihin, jotka voidaan tarvittaessa sovittaa ·'... edelleen siirtotiellä käytettävään ylempään tiedonsiirtoprotokollaan (ATP pro- tocol) enkooderissa 304. Lähetettävä data viedään edelleen lähettimelle 306, : ’ ’ ’ 25 joka lähettää datan edelleen siirtotielle.
' Vastaavasti siirtotieltä tuleva testidatasignaali vastaanotetaan vas- taanottimessa 308, jonka jälkeen vastaanotettu signaali dekoodataan dekoo-derissa 310, jolloin varsinainen testidata TDO saadaan erotettua siirtotiellä käytettävästä ylemmästä tiedonsiirtoprotokollasta. Varsinaisena lähetin-30 vastaanotin-osiona (306, 308) käytetään siten aina siirtotiespesifistä lähetin-_ ‘ vastaanotinta, joka on siis riippuvainen siirtotien fyysisestä toteutuksesta, tyy- ; pillisesti myös siirtotien protokollan toteutuksesta, ja jota voidaan keksinnön periaatteellisen toteutuksen kannalta kuvata yleisellä lähetin-vastaanottimella • USART (Universal Synchronous/Asynchronous Receiver Transmitter). Esi- 35 merkiksi langattoman tiedonsiirron yhteydessä lähetin-vastaanotin-osion ra-diotaajuusosat on sovitettava käytettävän tiedonsiirtoprotokollan mukaisiksi.
6 110724
Lisäksi käytettävään protokollaan voidaan edullisesti määrittää ylimääräinen yhteyskäytäntö, jolla voidaan vaihtaa normaali datasignalointi lähettimen ja vastaanottimen välillä JTAG-testaukseen ja päinvastoin, jolloin tiedonsiirto on edullisesti aina rajoitettu jompaan kumpaan tarkoitukseen.
5 Testidata TDO viedään viivepiirille 312, joka tuottaa testidatalle TDO tarvittavan synkronisen viiveen siten, että TAP-rajapinnalle vietävä TDO-signaali on rajapintamäärittelyn mukaisesti synkronissa sisäänmenevän testi-datan TDI kanssa. Viivepiiriä 312 ohjataan sekä kellosignaalin TCK että reu-naskannaustilakoneen 314 avulla. Reunaskannaustilakone 314 on edullisesti 10 ainakin osittain yhteensopiva JTAG-ohjaimen kanssa siten, että se käsittää ainakin JTAG-standardin reunaskannauskuvauskielen BSDL perustoiminnallisuudet, jotka mahdollistavat sen liittämisen JTAG-ohjaimeen osaksi kontrolloitavaa reunaskannaussolujen BSC ketjua. Kulloinkin käytettävän viiveen suuruus on riippuvainen testattavasta piiristä ja siirtotiellä tapahtuvasta vii-15 veestä. Reunaskannauskuvauskielen BSDL kannalta sekä viivepiirin 312 että tilakoneen 314 tulee muodostaa loogisesti osa testattavaa laitetta DUT, vaikka se sijaitseekin uplink-suunnan lähetin-vastaanottimessa liitettynä JTAG-ohjaimeen (mitä on kuvattu katkoviivalla). Tämä johtuu siitä, että normaalissa JTAG-standardin mukaisessa testauksessa ulostulevaan testidataan TDO 20 muodostuva viive luodaan testattavan laitteen DUT reunaskannaussolujen : . BSC ketjun avulla, jolloin TAP-ohjain kontrolloi viiveen syntyä.
Uplink-suunnan lähetin-vastaanotin voidaan täten toteuttaa raken-';·· teeltaan melko yksinkertaisena, joko olemassaolevaan testilaitteistoon integ- roiden tai erillisenä laitteena, joka liitetään testilaitteiston JTAG-ohjaimen ja :... 25 siirtotien väliin. Uplink-suunnan lähetin-vastaanottimen toteutuksessa koko, , kustannukset tai rakenteen monimutkaisuus ei yleensäkään ole niin ehdotto mia kriteereitä kuin downlink-suunnan lähetin-vastaanottimessa.
Erään edullisen suoritusmuodon mukaisesti kellosignaalia TCK ei lähetetä lainkaan testattavalle laitteelle DUT, vaan kellosignaali generoidaan 30 downlink-suunnan lähetin-vastaanottimessa vastaanotettujen testimoodin va-lintasignaalin TMS ja sisäänmenevän testidatan TDI perusteella. Asynkronisella siirtotiellä signaaliin syntyy aina viivettä, jolloin JTAG-ohjaimen ja generoidun kellosignaalin välinen tarkka ajoitus luonnollisesti menetetään, mutta siirrettävien signaalien TMS ja TDI bittikohtainen synkronointi suhteessa kello-V 35 signaaliin säilytetään.
7 110724 Tätä kuvataan kuvion 4 mukaisella kaaviolla, jossa kuvataan testi-moodin valintasignaalin TMS ja sisäänmenevän testidatan TDI näytteistystä kellosignaalin TCK tahdissa. Signaalit TMS ja TDI täytyy pakata siten, että näytteet pysyvät siirrettäessä yhtenäisinä aikatason suhteen. Kuvion 4 mukai-5 sesti näytteistys tapahtuu aina kellosignaalin nousevalla reunalla, jolloin yhtä kellosignaalin jaksoa kuvataan kaksibittisellä esityksellä (400 - 406), joka käsittää signaalien TMS ja TDI arvot kellosignaalin nousevan reunan kohdalla. Nämä kaksibittiset kentät voidaan edelleen yhdistää esimerkiksi neljän kello-signaalijakson osalta kahdeksanbittisiksi tavuiksi (408), jolloin data voidaan 10 helposti sovittaa lähetettäväksi esimerkiksi RS-232-määrittelyn mukaisena yleisen lähetin-vastaanottimen USART kautta.
Keksinnön mukaisen downlink-suunnan lähetin-vastaanottimen 500 erästä mahdollista toteutusta selostetaan kuvion 5 avulla. Tämän downlink-suunnan lähetin-vastaanottimen 500 tehtävänä on signaalien TMS ja TDI 15 muodostaminen vastaanotetuista TMS-TDI-paketeista, sisäisen kellosignaalin generointi synkronissa vastaanotettujen TMS- ja TDI-signaalien kanssa sekä testattavan laitteen reunaskannaussoluketjun ulostulosta saatavan testidatan TDO lähettäminen edelleen siirtotielle. Siirtotieltä tulevat TMS-TDI-paketit vastaanotetaan vastaanottimessa 502, jonka jälkeen vastaanotetut signaalit ... 20 dekoodataan dekooderissa 504, jolloin testimoodin valintasignaalin TMS ja si- ; säänmenevän testidatan TDI muodostamat paketit saadaan erotettua siirto- [ tiellä käytettävästä ylemmästä tiedonsiirtoprotokollasta (ATP protocol). TMS- ·· TDI-paketteja käytetään paikallisoskillaattorin 506 synkronointiin, jolla paikal- ’ lisoskillaattorilla muodostetaan sisäinen kellosignaali TCK. Paikallisoskillaattori 25 synkronoidaan olennaisesti samaan taajuuteen JTAG-ohjaimen kellosignaalin ’ kanssa varmistamalla sen, että TMS-TDI-pakettia kohti luodaan yksi kellosig naalin jakso. Purkuyksikössä 508 signaalit TMS ja TDI erotetaan toisistaan ja lähetetään testattavan laitteen DUT TAP-rajapinnalle paikallisoskillaattorin syöttämän kellosignaalin TCK laskevan reunan tahdissa. Testattavan laitteen 30 DUT tilakoneita taas ohjataan kellosignaalin TCK nousevalla reunalla.
!.. Testattavan laitteen DUT TAP-rajapinnalta ulostuleva testidatasig- ·; . naali TDO viedään kellosignaalisynkronoinnin 510 kautta edelleen enkoode- y· rille 512, joka tarvittaessa sovittaa signaalin TDO edelleen siirtotiellä käytettä- ·:··. vään ylempään tiedonsiirtoprotokollaan. Koodattu data viedään lähettimelle V 35 514, joka lähettää datan edelleen siirtotielle.
8 110724 Täten downlink-suunnan lähetin-vastaanottimen rakenne on voidaan edullisesti pitää melko yksinkertaisena. Riippuen testattavan laitteen DUT rakenteesta, downlink-suunnan lähetin-vastaanotin voidaan toteuttaa erilliskomponenteista tai ohjelmoimalla se toimimaan osana jotakin FPGA:ta 5 (Field Programmable Gate Array) tai PLD:tä (Programmable Logic Device ) esimerkiksi VHDL-kielen (VHSIC Hardware Description Language) avulla. Näin lähetin-vastaanotin voidaan toteuttaa pienikokoisena ja edullisena valmistaa eikä siitä ole haittaa testattavan laitteen muulle toiminnalle.
Eräs keksinnön perustavia ajatuksia on pystyä käyttämään jo ole-10 massa olevia IEEE 1149.1-standardin mukaisia JTAG-ohjaimia ja niiden ohjelmistoja. Varsinkin suurempia kellosignaalitaajuuksia käytettäessä siirtotiellä syntyvät viiveet aiheuttavat sen, että TAP-rajapinnan edellyttämän synkronoinnin saavuttamiseksi uplink-suunnan lähetin-vastaanottimeen on järjestettävä vastaanotetulle testisignaalille TDO viiveen muodostus ennen testisig-15 naalin TDO viemistä TAP-rajapinnalle. Jos siirtotien viive yhteen suuntaan olisi lyhyempi kuin käytetyn kellosignaalijakson puolikas, pystyttäisiin vastaanotettu testisignaali TDO synkronoimaan TAP-rajapinnalle ilman mitään erityisjärjestelyjä. Käytännössä näin lyhyisiin viiveisiin ei päästä varsinkaan suuremmilla kellotaajuuksilla.
20 Tämän vuoksi on olennaista, että uplink-suunnan lähetin- vastaanotin järjestetään muodostamaan sopivan mittainen viive vastaanotetulle testisignaalille TDO ennen kuin TDO-signaali viedään JTAG-ohjaimelle. Tämä voidaan keksinnön erään edullisen sovellusmuodon mukaisesti toteuttaa virtuaalisen reunaskannaussoluketjun avulla siten, että testattavan laitteen :... 25 DUT reunaskannaussoluketjuun liitetään ylimääräinen, ’’virtuaalinen” reunas- kannaussoluketju, joka toteutetaan uplink-suunnan lähetin-vastaanottimen yhteyteen. Kun tämä ’’virtuaalinen” reunaskannaussoluketju lisätään JTAG-ohjaimen käsittämään testattavan laitteen DUT BSDL-kuvauksen, näyttää koko reunaskannaussoluketju JTAG-ohjaimen kannalta pidemmältä kuin se to-30 dellisuudessa on, jolloin todellisen TDO-signaalin siirtoa viivästetään sen ver-!.. ran, että siirtotien viive voidaan kompensoida.
; . Virtuaalisen reunaskannaussoluketjun periaatetta voidaan havain nollistaa kuvion 6 mukaisella järjestelyllä. Testattavan laitteen DUT reunas-:··. kannaussoluketju käsittää kaksi JTAG-yhteensopivaa piiriä U1 ja U2, jotka V 35 molemmat käsittävät JTAG-ohjaimen C ja joiden molempien reunaskannaus-; rekisteri käsittää 27 reunaskannaussolua BSC. Kun testi la itteistolta TS ajetaan 9 110724 testidatasekvenssiä TDI mainittujen piirien läpi, testilaitteiston JTAG-ohjain edellyttää jokaisella kellosignaalin jaksolla oikeaa vastetta TDO-signaalilta sen jälkeen, kun testidatasekvenssi TDI on siirretty kaikkien 54 solun (54 kellojaksoa) läpi. Jos kellosignaalin jakso on kokonaisviivettä (uplink+downlink) lyhy-5 empi, TDO-signaalin synkronointi TDI-signaaliin menetetään eikä JTAG-testausta voida suorittaa.
Kun testattavan laitteen DUT BSDL-kuvaukseen lisätään skanna-usketjun loppuun uusi "virtuaalinen” piiri, joka käsittää n kappaletta reunas-kannaussoluja, viivästetään TDO-signaalin siirtoa TAP-rajapinnalle sen verran, 10 että siirtotien viiveet pystytään kompensoimaan ja TDO-signaali voidaan siirtää TAP-rajapinnalle synkronissa TDI-signaaliin. Toisin sanoen, TDO-signaalia ryhdytään siirtämään uplink-suunnan lähetin-vastaanottimelle, kun mainitut 54 kellojaksoa on kulunut, mutta koska JTAG-ohjain olettaa reunaskannaussolu-ketjun käsittävän 54+n solua, siirretään TDO-signaali TAP-rajapinnalle vasta, 15 kun 54+n kellojaksoa on kulunut.
Virtuaalisen piirin käsittämien reunaskannaussolujen lukumäärä, ts. muuttujan n arvo, voidaan edullisesti määrittää kullekin testaustilanteelle erikseen, jolloin muuttujan n arvon määrityksessä on huomioitava viiveet, jotka syntyvät ylemmän tiedonsiirtoprotokollan edellyttämässä enkoodauksessa ja 20 dekoodauksessa, siirtotien viiveinä sekä TDO-signaalin TAP-rajapinta-synkronoinnissa. Lisäksi testaustilanteen aikana saattaa syntyä tilanteita, jol-loin testidataa joudutaan puskuroimaan myös testattavassa laitteessa, mikä tulee myös ottaa viiveenä huomioon. Muuttujan n arvon määrityksessä voi-daan myös ottaa huomioon asynkronisella siirtotiellä syntyvien viiveiden vaih-25 telu, jolloin muuttujan n arvo voidaan edullisesti asettaa hiukan suuremmaksi ’ kuin edellä mainittujen viiveiden summa edellyttäisi.
Käytännössä mainittu virtuaalisen piirin aikaansaama viive voidaan toteuttaa esimerkiksi kuvion 7 mukaisella ratkaisulla. Tällöin viivepiirissä 700 n kappaletta reunaskannaussoluja käsittävä virtuaalinen piiri on käytännössä 30 laskuri 702, jonka arvoa kasvatetaan testilaitteiston JTAG-ohjaimen kellosig-:.. naalin tahdissa. Testattavalta laitteelta tuleva testidata TDO asetetaan pusku- ; . riin 704, jota ohjataan sisäisellä tilakoneella 706. Tilakone 706 saa laskurilta 708 sisääntulevan datan määrän ja kontrolloi laskurin 702 arvoa. Kun arvo saavuttaa määritetyn arvon n, tilakone 706 ohjaa puskurin päästämään pusku-V 35 roitu TDO-data TAP-rajapinnalle. Jotta arvon n asettaminen olisi mahdollista testilaitteistolta käsin BSDL-kieltä käyttäen, täytyy viivepiirin 700 käsittää myös 10 110724 ainakin osittain standardin IEEE1149.1 mukainen tilakone 710, joka edelleen ohjaa sisäistä tilakonetta 706 ja asettaa sille arvon n.
Vaihtoehtoisesti viiveen generointi voidaan toteuttaa siten, että ohjelmoidaan testilaitteiston BSDL-ohjelmistolla olemassa olevien piireihin ja nii-5 den komponentteihin ylimääräisiä suorituskomentoja, jotka todellisuudessa ovat nollaoperaatioita, joissa kellojakson aikana dataa ei käsitellä muuten kuin siirtämällä se seuraavaan soluun. Myös näin määrittelemällä reunaskanna-usoluketjuun n kappaletta nollaoperaatioita saadaan aikaiseksi tilanne, jossa JTAG-ohjain olettaa reunaskannaussoluketjun olevan pidempi kuin se todelli-10 suudessa on, jolloin järjestelmän viiveet voidaan kompensoida ja varmistaa TAP-rajapinnan edellyttämä synkronointi. Täten keksinnön toteutuksen kannalta tapa, jolla TDO-signaaliin luodaan viive synkronointia varten, ei olekaan relevantti; olennaista on se, että JTAG-ohjain saadaan olettamaan reunaskan-naussoluketju pidemmäksi kuin se käytännössä on.
15 Keksintöä on edellä selostettu langattoman tiedonsiirron yhteydes sä, mutta keksintöä ei ole rajoitettu vain langattomaan asynkroniseen tiedonsiirtoon, vaan se voidaan toteuttaa millä tahansa asynkronisella tietoliikenneyhteydellä, kuten esimerkiksi parikaapeliyhteydellä. Näin ollen keksintöä voidaan soveltaa esimerkiksi Internet-reitittimien testaamiseen kaukokäyttönä 20 normaalin IP-pohjaisen yhteyden välityksellä.
Alan ammattilaiselle on ilmeistä, että tekniikan kehittyessä keksinnön perusajatus voidaan toteuttaa monin eri tavoin. Keksintö ja sen suoritusmuodot eivät siten rajoitu yllä kuvattuihin esimerkkeihin vaan ne voivat vaihdella patenttivaatimusten puitteissa.

Claims (20)

1. JTAG-testausjärjestelmä, joka käsittää JTAG-testilaitteiston ja JTAG-yhteensopivan testattavan laitteen, jotka on sovitettu muodostamaan keskenään synkroninen tiedonsiirtoyhteys ennalta määritettyjen rajapintojen 5 välisen siirtotien kautta testidatan välittämiseksi, tunnettu siitä, että mainittu rajapintojen välinen siirtotie on asynkroninen yhteys, ja mainittu testilaitteisto ja mainittu testattava laite käsittävät siirtotien puolelle sovitetun lähetin-vastaanottimen, joka on järjestetty sovittamaan mainitulta rajapinnalta lähetettäväksi tuleva testidata asynkroniselle siirtotielle so-10 pivaan muotoon ja vastaavasti sovittamaan asynkroniselta siirtotieltä vastaanotettavaksi tuleva testidata mainitun rajapinnan edellyttämään synkroniseen muotoon.
2. Patenttivaatimuksen 1 mukainen järjestelmä, tunnettu siitä, että 15 mainitun testilaitteiston käsittämä lähetin-vastaanotin on järjestetty lähettämään siirtotielle testimoodin valintasignaalia (TMS) ja sisäänmenevää testidataa (TDI) ja synkronoimaan testattavalta laitteelta vastaanotettu ulostu-leva testidata (TDO) mainitun rajapinnan edellyttämään synkroniin sisäänme-... nevän testidatan (TDI) kanssa.
3. Patenttivaatimuksen 2 mukainen järjestelmä, tunnettu siitä, ‘ että mainitun testilaitteiston käsittämä lähetin-vastaanotin käsittää pak-kausyksikön, joka on järjestetty pakkaamaan testimoodin valintasignaalia (TMS) ja sisäänmenevää testidataa (TDI) kellosignaalin (TCK) tahdissa pa-' 25 ketteihin lähetettäväksi.
4. Patenttivaatimuksen 2 tai 3 mukainen järjestelmä, tunnettu siitä, että testimoodin valintasignaali (TMS) ja sisäänmenevä testidata (TDI) on järjestetty pakattavaksi siten, että yhtä kellosignaalin jaksoa kuvataan kak-30 sibittisellä esityksellä, joka käsittää testimoodin valintasignaalin (TMS) ja si-·; , säänmenevän testidatan (TDI) arvot kellosignaalin nousevan reunan kohdalla.
5. Jonkin patenttivaatimuksen 2 - 4 mukainen järjestelmä, tun- ;· nettu siitä, että V mainitun testattavan laitteen käsittämä lähetin-vastaanotin on jär- ; 35 jestetty generoimaan kellosignaali (TCK) vastaanotetun testimoodin valinta- signaalin (TMS) ja sisäänmenevän testidatan (TDI) perusteella. 12 110724
6. Patenttivaatimuksen 5 mukainen järjestelmä, tunnettu siitä, että mainitun testattavan laitteen käsittämä lähetin-vastaanotin käsittää paikallisoskillaattorin, joka on järjestetty synkronoitavaksi vastaanotetun testi-5 moodin valintasignaalin (TMS) ja sisäänmenevän testidatan (TDI) perusteella ja jonka avulla kellosignaali (TCK) on järjestetty generoitavaksi.
7. Jonkin edellisen patenttivaatimuksen mukainen järjestelmä, tunnettu siitä, että mainitun testilaitteiston käsittämä lähetin-vastaanotin käsittää vas-10 taanottimen testattavalta laitteelta lähetetyn testidatasignaalin (TDO) vastaanottamiseksi ja dekooderin vastaanotetun testidatasignaalin (TDO) erottamiseksi siirtotiellä käytettävästä tiedonsiirtoprotokollasta.
8. Jonkin edellisen patenttivaatimuksen mukainen järjestelmä, tunnettu siitä, että 15 mainitun testattavan laitteen käsittämä lähetin-vastaanotin käsittää vastaanottimen testilaitteistolta lähetetyn testimoodin valintasignaalin (TMS) ja sisäänmenevän testidatan (TDI) vastaanottamiseksi ja dekooderin vastaanotetun testimoodin valintasignaalin (TMS) ja sisäänmenevän testidatan (TDI) erottamiseksi siirtotiellä käytettävästä tiedonsiirtoprotokollasta.
9. Jonkin edellisen patenttivaatimuksen mukainen järjestelmä, tunnettu siitä, että mainitun testilaitteiston käsittämä lähetin-vastaanotin käsittää vii-; * veenmuodostusvälineet viiveen muodostamiseksi testattavalta laitteelta vas- * ‘ taanotettuun ulostulevaan testidataan (TDO) mainitun rajapintasynkronoinnin 25 aikaansaamiseksi.
:. 10. Patenttivaatimuksen 9 mukainen järjestelmä, tunnettu siitä, että mainittu viive on järjestetty säädettäväksi ainakin yhden seuraavan parametrin perusteella: siirtotien viive ja/tai sen variaatio, testidatan enkoo-30 dauksen/dekoodauksen viive, ulostulevan testidatan (TDO) synkronoinnin vii-, ’ * · ve, testattavan laitteen aiheuttama viive, testauksen puskurointiviive. . 11. Patenttivaatimuksen 9 tai 10 mukainen järjestelmä, tun- n ettu siitä, että viiveenmuodostusvälineet käsittävät puskurin testattavalta laitteelta 35 vastaanotetun ulostulevan testidatan (TDO) puskuroimiseksi ja kellosignaaliin ! (TCK) synkronoidun laskurin, jolle on asetettu mainitulle viiveelle vasteellinen 110724 raja-arvo, jonka raja-arvon ylityttyä puskuri on järjestetty vapauttamaan puskuroitu testidata (TDO) mainitulle rajapinnalle.
11 110724
12. Patenttivaatimuksen 9 tai 10 mukainen järjestelmä, tunnettu siitä, että 5 viiveenmuodostusvälineet käsittävät ohjelmalliset välineet tarvitta van viiveen ohjelmoimiseksi testilaitteiston käsittämään testattavan laitteen kuvaukseen siten, että testilaitteisto olettaa testattavan laitteen testauksen kestävän pidempään kuin testattavan laitteen todellinen konfiguraatio edellyttää.
13. Jonkin edellisen patenttivaatimuksen mukainen järjestelmä, 10 tunnettu siitä, että järjestelmään on sovitettu ylimääräinen yhteyskäytäntö mainitun testilaitteiston ja mainitun testattavan laitteen välille, jolla yhteyskäytännöllä mainitun testilaitteiston ja mainitun testattavan laitteen välinen datasignalointi on vaihdettavissa JTAG-testaukseen ja päinvastoin.
14. JTAG-testilaitteistoon siirtotien puolelle sovitettavissa oleva lä- hetin-vastaanotin, tunnettu siitä, että lähetin-vastaanotin on järjestetty sovittamaan JTAG-määrittelyn mukaiselta rajapinnalta lähetettäväksi tuleva testidata asynkroniselle siirtotielle sopivaan muotoon ja vastaavasti sovittamaan asynkroniselta siirtotieltä vas-, · 20 taanotettavaksi tuleva testidata mainitun rajapinnan edellyttämään synkroni seen muotoon.
15. Patenttivaatimuksen 14 mukainen lähetin-vastaanotin, tun- '; · n e 11 u siitä, että ’· * lähetin-vastaanotin on järjestetty lähettämään siirtotielle testimoodin • # · ·’... 25 valintasignaalia (TMS) ja sisäänmenevää testidataa (TDI) ja synkronoimaan testattavalta laitteelta vastaanotettu ulostuleva testidata (TDO) mainitun rajapinnan edellyttämään synkroniin kellosignaalin (TCK) kanssa.
16. Patenttivaatimuksen 15 mukainen lähetin-vastaanotin, tunnettu siitä, että ,·. 30 lähetin-vastaanotin käsittää pakkausyksikön, joka on järjestetty < · pakkaamaan testimoodin valintasignaalia (TMS) ja sisäänmenevää testidataa . (TDI) kellosignaalin (TCK) tahdissa paketteihin lähetettäväksi.
17. Patenttivaatimuksen 15 tai 16 mukainen lähetin-vastaanotin, : tunnettu siitä, että V 35 testimoodin valintasignaali (TMS) ja sisäänmenevä testidata (TDI) » ! on järjestetty pakattavaksi siten, että yhtä kellosignaalin jaksoa kuvataan kak- 110724 sibittisellä esityksellä, joka käsittää testimoodin valintasignaalin (TMS) ja si-säänmenevän testidatan (TDI) arvot kellosignaalin nousevan reunan kohdalla.
18. Jonkin patenttivaatimuksen 14 - 17 mukainen lähetin-vastaanotin, tunnettu siitä, että 5 lähetin-vastaanotin käsittää viiveenmuodostusvälineet viiveen muo dostamiseksi testattavalta laitteelta vastaanotettuun ulostulevaan testidataan (TDO) mainitun rajapintasynkronoinnin aikaansaamiseksi.
19. Patenttivaatimuksen 18 mukainen lähetin-vastaanotin, tunnettu siitä, että 10 mainittu viive on järjestetty säädettäväksi ainakin yhden seuraavan parametrin perusteella: siirtotien viive ja/tai sen variaatio, testidatan enkoo-dauksen/dekoodauksen viive, ulostulevan testidatan (TDO) synkronoinnin viive, testattavan laitteen aiheuttama viive, testauksen puskurointiviive.
20. Patenttivaatimuksen 18 tai 19 mukainen lähetin-vastaanotin, 15 tunnettu siitä, että viiveenmuodostusvälineet käsittävät puskurin testattavalta laitteelta vastaanotetun ulostulevan testidatan (TDO) puskuroimiseksi ja kellosignaaliin (TCK) synkronoidun laskurin, jolle on asetettu mainitulle viiveelle vasteelleen raja-arvo, jonka raja-arvon ylityttyä puskuri on järjestetty vapauttamaan pusku-:> 20 roitu testidata (TDO) mainitulle rajapinnalle. * * t 1 > * t t I · * » > t « 1 t · * t k · • I I t k • l|· f I I » 110724
FI20002029A 2000-09-14 2000-09-14 JTAG-testausjärjestely FI110724B (fi)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FI20002029A FI110724B (fi) 2000-09-14 2000-09-14 JTAG-testausjärjestely
US09/946,811 US6807644B2 (en) 2000-09-14 2001-09-05 JTAG testing arrangement
DE60110514T DE60110514T2 (de) 2000-09-14 2001-09-10 Jtag Testanordnung
AT01000438T ATE294961T1 (de) 2000-09-14 2001-09-10 Jtag testanordnung
PT01000438T PT1189070E (pt) 2000-09-14 2001-09-10 Dispositivo de teste jtag
DK01000438T DK1189070T3 (da) 2000-09-14 2001-09-10 JTAG-afprövningsindretning
EP01000438A EP1189070B1 (en) 2000-09-14 2001-09-10 JTAG testing arrangement
ES01000438T ES2239069T3 (es) 2000-09-14 2001-09-10 Disposicion para verificacion jtag.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20002029 2000-09-14
FI20002029A FI110724B (fi) 2000-09-14 2000-09-14 JTAG-testausjärjestely

Publications (3)

Publication Number Publication Date
FI20002029A0 FI20002029A0 (fi) 2000-09-14
FI20002029A FI20002029A (fi) 2002-03-15
FI110724B true FI110724B (fi) 2003-03-14

Family

ID=8559084

Family Applications (1)

Application Number Title Priority Date Filing Date
FI20002029A FI110724B (fi) 2000-09-14 2000-09-14 JTAG-testausjärjestely

Country Status (8)

Country Link
US (1) US6807644B2 (fi)
EP (1) EP1189070B1 (fi)
AT (1) ATE294961T1 (fi)
DE (1) DE60110514T2 (fi)
DK (1) DK1189070T3 (fi)
ES (1) ES2239069T3 (fi)
FI (1) FI110724B (fi)
PT (1) PT1189070E (fi)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2831969B1 (fr) * 2001-11-08 2004-01-16 Schneider Automation Systeme de telechargement et de telemaintenance d'une carte electronique
US6721923B2 (en) * 2002-02-20 2004-04-13 Agilent Technologies, Inc. System and method for generating integrated circuit boundary register description data
US7017081B2 (en) * 2002-09-27 2006-03-21 Lucent Technologies Inc. Methods and systems for remotely controlling a test access port of a target device
FI5706U1 (fi) * 2002-11-21 2003-02-26 Patria New Technologies Oy JTAG-testilaitteisto ja -testausjärjestelmä
US7089470B1 (en) * 2003-04-11 2006-08-08 Cisco Technology, Inc. Programmable test pattern and capture mechanism for boundary scan
US7080789B2 (en) * 2003-05-09 2006-07-25 Stmicroelectronics, Inc. Smart card including a JTAG test controller and related methods
US7260753B2 (en) * 2003-07-14 2007-08-21 Fulcrum Microsystems, Inc. Methods and apparatus for providing test access to asynchronous circuits and systems
US7181663B2 (en) * 2004-03-01 2007-02-20 Verigy Pte, Ltd. Wireless no-touch testing of integrated circuits
US7471897B1 (en) 2004-07-16 2008-12-30 Cisco Technology, Inc. Electrically looped back, fault emulating transceiver module
US7809987B2 (en) * 2004-12-02 2010-10-05 Texas Instruments Incorporated Accepting link ID upon supplied and sampled bits matching
US7873884B2 (en) * 2005-04-15 2011-01-18 University Of Florida Research Foundation, Inc. Wireless embedded test signal generation
TW200717680A (en) 2005-07-19 2007-05-01 Koninkl Philips Electronics Nv Method of manufacturing a system in package
US7383478B1 (en) * 2005-07-20 2008-06-03 Xilinx, Inc. Wireless dynamic boundary-scan topologies for field
US7587643B1 (en) 2005-08-25 2009-09-08 T-Ram Semiconductor, Inc. System and method of integrated circuit testing
JP2007147352A (ja) 2005-11-25 2007-06-14 Sony Corp 無線インターフェースモジュール及び電子機器
CA2642884A1 (en) * 2006-03-07 2007-09-13 Scanimetrics Inc. Method and apparatus for interrogating an electronic component
US7346820B2 (en) * 2006-03-23 2008-03-18 Freescale Semiconductor, Inc. Testing of data retention latches in circuit devices
US7793185B2 (en) * 2006-09-05 2010-09-07 Atmel Automotive Gmbh Integrated circuit for a data transmission system and receiving device of a data transmission system
US7707467B2 (en) * 2007-02-23 2010-04-27 Micron Technology, Inc. Input/output compression and pin reduction in an integrated circuit
US7747916B2 (en) 2007-05-14 2010-06-29 Infineon Technologies Ag JTAG interface
US8527822B2 (en) * 2009-10-19 2013-09-03 Nxp B.V. System and method for single terminal boundary scan
US9178629B2 (en) 2011-08-25 2015-11-03 Apple Inc. Non-synchronized radio-frequency testing
US9274911B2 (en) * 2013-02-21 2016-03-01 Advantest Corporation Using shared pins in a concurrent test execution environment
US9164858B2 (en) * 2013-03-29 2015-10-20 Testonica Lab Ou System and method for optimized board test and configuration
US11293979B2 (en) 2019-10-22 2022-04-05 Peter Shun Shen Wang Method of and an arrangement for analyzing manufacturing defects of multi-chip modules made without known good die

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9117172D0 (en) 1991-08-08 1991-09-25 British Telecomm Communication system
EP0636976B1 (en) 1993-07-28 1998-12-30 Koninklijke Philips Electronics N.V. Microcontroller provided with hardware for supporting debugging as based on boundary scan standard-type extensions
US5630048A (en) 1994-05-19 1997-05-13 La Joie; Leslie T. Diagnostic system for run-time monitoring of computer operations
US5481186A (en) 1994-10-03 1996-01-02 At&T Corp. Method and apparatus for integrated testing of a system containing digital and radio frequency circuits
US5852617A (en) 1995-12-08 1998-12-22 Samsung Electronics Co., Ltd. Jtag testing of buses using plug-in cards with Jtag logic mounted thereon
EP0862063A1 (de) 1997-02-27 1998-09-02 Siemens Aktiengesellschaft Schnittstellen-Steuerung einer Test-Schnittstelle
CA2243888C (en) 1998-07-27 2005-10-18 Newbridge Networks Corporation Ds-o synchronization over a wireless atm link
US6157817A (en) 1999-02-04 2000-12-05 Hughes Electronics Corporation Method for in-orbit multiple receive antenna pattern testing
US6532561B1 (en) * 1999-09-25 2003-03-11 Advantest Corp. Event based semiconductor test system
US6557128B1 (en) * 1999-11-12 2003-04-29 Advantest Corp. Semiconductor test system supporting multiple virtual logic testers

Also Published As

Publication number Publication date
US20020049558A1 (en) 2002-04-25
EP1189070A2 (en) 2002-03-20
US6807644B2 (en) 2004-10-19
ES2239069T3 (es) 2005-09-16
EP1189070B1 (en) 2005-05-04
PT1189070E (pt) 2005-07-29
DK1189070T3 (da) 2005-09-05
DE60110514T2 (de) 2006-01-19
FI20002029A0 (fi) 2000-09-14
FI20002029A (fi) 2002-03-15
EP1189070A3 (en) 2003-11-12
DE60110514D1 (de) 2005-06-09
ATE294961T1 (de) 2005-05-15

Similar Documents

Publication Publication Date Title
FI110724B (fi) JTAG-testausjärjestely
US8977921B1 (en) System and method for providing a test result from an integrated to an analyzer
US8074135B1 (en) Apparatus and method for testing and debugging an integrated circuit
US7444571B1 (en) Apparatus and method for testing and debugging an integrated circuit
US7428678B1 (en) Scan testing of integrated circuits with high-speed serial interface
US7058535B2 (en) Test system for integrated circuits with serdes ports
KR100891326B1 (ko) 반도체 메모리 장치의 내부 클럭 신호를 데이터 스트로브신호로서 이용하는 반도체 메모리 장치의 테스트 방법 및테스트 시스템
US7536616B2 (en) JTAG testing arrangement
US6928597B2 (en) Method and apparatus for testing digital circuitry
CN110765047B (zh) 基于指令集的数字信号控制***、fpga模块及方法
JPH0570332B2 (fi)
US7089470B1 (en) Programmable test pattern and capture mechanism for boundary scan
KR100280509B1 (ko) 테스트 데이터의 병렬 시프트 장치
Portolan Packet-based JTAG for remote testing
US8724682B2 (en) Method for carrying out bidirectional communications
WO2024003596A1 (en) Timing accuracy of radio data packets
CN117665534A (zh) 一种ieee1149.10到jtag信号转换器
JPH06177900A (ja) リング型lan
JPH01218153A (ja) 通話路監視方式

Legal Events

Date Code Title Description
PC Transfer of assignment of patent

Owner name: JTAG TECHNOLOGIES B.V.

Free format text: JTAG TECHNOLOGIES B.V.

MA Patent expired