ES2610133T3

ES2610133T3 - Procedimiento y aparato para codificación y descodificación de canal en un sistema de comunicación que usa códigos de comprobación de paridad de baja densidad

Info

Publication number: ES2610133T3
Application number: ES09154641.6T
Authority: ES
Inventors: Seho Myung; Hwan-Joon Kwon; Kyung-Joong Kim; Kyeong-Cheol Yang; Hyun-Koo Yang; Jae-Yoel Kim; Hak-Ju Lee
Original assignee: Samsung Electronics Co Ltd; Academy Industry Foundation of POSTECH
Current assignee: Samsung Electronics Co Ltd; Academy Industry Foundation of POSTECH
Priority date: 2008-02-26
Filing date: 2009-02-26
Publication date: 2017-04-26
Anticipated expiration: 2029-02-26
Also published as: TW201338429A; EP2363962A2; EP2096760B1; WO2009107990A3; TW201338430A; RU2490791C1; SG188821A1; AU2009217934A1; TWI506964B; CY1124200T1; AU2009217934B2; HUE060734T2; SI2363962T1; HUE055053T2; LT2363962T; ES2873091T3; CN103281089A; SI2490337T1; ES2875479T3; SG10201401192SA

Abstract

Un procedimiento de descodificación y desmodulación de una palabra clave LDPC de comprobación de paridad de baja densidad acortada usando un código LDPC del que se ha derivado la palabra clave LDPC acortada mediante una etapa de acortamiento de acuerdo con un patrón de acortamiento y se ha modulado usando un esquema de modulación de amplitud de cuadratura de 16 QAM, un aparato que incluye un desmodulador, un controlador, una unidad de determinación/estimación de patrón de acortamiento y un descodificador LDPC, teniendo dicha matriz de comprobación de paridad de código LDPC una longitud de N1, una parte de información con una longitud de información K1, y una parte de paridad con una longitud de paridad de (N1-K1), agrupándose dichas columnas K1 en dicha parte de información en grupos de columnas, donde cada grupo de columnas comprende M1 columnas, donde N1 >= 16 200, K1 >= 7200, y M1 >= 360, donde la palabra clave LDPC tenía antes del acortamiento una longitud igual a N1, tenía K1 bits de información correspondientes a dicha parte de información de dicho código LDPC, (N1-K1) bits de paridad que se corresponden con dicha parte de paridad de dicho código LDPC, y dicha palabra clave LDPC acortada tiene una longitud de información acortada de K2, teniendo dicha parte de información una estructura definida por: **Fórmula** en las que: i >= índice que indica el grupo de columnas ienésimo; j >= índice que indica la columna jenésima en un grupo de columnas; q>=(N1-K1)/M1; Di >= un grado, es decir, un número de entradas distintas de cero, de una columna 0enésima en cada grupo de columnas ienésimo; >= posiciones de filas con un valor de 1 en una columna 0enésima en cada grupo de columnas ienésimo; y >= posiciones de filas con un valor de 1 en una columna jenésima en un grupo de columnas ienésimo, comprendiendo el procedimiento: recibir dicha palabra clave LDPC acortada; determinar la longitud de información acortada K2 basándose en al menos una de una pluralidad de las palabras clave LDPC anteriormente recibidas incluyendo dicha palabra clave LDPC acortada; desmodular dicha palabra clave LDPC acortada de acuerdo con el esquema de modulación de 16 QAM; controlar la unidad de determinación/estimación de patrón de acortamiento para suministrar dicho patrón de acortamiento al descodificador LDPC usando un patrón de acortamiento almacenado en una memoria o generando un patrón de acortamiento usando un generador de secuencia dependiendo del esquema de modulación; y descodificar la palabra clave acortada y desmodulada asumiendo a la vez que los bits en posición de bits acortados son 0, en el que las posiciones de los bits acortados corresponden a m grupos de columnas π( (0), π( (1),... π( (m-1), siendo dicho patrón de acortamiento, siendo m un número entero definido por m >= en la que 528K27200 en el que π(0), π(1),... π(m-1) se toma a partir de la siguiente tabla con grupos de columnas π(0), π(1),..., y π(19) ordenados para dicho esquema de modulación de 16 QAM: **Tabla**

Description

5

10

15

20

25

30

35

40

45

50

DESCRIPCION

Procedimiento y aparato para codificacion y descodificacion de canal en un sistema de comunicacion que usa codigos de comprobacion de paridad de baja densidad

Antecedentes de la invencion

Campo de la invencion

La presente invencion se refiere generalmente a un sistema de comunicacion que usa codigos de comprobacion de paridad de baja densidad (LDPC) y mas en particular a un aparato y procedimiento de codificacion/decodificacion de canal para generar codigos LDPC que tienen diversas longitudes de palabras clave y tasas de codigo desde un codigo LDPC proporcionado en un esquema de modulacion de alto orden.

Descripcion de la tecnica relacionada

En los sistemas de comunicacion inalambricos, el rendimiento por enlace disminuye significativamente debido a diversos ruidos en los canales, un fenomeno de debilitamiento y una Interferencia Intersimbolica (ISI). Por tanto, para proporcionar sistemas de comunicaciones digitales de alta velocidad, que necesitan una alta fiabilidad y rendimiento de datos, tal como la comunicacion movil de proxima generacion, retransmision digital r Internet portatil, es importante desarrollar tecnologfas para superar los ruidos del canal, el debilitamiento y la ISI. Recientemente, un estudio intensivo de un codigo de correccion de error se ha realizado como un procedimiento para incrementar la fiabilidad de la comunicacion recuperando eficazmente la informacion distorsionada.

El codigo LDPC, es decir, un tipo de codigo de correccion de error, se define generalmente como una matriz de comprobacion de paridad, y puede representarse usando un grafico bipartito, que se denomina grafico Tanner. El grafico bipartito significa que los vertices que constituyen el grafico se dividen en dos tipos diferentes, y el codigo LDPC se representa con el grafico bipartito compuesto de vertices, algunos de los cuales se llaman nodos variables y otros que se llaman nodos de comprobacion. Los nodos variables se mapean uno a uno en los bits codificados.

La Figura 1 ilustra un ejemplo de una matriz Hi de comprobacion de paridad del codigo LDPC que tiene 4 filas y 8 columnas.

En referencia a la Figura 1, ya que el numero de columnas es 8, la matriz Hi de comprobacion de paridad es un codigo LDPC que genera una palabra clave de longitud 8, y las columnas se mapean en 8 bits codificados.

La Figura 2 ilustra un grafico Tanner correspondiente a la matriz H1 de comprobacion de paridad de la Figura 1.

En referencia a la Figura 2, el grafico Tanner del codigo LDPC incluye 8 nodos X1 (202), X2 (204), X3 (206), X4 (208), X5 (210), X6 (212), X7 (214) y xa (216) variables y 4 nodos 218, 220, 222 y 224 de comprobacion. Una columna ienesima y una fila jenesima en la matriz H1 de comprobacion de paridad del codigo LDPC se mapean en un nodo Xi variable y un nodo jenesimo de comprobacion, respectivamente. Ademas, un valor de 1, es decir, un valor distinto de cero, en el punto donde la columna ienesima y la fila jenesima en la matriz H1 de comprobacio^n de paridad del codigo LDPC se cruzan entre si, indica que eXiste un borde entre el nodo Xi variable y el nodo jenesimo de comprobacion en el grafico Tanner como se ilustra en la Figura 2.

En el grafico Tanner del codigo LDPC, un grado del nodo variable y el nodo de comprobacion indica el numero de bordes conectados a cada nodo respectivo y el grado es igual al numero de entradas distintas de cero en la columna o fila correspondiente al nodo pertinente en la matriz de comprobacion de paridad del codigo LDPC. Por ejemplo, en la Figura 2, los grados de los nodos X1 (202), X2 (204), X3 (206), X4 (208), X5 (210), X6 (212), X7 (214) y X8 (216) variables son 4, 3, 3, 3, 2, 2, 2 y 2, respectivamente, y los grados de los nodos 218, 220, 222 y 224 de comprobacion son 6, 5, 5 y 5, respectivamente. Ademas, los numeros de las entradas distintas de cero en las columnas de la matriz H1 de comprobacion de paridad de la Figura 1, que se corresponden con los nodos variables de la Figura 2, coinciden con sus grados 4, 3, 3, 3, 2, 2, 2 y 2, respectivamente, y los numeros de las entradas distintas de cero en las filas de la matriz H1 de comprobacion de paridad de la Figura 1, que se corresponden con los nodos de comprobacion de la Figura 2, coinciden con sus grados 6, 5, 5 y 5 respectivamente.

Para eXpresar el grado de distribucion para los nodos del codigo LDPC, una relacion del numero nodos variables de grado i con el numero total de nodos variables se define como fi y la relacion del numero de nodos de comprobacion de grado j respecto al numero total de nodos de comprobacion se define como gj. Por ejemplo, para el codigo LDPC correspondiente a las Figuras 1 y 2, f2=4/8, f3=3/8, f4=1/8 y fj=0 para 1A2, 3, 4; y g5=3/4, g6=1/4 y gj=0 para j^5,6. Cuando una longitud del codigo LDPC, es decir, el numero de columnas, se define como N y el numero de filas se define como N/2, la densidad de las entradas distintas de cero en la matriz de comprobacion de paridad total que tiene la distribucion anterior de grados se computa como la Ecuacion (1) mostrada.

imagen1

5

10

15

20

25

30

35

40

45

En la ecuacion (1), a medida que se incrementa N, la densidad de los 1 en la matriz de comprobacion de paridad disminuye. En general, para el codigo LDPC, debido a que la longitud de palabra clave N es inversamente proporcional a la densidad de las entradas distintas de cero, el codigo LDPC con una gran N tiene una densidad muy baja de entradas distintas de cero. El termino "baja densidad" en el nombre del codigo LDPC se origina a partir de la anterior relacion.

La Figura 3 ilustra esquematicamente un codigo LDPC adoptado como la tecnologfa estandar en la transmision Satelite de Radiodifusion de Video Digital de segunda generacion (DVB-S2), que es uno de los estandares de radiodifusion digital de Europa.

En la Figura 3, N1 y K1 indican una longitud de palabra clave y una longitud de informacion (o longitud de palabra de informacion) de un codigo LDPC, respectivamente y (N1-K1) proporciona una longitud de paridad. Ademas, los numeros enteros Mi y q satisfacen q= (Ni-Ki)/Mi. Preferentemente, K1/M1 es un numero entero.

En referenda a la Figura 3, una estructura de una parte de paridad, es decir, la columna K1enesima hasta la columna (N1-1)enesima, en la matriz de comprobacion de paridad, tiene una forma diagonal doble. Por tanto, en cuanto a la distribucion de grado sobre columnas correspondiente a la parte de paridad, todas las columnas tienen un grado 2, excepto por la ultima columna que tiene un grado de 1.

En la matriz de comprobacion de paridad, una parte de informacion, es decir una columna 0enesima hasta la columna (K1-1)enesima se crea usando las siguientes reglas.

Regla 1: un total K1/M1 grupos de columnas se genera agrupando las columnas K1 correspondientes a la palabra de informacion en la matriz de comprobacion de paridad en multiples grupos incluyendo cada uno M1 columnas. Un procedimiento para formar columnas que pertenece a cada grupo de columnas sigue la Regla 2 a continuacion.

Regla 2: primero, se determinan las posiciones de los 1 en cada columna 0e

en los grupos de columnas i

enesimas

(donde i=1,...,KilMi). Cuando un grado de la columna oenesima en cada grupo de columnas jenesimas Se indica mediante

d(U p(2) n(A) R*-k^(tc 1 9 n \

D-i, si las posiciones de filas con 1 se asumen como ’ i 0 ’---’-‘Vo >|as posiciones de • > ^ de

filas con 1 se definen como se muestra en la Ecuacion 2, en una columna jenesima (donde j=1,2,..M1-1) en un grupo de columnas ienesimas.

* = 1,2,...,A, i = 7=1,...,-1

(2)

De acuerdo con las anteriores reglas, puede apreciarse que los grados de columnas que pertenecen al grupo de columnas ienesimas son todos iguales a D. Para un mejor entendimiento de una estructura de un codigo LDPC DVD- S2 que almacena informacion en el matriz de comprobacion de paridad de acuerdo con las anteriores reglas, se proporcionara el siguiente ejemplo mas detallado.

Como un ejemplo detallado, para N1=30, K1=15, M1=5, y q=3, tres secuencias para la informacion de las posiciones de filas con 1 para columnas 0enesimas en 3 grupos de columnas pueden expresarse como sigue. En este caso, estas secuencias se denominan "secuencias de posicion peso-1"

Ko = 0, *$ = !’ -K.,0 =2,

*$ = 0, *$=11, *$=13,

*$ = 0, *$=10, *$=14.

En referencia a la secuencia de posicion peso-1 para las columnas 0enesimas en cada grupo de columnas, solo las secuencias de posicion correspondientes pueden expresarse como sigue para cada grupo de columnas. Por ejemplo:

0 1 2 0 11 13 0 10 14.

Es decir, la secuencia de posicion peso-1 ienes,ma en la linea jenes'ma representa secuencialmente la informacion de las posiciones de filas con 1 para el grupo de columnas ienesimas.

Es posible generar un codigo LDPC que tenga el mismo concepto que el del codigo LDPC DVB-S2 ilustrado en la Figura 4, formando una matriz de comprobacion de paridad usando la informacion correspondiente al ejemplo detallado, y las Reglas 1 y 2.

Se conoce que el codigo LDPC DVB-S2 disenado de acuerdo con las Reglas 1 y 2 puede usarse eficazmente durante la codificacion usando la forma estructural. Las etapas respectivas en un procedimiento de realizacion de

5

10

15

20

25

30

codificacion LDPC usando la matriz de comprobacion de paridad basada en DVB-S2 se describiran a continuacion a modo de ejemplo.

En la siguiente descripcion, como un ejemplo en detalle, se usa un codigo LDPC DVB-S2 con Ni=16 200, Ki=10 800, Mi=360 y q=15 en un procedimiento de codificacion. Por conveniencia, los bits de informacion de una palabra clave que tienen una longitud de informacion Ki se representan como i0.i1 ,...,ik1-1), y los bits de paridad de una palabra clave que tiene una longitud de paridad (N1-K1) se expresan como (p0,p1,...,pNi-Ki-1).

Etapa 1: un codificador LDPC inicializa bits de paridad como sigue:

Po ~ A “ "■ = PNt-K,-l ~ 0

Etapa 2: el codificador LDPC lee la informacion en filas del codigo LDPC DVB-S2 donde un 1 se ubica en un grupo de columnas a partir de una secuencia de posicion peso-1 0enesima fuera de las secuencias almacenadas que indican la matriz de comprobacion de paridad.

imagen2

El codificador LDPC actualiza particularmente bits de paridad px de acuerdo con la Ecuacion (3), usando la

RW

informacion de lectura y el primer bit iode informacion. En este caso, x es un valor de !*o para k=1,2,.... 13.

(3)

Po =: jPo-® *0 1 Piou= : P2 064 ©4, P\613 ' --Pm ©4>

A548: = PlS48 ©4, A 286 : = P\m ©4, Pwa r - Pi 460 ©4»

Pirn: ~ P1196 ©4. P 1.191 = Ptssn ©4> Pin 81 = Pi481 ©4,

Pirn: ~Pm9 ©4, Pasi: = Pm ©4) ■ ^4620 : “ PlblQ ©4)

Pirn: = Pim ©4

En la Ecuacion (3) px=px©o tambien puede expresarse como px ^ px©io, y © representa la adicion binaria.

Etapa 3: el codificador LDPC determina un valor de la Ecuacion (4) para los siguientes 359 bits im de informacion (donde m=1, 2,..., 359) despues de i0

{x+(mmodM])x4}mod(iV1-£1), M,=360, m~ 1,2,...359 ............(4)

Rm

En la Ecuacion (4), x es un valor de L0 para k=1,2,.... 13. Deberia apreciarse que la Ecuacion 4 tiene el mismo concepto que la Ecuacion (2).

A continuacion, el codificador LDPC realiza una operacion similar a la Ecuacion (3) usando los valores encontrados en la Ecuacion (4). Es decir, el codificador LDPC actualiza bits de paridad p{x+(m mod M1)xq}mod(N1-K1), para im. Por ejemplo, para m=1, es decir para h el codificador LDPC actualiza bits de paridad p(x+q)mod(N1-K1) tal como se define en la Ecuacion (5).

P\5=Pis®h> Pirn = Pvm ® ;i> Pxeit ~ P\m% ® A»

Pises = Pises ©A P1301 = A301 ®4> Pms = Pws © h< .

P3211 = Pnn ® h> ^4312 " Pnn ® h> Pim = Pu9c ■ ...............(3)

Pj3S4 =/j3384 ® h ’ Pvm ~ A4&s'®A> PvAs ~ Pms ® h> .

P2637 = Plan ® h ■ .

En la Ecuacion (5), q=15. El codificador LDPC realiza el anterior procedimiento para m=1,2,..., 359, de la misma manera antes descrita.

Etapa 4: al igual que en la Etapa 2, el codificador LDPC lee la informacion de la primera secuencia de posicion peso-

n(k)

1 a2,o {k= 1, 2, ...13) del codigo LDPC DVB-S2 correspondiente a un bit i36ode informacion numero 361, y actualiza

p(k)

un px particular, donde x es 4*2,0 . El codificador LDPC actualiza pMmmodMi)3q)mod(Ni-Ki), m = 361,362,...,719, aplicando de manera similar la Ecuacion (4) a los siguientes 359 bits i361, is62,.--, i^9de informacion despues de i360.

5

10

15

20

25

30

35

40

45

50

Etapa 5: el codificador LDPC repite las Etapas 2, 3, y 4 para todos los grupos que tienen 360 bits de informacion. Etapa 6: el codificador LDPC determina finalmente los bits de paridad usando la Ecuacion (6).

Pi = Pi®Pi-i, i = X,2i...,NI -K^l ..................(6)

Los bits de paridad pi, de la Ecuacion (6) han sufrido una codificacion LDPC.

Tal como se ha descrito antes, DVB-S2 realiza la codificacion tal como se describe en las etapas 1 a 6.

Para aplicar el codigo LDPC al sistema de comunicacion actual, el codigo LDPC deberfa disenarse para ser adecuado para la tasa de datos requerida en el sistema de comunicacion. En particular, los codigos LDPC que soportan diversas longitudes de palabra clave son necesarios para soportar diversas tasas de datos de acuerdo con los requisitos del sistema en un sistema de comunicacion adaptable que emplea Solicitud de Retransmision Automatica Hfbrida (HARQ) y Modulacion y Codificacion Adaptable (AMC), y tambien en un sistema de comunicacion que soporta diversos dispositivos de retransmision.

Sin embargo, como se ha descrito antes, el codigo LDPC usado en los sistemas DVB-S2 soporta solo dos tipos de longitud de palabra clave debido a su uso limitado, y cada tipo de codigo LDPC usa una matriz de comprobacion de paridad independiente. Por consiguiente, existe en la tecnica una necesidad desde hace tiempo de un procedimiento para soportar diversas longitudes de codigo de palabra clave para incrementar la extensibilidad y flexibilidad del sistema. En particular, en el sistema DVB-S2, la transmision de datos con varios cientos a miles de bits es necesaria para transmitir informacion de senalizacion. Sin embargo, ya que solo estan disponibles 16 200 y 64 800 para una longitud del codigo LDPC DVB-S2, todavfa existe la necesidad de soporte de diversas longitudes de palabra clave. Sin embargo, ya que almacenar matrices de comprobacion de paridad independientes para respectivas longitudes del codigo LDPC puede reducir la eficacia de la memoria, tambien existe la necesidad de un esquema capaz de soportar eficazmente diversas longitudes de palabra clave desde la matriz de comprobacion de paridad existente, sin necesitar una nueva matriz de comprobacion de paridad.

Se aprecia que las fiabilidades de bits incluidas en los sfmbolos de modulacion de alto orden son diferentes cuando la modulacion de alto orden se usa en el sistema de comunicacion que necesita codigo LDPC con diversas longitudes, a diferencia de cuando se aplica la modulacion de alto orden en el sistema de comunicacion que emplea Modulacion por Desplazamiento de Fase Binaria (BPSK) o Modulacion por Desplazamiento de Fase de Cuadratura (QPSK).

Para demostrar la diferencia de fiabilidad en la modulacion de alto orden, se realizara ahora una descripcion a continuacion en cuanto a constelaciones de senal para la Modulacion de Amplitud de Cuadratura (QAM), que es la modulacion de alto orden usada normalmente en sistemas de comunicacion. Un sfmbolo modulado QAM incluye una parte real y una parte imaginaria, y diversos sfmbolos de modulacion pueden generarse diferenciando magnitudes y signos de sus partes reales y partes imaginarias. La QAM se describira junto con la modulacion QPSK para proporcionar mas claramente los detalles de las caracterfsticas QAM.

La Figura 5A ilustra esquematicamente una constelacion de senal para una modulacion QPSK convencional.

En referencia a la Figura 5A, y0 determina un signo para una parte real mientras que y1 determina un signo para una parte imaginaria. Es decir, un signo de la parte real es mas (+) para y0=0, y menos (-) para y0=1. Ademas, un signo de la parte imaginaria es mas (+) para y1=0 y menos (-) para y1=1. Ya que y0 e y1 son iguales en probabilidad de ocurrencia de errores, ya que son bits de indicacion de signos que Indican respectivamente signos de la parte real y la parte imaginaria, las fiabilidades de (y0, y1) de bits que se corresponden con una senal de modulacion son iguales en la modulacion QPSK. Para y0,q e y1,q, el segundo fndice de subfndice q indica una salida qenesima de bits incluidos en una senal de modulacion.

La Figura 5B ilustra esquematicamente una constelacion de senal para una modulacion convencional de 16-QAM.

En referencia a la Figura 5B, (y0, y1, y2, y3) corresponden a bits de una senal de modulacion. Mas especfficamente, los bits y0 e y2 determinan un signo y una magnitud de la parte real, respectivamente, mientras los bits y1 e y3 determinan un signo y una magnitud de la parte imaginaria, respectivamente. Es decir, y0 e y1 determinan signos de la parte real y la parte imaginaria de la senal de modulacion, mientras que y2 e y3 determinan magnitudes de la parte real y la parte imaginaria de la senal de modulacion. Ya que la distincion de un signo de una senal modulada es mas facil que la distincion de una magnitud de la senal modulada, y2 e y3 son mayores en probabilidad de ocurrencia de errores que y0 e y1. Por tanto, en terminos de probabilidad de no ocurrencia de errores (es decir, fiabilidades) de los bits, y0= y1>y2=y3. Es decir, los bits (y0, y1, y2, y3), que se incluyen en una senal de modulacion QAM, a diferencia de los de una senal de modulacion QPSK, tienen diferentes fiabilidades.

En una modulacion de 16-QAM, entre 4 bits que constituyen una senal, 2 bits determinan signos de la parte real y la parte imaginaria de la senal y los 2 bits restantes solo necesitan determinar magnitudes de la parte real y la parte imaginaria de la senal. De esta manera, los ordenes de (y0, y1, y2, y3) y un papel de cada bit se someten a cambios.

5

10

15

20

25

30

35

40

45

50

55

La Figura 5C ilustra esquematicamente una constelacion de senal para una modulacion convencional de 64-QAM.

De entre (y0, y1, y2, y3, y4, ys), que se corresponden con bits de una senal de modulacion, los bits y0, y2 e y4 determinan una magnitud y un signo de la parte real, e yi, y3 e y5 determinan una magnitud y un signo de la parte imaginaria. En este caso, y0 e yi determinan signos de la parte real y la parte imaginaria, respectivamente, y una combinacion de y2 e y4 y una combinacion de y3 e y5 determinan magnitudes de la parte real y la parte imaginaria, respectivamente. Como se ha descrito antes, ya que distinguir signos de la senal modulada es mas facil que distinguir magnitudes de la senal modulada, las fiabilidades de y0 e yi son mayores que las fiabilidades de y2, y3, y4 e y5.

Los bits y2 e y3 se determinan dependiendo de si una magnitud del sfmbolo modulado es mayor o menor de 4 y los bits y4 e y5 se determinan de acuerdo con si la magnitud del sfmbolo modulado esta mas cerca de 4 o 0, con 2 centrado entremedias, o mas cerca de 4 o de 8 con 6 centrado. Por consiguiente, un intervalo en el que la magnitud se determina mediante y2 e y3 es 4, mientras que un intervalo para y4 e y5 es 2. Por tanto, y2 e y3 son mayores que y4 e y5 en fiabilidad. Como resultado, y0=yi>y2=y3>y4=y5 en terminos de probabilidades de no ocurrencia de errores (es decir, fiabilidades) de los bits.

En la modulacion de 64-QAM, de 6 bits que constituyen una senal, 2 bits determinan signos de la parte real y la parte imaginaria de la senal y 4 bits solo necesitan determinar magnitudes de la parte real y la parte imaginaria de la senal. Por consiguiente, los ordenes de (y0, yi, y2, y3, y4, y5) y un papel de cada bit se someten a cambios. Incluso en una constelacion de senal de 256-QAM o superior, los papeles y fiabilidades de los bits que constituyen una senal de modulacion son diferentes tal como se ha descrito antes. Por consiguiente, una descripcion detallada de los mismos se omite en el presente documento.

Tian, y col, Construction of Rate-Compatible LDPC Codes Utilizing Information Shortening and Parity Puncturing, Journal on Wireless Communications and Networking 2005:5 789-795, desvela la aplicacion de acortamiento (y perforacion) en asociacion con codigos LDPC. Ambas tecnicas se implementan, en el lado del transmisor, omitiendo los sfmbolos de codigo acortados y perforados cuando se transmite la palabra clave a un receptor. En Tian, y col., el acortamiento corresponde al uso de ceros en lugar de datos de carga util de un cierto numero de bits de informacion mas izquierdos en el proceso de codificacion/descodificacion.

En resumen, en la modulacion BPSK o QPSK, no es necesario considerar un esquema de modulacion cuando se determinan patrones de acortamiento y perforacion ya que como las fiabilidades de los bits incluidos en un sfmbolo son iguales, las fiabilidades de los bits de palabras clave tambien son iguales en una palabra clave LDPC que ha sufrido un acortamiento o perforacion. Sin embargo, en la modulacion de alto orden tal como i6-QAM, 64-QAM y 256-QAM, ya que los roles y fiabilidades de los bits incluidos en un sfmbolo son diferentes, cuando un esquema de modulacion y un esquema de constelacion de senal/mapeo de bits (mapeo de bits en la constelacion de senal) se han determinado, la fiabilidad de cada bit de palabra clave en una palabra clave LDPC, despues de que sufra el acortamiento o perforacion, puede ser diferente de la de la palabra clave LDPC antes de que sufra el acortamiento o perforacion.

Por tanto, existe la demanda de un aparato y procedimiento para generar un codigo LDPC usando acortamiento o perforacion en consideracion de la modulacion de alto orden.

Sumario de la invencion

La presente invencion se ha disenado para abordar al menos los problemas y/o desventajas anteriores y proporcionar al menos las ventajas descritas a continuacion. Por consiguiente, un aspecto de una realizacion de la presente invencion es proporcionar un procedimiento y aparato de codificacion/descodificacion de canal para generar, a partir de un codigo LDPC proporcionado, una palabra clave LDPC con una longitud de palabra clave diferente usando acortamiento o perforacion determinados en consideracion de una modulacion de alto de orden, y codificar una palabra de informacion para generar una palabra clave para transmitirse por medio de un canal y descodificar dicha palabra clave usando el codigo LDPC generado en un sistema de comunicacion.

Otro aspecto de una realizacion de la presente invencion es proporcionar un procedimiento y aparato de codificacion/descodificacion para proporcionar un rendimiento optimo considerando una estructura DVB-S2 en un sistema de comunicacion que usa codigos LDPC.

De acuerdo con una realizacion de la presente invencion, se proporciona un procedimiento tal como se define en la reivindicacion i.

De acuerdo con otro aspecto de la realizacion de la presente invencion, se proporciona un aparato como se define en las reivindicaciones independientes del aparato.

Breve descripcion de los dibujos

Los anteriores y otros aspectos, caracterfsticas y ventajas de ciertas realizaciones de la presente invencion seran mas aparentes a partir de la siguiente descripcion tomada junto con los dibujos adjuntos, en los que:

5

10

15

20

25

30

35

40

45

50

55

60

la Figura 1 ilustra un ejemplo de una matriz de comprobacion de paridad de un codigo LDPC de longitud 8; la figura 2 ilustra un grafico Tanner para una matriz de comprobacion de paridad de un codigo LDPC de longitud

8;

la Figura 3 ilustra una estructura esquematica de un codigo LDPC DVB-S2;

la Figura 4 ilustra un ejemplo de una matriz de comprobacion de paridad de un codigo LDPC DVB-S2;

la Figura 5A ilustra esquematicamente una constelacion de senal para una modulacion convencional QPSK

usada en un sistema de comunicacion digital;

la Figura 5B ilustra esquematicamente una constelacion de senal para una modulacion convencional de 16-QAM usada en un sistema de comunicacion digital;

la Figura 5C ilustra esquematicamente una constelacion de senal para una modulacion convencional de 64-QAM usada en un sistema de comunicacion digital;

la Figura 6 es un diagrama de bloques de un transceptor en un sistema de comunicacion que usa un codigo LDPC;

la Figura 7A ilustra un ejemplo de una constelacion de senal/mapeo de bits en una modulacion de 16-QAM;

la Figura 7B ilustra un ejemplo de una constelacion de senal/mapeo de bits modificada mediante acortamiento en

modulacion de 16-QAM;

la Figura 8A ilustra un ejemplo de una constelacion de senal/mapeo de bits en modulacion de 64-QAM;

la Figura 8B ilustra un ejemplo de una constelacion de senal/mapeo de bits modificada mediante acortamiento en

modulacion de 64-QAM;

la Figura 9 ilustra un procedimiento para generar la palabra clave LDPC con una longitud de palabra clave diferente a partir de una matriz de comprobacion de paridad de un codigo LDPC almacenado de acuerdo con una realizacion de la presente invencion;

la Figura 10 ilustra un diagrama de bloques de un aparato de transmision para generar una palabra clave LDPC acortada propuesta de acuerdo con una realizacion de la presente invencion;

la Figura 11 ilustra un diagrama de bloques de un aparato de transmision para generar una palabra clave LDPC perforada/acortada propuesta de acuerdo con una realizacion de la presente invencion;

la Figura 12 ilustra un diagrama de bloques de un aparato de recepcion que usa un codigo LDPC referente a un patron de acortamiento propuesto, de acuerdo con una realizacion de la presente invencion; la Figura 13 ilustra un diagrama de bloques de un aparato de recepcion que usa un codigo LDPC referente a un patron de acortamiento y perforacion propuesto, de acuerdo con una realizacion de la presente invencion; y la Figura 14 ilustra un diagrama de flujo de una operacion de recepcion de un aparato de recepcion de acuerdo con una realizacion de la presente invencion.

A traves de los dibujos, se entendera que los mismos numeros de referencia se refieren a los mismos elementos, caracterfsticas y estructuras.

Descripcion detallada de realizaciones de la invencion

La siguiente descripcion en referencia a los dibujos adjuntos se proporciona para ayudar a tener un entendimiento completo de las realizaciones de la invencion como se define mediante las reivindicaciones y sus equivalentes. Esto incluye diversos detalles especfficos para ayudar en ese entendimiento, pero estos no deberfan interpretarse como limitaciones. Por consiguiente, los expertos en la materia reconoceran que diversos cambios y modificaciones de las realizaciones descritas en el presente documento pueden realizarse sin apartarse del alcance de la presente invencion. Ademas, las descripciones de funciones y construcciones bien conocidas se omiten por claridad y concision

Ademas, los terminos y palabras usadas en la siguiente descripcion y reivindicaciones no se limitan a los significados bibliograficos, sino que se usan mediante el inventor para permitir un entendimiento claro y consistente de la presente invencion. Por consiguiente, deberfa ser aparente para los expertos en la materia que la siguiente descripcion de las realizaciones de la presente invencion se proporciona por motivos unicamente de ilustracion y no con el fin de limitar la invencion tal como se define mediante las reivindicaciones y sus equivalentes adjuntos.

La siguiente descripcion de las realizaciones de la presente invencion proporciona un procedimiento para soportar una palabra clave LDPC con diversas longitudes de palabra clave adecuadas para modulacion de alto orden, usando una matriz de comprobacion de paridad de un codigo LDPC estructurado con una forma particular. Ademas, la descripcion de las realizaciones de la presente invencion proporciona un aparato para soportar diversas longitudes de palabras clave de acuerdo con la modulacion de alto orden en un sistema de comunicacion que usa un codigo LDPC en una forma particular, y un procedimiento para controlar el mismo. En particular, la descripcion de las realizaciones de la presente invencion proporciona un procedimiento para generar una palabra clave LDPC usando una matriz de comprobacion de paridad de un codigo LDPC determinado, siendo la palabra clave LDPC generada menor que la palabra clave LDPC proporcionada, y un aparato del mismo.

La Figura 6 es un diagrama de bloques de un transceptor en un sistema de comunicacion que usa un codigo LDPC.

En referencia a la Figura 6, un mensaje u se introduce en un codificador 611 LDPC en un transmisor 610 antes de que se transmita a un receptor 630. El codificador 612 LDPC codifica el mensaje de entrada u, y envfa la senal c codificada a un modulador 613. El modulador 613 modula la senal c codificada, y transmite la senal s modulada al

5

10

15

20

25

30

35

40

45

50

55

receptor 630 sobre un canal 620 inalambrico. Un desmodulador 631 en el receptor 630 desmodula la senal r recibida, y envfa la senal x desmodulada a un descodificador 633 LDPC. El decodificador 633 LDPC descodifica la senal x desmodulada, teniendo como resultado una estimacion u del mensaje basandose en los datos recibidos a traves del canal 620 inalambrico.

El codificador 611 LDPC genera una matriz de comprobacion de paridad de acuerdo con una longitud de palabra clave requerida por un sistema de comunicacion, usando un esquema preestablecido. En particular, de acuerdo con una realizacion de la presente invencion, un codificador LDPC soportara diversas longitudes de palabra clave usando el codigo LDPC sin la necesidad separada de informacion adicional almacenada.

De acuerdo con una realizacion de la presente invencion, un procedimiento de adquisicion de diversas longitudes de palabras clave a partir de un codigo LDPC proporcionado usa acortamiento o perforacion. Los procedimientos que optimizan el rendimiento aplicando acortamiento o perforacion en una palabra clave LDPC de acuerdo con una tasa de codigo o una longitud de palabra clave se conocen actualmente. Sin embargo, en la mayona de los casos, ya que el procedimiento conocido para la determinacion de los patrones de acortamiento y perforacion realiza el procedimiento de optimizacion considerando solo la Modulacion por Desplazamiento de Fase Binaria (BPSK) o Modulacion por Desplazamiento de Fase de Cuadratura (QPSK), solo un patron de acortamiento y/o perforacion optimizado puede existir para un codigo LDPC determinado.

Sin embargo, los patrones de perforacion y acortamiento optimizados cuando se ha determinado un esquema de constelacion de senal/mapeo de bits en la modulacion de alto orden pueden ser diferente de los de la modulacion BPSK o QPSK.

En la modulacion BPSK o QPSK, ya que las fiabilidades de los bits incluidos en un sfmbolo son iguales, las fiabilidades de los bits de palabra clave en una palabra clave LDPC despues de que sufra el acortamiento o perforacion tambien son iguales. Por consiguiente, no existe la necesidad de considerar un esquema de modulacion en el procedimiento de determinacion de los patrones de acortamiento y perforacion. Sin embargo, como se ha descrito antes, en la modulacion de alto orden, tal como 16-QAM, 64-QAM y 256-QAM, ya que las fiabilidades de los bits incluidos en el sfmbolo son diferentes, cuando un esquema de modulacion y un esquema de constelacion de senal/mapeo de bits se han determinado, la fiabilidad de cada bit de palabra clave en una palabra clave LDPC despues de que sufra el acortamiento o perforacion puede ser diferente de la de la palabra clave LDPC antes de que sufra el acortamiento o perforacion.

Las Figuras 7A y 7B y las Figuras 8A y 8B ilustran ejemplos de mapeo de bits en los que los bits se mapean en un sfmbolo de acuerdo con grados de nodos variables en una palabra clave LDPC, para 16-QAM y 64-QAM, respectivamente. Mas espedficamente, la Figura 7A ilustra un ejemplo de una constelacion de senal/mapeo de bits en modulacion de 16-QAM y la Figura 7B ilustra un ejemplo de una constelacion de senal/mapeo de bits modificado mediante acortamiento en modulacion de 16-QAM. Por conveniencia, una palabra clave LDPC se divide en el presente documento en un bloque parcial de 8 o 12 bits.

En referencia a la Figura 7A, y0 e y1 indican la alta fiabilidad de bits que determinan los signos de una parte real y una parte imaginaria en un sfmbolo 16-QAM, respectivamente. Es decir, la relacion de fiabilidad entre los bits es y0 = y1 > y2 = y3. En la Figura 7A, ya que y1 e y3 se mapean en una parte de bits de palabra clave LDPC correspondiente a los nodos variables de grado mas alto, 1/2 de los nodos variables de grado mas alto se mapean en una parte de mayor fiabilidad mientras que el otro 1/2 se conecta a una parte de baja fiabilidad.

Asumiendo que la mitad de los nodos variables de grado mas alto sufren un acortamiento tal como se ilustra en la Figura 7B, cuando los bits de sfmbolo correspondientes al nodo variable de grado mas alto no acortado se consideran en la palabra clave LDPC acortada, 7/8 del nodo variable de grado mas alto se mapea en y3 y el otro 1/8 se mapea en y1. Es decir, la relacion de bits es muy diferente de la que ocurre antes del acortamiento.

De manera similar, la Figura 8A ilustra un ejemplo de una constelacion de senal/mapeo de bits en una modulacion de 64-QAM y la Figura 8B ilustra un ejemplo de una constelacion de senal/mapeo de bits modificado mediante acortamiento de una modulacion de 64-QAM.

En la Figura 8A, una relacion de fiabilidad entre los bits incluidos en un sfmbolo es y0 = y1 > y2 = y3 > y4 = y5. En este caso, puede apreciarse que 1/3 de nodos variables con el grado mas alto en la palabra clave LDPc se mapean en el bit y5 de fiabilidad mas baja. Sin embargo, cuando 2/3 de los nodos variables de grado mas alto sufren un acortamiento como se ilustra en la Figura 8B, puede entenderse que 5/6 de los restantes nodos variables de grado mas alto no acortados se mapeen en el bit y5 de fiabilidad mas baja, por lo que la relacion de bits es diferente de la que ocurre antes del acortamiento.

Cuando el esquema de modulacion de alto orden y el esquema de constelacion de senal/mapeo de bits se fijan para un codigo LDPC como se ha descrito antes, el patron de acortamiento o perforacion usado en la modulacion BPSK o QPSK, podna no ser adecuado ya que una relacion del bit de palabra clave LDPC mapeado en cada bit de un sfmbolo de modulacion es muy diferente de acuerdo con la tecnica de acortamiento.

5

10

15

20

25

30

35

40

45

50

55

Tambien se conoce que en el caso de un codigo LDPC, la distribucion de grado de una matriz de comprobacion de paridad de su codigo LDPC optimizado es muy diferente de acuerdo con el esquema de modulacion. Es decir, la distribucion de grado de un codigo LDPC optimizado para modulacion BPSK o QPSK y las distribuciones de grado de codigos LDPC optimizados para 16-QAM, 64-QAM y 256-QAM son diferentes.

Por razones similares, es obvio que cuando se asume que se proporciona un codigo LDPC que tiene una distribucion de grado, el patron de acortamiento o perforacion optimizado es diferente de acuerdo con el esquema de modulacion de alto orden. Por consiguiente, un patron de acortamiento deberfa determinarse considerando un esquema de modulacion previsto para encontrar un patron de acortamiento o perforacion optimizado en relacion con un codigo LDPC.

El acortamiento se describira ahora a continuacion antes de una descripcion de un procedimiento para determinar un patron de acortamiento o perforacion en consideracion de un esquema de modulacion. El termino “acortamiento” como se usa en el presente documento hace referencia a un procedimiento que no transmite sustancialmente una parte especificada de una palabra clave LDPC, despues de generar la palabra clave LDPC a partir de una matriz de comprobacion de paridad proporcionada en particular mediante la realizacion de codificacion LDPC. Para un mejor entendimiento del acortamiento, una matriz de comprobacion de paridad del codigo LDPC DVB-S2 ilustrado en la Figura 3 se describira en mas detalle a continuacion.

Para la matriz de comprobacion de paridad del codigo LDPC DVB-S2 ilustrado en la Figura 3, la longitud total es Ni, donde los bits (i0, ii, ..., iKi-i) de informacion de longitud Ki se corresponden con una parte delantera de la matriz de comprobacion de paridad, y los bits (po, pi, ..., Pni-ki-i) de paridad de longitud (Ni-Ki) se corresponden con una parte trasera de la matriz de comprobacion de paridad. Comunmente, los bits de informacion tienen libremente un valor de 0 o 1, y la tecnica de acortamiento limita los valores de dicha informacion en una parte particular que se somete a acortamiento. Por ejemplo, acortar Ns bits de informacion i0 a iNs-1 significa comunmente que io = ii = i'ns-i = 0. Es decir, al limitar los valores para Ns bits de informacion io hasta i'ns -1, a 0, la tecnica de acortamiento puede obtener el mismo efecto que al no usar sustancialmente Ns columnas delanteras en la matriz de comprobacion de paridad del codigo LDPC DVB-S2 ilustrado en la Figura 3. El termino “acortamiento” se origina actualmente a partir de la operacion de limitacion antes describa. Por tanto, aplicar el acortamiento en este caso tambien significa considerar valores de los bits de informacion acortados, como 0.

Con respecto a la tecnica de acortamiento, cuando el sistema se configura, un transmisor y un receptor pueden compartir o generar la misma informacion de posicion para los bits de informacion acortados. Por tanto, aunque el transmisor no ha transmitido los bits acortados, el receptor puede realizar la descodificacion, sabiendo ya que los bits de informacion en las posiciones correspondientes de los bits acortados tienen un valor de 0.

En la tecnica de acortamiento, ya que una longitud de una palabra clave que el transmisor transmite actualmente es Ni-Ns y una longitud de una palabra de informacion es K1-NS, la tasa de codigo se convierte en (Ki - Ns)/(Ni - Ns) que es siempre menor que la primera tasa de codigo Ki/Ni determinada.

Generalmente, una tecnica de perforacion puede aplicarse tanto a los bits de informacion como a los bits de paridad. Aunque la tecnica de perforacion y la tecnica de acortamiento reducen normalmente las longitudes de palabra clave, la tecnica de perforacion, a diferencia de la tecnica de acortamiento antes descrita, no limita valores de bits particulares.

Mas especfficamente, la tecnica de perforacion es simplemente un procedimiento para no transmitir bits de informacion particulares de una parte particular de bits de paridad generados, de manera que un receptor pueda eliminar los bits correspondientes. Es decir, al no transmitir simplemente bits en Np posiciones predefinidas en una palabra clave LDPC generada de longitud Ni, la tecnica de perforacion obtiene el mismo efecto que el obtenido al transmitir una palabra clave LDPC de longitud (Ni-Np). Ya que las columnas correspondientes a los bits perforados en la matriz de comprobacion de paridad se usan intactas en un proceso de descodificacion, la tecnica de perforacion es distinta de la tecnica de acortamiento.

Ademas, de acuerdo con una realizacion de la presente invencion, ya que la informacion de posicion para los bits perforados puede compartirse o estimarse en comun mediante el transmisor y el receptor cuando el sistema se configura, el receptor puede simplemente eliminar los bits perforados correspondientes, antes de la descodificacion.

En la tecnica de perforacion, ya que una longitud de una palabra clave que el transmisor transmite actualmente es Ni-Np y una longitud de una palabra de informacion es la constante Ki, la tasa de codigo se convierte en Ki/(Ni-Np), que es siempre mayor que la primera tasa de codigo Ki/Ni determinada.

Ahora se realizara una descripcion de una tecnica de acortamiento y una tecnica de perforacion adecuadas para el codigo LDPC DVB-S2. El codigo LDPC DVB-S2 tal como se ha descrito antes, es un codigo LDPC que tiene una estructura particular, por lo tanto, en comparacion con el codigo LDPC normal, el codigo LDPC DVB-S2 puede soportar un acortamiento y perforacion mas eficaz.

Por conveniencia de este ejemplo, se asume que el codigo LDPC DVB-S2 tiene una longitud y una longitud de informacion de Ni y Ki respectivamente, y una longitud de palabra clave y una longitud de informacion de una

5

10

15

20

25

30

35

40

45

palabra clave LDPC que se desea que se obtengan finalmente a partir del codigo LDPC DVB-S2 usando la tecnica de acortamiento y la tecnica de perforacion son N2 y K2 respectivamente.

Si se proporciona una definicion de Ni-N2= Ns y Ki-K2= Ks, es posible generar la palabra clave LDPC cuya longitud de palabra clave y longitud de informacion son N2 y K2 respectivamente, acortando los bits Ks y perforando los bits (N5-K5) basandose en la matriz de comprobacion de paridad del codigo LDPC DVB-S2. Para la palabra clave LDPC

generada con N$> 0 0 Kg> 0, ya que su tasa de codigo ^ as generalmente diferente de la tasa de codigo

K1/N1 del codigo DVB-S2, su caracterfstica algebraica cambia. Para Ns = Ka, el codigo LDPC se genera no realizando el acortamiento y perforacion o solo realizando el acortamiento.

Sin embargo, en referenda al codigo LDPC DVB-S2, tal como se describe en las Reglas z y 2, ya que un valor d(*>

(k = 1, 2, ..., D, i = 1, ..., K1/M1, j= 0, ..., Mi-1) corresponde a Mi columnas, un total de K1/M1 grupos de columnas tienen una forma estructural. Portanto, el codigo LDPC DVB-S2 es igual a un codigo LDPC que no usa Mi

D<k)

columnas, si no usa un valor "ij . El siguiente procedimiento de acortamiento, que se describe en referenda a la Figura 9, se propone considerando tales caracterfsticas.

La Figura 9 ilustra un procedimiento para generar una palabra clave LDPC con una longitud de palabra clave diferente a partir de una matriz de comprobacion de paridad de un codigo LDPC almacenado de acuerdo con una realizacion de la presente invencion.

En referencia a la Figura 9, un codificador LDPC determina un esquema de modulacion de transmision para un sfmbolo en la etapa 901, y lee la informacion de grupo de columna de un codigo LDPC DVB-S2 a usar en una accion de acortamiento de la etapa 903. Es decir, el codificador LDPC lee la informacion de matriz de comprobacion de paridad almacenada. Por tanto, el codificador LDPC determina una longitud de palabra clave N2 y una longitud de informacion K2 basandose en la informacion de grupo de columna del codigo LDPC DVB-S2 en la etapa 905. Por tanto, el codificador LDPC realiza un procedimiento de acortamiento de las etapas 907 a 913, en las que el codificador LDPC realiza el acortamiento correspondiente a una longitud de informacion requerida de una palabra clave LDPC, basandose en la informacion lefda de la matriz de comprobacion de paridad almacenada.

Etapa de acortamiento 1: el codificador LDPC determina

imagen3

entero maximo que es menor o igual a x.

en la etapa 907, donde [x] es un numero

Etapa de acortamiento 2: el codificador LDPC selecciona una secuencia para (A+1) grupos de columnas de entre

d(^) c(^)

(i = 1, .... K1/M1) grupos de columnas en la etapa 909. Las secuencias seleccionadas se definen como Ji,o (i

=1, ..., A + 1). El codificador LDPC considera que no existe la secuencia para los K1/M1 -A-1 grupos de columnas

1p(t) n(t)

“/,0 en la secuencia ■

Etapa de acortamiento 3: el codificador LDPC determina las posiciones de grupos de columnas del codigo LDPC

rtk)

DVB-S2 correspondiente a una palabra de informacion a partir de la secuencia *J;,o de (A+ 1) grupos de columnas seleccionados en la Etapa de acortamiento 2, generando una palabra clave acortada en relacion con el codigo LDPC DVB-S2 en la etapa 911. Deberfa apreciarse que la palabra clave LDPC acortada tiene una longitud de informacion (A + 1) M1, que es siempre mayor o igual a K2.

Etapa de acortamiento 4: el codificador LDPC acorta adicionalmente los bits (A+1) M1-K2 a partir de la palabra clave acortada LDPC generada en la Etapa de acortamiento 3 en la etapa 913.

En la Etapa de acortamiento 4, el acortamiento adicional se implementa mas facilmente si el procedimiento se realiza secuencialmente desde la parte trasera a la delantera del grupo de bits donde se logra el acortamiento adicional.

Como se ha descrito antes, una realizacion de la presente invencion aplica una tecnica de acortamiento eficaz que no usa informacion de grupos de columnas del codigo LDPC DVB-S2 dependiendo de las caracterfsticas estructurales del codigo LDPC DVB- S2, en comparacion con una tecnica de acortamiento de bit por bit convencional, que se usa normalmente para acortamiento en relacion con el codigo LDPC DVB-S2.

Los criterios de seleccion de una secuencia de grupos de columnas pueden resumirse como sigue en la Etapa 2 en el procedimiento de acortamiento referente al codigo LDPC DVB-S2.

5

10

15

20

25

30

35

40

45

50

55

Criterio 1: el codificador LDPC selecciona una secuencia de patron de acortamiento referente a grupos de columnas definidos de manera que la distribucion de grado optima que puede obtenerse considerando un esquema de modulacion proporcionado para un codigo LDPC normal con una longitud N2 y una longitud de informacion K2 sea lo mas similar posible a una distribucion de grado de un codigo LDPC acortado con una longitud N2 y una longitud de informacion K2, obtenida realizando el acortamiento en un codigo LDPC DVB-S2 con una longitud Ni y una longitud de informacion Ki.

Criterio 2: el codificador LDPC selecciona una secuencia de patron de acortamiento referente a grupos de columnas definidos para proporcionar un codigo que tiene una buena caracterfstica de ciclo en el grafico Tanner entre los codigos seleccionados acortados en el Criterio 1. De acuerdo con una realizacion de la presente invencion, referente a los criterios para una caracterfstica de ciclo, el codificador LDPC selecciona una secuencia donde el ciclo de longitud minima en el grafico Tanner es lo mas grande posible y el numero de ciclos de longitud minima es lo mas pequeno posible.

La distribucion de grado optima del codigo LDPC normal en la que se considera el esquema de modulacion puede encontrarse en el Criterio 1 usando un procedimiento de analisis de evolucion de densidad, donde diversas implementaciones se conocen en la tecnica. Sin embargo, ya que el procedimiento de determinacion de la distribucion de grado que usa el procedimiento de evolucion de densidad no es esencial para el entendimiento de la presente invencion, una descripcion detallada del mismo no se proporcionara.

Si el numero de todas las posibles secuencias (de patron de acortamiento) para grupos de columnas no es grande, el codificador LDPC puede seleccionar una secuencia (de patron de acortamiento) para grupos de columnas que tienen el mejor rendimiento buscando totalmente todas las secuencias independientemente de los Criterios 1 y 2. Sin embargo, los criterios de seleccion para grupos de columnas, aplicados en la Etapa de acortamiento 2 para el codigo LDPC DVB-S2, permiten seleccionar eficazmente una secuencia (de patron de acortamiento) seleccionando un codigo LDPC que satisfaga ambas condiciones cuando el numero de todas las secuencias (de patron de acortamiento) posibles para el grupo de columnas es demasiado grande.

El Criterio 1 y el Criterio 2 se aplican cuando N2 y K2 son valores fijos. Sin embargo, si los valores de N2 y K2 requeridos en el sistema varfan, los patrones de acortamiento utilizados de acuerdo con el valor de K2 pueden no tener correlacion. Es decir, cuando los valores de N2 y K2 requeridos en el sistema varfan, todos los patrones de acortamiento optimizados de acuerdo con el valor de K2 deberfan almacenarse por separado, para un rendimiento optimizado.

Por tanto, para la eficacia del sistema, pueden encontrarse patrones de acortamiento suboptimos, tal como se describira a continuacion, cuando los valores de N2 y K2 requeridos en el sistema varfan.

Encontrar una secuencia de patron de acortamiento suboptima

Asumiendo que la seleccion de un grupo de columnas es necesaria para el acortamiento, ya que el numero de grupos de columnas seleccionables solo es uno, es posible seleccionar un grupo de columnas que tengan el mejor rendimiento. Cuando la seleccion de dos grupos de columnas es necesaria para el acortamiento, un grupo de columnas que muestran mejor rendimiento, junto con el grupo de columna ya seleccionado, se seleccionan a partir del grupo de columnas restantes. De manera similar, cuando la seleccion de i grupos de columnas se necesita para el acortamiento, un grupo de columnas que tienen mejor rendimiento, junto con (i-1) grupos de columnas seleccionados en la etapa previa de acortamiento, se seleccionan a partir de los grupos de columnas restantes.

Aunque el anterior procedimiento no garantiza una seleccion optima para todos los casos, tiene un rendimiento relativamente estable desde el patron de acortamiento que tiene una regla regular, independientemente del cambio en el valor de K2. Por tanto, el procedimiento antes descrito tiene ventajas de rendimiento relativamente estable y con facil almacenamiento de patrones de acortamiento.

Un codigo LDPC DVB-S2 que tiene un total de G grupos de columnas correspondientes a bits de informacion se describira a continuacion a modo de ejemplo. Asumiendo que los ordenes de grupos de columnas, que se someten a “acortamiento” de acuerdo con el procedimiento de determinacion de patrones de acortamiento se establece como S1, B2, B3, ..., Bx, cuando solo se almacena la secuencia referente a los ordenes del grupo de columnas, un acortamiento eficaz es posible para una K2 arbitraria a traves de la Etapa de acortamiento 1 hasta la Etapa de acortamiento 4.

Para mostrar un ejemplo de la diferencia entre los patrones de acortamiento encontrados de acuerdo con esquemas de modulacion respectivos usando los anteriores procedimientos, la Tabla 1A y la Tabla 1B a continuacion muestran procedimientos de acortamiento y patrones de acortamiento suboptimizados para modulaciones BPSK/QPSK, 16- QAM y 64-QAM con respecto al codigo LDPC DVB-S2 con una longitud Ni= 16 200 y una longitud de informacion Ki=7200.

Tabla 1A

Variables principales del codigo LDPC DVB- 82: N1 = 16 200, K1= 7200, M,= 360, q= 25

Intervalo de K2: Procedimiento de acortamiento

1) 528< K2<7200: 7200 -K2 Para un numero entero m = —--------------- , acortar todos los m grupos de columnas |_ 360 J correspondientes a las filas n (0)enesima, n (1)enesima, ..., n (m-1)enesima, y adicionalmente acortar los bits de informacion 7200-K2-360m a partir de un grupo de columnas correspondiente a una fila n (m)enesima. En este caso, n indica una funcion de permutacion que significa un patron de acortamiento y las relaciones se muestran en el fondo de la tabla. Sin embargo, cuando una parte del grupo de columnas correspondiente a una fila n (18)=19enesima se acorta, las columnas en las posiciones correspondientes a bits de paridad Bose-Chaudhuri-Hocquenghem (BCH) 168 no sufren acortamiento.

2) 168< K2<528: Acortar todos los grupos de columnas correspondientes a filas n (0)enesima, n (i)enesima, , n (i7)enesima, y acortar todas las columnas excepto para columnas en las posiciones correspondientes a bits de paridad BCH 168 a partir de un grupo de columnas correspondientes a una fila n(18)= i9enesima. Tambien, adicionalmente acortar los bits de informacion 528-K2 a partir de un grupo de columnas correspondiente a una fila n (19)= oenesima.

Tabla 1B

Relacion entre funciones de permutacion suboptimizadas en BPSK/QPSK

n (0): n (1) n (2) n (3) n (4) n (5) n (6) n (7) n (8) n (9)

18: 17 16 15 14 13 12 11 4 10

n (10): n (11) n (12) n (13) n (14) n (15) n (16) n (17) n (18) n (19)

9: 8 3 2 7 6 5 1 19 0

Relacion entre funciones de permutacion suboptimizadas en 16QAM

n (0): n (1) n (2) n (3) n (4) n (5) n (6) n (7) n (8) n (9)

18: 17 16 15 14 13 12 11 4 10

n (10): n (11) n (12) n (13) n (14) n (15) n (16) n (17), n (18) n (19)

3: 9 2 8 7 6 1 5 19 0

Relacion entre funciones de permutacion suboptimizadas en 64QAM

n (0): n (1) n (2) n (3) n (4) n (5) n (6) n (7) n (8) n (9)

4: 3 18 17 2 16 15 14 13 12

n (10): n (11) n (12) n (13) n (14) n (15) n (16) n (17) n (18) n (19)

11: 10 9 1 8 7 6 5 19 0

5 En referencia a la Tabla 1A y la Tabla 1B, puede apreciarse que cuando se determina una longitud de bits de informacion a acortar, el procedimiento de acortamiento se realiza a traves de un procedimiento predeterminado independientemente del esquema de modulacion, pero las relaciones entre las funciones de permutacion que indican patrones de acortamiento optimizados son diferentes de acuerdo con los esquemas de modulacion. Es decir, cuando el procedimiento de acortamiento se aplica sin considerar el esquema de modulacion, una degradacion de 10 rendimiento significativo puede ocurrir de acuerdo con el esquema de modulacion.

Los patrones de acortamiento suboptimizados mostrados en la Tabla 1B, encontrados en el procedimiento de acortamiento de la Tabla 1A, pueden no ser unicos de acuerdo con condiciones para encontrar los patrones de acortamiento. Por ejemplo, pueden existir varios grupos de columnas que muestran un rendimiento similar en el procedimiento interino antes descrito, es decir, Encontrar una secuencia de patron de acortamiento suboptima. En 5 este caso, ya que la seleccion del siguiente grupo de columnas puede diferir de acuerdo con la seleccion de grupos de columnas, los patrones de acortamiento suboptimizados pueden no ser unicos de acuerdo con la diferencia de rendimiento del procedimiento de acortamiento. Actualmente, los patrones de acortamiento mostrados en la Tabla 1C tambien proporcionan un rendimiento excelente, similar al rendimiento del procedimiento de acortamiento mostrado en la Tabla 1A.

10 Tabla 1C

Relacion entre funciones de permutacion suboptimizadas en BPSK/QPSK (2)

n (0): n (1) n (2) n (3) n (4) n (5) n (6) n (7) n (8) n (9)

18: 17 16 15 14 13 12 11 4 10

n (10): n (11) n (12) n (13) n (14) n (15) n (16) n (17) n (18) n (19)

9: 8 3 2 7 6 5 1 19 0

Relacion entre funciones de permutacion suboptimizadas en 16QAM (2)

n (0): n (1) n (2) n (3) n (4) n (5) n (6) n (7) n (8) n (9)

18: 17 16 15 14 13 12 11 4 10

n (10): n (11) n (12) n (13) n (14) n (15) n (16) n (17) n (18) n (19)

9: 8 7 3 2 1 6 5 19 0

Relacion entre funciones de permutacion suboptimizadas en 64QAM (2)

n (0): n (1) n (2) n (3) n (4) n (5) n (6) n (7) n (8) n (9)

18: 17 16 4 15 14 13 12 3 11

n (10): n (11) n (12) n (13) n (14) n (15) n (16) n (17) n (18) n (19)

10: 9 2 8 7 1 6 5 19 0

Los procedimientos de mapeo de bits correspondientes a las constelaciones de senal usadas en las modulaciones de16-QAM y 64-QAM de la Tabla 1C son los resultados obtenidos aplicando los mismos procedimientos de mapeo de bits ilustrados en las Figuras 7A, 7B, 8A y 8B.

15 En referencia de nuevo a la Figura 9, despues de la etapa 913 cuando se realiza la perforacion, el codificador LDPC aplica la perforacion en el procedimiento de codificacion LDPC en la etapa 915. El procedimiento de perforacion se describira ahora a continuacion.

Asumiendo que una longitud de palabra clave y una longitud de informacion de una palabra clave LDPC son N2 y K2 respectivamente, que la invencion desea obtener finalmente esto a partir del codigo LDPC DVB-S2 cuya longitud de 20 palabra clave y longitud de informacion son Ni y Ki respectivamente, usando la tecnica de acortamiento y la tecnica de perforacion, y que se proporciona una definicion de Ni-N2=Nb y Ki-K2=Ks, es posible generar la palabra clave LDPC con una longitud de palabra clave y longitud de informacion de N2 y K2, respectivamente, acortando Ks bits y perforando (N5-K5) bits basandose en la matriz de comprobacion de paridad del codigo LDPC DVB-S2. Por conveniencia, cuando se asume que la tecnica de perforacion se aplica solo a la parte de paridad, existe un posible 25 procedimiento para perforar 1 bit desde la parte de paridad cada (Ni-Ki)/(Ns-Ks) bits porque la longitud de paridad es N1-K1. Sin embargo, otros diversos procedimientos de perforacion tambien estan disponibles.

La Figura 10 ilustra un diagrama de bloques de un aparato de transmision usando un codigo LDPC acortado de acuerdo con una realizacion de la presente invencion.

En referencia a la Figura 10, un aparto de transmision incluye un controlador 1010, un aplicador 1020 de patron de 30 acortamiento, un extractor 1040 de matriz de comprobacion de paridad de codigo LDPC y un codificador 1060 LDPC. El extractor 1040 de matriz de comprobacion de paridad de codigo LDPC extrae una matriz de comprobacion de paridad de codigo LDPC que ha sufrido un “acortamiento”. La matriz de comprobacion de paridad de codigo

5

10

15

20

25

30

35

40

45

50

55

LDPC puede extraerse usando una memoria, puede proporcionarse en el aparato de transmision o puede generarse en el aparato de transmision. Ademas, el extractor 1040 de matriz de comprobacion de paridad de codigo LDPC determina un esquema de modulacion de transmision para un sfmbolo de transmision, correspondiendose las columnas de grupos con una palabra de informacion en la matriz de comprobacion de paridad del codigo LDPC en una pluralidad de grupos de columnas, y ordena los grupos de columnas.

El aplicador 1020 de patron de acortamiento determina un intervalo de una palabra de informacion que se desea obtener a traves del acortamiento, y basandose en el intervalo de la palabra de informacion, realiza un “acortamiento” de grupo de columna por grupo de columna en los grupos de columnas de acuerdo con un patron de acortamiento determinado en consideracion del esquema de modulacion determinado.

El controlador 1010 controla el aplicador 1020 de patron de acortamiento para determinar un patron de acortamiento de acuerdo con el esquema de modulacion de transmision y la longitud de informacion, y el aplicador 1020 de patron de acortamiento inserta bits que tienen un valor de 0 en posiciones correspondientes a los bits acortados, o no usa las columnas correspondientes a los bits acortados desde una matriz de comprobacion de paridad de un codigo LDPC proporcionado. El patron de acortamiento puede ser un patron de acortamiento almacenado en una memoria, generado usando un generador de secuencia (no se muestra) o adquirido usando un algoritmo de analisis de evolucion de densidad a partir de una matriz de comprobacion de paridad y una longitud de informacion proporcionada.

El codificador 1060 LDPC realiza una codificacion de la palabra clave LDPC acortada mediante el controlador 1010 y el aplicador 1020 de patron de acortamiento.

La Figura 11 ilustra un diagrama de bloques de un aparato de transmision para un codigo LDPC DVB-S2 usando tanto acortamiento como perforacion. Mas especfficamente, el aparato de transmision de la Figura 11 tambien incluye un aplicador 1180 de patron de perforacion cuando se compara con el aparato de transmision de la Figura 10.

En referencia a la Figura 11, el acortamiento se realiza en una fase de entrada del codificador 1060 LDPC, y la perforacion se realiza en una fase de salida del codificador 1060 LDPC. El aplicador 1180 de patron de perforacion aplica la perforacion a una salida del codificador 1060 LDPC. El procedimiento de aplicar perforacion se ha descrito anteriormente en la etapa 915 de la Figura 9.

La Figura 12 ilustra un diagrama de bloques de un aparato de recepcion que usa un codigo LDPC en el que se aplica el “acortamiento”, de acuerdo con una realizacion de la presente invencion. Mas espedficamente, la Figura 12 ilustra un ejemplo de un aparato de recepcion que recibe una serial transmitida de un sistema de comunicacion usando el codigo LDPC DVB-S2 “acortado”, y recupera los datos deseados por el usuario desde la serial recibida cuando detecta un esquema de modulacion de transmision y una longitud del codigo LDPC DVB-S2 “acortado” desde la senal recibida.

En referencia a la Figura 12, el aparato de recepcion incluye un controlador 1210, una unidad 1220 de determinacion/estimacion de patron de acortamiento, un desmodulador 1230 y un descodificador 1240 LDPC. El desmodulador 1230 recibe y desmodula una palabra clave LDPC acortada, y proporciona la senal desmodulada a la unidad 1220 de determinacion/estimacion de patron de acortamiento y al descodificador 1240 LDPC. La unidad 1220 de estimacion/determinacion de patron de acortamiento controlada por el controlador 1210, estima o determina la informacion sobre un patron de acortamiento referente al codigo LDPC a partir de la senal desmodulada, y proporciona la informacion de posicion de los bits acortados al descodificador 1240 LDPC. Determinar o estimar los patrones de acortamiento en la unidad 1220 de determinacion/estimacion de patron de acortamiento puede usar los patrones de acortamientos almacenados en la memoria, puede generar patrones de acortamiento usando un generador de secuencia (no se muestra) o puede obtener patrones de acortamiento usando un algoritmo de analisis de evolucion de densidad a partir de una matriz de comprobacion de paridad y una longitud de informacion proporcionada.

El controlador 1210 controla la unidad 1220 de determinacion/estimacion de patron de acortamiento para suministrar un patron de acortamiento al descodificador 1240 LDPC dependiendo del esquema de modulacion y la longitud de informacion. Ya que la probabilidad de que los valores de los bits acortados sea cero es igual a 1 (es decir, 100 %), el descodificador 1240 LDPC determina si permitir o no que los bits acortados tomen parte en su operacion de descodificacion dependiendo del valor 1 de la probabilidad de que los bits acortados sean iguales a cero.

Cuando el descodificador 1240 LDPC recibe informacion sobre una longitud del codigo LDPC DVB-S2 “acortado” mediante la unidad 1220 de determinacion/estimacion de patron de acortamiento, se restauran los datos deseados por el usuario a partir de las senales recibidas.

La Figura 13 ilustra un diagrama de bloques de un aparato de recepcion que usa un codigo LDPC en el que se aplican el “acortamiento” y perforacion, de acuerdo con una realizacion de la presente invencion. Mas especfficamente, el aparato de recepcion ilustrado en la Figura 13 incluye una unidad 1320 de determinacion/estimacion de patron de perforacion/acortamiento que sustituye a la unidad 1220 de determinacion/estimacion de patron de acortamiento en el aparato de recepcion ilustrado en la Figura 12.

5

10

15

20

25

30

En referencia a la Figura 13, cuando tanto el acortamiento como la perforacion se aplican en el aparato de transmision, la unidad 1320 de determinacion/estimacion de patron de acortamiento/perforacion en el aparato de recepcion puede realizar la determinacion o estimacion del patron en el acortamiento primero, realizar la determinacion o estimacion del patron en la perforacion primero o realizar la determinacion o estimacion del patron tanto en el acortamiento como en la perforacion.

El descodificador 1240 LDPC deberfa tener informacion sobre el acortamiento y la perforacion para realizar la descodificacion.

La Figura 14 ilustra un diagrama de flujo de una operacion de recepcion y un aparato de recepcion de acuerdo con una realizacion de la presente invencion.

En referencia a la Figura 14, un desmodulador 1230 recibe y desmodula una palabra clave LDPC acortada en la etapa 1401. En la etapa 1403, una unidad 1220 de determinacion/estimacion de patron de acortamiento determina o estima los patrones de acortamiento/perforacion desde la senal desmodulada.

La unidad 1220 de determinacion/estimacion de patron de acortamiento determina en la etapa 1405 si existe algun bit acortado o perforado. Si no existen bits acortados o perforados, un descodificador 1240 LDPC realiza la descodificacion en la etapa 1411. Sin embargo, si existen bits acortados o perforados, la unidad 1220 de determinacion/estimacion de patron de acortamiento suministra la informacion de posicion de los bits acortados/perforados al descodificador 1240 LDPC en la etapa 1407.

En la etapa 1409, basandose en la informacion de posicion de los bits acortados/perforados, el descodificador 1240 LDPC determina que la probabilidad de que los valores de los bits acortados sea 0 es 1, y determina que los bits perforados son bits eliminados. Por tanto, el descodificador 1240 LDPC realiza la descodificacion LDPC en la etapa 1411.

Como es aparente a partir de la anterior descripcion, las realizaciones de la presente invencion pueden generar una palabra clave LDPC separada con una longitud de palabra clave diferente usando informacion sobre la matriz de comprobacion de paridad proporcionada en el sistema de comunicacion que usa una modulacion de alto orden y un codigo LDPC.

Ademas, las realizaciones de la presente invencion pueden realizar un acortamiento usando diferentes patrones de acortamiento de acuerdo con esquemas de modulacion.

Aunque la presente invencion se ha mostrado y descrito en referencia a ciertas realizaciones de la misma, los expertos de la materia entenderan que diversos cambios en forma y detalles pueden realizarse en la misma sin apartarse del alcance de la presente invencion como se define mediante las reivindicaciones adjuntas.

Claims

5

10

15

20

25

30

35

40

1. Un procedimiento de descodificacion y desmodulacion de una palabra clave LDPC de comprobacion de paridad de baja densidad acortada usando un codigo LDPC del que se ha derivado la palabra clave LDPC acortada mediante una etapa de acortamiento de acuerdo con un patron de acortamiento y se ha modulado usando un esquema de modulacion de amplitud de cuadratura de 16 QAM, un aparato que incluye un desmodulador, un controlador, una unidad de determinacion/estimacion de patron de acortamiento y un descodificador LDPC, teniendo dicha matriz de comprobacion de paridad de codigo LDPC una longitud de Ni, una parte de informacion con una longitud de informacion Ki, y una parte de paridad con una longitud de paridad de (Ni-Ki), agrupandose dichas columnas Ki en dicha parte de informacion en grupos de columnas, donde cada grupo de columnas comprende Mi columnas, donde Ni = 16 200, Ki = 7200, y Mi = 360, donde la palabra clave LDPC tenia antes del acortamiento una longitud igual a Ni, tenia Ki bits de informacion correspondientes a dicha parte de informacion de dicho codigo LDPC, (Ni-Ki) bits de paridad que se corresponden con dicha parte de paridad de dicho codigo LDPC, y dicha palabra clave LDPC acortada tiene una longitud de informacion acortada de K2, teniendo dicha parte de informacion una estructura definida por:

imagen1

en las que:

i = indice que indica el grupo de columnas ienesim°;

j = indice que indica la columna jenesima en un grupo de columnas;

q=(Ni-Ki)/Mi;

Di = un grado, es decir, un numero de entradas distintas de cero, de una columna 0enesima en cada grupo de

columnas ienesimo;

R-'q = posiciones de filas con un valor de 1 en una columna 0enesima en cada grupo de columnas

jenesimo. y

^{k=\x...A) = posiciones de filas con un valor de 1 en una columna jenesima en

jenesima en un grupo de columnas

enesimo

comprendiendo el procedimiento:

recibir dicha palabra clave LDPC acortada;

determinar la longitud de informacion acortada K2 basandose en al menos una de una pluralidad de las palabras

clave LDPC anteriormente recibidas incluyendo dicha palabra clave LDPC acortada;

desmodular dicha palabra clave LDPC acortada de acuerdo con el esquema de modulacion de 16 QAM;

controlar la unidad de determinacion/estimacion de patron de acortamiento para suministrar dicho patron de acortamiento al descodificador LDPC usando un patron de acortamiento almacenado en una memoria o generando un patron de acortamiento usando un generador de secuencia dependiendo del esquema de modulacion; y

descodificar la palabra clave acortada y desmodulada asumiendo a la vez que los bits en posicion de bits acortados son 0,

en el que las posiciones de los bits acortados corresponden a m grupos de columnas tt (0), tt (1),... tt (m-1),

siendo dicho patron de acortamiento, siendo m un numero entero definido por m =

imagen2

en la que

528<I<2<7200

en el que n(0), n(1),... n(m-1) se toma a partir de la siguiente tabla con 20 grupos de columnas n(0), n(1),..., y n(19) ordenados para dicho esquema de modulacion de 16 QAM:

n(0)

n(1) n(2) n(3) n(4) n(5) n(6) n(7) n(8) n(9)

18

17 16 15 14 13 12 11 4 10

n(10)

n(11) n(12) n(13) n(14) n(15) n(16) n(17) n(18) n(19)

9

8 7 3 2 1 6 5 19 0

5

10

15

20

25

30

35

40

45
2. Un procedimiento de descodificacion y desmodulacion de una palabra clave LDPC de comprobacion de paridad de baja densidad acortada usando un codigo LDPC del que se ha derivado la palabra clave LDPC acortada mediante una etapa de acortamiento de acuerdo con un patron de acortamiento y se ha modulado usando un esquema de modulacion de amplitud de cuadratura de 64 QAM, un aparato que incluye un desmodulador, un controlador, una unidad de determinacion/estimacion de patron de acortamiento y un descodificador LDPC, teniendo dicha matriz de comprobacion de paridad de codigo LDPC una longitud de Ni, una parte de informacion con una longitud de informacion Ki, y una parte de paridad con una longitud de paridad de (Ni-Ki), agrupandose dichas columnas Ki en dicha parte de informacion en grupos de columnas, donde cada grupo de columnas comprende Mi columnas, donde Ni = 16 200, Ki = 7200, y Mi = 360, donde la palabra clave LDPC tenia antes del acortamiento una longitud igual a Ni, tenia Ki bits de informacion correspondientes a dicha parte de informacion de dicho codigo LDPC, (Ni-Ki) bits de paridad que se corresponden con dicha parte de paridad de dicho codigo LDPC, y dicha palabra clave LDPC acortada tiene una longitud de informacion acortada de K2, teniendo dicha parte de informacion una estructura definida por:

* = 1,2..D, i = \,...,KjM„

en las que:

i = indice que indica el grupo de columnas ienesim°;

j = indice que indica la columna jenesima en un grupo de columnas;

q=(Ni-Ki)/Mi;

Di = un grado, es decir, un numero de entradas distintas de cero, de una columna 0enesima en cada grupo de

columnas, ienesimo;

r(')

=

jenesimo. y

posiciones de filas con un valor de 1 en una columna 0enesima en cada grupo de columnas

= posiciones de filas con un valor de

1 en una columna jenesima en un grupo de columnas

enesimo

comprendiendo el procedimiento:

recibir dicha palabra clave LDPC acortada;

determinar la longitud de informacion acortada K2 basandose en al menos una de una pluralidad de las palabras

clave LDPC anteriormente recibidas incluyendo dicha palabra clave LDPC acortada;

desmodular dicha palabra clave LDPC acortada de acuerdo con el esquema de modulacion de 64 QAM;

controlar la unidad de determinacion/estimacion de patron de acortamiento para suministrar dicho patron de acortamiento al descodificador LDPC usando un patron de acortamiento almacenado en una memoria o generando un patron de acortamiento usando un generador de secuencia dependiendo del esquema de modulacion; y

descodificar la palabra clave acortada y desmodulada asumiendo a la vez que los bits en posicion de bits acortados son 0,

en el que las posiciones de los bits acortados corresponden a m grupos de columnas tt (0), tt (1),... tt (m-1),

siendo dicho patron de acortamiento, siendo m un numero entero definido por m =

7200-^

360

en la que

528<I<2<7200

en el que n(0), n(1),... n(m-1) se toma a partir de la siguiente tabla con 20 grupos de columnas n(0), n(1),..., y n(19) ordenados para dicho esquema de modulacion de 64 QAM:

n(0)

n(1) n(2) n(3) n(4) n(5) n(6) n(7) n(8) n(9)

18

17 16 4 15 14 13 12 3 11

n(10)

n(11) n(12) n(13) n(14) n(15) n(16) n(17) n(18) n(19)

10

9 2 8 7 1 6 5 19 0
3. Un aparato dispuesto para descodificar y desmodular una palabra clave LDPC de comprobacion de paridad de baja densidad acortada usando un codigo LDPC del que se ha derivado la palabra clave LDPC acortada mediante

una etapa de acortamiento de acuerdo con un patron de acortamiento, se ha modulado usando un esquema de modulacion de amplitud de cuadratura de 16 QAM y se ha recibido por medio de un canal en un sistema de comunicacion, incluyendo el aparato un desmodulador, un controlador, una unidad de determinacion/estimacion de patron de acortamiento y un descodificador LDPC,

5 teniendo dicha matriz de comprobacion de paridad de codigo LDPC una longitud de Ni, una parte de informacion con una longitud de informacion Ki, y una parte de paridad con una longitud de paridad de (N1-K1), agrupandose dichas columnas Ki en dicha parte de informacion en grupos de columnas, donde cada grupo de columnas comprende Mi columnas, donde Ni = 16 200, Ki = 7200, y Mi = 360, donde la palabra clave LDPC tenia antes del acortamiento una longitud igual a Ni, tenia Ki bits de informacion correspondientes a dicha parte de informacion de dicho codigo 10 LDPC, (Ni-Ki) bits de paridad que se corresponden con dicha parte de paridad de dicho codigo LDPC, y dicha palabra clave LDPC acortada tiene una longitud de informacion acortada de K2, teniendo dicha parte de informacion una estructura definida por:

^? = <u-.) + 9modW-A).

*=1,2..D„ i = l,...,KjM,,

15

20

25

30

35

40

en las que:

i = indice que indica el grupo de columnas ienesim°;

j = indice que indica la columna jenesima en un grupo de columnas;

g=(Ni-Ki)/Mi;

Di = un grado, es decir, el numero de entradas distintas de cero, de una columna 0enesima en cada grupo de columnas, ienasim°;

* = posiciones de filas con un valor de 1 en una columna oenesima en cada grupo de columnas

~ 1,2,...,/}-)= posiciones de filas con un valor de 1 en una columna jenesima en un grupo de columnas

enesimo

enesimo

estando dispuesto el aparato para determinar la longitud de informacion acortada K2 basandose en al menos una de una pluralidad de palabras clave LDPC previamente recibidas incluyendo dicha palabra clave LDPC acortada, estando dispuesto el desmodulador (1230) para recibir y desmodular dicha palabra clave LDPC acortada de acuerdo con el esquema de modulacion de 16 QAM,

estando dispuesto el controlador para controlar la unidad de determinacion/estimacion de patron de acortamiento para suministrar dicho patron de acortamiento al descodificador LDPC usando un patron de acortamiento almacenado en una memoria o generando un patron de acortamiento usando un generador de secuencia dependiendo del esquema de modulacion; y

estando dispuesto el descodificador LDPC para descodificar la palabra clave acortada y desmodulada asumiendo a la vez que los bits en posicion de bits acortados son 0,

en el que las posiciones de los bits acortados corresponden a m grupos de columnas tt (0), tt (1),... tt (m-1),

siendo dicho patron de acortamiento, siendo m un numero entero definido por m ■

528<I<2<7200

imagen3

en la que

en el que n(0), n(1),... n(m-1) se toma a partir de la siguiente tabla con 20 grupos de columnas n(0), n(1),..., y n(19) ordenados para dicho esquema de modulacion de 16 QAM:

n(0)

n(1) n(2) n(3) n(4) n(5) n(6) n(7) n(8) n(9)

18

17 16 15 14 13 12 11 4 10

n(10)

n(11) n(12) n(13) n(14) n(15) n(16) n(17) n(18) n(19)

9

8 7 3 2 1 6 5 19 0

5

10

15

20

25

30

35

40
4. Un aparato dispuesto para descodificar y modular una palabra clave LDPC de comprobacion de paridad de baja densidad acortada usando un codigo LDPC del que se ha derivado la palabra clave LDPC acortada mediante una etapa de acortamiento de acuerdo con un patron de acortamiento, se ha modulado usando un esquema de modulacion de amplitud de cuadratura de 64 QAM y se ha recibido por medio de un canal en un sistema de comunicacion, incluyendo el aparato un desmodulador, un controlador, una unidad de determinacion/estimacion de patron de acortamiento y un descodificador LDPC,

teniendo dicha matriz de comprobacion de paridad de codigo LDPC una longitud de Ni, una parte de informacion con una longitud de informacion Ki, y una parte de paridad con una longitud de paridad de (Ni-Ki), agrupandose dichas columnas Ki en dicha parte de informacion en grupos de columnas, donde cada grupo de columnas comprende Mi columnas, donde Ni = 16 200, Ki = 7200, y Mi = 360, donde la palabra clave LDPC tenia antes del acortamiento una longitud igual a Ni, tenia Ki bits de informacion correspondientes a dicha parte de informacion de dicho codigo LDPC, (Ni-Ki) bits de paridad que se corresponden con dicha parte de paridad de dicho codigo LDPC, y dicha palabra clave LDPC acortada tiene una longitud de informacion acortada de K2, teniendo dicha parte de informacion una estructura definida por:

«£=«%-„ +qmoUN.-K,),

* = 1,2,...,A. '=1....KJM,, j = I.....M ~]

en las que:

i = indice que indica el grupo de columnas ienesim°;

j = indice que indica la columna jenesima en un grupo de columnas;

g=(Ni-Ki)/Mi;

Di = un grado, es decir, el numero de entradas distintas de cero, de una columna 0enesima en cada grupo de

columnas ienesimo;

^,0? Kl-Xo' = posiciones de filas con un valor de 1 en una columna 0enesima en cada grupo de columnas

jenesimo. y

mih-

= posiciones de filas con un valor de 1 en una columna jenesima en un grupo de columnas

enesimo

estando dispuesto el aparato para determinar la longitud de informacion acortada K2 basandose en al menos una de una pluralidad de palabras clave LDPC previamente recibidas incluyendo dicha palabra clave LDPC acortada, estando dispuesto el desmodulador (1230) para recibir y desmodular dicha palabra clave LDPC acortada de acuerdo con el esquema de modulacion de 64 QAM,

estando dispuesto el controlador para controlar la unidad de determinacion/estimacion de patron de acortamiento para suministrar dicho patron de acortamiento al descodificador LDPC usando un patron de acortamiento almacenado en una memoria o generando un patron de acortamiento usando un generador de secuencia dependiendo del esquema de modulacion; y

estando dispuesto el descodificador LDPC para descodificar la palabra clave acortada y desmodulada asumiendo a la vez que los bits en posicion de bits acortados son 0,

en el que las posiciones de los bits acortados corresponden a m grupos de columnas tt (0), tt (1),... tt (m-1),

siendo dicho patron de acortamiento, siendo m un numero entero definido por m =

imagen4

en la que

528<K2<7200;

en el que tt(0), tt( 1),... n(m-1) se toma a partir de la siguiente tabla con 20 grupos de columnas tt(0), tt(1 ),..., y n(19) ordenados para dicho esquema de modulacion de 64 QAM:

n(0)

n(1) n(2) n(3) n(4) n(5) n(6) n(7) n(8) n(9)

18

17 16 4 15 14 13 12 3 11

n(10)

n(11) n(12) n(13) n(14) n(15) n(16) n(17) n(18) n(19)

10

9 2 8 7 1 6 5 19 0