ES2262229T3 - Ajuste digital afc mediante dos reciprocos. - Google Patents
Ajuste digital afc mediante dos reciprocos.Info
- Publication number
- ES2262229T3 ES2262229T3 ES98912232T ES98912232T ES2262229T3 ES 2262229 T3 ES2262229 T3 ES 2262229T3 ES 98912232 T ES98912232 T ES 98912232T ES 98912232 T ES98912232 T ES 98912232T ES 2262229 T3 ES2262229 T3 ES 2262229T3
- Authority
- ES
- Spain
- Prior art keywords
- frequency
- output signal
- digital
- oscillator
- equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 29
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 29
- 230000033228 biological regulation Effects 0.000 claims description 19
- 230000033764 rhythmic process Effects 0.000 abstract 1
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
- H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
La presente invención se refiere a un circuito automático de frecuencia (C.A.F) con un oscilador (1), un sistema de síntesis digital (DDS) hacia el cual se dirige la frecuencia f{sub,xtal} del oscilador (2) como ritmo de reloj y que produce una señal de salida con la frecuencia f{sub,mut}, así como una instalación de comparación de frecuencias (u) que determina una diferencia entre la frecuencia de salida f{sub,mut} de la instalación de síntesis digital (2) y una frecuencia de referencia f{sub,ref} y produce una señal de salida digital S{sub,d} que reproduce la diferencia de frecuencia determinada. La señal de salida digital S{sub,a} es encaminada a continuación a la instalación de síntesis digital (2) com valor de adición. El circuito de ajuste automático de frecuencia permite generar una señal de frecuencia f{sub,mut} de alta precisión y con compensación térmica.
Description
Ajuste digital AFC mediante DDS recíprocos.
La presente invención se refiere a un circuito
para el control automático de la frecuencia (AFC).
En muchos aparatos es necesario realizar un
control automático de la frecuencia. El campo de aplicación se
encuentra entonces en la sintonización electrónica de la frecuencia
de circuitos de oscilador. En esta sintonización electrónica se
utilizan por ejemplo los llamados diodos de capacidad. Los diodos de
capacidad necesitan en funcionamiento una tensión continua de 10
voltios a 30 voltios, que debe ser constante con una precisión de
unos pocos milivoltios. Para receptores alimentados por batería sólo
pueden utilizarse por lo tanto los mismos juntamente con un
convertidor de tensión continua. Un gran inconveniente de los diodos
de capacidad es la dependencia de la capacidad de la capa de
bloqueo respecto la temperatura. Por lo tanto se conecta a menudo un
diodo con el mismo coeficiente de temperatura que la resistencia que
depende de la temperatura en la entrada de la tensión de
alimentación.
Para grandes tensiones de AF tiene lugar, debido
a la línea característica curvada del diodo de capacidad, un
desplazamiento del valor medio de la tensión continua y con ello una
variación de la capacidad. Esto puede dar lugar a distorsiones.
Mediante dos diodos conectados en contraposición pueden compensarse
estas variaciones de capacidad. La dependencia de la tensión y la
dependencia de la temperatura de los diodos de capacidad repercute
sobre todo a elevadas frecuencias. Ya unas pequeñas variaciones de
capacidad dan lugar aquí a considerables variaciones de frecuencia.
La consecuencia es una recepción distorsionada del emisor
sintonizado. Por lo tanto es necesaria por ejemplo para una
sintonización de diodos una regulación automática de la frecuencia.
La magnitud de regulación es al respecto la frecuencia del
oscilador. Con la regulación automática de la frecuencia (AFC) se
mantiene así estable la sintonización mediante regulación de la
frecuencia del oscilador.
En la figura 9 se muestra un circuito AFC
conocido. Un oscilador (VCO) compensado en temperatura y controlado
por tensión emite al respecto una señal con una determinada
frecuencia a un equipo comparador de frecuencias 3. Este equipo
comparador de frecuencias 3 compara la frecuencia del oscilador
compensado en temperatura controlado por tensión (VCO)9 con
una frecuencia del sistema f_{ref}, que se obtiene por ejemplo a
partir de una información normalizada en el tiempo. El equipo
comparador de frecuencias 3 emite una señal digital de seguimiento,
que reproduce la diferencia de frecuencias calculada en el equipo
comparador de frecuencias 3 entre la frecuencia del VCO 9 y la
frecuencia del sistema f_{ref}. Esta señal digital de seguimiento
se lleva a un convertidor digital-analógico (D/A)
10, que la convierte en una señal analógica de seguimiento. Esta
señal analógica de seguimiento se lleva al VCO 9 compensado en
temperatura para la regulación de su frecuencia de oscilador, con lo
que queda cerrado el bucle de regulación.
Tal como se ve en la figura 9, está realizado
por lo tanto el bucle de regulación analógicamente. Esta realización
analógica trae sin embargo como consecuencia varios inconvenientes.
Por ejemplo, se acoplan fácilmente perturbaciones. Además, resultan
problemas en cuanto a la gama necesaria de dinámica. Esto juega
especialmente un papel importante en aparatos en los que las
tensiones de alimentación aplicadas son reducidas, como es el caso
por ejemplo de los teléfonos móviles. Como otro inconveniente hay
que indicar que el coste constructivo es muy grande en cuanto al
transformador D/A 10 para el seguimiento de la tensión analógica de
sintonización, ya que la precisión del transformador
digital-analógico 10 es decisiva para la precisión
de la regulación. Como otros inconvenientes han de mencionarse aún
que el circuito AFC, constituido tal como se muestra en la figura 1,
tiene un periodo transitorio inicial de oscilación lento y además,
debido al seguimiento analógico, puede integrarse mal en un circuito
integrado.
Además, por el documento Patent Abstracts of
Japan, vol. 15, nº 116 (P1182),
20-03-1991 (Matsushita Electric Ind
Co Ltd) y JP-A-3005966 (D1) se
conoce un circuito para la regulación automática de frecuencia (ver
el resumen y las figuras 1, 3, 6 y 7 de la correspondiente solicitud
japonesa de patente), que de manera sencilla permite un seguimiento
exacto de la frecuencia del oscilador.
En este circuito se prevé un oscilador que
oscila con una frecuencia f_{xtal}. Esta frecuencia f_{xtal} del
oscilador se lleva a un equipo directo de síntesis digital como
frecuencia de impulsos. Además, se prevé un equipo comparador de
frecuencias que calcula la diferencia entre la frecuencia de salida
f_{mut} del equipo de síntesis digital y una frecuencia de
referencia f_{ref}. El equipo comparador de frecuencias genera una
señal digital de salida, que reproduce la diferencia de frecuencias
calculada entre la frecuencia de salida f_{mut,} del equipo de
síntesis digital y la frecuencia de referencia f_{ref}. La señal
digital de salida del equipo comparador de frecuencias se lleva
entonces al equipo de síntesis digital como valor sumatorio, con lo
que se cierra el bucle de regulación. Existe así una realimentación
digital.
La presente invención tiene como tarea indicar
un circuito mejorado para la regulación automática de frecuencia,
que también se basa en el principio de la DDS recíproca, pero que
presenta un funcionamiento estable.
Esta tarea se resuelve mediante las
particularidades de la reivindicación 1. La idea central de la
invención es entonces que el equipo comparador de frecuencias
presenta una tabla en la que está memorizada la curva característica
de temperatura del oscilador, y porque puede llevarse una
información de temperatura al equipo comparador de frecuencias para
la compensación de temperatura de la señal de salida.
Entre el equipo de síntesis digital y el equipo
comparador de frecuencias puede estar conectado un filtro pasobanda
con una frecuencia de paso f_{bp}. La frecuencia de paso f_{bp}
se corresponde entonces esencialmente con el promedio en el tiempo
de la frecuencia f_{mut} de la señal de salida del equipo de
síntesis digital. Previendo el filtro pasobanda, puede mejorarse la
pureza espectral de la señal de salida del equipo de síntesis
digital.
La invención se describirá más en detalle ahora
en base a un ejemplo de ejecución y con referencia a las figuras de
los dibujos anexos. Se muestra en:
figura 1 un circuito correspondiente a la
invención para la regulación automática de frecuencia (AFC) según un
ejemplo de ejecución de la presente invención,
figura 2 otro circuito para la regulación
automática de frecuencia según el ejemplo de ejecución de la
presente invención,
figura 3 un circuito para la regulación
automática de frecuencia que no pertenece a la presente
invención,
figura 4 otro circuito para la regulación
automática de frecuencia que tampoco corresponde a la presente
invención,
figura 5 una representación básica de un equipo
de síntesis digital (DDS),
figura 6 una representación para describir el
funcionamiento de un equipo de síntesis digital,
figura 7 otra representación para describir la
conmutación de frecuencia en el funcionamiento de un equipo de
síntesis digital,
figura 8 una representación para describir la
conversión de la señal generada por el equipo de síntesis digital
(DDS) en una señal sinusoidal, y
figura 9 un circuito para la regulación
automática de frecuencia según el estado de la técnica.
Primeramente, se describirá un llamado equipo de
síntesis digital (Direct Digital Synthesis, DDS), que forma la pieza
central de la presente invención. El equipo de síntesis digital
permite una síntesis digital de señales. En la figura 5 se reproduce
una representación básica del funcionamiento de un equipo de
síntesis digital (DDS) 2 como el indicado. La función básica de un
DDS es un acumulador, que suma con una determinada frecuencia de
impulsos una señal de entrada A a la señal de salida B. La función
matemática realizada mediante un DDS puede representarse por lo
tanto como sigue:
(ecuación
1)B_{n} = A + B_{(n-1)}
Si se sobrepasa una determinada zona numérica,
la llamada zona de acumulador o zona de suma, entonces cae la señal
de salida del equipo de síntesis digital (DDS) a 0 o bien al nuevo
valor calculado B = zona numérica de módulo B de retorno (adición de
desbordamiento). Sirva el siguiente ejemplo como aclaración:
Frecuencia = 1 MHz
Valor sumatorio A = 1
Zona de acumulador (anchura de palabra, zona de
suma) = 1 millón.
Según la función de la ecuación 1 discurre por
lo tanto el valor de salida B en este caso continuamente desde 0
hasta 1 millón hacia arriba, y cae a continuación a 0 de retorno. A
continuación comienza la cuenta hacia arriba del valor de salida B
de nuevo. De ello resulta por lo tanto que se genera un diente de
sierra con una determinada frecuencia f_{out}. Esta frecuencia
puede calcularse como sigue:
\vskip1.000000\baselineskip
(ecuación
2)f_{out} =\frac{frecuencia \ de \ impulsos \ x \
valor \ sumatorio \ A}{zona \
sumatoria}
Por lo tanto, cuando la frecuencia de impulsos
es 1 MHz, el valor de adición es A = 1 y la zona de adición = 1
millón, se genera en este ejemplo un diente de sierra con una
frecuencia de repetición de 1 Hz, tal como se representa en la
figura 6. Por la ecuación 2 puede reconocerse fácilmente que la
frecuencia f_{out} generada depende directamente de la frecuencia
de impulsos del valor de adición A aplicado y de la anchura de
palabra del sumador (acumulador). Ahora debe considerarse el caso de
que el valor de adición A se modifica por ejemplo a 2 (ver figura
7). Tal como puede calcularse a partir de la ecuación 2, se modifica
en este caso la frecuencia f_{out} generada por el salto del valor
de adición de 1 a 2 de 1 Hz a 2 Hz. Tiene lugar por lo tanto una
conmutación de la frecuencia f_{out} generada. La conmutación de
la frecuencia de salida f_{out} del DDS puede realizase entonces
muy rápidamente, a saber, entre dos impulsos. Además, tiene lugar la
conmutación de la frecuencia f_{out} sin salto de fase, tal como
puede verse igualmente por la fi-
gura 7.
gura 7.
Normalmente, no se desea para la continuación
del procesamiento ninguna señal con forma de diente de sierra. Tal
como se ve en la figura 8, puede obtenerse a partir de la señal de
salida con forma de diente de sierra con la frecuencia f_{out} del
DDS 2 una señal sinusoidal, llevándose la señal de salida B con la
frecuencia f_{out} al DDS 2 como dirección de una llamada tabla
look-up 11 de búsqueda y mejora. La conversión de la
función de diente de sierra tiene lugar por lo tanto mediante una
tabla look-up 11, con lo que a partir de la
información de direcciones se genera directamente una señal
sinusoidal.
Tal como se ve en particular por la ecuación 2,
es posible, mediante variación del valor sumatorio A, una modulación
de FM de la señal generada con la frecuencia f_{out}. La máxima
frecuencia f_{out} generable de la señal de salida del DDS 2 es
teóricamente la mitad de la frecuencia de impulsos del DDS 2. En la
práctica debería no obstante encontrarse la frecuencia máxima en un
máximo del 30% de la frecuencia de impulsos del DDS 2. En el caso de
que el DDS 2 deba servir para una aplicación en el campo de la
telefonía móvil, puede fabricarse como circuito integrado (IC), por
ejemplo en una técnica CMOS.
Según la descripción básica del funcionamiento
de un equipo de síntesis digital (DDS), se describirá ahora un
ejemplo de ejecución de un circuito correspondiente a la invención
para la regulación automática de frecuencia correspondiente a la
invención. Tal como puede verse por la figura 1, se lleva la señal
de salida de un oscilador 1 no compensada en temperatura con la
frecuencia f_{xtal} como frecuencia de impulsos a un equipo de
síntesis digital (DDS) 2. El DDS 2 genera una señal de salida con la
frecuencia f_{mut}, que se lleva como frecuencia de base a un
equipo comparador de frecuencias 3. El equipo comparador de
frecuencias 3 compara la frecuencia f_{mut} de la señal de salida
del DDS 2 con una frecuencia de referencia f_{ref}, que puede
obtenerse por ejemplo en forma de un sistema de impulsos a partir de
una información normalizada en el tiempo. La frecuencia de
referencia f_{ref} puede no obstante obtenerse también mediante un
oscilador de referencia, como por ejemplo un cuarzo. El equipo
comparador de frecuencias 3 genera una señal digital de salida, que
depende de la diferencia calculada entre la frecuencia f_{mut} de
la señal de salida del DDS 2 y la frecuencia de referencia
f_{ref}. El equipo comparador de frecuencias 3 se realiza
normalmente en software. La señal digital de salida S_{d} del
equipo comparador de frecuencias 3 se lleva como valor sumatorio al
DDS 2.
En el equipo comparador de frecuencias 3 está
memorizada una tabla que reproduce la curva característica de la
dependencia de la frecuencia del oscilador 1 no compensada en
temperatura respecto a la temperatura f(T). Cuando ahora se
lleva al equipo comparador de frecuencias 3 una información de
temperatura T, puede compensar la misma la señal digital de salida
S_{d} en cuanto a temperatura, calculando a partir de la
información de temperatura T y de la curva característica memorizada
de la dependencia de temperatura del oscilador 1 no compensado en
temperatura, hasta qué punto ha de ser aumentada o disminuida la
señal digital de salida S_{d}, para compensar la dependencia de
la temperatura (drift) del oscilador 1. A partir de una señal de
impulsos, a saber, la señal de salida del oscilador 1 no compensada
en temperatura con la frecuencia f_{xtal}, que no está compensada
en temperatura ni por lo demás lleva seguimiento, se genera así con
ayuda del DDS 2 y del equipo comparador de frecuencias 3 que actúa
como unidad de control, una señal f_{mut} compensada en
temperatura y que realiza el seguimiento de un sistema de impulsos
con la frecuencia f_{ref}.
No obstante hay que tener en cuenta que la señal
de salida del DDS 2 con la frecuencia f_{mut}, que se utiliza como
frecuencia de base, es en cuanto a su pureza espectral por lo
general bastante peor que un cuarzo. Esto resulta del hecho de que
la pureza espectral viene determinada por la resolución del
convertidor D/A en el DDS 2 y este convertidor D/A no puede tener
cualquier calidad. En la figura 2 se representa cómo puede
eliminarse este inconveniente. Tal como se ve en la figura 2, puede
conectarse entre el DDS 2 y el equipo comparador de frecuencias 3 un
filtro analógico 4, que en particular mejora el espectro amplio de
la señal de salida del DDS 3 con la frecuencia f_{mut}. La mejora
del espectro próximo es naturalmente inferior. El filtro analógico
4 es un filtro pasobanda con una frecuencia de paso f_{bp} que
está elegida de manera que se corresponde esencialmente con el
promedio en el tiempo de la frecuencia f_{mut} de la señal de
salida del DDS 2.
A continuación se representa en la figura 3 un
circuito para la regulación automática de la frecuencia. Tal como se
ve en la figura 3, se lleva la señal de salida del oscilador 1 no
compensado en temperatura con la frecuencia f_{xtal} a un llamado
comparador de fases 6. El comparador de fases 6 compara la fase de
la señal de salida del oscilador 1 no compensada en temperatura con
la frecuencia f_{xtal} con la fase de la señal de salida de un DDS
2 con la frecuencia f_{out}. El comparador de fases 6 genera una
señal de salida analógica (señal de seguimiento) en función del
resultado de la comparación de la fase de la señal de salida del
oscilador 1 no compensado en temperatura o bien del DDS 2. Esta
señal de seguimiento analógica se lleva mediante un filtro pasobajo
7 a un oscilador 5 controlado por tensión. El VCO 5 puede estar
constituido por ejemplo mediante osciladores sintonizables con
diodos de capacidad, circuitos de vuelco astables y osciladores de
bloqueo. La señal de salida del oscilador 5 controlado por tensión
con la frecuencia f_{in} se lleva al equipo de síntesis digital 2
como frecuencia de impulsos. La señal de salida del oscilador 5
controlado por tensión se lleva además como impulsos de base con la
frecuencia f_{mut} a un equipo comparador de frecuencias 3. Este
equipo comparador de frecuencias 3 compara la frecuencia f_{mut}
del oscilador 5 controlado por tensión con una frecuencia de
referencia f_{ref}, que puede obtenerse por ejemplo como
frecuencia de sistema a partir de una información normalizada en el
tiempo. El equipo comparador de frecuencias 3 puede además de
disponer de dispositivos para la compensación de la temperatura,
llevándose una información a través de la temperatura T. El equipo
comparador de frecuencias 3 genera en función del resultado de la
comparación de frecuencias una señal de seguimiento digital SD. Esta
señal de seguimiento digital SD se lleva mediante el DDS 2 como
valor sumatorio.
El oscilador controlado por tensión se lleva por
lo tanto como seguimiento, a modo de un PLL (Phase Locked Loop,
bucle bloqueado en fase) a la frecuencia f_{mut} de base de tal
manera que la señal de salida del DDS 2 se compara con la frecuencia
f_{out} con la frecuencia f_{xtal} de un oscilador no compensado
en temperatura. El seguimiento de este circuito a modo de PLL se
realiza mediante ajuste del valor de control del DDS 2. Este valor
de control puede entonces realizarse en escalones muy finos (no
números enteros). Al respecto rigen las siguientes ecuaciones
Ecuación
3\frac{Fout}{Fin} = \frac{Valor \ de \ adición}{Zona
\ de \
adición}
Ecuación
4\frac{Fout}{ } = \frac{Fin \ * \ Valor \ de \
adición}{Zona \ de \
adición}
del DDS
2.
Al respecto, hay que tener en cuenta que la
frecuencia f_{xtal} del oscilador 1 no compensado en temperatura y
también la frecuencia de la señal de salida del DDS 2 es muy pequeña
en comparación con la frecuencia f_{in} del oscilador 5 controlado
por tensión, tal como resulta de la ecuación 2, debiéndose tener en
cuenta que el valor de la zona de adición es bastante mayor que el
del valor sumatorio A.
En el estado de acoplamiento rígido en cuanto a
fase y a frecuencia del circuito mostrado en la figura 3, es
f_{out} = f_{xtal} y en este estado regulado rige:
Ecuación
5\frac{Fin}{Fxtal} = \frac{Zona \ de \ adición}{Valor
\
sumatorio}
Por esta ecuación puede observarse que la
frecuencia de base f_{mut} generada puede ser afianzada con
escalones muy finos en pequeños pasos mediante modificación del
valor sumatorio en el oscilador 1 no compensado en temperatura. Así
puede realizarse la compensación por regulación de la deriva de
temperatura del oscilador 1 no compensado en temperatura y de la
posición de frecuencia mediante el control por medio de un
seguimiento continuo de este valor sumatorio como valor de control.
La supresión de señales indeseadas se realiza mediante el propio
oscilador 1, ya que éste presenta una elevada calidad, así como
mediante el filtro pasobajo 7.
En la figura 4 se representa la modificación del
circuito mostrado en la figura 3 para la regulación automática de la
frecuencia. Esta modificación es ventajosa en el caso de que deba de
generarse una frecuencia de impulsos de base f_{mut} con una
frecuencia muy elevada. Tal como puede verse por la figura 4, se
conecta para ello un divisor de frecuencia 8 entre el oscilador 5
controlado por tensión y el equipo de síntesis digital 2. Este
divisor 8 divide la frecuencia de la señal de salida del oscilador 5
controlado por tensión por un determinado valor N. Esta frecuencia
f_{in} dividida por el valor N, se lleva entonces al DDS 2 como
frecuencia de impulsos. El DDS 2 puede así correr con una frecuencia
inferior a la frecuencia de base f_{mut}, con lo que puede
reducirse el consumo de corriente y las exigencias al DDS. Esto es
especialmente ventajoso en aplicaciones como por ejemplo en aparatos
de telefonía móvil, en los que un bajo consumo de corriente tiene la
máxima prioridad.
Mediante el seguimiento digital y la utilización
del DDS 2, puede generarse así una señal muy precisa y compensada en
temperatura.
Claims (2)
1. Circuito para la regulación automática de
frecuencia, que dispone de:
- -
- un oscilador (1), que oscila con una frecuencia f_{xtal,}
- -
- un equipo de síntesis digital (2), al que se lleva la frecuencia f_{xtal} del oscilador (1) como frecuencia de impulsos y que genera una señal de salida con la frecuencia f_{mut}, y
- -
- un equipo comparador de frecuencias (3) que calcula una diferencia entre la frecuencia de salida (f_{mut}) del equipo de síntesis digital (2) y una frecuencia de referencia f_{ref} y genera una señal digital de salida (S_{d}) que reproduce la diferencia de frecuencias calculada,
llevándose la señal digital de salida (S_{d})
al equipo de síntesis digital (2) como valor sumatorio,
caracterizado porque el equipo comparador
de frecuencias (3) presenta una tabla en la que la curva
característica de temperatura del oscilador está memorizada y porque
puede llevarse al equipo comparador de frecuencias (3), para la
compensación de temperatura de la señal de salida (S_{d}), una
información de temperatura.
2. Circuito según la reivindicación 1,
caracterizado porque entre el equipo de
síntesis digital (2) y el equipo comparador de frecuencias (3) está
conectado un filtro pasobanda analógico (4) con una frecuencia de
paso f_{bp} que esencialmente se corresponde con el promedio en el
tiempo de la frecuencia f_{mut} de la señal de salida del equipo
de síntesis digital (2).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19714290 | 1997-04-07 | ||
| DE19714290 | 1997-04-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2262229T3 true ES2262229T3 (es) | 2006-11-16 |
Family
ID=7825679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES98912232T Expired - Lifetime ES2262229T3 (es) | 1997-04-07 | 1998-02-13 | Ajuste digital afc mediante dos reciprocos. |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6104252A (es) |
| EP (1) | EP0974196B1 (es) |
| JP (1) | JP2001519109A (es) |
| CN (1) | CN1214534C (es) |
| AU (1) | AU728239B2 (es) |
| DE (1) | DE59813535D1 (es) |
| ES (1) | ES2262229T3 (es) |
| ID (1) | ID22545A (es) |
| WO (1) | WO1998045950A1 (es) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2391751B (en) * | 2002-08-06 | 2006-01-04 | Nec Technologies | Improvement to clock frequency correction in mobile communication systems |
| US7336748B2 (en) * | 2003-12-23 | 2008-02-26 | Teradyne, Inc. | DDS circuit with arbitrary frequency control clock |
| US7327816B2 (en) * | 2003-12-23 | 2008-02-05 | Teradyne Inc. | High resolution synthesizer with improved signal purity |
| DE102004014148A1 (de) * | 2004-03-23 | 2005-10-13 | Rohde & Schwarz Gmbh & Co. Kg | Digitaler IQ-Modulator mit numerisch gesteuertem Frequenzoszillator |
| JP4660409B2 (ja) * | 2005-09-22 | 2011-03-30 | ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー | ダイレクト・デジタル・シンセサイザ、送信・検波用ダイレクト・デジタル・シンセサイザおよびｍｒｉ装置 |
| US9225350B1 (en) * | 2005-11-30 | 2015-12-29 | Keysight Technologies, Inc. | Low noise frequency source |
| JP4842661B2 (ja) * | 2006-02-17 | 2011-12-21 | 株式会社ダイヘン | ディジタル位相同期装置 |
| USRE49836E1 (en) * | 2006-10-18 | 2024-02-13 | Simpson Strong-Tie Company Inc. | Wide back flange hanger |
| NO333020B1 (no) * | 2006-10-19 | 2013-02-18 | Rpr Technologies As | Innretning for a fjerne belegg pa en metallstruktur, samt en fremgangsmate for det samme. |
| JP5131167B2 (ja) * | 2008-11-28 | 2013-01-30 | セイコーエプソン株式会社 | クロック発生装置およびクロック発生方法 |
| CN101431506B (zh) * | 2008-12-17 | 2012-09-05 | 炬力集成电路设计有限公司 | 一种调整副载波的频率步长值的方法和装置 |
| JP2010278630A (ja) * | 2009-05-27 | 2010-12-09 | Taitien Electronics Co Ltd | デジタル制御型の周波数発生装置 |
| US8248113B2 (en) * | 2010-08-23 | 2012-08-21 | Realtek Semiconductor Corp. | Method and apparatus for accurate clock synthesis |
| CN103401673B (zh) * | 2013-08-02 | 2017-02-08 | 华为技术有限公司 | 一种频率同步调整方法、装置及通信接收机 |
| CN105791968B (zh) * | 2014-12-18 | 2019-01-01 | 深圳Tcl数字技术有限公司 | 实现频道切换的方法及电视机 |
| US10686458B1 (en) * | 2017-08-01 | 2020-06-16 | Liming Xiu | Method and apparatus for improving frequency source frequency accuracy and frequency stability |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4454483A (en) * | 1982-03-25 | 1984-06-12 | Cubic Corporation | Temperature compensation of an oscillator by fractional cycle synthesis |
| GB2132042B (en) * | 1982-12-15 | 1986-09-24 | British Broadcasting Corp | Frequency and timing sources |
| US4849993A (en) * | 1987-12-10 | 1989-07-18 | Silicon General, Inc. | Clock holdover circuit |
| JPH035966A (ja) * | 1989-06-02 | 1991-01-11 | Matsushita Electric Ind Co Ltd | ジッタ抑圧回路 |
| US4965533A (en) * | 1989-08-31 | 1990-10-23 | Qualcomm, Inc. | Direct digital synthesizer driven phase lock loop frequency synthesizer |
| US5028887A (en) * | 1989-08-31 | 1991-07-02 | Qualcomm, Inc. | Direct digital synthesizer driven phase lock loop frequency synthesizer with hard limiter |
| US5216389A (en) * | 1992-01-31 | 1993-06-01 | Motorola, Inc. | Temperature compensation of a crystal reference using direct digital synthesis |
| ES2048681B1 (es) * | 1992-10-30 | 1995-01-01 | Alcatel Standard Electrica | Sintetizador digital de frecuencias. |
| JPH06164388A (ja) * | 1992-11-25 | 1994-06-10 | Nec Corp | 周波数シンセサイザー |
| DE4320087C1 (de) * | 1993-06-17 | 1994-08-18 | Katek Kabel Kommunikations Anl | Steuergenerator mit Phasenregelschleife |
| JP2806239B2 (ja) * | 1993-12-28 | 1998-09-30 | 三菱電機株式会社 | 周波数シンセサイザ |
-
1998
- 1998-02-13 WO PCT/DE1998/000436 patent/WO1998045950A1/de active IP Right Grant
- 1998-02-13 DE DE59813535T patent/DE59813535D1/de not_active Expired - Fee Related
- 1998-02-13 CN CNB988040077A patent/CN1214534C/zh not_active Expired - Fee Related
- 1998-02-13 ES ES98912232T patent/ES2262229T3/es not_active Expired - Lifetime
- 1998-02-13 ID IDW991155A patent/ID22545A/id unknown
- 1998-02-13 JP JP54221698A patent/JP2001519109A/ja not_active Ceased
- 1998-02-13 AU AU67173/98A patent/AU728239B2/en not_active Ceased
- 1998-02-13 EP EP98912232A patent/EP0974196B1/de not_active Expired - Lifetime
-
1999
- 1999-10-07 US US09/414,684 patent/US6104252A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6104252A (en) | 2000-08-15 |
| DE59813535D1 (de) | 2006-06-14 |
| JP2001519109A (ja) | 2001-10-16 |
| WO1998045950A1 (de) | 1998-10-15 |
| CN1214534C (zh) | 2005-08-10 |
| EP0974196A1 (de) | 2000-01-26 |
| CN1252186A (zh) | 2000-05-03 |
| AU6717398A (en) | 1998-10-30 |
| EP0974196B1 (de) | 2006-05-10 |
| ID22545A (id) | 1999-11-04 |
| AU728239B2 (en) | 2001-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2262229T3 (es) | Ajuste digital afc mediante dos reciprocos. | |
| US7724097B2 (en) | Direct digital synthesizer for reference frequency generation | |
| KR100292965B1 (ko) | 온도 보상 및 주파수 승산 기능을 갖는 주파수합성기 및 이를제공하는 방법 | |
| EP0824290B1 (en) | Controllable-frequency oscillator | |
| US5576666A (en) | Fractional-N frequency synthesizer with temperature compensation | |
| JP2650492B2 (ja) | 変調スプリアス補償を有する分数ｎシンセサイザ | |
| US6198353B1 (en) | Phase locked loop having direct digital synthesizer dividers and improved phase detector | |
| US8242850B2 (en) | Direct digital synthesizer for reference frequency generation | |
| EP1104111B1 (en) | Phase-locked loop with digitally controlled, frequency-multiplying oscilator | |
| KR100714351B1 (ko) | 발진 주파수 제어 회로 | |
| CA2050771A1 (en) | Phase-locked loop frequency tracking device including a direct digital synthesizer | |
| EP1039640B1 (en) | PLL circuit | |
| US7915935B1 (en) | Communication systems w/counter-based frequency centering for mm-wave frequency bands | |
| US20140139293A1 (en) | Integrated reference frequency generator | |
| JP4742219B2 (ja) | 電圧制御発振器プリセット回路 | |
| JP4745102B2 (ja) | 基準電流制御回路、温度補償機能付き水晶発振器制御ｉｃ、水晶発振器および携帯電話機 | |
| KR960016812B1 (ko) | 하이브리드 주파수 합성기(Hybrid Frequency Synthesizer) | |
| US7129789B2 (en) | Fast locking method and apparatus for frequency synthesis | |
| EP0196868A2 (en) | Frequency synthesizer modulation response linearization | |
| US6091281A (en) | High precision reference voltage generator | |
| KR100778907B1 (ko) | 가변 딜레이 및 이산적 딜레이를 포함하는 위상 동기 루프 | |
| ES2219361T3 (es) | Oscilador variable. | |
| US6233296B1 (en) | Circuit for generating a signal with adjustable frequency | |
| JP2003204260A (ja) | 温度補償型高周波発振器および通信機器 | |
| US9225350B1 (en) | Low noise frequency source |