EP3874589A1 - Reduction of the radio noise voltage spectrum in parallel and phase-shift clocked converters by way of dynamic adaptation of the phase shift - Google Patents

Reduction of the radio noise voltage spectrum in parallel and phase-shift clocked converters by way of dynamic adaptation of the phase shift

Info

Publication number
EP3874589A1
EP3874589A1 EP20725628.0A EP20725628A EP3874589A1 EP 3874589 A1 EP3874589 A1 EP 3874589A1 EP 20725628 A EP20725628 A EP 20725628A EP 3874589 A1 EP3874589 A1 EP 3874589A1
Authority
EP
European Patent Office
Prior art keywords
phase
cell arrangement
conduction path
frequency
conductor loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP20725628.0A
Other languages
German (de)
French (fr)
Inventor
Sebastian Schroth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebm Papst Mulfingen GmbH and Co KG
Original Assignee
Ebm Papst Mulfingen GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebm Papst Mulfingen GmbH and Co KG filed Critical Ebm Papst Mulfingen GmbH and Co KG
Publication of EP3874589A1 publication Critical patent/EP3874589A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M1/15—Arrangements for reducing ripples from dc input or output using active elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved

Definitions

  • the present invention relates to a switching cell and a method for reducing the radio interference voltage of an electronic commutation device.
  • Switching power supplies and commutation devices generate as a result of them high frequency radio interference. These propagate by means of electromagnetic fields in free space and via the mains connection cables in the form of high-frequency voltages and currents.
  • High-frequency switching devices emit radio interference radiation. This is measured as the radio interference field strength in (pV / m).
  • the intensity of the radio interference radiation depends, for example, on the steepness of the edges of the switched currents and voltages and, to a very large extent, on the structure of the circuit. For this purpose, devices and solutions have become known from the prior art which attempt to reduce the interference voltage.
  • a circuit arrangement for generating a direct voltage from a sinusoidal input voltage is known from EP 0 223 315 B1, by means of which the interference voltages are reduced at low frequencies.
  • the known circuit arrangement comprises a switched-mode power supply comprising a diode, a coil, a capacitor and a transistor, to which the essentially sinusoidal input voltage is applied via a rectifier and whose elements are arranged such that in the conductive state of the transistor, the diode is blocked and the coil current flows at least through the transistor and in the blocked state through the diode and a parallel circuit of a load and the capacitor.
  • switching pulses for the transistor are generated from the input voltage, the frequency of which changes continuously over time between a minimum frequency at the maximum value of the rectified input voltage and a maximum frequency at the minimum value.
  • a non-electrically isolating further switched-mode power supply is connected between the rectifier and the capacitor, which means a high circuit complexity.
  • Attenuators are known from DE 35 37 536 A, with which lossy damping of back oscillation pulses can be carried out on high-frequency switches.
  • Such circuits can be used in particular for reducing high-frequency interference, since they limit the rate of rise of the reverse voltage at the high-frequency switch.
  • the faster the voltage at the high-frequency switch can rise when switching to the blocked state the greater the capacitive interference currents that flow in the parasitic capacities around the high-frequency switch, for example a connection of the high-frequency switch connected to a heat sink and ground. If such disturbances are not combated from the outset, complex line filters may be necessary to suppress them.
  • the described attenuators also represent additional circuit complexity.
  • the circuit complexity becomes particularly high if the described, known measures for suppressing the low-frequency interference and the high-frequency interference have to be used together in a power supply circuit.
  • the invention has the object of providing a circuit arrangement which, with little circuit complexity, leads to a reduction in the radio interference voltage and in particular in the harmonics and harmonics of the switching frequency.
  • phase offset of the circuit is changed dynamically, in particular by operating at least two clocked power electronic switching cells in parallel by means of a targeted dynamic phase shift of the carrier signal modulated by the power electronic switching cells, thereby reducing the radio interference voltage in a targeted manner.
  • phase offset of the carrier of the modulation scheme of at least one switching cell of the switching cell arrangement is a phase offset of the carrier of the modulation scheme of at least one switching cell of the switching cell arrangement.
  • At least one switching cell of the switching cell arrangement takes place through a variation of the phase offset and through frequency jittering of the modulation scheme.
  • a switching cell arrangement with the following properties is proposed for this purpose:
  • the phase shift of the circuit is changed dynamically in such a way that the radio interference voltage spectrum (FSS) is reduced.
  • FSS radio interference voltage spectrum
  • the phase offset can be varied according to a predetermined function.
  • the circuit is designed in such a way that the phase shift takes place so quickly that it leads to a reduction in the radio interference voltage spectrum (FSS) due to a limited pulse width of a measuring receiver.
  • FSS radio interference voltage spectrum
  • the switching cell arrangement has the following for this purpose: a. with at least two parallel conduction paths with are a common input-side first terminal for supplying a an AC input voltage U and the second common Lei processing nodes, each with a first common output-side terminal for providing an output AC voltage U aU s ver connected a first conductor loop which one common line node, respectively, and b. a second conductor loop with at least two parallel Lei processing paths which a common management nodes, each with a common input-side second terminal for supplying the input AC voltage U and the second common Lei processing nodes each having a common second output-side terminal for providing the output AC voltage are U from ver inhibited c.
  • control circuit is designed to superimpose a frequency jittering to change the frequency of the phase shift achieved in addition to the phase shift f of the currents ii ... i n .
  • the first switch is arranged in an electrical conduction path between the first conduction path of the first conductor loop and the first conduction path of the second conductor loop.
  • the second switch is arranged in an electrical conduction path between the second conduction path of the first conductor loop and the second conduction path of the second conductor loop.
  • An embodiment is further advantageous in which a first diode is arranged in the first electrical conduction path of the second conductor loop and, furthermore, a second diode is arranged in the second electrical conduction path of the second conductor loop.
  • the switches are electronic switches, in particular power semiconductor Switches are.
  • Another aspect of the present invention relates (in addition to the previously explained description of the device) to a method for reducing the radio interference voltage of an electronic commutation device by means of a switch cell arrangement as described above with at least the following step.
  • a core of the invention relates to the aspect that the phase shift f is changed dynamically.
  • phase shift f This is achieved by using the control circuit of the phase shift f, a frequency jittering is superimposed to quickly change the frequency.
  • the change in phase shift used here is particularly effective when the change is in the range of 13 kHz.
  • phase position is changed from 180 ° to 90 ° or from 90 ° to 45 ° by means of phase jittering.
  • FIG. 3 shows a view of a first measurement curve (interleaved 180 °);
  • FIG. 6 shows a view of a fourth measurement curve (interleaved jittered).
  • FIG. 1 shows an exemplary switching cell arrangement 1.
  • This switching cell arrangement 1 consists of a first Letterschleife LS1 with two parallel line paths 12, 13 of which one common line node 10 is connected to a common input-side first connection U ei for feeding in an input AC voltage U a .
  • a second common line node 11 is connected to a respective first ge common output-side terminal U ai to provide an AC output voltage U a u s.
  • the input voltage is lower than the output voltage and the arrangement is used analogously to a step-up converter.
  • a second conductor loop LS2 has two parallel line paths 22, 23 of which one common line node 20 is each connected to a common second connection U e 2 on the input side for feeding in the AC input voltage U em .
  • Their second common line node 21 is, as can be seen in FIG. 1, connected to a common second connection U a2 on the output side for providing said output AC voltage U out .
  • Line paths 30, 31, each with a switch S1, S2, are provided between the two conductor loops LS1, LS2.
  • a first diode D1 is in the first electrical conduction path 22 of the second conductor loop LS2 after the branch node to the conduction path
  • the switch S1 When the switch S1 is switched on, the current i1 in the coil L1 increases. If the switch S1 is then opened again in the step-up converter mode mentioned, the current i1 flows continuously through the coil L1 and through the diode D1 and drops again in the process.
  • the switch S2 When the switch S2 is switched on, the current i2 in the coil L2 increases. If the switch S2 is subsequently opened again in the step-up converter mode mentioned, the current i2 flows steadily through the coil L2 and through the diode D2 and decreases again. If further identical commutation cells are used, the input current is divided between the individual stages.
  • first and second conductor loops can be provided which, together with the respectively adjacent conductor loop, form two line paths arranged in parallel, one of which is a common line node with the common input-side connection for feeding in an AC input voltage and its second common line node with the common output-side connection are connected and between the conductor loops a further conduction path each with a further switch is provided, so that a cascade-like parallel connection of such switching cells results.
  • the radio interference measuring receiver used for measuring the radio interference voltage according to CISPR16 it has a defined pulse bandwidth that is divided into different ranges depending on the measuring frequency and has a bandwidth of 9 kHz in the 150kHz-30MHz range.
  • the solution now consists in changing the phase position of the individual commutation cells (each consisting of a line path in the upper and lower conductor loop, the respective coil and the diode in the upper path and the switch with the connection path) to one another so quickly that the through Alternate the phase-shifted clocking harmonics.
  • the phase position is changed so quickly that this change is over half the pulse bandwidth of the measuring receiver, which reduces the measured interference.
  • the quotient of the clock frequency and phase position change preferably corresponds to frequency is an integer multiple, which has a positive effect on the control behavior.
  • a phase position is changed from 180 ° to 90 ° (or, as shown in the measurements, from 90 ° to 45 °) and back again.
  • the resulting harmonics which are influenced by the respective interleaving, are thus reduced and the filter required to meet the EMC standards can be reduced.
  • FIGS. 3 to 6 show an example of the spectrum of a normalized mean-value-free current that is output via a signal generator to the input of the measuring receiver.
  • the second harmonic is missing, since only the 130 kHz and multiples thereof are masked out.
  • the third harmonic is missing at 260 kHz.
  • the fourth harmonic is missing.
  • the advantage of the dynamic phase position change is clearly shown by the lowest amplitudes in FIG. 6 in which a mode “Interleaved jittered from 45 ° to 90 ° with 13 kHz phase position change frequency” is shown.
  • the method can also be operated in combination with a frequency variation in order to achieve a further smoothing of the spectrum.
  • the method described can also be used for motor commutation when operating two or more inverters in parallel, for example.
  • the change in the phase position can be controlled by means of a mathematical func on, so several phase positions with different transitions (jump, constant change, etc.) as well as one continuously changing phase can be used.
  • the respective time spans in the respective phase positions can also be selected to be of different lengths.
  • the method according to the invention has effects not only on the input current, but also on the disturbances caused jointly by the switching cells.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

The invention relates to a switchgear cell arrangement (1) and a method for reducing radio noise voltage of an electronic commutation device.

Description

REDUKTION DES FUNKSTÖRSPANNUNGSSPEKTRUMS BEI PARALLELEN UND PHASENVERSETZT GETAKTETEN WANDLERN MITTELS DYNAMISCHER ADAPTION DES PHASENVERSATZTES REDUCTION OF THE RADIO INTERFERENCE VOLTAGE SPECTRUM FOR PARALLEL AND PHASE-SHIFTED CONVERTERS USING DYNAMIC ADAPTION OF THE PHASE OFFSET
Beschreibung: Description:
Die vorliegende Erfindung betrifft eine Schaltzelle und ein Verfahren zur Reduktion der Funkstörspannung einer elektronischen Kommutierungseinrichtung. Schaltnetzteile und Kommutierungseinrichtungen erzeugen infolge ihrer hochfrequenten Taktung Funkstörungen. Diese breiten sich mittels elektromagnetischer Felder im freien Raum, und leitungsgebunden über die Netzanschlussleitungen in Form von hochfrequenten Spannungen und Strömen aus. Hochfrequenzschaltgeräte senden eine Funkstörstrahlung aus. Diese wird als Funkstörfeldstärke in (pV/m) gemessen. Die Intensität der Funkstörstrahlung hängt zum Beispiel von der Flankensteilheit der geschalteten Ströme und Spannungen ab und ganz wesentlich vom Aufbau der Schaltung. Aus dem Stand der Technik sind hierzu Vorrichtungen und Lösungen bekannt geworden, welche die Störspannung zu verringern versuchen. The present invention relates to a switching cell and a method for reducing the radio interference voltage of an electronic commutation device. Switching power supplies and commutation devices generate as a result of them high frequency radio interference. These propagate by means of electromagnetic fields in free space and via the mains connection cables in the form of high-frequency voltages and currents. High-frequency switching devices emit radio interference radiation. This is measured as the radio interference field strength in (pV / m). The intensity of the radio interference radiation depends, for example, on the steepness of the edges of the switched currents and voltages and, to a very large extent, on the structure of the circuit. For this purpose, devices and solutions have become known from the prior art which attempt to reduce the interference voltage.
Im Bereich der Schaltnetzteile ist es zum Beispiel bekannt, zur Reduzierung der Verzerrungen des dem Netz entnommenen Stromes, d. h. In the field of switched-mode power supplies, it is known, for example, to reduce the distortion of the current drawn from the network, i. H.
zur Reduzierung der Harmonischen der Netzfrequenz in dem dem Netz ent nommenen Strom, das Schaltnetzteil unmittelbar an den vom Netz gespeis ten Brückengleichrichter ohne einen dazwischen geschalteten Siebkondensator anzuschließen. Durch entsprechende Steuerung der Ein- bzw. Ausschaltzeiten des hochfrequent getakteten Schalters im Schaltnetzteil kann ein wenigstens weitgehend oberwellenfreier, mit der Netzfrequenz sinusförmiger Strom aus dem Netz entnommen werden. Diese Schaltung hat jedoch den Nachteil, dass die von ihr aufgenommene Leistung außer einem kon stanten Anteil auch einen mit der doppelten Netzfrequenz schwankenden Anteil enthält, was unerwünscht ist. To reduce the harmonics of the network frequency in the current drawn from the network, connect the switched-mode power supply directly to the bridge rectifier supplied by the network without an interposed filter capacitor. By appropriately controlling the switch-on and switch-off times of the high-frequency clocked switch in the switched-mode power supply, an at least largely harmonic-free current that is sinusoidal with the network frequency can be drawn from the network. However, this circuit has the disadvantage that the power consumed by it contains, in addition to a constant component, a component that fluctuates at twice the line frequency, which is undesirable.
Aus der EP 0 223 315 B1 ist eine Schaltungsanordnung zur Erzeugung einer Gleichspannung aus einer sinusförmigen Eingangsspannung bekannt, durch die die Störspannungen bei niedrigen Frequenzen verringert werden. Die bekannte Schaltungsanordnung umfasst dazu ein eine Diode, eine Spule, einen Kondensator und einen Transistor umfassendes Schaltnetzteil, das über einen Gleichrichter mit der im wesentlichen sinusförmigen Eingangsspannung beaufschlagt wird und dessen Elemente so angeordnet sind, dass im leitenden Zustand des Transistors die Diode gesperrt ist und der Spulen strom zumindest über den Transistor fließt und im gesperrten Zustand über die Diode und eine Parallelschaltung aus einer Last und dem Kondensator.A circuit arrangement for generating a direct voltage from a sinusoidal input voltage is known from EP 0 223 315 B1, by means of which the interference voltages are reduced at low frequencies. For this purpose, the known circuit arrangement comprises a switched-mode power supply comprising a diode, a coil, a capacitor and a transistor, to which the essentially sinusoidal input voltage is applied via a rectifier and whose elements are arranged such that in the conductive state of the transistor, the diode is blocked and the coil current flows at least through the transistor and in the blocked state through the diode and a parallel circuit of a load and the capacitor.
In einem Impulsgenerator werden aus der Eingangsspannung Schaltimpulse für den Transistor erzeugt, deren Frequenz sich zeitlich stetig zwischen einer minimalen Frequenz beim Maximalwert der gleichgerichteten Eingangsspan nung und einer maximalen Frequenz beim Minimalwert ändert. Bei dieser Schaltungsanordnung ist somit ein nicht galvanisch trennendes weiteres Schaltnetzteil zwischen den Gleichrichter und den Kondensator geschaltet, was einen hohen Schaltungsaufwand bedeutet. In a pulse generator, switching pulses for the transistor are generated from the input voltage, the frequency of which changes continuously over time between a minimum frequency at the maximum value of the rectified input voltage and a maximum frequency at the minimum value. In this circuit arrangement, a non-electrically isolating further switched-mode power supply is connected between the rectifier and the capacitor, which means a high circuit complexity.
Aus der DE 35 37 536 A sind Dämpfungsglieder bekannt, mit denen eine verlustbehaftete Dämpfung von Rückschwingimpulsen an Hochfrequenzschaltern vorgenommen werden kann. Derartige Schaltungen sind insbesondere für die Reduzierung von Hochfrequenzstörungen einsetzbar, da sie die Anstiegsgeschwindigkeit der Sperrspannung am Hochfrequenzschalter begrenzen. Je schneller nämlich die Spannung am Hochfrequenzschalter beim Umschalten in den gesperrten Zustand ansteigen kann, desto größer werden die kapazitiven Störströme, die in den stets vorhandenen parasitären Kapazi täten im Umfeld des Hochfrequenzschalters fließen, beispielsweise einem mit einem Kühlkörper verbundenen Anschluss des Hochfequenzschalters und Masse. Werden solche Störungen nicht von vornherein bekämpft, sind zu ihrer Unterdrückung gegebenenfalls aufwendige Netzfilter notwendig.Attenuators are known from DE 35 37 536 A, with which lossy damping of back oscillation pulses can be carried out on high-frequency switches. Such circuits can be used in particular for reducing high-frequency interference, since they limit the rate of rise of the reverse voltage at the high-frequency switch. The faster the voltage at the high-frequency switch can rise when switching to the blocked state, the greater the capacitive interference currents that flow in the parasitic capacities around the high-frequency switch, for example a connection of the high-frequency switch connected to a heat sink and ground. If such disturbances are not combated from the outset, complex line filters may be necessary to suppress them.
Auch die beschriebenen Dämpfungsglieder stellen jedoch einen zusätzlichen Schaltungsaufwand dar. Besonders hoch wird der Schaltungsaufwand, wenn die beschriebenen, bekannten Maßnahmen zur Unterdrückung der niederfrequenten Störungen und der hochfrequenten Störungen gemeinsam in eine Stromversorgungsschaltung eingesetzt werden müssen. Die Erfindung hat die Aufgabe, eine Schaltungsanordnung vorzusehen, die mit geringem Schaltungsaufwand zu einer Reduktion der Funkstörspannung und insbesondere der Harmonischen und Oberwellen der Schaltfrequenz führt. However, the described attenuators also represent additional circuit complexity. The circuit complexity becomes particularly high if the described, known measures for suppressing the low-frequency interference and the high-frequency interference have to be used together in a power supply circuit. The invention has the object of providing a circuit arrangement which, with little circuit complexity, leads to a reduction in the radio interference voltage and in particular in the harmonics and harmonics of the switching frequency.
Ein Grundgedanke der Erfindung besteht darin, dass der Phasenversatz der Schaltung dynamisch verändert wird, insbesondere dadurch, dass wenigs tens zwei getaktete leistungselektronische Schaltzellen im Parallelbetrieb durch eine gezielte dynamische Phasenverschiebung des die leistungselektronischen Schaltzellen modulierten Trägersignals betrieben werden und dadurch eine gezielte Reduzierung der Funkstörspannung erfolgt. A basic idea of the invention is that the phase offset of the circuit is changed dynamically, in particular by operating at least two clocked power electronic switching cells in parallel by means of a targeted dynamic phase shift of the carrier signal modulated by the power electronic switching cells, thereby reducing the radio interference voltage in a targeted manner.
Durch die Verwendung des Interleavings (also das zeitversetzte Ansteuern von mindestens zwei Kommutierungszellen) reduzieren sich je nach Phasenverschiebung der Ansteuersignale einzelne harmonische im Spektrum, was durch die erfindungsgemäße dynamische Phasenverschiebung eine dynami sche Beeinflussung der Harmonischen bedeutet, die dann aufgrund der be grenzten Impulsbandbreite des Messempfängers zur Folge hat, dass ein niedrigerer Pegel an dessen Detektorstufe gemessen wird. Through the use of interleaving (i.e. the time-shifted control of at least two commutation cells), individual harmonics in the spectrum are reduced depending on the phase shift of the control signals, which, due to the dynamic phase shift according to the invention, means a dynamic influence on the harmonics, which is then due to the limited pulse bandwidth of the measuring receiver has the consequence that a lower level is measured at its detector stage.
Insbesondere erfolgt hierzu ein Phasenversatz des Trägers des Modulationsschemas von wenigstens einer Schaltzelle der Schaltzellenanordnung.In particular, there is a phase offset of the carrier of the modulation scheme of at least one switching cell of the switching cell arrangement.
In einer anderen Ausgestaltung ist vorgesehen, dass durch eine Variation des Phasenversatzes und durch ein Frequenzjittering des Modulationssche mata wenigstens einer Schaltzelle der Schaltzellenanordnung erfolgt. In another embodiment it is provided that at least one switching cell of the switching cell arrangement takes place through a variation of the phase offset and through frequency jittering of the modulation scheme.
Erfindungsgemäß wird hierzu eine Schaltzellenanordnung mit den folgenden Eigenschaften vorgeschlagen: Der Phasenversatz der Schaltung wird dynamisch so verändert, dass sich das Funkstörspannungsspektrum (FSS) reduziert. According to the invention, a switching cell arrangement with the following properties is proposed for this purpose: The phase shift of the circuit is changed dynamically in such a way that the radio interference voltage spectrum (FSS) is reduced.
Der Phasenversatz kann dabei nach einer vorbestimmten Funktion variiert werden. The phase offset can be varied according to a predetermined function.
Die Schaltung ist dabei so ausgelegt, dass der Phasenversatz so schnell erfolgt, dass dies zu einer Reduktion des Funkstörspannungsspektrums (FSS) aufgrund einer begrenzten Impulsbreite eines Messempfängers führt. The circuit is designed in such a way that the phase shift takes place so quickly that it leads to a reduction in the radio interference voltage spectrum (FSS) due to a limited pulse width of a measuring receiver.
Erfindungsgemäß weist die Schaltzellenanordnung hierzu folgendes auf: a. eine erste Leiterschleife mit mindestens zwei parallel angeordneten Leitungspfaden deren einer gemeinsamer Leitungsknoten mit jeweils einem gemeinsamen eingangsseitigen ersten Anschluss zur Einspeisung einer Eingangswechselspannung Uein und deren zweiter gemeinsamer Lei tungsknoten mit jeweils einem ersten gemeinsamen ausgangsseitigen Anschluss zur Bereitstellung einer Ausgangswechselspannung UaUs ver bunden sind und b. eine zweite Leiterschleife mit mindestens zwei parallel angeordneten Lei tungspfaden deren einer gemeinsamer Leitungsknoten mit jeweils einem gemeinsamen eingangsseitigen zweiten Anschluss zur Einspeisung der Eingangswechselspannung Uein und deren zweiter gemeinsamer Lei tungsknoten mit jeweils einem gemeinsamen zweiten ausgangsseitigen Anschluss zur Bereitstellung der Ausgangswechselspannung Uaus ver bunden sind, c. zwischen den beiden Leiterschleifen sind Leitungspfade mit jeweils mindestens einem Schalter vorgesehen, d. eine Steuerschaltung, die ausgebildet ist, die Schalter derart zweitversetzt hintereinander zu öffnen und zu schließen, dass die Phasen der Ströme durch die Leitungspfade so zueinander versetzt sind, dass eine oder mehrere der in den Strömen h bis in enthaltenen Stromspitzen, Oberwellen oder Harmonischen im Gesamtstrom iges = ii + + ...+ in durch Überlagerung der Teilströme reduziert oder eliminiert sind. According to the invention, the switching cell arrangement has the following for this purpose: a. with at least two parallel conduction paths with are a common input-side first terminal for supplying a an AC input voltage U and the second common Lei processing nodes, each with a first common output-side terminal for providing an output AC voltage U aU s ver connected a first conductor loop which one common line node, respectively, and b. a second conductor loop with at least two parallel Lei processing paths which a common management nodes, each with a common input-side second terminal for supplying the input AC voltage U and the second common Lei processing nodes each having a common second output-side terminal for providing the output AC voltage are U from ver inhibited c. Line paths with at least one switch each are provided between the two conductor loops, d. a control circuit which is designed to open and close the switches in such a second offset in succession that the phases of the currents through the conduction paths are offset from one another in such a way that one or more of the current peaks, harmonics or harmonics contained in the currents h to i n im Total current i tot = ii + + ... + i n are reduced or eliminated by superimposing the partial currents.
In einer besonders vorteilhaften Ausführungsform der Erfindung ist vorgese hen, dass die Steuerschaltung, ausgebildet ist, neben der Phasenverschiebung f der Ströme i-i ...in auch ein Frequenzjittering zur Veränderung der Frequenz der erzielten Phasenverschiebung zu überlagern. In a particularly advantageous embodiment of the invention it is provided that the control circuit is designed to superimpose a frequency jittering to change the frequency of the phase shift achieved in addition to the phase shift f of the currents ii ... i n .
Besonders vorteilhaft ist es auch, wenn der erste Schalter hierzu in einem elektrischen Leitungspfad zwischen dem ersten Leitungspfad der ersten Leiterschleife und dem ersten Leitungspfad der zweiten Leiterschleife angeord net ist. It is also particularly advantageous if for this purpose the first switch is arranged in an electrical conduction path between the first conduction path of the first conductor loop and the first conduction path of the second conductor loop.
Vorteilhaft ist es, wenn der zweite Schalter hierzu in einem elektrischen Lei tungspfad zwischen dem zweiten Leitungspfad der ersten Leiterschleife und dem zweiten Leitungspfad der zweiten Leiterschleife angeordnet ist. It is advantageous if for this purpose the second switch is arranged in an electrical conduction path between the second conduction path of the first conductor loop and the second conduction path of the second conductor loop.
Weiter vorteilhaft ist eine Ausgestaltung bei der eine erste Diode in dem ersten elektrischen Leitungspfad der zweiten Leiterschleife angeordnet ist und ferner eine zweite Diode in dem zweiten elektrischen Leitungspfad der zweiten Leiterschleife angeordnet ist. An embodiment is further advantageous in which a first diode is arranged in the first electrical conduction path of the second conductor loop and, furthermore, a second diode is arranged in the second electrical conduction path of the second conductor loop.
In einer weiteren vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, dass die Schalter elektronische Schalter, insbesondere Leistungshalbleiter- Schalter sind. In a further advantageous embodiment of the invention it is provided that the switches are electronic switches, in particular power semiconductor Switches are.
Ein weiterer Aspekt der vorliegenden Erfindung betrifft (neben der zuvor erläuterten Beschreibung zur Vorrichtung) ein Verfahren zur Reduktion der Funkstörspannung einer elektronischen Kommutierungseinrichtung mittels einer wie zuvor beschriebenen Schaltzellenanordnung mit wenigstens dem folgenden Schritt. Die Steuerschaltung schaltet die beiden Schalter derart zeitversetzt (im schnellen Wechsel) hintereinander, dass die Phase des Stroms i1 durch den einen Leitungspfad und die Phase des Stroms \2 durch den zweiten Leitungspfad so zueinander phasenversetzt sind, dass eine oder mehrere der in den Strömen ii bzw. i2 enthaltenen Stromspitzen oder Har monischen im Gesamtstrom iges = ii + i2 durch Überlagerung der Teilströme reduziert oder eliminiert sind. Another aspect of the present invention relates (in addition to the previously explained description of the device) to a method for reducing the radio interference voltage of an electronic commutation device by means of a switch cell arrangement as described above with at least the following step. The control circuit switches the two switches one behind the other with a time delay (alternating rapidly) that the phase of the current i1 through the one conduction path and the phase of the current \ 2 through the second conduction path are so out of phase with one another that one or more of the currents ii or i 2 contained current peaks or harmonics in the total current i tot = ii + i 2 are reduced or eliminated by superimposing the partial currents.
Ein Kern der Erfindung betrifft den Aspekt, dass die Phasenverschiebung f dynamisch verändert wird. A core of the invention relates to the aspect that the phase shift f is changed dynamically.
Dies wird erreicht indem mittels der Steuerschaltung der Phasenverschie bung f ein Frequenzjittering zur schnellen Veränderung der Frequenz über lagert wird. Die dabei verwendete Änderung der Phasenverschiebung wird dabei besonders wirksam, wenn die Änderung im Bereich von 13kHz liegt. This is achieved by using the control circuit of the phase shift f, a frequency jittering is superimposed to quickly change the frequency. The change in phase shift used here is particularly effective when the change is in the range of 13 kHz.
In einer weiteren vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, dass mittels Phasenjittering die Phasenlage von 180° auf 90° oder von 90° auf 45° geändert wird. In a further advantageous embodiment of the invention it is provided that the phase position is changed from 180 ° to 90 ° or from 90 ° to 45 ° by means of phase jittering.
Andere vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprü chen gekennzeichnet bzw. werden nachstehend zusammen mit der Beschreibung der bevorzugten Ausführung der Erfindung anhand der Figuren näher dargestellt. Es zeigen: Other advantageous developments of the invention are characterized in the subclaims or are shown in more detail below together with the description of the preferred embodiment of the invention with reference to the figures. Show it:
Fig. 1 eine beispielhafte Schaltzellenanordnung; 1 shows an exemplary switch cell arrangement;
Fig. 2 eine schematische Darstellung des Summenstroms iges; 2 shows a schematic representation of the total current i tot ;
Fig. 3 eine Ansicht einer ersten Messkurve (Interleaved 180°); 3 shows a view of a first measurement curve (interleaved 180 °);
Fig. 4 eine Ansicht einer zweiten Messkurve (Interleaved 90°); 4 shows a view of a second measurement curve (interleaved 90 °);
Fig. 5 eine Ansicht einer dritten Messkurve (Interleaved 45°); 5 shows a view of a third measurement curve (interleaved 45 °);
Fig. 6 eine Ansicht einer vierten Messkurve (Interleaved gejittert). 6 shows a view of a fourth measurement curve (interleaved jittered).
Im Folgenden wird die Erfindung mit Bezug auf die Figuren 1 bis 6 näher erläutert, wobei gleiche Bezugszeichen auf gleiche strukturelle und/oder funkti onale Merkmale hinweisen. The invention is explained in more detail below with reference to FIGS. 1 to 6, with the same reference symbols indicating the same structural and / or functional features.
Die Figur 1 zeigt eine beispielhafte Schaltzellenanordnung 1. Diese Schaltzellenanordnung 1 besteht aus eine erste Letterschleife LS1 mit zweit parallel angeordneten Leitungspfaden 12, 13 deren einer gemeinsamer Leitungsknoten 10 mit jeweils einem gemeinsamen eingangsseitigen ersten Anschluss Uei zur Einspeisung einer Eingangswechselspannung Uein verbunden ist.FIG. 1 shows an exemplary switching cell arrangement 1. This switching cell arrangement 1 consists of a first Letterschleife LS1 with two parallel line paths 12, 13 of which one common line node 10 is connected to a common input-side first connection U ei for feeding in an input AC voltage U a .
Ein zweiter gemeinsamer Leitungsknoten 11 ist mit jeweils einem ersten ge meinsamen ausgangsseitigen Anschluss Uai zur Bereitstellung einer Ausgangswechselspannung Uaus verbunden. A second common line node 11 is connected to a respective first ge common output-side terminal U ai to provide an AC output voltage U a u s.
Im vorliegenden Ausführungsbeispiel ist die Eingangsspannung kleiner als die Ausgangsspannung und wird die Anordnung analog einem Hochsetzstel ler verwendet. Eine zweite Leiterschleife LS2 besitzt zwei parallel angeordnete Leitungspfade 22, 23 deren einer gemeinsamer Leitungsknoten 20 mit jeweils einem gemeinsamen eingangsseitigen zweiten Anschluss Ue2 zur Einspeisung der Eingangswechselspannung Uem verbunden ist. In the present exemplary embodiment, the input voltage is lower than the output voltage and the arrangement is used analogously to a step-up converter. A second conductor loop LS2 has two parallel line paths 22, 23 of which one common line node 20 is each connected to a common second connection U e 2 on the input side for feeding in the AC input voltage U em .
Deren zweiter gemeinsamer Leitungsknoten 21 , ist wie in der Figur 1 ersicht lich, mit jeweils einem gemeinsamen zweiten ausgangsseitigen Anschluss Ua2 zur Bereitstellung der besagten Ausgangswechselspannung UaUs verbunden. Their second common line node 21 is, as can be seen in FIG. 1, connected to a common second connection U a2 on the output side for providing said output AC voltage U out .
Zwischen den beiden Leiterschleifen LS1 , LS2 sind Leitungspfade 30, 31 mit jeweils einem Schalter S1 , S2 vorgesehen. Line paths 30, 31, each with a switch S1, S2, are provided between the two conductor loops LS1, LS2.
Ferner ist eine erste Diode D1 in dem ersten elektrischen Leitungspfad 22 der zweiten Leiterschleife LS2 nach dem Abzweigknoten zum LeitungspfadFurthermore, a first diode D1 is in the first electrical conduction path 22 of the second conductor loop LS2 after the branch node to the conduction path
30 angeordnet und gleichermaßen eine zweite Diode D2 in dem zweiten elektrischen Leitungspfad 23 der zweiten Leiterschleife LS2 nach dem Abzweigknoten 25 zum Leitungspfad 31 angeordnet. In dem ersten Leitungs pfad 22 der zweiten Leiterschleife LS2 ist ferner vor dem Abzweigknoten zum Leitungspfad 30 eine Spule L1 und in dem zweiten Leitungspfad 22 der zwei ten Leiterschleife LS2 ist ferner vor dem Abzweigknoten zum Leitungspfad30 and likewise a second diode D2 in the second electrical conduction path 23 of the second conductor loop LS2 after the branching node 25 to the conduction path 31. In the first line path 22 of the second conductor loop LS2 there is also a coil L1 upstream of the branch node to the line path 30 and in the second line path 22 of the second conductor loop LS2 is also upstream of the branch node to the line path
31 eine Spule L2 angeordnet. 31 a coil L2 is arranged.
Durch das Einschalten des Schalters S1 steigt der Strom i1 in der Spule L1 an. Wird im genannten Hochsetzsteller-Betrieb anschließend der Schalter S1 wieder geöffnet, so fließt der Strom i1 stetig durch die Spule L1 und durch die Diode D1 und sinkt dabei wieder ab. Durch das Einschalten des Schalters S2 steigt der Strom i2 in der Spule L2 an. Wird im genannten Hochsetzsteller- Betrieb anschließend der Schalter S2 wieder geöffnet, so fließt der Strom i2 stetig durch die Spule L2 und durch die Diode D2 und sinkt dabei wieder ab. Werden nun weitere identische Kommutierungszellen verwendet, so teilt sich der Eingangsstrom zwischen den einzelnen Stufen auf. When the switch S1 is switched on, the current i1 in the coil L1 increases. If the switch S1 is then opened again in the step-up converter mode mentioned, the current i1 flows continuously through the coil L1 and through the diode D1 and drops again in the process. When the switch S2 is switched on, the current i2 in the coil L2 increases. If the switch S2 is subsequently opened again in the step-up converter mode mentioned, the current i2 flows steadily through the coil L2 and through the diode D2 and decreases again. If further identical commutation cells are used, the input current is divided between the individual stages.
Verschiebt man die Steuersignale der Schalter S1 und S2 um die Phasenla ge f zueinander, so heben sich die hochfrequenten Stromrippel, wie in Abbildung 2 gezeigt, teilweise gegenseitig auf. If the control signals of switches S1 and S2 are shifted by the phase position f to one another, the high-frequency current ripples, as shown in Figure 2, partially cancel each other out.
Diese Maßnahmen zeigen folgende Auswirkung auf die EMV. Für das Spektrum der Funkstörspannung sind dabei insbesondere Frequenzen ab 150 kFIz von besonderem Interesse. Bei einer Taktfrequenz fpwM von 130 kHz sind dies somit alle Frequenzen ab der zweiten Harmonischen. These measures have the following effect on the EMC. For the radio interference voltage spectrum, frequencies above 150 kFIz are of particular interest. With a clock frequency fpw M of 130 kHz, these are therefore all frequencies from the second harmonic.
Zerlegt man den Summenstrom iges in seine spektralen Komponenten, so zeigt sich, dass je nach Phasenlage bestimmte Harmonische und ihre Vielfachen sich im Spektrum gegenseitig aufheben. Bei 180° Phasenverschiebung sind dies die 1 , 3, 5, ... Harmonischen. Bei 90° Phasenverschiebung heben sich die 2, 5, 7, ... Harmonischen auf. Mit jeder zusätzlichen Kommutierungszelle kann je nach Phasenversatz eine weitere Harmonische und ihre Vielfache ausgeblendet werden. If the total current i ges is broken down into its spectral components, it becomes apparent that, depending on the phase position, certain harmonics and their multiples cancel each other out in the spectrum. With a phase shift of 180 ° these are the 1, 3, 5, ... harmonics. At 90 ° phase shift, the 2, 5, 7, ... harmonics cancel each other out. With each additional commutation cell, depending on the phase offset, an additional harmonic and its multiple can be masked out.
Hierzu können jeweils weitere erste und zweite Leiterschleifen vorgesehen sein, die gemeinsam mit der jeweils benachbarten Leiterschleife zwei parallel angeordneten Leitungspfade ausbilden, deren einer gemeinsamer Leitungsknoten mit jeweils dem gemeinsamen eingangsseitigen Anschluss zur Ein speisung einer Eingangswechselspannung und deren zweiter gemeinsamer Leitungsknoten mit jeweils dem gemeinsamen ausgangsseitigen Anschluss verbunden sind und zwischen den Leiterschleifen jeweils ein weiterer Leitungspfad mit jeweils einem weiteren Schalter vorgesehen sind, so dass sich eine kaskadenartige Parallelschaltung solcher Schaltzellen ergibt. Zum Schalten der Schalter S1 , S2 ist eine Steuerschaltung vorgesehen, die ausgebildet ist, die beiden Schalter S1 , S2 derart zeitversetzt hintereinander zu öffnen und zu schließen, dass die Phase des Stroms i1 durch den einen Leitungspfad 22 und den Strom i2 durch den zweiten Leitungspfad 23 so zueinander versetzt sind, dass eine oder mehrere der in den Strömen i1 bzw i2 enthaltenen Stromspitzen, Oberwellen oder Harmonischen im Gesamtstrom iges = i1 + i1 durch Überlagerung der Teilströme reduziert oder eliminiert sind. For this purpose, further first and second conductor loops can be provided which, together with the respectively adjacent conductor loop, form two line paths arranged in parallel, one of which is a common line node with the common input-side connection for feeding in an AC input voltage and its second common line node with the common output-side connection are connected and between the conductor loops a further conduction path each with a further switch is provided, so that a cascade-like parallel connection of such switching cells results. To switch the switches S1, S2, a control circuit is provided which is designed to open and close the two switches S1, S2 one after the other with a time delay such that the phase of the current i1 through one line path 22 and the current i2 through the second line path 23 are offset from one another in such a way that one or more of the current peaks, harmonics or harmonics contained in the currents i1 or i2 are reduced or eliminated in the total current iges = i1 + i1 by superimposing the partial currents.
Jedoch ist eine komplette Ausblendung einer einzelnen Harmonischen nicht sinnvoll, da dann die jeweils höher, bzw. niederfrequenten harmonischen für die Einhaltung des Grenzwerts entscheidend sein würde. However, it does not make sense to completely hide a single harmonic, since then the higher or lower frequency harmonic would be decisive for compliance with the limit value.
Betrachtet man den für die Messung der Funkstörspannung nach CISPR16 verwendete Funkstörmessempfänger, so weist dieser eine definierte Impulsbandbreite auf, die sich je nach Messfrequenz in verschiedene Bereiche aufteilt und im Bereich 150kHz-30MHz eine Bandbreite von 9KHz aufweist. If you look at the radio interference measuring receiver used for measuring the radio interference voltage according to CISPR16, it has a defined pulse bandwidth that is divided into different ranges depending on the measuring frequency and has a bandwidth of 9 kHz in the 150kHz-30MHz range.
Werden von der Schaltung Impulse erzeugt, deren Frequenz größer 9kHz ist, so werden diese aufgrund der mangelnden Impulsbandbreite vom Empfän ger nur teilweise wahrgenommen. If the circuit generates pulses with a frequency greater than 9 kHz, these are only partially perceived by the receiver due to the lack of pulse bandwidth.
Die Lösung besteht nun darin, die Phasenlage der einzelnen Kommutierungszellen (bestehend aus jeweils einem Leitungspfad in der oberen und unteren Leiterschleife, der jeweiligen Spule und der Diode im oberen Pfad und dem Schalter mit dem Verbindungspfad) zueinander so schnell zu ver ändern, dass die durch das phasenversetzte Takten auftretenden Harmonischen stets abwechseln. Dabei wird die Phasenlage so schnell verändert, dass diese Änderung über der halben Impulsbandbreite des Messempfän gers liegt, wodurch sich die gemessene Störung verringert. Vorzugsweise entspricht der Quotient aus der Taktfrequenz und Phasenlagenänderungs- frequenz einem ganzzahligen Vielfachen, was sich positiv auf das Regelverhalten auswirkt. The solution now consists in changing the phase position of the individual commutation cells (each consisting of a line path in the upper and lower conductor loop, the respective coil and the diode in the upper path and the switch with the connection path) to one another so quickly that the through Alternate the phase-shifted clocking harmonics. The phase position is changed so quickly that this change is over half the pulse bandwidth of the measuring receiver, which reduces the measured interference. The quotient of the clock frequency and phase position change preferably corresponds to frequency is an integer multiple, which has a positive effect on the control behavior.
Beispielsweise wird bei einer Taktfrequenz von 130 kHz mit einer Phasenla- genänderungsfrequenz von 13 kHz eine Phasenlage von 180° auf 90° (oder wie in den Messungen gezeigt von 90° auf 45°) und wieder zurück verändert. Die dadurch auftretenden Harmonischen die durch das jeweilige Interleaving beeinflusst werden, reduzieren sich somit und das für das Erfüllen der EMV- Normen notwendige Filter kann reduziert werden. For example, at a clock frequency of 130 kHz with a phase change frequency of 13 kHz, a phase position is changed from 180 ° to 90 ° (or, as shown in the measurements, from 90 ° to 45 °) and back again. The resulting harmonics, which are influenced by the respective interleaving, are thus reduced and the filter required to meet the EMC standards can be reduced.
Mit dem erfindungsgemäßen Konzept kann nun gleichzeitig auf mehrere Harmonische sowie deren Amplitudenverteilung Einfluss genommen werden. Die folgenden Abbildungen in den Figuren 3 bis 6 zeigen beispielhaft das Spektrum eines normierten mittelwertfreien Stromes, der über einen Signal- generator auf den Eingang des Messempfängers ausgegeben wird. Bei der Figur 3 mit Interleaved Wert 180° fehlt die zweite Harmonische, da nur die 130 kHz und Vielfache davon ausgeblendet werden. Bei der Figur 4 mit Interleaved Wert 90° fehlt die dritte Harmonische bei 260 kHz. Bei der Figur 5 mit Interleaved Wert 45° fehlt die vierte Harmonische. Der Vorteil der dyna- mischen Phasenlagenänderung zeigt sich deutlich durch die geringsten Amplituden in der Figur 6 bei der ein Modus„Interleaved gejittert von 45° auf 90° mit 13 kHz Phasenlagenveränderungsfrequenz“ dargestellt ist. With the concept according to the invention it is now possible to influence several harmonics and their amplitude distribution at the same time. The following figures in FIGS. 3 to 6 show an example of the spectrum of a normalized mean-value-free current that is output via a signal generator to the input of the measuring receiver. In FIG. 3 with an interleaved value of 180 °, the second harmonic is missing, since only the 130 kHz and multiples thereof are masked out. In FIG. 4 with an interleaved value of 90 °, the third harmonic is missing at 260 kHz. In FIG. 5 with an interleaved value of 45 °, the fourth harmonic is missing. The advantage of the dynamic phase position change is clearly shown by the lowest amplitudes in FIG. 6 in which a mode “Interleaved jittered from 45 ° to 90 ° with 13 kHz phase position change frequency” is shown.
Das Verfahren kann auch in Kombination mit einer Frequenzvariation betrie- ben werden um ein weiteres Verschleifen des Spektrums zu erreichen. Das beschriebene Verfahren kann auch beim Parallelbetrieb von bspw. zwei oder mehreren Wechselrichtern für die Motorkommutierung verwendet werden.The method can also be operated in combination with a frequency variation in order to achieve a further smoothing of the spectrum. The method described can also be used for motor commutation when operating two or more inverters in parallel, for example.
Die Veränderung der Phasenlage kann mittels einer mathematischen Funkti on gesteuert werden, so können dabei mehrere Phasenlagen mit unter- schiedlichen Übergängen (Sprung, stetiger Wechsel, usw.) sowie eine sich kontinuierlich verändernde Phase verwendet werden. Dabei können auch die jeweiligen Zeitspannen in den jeweiligen Phasenlagen unterschiedlich lang gewählt sein. Das erfindungsgemäße Verfahren hat dabei nicht nur Auswir kungen auf den Eingangsstrom, sondern auch auf die von den Schaltzellen gemeinsam verursachten Störungen. The change in the phase position can be controlled by means of a mathematical func on, so several phase positions with different transitions (jump, constant change, etc.) as well as one continuously changing phase can be used. The respective time spans in the respective phase positions can also be selected to be of different lengths. The method according to the invention has effects not only on the input current, but also on the disturbances caused jointly by the switching cells.

Claims

Ansprüche Expectations
1. Schaltzellenanordnung (1) zur Reduktion des Funkstörspannungs spektrums einer elektronischen Kommutierungseinrichtung mit einer Einrichtung um den Phasenversatz der Phasen von Wechselsströmen ii bis in mit einer jeweiligen Phase aus n Schaltzellenschleifen zueinander dynamisch so zu verändern, dass sich das Funkstörspan nungsspektrum reduziert, wobei n e N und n > 2. 1. Switching cell arrangement (1) for reducing the radio interference voltage spectrum of an electronic commutation device with a device to dynamically change the phase offset of the phases of alternating currents ii to i n with a respective phase of n switching cell loops in such a way that the radio interference voltage spectrum is reduced, with ne N and n> 2.
2. Schaltzellenanordnung (1) nach Anspruch 1 , dadurch gekennzeichnet, dass der Phasenversatz nach einer festen Funktion variiert wird. 2. switch cell arrangement (1) according to claim 1, characterized in that the phase offset is varied according to a fixed function.
3. Schaltzellenanordnung (1) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die zeitliche Änderung des Phasenversatzes so schnell erfolgt, dass dies zu einer Reduktion des Funkstörspannungsspektrums aufgrund einer begrenzten Impulsbreite eines Messempfängers führt. 3. switch cell arrangement (1) according to claim 1 or 2, characterized in that the time change in the phase offset occurs so quickly that this leads to a reduction in the radio interference voltage spectrum due to a limited pulse width of a measuring receiver.
4. Schaltzellenanordnung (1) zur Reduktion der Funkstörspannung einer elektronischen Kommutierungseinrichtung vorzugsweise nach einem der Ansprüche 1 bis 3, mit den folgenden Merkmalen: 4. Switching cell arrangement (1) for reducing the radio interference voltage of an electronic commutation device, preferably according to one of claims 1 to 3, with the following features:
a. wenigstens eine erste Leiterschleife (LS1) mit mindestens zweit parallel angeordneten Leitungspfaden (12, 13) deren einer ge meinsamer Leitungsknoten (10) mit jeweils einem gemeinsamen eingangsseitigen ersten Anschluss (Uei) zur Einspeisung einera. at least one first conductor loop (LS1) with at least two parallel line paths (12, 13), one of which is a common line node (10), each with a common input-side first connection (U ei ) for feeding a
Eingangswechselspannung Uein und deren zweiter gemeinsamer Leitungsknoten (11) mit jeweils einem ersten gemeinsamen ausgangsseitigen Anschluss (Uai) zur Bereitstellung einer Ausgangswechselspannung Uaus verbunden sind und b. wenigstens eine zweite Leiterschleife (LS2) mit mindestens zweit parallel angeordneten Leitungspfaden (22, 23) deren einer gemeinsamer Leitungsknoten (20) mit jeweils einem gemeinsamen eingangsseitigen zweiten Anschluss (Ue2) zur Einspeisung der Eingangswechselspannung Uein und deren zweiter gemeinsamer Leitungsknoten (21) mit jeweils einem gemeinsamen zweiten ausgangsseitigen Anschluss (Ua2) zur Bereitstellung der Ausgangswechselspannung Uaus verbunden sind, AC input voltage U a and the second common line node (11) to a first common output-side terminal (U ai) to provide an AC output voltage U a us are connected and b. at least one second conductor loop (LS2) having at least two parallel conduction paths (22, 23) of which a common management node (20) each having a common input-side second terminal (U e 2) for supplying the input AC voltage U and the second common line node (21 ) are each connected to a common second output-side connection (U a 2) for providing the AC output voltage U out ,
c. zwischen den Leiterschleifen (LS1 , LS2) sind Leitungspfade (30, 31) mit jeweils mindestens einem Schalter (S1 , S2) vorgesehen, d. eine Steuerschaltung, die ausgebildet ist, die Schalter derart c. Line paths (30, 31) each with at least one switch (S1, S2) are provided between the conductor loops (LS1, LS2); a control circuit which is configured to operate the switches in such a way
zweitversetzt hintereinander zu öffnen und zu schließen, dass die Phasen der Ströme durch die Leitungspfade so zueinander ver setzt sind, dass eine oder mehrere der in den Strömen h bis in enthaltenen Stromspitzen, Oberwellen oder Harmonischen im Ge samtstrom iges = ii + \2 + ...+ in durch Überlagerung der Teilströme reduziert oder eliminiert sind. second offset one behind the other to open and close that the phases of the currents ver through the conduction paths relative to each other sets are that one or more of the streams h to i n current peaks contained, harmonic or harmonics in the Ge total current i ges = ii + \ 2 + ... + i n are reduced or eliminated by superimposing the partial currents.
5. Schaltzellenanordnung (1) nach Anspruch 3, dadurch gekennzeichnet, dass die Steuerschaltung, ausgebildet ist, neben der Phasenverschiebung f der Ströme ii ...in auch ein Frequenzjittering zur Veränderung der Frequenz der Phasenverschiebung zu überlagern. 5. Switching cell arrangement (1) according to claim 3, characterized in that the control circuit is designed to superimpose a frequency jittering to change the frequency of the phase shift in addition to the phase shift f of the currents ii ... i n .
6. Schaltzellenanordnung (1) nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass der erste Schalter (S1) in einem elektrischen Leitungspfad (30) zwischen dem ersten Leitungspfad (12) der ersten Leiterschleife (LS1) und dem ersten Leitungspfad (22) der zweiten Leiterschleife (LS2) angeordnet ist. 6. switch cell arrangement (1) according to claim 4 or 5, characterized in that the first switch (S1) in an electrical conduction path (30) between the first conduction path (12) of the first conductor loop (LS1) and the first conduction path (22) of the second conductor loop (LS2) is arranged.
7. Schaltzellenanordnung (1) nach Anspruch 4, 5 oder 6, dadurch gekennzeichnet, dass der zweite Schalter (S2) in einem elektrischen Leitungspfad (31) zwischen dem zweiten Leitungspfad (13) der ersten Leiterschleife (LS1) und dem zweiten Leitungspfad (23) der zweiten Leiterschleife (LS2) angeordnet ist. 7. switch cell arrangement (1) according to claim 4, 5 or 6, characterized in that the second switch (S2) in an electrical conduction path (31) between the second conduction path (13) of the first conductor loop (LS1) and the second conduction path (23 ) of the second conductor loop (LS2) is arranged.
8. Schaltzellenanordnung (1) nach einem der vorhergehenden Ansprüche 4 bis 7, dadurch gekennzeichnet, dass eine erste Diode (D1) in dem ersten elektrischen Leitungspfad (22) der zweiten Leiterschleife (LS2) angeordnet ist. 8. switching cell arrangement (1) according to any one of the preceding claims 4 to 7, characterized in that a first diode (D1) is arranged in the first electrical conduction path (22) of the second conductor loop (LS2).
9. Schaltzellenanordnung (1) nach einem der vorhergehenden Ansprüche 4 bis 8, dadurch gekennzeichnet, dass eine zweite Diode (D2) in dem zweiten elektrischen Leitungspfad (23) der zweiten Leiterschleife (LS2) angeordnet ist. 9. switching cell arrangement (1) according to one of the preceding claims 4 to 8, characterized in that a second diode (D2) is arranged in the second electrical conduction path (23) of the second conductor loop (LS2).
10. Schaltzellenanordnung (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schalter (S1 , S2) elektronische Schalter, insbesondere Leistungshalbleiterschalter sind. 10. switch cell arrangement (1) according to any one of the preceding claims, characterized in that the switches (S1, S2) are electronic switches, in particular power semiconductor switches.
11.Verfahren zur Reduktion der Funkstörspannung einer elektronischen Kommutierungseinrichtung mittels einer Schaltzellenanordnung (1) nach einem der vorhergehenden Ansprüche mit wenigstens dem fol genden Schritt: 11. The method for reducing the radio interference voltage of an electronic commutation device by means of a switching cell arrangement (1) according to one of the preceding claims with at least the following step:
- eine Steuerschaltung schaltet die Schalter (S1 , S2) derart zweitversetzt hintereinander, dass die Phase des Stroms ii durch den einen Leitungspfad (22) und die Phase des Stroms i2 durch den zweiten Leitungspfad (23) so zueinander phasenversetzt sind, dass eine oder mehrere der in den Strömen H bzw. i2 enthaltenen Stromspitzen oder Harmonischen im Gesamtstrom iges = h + durch Überlagerung der Teilströme reduziert oder eliminiert sind. - A control circuit switches the switches (S1, S2) one behind the other, secondly offset, that the phase of the current ii through the one conduction path (22) and the phase of the current i 2 through the second conduction path (23) are so phase-shifted that one or several of those contained in the streams H and i 2 Current peaks or harmonics in the total current i tot = h + are reduced or eliminated by superimposing the partial currents.
12. Verfahren nach Anspruch 11 , dadurch gekennzeichnet, dass mittels der Steuerschaltung der Phasenverschiebung f ein Frequenzjittering zur schnellen Veränderung der Frequenz überlagert wird. 12. The method according to claim 11, characterized in that by means of the control circuit of the phase shift f, a frequency jittering for rapid change in the frequency is superimposed.
13. Verfahren nach Anspruch 11 oder 12, wobei die Frequenz der Änderung der Phasenlage im Bereich von 13 kHz liegt. 13. The method according to claim 11 or 12, wherein the frequency of the change in the phase position is in the range of 13 kHz.
14. Verfahren nach Anspruch 11 oder 12, wobei mittels Frequenzjittering die Phasenlage von 180° auf 90° oder von 90° auf 45° geändert wird. 14. The method according to claim 11 or 12, wherein the phase position is changed from 180 ° to 90 ° or from 90 ° to 45 ° by means of frequency jittering.
EP20725628.0A 2019-04-29 2020-04-28 Reduction of the radio noise voltage spectrum in parallel and phase-shift clocked converters by way of dynamic adaptation of the phase shift Pending EP3874589A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019110988.4A DE102019110988A1 (en) 2019-04-29 2019-04-29 SWITCH CELL ARRANGEMENT FOR THE REDUCTION OF RADIO INTERFERENCE VOLTAGE SPECTRUM OF AN ELECTRONIC COMMUTATION DEVICE
PCT/EP2020/061682 WO2020221712A1 (en) 2019-04-29 2020-04-28 Reduction of the radio noise voltage spectrum in parallel and phase-shift clocked converters by way of dynamic adaptation of the phase shift

Publications (1)

Publication Number Publication Date
EP3874589A1 true EP3874589A1 (en) 2021-09-08

Family

ID=70682808

Family Applications (1)

Application Number Title Priority Date Filing Date
EP20725628.0A Pending EP3874589A1 (en) 2019-04-29 2020-04-28 Reduction of the radio noise voltage spectrum in parallel and phase-shift clocked converters by way of dynamic adaptation of the phase shift

Country Status (4)

Country Link
EP (1) EP3874589A1 (en)
CN (2) CN211508898U (en)
DE (1) DE102019110988A1 (en)
WO (1) WO2020221712A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019110988A1 (en) * 2019-04-29 2020-10-29 Ebm-Papst Mulfingen Gmbh & Co. Kg SWITCH CELL ARRANGEMENT FOR THE REDUCTION OF RADIO INTERFERENCE VOLTAGE SPECTRUM OF AN ELECTRONIC COMMUTATION DEVICE

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3537536A1 (en) 1985-10-22 1987-04-23 Walter Hirschmann Single-ended flyback converter or forward converter having a low blocking voltage, for the switching transistor
DE3541308C1 (en) 1985-11-22 1987-02-05 Philips Patentverwaltung DC power supply generator e.g. for gas discharge lamp - obtains regulated DC from mains supply giving sinusoidal input to filter and rectifier
US6051952A (en) * 1997-11-06 2000-04-18 Whirlpool Corporation Electric motor speed and direction controller and method
US6307905B1 (en) * 1998-11-09 2001-10-23 Broadcom Corporation Switching noise reduction in a multi-clock domain transceiver
DE10123744A1 (en) * 2001-05-16 2002-11-28 Siemens Ag Reducing digital clock generator noise effect involves expanding noise signal spectrum with clock signal phase modulation and feeding phase modulated input clock signal to clock network
PL1531538T3 (en) * 2003-11-11 2014-09-30 Kostal Leopold Gmbh & Co Kg Method of controlling a boost converter and multiphase boost converter and use of the same
US7589508B2 (en) * 2005-01-18 2009-09-15 Altera Corporation Low-noise switching voltage regulator and methods therefor
US7746675B2 (en) * 2007-03-26 2010-06-29 Virginia Tech Intellectual Properties, Inc. Asymmetrical interleaving strategy for multi-channel power converters
US7515076B1 (en) * 2007-09-28 2009-04-07 Cirrus Logic, Inc. Method and apparatus for reducing switching noise in a system-on-chip (SoC) integrated circuit including an analog-to-digital converter (ADC)
JP2011176659A (en) * 2010-02-25 2011-09-08 Panasonic Corp Noise sensor phase amplitude adjusting circuit and radio equipment employing the same
US8803489B2 (en) * 2010-07-16 2014-08-12 Virginia Tech Intellectual Properties, Inc. Adaptive on-time control for power factor correction stage light load efficiency
JP6077383B2 (en) * 2013-05-09 2017-02-08 株式会社デンソー Power converter
US9991780B2 (en) * 2014-11-24 2018-06-05 Mediatek Inc. Devices and methods of cancelling the switching noise from power management integrated circuits
DE102014119502B3 (en) * 2014-12-23 2016-03-24 Sma Solar Technology Ag Grid connected inverter, inverter arrangement and operating method for an inverter arrangement
CN105958814B (en) * 2016-06-12 2018-10-12 海信（广东）空调有限公司 PFC converter control method and device and variable frequency electric appliance
DE102016213068A1 (en) * 2016-07-18 2018-01-18 Robert Bosch Gmbh Switching converter arrangement for a vehicle
CN108445311B (en) * 2018-03-30 2020-10-09 中国西电电气股份有限公司 Capacitor noise test loop and test method thereof
CN109039117B (en) * 2018-08-15 2020-09-25 西北工业大学 High-power-density airplane alternating current converter and input side low-order harmonic suppression method thereof
DE102018219277A1 (en) * 2018-11-12 2020-05-14 Kaco New Energy Gmbh Method for operating a PV inverter and PV inverter
DE102019110988A1 (en) * 2019-04-29 2020-10-29 Ebm-Papst Mulfingen Gmbh & Co. Kg SWITCH CELL ARRANGEMENT FOR THE REDUCTION OF RADIO INTERFERENCE VOLTAGE SPECTRUM OF AN ELECTRONIC COMMUTATION DEVICE

Also Published As

Publication number Publication date
CN211508898U (en) 2020-09-15
CN113330675B (en) 2024-06-14
CN113330675A (en) 2021-08-31
DE102019110988A1 (en) 2020-10-29
WO2020221712A1 (en) 2020-11-05

Similar Documents

Publication Publication Date Title
DE102007059289B4 (en) Device for testing transformers
DE102010029913A1 (en) System and method for emission suppression in a switching power supply
DE102014105289A1 (en) Active EMC filter
DE102012216691A1 (en) Converter circuit and method for controlling the converter circuit
DE112016003290T5 (en) POWER CONVERTER
EP3625881A1 (en) Inverter with intermediate circuit capacitor cascade and dc-side common-mode and differential-mode filters
WO2016066484A2 (en) Inverter and reactor for rejecting common-mode interferences
DE102017215133A1 (en) Inverter and photovoltaic system
WO2018095659A1 (en) Regulation of an output current of a converter
EP3874589A1 (en) Reduction of the radio noise voltage spectrum in parallel and phase-shift clocked converters by way of dynamic adaptation of the phase shift
DE102015205459B4 (en) Potential-free DC voltage network
DE102016224310A1 (en) High efficiency power converter for single-phase systems
AT519842A1 (en) INVERTER
EP3291432A1 (en) Dual-active-bridge with modular multilevel bridges
DE202019102390U1 (en) Switching cell arrangement for reducing the radio interference voltage spectrum of an electronic commutation device
DE102012005854A1 (en) Electric supply device
EP3806314B1 (en) Inverter for an alternating current grid
DE102019201630A1 (en) Highly efficient power converter for single-phase and three-phase systems
DE102014214490A1 (en) Switching converter and method for converting an input voltage into an output voltage
DE19929841C2 (en) Clocked amplifier, in particular for amplifying audio signals
EP2812990B1 (en) Ac/dc voltage transformer and method of operation therefor
DE102009035371B4 (en) Electronic ballast for operating at least one discharge lamp
DE102011102134A1 (en) Filter circuit for coupling between alternating current voltage source and power pulse current converter circuit, has first and third inductors arranged on same leg of one common iron core and are wound together and are interconnected
DE102009000395A1 (en) Electronic switching regulator i.e. down converter, for electrical supply of control device in motor vehicle, has switch switching current flowing via coil, where current is separated into two paths guided to outputs at output-sided node
EP2409394A2 (en) Method for operating an inverter circuit and device for performing the method

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20210531

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20230302