EP3211791A1 - Circuit assembly and method for protecting a receiving module - Google Patents

Circuit assembly and method for protecting a receiving module Download PDF

Info

Publication number
EP3211791A1
EP3211791A1 EP16000429.7A EP16000429A EP3211791A1 EP 3211791 A1 EP3211791 A1 EP 3211791A1 EP 16000429 A EP16000429 A EP 16000429A EP 3211791 A1 EP3211791 A1 EP 3211791A1
Authority
EP
European Patent Office
Prior art keywords
control signal
amplifier
voltage
circuit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP16000429.7A
Other languages
German (de)
French (fr)
Inventor
Ulf Schmid
Ralf Reber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hensoldt Sensors GmbH
Original Assignee
Airbus DS Electronics and Border Security GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Airbus DS Electronics and Border Security GmbH filed Critical Airbus DS Electronics and Border Security GmbH
Priority to EP16000429.7A priority Critical patent/EP3211791A1/en
Publication of EP3211791A1 publication Critical patent/EP3211791A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/108—A coil being added in the drain circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/21—Bias resistors are added at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/216—A coil being added in the input circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/27—A biasing circuit node being switched in an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/297—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/301—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a coil
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/312—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising one or more switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/426—Indexing scheme relating to amplifiers the amplifier comprising circuitry for protection against overload
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/462—Indexing scheme relating to amplifiers the current being sensed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/471—Indexing scheme relating to amplifiers the voltage being sensed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/481—A resistor being used as sensor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/519—Indexing scheme relating to amplifiers the bias or supply voltage or current of the drain side of a FET amplifier being controlled to be on or off by a switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/522—Indexing scheme relating to amplifiers the bias or supply voltage or current of the gate side of a FET amplifier being controlled to be on or off by a switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7206—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias voltage in the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7227—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the supply circuit of the amplifier

Definitions

  • the present invention relates to a circuit arrangement and a method for protecting a receiving module, and more particularly to a method and a circuit arrangement in transmission / reception modules for improving the compatibility with respect to reception signals with a high power level.
  • a problem with receiving modules is a possible overdriving of an amplifier in the receiving module.
  • Such overloads can be triggered by internal or external interference, the interference can include, for example, unexpected interference or a transmission activity of a lack of isolated transmission module.
  • the interference can include, for example, unexpected interference or a transmission activity of a lack of isolated transmission module.
  • unwanted signals that are outside an input level range can be amplified in the amplifier, so that the amplified output signals are also outside a predetermined parameter range.
  • overloads lead to an interruption of the receiving activity of the receiving module, but in extreme cases, they can lead to the destruction of the input module or subsequent electronics.
  • the amplifiers in the input module may be, for example, low noise amplifiers (LNAs) in gallium nitride (GaN) technology, which are known to be very robust against large radio frequency (RF) power levels for irreversible damage, but typically after such stress first change their DC (DC) and HF characteristics.
  • LNAs low noise amplifiers
  • GaN gallium nitride
  • T / R modules transmission / reception modules
  • such stress levels can be caused, for example, by interferers. Due to a limited isolation between the transmission and the reception path in the T / R module, as already stated, in the regular transmission operating state an overdriving of the reception amplifier may occur. Without suitable countermeasures, a T / R module will not be able to receive or will only be able to receive a limited amount of time for a certain period of time.
  • due to the high power compatibility and power density of the GaN technology and the associated high power level at the amplifier output without suitable countermeasures for the low-power electronics following the amplifier there is a risk of irreversible damage to destruction.
  • a prior art LNA is shown in simplified form.
  • this amplifier consists of one or more RF transistors 915 for low noise amplification of analog radio frequency signals, an input matching network 916 (input MN) and an output matching network 918 (output MN: output matching network).
  • the RF transistor 915 has a control terminal (gate) which couples via the input-side matching network 916 to an input (RF in) and also via a first filter 930 and a resistor Rg to the gate voltage (control voltage) Vg coupled.
  • the first filter 930 includes a first inductor (eg, a coil) connected in series between the series resistor Rg and the control terminal of the transistor 915, and a first capacitor (eg, a capacitor) connecting a node between the series resistor Rg and the first Inductance to ground 80 connects.
  • a second filter 940 is formed, which has a serially connected second inductance and a second capacitance, which connects the terminal for the supply voltage Vd to ground.
  • the output matching network 918 is connected between an output (RF out) and the exemplary drain of the transistor 915.
  • the gate voltage Vg and the drain side the operating voltage Vd are thus supplied to the RF transistor 915 on the gate side.
  • the series resistor Rg in the supply of the control voltage Vg serves to limit the gate current.
  • T / R modules are currently equipped with a power limiter (power limiter), which is placed in front of the low noise amplifier (LNA) (not in the Fig. 19 shown).
  • LNA low noise amplifier
  • the biggest disadvantage is that the limiter is always lossy and thus dampens the received signal even in normal operation. As a result, the noise figure of the receiving chain deteriorates.
  • the present invention relates to a circuit arrangement which is suitable for protecting a receiving module or a subsequent electronic circuit.
  • the circuit arrangement comprises: an amplifier having an input and an output which can be coupled to the subsequent electronic circuit, a control module which is designed to output a control signal at a potentially critical state for the amplifier or for the receiver module or for the subsequent electronic circuit, and a turn-off device configured to turn off the amplifier in response to the control signal, wherein the switched-off amplifier does not amplify signals at the input.
  • amplification of signals does not necessarily mean that the amplifier does not change input signals, but merely that the usual gain of the amplifier (nominal gain) is not rudimentary and that signals at the input are totally or partially absorbed and / or or reflected.
  • a powered off amplifier should deliver no more than 30%, or no more than 10%, or no more than 1% of its nominal amplifier power. This is to prevent the HF amplifier from being affected or the subsequent electronics being stressed or negatively influenced by excessive power levels.
  • Critical states include, for example: potential overdriving of the amplifier, exceeding a threshold level for signal levels at the output of the amplifier, sending signals through an adjacent or integrated transmitter module, or other events that could affect the receiver module and subsequent circuit electronics or the receiver module could be put out of service for a (longer) period of time. This should be used, for example, to avoid situations from which the electronics can recover only after longer periods of recovery.
  • a normal or desired working range can be defined with the threshold values within which the receiving module and subsequent circuit electronics can operate normally.
  • the circuit arrangement comprises a connection for a supply voltage, a connection for a control voltage and a ground.
  • the amplifier comprises at least one transistor (e.g., a field effect transistor) providing a current path between the supply voltage terminal and the ground, the current path being controllable via an input signal at the input and via the control voltage. This can be achieved, for example, by coupling the control voltage as well as the input to the control terminal (gate) of the transistor.
  • the turn-off device is designed to prevent or at least significantly reduce current flow along the current path through the transistor during turn-off.
  • the supply voltage defines, for example, the drain voltage of the transistor and the control voltage defines a voltage value at the gate terminal of the transistor, the control voltage setting, for example, the operating point of the transistor, so that the signal to be amplified represent (small) variations of this operating point.
  • the control signal comprises a first control signal and / or a second control signal and the turn-off device comprises a first modulator and / or a second modulator.
  • the first modulator is configured, for example, to set the control voltage to a zero potential in response to the first control signal
  • the second modulator is configured, for example, to set the supply voltage to a zero potential in response to the second control signal.
  • the zero potential may include any potential that prevents or reduces current flow within the exemplary transistor or amplifier so that the amplifier can not reach its nominal gain.
  • the zero potential may close the current path through the amplifier (eg pinch off a field effect transistor), where the zero potential can be given by the ground.
  • control voltage is controllable via a variable series resistor, wherein the control module is designed to reduce a resistance value of the variable series resistor during the critical state.
  • the turn-off device comprises a switch for bridging the series resistor and the control module is designed to activate the switch in the presence of the critical state and thus to bridge the series resistor.
  • the bridging of the series resistor has the advantage that the voltage applied to the control terminal, for example, can be set as quickly as possible to a zero potential, so as to turn off the amplifier as quickly as possible.
  • the first control signal and / or the second control signal indicates a future critical state
  • the control module is configured to output the second control signal in time before the first control signal to set the supply voltage before the control voltage to the zero potential.
  • a guard time may be formed between the second control signal and the first control signal. Such a guard time ensures that even taking into account signal propagation times and switching times of the different components in the circuit arrangement ensures that at the moment when the potential at the control terminal is set to zero, no voltage drop along the current path through the amplifier.
  • the guard times are thus selected according to the trained components and can be chosen freely insofar as the aforementioned condition is met.
  • the future critical state is an upcoming transmission of a transmit signal and the control module is farther configured to output the first control signal before a time of the upcoming transmission of the transmission signal.
  • a further protection time can also be provided, which in turn can be selected so that the voltage at the control terminal is not set to zero until there is no voltage drop along the current path through the amplifier or the transistor is pinched off.
  • the control module comprises a first trigger circuit and / or a second trigger circuit.
  • the first triggering circuit can be designed to output the first control signal and / or the second control signal when a minimum current is exceeded along the current path through the transistor.
  • the second triggering circuit can be designed to output the first control signal and / or the second control signal when a further minimum current through the connection for the control voltage of the transistor is exceeded.
  • the first trigger circuit thus detects the current along the current path through the transistor and utilizes the exceeding of a threshold of that current as a trigger signal for turning off the transistor.
  • the second trigger circuit detects the current through the connection for the control voltage in order to trigger the switch-off based on this current.
  • both trigger circuits can be used to set both the supply voltage terminal and the control voltage terminal to a zero potential under the control of the first control signal and / or the second control signal.
  • the first triggering circuit comprises at least one component via which a minimum voltage drops when the minimum current is exceeded.
  • the device may comprise, for example, a transistor, a resistor or another suitable component which is suitable for current detection. This exceeding can be detected and provide the first control signal and / or second control signal.
  • the second triggering circuit can likewise comprise at least one component, via which a further minimum voltage drops when the further minimum current is exceeded. This exceeding can also be detected and deliver the first control signal and / or the second control signal.
  • the minimum currents are thus converted into voltages, the corresponding minimum values being able to be coded by resistors or other passive components and defining threshold values.
  • the second trigger circuit includes a delay circuit configured to output the first control signal delayed in time from a signal indicating that the minimum voltage drop has been exceeded so as to supply the supply voltage terminal prior to the control voltage terminal to a zero potential put.
  • the delay circuit thus serves to maintain the guard times, which can be adjusted by a selection for the resistors / capacitors, so that the supply voltage is switched off before the control voltage.
  • the circuitry is configured to receive a reset signal
  • the control module is configured to output the signal indicative of exceeding the minimum voltage drop until receipt of the reset signal.
  • This latching mechanism is designed to prevent premature reactivation of the amplifier from being triggered.
  • this "fixation" of the critical state can serve to ensure that when a transmission signal is transmitted (as a potentially critical state), the amplifier is not reactivated until the transmission signal has already ended.
  • the first triggering circuit is designed to cancel the first control signal and / or the second control signal when the minimum current drops below the current path.
  • the second triggering circuit can also be designed to fall below a further minimum current through the terminal for the control voltage of the transistor to cancel the first control signal and / or second control signal, wherein the minimum current is less than the minimum current.
  • a cancellation of the first control signal and / or the second control signal causes a return to a normal operating mode.
  • the normal mode of operation may be characterized by application of a nominal supply voltage (drain voltage) and a nominal control voltage (gate voltage)
  • the minimum current is 1 mA and the minimum current is 0.5 mA, for example.
  • the invention is not limited to these specific values, but these values are almost freely selectable - at least as long as it is ensured that neither the receiving module nor the subsequent circuit electronics are damaged (for example, the amplifier can withstand much higher currents than the subsequent circuit electronics).
  • the distance between the minimum current and the minimum current should be chosen so large that a vibration behavior between the two states (normal operating mode and critical state) is prevented as possible. For example, always present fluctuations (e.g., noise) should not result in a change of state.
  • the circuitry includes one or more matching networks.
  • (low-pass) filters can be present, which prevent, for example, that high-frequency signals at both the input and the output of the amplifier can reach the corresponding supply electronics.
  • the present invention also relates to a transceiver module having a previously described circuitry.
  • the invention relates to a radar with a previously described circuit arrangement.
  • the invention relates to any amplifier and not necessarily to low-noise amplifiers, although this is a preferred application. Therefore, the low-noise amplifier, which is often referred to in the description, is to be understood as merely a possible example.
  • the present invention also relates to a method for protecting a receiving module with an amplifier or for protecting subsequent electronic circuitry.
  • the method includes amplifying an input signal through the amplifier and forwarding the amplified input signal to the subsequent circuit electronics.
  • the method further includes outputting a control signal when a potentially critical condition for the amplifier or for the receiving module or for the subsequent circuit electronics occurs or is imminent.
  • the method also includes turning off the amplifier in response to the control signal, wherein the powered-off amplifier does not amplify signals at the input.
  • the method may include outputting the control signal prior to a time of the upcoming transmission of the transmission signal. If the critical condition is an unforeseen noise signal from an unknown source, the method may include detecting a transgression of a minimum current in the amplifier and, in response, generating the control signal.
  • This method may also be implemented or stored in the form of instructions in software or on a computer program product, wherein the stored instructions are capable of performing the steps of the method when the method is run on a processor (eg, in a controller a receiving module or a radar system) is running. Therefore, the present invention also relates to a computer program product having software code (software instructions) stored thereon configured to perform one of the above-described methods or to provide functions when the software code is executed by a processing unit.
  • the processing unit may be any form of computer or control unit having a corresponding microprocessor capable of executing a software code.
  • Embodiments solve the above-mentioned technical problem by means of an amplifier, which is placed during the RF overdrive in a state in which the increased RF power does not change the amplifier in its DC and RF characteristics.
  • Embodiments offer the following advantages.
  • a limiter that limits power at the input of the amplifier in conventional systems is not necessary. This improves the noise and linearity characteristics of the receive path.
  • the circuitry protects the amplifier from changing its DC and RF characteristics in the event of an increased power level of the received signal. Furthermore, in the event of a fault, the current consumption of the amplifier is lowered by the amplifier being switched off. In addition, the power level at the output of the amplifier is also limited.
  • the circuit arrangement according to the invention has in the typical receiving operation, i. in case of reception without interferer, no effect on the DC and RF characteristics of the T / R module such as gain, noise figure and linearity.
  • circuit arrangement according to embodiments of the present invention is thus used in particular in radar systems, although the present Invention should not be limited thereto. On the contrary, it can also be used in communication systems in order to protect the receiving electronics from interference signals or other HF overrides.
  • An electrical connection does not necessarily have to include a direct electrical connection. Therefore, in the context of the present invention, an electrical connection means the formation of a current path which allows a flow of electrical charge carriers between the components.
  • the term “coupling” is to be construed as including any connection through which energy can be transported (also wirelessly).
  • an exemplary low noise receive amplifier is overdriven to a condition where the increased RF power no longer affects the amplifier in its DC and RF characteristics.
  • LNA low noise receive amplifier
  • a targeted operating state of the LNA in the event of stress is given, for example, in that both the operating voltage (drain voltage, Vd) and the control voltage (gate voltage, Vg) are forced to zero or to ground potential. It is important here to prevent the gate-source voltage from changing independently during the stress load by rectifying the RF power.
  • Fig. 1 1 shows an exemplary embodiment of a circuit arrangement for protecting a receiving module 40 or a subsequent electronic circuit 60.
  • the circuit arrangement comprises: an amplifier 110 having an input 112 and an output 114 which can be coupled to the following electronic circuit 60, a control module 120 which is designed at a potentially critical state for the amplifier 110 or for the receiving module 40 or for the subsequent circuit electronics 60 to output a control signal 125, and a turn-off device 130 which is designed to turn off the amplifier 110 in response to the control signal 125, wherein the switched-off amplifier 110 does not amplify signals at the input 112.
  • the amplifier 110 may be a low noise amplifier (LNA) based on, for example, GaN technology and may include one or more field effect transistors.
  • LNA low noise amplifier
  • a target operating state of the amplifier 110 in the case of stress (critical state) is given, for example, by forcibly zeroing both the operating voltage (drain voltage) and the control voltage (gate voltage) by a control circuit (turn-off device).
  • critical state the operating voltage
  • gate voltage control circuit
  • the amplifier also acts as a power limiter, so that there is no risk of overdriving for the subsequent low-power electronics
  • Fig. 2 1 shows an exemplary implementation of the shutdown in a simplified representation of the circuit arrangement with dynamic change of a gate voltage Vg and a gate series resistor Rg.
  • the circuit arrangement comprises a transistor 115, an input-side matching network 116, an output-side matching network 118, an optional source Network 82, a first capacitor C1, a first inductor L1, a second capacitor C2, a second inductor L2, said components to ground 80, an input 112 and an output 114 couple.
  • These components are interconnected in the same way as in the circuit from the Fig. 19 so that a repeated description is not necessary.
  • the optional source network 82 is used to provide a deviating from the ground potential pre-voltage value (self-bias) at the source terminal of the transistor 115 and / or can also serve in the LNA design in the form of a source negative feedback to influence the frequency response.
  • a first modulator 131, a second modulator 132, and a switch 133 are formed.
  • the switch 133 bridges the series resistor Rg. Therefore, in a circuit according to the invention, this series resistor Rg, which was fixed in the prior art (see also FIG Fig. 19 ), changed dynamically.
  • the first modulator 131 is connected between a terminal for a nominal gate voltage Vg, nom and the terminal for the gate voltage Vg and is controlled by a first control signal Vg, ctrl for the gate voltage such that at the terminal for the Gate voltage Vg either the nominal gate voltage Vg, nom or a zero potential is applied.
  • the second modulator 132 is connected between the terminal for the supply voltage Vd (eg drain voltage at the transistor 115) and a terminal for the nominal supply voltage RxSupply.
  • the second modulator is also configured to set the terminal for the supply voltage Vd to either a zero potential or the nominal supply voltage RxSupply in response to a corresponding second control signal Vd, ctrl.
  • the first and / or second modulator 131, 132 may also be connected to ground (not in FIG Fig. 2 shown).
  • Fig. 3 illustrates a circuit arrangement according to the invention, which no additional negative voltage needed.
  • the amplifier 110 comprises the following elements: the input-side matching network 116, the transistor 115, the output-side matching network 118, first and second capacitors C1, C2 and first and second inductors L1, L2. These elements are connected between the input 112, the output 114 and the masses 80, as shown in the Fig. 2 or the Fig. 19 is shown.
  • the embodiment includes the second modulator 132 between the drain voltage Vd terminal and the nominal supply voltage terminal RxSupply.
  • the first modulator 131 which is connected between a terminal for the gate voltage Vg and the terminal for the nominal gate voltage Vg, nom and by the digital control signal RxGate (corresponding to Vg, ctrl from the Fig. 2 ) is controlled.
  • the first modulator 131 therefore comprises: a first operational amplifier U1, a first transistor T1, a second transistor T2, a third transistor T3, a first resistor R1, a second resistor R2, a third resistor R3, a series resistor Rg 'and a third capacitor C3.
  • the resistance values of the series resistor Rg 'and the series resistor Rg from the Fig. 2 can differ, therefore another symbol was chosen.
  • the third transistor T3 is connected between the terminal for the nominal gate voltage Vg, nom and the terminal for the gate voltage Vg, wherein the control terminal (point P2) of the third transistor T3 may be connected differently.
  • the third capacitor C3 is connected between the terminal for the gate voltage Vg and the ground 80.
  • the second transistor T2 is connected between the terminal for the gate voltage Vg and ground 80.
  • the control terminal of the second transistor T2 is connected via the first transistor T1 with the Output of the first operational amplifier U1 electrically connected, wherein between the first transistor T1 and the first operational amplifier U1, the first resistor R1 is connected and between the first transistor T1 and the control terminal of the second transistor T2, the third resistor R3 is connected.
  • the first transistor T1 with the terminal which is coupled to the third resistor R3 is likewise connected via the second resistor R2 to the terminal for the negative supply voltage Vneg.
  • the first operational amplifier U1 receives at its input the digital control signal RxGate and has a connection for the positive supply voltage Vpos and a connection for the ground potential 80.
  • This circuit arrangement thus consists on the one hand of the amplifier 110 (the exemplary LNA) similar to the prior art (see Fig. 19 ), which may be implemented, for example, as a monolithic microwave integrated circuit (MMIC) in GaN technology, but in contrast to this does not contain a series resistor Rg.
  • MMIC monolithic microwave integrated circuit
  • Rg series resistor
  • the amplifier 110 is represented by the dot-dashed box. Furthermore, the circuit arrangement consists of a drive part (first modulator 131 and second modulator 132), which can be realized on an HF circuit carrier (solid outer box), for example a multilayer ceramic substrate (LTCC) ,
  • the driving part as described above is divided into a part for temporally modulating the supply voltage Vd, RxSupply (by second modulator 132) and a part for temporally modulating the control voltage Vg (by first modulator 131), and operates as follows. While the digital control signal RxGate provides the logical value "1" (logical one), the amplifier 110 is connected to the nominal gate voltage Vg, nom driven. In a state change of the control signal RxGate to the logical value "0" (logical zero), the control voltage Vg is short-circuited by blocking the switching transistor T2 to ground by means of the drive circuit.
  • the transistors T1, T2, T3 may, for example, be self-blocking transistors, the second transistor T2 being complementary to the third transistor T3.
  • the second transistor T2 may be a p-channel transistor (so that it blocks at a correspondingly positive gate potential), while the third transistor T3 is an n-channel transistor (so that it at a corresponding negative gate potential locks).
  • the first transistor T1 may also be a p-channel transistor. It should be understood that the types of transistors and / or polarities shown in the figures are merely examples, and that the invention is not intended to be limited to the specific types of leads.
  • Fig. 4 illustrates the logical connection and the temporal sequence of the individual signals in idealized form. These are in the Fig. 4 the following time profiles (as an ideal time sequence) are shown: top a voltage curve for the digital control signal for the receive path RxGate, including a voltage waveform for the drain voltage Vd, including a voltage waveform for the gate voltage Vg and below a voltage waveform for a transmission signal Tx pulse (RF transmit pulse).
  • the shows Fig. 4 an exemplary transmit signal Tx-pulse which falls within the range in which the gate voltage Vg and the drain voltage Vd are at the zero potential. According to embodiments, it is ensured that the drain voltage Vd and the gate voltage Vg already have 0 V before the start (and still after the end) of the transmission signal Tx pulse.
  • the supply voltage Vd is set from the value RxSupply to a zero potential. Also, resetting the drain voltage Vd to the voltage value RxSupply by a fourth time interval ⁇ t4 is later than resetting the gate voltage Vg.
  • the rising edge as well as the falling edge of the transmit signal Tx-pulse from the edges of Gate voltage Vg spaced, by a second time interval .DELTA.t2 for the rising edge and by a third time interval .DELTA.t3 for the falling edge.
  • the reason for influencing the reception behavior by RF overdrive can be self-inflicted and thus known a priori. Examples include the leakage power in the transmission mode due to the limited isolation of the T / R switch and reflections (eg on a radome of radar systems).
  • the amplifier 110 can be fundamentally set to the (critical) state described above during the transmission pulse Tx pulse. This can be done, for example, with the in Fig. 3 Circuit indicated happen (eg via the digital or first control signal RxGate and second control signal Vd, ctrl).
  • Fig. 5 shows an embodiment of the circuit arrangement, which serves to detect the RF override at the input.
  • the overdrive is detected by exceeding a current through the transistor 115 (T4).
  • a fifth transistor T5 is connected between the connection for the drain voltage Vd and the second inductance L2, wherein an internal drain voltage V'd is tapped between the fifth transistor T5 and the second inductance L2.
  • the voltage drop across the fifth transistor T5 can be detected, which is a measure of the current flowing from the transistor 115 through the second inductor L2 to the terminal for the drain voltage Vd (or in the reverse direction).
  • All other elements, as in the Fig. 5 can be seen, correspond to the elements of the amplifier 110, as they are already in the Fig. 3 or 2 have been described.
  • the fifth transistor T5 can be dimensioned such the drain current is limited to a fixed current (the saturation current of this transistor) when the RF transistor T4 (115) is overdriven by HF.
  • the resulting voltage difference between the two terminals Vd and V'd can be used to detect the RF overdrive, based on which the amplifier 110 is placed in the state as described above in which the RF overdrive has no adverse effect on the characteristics of the amplifier 110 causes.
  • the fifth transistor T5 is, for example, compatible with the technology in which the amplifier 110 is implemented (for example, MMIC in GaN technology), and thus may be part of the LNA MMIC.
  • Fig. 6 shows an embodiment of an amplifier, in which between the terminal for the gate voltage Vg and the ground 80, a switching transistor T1 is connected as a protection circuit against RF overdrive, wherein at the control terminal, the first control signal Vg, ctrl can be applied.
  • the terminal for the control voltage Vg is set to ground 80 in the presence of a corresponding first control signal Vg, ctrl, which closes the first transistor T1.
  • the illustrated circuitry may be used as an alternative to implementation of the Fig. 3 are taken in the parts of the gate drive circuit are also realized directly on the LNA MMIC.
  • the switching transistor T1 functionally the second transistor T2 from the Fig. 3 .
  • the switching transistor T1 works particularly well, ie very short switching edges can be realized.
  • the short circuit to ground 80 can also be ensured to a good approximation. As a consequence, a particularly good compatibility with respect to HF overdrive is to be expected.
  • the input variables Vd and V'd are those in Fig. 6 indicated, provided by the module drain voltage Vd and measured behind the current limiting transistor T2 internal drain voltage V'd.
  • ⁇ Vd, sw1, ⁇ Vd, sw2 are threshold values that must be interpreted in accordance with the technology and requirements of the module in terms of power compatibility.
  • the quantity Vpo is the pinch-off voltage of the first transistor T1, ie the gate voltage beyond which a transistor completely blocks in the considered technology, and is thus a characteristic parameter of the semiconductor technology used.
  • Vg, nom is the nominal gate voltage which determines the operating point of the amplifier 110 during the regular receive operation. Since both Vpo and Vg, nom are negative voltages, the control voltage Vg, ctrl, od provided in the HF overdrive case must be designed accordingly.
  • Fig. 7 shows an embodiment of a drive circuit for protecting the amplifier from RF overdrive.
  • the drive circuit evaluates the difference between the drain voltage Vd and the internal drain voltage V'd to generate the first control signal Vg, ctrl for the gate voltage Vg based thereon.
  • the interconnection from the Fig. 7 (Left side) comprises a first operational amplifier OP1, a second operational amplifier OP2 and six resistors R1, R2, ... R6.
  • the first operational amplifier OP1 is connected, for example, at its non-inverted input ("+” input) via the third resistor R3 to the drain for the drain voltage Vd and with its inverted input (“-" input) via the first resistor R1 with connected to the internal drain voltage terminal V'd.
  • the first operational amplifier OP1 is also coupled with its first supply terminal to the terminal for the nominal supply voltage RxSupply and with its second supply terminal to ground 80.
  • the second resistor R2 is connected between the inverted input of the first operational amplifier OP1 and the output of the first operational amplifier OP1, the second resistor R2 is connected.
  • the fourth resistor R4 is connected.
  • the output of the first operational amplifier OP1 is connected via the fifth resistor R5 to the non-inverted input of the second operational amplifier OP2.
  • the inverted input of the second operational amplifier OP2 is connected to a terminal for a reference voltage Vref.
  • the output of the second operational amplifier OP2 supplies the first control voltage Vg, ctrl.
  • the second operational amplifier OP2 is connected to its first supply terminal to ground and with its second supply terminal to the negative supply voltage Vneg.
  • the sixth resistor R6 is connected between the non-inverted input of the second operational amplifier OP2 and the connection for the negative supply voltage Vneg.
  • the terminal for the gate voltage Vg and the terminal for the nominal gate voltage Vg, nom are connected by means of a ballast resistor R'g.
  • the circuit of Fig. 7 is sufficient for the functional connection to the Control signal Vg, ctrl in the Fig. 6 is provided.
  • RxSupply, Vneg and Vref are the supply voltage of the receive path provided by the module, the negative supply voltage as well as the reference voltage, which in turn can be generated by resistor network of RxSupply and Vneg.
  • the resistors R1... R6 are to be designed appropriately in accordance with the fixed quantities .DELTA.Vd, sw1 and .DELTA.Vd, sw2, Vpo and Vg, nom.
  • R'g limits unwanted cross currents in the event of overdrive and, on the other hand, increases the compatibility of the amplifier 110 with respect to received signals with moderate power levels at which the gate drive circuit does not yet respond.
  • circuit parts in Fig. 6 and in Fig. 7 taken together, a circuit arrangement that effectively protects against a priori unknown RF overdrive.
  • the embodiments shown so far use the increased current consumption of the amplifier 110 to detect the overdrive.
  • Fig. 8 shows a flowchart for a method for improving the compatibility of high power level reception signals.
  • an effect of RF overdrive on the gate current is exploited to detect the RF overdrive and then to place the amplifier 110 in the safe state described above.
  • the measured gate current Ig is compared with a defined threshold value Ig, sw1 (step 820). As soon as the measured value exceeds the threshold value, the supply voltage is switched off (step 830). After a guard time Tgt1 (step 840), the gate voltage Vg is also forced to 0 V (step 850). Thereafter, it is waited until the gate current falls below a second threshold Ig, sw2 (step 860). Will this second Threshold below, the nominal gate voltage is initially set again (step 870). After expiration of another guard time Tgt2 (step 880), the nominal supply voltage RxSupply is also applied again (step 890).
  • Fig. 9 shows a circuit arrangement according to the invention for detecting an RF overdrive by means of a monitoring of the gate current and protection against RF overdrive as a practical implementation of this method.
  • the amplifier 110 (which is not different from the previously described amplifiers) couples to the supply terminal for the gate voltage Vg and the terminal for the drain voltage Vd.
  • the interconnection of Fig. 9 further comprises a buffer amplifier U1, an OR gate U2 (with Schmitt trigger inputs), a comparator U3 and an AND gate U4.
  • the interconnection comprises: a first, second, thirteenth resistance R1, R2,... R13, a first to fourth transistor T1... T4, and a first capacitance C1.
  • the sixth resistor R6 and the seventh resistor R7 are arranged in series, wherein via the sixth resistor R6 a control voltage drop .DELTA.Vg is tapped and coupled to the input of the comparator U3, ie the inverted input of the comparator U3 is connected via the eighth resistor R8 to the terminal for the gate voltage Vg.
  • the inverted input of the comparator U3 is connected via the twelfth resistor R12 to the positive supply voltage Vpos.
  • the non-inverted input of comparator U3 is above the thirteenth resistor R13 is also connected to the positive supply voltage Vpos.
  • the output of the comparator U3 is connected in series via the tenth resistor R10 and the fourth transistor T4 to ground.
  • the control terminal of the fourth transistor T4 couples to a reset signal input RxReset.
  • the latch enable (LE) of the comparator U3 is connected to a node between the tenth resistor R10 and the fourth transistor T4.
  • the output of the comparator U3 is further connected via the ninth resistor R9 to the non-inverted input of the comparator U3.
  • the inverted output U3 Q of the comparator U3 is further connected to one input of the AND gate U4, wherein the other input of the AND gate U4 receives the digital control signal RxGate.
  • the output of the AND gate U4 is connected to the control input of the second modulator 132 (U5) and provides a control signal U4Y to the second modulator 132.
  • the drain voltage Vd terminal is connected to the nominal one via the second modulator 132 (U5) Supply voltage RxSupply connected.
  • the inverted output is U3 Q of the comparator U3 is connected to an input of the OR gate U2.
  • the further input of the OR gate U2 is grounded via the first capacitor C1 and also connected via the fifth resistor R5 to the inverted output of the comparator U3.
  • the output of the OR gate U2 is connected to an enable input of the buffer amplifier U1, wherein the upper supply input is connected to the positive supply voltage Vpos and the lower supply input of the buffer amplifier U1 is grounded.
  • the input of the buffer amplifier U1 couples to the digital control signal RxGate and via the eleventh resistor R11 to the positive supply voltage Vpos.
  • the output of the buffer amplifier U1 is across the first resistor R1 and the fourth resistor R4 are connected to ground in this order.
  • a current path via the first transistor T1 the second resistor R2 to the negative supply voltage Vneg is formed.
  • the control terminal of the first transistor T1 is grounded.
  • the second transistor T2 and the third transistor T3 are formed in series between ground and the terminal for the nominal gate voltage Vg, nom, wherein the second transistor T2 and the third transistor T3 are complementary to each other. Between the terminal for the nominal gate voltage Vg, nom and a node between the second transistor T2 and the third transistor T3, the series resistor R'g is formed, which thus bridges the third transistor T3. In addition, the node between the second transistor T2 and the third transistor T3 is connected to a node between the sixth resistor R6 and the seventh resistor R7.
  • the operation of this circuit can be summarized as follows.
  • the RF overdrive is detected as an increase of the voltage drop ⁇ Vg via the sixth resistor R6 from the comparator circuit U3.
  • the feedback via R10 to the disable input of U3 ensures that after the detection of an RF overdrive the circuit is kept in the "protection mode" and only by a trigger pulse of the "RxReset” again returns to nominal Rx mode.
  • the Schmitt trigger characteristic of the comparator U3 can also be used to automatically return to the nominal Rx mode when the voltage difference ⁇ Vg falls below the threshold value ⁇ Vg, sw2. For this, the tenth resistor R10 simply remains empty.
  • the complementary output of U3 (U3 Q ) in the state “low” with the help of AND gates U4 and Rx modulator U5 (132) ensure that the drain voltage of amplifier 110 is turned off.
  • a delay element is realized in which only the falling edge but not the rising edge is delayed.
  • the change in state from the nominal Rx operation to an HF override is thus transmitted to the activation input U1E of the buffer amplifier U1 with a time delay.
  • the buffer amplifier U1 is provided with a 3-state output, which is at a logic zero level at the activation input U1E high impedance and thus determined by the external circuitry. In this case, since resistor R4 is grounded, U1Y (output from buffer amplifier U1) will also assume the 0V state.
  • the guard time between the two state changes can be set by delay time by dimensioning R5 / C1.
  • the components T1, T2, T3, R2, R3 cause a level conversion of the positive voltage range 0 V ... Vpos of the drive logic in the negative voltage range 0 V ... Vg, nom of the gate drive.
  • the nominal gate voltage Vg, nom is the gate bias voltage provided by the module electronics for nominal Rx operation.
  • Fig. 10 shows a timing diagram for the different signals occurring between the components, as shown in the Fig. 9 can be transmitted.
  • the following signals are shown from top to bottom: first the receive reset signal RxReset, which can be input externally, including an exemplary receive signal RF-pwr, including the voltage difference ⁇ Vg, including the inverted output signal U3 Q of the comparator U3, including the output signal U2Y of the OR gate U2, including the digital control signal RxGate (eg obtained externally), including the output signal U1Y of the buffer amplifier U1, including the gate voltage Vg, including the output signal U4Y of the AND Gates U4, and at the bottom of the supply voltage Vd.
  • the receive reset signal RxReset which can be input externally, including an exemplary receive signal RF-pwr, including the voltage difference ⁇ Vg, including the inverted output signal U3 Q of the comparator U3, including the output signal U2Y of the OR gate U2, including the digital control signal RxGate (eg obtained externally), including
  • the time direction in Fig. 10 runs from left to right, so that initially at time t1, the digital control signal RxGate, for example, jumps from logic zero to logic one.
  • the output signals U1Y, U4Y of the buffer amplifier U1 and the AND gate U4 also change from logic zero to logic one.
  • the gate voltage Vg changes from 0V to the nominal gate voltage Vg, nom.
  • the supply voltage Vd changes from a zero value to the nominal supply voltage RxSupply.
  • a receive signal RF-Pwr is received externally.
  • a voltage difference ⁇ Vg exceeding a threshold value PRF sw is detected and ⁇ Vg jumps to logical one.
  • the inverted output signal U3 drops Q of comparator U3 from logic one to logical zero.
  • the output of AND gate U4Y falls from logic one to logic zero.
  • the output signal U2Y of the OR gate U2 drops from logic one to logical zero.
  • the drain voltage Vd can also fall to 0V.
  • the output signal U1Y of the buffer amplifier U1 drops from logic one to logic zero.
  • the gate voltage Vg is set to 0V. At this point the over-protection protection is fully activated.
  • the external received signal is over and falls to a logical zero value.
  • the voltage difference for the control voltage ⁇ Vg returns to a value 0.
  • the external reset signal RxReset is input. This can be triggered, for example, by the state change of the voltage difference ⁇ Vg at time t13.
  • the inverted output signal U3 Q of the comparator set back to the output value and the output U2Y of the OR gate U2 also set to the output value.
  • the output U1Y of the buffer amplifier U1 is set to logic one as a result.
  • the output signal becomes U4Y of the AND gate U4 is set to logical one.
  • the gate voltage Vg is reset to the nominal value Vg, nom.
  • the supply voltage Vd is set from 0V to the nominal supply voltage RxSupply. This restores normal reception mode.
  • the digital control signal RxGate is set from logic one to logic zero.
  • the output U1Y of the buffer amplifier U1 is set from logic one to logic zero and the output U4Y of the AND gate U4 is set from logic one to logic zero (but need not occur simultaneously).
  • the drain voltage Vd is reset to 0V.
  • gate voltage Vg is set to 0V. At this time, protection against overdrive leakage is completely activated in the transmit mode due to limited isolation.
  • the timing diagram of Fig. 10 thus corresponds to the control and control signals of the circuit according to Fig. 9 , where the temporal dependencies and the triggering processes of the respective state changes are visible.
  • the protection mechanism is triggered at time t5 by the increase of the input at the input of the T / R module RF power (RF-Pwr), which is above a defined threshold PRF, sw and an increase of the gate current and thus the over the Resistor R6 dropping voltage difference .DELTA.Vg causes. If this exceeds the threshold value ⁇ Vg, sw (at time t6), then U3 Q to "0" (at time t7) and consequently also the U4Y signal of the AND gate (at time t8) and finally the drain voltage of the amplifier 110Vd (at time t9). As long as it is not reset by means of RxReset (at time t14), this state is retained, even if the RF power at the module input is prematurely reduced.
  • RF-Pwr the T / R module RF power
  • the output U1Y of the buffer amplifier U1 is forced to 0 V (at time t10), and finally the gate voltage is also set to 0 V at low resistance (at time t11).
  • the comparator U3 is reset (at time t15) and then almost at the same time, ie without delay ⁇ d, the buffer amplifier U1 is activated (at time t16) and, provided RxGate is active, the Gate voltage Vg brought to the nominal gate voltage Vg, nom (at time t17).
  • Fig. 11 shows the principle of a test to demonstrate the effectiveness of the invention, including an existing receiving module 40 or front-end module (FE module) accordingly Fig. 3 was modified.
  • the test determines the influence of interference power on the RF characteristics of the receive path.
  • a first reference measurement the influence of RF overdriving in Rx mode on the RF characteristics of the FE module was investigated.
  • a permanently applied useful signal (Rx signal) is fed to the antenna port 710.
  • the interference signal is also fed to the antenna port in the form of a high power pulsed signal.
  • the supply voltage Vd of the amplifier 110 is also time modulated and synchronized with the interference signal at the antenna input 710, so that at the time of overdrive, the supply voltage Vd of the amplifier 110 is turned off.
  • the two switches 730, 740 are permanently in the Rx state during this measurement (ie, the transmit amplifier 750 is decoupled).
  • Fig. 12 shows the result of the test, wherein the timing of the reception gain after a short interference pulse with high power level ( ⁇ 1W), in conventional operation (lower curve 950) and in operation according to the invention (upper curve 750) is shown.
  • the first curve 950 represents the influence of the RF overdrive on the time course of the Rx amplification (reception amplification) of an HF front end with GaN RF components.
  • the second turn 750 in Fig. 12 is the result of this measurement on the same front end, after this according to the invention as in Fig. 3 shown modified and the points 1 and 2 were electrically connected.
  • the interference power of the HF override is identical in both cases.
  • the Rx gain is hardly affected by the RF overdrive.
  • the maximum deviation from the nominal Rx gain is only about 0.3 dB.
  • Fig. 13 illustrates the principle of another test to demonstrate the effectiveness of the invention on a T / R module 40 (transceiver module) in radar mode.
  • the examined T / R module corresponds to the front-end module 40 which was used for the tests described above (in Fig. 11 ), but in contrast thereto is additionally equipped with a so-called core chip (core chip, integrated circuit with the ability to manipulate both the transmit and the receive signal in magnitude and phase as well as to provide digital functionalities, for example for controlling the modulators) 770 ,
  • core chip core chip, integrated circuit with the ability to manipulate both the transmit and the receive signal in magnitude and phase as well as to provide digital functionalities, for example for controlling the modulators
  • a second RF signal (pulsed Tx signal) is fed to the Manifold Gate 720 as a result of short signal pulses and amplified by the HPA 750 to the high power transmit signal (pulsed and amplified Tx signal). From the HF power measured at the Manifold Gate 720, the time profile of the Rx gain is determined as a difference to the useful signal fed to the antenna port 720. This test was also performed first on the unmodified T / R module 40 and then on according to Fig. 3 modified T / R module 40 performed.
  • Fig. 14 Using the example of the above-described T / R module 40 without modification according to the invention (eg in a typical pulsed radar scenario) shows the time course of the Rx gain for three different power levels of the transmission power. Due to a limited isolation of the T / R switch 730 reaches a part of the transmission power to the input of the amplifier 110. Thus, a significant influence of the Rx gain by the transmission power is recognizable (even in radar operation). From a certain transmit power (eg> 35dBm), the pulse repetition time is insufficient to reach the nominal Rx gain again. This measurement was repeated for different transmission powers.
  • a certain transmit power eg> 35dBm
  • Fig. 15 the result of this series of measurements is shown, wherein a reception gain (at the time immediately before and immediately after a short transmission pulse) depending on the power level of the transmission signal for a typical Pulsradarszenario is shown.
  • the upper curve corresponds to the value of the Rx gain shortly before the start of the transmit pulse (Tx pulse).
  • the lower curve corresponds to the value of the Rx gain shortly after the end of the transmit pulse.
  • the Rx gain is about 8 dB lower than the nominal Rx gain or amplification, which results at a transmission power of 35 dBm.
  • Such a strong dependence of the RX gain on the transmit power is not acceptable for typical radar applications.
  • Receive gains shown show results of the same series of measurements (in the typical pulse radar scenario) on the same T / R module 40, but with dynamic drive of the gate voltage of the amplifier 110 according to the invention.
  • the resulting dependence of the Rx gain on the transmit power is marginal.
  • the maximum deviation from the nominal Rx gain is only about 0.35 dB at a transmission power of 41.5 dBm.
  • FIG. 17 Figure 4 shows the measured receive gain for both the T / R module 40 with the gate 100 of the amplifier 110 dynamically driven (upper two curves with nearly constant Rx gain) and the original T / R module without the dynamic drive (lower two curves). While the T / R module 40 is increasingly influenced in the form of a decrease of the Rx gain by the transmit pulse without dynamically driving the gate voltage Vg from a transmit power of 35 dBm, the Rx gain at the T / R module 40 is dynamic control of the gate voltage Vg according to the invention in a first approximation, regardless of the transmission power.
  • FIG. 12 shows a flowchart for a method for protecting a receive module 40 with an amplifier 110 or for protecting subsequent circuit electronics 60.
  • the method includes the steps of: amplifying S110 an input signal through the amplifier 110 and passing the amplified input signal to the subsequent circuit electronics 60, output S120 a control signal 125 when a potentially critical condition for the amplifier 110 or for the receiving module 40 or for the subsequent electronic circuit 60 occurs or imminent, and switching off S130 of the amplifier 110 in response to the control signal 125, wherein the switched-off amplifier 110 no amplification of signals at the input 112, but the signals at the input 112 by a partial or complete absorption or attenuates reflection.
  • the method can also be implemented on a control device (for example a radar system) in the form of software, which makes it possible to control the receiving module.
  • a control device for example a radar system
  • Further exemplary embodiments therefore also include a storage medium with a computer program stored thereon, which is designed to cause a device to carry out the previously described method when it runs on a processor (processing unit).
  • the storage medium may be a machine-readable medium including mechanisms for storing or transmitting data in a form readable by a machine (e.g., a computer).
  • the device may, for example, be a control module with a processor running the computer program.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

Eine Schaltungsanordnung zum Schutz eines Empfangsmoduls (40) oder einer nachfolgenden Schaltungselektronik (60) ist offenbart. Die Schaltungsanordnung umfasst: einen Verstärker (110) mit einem Eingang (112) und einem Ausgang (114), der mit der nachfolgenden Schaltungselektronik (60) koppelbar ist, ein Steuermodul (120), das ausgebildet ist, um bei einem potentiell kritischen Zustand für den Verstärker (110) oder für das Empfangsmodul (40) oder für die nachfolgende Schaltungselektronik (60) ein Steuersignal (125) auszugeben, und eine Abschalteinrichtung (130), die ausgebildet ist, um den Verstärker (110) in Antwort auf das Steuersignal (125) abzuschalten, wobei der abgeschaltete Verstärker (110) keine Verstärkung von Signalen am Eingang (112) durchführt, sondern die Signale am Eingang (112) durch eine teilweise oder vollständige Absorption oder Reflexion abschwächt.A circuit arrangement for protecting a receiving module (40) or a subsequent electronic circuit (60) is disclosed. The circuit arrangement comprises: an amplifier (110) having an input (112) and an output (114) which is connectable to the subsequent circuit electronics (60), a control module (120) adapted to be at a potentially critical state for output a control signal (125) to the amplifier (110) or to the receiving module (40) or to the subsequent electronic circuitry (60), and a shutdown device (130) adapted to operate the amplifier (110) in response to the control signal (110). 125), the switched-off amplifier (110) not amplifying signals at the input (112), but attenuating the signals at the input (112) by partial or total absorption or reflection.

Description

Die vorliegende Erfindung bezieht sich auf eine Schaltungsanordnung und ein Verfahren zum Schutz eines Empfangsmoduls und insbesondere auf ein Verfahren und eine Schaltungsanordnung in Sende-/Empfangsmodulen zur Verbesserung der Verträglichkeit bezüglich Empfangssignalen mit großem Leistungspegel.The present invention relates to a circuit arrangement and a method for protecting a receiving module, and more particularly to a method and a circuit arrangement in transmission / reception modules for improving the compatibility with respect to reception signals with a high power level.

Hintergrundbackground

Ein Problem bei Empfangsmodulen besteht in einer möglichen Übersteuerung eines Verstärkers im Empfangsmodul. Solche Übersteuerungen können durch innere oder äußere Störeinflüsse ausgelöst werden, wobei die Störeinflüsse beispielsweise unerwartete Störsignale oder eine Sendetätigkeit eines mangelnd isolierten Sendemoduls umfassen können. Als Resultat können unerwünschte Signale, die außerhalb eines Eingangspegelbereiches liegen, in dem Verstärker verstärkt werden, so dass die verstärkten Ausgangssignale ebenfalls außerhalb eines vorgegebenen Parameterbereiches liegen. Im einfachsten Fall führen solche Übersteuerungen zu einer Unterbrechung der Empfangstätigkeit des Empfangsmoduls, sie können im Extremfall jedoch bis hin zur Zerstörung des Eingangsmoduls oder einer nachfolgenden Elektronik führen.A problem with receiving modules is a possible overdriving of an amplifier in the receiving module. Such overloads can be triggered by internal or external interference, the interference can include, for example, unexpected interference or a transmission activity of a lack of isolated transmission module. As a result, unwanted signals that are outside an input level range can be amplified in the amplifier, so that the amplified output signals are also outside a predetermined parameter range. In the simplest case, such overloads lead to an interruption of the receiving activity of the receiving module, but in extreme cases, they can lead to the destruction of the input module or subsequent electronics.

Bei den Verstärkern im Eingangsmodul kann es sich beispielsweise um rauscharme Verstärker (LNAs) in Gallium Nitrid (GaN) Technologie handeln, die zwar erfahrungsgemäß hinsichtlich irreversibler Schäden sehr robust gegen große Hochfrequenz- (HF-) Leistungspegel sind, jedoch typischerweise nach einer solchen Stressbelastung zunächst ihre DC (DC=Gleichstrom) und HF Eigenschaften verändern.The amplifiers in the input module may be, for example, low noise amplifiers (LNAs) in gallium nitride (GaN) technology, which are known to be very robust against large radio frequency (RF) power levels for irreversible damage, but typically after such stress first change their DC (DC) and HF characteristics.

Die Erholdauer nach einer Stressbelastung, d.h. die Zeit, bis die ursprünglichen DC und HF Eigenschaften wieder hinreichend hergestellt sind, hängt stark von der Ausprägung der Stressbelastung ab. In Sende-/Empfangsmodulen (T/R-Modulen) können solche Stressbelastungen beispielsweise durch Störer verursacht werden. Bedingt durch eine begrenzte Isolation zwischen dem Sende- und dem Empfangspfad im T/R-Modul kann es wie gesagt auch im regulären Sendebetriebszustand zu einer Übersteuerung des Empfangsverstärkers kommen. Ohne geeignete Gegenmaßnahmen ist ein T/R-Modul dann für eine bestimmte Zeit nicht oder nur eingeschränkt empfangsfähig. Darüber hinaus besteht infolge der hohen Leistungsverträglichkeit und Leistungsdichte der GaN Technologie und der damit verbundenen hohen Leistungspegel am Verstärkerausgang ohne geeignete Gegenmaßnahmen für die dem Verstärker nachfolgende Niederleistungselektronik die Gefahr irreversibler Schäden bis hin zur Zerstörung.The duration of the visit after a stress load, ie the time until the original DC and HF properties are sufficiently restored, strongly depends on the severity of the stress. In transmission / reception modules (T / R modules), such stress levels can be caused, for example, by interferers. Due to a limited isolation between the transmission and the reception path in the T / R module, as already stated, in the regular transmission operating state an overdriving of the reception amplifier may occur. Without suitable countermeasures, a T / R module will not be able to receive or will only be able to receive a limited amount of time for a certain period of time. In addition, due to the high power compatibility and power density of the GaN technology and the associated high power level at the amplifier output without suitable countermeasures for the low-power electronics following the amplifier there is a risk of irreversible damage to destruction.

In Fig. 19 ist ein LNA gemäß Stand der Technik vereinfacht dargestellt. Im Wesentlichen besteht dieser Verstärker aus einem oder mehreren HF-Transistoren 915 zur rauscharmen Verstärkung analoger Hochfrequenz-Signale, einem eingangsseitigen Anpassungsnetzwerk 916 (Eingangs-MN; engl.: input matching network) und einem ausgangsseitigen Anpassungsnetzwerk 918 (Ausgangs-MN engl.: output matching network). Der HF-Transistor 915 ist zwischen einer Masse 80 und einem Anschluss für eine Versorgungsspannung Vd angeordnet, wobei die Versorgungsspannung Vd beispielsweise an einem Drain-Anschluss (Drain=Transistor-Senke) als Drain-Spannung an dem Transistor 915 und die Masse 925 beispielsweise an einem Source-Anschluss (Source=Transistor-Quelle) angelegt wird.In Fig. 19 For example, a prior art LNA is shown in simplified form. In essence, this amplifier consists of one or more RF transistors 915 for low noise amplification of analog radio frequency signals, an input matching network 916 (input MN) and an output matching network 918 (output MN: output matching network). The RF transistor 915 is arranged between a ground 80 and a terminal for a supply voltage Vd, wherein the supply voltage Vd, for example, at a drain terminal (drain = transistor drain) as a drain voltage to the transistor 915 and the ground 925, for example a source (source = transistor source) is applied.

Ferner weist der HF-Transistor 915 einen Steueranschluss (Gate) auf, der über das eingangsseitige Anpassungsnetzwerk 916 an einen Eingang (RF in) koppelt und außerdem über einen ersten Filter 930 und einen Vorwiderstand Rg an die Gate-Spannung (Steuerspannung) Vg koppelt. Der erste Filter 930 umfasst eine erste Induktivität (z.B. eine Spule), die in Reihe zwischen dem Vorwiderstand Rg und dem Steueranschluss des Transistors 915 geschaltet ist, und eine erste Kapazität (z.B. einen Kondensator), die einen Knoten zwischen dem Vorwiderstand Rg und der ersten Induktivität mit Masse 80 verbindet. Zwischen dem HF-Transistor 915 und dem Anschluss für die Versorgungsspannung Vd ist ein zweiter Filter 940 ausgebildet, der eine seriell geschaltete zweite Induktivität und eine zweite Kapazität aufweist, die den Anschluss für die Versorgungsspannung Vd mit Masse verbindet. Das ausgangsseitige Anpassungsnetzwerk 918 ist zwischen einem Ausgang (RF out) und dem beispielhaften Drain-Anschluss des Transistors 915 geschaltet.Furthermore, the RF transistor 915 has a control terminal (gate) which couples via the input-side matching network 916 to an input (RF in) and also via a first filter 930 and a resistor Rg to the gate voltage (control voltage) Vg coupled. The first filter 930 includes a first inductor (eg, a coil) connected in series between the series resistor Rg and the control terminal of the transistor 915, and a first capacitor (eg, a capacitor) connecting a node between the series resistor Rg and the first Inductance to ground 80 connects. Between the RF transistor 915 and the connection for the supply voltage Vd, a second filter 940 is formed, which has a serially connected second inductance and a second capacitance, which connects the terminal for the supply voltage Vd to ground. The output matching network 918 is connected between an output (RF out) and the exemplary drain of the transistor 915.

Mit Hilfe der passiven Bauteile (dem Vorwiderstand Rg, den Induktivitäten und den Kapazitäten) werden somit dem HF-Transistor 915 Gate-seitig die Gate-Spannung Vg und Drain-seitig die Betriebsspannung Vd zugeführt. Der Vorwiderstand Rg in der Zuführung der Steuerspannung Vg dient der Begrenzung des Gate-Stroms.With the aid of the passive components (the series resistor Rg, the inductances and the capacitances), the gate voltage Vg and the drain side the operating voltage Vd are thus supplied to the RF transistor 915 on the gate side. The series resistor Rg in the supply of the control voltage Vg serves to limit the gate current.

Um die oben beschriebene Übersteuerung zu vermeiden, sind derzeit T/R-Module mit einem Leistungsbegrenzer (Powerlimiter) ausgestattet, der vor dem rauscharmen Verstärker (LNA) angeordnet wird (nicht in der Fig. 19 gezeigt). Dieser begrenzt die HF-Leistung, die den LNA erreicht und verhindert somit, dass sich die Eigenschaften des LNA bei einem Störszenario ändern. Der größte Nachteil ist dabei, dass der Limiter immer verlustbehaftet ist und somit auch im Normalbetrieb das Empfangssignal bedämpft. Als Folge daraus verschlechtert sich die Rauschzahl der Empfangskette.To avoid the overload described above, T / R modules are currently equipped with a power limiter (power limiter), which is placed in front of the low noise amplifier (LNA) (not in the Fig. 19 shown). This limits the RF power reaching the LNA and thus prevents the characteristics of the LNA from changing in a jamming scenario. The biggest disadvantage is that the limiter is always lossy and thus dampens the received signal even in normal operation. As a result, the noise figure of the receiving chain deteriorates.

Daher besteht ein Bedarf nach alternativen Möglichkeiten, die einen zuverlässigen Schutz vor Übersteuerungen bieten, ohne dabei den Normalbetrieb einzuschränken.Therefore, there is a need for alternative capabilities that provide reliable protection against overload without limiting normal operation.

ZusammenfassungSummary

Die oben genannte Aufgabe wird durch eine Schaltungsanordnung nach Anspruch 1 und ein Verfahren nach Anspruch 14 gelöst. Die abhängigen Ansprüche beziehen sich auf vorteilhafte Weiterbildungen der Schaltungsanordnung nach Anspruch 1.The above object is achieved by a circuit arrangement according to claim 1 and a method according to claim 14. The dependent claims relate to advantageous developments of the circuit arrangement according to claim 1.

Die vorliegende Erfindung bezieht sich auf eine Schaltungsanordnung, die zum Schutz eines Empfangsmoduls oder einer nachfolgenden Schaltungselektronik geeignet ist. Die Schaltungsanordnung umfasst: einen Verstärker mit einem Eingang und einem Ausgang, der mit der nachfolgenden Schaltungselektronik koppelbar ist, ein Steuermodul, das ausgebildet ist, um bei einem potentiell kritischen Zustand für den Verstärker oder für das Empfangsmodul oder für die nachfolgende Schaltungselektronik ein Steuersignal auszugeben, und eine Abschalteinrichtung, die ausgebildet ist, um den Verstärker in Antwort auf das Steuersignal abzuschalten, wobei der abgeschaltete Verstärker keine Verstärkung von Signalen am Eingang durchführt.The present invention relates to a circuit arrangement which is suitable for protecting a receiving module or a subsequent electronic circuit. The circuit arrangement comprises: an amplifier having an input and an output which can be coupled to the subsequent electronic circuit, a control module which is designed to output a control signal at a potentially critical state for the amplifier or for the receiver module or for the subsequent electronic circuit, and a turn-off device configured to turn off the amplifier in response to the control signal, wherein the switched-off amplifier does not amplify signals at the input.

Im Gegensatz zum Stand der Technik werden somit während des kritischen Zustandes selbst Signale geringer Leistung nicht mehr verstärkt. Es versteht sich, dass "keine Verstärkung von Signalen" nicht notwendigerweise heißt, dass der Verstärker Eingangssignale nicht ändert, sondern lediglich, dass die übliche Verstärkung des Verstärkers (nominale Verstärkung) nicht ansatzweise erreicht wird und dass Signale am Eingang ganz oder teilweise absorbiert und/oder reflektiert werden. Beispielsweise soll ein abgeschalteter Verstärker höchstens 30% oder höchstens 10% oder nicht mehr als 1% seiner nominellen Verstärkerleistung liefern. Hiermit soll verhindert werden, dass der HF-Verstärker beeinträchtigt oder die nachfolgende Elektronik durch überhöhte Leistungspegel gestresst oder negativ beeinflusst wird.In contrast to the prior art, even signals of low power are thus no longer amplified during the critical state. It will be understood that "no amplification of signals" does not necessarily mean that the amplifier does not change input signals, but merely that the usual gain of the amplifier (nominal gain) is not rudimentary and that signals at the input are totally or partially absorbed and / or or reflected. For example, a powered off amplifier should deliver no more than 30%, or no more than 10%, or no more than 1% of its nominal amplifier power. This is to prevent the HF amplifier from being affected or the subsequent electronics being stressed or negatively influenced by excessive power levels.

Kritische Zustände sind beispielsweise: eine potentielle Übersteuerung des Verstärkers, ein Überschreiten eines Schwellenwertes für Signalpegel am Ausgang des Verstärkers, ein Senden von Signalen durch ein benachbartes oder ein integriertes Sendemodul oder andere Ereignisse, die das Empfangsmodul und die nachfolgende Schaltungselektronik beeinträchtigen könnten oder die das Empfangsmodul für eine (längere) Zeitdauer außer Betrieb setzen könnten. Damit sollen beispielsweise Situationen vermieden werden, von denen sich die Elektronik nur nach längeren Erholungsphasen erholen kann. Außerdem kann mit den Schwellenwerten ein normaler bzw. gewünschter Arbeitsbereich definiert werden, innerhalb dessen das Empfangsmodul und die nachfolgende Schaltungselektronik normal arbeiten können.Critical states include, for example: potential overdriving of the amplifier, exceeding a threshold level for signal levels at the output of the amplifier, sending signals through an adjacent or integrated transmitter module, or other events that could affect the receiver module and subsequent circuit electronics or the receiver module could be put out of service for a (longer) period of time. This should be used, for example, to avoid situations from which the electronics can recover only after longer periods of recovery. In addition, a normal or desired working range can be defined with the threshold values within which the receiving module and subsequent circuit electronics can operate normally.

Bei weiteren Ausführungsbeispielen umfasst die Schaltungsanordnung einen Anschluss für eine Versorgungsspannung, einen Anschluss für eine Steuerspannung und eine Masse. Der Verstärker umfasst zumindest einen Transistor (z.B. einen Feldeffekttransistor), der einen Strompfad zwischen dem Anschluss für die Versorgungsspannung und der Masse bereitstellt, wobei der Strompfad über ein Eingangssignal am Eingang und über die Steuerspannung steuerbar ist. Dies kann beispielsweise dadurch erreicht werden, dass die Steuerspannung als auch der Eingang an den Steueranschluss (Gate) des Transistors koppeln. Die Abschalteinrichtung ist ausgebildet, um einen Stromfluss entlang des Strompfades durch den Transistor beim Abschalten zu verhindern oder zumindest deutlich zu verringern.In further embodiments, the circuit arrangement comprises a connection for a supply voltage, a connection for a control voltage and a ground. The amplifier comprises at least one transistor (e.g., a field effect transistor) providing a current path between the supply voltage terminal and the ground, the current path being controllable via an input signal at the input and via the control voltage. This can be achieved, for example, by coupling the control voltage as well as the input to the control terminal (gate) of the transistor. The turn-off device is designed to prevent or at least significantly reduce current flow along the current path through the transistor during turn-off.

Die Versorgungsspannung definiert beispielsweise die Drain-Spannung des Transistors und die Steuerspannung definiert einen Spannungswert an dem Gate-Anschluss des Transistors, wobei die Steuerspannung beispielsweise den Arbeitspunkt des Transistors festlegt, so dass das zu verstärkende Signal (kleine) Variationen dieses Arbeitspunktes darstellen.The supply voltage defines, for example, the drain voltage of the transistor and the control voltage defines a voltage value at the gate terminal of the transistor, the control voltage setting, for example, the operating point of the transistor, so that the signal to be amplified represent (small) variations of this operating point.

Bei weiteren Ausführungsbeispielen umfasst das Steuersignal ein erstes Steuersignal und/oder ein zweites Steuersignal und die Abschalteinrichtung einen ersten Modulator und/oder einen zweiten Modulator. Der erste Modulator ist beispielsweise ausgebildet, um in Antwort auf das erste Steuersignal die Steuerspannung auf ein Nullpotential zu legen, und der zweite Modulator ist beispielsweise ausgebildet, um in Antwort auf das zweite Steuersignal die Versorgungsspannung auf ein Nullpotential zu legen. Das Nullpotential kann jedes Potential umfassen, welches einen Stromfluss innerhalb des beispielhaften Transistors oder des Verstärkers verhindert oder soweit verringert, dass der Verstärker seine nominelle Verstärkung nicht erreichen kann. Beispielsweise kann das Nullpotential den Strompfad durch den Verstärker schließen (z.B. einen Feldeffekttransistor abschnüren), wobei das Nullpotential durch die Masse gegeben sein kann.In further exemplary embodiments, the control signal comprises a first control signal and / or a second control signal and the turn-off device comprises a first modulator and / or a second modulator. The first modulator is configured, for example, to set the control voltage to a zero potential in response to the first control signal, and the second modulator is configured, for example, to set the supply voltage to a zero potential in response to the second control signal. The zero potential may include any potential that prevents or reduces current flow within the exemplary transistor or amplifier so that the amplifier can not reach its nominal gain. For example, the zero potential may close the current path through the amplifier (eg pinch off a field effect transistor), where the zero potential can be given by the ground.

Bei weiteren Ausführungsbeispielen ist die Steuerspannung über einen variablen Vorwiderstand steuerbar, wobei das Steuermodul ausgebildet ist, um einen Widerstandswert des variablen Vorwiderstands während des kritischen Zustandes zu verringern.In further embodiments, the control voltage is controllable via a variable series resistor, wherein the control module is designed to reduce a resistance value of the variable series resistor during the critical state.

Bei weiteren Ausführungsbeispielen umfasst die Abschalteinrichtung einen Schalter zur Überbrückung des Vorwiderstands und das Steuermodul ist ausgebildet, um den Schalter bei Vorliegen des kritischen Zustandes zu aktivieren und so den Vorwiderstand zu überbrücken. Das Überbrücken des Vorwiderstandes bietet den Vorteil, dass die Spannung, die an dem Steueranschluss anliegt, beispielsweise möglichst schnell auf ein Nullpotential gelegt werden kann, um so den Verstärker möglichst schnell abzuschalten.In further embodiments, the turn-off device comprises a switch for bridging the series resistor and the control module is designed to activate the switch in the presence of the critical state and thus to bridge the series resistor. The bridging of the series resistor has the advantage that the voltage applied to the control terminal, for example, can be set as quickly as possible to a zero potential, so as to turn off the amplifier as quickly as possible.

Bei weiteren Ausführungsbeispielen zeigt das erste Steuersignal und/oder das zweite Steuersignal einen zukünftigen kritischen Zustand an, und das Steuermodul ist ausgebildet, um das zweite Steuersignal zeitlich vor dem ersten Steuersignal auszugeben, um die Versorgungsspannung vor der Steuerspannung auf das Nullpotential zu setzen. Beispielswiese kann dazu zwischen dem zweiten Steuersignal und dem ersten Steuersignal eine Schutzzeit ausgebildet sein. Eine solche Schutzzeit dient dazu, dass selbst unter Berücksichtigung von Signallaufzeiten und von Schaltzeiten der unterschiedlichen Bauelemente in der Schaltungsanordnung sichergestellt wird, dass in dem Moment, wenn am Steueranschluss das Potential auf null gesetzt wird, entlang des Strompfades durch den Verstärker kein Spannungsabfall anliegt. Die Schutzzeiten werden somit entsprechend den ausgebildeten Bauelementen gewählt und können insofern frei gewählt werden, solange die zuvor genannte Bedingung erfüllt ist.In further embodiments, the first control signal and / or the second control signal indicates a future critical state, and the control module is configured to output the second control signal in time before the first control signal to set the supply voltage before the control voltage to the zero potential. For example, a guard time may be formed between the second control signal and the first control signal. Such a guard time ensures that even taking into account signal propagation times and switching times of the different components in the circuit arrangement ensures that at the moment when the potential at the control terminal is set to zero, no voltage drop along the current path through the amplifier. The guard times are thus selected according to the trained components and can be chosen freely insofar as the aforementioned condition is met.

Bei weiteren Ausführungsbeispielen ist der zukünftige kritische Zustand ein bevorstehendes Senden eines Sendesignals und das Steuermodul ist weiter ausgebildet, um das erste Steuersignal vor einem Zeitpunkt des bevorstehenden Sendens des Sendesignals auszugeben. Hierbei kann ebenfalls eine weitere Schutzzeit vorgesehen sein, die wiederum so gewählt werden kann, dass die Spannung an dem Steueranschluss erst auf null gesetzt wird, wenn entlang des Strompfades durch den Verstärker kein Spannungsabfall vorliegt bzw. der Transistor abgeschnürt ist.In further embodiments, the future critical state is an upcoming transmission of a transmit signal and the control module is farther configured to output the first control signal before a time of the upcoming transmission of the transmission signal. In this case, a further protection time can also be provided, which in turn can be selected so that the voltage at the control terminal is not set to zero until there is no voltage drop along the current path through the amplifier or the transistor is pinched off.

Bei weiteren Ausführungsbeispielen umfasst das Steuermodul eine erste Auslöseschaltung und/oder eine zweite Auslöseschaltung. Die erste Auslöseschaltung kann ausgebildet sein, um beim Überschreiten eines Mindeststroms entlang des Strompfades durch den Transistor das erste Steuersignal und/oder zweite Steuersignal auszugeben. Die zweite Auslöseschaltung kann ausgebildet sein, um beim Überschreiten eines weiteren Mindeststroms durch den Anschluss für die Steuerspannung des Transistors das erste Steuersignal und/oder zweite Steuersignal auszugeben. Die erste Auslöseschaltung detektiert somit den Strom entlang des Strompfades durch den Transistor und nutzt das Überschreiten eines Schwellenwertes von diesem Strom als ein Trigger-Signal für das Abschalten des Transistors. Als weitere Möglichkeit, das Abschalten des Transistors auszulösen, detektiert die zweite Auslöseschaltung den Strom durch den Anschluss für die Steuerspannung, um basierend auf diesem Strom die Abschaltung auszulösen. Es versteht sich, dass beide Auslöseschaltungen dazu genutzt werden können, um gesteuert durch das erste Steuersignal und/oder das zweite Steuersignal sowohl den Anschluss für die Versorgungsspannung als auch den Anschluss für die Steuerspannung auf ein Nullpotential zu legen. Es handelt sich somit um zwei unterschiedliche Detektionsmechanismen, die einen potentiell kritischen Zustand des Verstärkers anzeigen können.In further embodiments, the control module comprises a first trigger circuit and / or a second trigger circuit. The first triggering circuit can be designed to output the first control signal and / or the second control signal when a minimum current is exceeded along the current path through the transistor. The second triggering circuit can be designed to output the first control signal and / or the second control signal when a further minimum current through the connection for the control voltage of the transistor is exceeded. The first trigger circuit thus detects the current along the current path through the transistor and utilizes the exceeding of a threshold of that current as a trigger signal for turning off the transistor. As a further possibility to trigger the switching off of the transistor, the second trigger circuit detects the current through the connection for the control voltage in order to trigger the switch-off based on this current. It is understood that both trigger circuits can be used to set both the supply voltage terminal and the control voltage terminal to a zero potential under the control of the first control signal and / or the second control signal. These are thus two different detection mechanisms that can indicate a potentially critical condition of the amplifier.

Bei weiteren Ausführungsbeispielen umfasst die erste Auslöseschaltung zumindest ein Bauelement, über das beim Überschreiten des Mindeststroms eine Mindestspannung abfällt. Das Bauelement kann z.B. einen Transistor, einen Widerstand oder ein anderes geeignetes Bauteil umfassen, welches zur Stromdetektion geeignet ist. Dieses Überschreiten kann detektiert werden und das erste Steuersignal und/oder zweite Steuersignal liefern. Die zweite Auslöseschaltung kann ebenfalls zumindest ein Bauelement umfassen, über das beim Überschreiten des weiteren Mindeststroms eine weitere Mindestspannung abfällt. Dieses Überschreiten kann ebenfalls detektiert werden und das erste Steuersignal und/oder zweite Steuersignal liefern. Die Mindestströme werden somit in Spannungen umgewandelt, wobei die entsprechenden Mindestwerte durch Widerstände oder andere passive Bauelemente kodiert sein können und Schwellenwerte definieren.In further exemplary embodiments, the first triggering circuit comprises at least one component via which a minimum voltage drops when the minimum current is exceeded. The device may comprise, for example, a transistor, a resistor or another suitable component which is suitable for current detection. This exceeding can be detected and provide the first control signal and / or second control signal. The second triggering circuit can likewise comprise at least one component, via which a further minimum voltage drops when the further minimum current is exceeded. This exceeding can also be detected and deliver the first control signal and / or the second control signal. The minimum currents are thus converted into voltages, the corresponding minimum values being able to be coded by resistors or other passive components and defining threshold values.

Bei weiteren Ausführungsbeispielen umfasst die zweite Auslöseschaltung eine Verzögerungsschaltung, die ausgebildet ist, um das erste Steuersignal zeitlich verzögert nach einem Signal, das ein Überschreiten des Mindestspannungsabfalls anzeigt, auszugeben, um so den Anschluss für die Versorgungsspannung vor dem Anschluss für die Steuerspannung auf ein Nullpotential zu setzen. Die Verzögerungsschaltung dient somit der Einhaltung der Schutzzeiten, die durch eine Auswahl für die Widerstände/Kapazitäten eingestellt werden können, so dass die Versorgungsspannung vor der Steuerspannung abgeschaltet wird.In further embodiments, the second trigger circuit includes a delay circuit configured to output the first control signal delayed in time from a signal indicating that the minimum voltage drop has been exceeded so as to supply the supply voltage terminal prior to the control voltage terminal to a zero potential put. The delay circuit thus serves to maintain the guard times, which can be adjusted by a selection for the resistors / capacitors, so that the supply voltage is switched off before the control voltage.

Bei weiteren Ausführungsbeispielen ist die Schaltungsanordnung ausgebildet, um ein Rücksetzsignal zu empfangen und das Steuermodul ist ausgebildet, um das Signal, das ein Überschreiten des Mindestspannungsabfalls anzeigt, bis zum Empfang des Rücksetzsignals auszugeben. Dieser Feststellmechanismus (engl. latching) soll verhindern, dass ein vorzeitiges Reaktivieren des Verstärkers ausgelöst wird. Außerdem kann dieses "Fixieren" des kritischen Zustandes dazu dienen, dass bei einem Aussenden eines Sendesignals (als potentiell kritischer Zustand) der Verstärker erst dann wieder aktiviert wird, wenn das Sendesignal bereits beendet wurde.In further embodiments, the circuitry is configured to receive a reset signal, and the control module is configured to output the signal indicative of exceeding the minimum voltage drop until receipt of the reset signal. This latching mechanism is designed to prevent premature reactivation of the amplifier from being triggered. In addition, this "fixation" of the critical state can serve to ensure that when a transmission signal is transmitted (as a potentially critical state), the amplifier is not reactivated until the transmission signal has already ended.

Bei weiteren Ausführungsbeispielen ist die erste Auslöseschaltung ausgebildet, um bei einem Unterschreiten eines Minimalstroms entlang des Strompfades das erste Steuersignal und/oder das zweie Steuersignal aufzuheben. Die zweite Auslöseschaltung kann außerdem ausgebildet sein, um bei einem Unterschreiten eines weiteren Minimalstroms durch den Anschluss für die Steuerspannung des Transistors das erste Steuersignal und/oder zweite Steuersignal aufzuheben, wobei der Minimalstrom kleiner ist als der Mindeststrom. Eine Aufhebung des ersten Steuersignals und/oder des zweiten Steuersignals bewirkt eine Rückkehr in einen normalen Betriebsmodus. Der normale Betriebsmodus kann durch ein Anlegen einer nominellen Versorgungsspannung (Drain-Spannung) und einer nominellen Steuerspannung (Gate-Spannung) gekennzeichnet seinIn further exemplary embodiments, the first triggering circuit is designed to cancel the first control signal and / or the second control signal when the minimum current drops below the current path. The second triggering circuit can also be designed to fall below a further minimum current through the terminal for the control voltage of the transistor to cancel the first control signal and / or second control signal, wherein the minimum current is less than the minimum current. A cancellation of the first control signal and / or the second control signal causes a return to a normal operating mode. The normal mode of operation may be characterized by application of a nominal supply voltage (drain voltage) and a nominal control voltage (gate voltage)

Beispielsweise ist der Mindeststrom 1 mA und der Minimalstrom ist beispielsweise 0,5 mA. Die Erfindung ist jedoch nicht auf diese spezifischen Werte eingeschränkt, stattdessen sind diese Werte nahezu frei wählbar - zumindest so lange sichergestellt ist, dass weder das Empfangsmodul noch die nachfolgende Schaltungselektronik beschädigt werden (der Verstärker kann beispielsweise deutlich höhere Ströme aushalten als die nachfolgende Schaltungselektronik). Außerdem sollte der Abstand zwischen dem Mindeststrom und dem Minimalstrom so groß gewählt sein, dass ein Schwingverhalten zwischen den beiden Zuständen (normaler Betriebsmodus und kritischer Zustand) möglichst verhindert wird. Beispielsweise sollten stets vorhandene Fluktuationen (z.B. durch Rauschen) nicht zu einem Zustandswechsel führen.For example, the minimum current is 1 mA and the minimum current is 0.5 mA, for example. However, the invention is not limited to these specific values, but these values are almost freely selectable - at least as long as it is ensured that neither the receiving module nor the subsequent circuit electronics are damaged (for example, the amplifier can withstand much higher currents than the subsequent circuit electronics). In addition, the distance between the minimum current and the minimum current should be chosen so large that a vibration behavior between the two states (normal operating mode and critical state) is prevented as possible. For example, always present fluctuations (e.g., noise) should not result in a change of state.

Bei weiteren Ausführungsbeispielen umfasst die Schaltungsanordnung ein oder mehrere Anpassungsnetzwerke. Zum Beispiel kann sowohl auf der Eingangsseite als auch auf der Ausgangsseite ein Anpassungsnetzwerk vorhanden sein, um beispielsweise die Impedanzen anzupassen. Außerdem können (Tiefpass-) Filter vorhanden sein, die beispielsweise verhindern, dass Hochfrequenzsignale sowohl am Eingang als auch am Ausgang des Verstärkers in die entsprechende Versorgungselektronik gelangen können.In further embodiments, the circuitry includes one or more matching networks. For example, there may be a matching network on both the input side and the output side, for example, to adjust the impedances. In addition, (low-pass) filters can be present, which prevent, for example, that high-frequency signals at both the input and the output of the amplifier can reach the corresponding supply electronics.

Die vorliegende Erfindung bezieht sich auch auf ein Sende-/Empfangsmodul mit einer zuvor beschriebenen Schaltungsanordnung. Außerdem bezieht sich die Erfindung auf eine Radaranlage mit einer zuvor beschriebenen Schaltungsanordnung.The present invention also relates to a transceiver module having a previously described circuitry. In addition, the invention relates to a radar with a previously described circuit arrangement.

Es versteht sich, dass sich die Erfindung auf beliebige Verstärker und nicht zwingend auf rauscharme Verstärker bezieht, auch wenn dies eine bevorzugte Anwendung darstellt. Daher ist der rauscharme Verstärker, auf dem häufig in der Beschreibung Bezug genommen wird, lediglich als ein mögliches Beispiel zu verstehen.It will be understood that the invention relates to any amplifier and not necessarily to low-noise amplifiers, although this is a preferred application. Therefore, the low-noise amplifier, which is often referred to in the description, is to be understood as merely a possible example.

Die vorliegende Erfindung bezieht sich auch auf ein Verfahren zum Schutz eines Empfangsmoduls mit einem Verstärker oder zum Schutz einer nachfolgenden Schaltungselektronik. Das Verfahren umfasst ein Verstärken eines Eingangssignals durch den Verstärker und ein Weiterleiten des verstärkten Eingangssignals an die nachfolgende Schaltungselektronik. Das Verfahren umfasst weiter ein Ausgeben eines Steuersignals, wenn ein potentiell kritischer Zustand für den Verstärker oder für das Empfangsmodul oder für die nachfolgende Schaltungselektronik auftritt oder bevorsteht. Das Verfahren umfasst außerdem ein Abschalten des Verstärkers in Antwort auf das Steuersignal, wobei der abgeschaltete Verstärker keine Verstärkung von Signalen am Eingang durchführt.The present invention also relates to a method for protecting a receiving module with an amplifier or for protecting subsequent electronic circuitry. The method includes amplifying an input signal through the amplifier and forwarding the amplified input signal to the subsequent circuit electronics. The method further includes outputting a control signal when a potentially critical condition for the amplifier or for the receiving module or for the subsequent circuit electronics occurs or is imminent. The method also includes turning off the amplifier in response to the control signal, wherein the powered-off amplifier does not amplify signals at the input.

Wenn der kritische Zustand ein bevorstehendes Senden eines Sendesignals ist, kann das Verfahren ein Ausgeben des Steuersignals vor einem Zeitpunkt des bevorstehenden Sendens des Sendesignals umfassen. Wenn der kritische Zustand ein unvorhergesehenes Störsignal von einer unbekannten Quelle ist, kann das Verfahren ein Detektieren eines Überschreitens eines Mindeststromes in dem Verstärker und, in Antwort darauf, ein Erzeugen des Steuersignals umfassen.When the critical state is an upcoming transmission of a transmission signal, the method may include outputting the control signal prior to a time of the upcoming transmission of the transmission signal. If the critical condition is an unforeseen noise signal from an unknown source, the method may include detecting a transgression of a minimum current in the amplifier and, in response, generating the control signal.

Alle zuvor beschriebenen Funktionen der Schaltanordnung können als weitere optionale Verfahrensschritte in dem Verfahren umgesetzt sein.All the above-described functions of the switching arrangement can be implemented as further optional method steps in the method.

Dieses Verfahren kann ebenfalls in Form von Anweisungen in Software oder auf einem Computerprogrammprodukt implementiert oder gespeichert sein, wobei die gespeicherten Anweisungen in der Lage sind, die Schritte nach dem Verfahren auszuführen, wenn das Verfahren auf einem Prozessor (z.B. in einem Steuergerät eines Empfangsmoduls oder eine Radaranlage) läuft. Daher bezieht sich die vorliegende Erfindung ebenfalls auf ein Computerprogrammprodukt mit darauf gespeichertem Software-Code (Softwareanweisungen), die ausgebildet sind, um eines der zuvor beschriebenen Verfahren auszuführen oder Funktionen bereitzustellen, wenn der Software-Code durch eine Verarbeitungseinheit ausgeführt wird. Die Verarbeitungseinheit kann jede Form von Computer oder Steuereinheit sein, die einen entsprechenden Mikroprozessor aufweist, der einen Software-Code ausführen kann.This method may also be implemented or stored in the form of instructions in software or on a computer program product, wherein the stored instructions are capable of performing the steps of the method when the method is run on a processor (eg, in a controller a receiving module or a radar system) is running. Therefore, the present invention also relates to a computer program product having software code (software instructions) stored thereon configured to perform one of the above-described methods or to provide functions when the software code is executed by a processing unit. The processing unit may be any form of computer or control unit having a corresponding microprocessor capable of executing a software code.

Ausführungsbeispiele lösen die oben genannte technische Aufgabe durch einen Verstärker, der während der HF-Übersteuerung in einen Zustand versetzt wird, in dem die erhöhte HF-Leistung den Verstärker nicht mehr in seinen DC- und HF-Eigenschaften verändert.Embodiments solve the above-mentioned technical problem by means of an amplifier, which is placed during the RF overdrive in a state in which the increased RF power does not change the amplifier in its DC and RF characteristics.

Ausführungsbeispiele bieten die folgenden Vorteile. Ein Limiter, der bei konventionellen Systemen eine Leistung am Eingang des Verstärkers begrenzt, ist nicht notwendig. Damit verbessern sich die Rausch- und Linearitätseigenschaften des Empfangspfads. Die Schaltungsanordnung schützt den Verstärker vor Veränderung seiner DC- und HF-Eigenschaften im Fall eines erhöhten Leistungspegels des Empfangssignals. Weiterhin wird im Störfall durch die Schaltungsanordnung der Stromverbrauch des Verstärkers gesenkt, indem der Verstärker ausgeschaltet wird. Darüber hinaus wird auch der Leistungspegel am Ausgang des Verstärkers begrenzt.Embodiments offer the following advantages. A limiter that limits power at the input of the amplifier in conventional systems is not necessary. This improves the noise and linearity characteristics of the receive path. The circuitry protects the amplifier from changing its DC and RF characteristics in the event of an increased power level of the received signal. Furthermore, in the event of a fault, the current consumption of the amplifier is lowered by the amplifier being switched off. In addition, the power level at the output of the amplifier is also limited.

Damit wird gleichzeitig verhindert, dass die Niederleistungselektronik hinter dem Verstärker gestresst oder gar zerstört wird. Die Schaltungsanordnung gemäß der Erfindung hat im typischen Empfangsbetrieb, d.h. im Empfangsfall ohne Störer, keine Auswirkung auf die DC- und HF-Eigenschaften des T/R-Moduls wie Verstärkung, Rauschzahl und Linearität.This prevents at the same time that the low-power electronics behind the amplifier are stressed or even destroyed. The circuit arrangement according to the invention has in the typical receiving operation, i. in case of reception without interferer, no effect on the DC and RF characteristics of the T / R module such as gain, noise figure and linearity.

Die Schaltungsanordnung gemäß Ausführungsbeispielen der vorliegenden Erfindung ist somit insbesondere in Radaranlagen eingesetzt, obwohl die vorliegende Erfindung darauf nicht eingeschränkt sein soll. Sie kann vielmehr auch in Kommunikationsanlagen zur Anwendung kommen, um die Empfangselektronik vor Störsignalen oder anderen HF-Übersteuerungen zu schützen.The circuit arrangement according to embodiments of the present invention is thus used in particular in radar systems, although the present Invention should not be limited thereto. On the contrary, it can also be used in communication systems in order to protect the receiving electronics from interference signals or other HF overrides.

Im Rahmen der vorliegenden Erfindung sollen sich die Begriffe "verbinden" und "schalten" insbesondere auf elektrische Verbindungen und elektrische Verschaltungen beziehen und nur in soweit einschränkend sein, dass ein Strompfad zwischen den verbundenen/geschalteten Komponenten ausgebildet werden kann (wenn entsprechende Spannungen anliegen). Eine elektrische Verbindung muss dabei nicht notwendigerweise eine direkte elektrische Verbindung umfassen. Daher ist im Rahmen der vorliegenden Erfindung unter einer elektrischen Verbindung das Ausbilden eines Strompfades zu verstehen, der einen Fluss von elektrischen Ladungsträgern zwischen den Komponenten erlaubt. Der Begriff "Koppeln" ist so auszulegen, dass es jegliche Verbindung umfasst, über die Energie transportiert werden kann (auch drahtlos).In the context of the present invention, the terms "connect" and "switch" should refer in particular to electrical connections and electrical interconnections and be limited only to the extent that a current path between the connected / connected components can be formed (if corresponding voltages applied). An electrical connection does not necessarily have to include a direct electrical connection. Therefore, in the context of the present invention, an electrical connection means the formation of a current path which allows a flow of electrical charge carriers between the components. The term "coupling" is to be construed as including any connection through which energy can be transported (also wirelessly).

Kurzbeschreibung der FigurenBrief description of the figures

Die Ausführungsbeispiele der vorliegenden Erfindung werden besser verstanden mit der folgenden detaillierten Beschreibung und den beiliegenden Zeichnungen der unterschiedlichen Ausführungsbeispiele, die jedoch nicht so verstanden werden sollten, dass sie die Offenbarung auf die spezifischen Ausführungsformen einschränkt, sondern lediglich der Erklärung und dem Verständnis dienen.

Fig. 1
zeigt eine Schaltungsanordnung zum Schutz eines Empfangsmoduls gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 2
zeigt eine vereinfachte Darstellung der Schaltungsanordnung mit dynamischer Änderung der Gate-Spannung und des Gate-Vorwiderstands gemäß Ausführungsbeispielen.
Fig. 3
zeigt eine mögliche praktische Implementierung der Schaltungsanordnung gemäß der Erfindung.
Fig. 4.
zeigt eine ideale zeitliche Abfolge des Steuersignals für den Empfangspfad, einer Versorgungsspannung, einer Steuerspannung und eines HF-Sendepulses.
Fig. 5
zeigt ein Ausführungsbeispiel für den Verstärker mit Schaltungsteil zur Detektion von HF-Übersteuerungen am Eingang.
Fig. 6
zeigt ein Ausführungsbeispiel für den Verstärker mit Schutzschaltung gegen HF-Übersteuerung.
Fig. 7
zeigt ein Ausführungsbeispiel für eine Ansteuerschaltung zum Schutz des Verstärkers vor HF-Übersteuerung.
Fig. 8
zeigt ein Ausführungsbeispiel für einen Programmablaufplan für ein Verfahren zur Verbesserung der Verträglichkeit in Bezug auf Empfangssignale mit großem Leistungspegel.
Fig. 9.
zeigt ein Ausführungsbeispiel einer Schaltungsanordnung gemäß der Erfindung zur Detektion einer HF-Übersteuerung mittels Überwachung des Gate-Stroms und Schutz vor HF-Übersteuerung.
Fig. 10
zeigt ein Ausführungsbeispiel für einen Zeitablaufdiagramm der Kontroll- und Steuersignale aus Fig. 9.
Fig. 11
zeigt ein Prinzip eines Tests zur Ermittlung des Einflusses der Störleistung auf die HF-Eigenschaften des Empfangspfads.
Fig. 12
zeigt einen zeitlichen Verlauf der Empfangsverstärkung nach einem kurzen Störpuls mit hohem Leistungspegel, in konventionellem Betrieb und im Betrieb gemäß der Erfindung.
Fig. 13
zeigt ein Prinzip eines weiteren Tests im Radarbetrieb zur Ermittlung des Einflusses der Sendeleistung auf die HF-Eigenschaften des Empfangspfads.
Fig. 14
zeigt den Einfluss der Sendeleistung im Radarbetrieb auf die Empfangsverstärkung
Fig. 15
zeigt die Empfangsverstärkung in Abhängigkeit von einem Leistungspegel eines Störsignals für ein typisches Pulsradarszenario.
Fig. 16.
zeigt die Empfangsverstärkung wie in Fig. 15, gemessen am selben Sende-/Empfangs-Modul, jedoch im Betrieb mit dynamischer Ansteuerung der Gate-Spannung gemäß der Erfindung.
Fig. 17
zeigt die Empfangsverstärkung, einmal gemessen an einem Sende-/Empfangs-Modul mit dynamisch angesteuerter Gate-Spannung gemäß der Erfindung und einmal gemessen an einem konventionellen Sende-/Empfangs-Modul.
Fig. 18
zeigt ein Flussdiagramm für ein Verfahren gemäß der vorliegenden Erfindung.
Fig. 19
zeigt einen konventionellen rauscharmen Verstärker.
The embodiments of the present invention will be better understood with the following detailed description and accompanying drawings of the different embodiments, which should not, however, be construed as limiting the disclosure to the specific embodiments, but for explanation and understanding only.
Fig. 1
shows a circuit arrangement for protecting a receiving module according to an embodiment of the present invention.
Fig. 2
shows a simplified representation of the circuit arrangement with dynamic change of the gate voltage and the gate bias resistor according to embodiments.
Fig. 3
shows a possible practical implementation of the circuit arrangement according to the invention.
Fig. 4.
shows an ideal time sequence of the control signal for the receive path, a supply voltage, a control voltage and an RF transmit pulse.
Fig. 5
shows an embodiment of the amplifier with circuit part for detecting RF override at the input.
Fig. 6
shows an embodiment of the amplifier with protection circuit against RF overdrive.
Fig. 7
shows an embodiment of a drive circuit for protecting the amplifier from RF overdrive.
Fig. 8
shows an embodiment of a program flowchart for a method for improving the compatibility with respect to large power level reception signals.
Fig. 9.
shows an embodiment of a circuit arrangement according to the invention for detecting an RF overdrive by monitoring the gate current and protection against RF overdrive.
Fig. 10
shows an embodiment of a timing diagram of the control and control signals Fig. 9 ,
Fig. 11
shows a principle of a test for determining the influence of the interference power on the RF characteristics of the receive path.
Fig. 12
shows a time course of the reception gain after a short interference pulse with high power level, in conventional operation and operation according to the invention.
Fig. 13
shows a principle of a further test in radar mode to determine the influence of the transmission power on the RF characteristics of the receive path.
Fig. 14
shows the influence of the transmission power in radar mode on the reception gain
Fig. 15
Figure 12 shows the receive gain versus a power level of a noise signal for a typical pulsed radar scenario.
Fig. 16.
shows the reception gain as in Fig. 15 , measured on the same transceiver module, but in operation with dynamic control of the gate voltage according to the invention.
Fig. 17
shows the reception gain, once measured at a transmitting / receiving module with dynamically driven gate voltage according to the invention and once measured on a conventional transmission / reception module.
Fig. 18
shows a flowchart for a method according to the present invention.
Fig. 19
shows a conventional low noise amplifier.

Detaillierte BeschreibungDetailed description

Gemäß der Erfindung wird ein beispielhafter rauscharmer Empfangsverstärker (LNA) bei Übersteuerung in einen Zustand versetzt, bei dem die erhöhte HF-Leistung den Verstärker nicht mehr in seinen DC- und HF-Eigenschaften beeinflusst. Im Fall der GaN Technologie mit Feldeffekttransistoren ist ein zielführender Betriebszustand des LNA im Stressfall beispielsweise dadurch gegeben, dass sowohl die Betriebsspannung (Drain-Spannung, Vd) als auch die Steuerspannung (Gate-Spannung, Vg) zu null oder auf Massepotential erzwungen wird. Hierbei ist es wichtig zu verhindern, dass sich während der Stressbelastung die Gate-Source-Spannung durch Gleichrichtung der HF-Leistung selbstständig ändert.In accordance with the invention, an exemplary low noise receive amplifier (LNA) is overdriven to a condition where the increased RF power no longer affects the amplifier in its DC and RF characteristics. In the case of GaN technology with field-effect transistors, a targeted operating state of the LNA in the event of stress is given, for example, in that both the operating voltage (drain voltage, Vd) and the control voltage (gate voltage, Vg) are forced to zero or to ground potential. It is important here to prevent the gate-source voltage from changing independently during the stress load by rectifying the RF power.

Fig. 1 zeigt ein Ausführungsbeispiel für eine Schaltungsanordnung zum Schutz eines Empfangsmoduls 40 oder einer nachfolgenden Schaltungselektronik 60. Die Schaltungsanordnung umfasst: einen Verstärker 110 mit einem Eingang 112 und einem Ausgang 114, der mit der nachfolgenden Schaltungselektronik 60 koppelbar ist, ein Steuermodul 120, das ausgebildet ist, um bei einem potentiell kritischen Zustand für den Verstärker 110 oder für das Empfangsmodul 40 oder für die nachfolgende Schaltungselektronik 60 ein Steuersignal 125 auszugeben, und eine Abschalteinrichtung 130, die ausgebildet ist, um den Verstärker 110 in Antwort auf das Steuersignal 125 abzuschalten, wobei der abgeschaltete Verstärker 110 keine Verstärkung von Signalen am Eingang 112 durchführt. Fig. 1 1 shows an exemplary embodiment of a circuit arrangement for protecting a receiving module 40 or a subsequent electronic circuit 60. The circuit arrangement comprises: an amplifier 110 having an input 112 and an output 114 which can be coupled to the following electronic circuit 60, a control module 120 which is designed at a potentially critical state for the amplifier 110 or for the receiving module 40 or for the subsequent circuit electronics 60 to output a control signal 125, and a turn-off device 130 which is designed to turn off the amplifier 110 in response to the control signal 125, wherein the switched-off amplifier 110 does not amplify signals at the input 112.

Ohne dass die Erfindung darauf beschränkt sein soll, kann der Verstärker 110 ein rauscharmer Verstärker (LNA) basierend beispielsweise auf der GaN Technologie sein und einen oder mehrere Feldeffekttransistoren aufweisen. In diesem Fall ist ein zielführender Betriebszustand des Verstärkers 110 im Stressfall (kritischer Zustand) beispielsweise dadurch gegeben, dass sowohl die Betriebsspannung (Drain-Spannung) als auch die Steuerspannung (Gate-Spannung) durch eine Kontrollschaltung (Abschalteinrichtung) zwangsweise zu null gesetzt wird. Im Sinne der Erfindung sind jedoch auch andere Betriebszustände denkbar. In diesem Betriebszustand wirkt der Verstärker darüber hinaus als Leistungsbegrenzer, so dass auch für die nachfolgende Niederleistungselektronik keine Gefahr der Übersteuerung bestehtWithout being limited thereto, the amplifier 110 may be a low noise amplifier (LNA) based on, for example, GaN technology and may include one or more field effect transistors. In this case, a target operating state of the amplifier 110 in the case of stress (critical state) is given, for example, by forcibly zeroing both the operating voltage (drain voltage) and the control voltage (gate voltage) by a control circuit (turn-off device). For the purposes of the invention, however, other operating conditions are conceivable. In this operating state, the amplifier also acts as a power limiter, so that there is no risk of overdriving for the subsequent low-power electronics

Fig. 2 zeigt ein Ausführungsbeispiel für eine Umsetzung der Abschaltung in einer vereinfachten Darstellung der Schaltungsanordnung mit dynamischer Änderung einer Gate-Spannung Vg und eines Gate-Vorwiderstands Rg. Die Schaltungsanordnung umfasst einen Transistor 115, ein eingangsseitiges Anpassungsnetzwerk 116, ein ausgangsseitiges Anpassungsnetzwerk 118, ein optionales Source-Netzwerk 82, eine erste Kapazität C1, eine erste Induktivität L1, eine zweite Kapazität C2, eine zweite Induktivität L2, wobei die genannten Komponenten an Masse 80, einen Eingang 112 und einen Ausgang 114 koppeln. Diese Komponenten sind in der gleichen Weise verschaltet, wie in der Schaltung aus der Fig. 19, so dass eine wiederholte Beschreibung nicht notwendig ist. Das optionale Source-Netzwerk 82 dient der Bereitstellung eines von dem Massepotential abweichenden Vor-Spannungswertes (self-bias) am Source-Anschluss des Transistors 115 und/oder kann darüber hinaus beim LNA-Design in Form einer Sourcegegenkopplung zur Beeinflussung des Frequenzganges dienen. Fig. 2 1 shows an exemplary implementation of the shutdown in a simplified representation of the circuit arrangement with dynamic change of a gate voltage Vg and a gate series resistor Rg. The circuit arrangement comprises a transistor 115, an input-side matching network 116, an output-side matching network 118, an optional source Network 82, a first capacitor C1, a first inductor L1, a second capacitor C2, a second inductor L2, said components to ground 80, an input 112 and an output 114 couple. These components are interconnected in the same way as in the circuit from the Fig. 19 so that a repeated description is not necessary. The optional source network 82 is used to provide a deviating from the ground potential pre-voltage value (self-bias) at the source terminal of the transistor 115 and / or can also serve in the LNA design in the form of a source negative feedback to influence the frequency response.

Zusätzlich ist in dem Ausführungsbeispiel der Fig. 2 ein erster Modulator 131, ein zweiter Modulator 132 und ein Schalter 133 ausgebildet. Der Schalter 133 überbrückt den Vorwiderstand Rg. Daher wird in einer Beschaltung gemäß der Erfindung dieser Vorwiderstand Rg, der im Stand der Technik fest war (siehe auch Fig. 19), dynamisch verändert. Der erste Modulator 131 ist zwischen einem Anschluss für eine nominelle Gate-Spannung Vg,nom und dem Anschluss für die Gate-Spannung Vg geschaltet und wird durch ein erstes Steuersignal Vg,ctrl für die Gate-Spannung derart gesteuert, dass an dem Anschluss für die Gate-Spannung Vg entweder die nominelle Gate-Spannung Vg,nom oder aber ein Nullpotential anliegt. Der zweite Modulator 132 ist zwischen dem Anschluss für die Versorgungsspannung Vd (z.B. Drain-Spannung am Transistor 115) und einem Anschluss für die nominelle Versorgungsspannung RxSupply geschaltet. Der zweite Modulator ist ebenfalls ausgebildet, um ansprechend auf ein entsprechendes zweites Steuersignal Vd,ctrl den Anschluss für die Versorgungsspannung Vd entweder auf ein Nullpotential oder die nominelle Versorgungsspannung RxSupply zu setzen. Um das Nullpotential zu erreichen kann der erste und/oder zweite Modulator 131, 132 außerdem an Masse angeschlossen sein (nicht in Fig. 2 gezeigt).In addition, in the embodiment of the Fig. 2 a first modulator 131, a second modulator 132, and a switch 133 are formed. The switch 133 bridges the series resistor Rg. Therefore, in a circuit according to the invention, this series resistor Rg, which was fixed in the prior art (see also FIG Fig. 19 ), changed dynamically. The first modulator 131 is connected between a terminal for a nominal gate voltage Vg, nom and the terminal for the gate voltage Vg and is controlled by a first control signal Vg, ctrl for the gate voltage such that at the terminal for the Gate voltage Vg either the nominal gate voltage Vg, nom or a zero potential is applied. The second modulator 132 is connected between the terminal for the supply voltage Vd (eg drain voltage at the transistor 115) and a terminal for the nominal supply voltage RxSupply. The second modulator is also configured to set the terminal for the supply voltage Vd to either a zero potential or the nominal supply voltage RxSupply in response to a corresponding second control signal Vd, ctrl. In order to reach the zero potential, the first and / or second modulator 131, 132 may also be connected to ground (not in FIG Fig. 2 shown).

Fig. 2 stellt somit idealisiert und stark vereinfacht das Prinzip des Verfahrens gemäß der Erfindung dar. Während der Stressbelastung werden mit Hilfe von Signal-Modulatoren 131, 132 sowohl die vom Modul dem Verstärker bereitgestellte Drain-Spannung Vd als auch die bereitgestellte Gate-Spannung Vg zu null erzwungen. Um diese Bedingungen auch am Transistor 115 selbst zu gewährleisten, wird während der Stressbelastung der Vorwiderstand Rg durch den Schalter 133 überbrückt. An diesen Schalter 133 werden bei beispielhaften Pulsradaren mit kurzen Wiederholraten große Anforderungen an die Schaltzeit gestellt. Je nach Technologie wird dafür außerdem eine zusätzliche, üblicherweise negative Spannung benötigt, durch die die Komplexität der Schaltung weiter ansteigt. Fig. 2 Thus, the principle of the method according to the invention is idealized and greatly simplified. During the stress load, both the drain voltage Vd provided by the module to the amplifier and the gate voltage Vg provided by the module are forced to zero by means of signal modulators 131, 132 , To ensure these conditions even at the transistor 115 itself, the series resistor Rg is bridged by the switch 133 during the stress load. At this switch 133 great demands are placed on the switching time in exemplary pulse radars with short repetition rates. Depending on the technology, an additional, usually negative voltage is required for this, which further increases the complexity of the circuit.

Fig. 3 stellt eine Schaltungsanordnung gemäß der Erfindung dar, welche keine zusätzliche negative Spannung benötigt. In dieser Schaltungsanordnung umfasst der Verstärker 110 folgende Elemente: das eingangsseitiges Anpassungsnetzwerk 116, den Transistor 115, das ausgangsseitiges Anpassungsnetzwerk 118, erste und zweite Kapazitäten C1, C2 als auch erste und zweite Induktivitäten L1, L2. Diese Elemente sind zwischen dem Eingang 112, dem Ausgang 114 und der Massen 80 geschaltet, wie es in der Fig. 2 oder der Fig. 19 dargestellt ist. Außerdem umfasst das Ausführungsbeispiel den zweiten Modulator 132 zwischen dem Anschluss für die Drain-Spannung Vd und dem Anschluss für die nominelle Versorgungsspannung RxSupply. Fig. 3 illustrates a circuit arrangement according to the invention, which no additional negative voltage needed. In this circuit arrangement, the amplifier 110 comprises the following elements: the input-side matching network 116, the transistor 115, the output-side matching network 118, first and second capacitors C1, C2 and first and second inductors L1, L2. These elements are connected between the input 112, the output 114 and the masses 80, as shown in the Fig. 2 or the Fig. 19 is shown. In addition, the embodiment includes the second modulator 132 between the drain voltage Vd terminal and the nominal supply voltage terminal RxSupply.

Alle übrigen Bauelemente bilden ein Ausführungsbeispiel für den ersten Modulator 131, der zwischen einem Anschluss für die Gate-Spannung Vg und dem Anschluss für die nominelle Gate-Spannung Vg,nom geschaltet ist und durch das digitalen Steuersignal RxGate (entsprechend zu Vg,ctrl aus der Fig. 2) gesteuert wird. Der erste Modulator 131 umfasst daher: einen ersten Operationsverstärker U1, einen ersten Transistor T1, einen zweiten Transistor T2, einen dritten Transistor T3, einen ersten Widerstand R1, einen zweiten Widerstand R2, einen dritten Widerstand R3, einen Vorwiderstand Rg' und eine dritte Kapazität C3. Die Widerstandswerte vom Vorwiderstand Rg' und dem Vorwiderstand Rg aus der Fig. 2 können sich unterscheiden, daher wurde ein anderes Symbol gewählt.All other components form an embodiment of the first modulator 131, which is connected between a terminal for the gate voltage Vg and the terminal for the nominal gate voltage Vg, nom and by the digital control signal RxGate (corresponding to Vg, ctrl from the Fig. 2 ) is controlled. The first modulator 131 therefore comprises: a first operational amplifier U1, a first transistor T1, a second transistor T2, a third transistor T3, a first resistor R1, a second resistor R2, a third resistor R3, a series resistor Rg 'and a third capacitor C3. The resistance values of the series resistor Rg 'and the series resistor Rg from the Fig. 2 can differ, therefore another symbol was chosen.

Der dritte Transistor T3 ist zwischen dem Anschluss für die nominelle Gate-Spannung Vg,nom und dem Anschluss für die Gate-Spannung Vg geschaltet, wobei der Steueranschluss (Punkt P2) des dritten Transistors T3 verschieden geschaltet sein kann. Der Vorwiderstand Rg' überbrückt den dritten Transistor T3 und ist somit ebenfalls zwischen dem Anschluss für die nominelle Gate-Spannung Vg,nom und dem Anschluss für die Gate-Spannung Vg geschaltet. Die dritte Kapazität C3 ist zwischen dem Anschluss für die Gate-Spannung Vg und der Masse 80 geschaltet. Der zweite Transistor T2 ist zwischen dem Anschluss für die Gate-Spannung Vg und Masse 80 geschaltet. Der Steueranschluss des zweiten Transistors T2 ist über den ersten Transistor T1 mit dem Ausgang des ersten Operationsverstärkers U1 elektrisch verbunden, wobei zwischen dem ersten Transistor T1 und dem ersten Operationsverstärker U1 der erste Widerstand R1 geschaltet ist und zwischen dem ersten Transistor T1 und dem Steueranschluss des zweiten Transistors T2 der dritte Widerstand R3 geschaltet ist. Außerdem ist der erste Transistor T1 mit dem Anschluss, der an dem dritten Widerstand R3 koppelt, ebenfalls über den zweiten Widerstand R2 mit dem Anschluss für die negative Versorgungsspannung Vneg verbunden. Der erste Operationsverstärker U1 erhält an seinem Eingang das digitale Steuersignal RxGate und weist einen Anschluss für die positive Versorgungsspannung Vpos und einen Anschluss für das Massepotential 80 auf.The third transistor T3 is connected between the terminal for the nominal gate voltage Vg, nom and the terminal for the gate voltage Vg, wherein the control terminal (point P2) of the third transistor T3 may be connected differently. The series resistor Rg 'bridges the third transistor T3 and is therefore also connected between the terminal for the nominal gate voltage Vg, nom and the terminal for the gate voltage Vg. The third capacitor C3 is connected between the terminal for the gate voltage Vg and the ground 80. The second transistor T2 is connected between the terminal for the gate voltage Vg and ground 80. The control terminal of the second transistor T2 is connected via the first transistor T1 with the Output of the first operational amplifier U1 electrically connected, wherein between the first transistor T1 and the first operational amplifier U1, the first resistor R1 is connected and between the first transistor T1 and the control terminal of the second transistor T2, the third resistor R3 is connected. In addition, the first transistor T1 with the terminal which is coupled to the third resistor R3 is likewise connected via the second resistor R2 to the terminal for the negative supply voltage Vneg. The first operational amplifier U1 receives at its input the digital control signal RxGate and has a connection for the positive supply voltage Vpos and a connection for the ground potential 80.

Diese Schaltungsanordnung besteht somit einerseits aus dem Verstärker 110 (der beispielhafte LNA) ähnlich dem Stand der Technik (siehe Fig. 19), der beispielsweise als integrierte Mikrowellenschaltung (engl. monolithic microwave integrated circuit, MMIC) in GaN-Technologie ausgeführt sein kann, jedoch in Abgrenzung dazu keinen Vorwiderstand Rg enthält. Dies ist vorteilhaft, da der (feste) Vorwiderstand Rg im Verstärker 110 für den Ansatz gemäß der Erfindung eher contra-produktiv ist, da er bei Auftreten eines Gate-Stroms verhindert, dass der Potentialunterschied zwischen Gate und Source des HF-Transistors 115 zu null erzwungen werden kann.This circuit arrangement thus consists on the one hand of the amplifier 110 (the exemplary LNA) similar to the prior art (see Fig. 19 ), which may be implemented, for example, as a monolithic microwave integrated circuit (MMIC) in GaN technology, but in contrast to this does not contain a series resistor Rg. This is advantageous because the (fixed) bias resistor Rg in the amplifier 110 for the approach according to the invention is rather contra-productive, since it prevents the potential difference between the gate and source of the RF transistor 115 from zero when a gate current occurs can be forced.

In der Fig. 3 ist der Verstärker 110 durch den strichpunktierten Kasten dargestellt. Weiterhin besteht die Schaltungsanordnung aus einem Ansteuerungsteil (erster Modulator 131 und zweiter Modulator 132), der auf einem HF-Schaltungsträger (durchgezogener äußerer Kasten), beispielsweise einem Mehrlagen-Keramik-Substrat (engl. Low temperature cofired ceramic, LTCC), realisiert sein kann. Der Ansteuerungsteil, wie er zuvor beschrieben wurde, gliedert sich in einen Teil zur zeitlichen Modulation der Versorgungsspannung Vd, RxSupply (durch zweiten Modulator 132) und einen Teil zur zeitlichen Modulation der Steuerspannung Vg (durch ersten Modulator 131) und arbeite wie folgt. Während das digitale Steuersignal RxGate den logischen Wert "1" (logisch eins) liefert, wird der Verstärker 110 mit der nominellen Gate-Spannung Vg,nom angesteuert. Bei einem Zustandswechsel des Steuersignals RxGate auf den logischen Wert "0" (logisch null) wird mit Hilfe der Ansteuerschaltung die Steuerspannung Vg durch sperren des Schalt-Transistors T2 gegen Masse kurzgeschlossen.In the Fig. 3 the amplifier 110 is represented by the dot-dashed box. Furthermore, the circuit arrangement consists of a drive part (first modulator 131 and second modulator 132), which can be realized on an HF circuit carrier (solid outer box), for example a multilayer ceramic substrate (LTCC) , The driving part as described above is divided into a part for temporally modulating the supply voltage Vd, RxSupply (by second modulator 132) and a part for temporally modulating the control voltage Vg (by first modulator 131), and operates as follows. While the digital control signal RxGate provides the logical value "1" (logical one), the amplifier 110 is connected to the nominal gate voltage Vg, nom driven. In a state change of the control signal RxGate to the logical value "0" (logical zero), the control voltage Vg is short-circuited by blocking the switching transistor T2 to ground by means of the drive circuit.

Um dies zu erreichen, können die Transistoren T1, T2, T3 beispielsweise selbstsperrende Transistoren sein, wobei der zweite Transistor T2 komplementär zu dem dritten Transistor T3 ist. Beispielsweise kann der zweite Transistor T2 ein p-Kanal-Transistor sein (so dass er bei einem entsprechend positiven Gate-Potential sperrt), während der dritte Transistor T3 ein n-Kanal-Transistor ist (so dass er bei einem entsprechend negativen Gate-Potential sperrt). Der erste Transistor T1 kann ebenfalls ein p-Kanal Transistor sein. Es versteht sich, dass die in den Figuren dargestellten Leitungstypen der Transistoren und/oder Polaritäten lediglich Beispiele darstellen und dass die Erfindung nicht auf die spezifischen Leitungstypen eingeschränkt sein soll. Für einen Fachmann ist offensichtlich, dass die Kanaltypen der Transistoren und/oder die Polaritäten für die verschiedenen Spannungen derart geändert werden, dass das gleiche Resultat (Abschalten des Verstärkers) erreicht wird. Ebenso können die Drain- und Source-Anschlüsse in den Schaltungen vertauscht werden.To achieve this, the transistors T1, T2, T3 may, for example, be self-blocking transistors, the second transistor T2 being complementary to the third transistor T3. For example, the second transistor T2 may be a p-channel transistor (so that it blocks at a correspondingly positive gate potential), while the third transistor T3 is an n-channel transistor (so that it at a corresponding negative gate potential locks). The first transistor T1 may also be a p-channel transistor. It should be understood that the types of transistors and / or polarities shown in the figures are merely examples, and that the invention is not intended to be limited to the specific types of leads. It is obvious to a person skilled in the art that the channel types of the transistors and / or the polarities for the different voltages are changed in such a way that the same result (switching off of the amplifier) is achieved. Likewise, the drain and source connections in the circuits can be reversed.

Durch eine geeignete externe Beschaltung und logische Verknüpfung der Steuersignale RxGate und Vd,ctrl kann unter Berücksichtigung von Signallaufzeiten und nichtidealen Zustandsänderungen der Signale sichergestellt werden, dass während der gesamten Zeit, zu der die Gate- oder Steuerspannung Vg gegen Masse kurzgeschlossen ist, die Drain-Spannung Vd ebenfalls 0V beträgt.By suitable external wiring and logical combination of the control signals RxGate and Vd, ctrl, it can be ensured, taking into account signal propagation times and non-ideal state changes of the signals, that the drain is short-circuited during the entire time when the gate or control voltage Vg is shorted to ground. Voltage Vd is also 0V.

Diese Schaltungsanordnung kann auf unterschiedliche Arten betrieben werden:

  1. 1. In einer ersten Betriebsart sind die Punkte P2 (koppelt an dem Steueranschluss vom dritten Transistor T3) und P3 (koppelt an den Anschluss für die nominelle Gate-Spannung Vg,nom) elektrisch verbunden. In dieser Beschaltung wird die nominelle Gate-Spannung Vg,nom dem Verstärker 110 über den Vorwiderstand R'g zugeführt (Vg,nom ist im Normalbetrieb negativ und sperrt den n-Kanal Transistor T3). Dadurch wird im Rx-Fall (Empfangsbetrieb) eine sehr große Robustheit gegen Übersteuerung gewährleistet. Dieser Vorwiderstand R'g wirkt sich jedoch nachteilig auf die Schaltflanke im Anschluss an die HF-Übersteuerung aus, da der HF-Block-Kondensator C3 über den Vorwiderstand R'g umgeladen werden muss.
  2. 2. In einer zweiten Betriebsart sind die Punkte P1 (koppelt an den Gate-Anschluss des zweiten Transistors T2) und P2 elektrisch verbunden. Somit wirken der erste und zweite Transistor T2, T3 als komplementäre Schalter, die wechselweise öffnen und schließen. Damit wird in beiden Zuständen die erforderliche Spannung niederohmig dem Gate des HF-Transistors 115 im Verstärker 110 zugeführt und es sind so nahezu ideale Schaltflanken möglich. Da jedoch während dem nominellen Rx-Betrieb (Empfangsbetrieb) der Schalt-Transistor T3 geschlossen ist und somit der Vorwiderstand R'g überbrückt wird, können bei sehr großer HF-Übersteuerung Gate-Ströme auftreten, die die Robustheit des Verstärkers 110 einschränken.
  3. 3. In einer dritten Betriebsart wird am Punkt 2 ein zusätzliches digitales Steuersignal in Form eines kurzen Impulses benötigt. Dieses Steuersignal bewirkt, dass der Vorwiderstand R'g nur für kurze Zeit zum Umladen des HF-Block-Kondensators C3 überbrückt wird. In dieser Betriebsart werden sowohl schnelle Schaltzeiten zwischen den Zuständen, als auch eine hohe Robustheit gegen HF-Übersteuerung im Rx-Betrieb gewährleistet. Das Steuersignal an Punkt 2 kann durch eine geeignete Schaltung auch aus dem Steuersignal RxGate abgeleitet werden.
This circuit arrangement can be operated in different ways:
  1. 1. In a first mode, the points P2 (coupled to the control terminal of the third transistor T3) and P3 (coupled to the nominal gate voltage terminal Vg, nom) are electrically connected. In this circuit, the nominal gate voltage Vg, nom becomes the amplifier 110 is supplied via the series resistor R'g (Vg, nom is negative in normal operation and blocks the n-channel transistor T3). As a result, in the Rx case (receive mode), a very high degree of robustness against overloading is ensured. However, this series resistor R'g has an adverse effect on the switching edge following the HF overdrive, since the RF block capacitor C3 must be reloaded via the series resistor R'g.
  2. 2. In a second mode of operation, the points P1 (coupled to the gate of the second transistor T2) and P2 are electrically connected. Thus, the first and second transistors T2, T3 act as complementary switches that alternately open and close. In this way, in both states, the required voltage is supplied to the gate of the HF transistor 115 in the amplifier 110 in a low-impedance manner, so that almost ideal switching edges are possible. However, since the switching transistor T3 is closed during the nominal Rx operation (receive operation) and thus the series resistor R'g is bridged, gate currents which restrict the robustness of the amplifier 110 can occur at very high RF overdriving.
  3. 3. In a third mode, an additional digital control signal in the form of a short pulse is required at point 2. This control signal causes the series resistor R'g is bridged only for a short time for reloading the RF block capacitor C3. In this operating mode, fast switching times between the states as well as a high degree of robustness against HF overdriving in Rx mode are guaranteed. The control signal at point 2 can also be derived from the control signal RxGate by a suitable circuit.

Fig. 4 veranschaulicht den logischen Zusammenhang und die zeitliche Abfolge der einzelnen Signale in idealisierter Form. Dazu sind in der Fig. 4 folgende Zeitverläufe (als eine ideale zeitliche Abfolge) dargestellt: oben ein Spannungsverlauf für das digitale Steuersignal für den Empfangspfad RxGate, darunter ein Spannungsverlauf für die Drain-Spannung Vd, darunter ein Spannungsverlauf für die Gate-Spannung Vg und unten ein Spannungsverlauf für ein Sendesignal Tx-Puls (HF-Sendepuls). Fig. 4 illustrates the logical connection and the temporal sequence of the individual signals in idealized form. These are in the Fig. 4 the following time profiles (as an ideal time sequence) are shown: top a voltage curve for the digital control signal for the receive path RxGate, including a voltage waveform for the drain voltage Vd, including a voltage waveform for the gate voltage Vg and below a voltage waveform for a transmission signal Tx pulse (RF transmit pulse).

Wie aus der Fig. 4 zu entnehmen ist, bewirkt das Ändern des digitalen Steuersignals RxGate von logisch eins zu logisch null, dass die Gate-Spannung Vg auf ein Nullpotential (0V) gesetzt wird. Dies wird in der Schaltung der Fig. 3 dadurch erreicht, dass der Ausgang des ersten Operationsverstärker U1 auf Masse liegt, so dass der zweite Transistor T2 sich schließt (negative Spannung am Gate) und der Anschluss für die Steuerspannung Vg somit auf Masse gesetzt wird.Like from the Fig. 4 As can be seen, changing the digital control signal RxGate from logic one to logical zero causes the gate voltage Vg to be set to a zero potential (0V). This will be in the circuit of Fig. 3 achieved in that the output of the first operational amplifier U1 is grounded, so that the second transistor T2 closes (negative voltage at the gate) and the connection for the control voltage Vg is thus set to ground.

Außerdem zeigt die Fig. 4 ein beispielhaftes Sendesignal Tx-Puls, das innerhalb jenes Bereiches fällt, bei dem die Gate-Spannung Vg und die Drain-Spannung Vd auf dem Nullpotential liegen. Gemäß Ausführungsbeispielen wird sichergestellt, dass die Drain-Spannung Vd und die Gate-Spannung Vg bereits vor dem Beginn (und noch nach dem Ende) des Sendesignal Tx-Pulses 0V aufweisen. Somit werden gemäß Ausführungsbeispielen in einem zeitlichen Abstand Δt1 vor dem Umschalten des digitalen Steuersignals RxGate auf logisch null die Versorgungsspannung Vd von dem Wert RxSupply auf ein Nullpotential gelegt. Ebenfalls erfolgt das Zurücksetzen der Drain-Spannung Vd auf den Spannungswert RxSupply um einen vierten zeitlichen Abstand Δt4 später als das Zurücksetzen der Gate-Spannung Vg. Ebenfalls ist gemäß Ausführungsbeispielen die ansteigende Flanke als auch die abfallende Flanke des Sendesignals Tx-Puls von den Flanken der Gate-Spannung Vg beabstandet, und zwar um einen zweiten zeitlichen Abstand Δt2 für die ansteigende Flanke und um einen dritten zeitlichen Abstand Δt3 für die abfallende Flanke.In addition, the shows Fig. 4 an exemplary transmit signal Tx-pulse which falls within the range in which the gate voltage Vg and the drain voltage Vd are at the zero potential. According to embodiments, it is ensured that the drain voltage Vd and the gate voltage Vg already have 0 V before the start (and still after the end) of the transmission signal Tx pulse. Thus, according to embodiments, at a time interval Δt1 before switching the digital control signal RxGate to logic zero, the supply voltage Vd is set from the value RxSupply to a zero potential. Also, resetting the drain voltage Vd to the voltage value RxSupply by a fourth time interval Δt4 is later than resetting the gate voltage Vg. Also, according to embodiments, the rising edge as well as the falling edge of the transmit signal Tx-pulse from the edges of Gate voltage Vg spaced, by a second time interval .DELTA.t2 for the rising edge and by a third time interval .DELTA.t3 for the falling edge.

Die so definierten Schutzzeiten Δti, i=1,2... (engl. guard times) zwischen den Zustandsänderungen der einzelnen Signale stellen sicher, dass während der ganzen Zeit, zu der die Gate-Spannung Vg gegen Masse kurzgeschlossen ist, die Drain-Spannung Vd ebenfalls 0V beträgt. Hierfür sind insbesondere Umlade-Effekte und die daraus resultierenden realen Schaltflanken sowie Laufzeiten der unterschiedlichen Signale zu berücksichtigen.The so defined guard times Δti, i = 1,2 ... (guard times) between the state changes of the individual signals ensure that during the entire time when the gate voltage Vg is shorted to ground, the drain Voltage Vd is also 0V. For this purpose, especially recharge effects and the resulting real switching edges as well as transit times of the different signals have to be considered.

Die Ursache für eine Beeinflussung des Empfangsverhaltens durch HF-Übersteuerung kann selbstverschuldet und somit a priori bekannt sein. Beispiele hierfür sind etwa die Leck-Leistung im Sendebetrieb infolge der begrenzten Isolation des T/R-Schalters sowie Reflektionen (z.B. an einem Radom von Radaranlagen). Um dieser Beeinflussung wirksam zu begegnen, kann der Verstärker 110 während des Sendepulses Tx-Puls grundsätzlich in den oben beschriebenen (kritischen) Zustand versetzt werden. Dies kann beispielsweise mit der in Fig. 3 angegebenen Schaltungsanordnung geschehen (z.B. über das digitale oder erste Steuersignal RxGate und zweite Steuersignal Vd,ctrl).The reason for influencing the reception behavior by RF overdrive can be self-inflicted and thus known a priori. Examples include the leakage power in the transmission mode due to the limited isolation of the T / R switch and reflections (eg on a radome of radar systems). In order to effectively counteract this interference, the amplifier 110 can be fundamentally set to the (critical) state described above during the transmission pulse Tx pulse. This can be done, for example, with the in Fig. 3 Circuit indicated happen (eg via the digital or first control signal RxGate and second control signal Vd, ctrl).

Es gibt jedoch auch Situationen, in denen die HF-Übersteuerung nicht a priori bekannt ist, zum Beispiel weil sie von fremden Sendern (z.B. fremde Radare) verursacht werden, sei es bewusst zum Zweck von Electronic Counter Measures (ECM) oder unbewusst durch andere Sendeeinrichtungen (z.B. Radaranlagen). In diesen Situationen sind die HF-Übersteuerung zu erkennen, um dann die erforderlichen Gegenmaßnahmen einleiten zu können.However, there are also situations where RF overdrive is not known a priori, for example because it is caused by foreign transmitters (eg, foreign radars), either deliberately for the purpose of Electronic Countermeasures (ECM) or unconsciously by other transmitters (eg radar systems). In these situations, the RF override can be detected in order to initiate the required countermeasures.

Fig. 5 zeigt ein Ausführungsbeispiel für die Schaltungsanordnung, die der Detektion der HF-Übersteuerung am Eingang dient. In dem gezeigten Ausführungsbeispiel wird die Übersteuerung durch ein Überschreiten eines Stromes durch den Transistor 115 (T4) detektiert. Dazu ist zwischen dem Anschluss für die Drain-Spannung Vd und der zweiten Induktivität L2 ein fünfter Transistor T5 geschaltet, wobei zwischen dem fünften Transistor T5 und der zweiten Induktivität L2 eine interne Drain-Spannung V'd abgegriffen wird. Dadurch kann der Spannungsabfall über dem fünften Transistor T5 erfasst werden, der ein Maß für den Strom ist, der von dem Transistor 115 durch die zweite Induktivität L2 hin zu dem Anschluss für die Drain-Spannung Vd fließt (oder in umgekehrter Richtung). Alle weiteren Elemente, wie sie in der Fig. 5 zu sehen sind, entsprechen den Elementen des Verstärkers 110, wie sie bereits in der Fig. 3 oder 2 beschrieben wurden. Fig. 5 shows an embodiment of the circuit arrangement, which serves to detect the RF override at the input. In the illustrated embodiment, the overdrive is detected by exceeding a current through the transistor 115 (T4). For this purpose, a fifth transistor T5 is connected between the connection for the drain voltage Vd and the second inductance L2, wherein an internal drain voltage V'd is tapped between the fifth transistor T5 and the second inductance L2. Thereby, the voltage drop across the fifth transistor T5 can be detected, which is a measure of the current flowing from the transistor 115 through the second inductor L2 to the terminal for the drain voltage Vd (or in the reverse direction). All other elements, as in the Fig. 5 can be seen, correspond to the elements of the amplifier 110, as they are already in the Fig. 3 or 2 have been described.

In dieser Schaltung kann der fünfte Transistor T5 derart dimensioniert werden, dass der Drain-Strom bei einer HF-Übersteuerung des HF-Transistors T4 (115) auf einen festgelegten Strom begrenzt ist (den Sättigungsstrom dieses Transistors). Die dabei auftretende Spannungsdifferenz zwischen den beiden Anschlüssen Vd und V'd kann zur Detektion der HF-Übersteuerung genutzt werden, um basierend darauf den Verstärker 110 wie zuvor beschrieben in den Zustand zu versetzen, in dem die HF-Übersteuerung keine nachteilige Auswirkung auf die Eigenschaften des Verstärkers 110 bewirkt. Der fünfte Transistor T5 ist beispielsweise kompatibel zu der Technologie, in der der Verstärker 110 ausgeführt ist (beispielsweise MMIC in GaN-Technologie), und kann somit Bestandteil des LNA-MMIC sein.In this circuit, the fifth transistor T5 can be dimensioned such the drain current is limited to a fixed current (the saturation current of this transistor) when the RF transistor T4 (115) is overdriven by HF. The resulting voltage difference between the two terminals Vd and V'd can be used to detect the RF overdrive, based on which the amplifier 110 is placed in the state as described above in which the RF overdrive has no adverse effect on the characteristics of the amplifier 110 causes. The fifth transistor T5 is, for example, compatible with the technology in which the amplifier 110 is implemented (for example, MMIC in GaN technology), and thus may be part of the LNA MMIC.

Fig. 6 zeigt ein Ausführungsbeispiel eines Verstärkers, bei welchem zwischen dem Anschluss für die Gate-Spannung Vg und der Masse 80 ein Schalt-Transistor T1 als Schutzschaltung gegen HF-Übersteuerung geschaltet ist, wobei an dessen Steueranschluss das erste Steuersignal Vg,ctrl anlegbar ist. Somit wird der Anschluss für die Steuerspannung Vg bei Vorliegen eines entsprechenden ersten Steuersignals Vg,ctrl, welches den ersten Transistor T1 schließt, auf Masse 80 gelegt. Fig. 6 shows an embodiment of an amplifier, in which between the terminal for the gate voltage Vg and the ground 80, a switching transistor T1 is connected as a protection circuit against RF overdrive, wherein at the control terminal, the first control signal Vg, ctrl can be applied. Thus, the terminal for the control voltage Vg is set to ground 80 in the presence of a corresponding first control signal Vg, ctrl, which closes the first transistor T1.

Die gezeigte Schaltungsanordnung kann als eine Alternative zur Implementierung aus der Fig. 3 genommen werden, bei der Teile der Gate-Ansteuerschaltung auch direkt auf dem LNA-MMIC realisiert sind. In dem Ausführungsbeispiel der Fig. 6 ersetzt der Schalt-Transistor T1 funktional den zweiten Transistor T2 aus der Fig. 3. Durch die Ausführung in unmittelbarer Nähe zu dem Gate-Anschlusses des rauscharmen HF-Transistors T3 (115), wirkt der Schalt-Transistor T1 besonders gut, d.h. es können sehr kurze Schaltflanken realisiert werden. Infolge geringer parasitärer Anteile kann außerdem der Kurzschluss gegen Masse 80 in guter Näherung gewährleistet werden. Als Folge daraus ist eine besonders gute Verträglichkeit bezüglich HF-Übersteuerung zu erwarten.The illustrated circuitry may be used as an alternative to implementation of the Fig. 3 are taken in the parts of the gate drive circuit are also realized directly on the LNA MMIC. In the embodiment of Fig. 6 replaced the switching transistor T1 functionally the second transistor T2 from the Fig. 3 , Due to the design in close proximity to the gate terminal of the low-noise RF transistor T3 (115), the switching transistor T1 works particularly well, ie very short switching edges can be realized. Due to low parasitic shares, the short circuit to ground 80 can also be ensured to a good approximation. As a consequence, a particularly good compatibility with respect to HF overdrive is to be expected.

Für die Ausprägung des Verstärkers 110 gemäß dem Ausführungsbeispiel der Fig. 6 ist jedoch eine besondere Ansteuerschaltung zur Generierung des Steuersignals Vg,ctrl vorteilhaft. Diese Ansteuerschaltung sollte dazu den folgenden funktionalen Zusammenhang erfüllen: wenn : Vd − V ′ d > ΔVd , sw 1 , dann : Vg , ctrl = 0 V ,

Figure imgb0001
wenn : Vd − V ′ d < ΔVd , sw 2 , dann : Vg , ctrl = Vpo + Vg , nom .
Figure imgb0002
 For the embodiment of the amplifier 110 according to the embodiment of Fig. 6 However, a special drive circuit for generating the control signal Vg, ctrl advantageous. This drive circuit should fulfill the following functional relationship: if : vd - V ' d > ΔVd . sw 1 . then : Vg . ctrl = 0 V .
Figure imgb0001
 if : vd - V ' d < ΔVd . sw 2 . then : Vg . ctrl = vpo + Vg . nom ,
Figure imgb0002

Darin sind die Eingangsgrößen Vd und V'd die in Fig. 6 angegebene, vom Modul bereitgestellte Drain-Spannung Vd und die hinter dem den Strom begrenzenden Transistor T2 gemessene interne Drain-Spannung V'd. ΔVd,sw1, ΔVd,sw2 sind Schwellwertgrößen, die passend zur Technologie und zu den Anforderungen an das Modul hinsichtlich Leistungsverträglichkeit auszulegen sind. Vorteilhafterweise gilt: ΔVd,sw1 > ΔVd,sw2, um ein Schwingungsverhalten zwischen beiden Zuständen zu vermeiden. Die Größe Vpo ist die Abschnürspannung (engl. Pinch-off voltage) vom ersten Transistor T1, d.h. jene Gate-Spannung, ab der ein Transistor in der betrachteten Technologie vollständig sperrt, und ist damit eine charakteristische Kenngröße der verwendeten Halbleitertechnologie. Vg,nom ist die nominelle Gate-Spannung, die während des regulären Empfangsbetriebs den Arbeitspunkt des Verstärkers 110 festlegt. Da sowohl Vpo als auch Vg,nom negative Spannungen sind, muss die im HF-Übersteuerungsfall bereitgestellte Kontrollspannung Vg,ctrl,od (engl. over drive) entsprechend ausgelegt werden.Therein, the input variables Vd and V'd are those in Fig. 6 indicated, provided by the module drain voltage Vd and measured behind the current limiting transistor T2 internal drain voltage V'd. ΔVd, sw1, ΔVd, sw2 are threshold values that must be interpreted in accordance with the technology and requirements of the module in terms of power compatibility. Advantageously, ΔVd, sw1> ΔVd, sw2, in order to avoid a vibration behavior between the two states. The quantity Vpo is the pinch-off voltage of the first transistor T1, ie the gate voltage beyond which a transistor completely blocks in the considered technology, and is thus a characteristic parameter of the semiconductor technology used. Vg, nom is the nominal gate voltage which determines the operating point of the amplifier 110 during the regular receive operation. Since both Vpo and Vg, nom are negative voltages, the control voltage Vg, ctrl, od provided in the HF overdrive case must be designed accordingly.

Fig. 7 zeigt ein Ausführungsbeispiel für eine Ansteuerschaltung zum Schutz des Verstärkers vor HF-Übersteuerung. Die Ansteuerschaltung wertet den Unterschied zwischen der Drain-Spannung Vd und der internen Drain-Spannung V'd aus, um basierend darauf das erste Steuersignal Vg,ctrl für die Gate-Spannung Vg zu erzeugen. Fig. 7 shows an embodiment of a drive circuit for protecting the amplifier from RF overdrive. The drive circuit evaluates the difference between the drain voltage Vd and the internal drain voltage V'd to generate the first control signal Vg, ctrl for the gate voltage Vg based thereon.

Die Verschaltung aus der Fig. 7 (linke Seite) umfasst einen ersten Operationsverstärker OP1, einen zweiten Operationsverstärker OP2 und sechs Widerstände R1, R2, ... R6.The interconnection from the Fig. 7 (Left side) comprises a first operational amplifier OP1, a second operational amplifier OP2 and six resistors R1, R2, ... R6.

Der erste Operationsverstärker OP1 ist beispielsweise an seinem nicht-invertierten Eingang ("+" Eingang) über den dritten Widerstand R3 mit dem Anschluss für die Drain-Spannung Vd verbunden und mit seinem invertierten Eingang ("-" Eingang) über den ersten Widerstand R1 mit dem Anschluss für die interne Drain-Spannung V'd verbunden. Der erste Operationsverstärker OP1 ist außerdem mit seinem ersten Versorgungsanschluss an den Anschluss für die nominelle Versorgungsspannung RxSupply gekoppelt und mit seinem zweiten Versorgungsanschluss an Masse 80. Zwischen dem invertierten Eingang des ersten Operationsverstärkers OP1 und dem Ausgang des ersten Operationsverstärkers OP1 ist der zweite Widerstand R2 geschaltet. Zwischen dem nicht-invertierten Eingang des ersten Operationsverstärkers OP1 und Masse ist der vierte Widerstand R4 geschaltet.The first operational amplifier OP1 is connected, for example, at its non-inverted input ("+" input) via the third resistor R3 to the drain for the drain voltage Vd and with its inverted input ("-" input) via the first resistor R1 with connected to the internal drain voltage terminal V'd. The first operational amplifier OP1 is also coupled with its first supply terminal to the terminal for the nominal supply voltage RxSupply and with its second supply terminal to ground 80. Between the inverted input of the first operational amplifier OP1 and the output of the first operational amplifier OP1, the second resistor R2 is connected. Between the non-inverted input of the first operational amplifier OP1 and ground, the fourth resistor R4 is connected.

Der Ausgang des ersten Operationsverstärkers OP1 ist über den fünften Widerstand R5 mit dem nicht-invertierten Eingang des zweiten Operationsverstärkers OP2 verbunden. Der invertierte Eingang des zweiten Operationsverstärkers OP2 ist mit einem Anschluss für eine Referenzspannung Vref verbunden. Der Ausgang des zweiten Operationsverstärkers OP2 liefert die erste Steuerspannung Vg,ctrl. Außerdem ist der zweite Operationsverstärker OP2 mit seinem ersten Versorgungsanschluss auf Masse und mit seinem zweiten Versorgungsanschluss auf die negative Versorgungspannung Vneg gelegt. Zwischen dem nicht-invertierten Eingang des zweiten Operationsverstärkers OP2 und dem Anschluss für die negative Versorgungspannung Vneg ist der sechste Widerstand R6 geschaltet.The output of the first operational amplifier OP1 is connected via the fifth resistor R5 to the non-inverted input of the second operational amplifier OP2. The inverted input of the second operational amplifier OP2 is connected to a terminal for a reference voltage Vref. The output of the second operational amplifier OP2 supplies the first control voltage Vg, ctrl. In addition, the second operational amplifier OP2 is connected to its first supply terminal to ground and with its second supply terminal to the negative supply voltage Vneg. Between the non-inverted input of the second operational amplifier OP2 and the connection for the negative supply voltage Vneg, the sixth resistor R6 is connected.

Gemäß dem in der Fig. 7 (rechte Seite) gezeigten Ausführungsbeispiel ist der Anschluss für die Gate-Spannung Vg und der Anschluss für die nominelle Gate-Spannung Vg,nom mittels eines Vorschaltwiderstandes R'g verbunden.According to the in the Fig. 7 (right side), the terminal for the gate voltage Vg and the terminal for the nominal gate voltage Vg, nom are connected by means of a ballast resistor R'g.

Die Schaltung der Fig. 7 genügt dem funktionalen Zusammenhang, der an das Steuersignal Vg,ctrl in der Fig. 6 gestellt wird. RxSupply, Vneg und Vref sind die vom Modul bereitgestellte Versorgungsspannung des Empfangspfads, die negative Versorgungsspannung sowie die Referenzspannung, die wiederum per Widerstandsnetzwerk aus RxSupply und Vneg erzeugt sein kann. Die Widerstände R1...R6 sind entsprechend den festgelegten Größen ΔVd,sw1 und ΔVd,sw2, Vpo und Vg,nom geeignet auszulegen. R'g begrenzt einerseits unerwünschte Querströme im Übersteuerungsfall und erhöht andererseits die Verträglichkeit des Verstärkers 110 bezüglich Empfangssignalen mit moderaten Leistungspegeln, bei denen die Gate-Ansteuerschaltung noch nicht anspricht.The circuit of Fig. 7 is sufficient for the functional connection to the Control signal Vg, ctrl in the Fig. 6 is provided. RxSupply, Vneg and Vref are the supply voltage of the receive path provided by the module, the negative supply voltage as well as the reference voltage, which in turn can be generated by resistor network of RxSupply and Vneg. The resistors R1... R6 are to be designed appropriately in accordance with the fixed quantities .DELTA.Vd, sw1 and .DELTA.Vd, sw2, Vpo and Vg, nom. On the one hand, R'g limits unwanted cross currents in the event of overdrive and, on the other hand, increases the compatibility of the amplifier 110 with respect to received signals with moderate power levels at which the gate drive circuit does not yet respond.

Die Schaltungsteile in Fig. 6 und in Fig. 7 zusammen genommen ergeben eine Schaltungsanordnung, die vor a priori unbekannter HF-Übersteuerung wirksam schützt.The circuit parts in Fig. 6 and in Fig. 7 taken together, a circuit arrangement that effectively protects against a priori unknown RF overdrive.

Die bisher gezeigten Ausführungsbeispiele nutzen die erhöhte Stromaufnahme des Verstärkers 110, um die Übersteuerung zu detektieren.The embodiments shown so far use the increased current consumption of the amplifier 110 to detect the overdrive.

Fig. 8 zeigt einen Programmablaufplan für ein Verfahren zur Verbesserung der Verträglichkeit von Empfangssignalen mit großem Leistungspegel. In dem gezeigten Ausführungsbeispiel wird eine Auswirkung der HF-Übersteuerung auf den Gate-Strom ausgenutzt, um die HF-Übersteuerung zu detektieren und anschließend den Verstärker 110 in den zuvor beschriebenen sicheren Zustand zu versetzen. Fig. 8 shows a flowchart for a method for improving the compatibility of high power level reception signals. In the illustrated embodiment, an effect of RF overdrive on the gate current is exploited to detect the RF overdrive and then to place the amplifier 110 in the safe state described above.

Nach einem Start (Schritt 800) und der Initialisierung (Schritt 810) des Verstärkers 110 mit den nominellen Werten für die Gate- und Drain-Spannung wird zunächst der gemessene Gate-Strom Ig mit einem festgelegten Schwellwert Ig,sw1 verglichen (Schritt 820). Sobald der gemessene Wert den Schwellwert übertrifft, wird die Versorgungspannung abgeschaltet (Schritt 830). Nach einer Schutzzeit Tgt1 (Schritt 840) wird auch die Gate-Spannung Vg zu 0 V erzwungen (Schritt 850). Daraufhin wird so lange abgewartet, bis der Gate-Strom einen zweiten Schwellwert Ig,sw2 unterschreitet (Schritt 860). Wird dieser zweite Schwellwert unterschritten, wird zunächst wieder die nominelle Gate-Spannung eingestellt (Schritt 870). Nach Ablauf einer weiteren Schutzzeit Tgt2 (Schritt 880) wird auch die nominelle Versorgungsspannung RxSupply wieder angelegt (Schritt 890).After a start (step 800) and the initialization (step 810) of the amplifier 110 with the nominal values for the gate and drain voltage, first the measured gate current Ig is compared with a defined threshold value Ig, sw1 (step 820). As soon as the measured value exceeds the threshold value, the supply voltage is switched off (step 830). After a guard time Tgt1 (step 840), the gate voltage Vg is also forced to 0 V (step 850). Thereafter, it is waited until the gate current falls below a second threshold Ig, sw2 (step 860). Will this second Threshold below, the nominal gate voltage is initially set again (step 870). After expiration of another guard time Tgt2 (step 880), the nominal supply voltage RxSupply is also applied again (step 890).

Hierbei ist sicherzustellen, dass während der Zustandsänderungen des Verstärker-Bias (z.B. Spannung am Gate) die Versorgungsspannung Vd des Verstärkers 110 abgeschaltet ist. Dies wird durch einstellbare Schutzzeiten Tgt1, Tgt2 (engl. guard times) im Programmablaufplan gewährleistet.It must be ensured here that during the state changes of the amplifier bias (for example voltage at the gate) the supply voltage Vd of the amplifier 110 is switched off. This is ensured by adjustable guard times Tgt1, Tgt2 (guard times) in the program flow chart.

Fig. 9 zeigt eine Schaltungsanordnung gemäß der Erfindung zur Detektion einer HF-Übersteuerung mittels einer Überwachung des Gate-Stroms und Schutz vor HF-Übersteuerung als eine praktische Implementierung dieses Verfahrens. Fig. 9 shows a circuit arrangement according to the invention for detecting an RF overdrive by means of a monitoring of the gate current and protection against RF overdrive as a practical implementation of this method.

In der gezeigten Verschaltung koppelt der Verstärker 110 (der sich nicht von den zuvor beschriebenen Verstärkern unterscheidet) an den Versorgungsanschluss für die Gate-Spannung Vg und den Anschluss für die Drain-Spannung Vd. Die Verschaltung der Fig. 9 umfasst weiter einen Puffer-Verstärker U1, ein ODER-Gatter U2 (mit Schmitt-Trigger Eingängen), einen Komparator U3 und ein UND-Gatter U4. Außerdem umfasst die Verschaltung: einen ersten, zweiten ... dreizehnten Widerstand R1, R2, ... R13, einen ersten bis vierten Transistor T1 ... T4 und eine erste Kapazität C1.In the circuit shown, the amplifier 110 (which is not different from the previously described amplifiers) couples to the supply terminal for the gate voltage Vg and the terminal for the drain voltage Vd. The interconnection of Fig. 9 further comprises a buffer amplifier U1, an OR gate U2 (with Schmitt trigger inputs), a comparator U3 and an AND gate U4. In addition, the interconnection comprises: a first, second, thirteenth resistance R1, R2,... R13, a first to fourth transistor T1... T4, and a first capacitance C1.

Zwischen dem Anschluss für die Steuerspannung Vg und dem nicht-invertierten Eingang des Komparator U3 sind in Serie der sechste Widerstand R6 und der siebte Widerstand R7 angeordnet, wobei über den sechsten Widerstand R6 ein Steuerspannungsabfall ΔVg abgegriffen wird und an den Eingang des Komparators U3 koppelt, d.h. der invertierte Eingang des Komparators U3 ist über den achten Widerstand R8 mit dem Anschluss für die Gate-Spannung Vg verbunden. Außerdem ist der invertierte Eingang des Komparators U3 über den zwölften Widerstand R12 mit der positiven Versorgungsspannung Vpos verbunden. Der nicht-invertierte Eingang des Komparators U3 ist über den dreizehnten Widerstand R13 ebenfalls mit der positiven Versorgungsspannung Vpos verbunden.Between the connection for the control voltage Vg and the non-inverted input of the comparator U3, the sixth resistor R6 and the seventh resistor R7 are arranged in series, wherein via the sixth resistor R6 a control voltage drop .DELTA.Vg is tapped and coupled to the input of the comparator U3, ie the inverted input of the comparator U3 is connected via the eighth resistor R8 to the terminal for the gate voltage Vg. In addition, the inverted input of the comparator U3 is connected via the twelfth resistor R12 to the positive supply voltage Vpos. The non-inverted input of comparator U3 is above the thirteenth resistor R13 is also connected to the positive supply voltage Vpos.

Der Ausgang des Komparators U3 ist seriell über den zehnten Widerstand R10 und den vierten Transistor T4 mit Masse verbunden. Der Steueranschluss des vierten Transistors T4 koppelt an einen Rücksetzsignaleingang RxReset. Außerdem ist der Sperrungsanschluss (engl. latch enable, LE) des Komparators U3 mit einem Knoten zwischen dem zehnten Widerstand R10 und dem vierten Transistor T4 verbunden. Der Ausgang des Komparators U3 ist weiter über den neunten Widerstand R9 mit dem nicht-invertierten Eingang des Komparators U3 verbunden.The output of the comparator U3 is connected in series via the tenth resistor R10 and the fourth transistor T4 to ground. The control terminal of the fourth transistor T4 couples to a reset signal input RxReset. In addition, the latch enable (LE) of the comparator U3 is connected to a node between the tenth resistor R10 and the fourth transistor T4. The output of the comparator U3 is further connected via the ninth resistor R9 to the non-inverted input of the comparator U3.

Der invertierte Ausgang U3Q des Komparators U3 ist weiter mit einem Eingang des UND-Gatters U4 verbunden, wobei der andere Eingang des UND-Gatters U4 das digitale Steuersignal RxGate erhält. Der Ausgang des UND-Gatters U4 ist mit dem Steuereingang des zweiten Modulators 132 (U5) verbunden und liefert ein Steuersignal U4Y an den zweiten Modulator 132. Der Anschluss für die Drain-Spannung Vd ist über den zweiten Modulator 132 (U5) mit der nominelle Versorgungsspannung RxSupply verbunden.The inverted output U3 Q of the comparator U3 is further connected to one input of the AND gate U4, wherein the other input of the AND gate U4 receives the digital control signal RxGate. The output of the AND gate U4 is connected to the control input of the second modulator 132 (U5) and provides a control signal U4Y to the second modulator 132. The drain voltage Vd terminal is connected to the nominal one via the second modulator 132 (U5) Supply voltage RxSupply connected.

Außerdem ist der invertierte Ausgang U3Qdes Komparators U3 mit einem Eingang des ODER-Gatters U2 verbunden. Der weitere Eingang des ODER-Gatters U2 ist über die erste Kapazität C1 auf Masse gelegt und außerdem über den fünften Widerstand R5 mit dem invertierten Ausgang des Komparators U3 verbunden. Der Ausgang des ODER-Gatters U2 ist mit einem Aktivierungseingang des Puffer-Verstärkers U1 verbunden, wobei der obere Versorgungseingang mit der positiven Versorgungspannung Vpos verbunden ist und der untere Versorgungseingang des Puffer-Verstärker U1 auf Masse liegt.In addition, the inverted output is U3 Q of the comparator U3 is connected to an input of the OR gate U2. The further input of the OR gate U2 is grounded via the first capacitor C1 and also connected via the fifth resistor R5 to the inverted output of the comparator U3. The output of the OR gate U2 is connected to an enable input of the buffer amplifier U1, wherein the upper supply input is connected to the positive supply voltage Vpos and the lower supply input of the buffer amplifier U1 is grounded.

Der Eingang des Puffer-Verstärker U1 koppelt an das digitale Steuersignal RxGate und über den elften Widerstand R11 an die positive Versorgungsspannung Vpos. Der Ausgang des Puffer-Verstärkers U1 ist über den ersten Widerstand R1 und den vierten Widerstand R4 in dieser Reihenfolge mit Masse verbunden. Zwischen dem ersten Widerstand R1 und dem vierten Widerstand R4 ist ein Strompfad über den ersten Transistor T1, den zweiten Widerstand R2 zu der negativen Versorgungsspannung Vneg ausgebildet. Der Steueranschluss des ersten Transistors T1 liegt auf Masse. Zwischen dem ersten Transistor T1 und dem zweiten Widerstand R2 zweigt ein Strompfad ab, der eine Verbindung über den dritten Widerstand R3 zu dem Steueranschluss des zweiten Transistors T2 als auch über den dritten Widerstand R3 zu dem Steueranschluss des dritten Transistors T3 herstellt.The input of the buffer amplifier U1 couples to the digital control signal RxGate and via the eleventh resistor R11 to the positive supply voltage Vpos. The output of the buffer amplifier U1 is across the first resistor R1 and the fourth resistor R4 are connected to ground in this order. Between the first resistor R1 and the fourth resistor R4, a current path via the first transistor T1, the second resistor R2 to the negative supply voltage Vneg is formed. The control terminal of the first transistor T1 is grounded. Between the first transistor T1 and the second resistor R2 branches off a current path, which establishes a connection via the third resistor R3 to the control terminal of the second transistor T2 and via the third resistor R3 to the control terminal of the third transistor T3.

Der zweite Transistor T2 und der dritte Transistor T3 sind seriell zwischen Masse und dem Anschluss für die nominelle Gate-Spannung Vg,nom ausgebildet, wobei der zweite Transistor T2 und der dritte Transistor T3 komplementär zueinander sind. Zwischen dem Anschluss für die nominelle Gate-Spannung Vg,nom und einem Knoten zwischen dem zweiten Transistor T2 und dem dritten Transistor T3 ist der Vorwiderstand R'g ausgebildet, der somit den dritten Transistor T3 überbrückt. Außerdem ist der Knoten zwischen dem zweiten Transistor T2 und dem dritten Transistor T3 mit einem Knoten zwischen dem sechsten Widerstand R6 und dem siebten Widerstand R7 verbunden.The second transistor T2 and the third transistor T3 are formed in series between ground and the terminal for the nominal gate voltage Vg, nom, wherein the second transistor T2 and the third transistor T3 are complementary to each other. Between the terminal for the nominal gate voltage Vg, nom and a node between the second transistor T2 and the third transistor T3, the series resistor R'g is formed, which thus bridges the third transistor T3. In addition, the node between the second transistor T2 and the third transistor T3 is connected to a node between the sixth resistor R6 and the seventh resistor R7.

Die Funktionsweise dieser Schaltung kann wie folgt zusammengefasst werden. Die HF-Übersteuerung wird als Anstieg des Spannungsabfalls ΔVg über den sechsten Widerstand R6 von der Komparator-Schaltung U3 detektiert. Die Rückkopplung mittels R10 auf den Sperrungs-Eingang von U3 (engl: latch enable, U3LE) stellt sicher, dass nach der Detektion einer HF-Übersteuerung die Schaltung im "Schutzmodus" gehalten wird und erst durch einen Auslöse-Impuls des "RxReset" wieder in den nominellen Rx-Betrieb zurückkehrt. Alternativ dazu kann auch die Schmitt-Trigger-Eigenschaft des Komparators U3 genutzt werden, um bei einem Unterschreiten der Spannungsdifferenz ΔVg unter den Schwellwert ΔVg,sw2 automatisch wieder in den nominellen Rx-Betrieb zurückzukehren. Hierzu bleibt der zehnte Widerstand R10 einfach unbestückt. Der Komplementär-Ausgang von U3 (U3Q) stellt im Zustand "low" mit Hilfe des UND-Gatters U4 und des Rx-Modulators U5 (132) sicher, dass die Drain-Spannung des Verstärkers 110 abgeschaltet ist.The operation of this circuit can be summarized as follows. The RF overdrive is detected as an increase of the voltage drop ΔVg via the sixth resistor R6 from the comparator circuit U3. The feedback via R10 to the disable input of U3 (latch enable, U3LE) ensures that after the detection of an RF overdrive the circuit is kept in the "protection mode" and only by a trigger pulse of the "RxReset" again returns to nominal Rx mode. Alternatively, the Schmitt trigger characteristic of the comparator U3 can also be used to automatically return to the nominal Rx mode when the voltage difference ΔVg falls below the threshold value ΔVg, sw2. For this, the tenth resistor R10 simply remains empty. The complementary output of U3 (U3 Q ) in the state "low" with the help of AND gates U4 and Rx modulator U5 (132) ensure that the drain voltage of amplifier 110 is turned off.

Mit den Bauteilen U2/R5/C1 wird ein Verzögerungsglied realisiert, bei dem nur die fallende Flanke, nicht jedoch die ansteigende Flanke verzögert wird. Die Zustandsänderung vom nominellen Rx-Betrieb zu einer HF-Übersteuerung wird somit dem Aktivierungseingang U1E des Puffer-Verstärkers U1 zeitverzögert übermittelt. So wird sichergestellt, dass die Gate-Spannung des Verstärkers 110 erst dann zu 0 V erzwungen wird, wenn die Drain-Spannung bereits 0 V beträgt. Dazu ist der Puffer-Verstärker U1 mit einem 3-state-Ausgang versehen, der bei einem logisch null-Pegel am Aktivierungseingang U1E hochohmig und damit von der externen Beschaltung bestimmt wird. Da der Widerstand R4 gegen Masse geschaltet ist, wird in diesem Fall U1Y (Ausgang vom Puffer-Verstärker U1) ebenfalls den 0V-Zustand annehmen. Die Schutzzeit zwischen den beiden Zustandsänderungen ist per Verzögerungszeit durch Dimensionierung von R5/C1 einstellbar. Die Bauteile T1, T2, T3, R2, R3 bewirken eine Pegelwandlung vom positiven Spannungsbereich 0 V ... Vpos der Ansteuerlogik in den negativen Spannungsbereich 0 V ... Vg,nom der Gateansteuerung. Dabei ist die nominelle Gate-Spannung Vg,nom die von der Modulelektronik bereitgestellte Gate-Bias-Spannung für den nominellen Rx-Betrieb.With the components U2 / R5 / C1, a delay element is realized in which only the falling edge but not the rising edge is delayed. The change in state from the nominal Rx operation to an HF override is thus transmitted to the activation input U1E of the buffer amplifier U1 with a time delay. This ensures that the gate voltage of the amplifier 110 is not forced to 0 V until the drain voltage is already 0 V. For this purpose, the buffer amplifier U1 is provided with a 3-state output, which is at a logic zero level at the activation input U1E high impedance and thus determined by the external circuitry. In this case, since resistor R4 is grounded, U1Y (output from buffer amplifier U1) will also assume the 0V state. The guard time between the two state changes can be set by delay time by dimensioning R5 / C1. The components T1, T2, T3, R2, R3 cause a level conversion of the positive voltage range 0 V ... Vpos of the drive logic in the negative voltage range 0 V ... Vg, nom of the gate drive. In this case, the nominal gate voltage Vg, nom is the gate bias voltage provided by the module electronics for nominal Rx operation.

Fig. 10 zeigt ein Zeitdiagramm für die unterschiedlichen Signale, die zwischen den Bauteilen, wie sie in der Fig. 9 zu sehen sind, übertragen werden. Von oben nach unten sind folgende Signale dargestellt: zunächst das Empfangsrücksetzsignal RxReset, welches extern eingegeben werden kann, darunter ein beispielhaftes Empfangssignal RF-pwr, darunter die Spannungsdifferenz ΔVg, darunter das invertierte Ausgangssignal U3Q des Komparators U3, darunter das Ausgangssignal U2Y des ODER-Gatters U2, darunter das digitale Steuersignal RxGate (z.B. von extern erhalten), darunter das Ausgangssignal U1Y des Puffer-Verstärker U1, darunter die Gate-Spannung Vg, darunter das Ausgangssignal U4Y des UND-Gatters U4, und ganz unten die Versorgungsspannung Vd. Fig. 10 shows a timing diagram for the different signals occurring between the components, as shown in the Fig. 9 can be transmitted. The following signals are shown from top to bottom: first the receive reset signal RxReset, which can be input externally, including an exemplary receive signal RF-pwr, including the voltage difference ΔVg, including the inverted output signal U3 Q of the comparator U3, including the output signal U2Y of the OR gate U2, including the digital control signal RxGate (eg obtained externally), including the output signal U1Y of the buffer amplifier U1, including the gate voltage Vg, including the output signal U4Y of the AND Gates U4, and at the bottom of the supply voltage Vd.

Die Zeitrichtung in Fig. 10 verläuft von links nach rechts, so dass zunächst zur Zeit t1 das digitale Steuersignal RxGate beispielsweise von logisch null auf logisch eins springt. Zur Zeit t2 (t2 > t1) ändern sich ebenfalls die Ausgangssignale U1Y, U4Y des Puffer-Verstärker U1 und des UND-Gatters U4 von logisch null nach logisch eins. Zur Zeit t3 (t3 > t2) ändert sich die Gate-Spannung Vg von 0 V auf die nominelle Gate-Spannung Vg,nom. Zur Zeit t4 (t4>t3) ändert sich die Versorgungsspannung Vd von einem Nullwert auf die nominelle Versorgungsspannung RxSupply.The time direction in Fig. 10 runs from left to right, so that initially at time t1, the digital control signal RxGate, for example, jumps from logic zero to logic one. At the time t2 (t2> t1), the output signals U1Y, U4Y of the buffer amplifier U1 and the AND gate U4 also change from logic zero to logic one. At time t3 (t3> t2), the gate voltage Vg changes from 0V to the nominal gate voltage Vg, nom. At time t4 (t4> t3), the supply voltage Vd changes from a zero value to the nominal supply voltage RxSupply.

Zur Zeit t5 (t5 > t4) wird von extern ein Empfangssignal RF-Pwr erhalten. Zur Zeit t6 (t6 > t5) wird eine Spannungsdifferenz ΔVg, die einen Schwellwert PRF,sw überschreitet festgestellt und ΔVg springt auf logisch eins. Zur Zeit t7 (t7 > t6) fällt das invertierte Ausgangssignal U3Q des Komparators U3 von logisch eins auf logisch null. Zur Zeit t8 (t8 > t7) fällt das Ausgangssignal des UND-Gatters U4Y von logisch eins auf logisch null. Zu einer Zeit t9 (t9 > t8) fällt das Ausgangssignal U2Y des ODER-Gatters U2 von logisch eins auf logisch null. Zur etwa gleichen Zeit kann auch die Drain-Spannung Vd auf oV fallen. Zu einer Zeit t10 (t10 > t9) fällt das Ausgangssignal U1Y des Puffer-Verstärkers U1 von logisch eins auf logisch null. Zur Zeit t11 (t11 > t10) wird die Gate-Spannung Vg auf 0V gesetzt. Zu diesem Zeitpunkt ist der Schutz vor Übersteuerung vollständig aktiviert.At time t5 (t5> t4), a receive signal RF-Pwr is received externally. At time t6 (t6> t5), a voltage difference ΔVg exceeding a threshold value PRF, sw is detected and ΔVg jumps to logical one. At time t7 (t7> t6), the inverted output signal U3 drops Q of comparator U3 from logic one to logical zero. At time t8 (t8> t7), the output of AND gate U4Y falls from logic one to logic zero. At a time t9 (t9> t8), the output signal U2Y of the OR gate U2 drops from logic one to logical zero. At about the same time, the drain voltage Vd can also fall to 0V. At a time t10 (t10> t9), the output signal U1Y of the buffer amplifier U1 drops from logic one to logic zero. At time t11 (t11> t10), the gate voltage Vg is set to 0V. At this point the over-protection protection is fully activated.

Zur Zeit t12 (t12>t11) ist das externe Empfangssignal zu Ende und fällt auf einen Wert logisch null. Zur Zeit t13 (t13 > t12) fällt die Spannungsdifferenz für die Steuerspannung ΔVg wieder auf einen Wert 0. Zur Zeit t14 (t14 > t13) wird das externe Rücksetzsignal RxReset eingegeben. Dies kann beispielsweise durch die Zustandsänderung der Spannungsdifferenz ΔVg zur Zeit t13 ausgelöst werden. Zur Zeit t15 (t15 > t14) wird ansprechend darauf das invertierte Ausgangssignal U3Q des Komparators wieder auf den Ausgangswert gesetzt und der Ausgang U2Y von dem ODER-Gatter U2 ebenfalls auf den Ausgangswert gesetzt. Zur Zeit t16 (t16 > t15) wird der Ausgang U1Y des Puffer-Verstärkers U1 als Resultat auf logisch eins gesetzt. Zur Zeit t17 (t17 > t16) wird das Ausgangssignal U4Y des UND-Gatters U4 auf logisch eins gesetzt. Zu etwa der gleichen Zeit wird die Gate-Spannung Vg wieder auf den Nominalwert Vg,nom gesetzt. Zur Zeit t18 (t18 > t17) wird der Versorgungsspannung Vd von 0V auf die nominelle Versorgungsspannung RxSupply gesetzt. Damit ist der normale Empfangsbetriebszustand wieder hergestellt.At time t12 (t12> t11), the external received signal is over and falls to a logical zero value. At time t13 (t13> t12), the voltage difference for the control voltage ΔVg returns to a value 0. At time t14 (t14> t13), the external reset signal RxReset is input. This can be triggered, for example, by the state change of the voltage difference ΔVg at time t13. At time t15 (t15> t14), in response, the inverted output signal U3 Q of the comparator set back to the output value and the output U2Y of the OR gate U2 also set to the output value. At time t16 (t16> t15), the output U1Y of the buffer amplifier U1 is set to logic one as a result. At time t17 (t17> t16) the output signal becomes U4Y of the AND gate U4 is set to logical one. At about the same time, the gate voltage Vg is reset to the nominal value Vg, nom. At time t18 (t18> t17), the supply voltage Vd is set from 0V to the nominal supply voltage RxSupply. This restores normal reception mode.

Zur Zeit t19 (t19>t18) wird das digitale Steuersignal RxGate von logisch eins auf logisch null gesetzt. Zur Zeit t20 (t20 > t19) wird das Ausgangssignal U1Y des Puffer-Verstärkers U1 von logisch eins auf logisch null gesetzt und das Ausgangssignal U4Y des UND-Gatters U4 von logisch eins auf logisch null gesetzt (muss aber nicht gleichzeitig erfolgen). Zur Zeit t21 (t21 > t20) wird die Drain-Spannung Vd wieder auf 0 V gesetzt. Zur Zeit t22 (t22 > t21) wird Gate-Spannung Vg auf 0 V gesetzt. Zu diesem Zeitpunkt ist der Schutz vor Übersteuerung durch Leckleistung im Sendebetrieb infolge einer begrenzten Isolation vollständig aktiviert.At time t19 (t19> t18), the digital control signal RxGate is set from logic one to logic zero. At time t20 (t20> t19), the output U1Y of the buffer amplifier U1 is set from logic one to logic zero and the output U4Y of the AND gate U4 is set from logic one to logic zero (but need not occur simultaneously). At time t21 (t21> t20), the drain voltage Vd is reset to 0V. At time t22 (t22> t21), gate voltage Vg is set to 0V. At this time, protection against overdrive leakage is completely activated in the transmit mode due to limited isolation.

Das Zeitablaufdiagramm der Fig. 10 entspricht somit den Kontroll- und Steuersignalen der Schaltungsanordnung gemäß Fig. 9, wobei die zeitlichen Abhängigkeiten sowie die Auslösevorgänge der jeweiligen Zustandsänderungen ersichtlich sind. Die zeitlichen Abstände zwischen den einzelnen Zeitpunkten ti (i=1...20) hängen von der Wahl der Bauelement (z.B. ihre Widerstandswerte oder Schaltzeiten) als auch von den Laufzeiten ab. Insbesondere wird durch entsprechende Dimensionierungen der Bauteile R5/C1 die Verzögerungszeit τd=t9-t7 so gewählt, dass die Gate-Spannung Vg des Verstärkers 110 erst dann zu 0 V erzwungen wird (zur Zeit t11), wenn die Drain-Spannung bereits 0 V beträgt (zur Zeit t9).The timing diagram of Fig. 10 thus corresponds to the control and control signals of the circuit according to Fig. 9 , where the temporal dependencies and the triggering processes of the respective state changes are visible. The time intervals between the individual times ti (i = 1 ... 20) depend on the choice of the component (eg its resistance values or switching times) as well as on the transit times. In particular, by appropriate dimensioning of the components R5 / C1, the delay time τd = t9-t7 is selected so that the gate voltage Vg of the amplifier 110 is forced to 0 V (at time t11) only when the drain voltage is already 0 V. is (currently t9).

Ausgelöst wird der Schutzmechanismus zum Zeitpunkt t5 durch den Anstieg der am Eingang des T/R-Moduls eingespeisten HF-Leistung (RF-Pwr), die über einen definierten Schwellwert PRF,sw liegt und einen Anstieg des Gate-Stroms und damit der über den Widerstand R6 abfallende Spannungsdifferenz ΔVg bewirkt. Übersteigt diese den Schwellwert ΔVg,sw (zur Zeit t6), so wird U3Q zu "0" (zur Zeit t7) und in Folge dessen auch das Signal U4Y des AND-Gatters (zur Zeit t8) und schließlich die Drain-Spannung des Verstärkers 110 Vd (zur Zeit t9). So lange nicht mittels RxReset zurückgesetzt wird (zur Zeit t14), bleibt dieser Zustand erhalten, auch wenn vorzeitig die HF-Leistung am Modul-Eingang reduziert wird.The protection mechanism is triggered at time t5 by the increase of the input at the input of the T / R module RF power (RF-Pwr), which is above a defined threshold PRF, sw and an increase of the gate current and thus the over the Resistor R6 dropping voltage difference .DELTA.Vg causes. If this exceeds the threshold value ΔVg, sw (at time t6), then U3 Q to "0" (at time t7) and consequently also the U4Y signal of the AND gate (at time t8) and finally the drain voltage of the amplifier 110Vd (at time t9). As long as it is not reset by means of RxReset (at time t14), this state is retained, even if the RF power at the module input is prematurely reduced.

Nach Ablauf einer einstellbaren Verzögerungszeit τd wird der Ausgang U1Y des Puffer-Verstärkers U1 zu 0 V erzwungen (zur Zeit t10) und schließlich wird auch die Gate-Spannung niederohmig auf 0 V gesetzt (zur Zeit t11). Durch einen kurzen Puls des RxReset (zur Zeit t14) wird der Komparator U3 zurückgesetzt (zur Zeit t15) und dann nahezu zeitgleich, also ohne Verzögerung τd, der Puffer-Verstärker U1 aktiviert (zur Zeit t16) und, vorausgesetzt RxGate ist aktiv, die Gate-Spannung Vg auf die nominelle Gate-Spannung Vg,nom gebracht (zur Zeit t17). Durch die Zustandsänderung von U3Q zu "1" (zur Zeit t15) wird, falls RxGate aktiv ist, auch das UND-Gatter U4 aktiviert (zur Zeit t17) und schließlich die Drain-Spannung Vd mit der Versorgungsspannung RxSupply versorgt (zur Zeit t18).After expiration of an adjustable delay time τd, the output U1Y of the buffer amplifier U1 is forced to 0 V (at time t10), and finally the gate voltage is also set to 0 V at low resistance (at time t11). By a short pulse of the RxReset (at time t14), the comparator U3 is reset (at time t15) and then almost at the same time, ie without delay τd, the buffer amplifier U1 is activated (at time t16) and, provided RxGate is active, the Gate voltage Vg brought to the nominal gate voltage Vg, nom (at time t17). By the state change of U3 Q to "1" (at time t15), if RxGate is active, also the AND gate U4 is activated (at time t17) and finally the drain voltage Vd is supplied with the supply voltage RxSupply (at time t18).

Fig. 11 zeigt das Prinzip eines Tests zum Nachweis der Wirksamkeit der Erfindung, wozu ein bestehendes Empfangsmodul 40 oder Frontend-Modul (FE-Modul) entsprechend zu Fig. 3 modifiziert wurde. Mit dem Test wird der Einfluss der Störleistung auf die HF-Eigenschaften des Empfangspfads ermittelt. In einer ersten Referenzmessung wurde der Einfluss einer HF-Übersteuerung im Rx-Betrieb auf die HF-Eigenschaften des FE-Moduls untersucht. Bei diesem Test wird am Antennen-Tor 710 ein dauerhaft anliegendes Nutzsignal (Rx-Signal) eingespeist. Das Störsignal wird in Form eines gepulsten Signals hoher Leistung ebenfalls am Antennen-Tor eingespeist. Bei diesem Test ist die Versorgungsspannung Vd des Verstärkers 110 ebenfalls zeitlich moduliert und mit dem Störsignal am Antenneneingang 710 synchronisiert, so dass zum Zeitpunkt der Übersteuerung die Versorgungsspannung Vd des Verstärkers 110 abgeschaltet ist. Die beiden Schalter 730, 740 sind während dieser Messung dauerhaft im Rx-Zustand (d.h. der Sendeverstärker 750 ist entkoppelt). Fig. 11 shows the principle of a test to demonstrate the effectiveness of the invention, including an existing receiving module 40 or front-end module (FE module) accordingly Fig. 3 was modified. The test determines the influence of interference power on the RF characteristics of the receive path. In a first reference measurement, the influence of RF overdriving in Rx mode on the RF characteristics of the FE module was investigated. In this test, a permanently applied useful signal (Rx signal) is fed to the antenna port 710. The interference signal is also fed to the antenna port in the form of a high power pulsed signal. In this test, the supply voltage Vd of the amplifier 110 is also time modulated and synchronized with the interference signal at the antenna input 710, so that at the time of overdrive, the supply voltage Vd of the amplifier 110 is turned off. The two switches 730, 740 are permanently in the Rx state during this measurement (ie, the transmit amplifier 750 is decoupled).

Fig. 12 zeigt das Ergebnis des Tests, wobei der zeitliche Verlauf der Empfangsverstärkung nach einem kurzen Störpuls mit hohem Leistungspegel (∼1W), in konventionellem Betrieb (untere Kurve 950) und im Betrieb gemäß der Erfindung (obere Kurve 750) dargestellt ist. Fig. 12 shows the result of the test, wherein the timing of the reception gain after a short interference pulse with high power level (~1W), in conventional operation (lower curve 950) and in operation according to the invention (upper curve 750) is shown.

Die erste Kurve 950 gibt den Einfluss der HF-Übersteuerung auf den zeitlichen Verlauf der Rx-Verstärkung (Empfangsverstärkung) eines HF-Frontends mit GaN HF-Komponenten wieder. Nachdem die Betriebsspannung am Verstärker 110 wieder anliegt (bei ca. 19 µs), stellt sich eine Rx-Verstärkung ein, die jedoch je nach Ausprägung der HF-Übersteurung deutlich von der nominellen Rx-Verstärkung (ca. 10 dB) abweicht. Anschließend erholt sich der Verstärker 110 und die Verstärkung nimmt wieder zu bis erneut ein Störpuls folgt. Bei einer großen Störleistung kann so die Verstärkung im Moment direkt nach Übersteuerung (bei ca. 20 µs) gegenüber der nominellen Rx-Verstärkung um bis zu 9 dB einbrechen.The first curve 950 represents the influence of the RF overdrive on the time course of the Rx amplification (reception amplification) of an HF front end with GaN RF components. After the operating voltage at the amplifier 110 is applied again (at approximately 19 μs), an Rx gain sets in, which, however, deviates significantly from the nominal Rx gain (approximately 10 dB), depending on the severity of the HF overshoot. Subsequently, the amplifier 110 recovers and the gain increases again until an interference pulse follows again. In the case of a large interference power, the gain at the moment, directly after overdriving (at approx. 20 μs), can drop by up to 9 dB compared to the nominal Rx gain.

Die zweite Kurve 750 in Fig. 12 ist das Ergebnis dieser Messung am selben Frontend, nachdem dieses gemäß der Erfindung wie in Fig. 3 dargestellt modifiziert und die Punkte 1 und 2 elektrisch verbunden wurden. Die Störleistung der HF-Übersteuerung ist in beiden Fällen identisch. In dieser Messung wird die Rx-Verstärkung durch die HF-Übersteuerung kaum beeinflusst. Die maximale Abweichung von der nominellen Rx-Verstärkung beträgt nur ca. 0,3 dB.The second turn 750 in Fig. 12 is the result of this measurement on the same front end, after this according to the invention as in Fig. 3 shown modified and the points 1 and 2 were electrically connected. The interference power of the HF override is identical in both cases. In this measurement, the Rx gain is hardly affected by the RF overdrive. The maximum deviation from the nominal Rx gain is only about 0.3 dB.

Fig. 13 veranschaulicht das Prinzip eines weiteren Tests, um die Wirksamkeit der Erfindung an einem T/R-Modul 40 (Sende-/Empfangsmodul) im Radarbetrieb nachzuweisen. Das untersuchte T/R-Modul entspricht dem Frontend-Modul 40, das für die oben beschriebenen Tests (in Fig. 11) verwendet wurde, ist jedoch im Unterschied dazu zusätzlich mit einem sogenannten Corechip (Kern-Chip; integrierter Schaltkreis mit der Fähigkeit sowohl das Sende- als auch das Empfangssignal in Betrag und Phase zu manipulieren sowie digitale Funktionalitäten beispielsweise zur Ansteuerung der Modulatoren bereitzustellen) 770 ausgerüstet. Für den Test wird, wie in Fig. 13 dargestellt, am Antennen-Tor 710 des T/R-Moduls 40 dauerhaft ein Rx-Nutzsignal eingespeist. Ein zweites HF-Signal (gepulstes Tx Signal) wird als Folge von kurzen Signalpulsen am Manifold-Tor 720 eingespeist und vom HPA 750 zum Sendesignal mit hoher Leistung (gepulstes und verstärktes Tx Signal) verstärkt. Aus der am Manifold-Tor 720 gemessenen HF-Leistung wird der zeitliche Verlauf der Rx-Verstärkung als Differenz zum am Antennen-Tor 720 eingespeisten Nutzsignal ermittelt. Auch dieser Test wurde zunächst am nicht modifizierten T/R-Modul 40 und anschließend am gemäß Fig. 3 modifizierten T/R-Modul 40 durchgeführt. Fig. 13 illustrates the principle of another test to demonstrate the effectiveness of the invention on a T / R module 40 (transceiver module) in radar mode. The examined T / R module corresponds to the front-end module 40 which was used for the tests described above (in Fig. 11 ), but in contrast thereto is additionally equipped with a so-called core chip (core chip, integrated circuit with the ability to manipulate both the transmit and the receive signal in magnitude and phase as well as to provide digital functionalities, for example for controlling the modulators) 770 , For the test, as in Fig. 13 represented at the antenna port 710 of the T / R module 40 permanently fed a Rx useful signal. A second RF signal (pulsed Tx signal) is fed to the Manifold Gate 720 as a result of short signal pulses and amplified by the HPA 750 to the high power transmit signal (pulsed and amplified Tx signal). From the HF power measured at the Manifold Gate 720, the time profile of the Rx gain is determined as a difference to the useful signal fed to the antenna port 720. This test was also performed first on the unmodified T / R module 40 and then on according to Fig. 3 modified T / R module 40 performed.

Fig. 14 zeigt am Beispiel des oben beschriebenen T/R-Moduls 40 ohne Modifikation gemäß der Erfindung (z.B. in einem typischen Pulsradarszenario) den zeitlichen Verlauf der Rx-Verstärkung für drei unterschiedliche Leistungspegel der Sendeleistung. Infolge einer begrenzten Isolation des T/R-Schalters 730 erreicht ein Teil der Sendeleistung den Eingang des Verstärkers 110. So ist eine deutliche Beeinflussung der Rx-Verstärkung durch die Sendeleistung erkennbar (auch im Radarbetrieb). Ab einer bestimmten Sendeleistung (z.B. > 35dBm) reicht die Pulswiederholdauer nicht aus, um die nominelle Rx-Verstärkung wieder zu erreichen. Diese Messung wurde für unterschiedliche Sendeleistungen wiederholt. Fig. 14 Using the example of the above-described T / R module 40 without modification according to the invention (eg in a typical pulsed radar scenario) shows the time course of the Rx gain for three different power levels of the transmission power. Due to a limited isolation of the T / R switch 730 reaches a part of the transmission power to the input of the amplifier 110. Thus, a significant influence of the Rx gain by the transmission power is recognizable (even in radar operation). From a certain transmit power (eg> 35dBm), the pulse repetition time is insufficient to reach the nominal Rx gain again. This measurement was repeated for different transmission powers.

In Fig. 15 ist das Ergebnis dieser Messreihe dargestellt, wobei eine Empfangsverstärkung (zum Zeitpunkt direkt vor und direkt nach einem kurzen Sendepuls) in Abhängigkeit vom Leistungspegel des Sendesignals für ein typisches Pulsradarszenario dargestellt ist. Die obere Kurve entspricht dabei dem Wert der Rx-Verstärkung kurz vor Beginn des Sendepulses (Tx-Puls). Die untere Kurve entspricht dem Wert der Rx-Verstärkung kurz nach Ende des Sendepulses. Bei einer Sendeleistung von 42 dBm ist die Rx-Verstärkung ca. 8 dB geringer als die nominelle Rx-Verstärkung bzw. die Verstärkung, die sich bei einer Sendeleistung von 35 dBm ergibt. Eine so starke Abhängigkeit der RX-Verstärkung von der Sendeleistung ist für typische Radaranwendungen nicht akzeptabel.In Fig. 15 the result of this series of measurements is shown, wherein a reception gain (at the time immediately before and immediately after a short transmission pulse) depending on the power level of the transmission signal for a typical Pulsradarszenario is shown. The upper curve corresponds to the value of the Rx gain shortly before the start of the transmit pulse (Tx pulse). The lower curve corresponds to the value of the Rx gain shortly after the end of the transmit pulse. At a transmission power of 42 dBm, the Rx gain is about 8 dB lower than the nominal Rx gain or amplification, which results at a transmission power of 35 dBm. Such a strong dependence of the RX gain on the transmit power is not acceptable for typical radar applications.

Die in Fig. 16 dargestellten Empfangsverstärkungen zeigen Ergebnisse derselben Messreihen (im typischen Pulsradarszenario) am gleichen T/R-Modul 40, jedoch mit dynamischer Ansteuerung der Gate-Spannung des Verstärkers 110 gemäß der Erfindung. Die damit erzielte Abhängigkeit der Rx-Verstärkung von der Sendeleistung ist marginal. Die maximale Abweichung gegenüber der nominellen Rx-Verstärkung beträgt bei einer Sendeleistung von 41,5 dBm nur ca. 0,35 dB.In the Fig. 16 Receive gains shown show results of the same series of measurements (in the typical pulse radar scenario) on the same T / R module 40, but with dynamic drive of the gate voltage of the amplifier 110 according to the invention. The resulting dependence of the Rx gain on the transmit power is marginal. The maximum deviation from the nominal Rx gain is only about 0.35 dB at a transmission power of 41.5 dBm.

Fig. 17 zeigt die gemessene Empfangsverstärkung sowohl für das T/R-Modul 40 mit dynamischer Ansteuerung der Gate-Spannung des Verstärkers 110 (obere zwei Kurven mit nahezu konstanter Rx-Verstärkung) als auch für das ursprüngliche T/R-Modul ohne die dynamische Ansteuerung (untere zwei Kurven). Während das T/R-Modul 40 ohne dynamische Ansteuerung der Gate-Spannung Vg ab einer Sendeleistung von 35 dBm zunehmend in Form einer Abnahme der Rx-Verstärkung durch den Sendepuls beeinflusst wird, ist die Rx-Verstärkung beim T/R-Modul 40 mit dynamischer Ansteuerung der Gate-Spannung Vg gemäß der Erfindung in erster Näherung unabhängig von der Sendeleistung. Fig. 17 Figure 4 shows the measured receive gain for both the T / R module 40 with the gate 100 of the amplifier 110 dynamically driven (upper two curves with nearly constant Rx gain) and the original T / R module without the dynamic drive (lower two curves). While the T / R module 40 is increasingly influenced in the form of a decrease of the Rx gain by the transmit pulse without dynamically driving the gate voltage Vg from a transmit power of 35 dBm, the Rx gain at the T / R module 40 is dynamic control of the gate voltage Vg according to the invention in a first approximation, regardless of the transmission power.

Mit den gezeigten Messreihen konnte folglich die Wirksamkeit des Verfahrens am Beispiel eines GaN basierten T/R Moduls nachgewiesen werden.Consequently, the effectiveness of the method could be demonstrated using the series of measurements shown on the example of a GaN-based T / R module.

Fig. 18 zeigt ein Flussdiagramm für ein Verfahren zum Schutz eines Empfangsmoduls 40 mit einem Verstärker 110 oder zum Schutz einer nachfolgenden Schaltungselektronik 60. Das Verfahren umfasst die Schritte: Verstärken S110 eines Eingangssignals durch den Verstärker 110 und Weiterleiten des verstärkten Eingangssignals an die nachfolgende Schaltungselektronik 60, Ausgeben S120 eines Steuersignals 125, wenn ein potentiell kritischer Zustand für den Verstärker 110 oder für das Empfangsmodul 40 oder für die nachfolgende Schaltungselektronik 60 auftritt oder bevorsteht, und Abschalten S130 des Verstärkers 110 in Antwort auf das Steuersignal 125, wobei der abgeschaltete Verstärker 110 keine Verstärkung von Signalen am Eingang 112 durchführt, sondern die Signale am Eingang 112 durch eine teilweise oder vollständige Absorption oder Reflexion abschwächt. Fig. 18 FIG. 12 shows a flowchart for a method for protecting a receive module 40 with an amplifier 110 or for protecting subsequent circuit electronics 60. The method includes the steps of: amplifying S110 an input signal through the amplifier 110 and passing the amplified input signal to the subsequent circuit electronics 60, output S120 a control signal 125 when a potentially critical condition for the amplifier 110 or for the receiving module 40 or for the subsequent electronic circuit 60 occurs or imminent, and switching off S130 of the amplifier 110 in response to the control signal 125, wherein the switched-off amplifier 110 no amplification of signals at the input 112, but the signals at the input 112 by a partial or complete absorption or attenuates reflection.

Alle zuvor beschriebenen Funktionen der Vorrichtungen können als weitere optionale Verfahrensschritte in dem Verfahren umgesetzt sein.All of the above-described functions of the devices may be implemented as further optional method steps in the method.

Das Verfahren kann auch auf ein Steuergerät (beispielsweise einer Radaranlage) in Form von Software implementiert sein, die es ermöglicht, das Empfangsmodul zu steuern. Weitere Ausführungsbeispiele umfassen daher auch ein Speichermedium mit einem darauf gespeicherten Computerprogramm, welches ausgebildet ist, um eine Vorrichtung zu veranlassen, das zuvor beschriebene Verfahren auszuführen, wenn es auf einem Prozessor (Verarbeitungseinheit) läuft. Das Speichermedium kann ein maschinenlesbares Medium sein, das Mechanismus zum Speichern oder Übertragen von Daten in einer von einer Maschine (z.B. einem Computer) lesbaren Form beinhalten. Die Vorrichtung kann beispielsweise ein Steuermodul mit einem Prozessor sein, auf welchem das Computerprogramm läuft.The method can also be implemented on a control device (for example a radar system) in the form of software, which makes it possible to control the receiving module. Further exemplary embodiments therefore also include a storage medium with a computer program stored thereon, which is designed to cause a device to carry out the previously described method when it runs on a processor (processing unit). The storage medium may be a machine-readable medium including mechanisms for storing or transmitting data in a form readable by a machine (e.g., a computer). The device may, for example, be a control module with a processor running the computer program.

Die in der Beschreibung, den Ansprüchen und den Figuren offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung wesentlich sein.The features of the invention disclosed in the description, the claims and the figures may be essential for the realization of the invention either individually or in any combination.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

  • 40 Empfangsmodul40 receiving module
  • 60 nachfolgende Schaltungselektronik 80 Masse60 subsequent circuit electronics 80 ground
  • 82 Source-Netzwerk82 Source Network
  • 110 Verstärker110 amplifiers
  • 112 Eingang des Verstärkers112 input of the amplifier
  • 114 Ausgang des Verstärkers114 Output of the amplifier
  • 115, 915 Transistoren115, 915 transistors
  • 116, 916 eingangsseitiges Anpassungsnetzwerk116, 916 input matching network
  • 118,918 ausgangsseitiges Anpassungsnetzwerk118,918 output matching network
  • 120 Detektionsmodul120 detection module
  • 121, 122 Auslöseschaltungen121, 122 triggering circuits
  • 125 Steuersignal125 control signal
  • 130 Abschalteinrichtung130 shutdown device
  • 131, 132 Modulatoren131, 132 modulators
  • 133 Schalter133 switch
  • 930 Eingangsfilter930 input filters
  • 940 Ausgangsfilter940 output filters
  • Vd Versorgungsspannung (Drain-Spannung)Vd supply voltage (drain voltage)
  • Vpos, Vneg positive/negative VersorgungsspannungVpos, Vneg positive / negative supply voltage
  • RxSupply nominelle VersorgungsspannungRxSupply nominal supply voltage
  • RxGate digitales SteuersignalRxGate digital control signal
  • Vg Steuerspannung (Gate-Spannung)Vg control voltage (gate voltage)
  • Vg,nom nominelle SteuerspannungVg, nom nominal control voltage
  • Vg,ctrl erstes Steuersignal (für Gate-Spannung)Vg, ctrl first control signal (for gate voltage)
  • Vd,ctrl zweites Steuersignal (für Drain-Spannung)Vd, ctrl second control signal (for drain voltage)
  • Rg, R'g VorwiderständeRg, R'g series resistors
  • C1, C2, ... KapazitätenC1, C2, ... capacities
  • L1, L2 InduktivitätenL1, L2 inductors
  • T1, T2, ... TransistorenT1, T2, ... transistors
  • R1, R2, ... WiderständeR1, R2, ... resistors
  • OP1, OP2, .. OperationsverstärkerOP1, OP2, .. operational amplifier
  • U1 Puffer-VerstärkerU1 buffer amplifier
  • U2 ODER-GatterU2 OR gate
  • U3 KomparatorU3 comparator
  • U4 UND-GatterU4 and gate

Claims (15)

Schaltungsanordnung zum Schutz eines Empfangsmoduls (40) oder einer nachfolgenden Schaltungselektronik (60), mit folgenden Merkmalen: ein Verstärker (110) mit einem Eingang (112) und einem Ausgang (114), der mit der nachfolgenden Schaltungselektronik (60) koppelbar ist; ein Steuermodul (120), das ausgebildet ist, um bei einem potentiell kritischen Zustand für den Verstärker (110) oder für das Empfangsmodul (40) oder für die nachfolgende Schaltungselektronik (60) ein Steuersignal (125) auszugeben; und eine Abschalteinrichtung (130), die ausgebildet ist, um den Verstärker (110) in Antwort auf das Steuersignal (125) abzuschalten, wobei der abgeschaltete Verstärker (110) keine Verstärkung von Signalen am Eingang (112) durchführt, sondern die Signale am Eingang (112) durch eine teilweise oder vollständige Absorption oder Reflexion abschwächt. Circuit arrangement for protecting a receiving module (40) or a subsequent electronic circuit (60), having the following features: an amplifier (110) having an input (112) and an output (114) which is couplable to the subsequent circuit electronics (60); a control module (120) configured to output a control signal (125) at a potentially critical state for the amplifier (110) or for the receiving module (40) or for the subsequent circuit electronics (60); and a turn-off device (130) configured to turn off the amplifier (110) in response to the control signal (125), the switched-off amplifier (110) not amplifying signals at the input (112), but the signals at the input (12); 112) attenuates by partial or total absorption or reflection. Schaltungsanordnung nach Anspruch 1, die weiter einen Anschluss für eine Versorgungsspannung (Vd), einen Anschluss für eine Steuerspannung (Vg) und eine Masse (80) aufweist,
wobei der Verstärker (110) einen Transistor (115) umfasst, der einen Strompfad zwischen dem Anschluss für die Versorgungsspannung (Vd) und der Masse (80) bereitstellt, wobei der Strompfad über ein Eingangssignal am Eingang (112) und über die Steuerspannung (Vg) steuerbar ist,
und wobei die Abschalteinrichtung (130) ausgebildet ist, um einen Stromfluss entlang des Strompfades durch den Transistor (115) beim Abschalten zu verhindern.Circuit arrangement according to claim 1, further comprising a connection for a supply voltage (Vd), a connection for a control voltage (Vg) and a ground (80),
wherein the amplifier (110) comprises a transistor (115) providing a current path between the supply voltage (Vd) and ground (80) terminals, the current path being provided via an input signal at the input (112) and via the control voltage (Vg ) is controllable,
and wherein the turn-off device (130) is designed to prevent current flow along the current path through the transistor (115) during turn-off. Schaltungsanordnung nach Anspruch 2, wobei das Steuersignal (125) ein erstes Steuersignal (Vg,ctrl, RxGate, U2Y) und/oder ein zweites Steuersignal (Vd,ctrl, U4Y) umfasst und die Abschalteinrichtung (130) einen ersten Modulator (131) und/oder einen zweiten Modulator (132) aufweist, wobei der erste Modulator (131) ausgebildet ist, um ansprechend auf das erste Steuersignal (Vg,ctrl; U2Y) die Steuerspannung (Vg) auf ein Nullpotential zu legen, und der zweite Modulator (132) ausgebildet ist, um ansprechend auf das zweite Steuersignal (Vd,ctrl; U4Y) die Versorgungsspannung (Vd) auf ein Nullpotential zu legen.Circuit arrangement according to claim 2, wherein the control signal (125) comprises a first control signal (Vg, ctrl, RxGate, U2Y) and / or a second control signal (Vd, ctrl, U4Y) and the turn-off device (130) comprises a first modulator (131) and or a second modulator (132), the first modulator (131) being arranged to set the control voltage (Vg) to a zero potential in response to the first control signal (Vg, ctrl; U2Y) and the second modulator (132 ) is arranged to set the supply voltage (Vd) to a zero potential in response to the second control signal (Vd, ctrl; U4Y). Schaltungsanordnung nach Anspruch 2 oder 3, wobei die Steuerspannung (Vg) über einen variablen Vorwiderstand (Rg) steuerbar ist, wobei das Steuermodul (120) ausgebildet ist, um einen Widerstandswert des variablen Vorwiderstands (Rg) während des kritischen Zustandes zu verringern.Circuit arrangement according to claim 2 or 3, wherein the control voltage (Vg) is controllable via a variable series resistor (Rg), wherein the control module (120) is designed to reduce a resistance value of the variable series resistor (Rg) during the critical state. Schaltungsanordnung nach Anspruch 4, wobei die Abschalteinrichtung (130) einen Schalter (133; T2, T3) zur Überbrückung des Vorwiderstands (Rg) aufweist und das Steuermodul (120) ausgebildet ist, um den Schalter (133; T2, T3) bei Vorliegen des kritischen Zustands zu aktivieren und so den Vorwiderstand zu überbrücken.Circuit arrangement according to claim 4, wherein the switch-off device (130) has a switch (133, T2, T3) for bridging the series resistor (Rg) and the control module (120) is designed to switch the switch (133; T2, T3) in the presence of the switch To activate critical state and so to bridge the series resistor. Schaltungsanordnung nach einem der Ansprüche 3 bis 5, wobei das erste Steuersignal (RxGate) und das zweite Steuersignal (Vd,ctrl) durch eine Zustandsänderung einen zukünftigen kritischen Zustand anzeigen, und das Steuermodul (120) ausgebildet ist, um eine Zustandsänderung des zweiten Steuersignals (Vd,ctrl) zeitlich vor einer Zustandsänderung des ersten Steuersignals (RxGate) auszugeben, um die Versorgungsspannung (Vd) vor der Steuerspannung (Vg) auf das Nullpotential zu setzen.Circuit arrangement according to one of claims 3 to 5, wherein the first control signal (RxGate) and the second control signal (Vd, ctrl) indicate a future critical state by a state change, and the control module (120) is adapted to a state change of the second control signal ( Vd, ctrl) in time before a state change of the first control signal (RxGate) to set the supply voltage (Vd) before the control voltage (Vg) to the zero potential. Schaltungsanordnung nach Anspruch 6, wobei der zukünftige kritische Zustand ein bevorstehendes Senden eines Sendesignals (Tx-Puls) ist und das Steuermodul (120) weiter ausgebildet ist, um das erste Steuersignal (RxGate) vor einem Zeitpunkt (t2) des bevorstehenden Sendens des Sendesignals (Tx-Puls) auszugeben.Circuit arrangement according to claim 6, wherein the future critical state is an impending transmission of a transmission signal (Tx pulse) and the control module (120) is further configured to generate the first control signal (RxGate) before a time (t2) of the transmission of the transmission signal ( Tx pulse). Schaltungsanordnung nach einem der Ansprüche 3 bis 7, wobei das Steuermodul (120) eine erste Auslöseschaltung (T2, OP1, OP2) und/oder eine zweite Auslöseschaltung (R6, U2, U3, U4) umfasst,
wobei die erste Auslöseschaltung (T2, OP1, OP2) ausgebildet ist, um beim Überschreiten eines Mindeststroms entlang des Strompfades durch den Transistor (115) das erste Steuersignal (Vg,ctrl) und/oder das zweite Steuersignal (Vd,ctrl) auszugeben, und/oder
die zweite Auslöseschaltung (R6, U2, U3, U4) ausgebildet ist, um beim Überschreiten eines weiteren Mindeststroms durch den Anschluss für die Steuerspannung (Vg) des Transistors (115) das erste Steuersignal (U2Y) und/oder das zweite Steuersignal (U4Y) auszugeben.Circuit arrangement according to one of claims 3 to 7, wherein the control module (120) comprises a first trigger circuit (T2, OP1, OP2) and / or a second trigger circuit (R6, U2, U3, U4),
wherein the first triggering circuit (T2, OP1, OP2) is designed to output the first control signal (Vg, ctrl) and / or the second control signal (Vd, ctrl) when a minimum current is passed along the current path through the transistor (115), and /or
the second triggering circuit (R6, U2, U3, U4) is designed to generate the first control signal (U2Y) and / or the second control signal (U4Y) when a further minimum current is exceeded by the connection for the control voltage (Vg) of the transistor (115). issue. Schaltungsanordnung nach Anspruch 8, wobei die erste Auslöseschaltung (T2, OP1, OP2) zumindest ein Bauelement (T2) umfasst, über das beim Überschreiten des Mindeststroms eine Mindestspannung (Vd-V'd) abfällt, um dadurch das erste Steuersignal (Vg,ctrl) und/oder das zweite Steuersignal (Vd,ctrl) auszulösen, und/oder
die zweite Auslöseschaltung (R6, U2, U3, U4) zumindest ein Bauelement (R6) umfasst, über das beim Überschreiten des Mindeststroms eine Mindestspannung (ΔVg) abfällt, um dadurch das erste Steuersignal (U2Y) und/oder das zweite Steuersignal (U4Y) auszulösen.Circuit arrangement according to Claim 8, wherein the first triggering circuit (T2, OP1, OP2) comprises at least one component (T2) over which a minimum voltage (Vd-V'd) drops when the minimum current is exceeded in order thereby to apply the first control signal (Vg, ctrl ) and / or trigger the second control signal (Vd, ctrl), and / or
the second triggering circuit (R6, U2, U3, U4) comprises at least one component (R6) via which a minimum voltage (ΔVg) drops when the minimum current is exceeded in order to produce the first control signal (U2Y) and / or the second control signal (U4Y) trigger. Schaltungsanordnung nach Anspruch 8 oder Anspruch 9, wobei die zweite Auslöseschaltung (R6, U2, U3, U4) eine Verzögerungsschaltung (U2, R5, C1) aufweist, die ausgebildet ist, um das erste Steuersignal (U2Y) zeitlich verzögert nach einem Signal (U3Q), das ein Überschreiten des Mindestspannungsabfall (ΔVg) anzeigt, auszugeben, um so den Anschluss für die Versorgungsspannung (Vd) vor dem Anschluss für die Steuerspannung (Vg) auf ein Nullpotential zu setzen.Circuit arrangement according to Claim 8 or Claim 9, wherein the second trigger circuit (R6, U2, U3, U4) has a delay circuit (U2, R5, C1) which is designed to delay the first control signal (U2Y) after a signal (U3 Q ) indicative of exceeding the minimum voltage drop (ΔVg) so as to set the terminal for the supply voltage (Vd) before the connection for the control voltage (Vg) to a zero potential. Schaltungsanordnung nach Anspruch 10, die ausgebildet ist, um ein Rücksetzsignal (RxReset) zu empfangen und das Steuermodul (120) ausgebildet ist, um das Signal (U3Q), das ein Überschreiten des Mindestspannungsabfall (ΔVg) anzeigt, bis zum Empfang des Rücksetzsignals (RxReset) auszugeben.Circuit arrangement according to Claim 10, which is designed to receive a reset signal (RxReset) and the control module (120) is designed to generate the signal (U3 Q ) indicating an exceeding of the minimum voltage drop (ΔVg) until the reception of the reset signal (RxReset). Schaltungsanordnung nach einem der Ansprüche 8 bis 11, wobei die erste Auslöseschaltung (T2, OP1, OP2) ausgebildet ist, um bei einem Unterschreiten eines Minimalstroms entlang des Strompfades das erste Steuersignal (Vg,ctrl) und/oder das zweite Steuersignal (Vd,ctrl) aufzuheben, und/oder
die zweite Auslöseschaltung (R6, U2, U3, U4) ausgebildet ist, um bei einem Unterschreiten eines weiteren Minimalstroms durch den Anschluss für die Steuerspannung (Vg) des Transistors (115) das erste Steuersignal (U2Y) und/oder das zweite Steuersignal (U4Y) aufzuheben,
wobei eine Aufhebung des ersten Steuersignals (Vg,ctrl, U2Y) und/oder des zweiten Steuersignals (U4Y, Vd,ctrl) eine Rückkehr in einen normalen Betriebsmodus bewirkt und der Minimalstrom kleiner ist als der Mindeststrom.Circuit arrangement according to one of Claims 8 to 11, wherein the first triggering circuit (T2, OP1, OP2) is designed to generate the first control signal (Vg, ctrl) and / or the second control signal (Vd, ctrl) when the minimum current along the current path is undershot ), and / or
the second triggering circuit (R6, U2, U3, U4) is designed in order to prevent the first control signal (U2Y) and / or the second control signal (U4Y) from falling below a further minimum current through the connection for the control voltage (Vg) of the transistor (115) ),
wherein a cancellation of the first control signal (Vg, ctrl, U2Y) and / or the second control signal (U4Y, Vd, ctrl) causes a return to a normal operating mode and the minimum current is less than the minimum current. Sende-/Empfangsmodul, insbesondere einer Radaranlage, mit einer Schaltungsanordnung nach einem der vorhergehenden Ansprüche.Transceiver module, in particular a radar system, with a circuit arrangement according to one of the preceding claims. Verfahren zum Schutz eines Empfangsmoduls (40) mit einem Verstärker (110) oder zum Schutz einer nachfolgenden Schaltungselektronik (60), mit folgenden Schritten: Verstärken (S110) eines Eingangssignals durch den Verstärker (110) und Weiterleiten des verstärkten Eingangssignals an die nachfolgende Schaltungselektronik (60); Ausgeben (S120) eines Steuersignals (125), wenn ein potentiell kritischer Zustand für den Verstärker (110) oder für das Empfangsmodul (40) oder für die nachfolgende Schaltungselektronik (60) auftritt oder bevorsteht; und Abschalten (S130) des Verstärkers (110) in Antwort auf das Steuersignal (125), wobei der abgeschaltete Verstärker (110) keine Verstärkung von Signalen am Eingang (112) durchführt, sondern die Signale am Eingang (112) durch eine teilweise oder vollständige Absorption oder Reflexion abschwächt. Method for protecting a receiving module (40) with an amplifier (110) or for protecting subsequent electronic circuitry (60), comprising the following steps: Amplifying (S110) an input signal through the amplifier (110) and forwarding the amplified input signal to the subsequent circuit electronics (60); Outputting (S120) a control signal (125) when a potentially critical condition for the amplifier (110) or for the receiving module (40) or for the subsequent electronic circuit (60) occurs or is imminent; and Turning off (S130) the amplifier (110) in response to the control signal (125), the switched off amplifier (110) not amplifying signals at the input (112), but the signals at the input (112) by partial or total absorption or attenuates reflection. Computerprogrammprodukt mit darauf gespeichertem Software-Code, der ausgebildet ist, um das Verfahren nach Anspruch 14 auszuführen, wenn der Software-Code durch eine Verarbeitungseinheit ausgeführt wird.A computer program product having software code stored thereon and configured to perform the method of claim 14 when the software code is executed by a processing unit.
EP16000429.7A 2016-02-23 2016-02-23 Circuit assembly and method for protecting a receiving module Pending EP3211791A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP16000429.7A EP3211791A1 (en) 2016-02-23 2016-02-23 Circuit assembly and method for protecting a receiving module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP16000429.7A EP3211791A1 (en) 2016-02-23 2016-02-23 Circuit assembly and method for protecting a receiving module

Publications (1)

Publication Number Publication Date
EP3211791A1 true EP3211791A1 (en) 2017-08-30

Family

ID=55442616

Family Applications (1)

Application Number Title Priority Date Filing Date
EP16000429.7A Pending EP3211791A1 (en) 2016-02-23 2016-02-23 Circuit assembly and method for protecting a receiving module

Country Status (1)

Country Link
EP (1) EP3211791A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110731048A (en) * 2017-12-04 2020-01-24 阿塞尔桑电子工业及贸易股份公司 Active confinement system
CN113672414A (en) * 2020-05-14 2021-11-19 广州汽车集团股份有限公司 MCU chip fault safety protection circuit, method and starting method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080218271A1 (en) * 2007-03-07 2008-09-11 Motorola, Inc. Rf power amplifier protection
US20110275330A1 (en) * 2010-05-07 2011-11-10 Skyworks Solutions, Inc. System and method for power amplifier over-voltage protection
EP2541763A1 (en) * 2010-02-25 2013-01-02 Sharp Kabushiki Kaisha Bias circuit, lna, lnb, receiver for communication, transmitter for communication, and sensor system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080218271A1 (en) * 2007-03-07 2008-09-11 Motorola, Inc. Rf power amplifier protection
EP2541763A1 (en) * 2010-02-25 2013-01-02 Sharp Kabushiki Kaisha Bias circuit, lna, lnb, receiver for communication, transmitter for communication, and sensor system
US20110275330A1 (en) * 2010-05-07 2011-11-10 Skyworks Solutions, Inc. System and method for power amplifier over-voltage protection

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110731048A (en) * 2017-12-04 2020-01-24 阿塞尔桑电子工业及贸易股份公司 Active confinement system
CN110731048B (en) * 2017-12-04 2023-03-24 阿塞尔桑电子工业及贸易股份公司 Active confinement system
CN113672414A (en) * 2020-05-14 2021-11-19 广州汽车集团股份有限公司 MCU chip fault safety protection circuit, method and starting method

Similar Documents

Publication Publication Date Title
DE602005005822T2 (en) Circuit and adaptive method for driving a half-bridge circuit
DE69829138T2 (en) Transmission power control system for controlling the transmission power over a wide range
DE60033995T2 (en) Circuit for antenna switching and a corresponding communication system
DE102007009734B3 (en) Method for control of load connections, and control terminal with field effect transistor, involves controlling control terminal during miller plateau phase of transistor with pulse width modulated control signal
EP2161551A1 (en) Variable transmission output for fill state measurement
DE10393465T5 (en) Current integrating sense amplifier for memory modules in RFID
EP2984503A1 (en) Method for measurement by means of ultrasound, particularly as a parking aid for vehicles, and ultrasonic measurement systems
EP1238468B1 (en) Method and arrangement for noise rejection in a receiver circuit
EP3211791A1 (en) Circuit assembly and method for protecting a receiving module
EP0954902A1 (en) Microwave pulse generator
WO2013050032A1 (en) Circuit arrangement for a front end of an fmcw radar transceiver, fmcw radar transceiver and method for operation
DE2813628A1 (en) FILTER CIRCUIT
DE102014208880B4 (en) Driver circuit for an inductance and active transmitting device with a driver circuit
EP0693819A1 (en) DC-DC converter with current limitation
EP1545028A2 (en) Control device with variable bandwidth
DE69229942T2 (en) Interference frequency suppression device
EP2110954B1 (en) Transmission switch, transmission method and use
DE102013205420B4 (en) RF power amplifiers
DE602006000797T2 (en) Radio receiver with a limiter and associated procedures
DE69734854T2 (en) Automatic amplification circuit with PIN diode and bidirectional CATV receiver with such a circuit
DE10100152A1 (en) transmitting device
DE10208483B4 (en) Pulse-echo device with amplifier device with selectable active or passive mode of operation
DE3418037A1 (en) CIRCUIT FOR DAMPING INTERFERENCE IN A RADIO RECEIVER BY USING A LOW-PASS FILTER WITH ADJUSTABLE PASSAGE RANGE
DE2543861A1 (en) CIRCUIT ARRANGEMENT FOR BLOCKING A TWO-DIRECTIONAL AMPLIFIER AGAINST THE RECEPTION OF OUTGOING SIGNALS
EP3036560B1 (en) Method for calibrating an apparatus for measuring an optical signal transmission path

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN PUBLISHED

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: HENSOLDT SENSORS GMBH

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20180205

RBV Designated contracting states (corrected)

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: HENSOLDT SENSORS GMBH

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20200327

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

INTG Intention to grant announced

Effective date: 20220309

GRAJ Information related to disapproval of communication of intention to grant by the applicant or resumption of examination proceedings by the epo deleted

Free format text: ORIGINAL CODE: EPIDOSDIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

INTC Intention to grant announced (deleted)
GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED