EP2483923A1 - Optoelektronischer halbleiterchip und verfahren zum anpassen einer kontaktstruktur zur elektrischen kontaktierung eines optoelektronischen halbleiterchips - Google Patents

Optoelektronischer halbleiterchip und verfahren zum anpassen einer kontaktstruktur zur elektrischen kontaktierung eines optoelektronischen halbleiterchips

Info

Publication number
EP2483923A1
EP2483923A1 EP10763590A EP10763590A EP2483923A1 EP 2483923 A1 EP2483923 A1 EP 2483923A1 EP 10763590 A EP10763590 A EP 10763590A EP 10763590 A EP10763590 A EP 10763590A EP 2483923 A1 EP2483923 A1 EP 2483923A1
Authority
EP
European Patent Office
Prior art keywords
terminal
semiconductor
branch
separated
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP10763590A
Other languages
English (en)
French (fr)
Inventor
Patrick Rode
Lutz Höppel
Norwin Von Malm
Matthias Sabathil
Jürgen Moosburger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of EP2483923A1 publication Critical patent/EP2483923A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/041—Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
    • H01H85/0411—Miniature fuses
    • H01H85/0415—Miniature fuses cartridge type
    • H01H85/0417—Miniature fuses cartridge type with parallel side contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/30—Means for indicating condition of fuse structurally associated with the fuse
    • H01H85/32—Indicating lamp structurally associated with the protective device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/02—Details
    • H02H3/04—Details with warning or supervision in addition to disconnection, e.g. for indicating that protective apparatus has functioned
    • H02H3/046—Signalling the blowing of a fuse
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/48—Details of LED load circuits with an active control inside an LED matrix having LEDs organised in strings and incorporating parallel shunting devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/50—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits
    • H05B45/58—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits involving end of life detection of LEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Definitions

  • the invention relates to an optoelectronic semiconductor chip with a semiconductor function region and a contact structure for electrical contacting of the optoelectronic
  • Fuses are printed circuit board structures that, like fuses, are burned through deliberately increased current flow, that is to say put into an insulating state
  • Burning is also referred to as "programming.” As a result, interconnections can be subsequently changed individually.
  • the contact structure can be separated from a defective semiconductor function area so that it is permanently deactivated. As a result, the functionality of the optoelectronic chip is also at
  • the optoelectronic semiconductor chip comprises a first semiconductor functional area having a first terminal and a second terminal and a contact structure for electrical contacting of the optoelectronic semiconductor chip, which is electrically conductively connected to the first semiconductor functional area.
  • the contact structure has a separable conductor structure, wherein when not separated
  • Ladder structure is an operating current path via the first terminal of the first semiconductor functional area and the second terminal is fixed, the in a split conductor structure
  • Conductor structure an operating current path via the first terminal of the first semiconductor functional area and the second terminal set, wherein not separated conductor structure, the conductor structure connects the first terminal to the second terminal and the first semiconductor function area
  • the conductor structure connects the first terminal to the second terminal when the conductor structure is not separated, the first semiconductor functional area is short-circuited, or
  • short-circuited is meant that at the semiconductor functional areas, even when applying the
  • the short-circuited first semiconductor function region can be brought into a state in which it is ready for operation.
  • the short circuit is resolved.
  • the semiconductor function region may be a modular component within a device.
  • the semiconductor chip comprises the semiconductor functional area as part of an integrated circuit, as can be produced in the wafer composite.
  • the wafer composite comprises a semiconductor layer sequence which is arranged on a carrier layer and which is used to form at least a part of the semiconductor layer
  • Semiconductor layer sequence is structured such that a plurality of semiconductor functional areas is formed.
  • Semiconductor function region may include one or more radiation generating portions or units. These can be connected, for example, in series. Also one
  • the contact structure provides conductive connections to the semiconductor function region and allows a voltage required to operate the semiconductor function region to be applied to it, as long as it is ready for operation. A potential can be applied to a terminal of the semiconductor function area. This is due to an operating voltage across the terminals of the semiconductor function area
  • the terminal can be an area of
  • Be semiconductor function region is guided to the contact structure to the semiconductor functional area.
  • the first semiconductor function region can be short-circuited, ie bridged, by a conductor structure connected in parallel.
  • the short circuit can be resolved by disconnecting the conductor structure.
  • Separatation involves the formation of an insulation gap within the conductor structure so that an electrically conductive connection is converted into an insulating state.
  • the conductor structure comprises separable regions which, for example, differ from the rest of the contact structure in terms of their design in order to facilitate recognition of these regions and to avoid the undesired separation for operating required contact structures.
  • the provision of externally separable regions of the conductor pattern may also be considered Art Fuse technology, adapted and applied to segmented multi-pixel LEDs.
  • Conductor structure may be in a split state or in a non-split state.
  • it is only once from the unseparated in the
  • Such an optoelectronic semiconductor chip is, for example, to a predetermined supply voltage
  • the semiconductor function region comprises an active zone suitable for generating radiation or for
  • LED function regions which emit electromagnetic radiation, in particular visible, ultraviolet and / or infrared light, are provided in an LED chip.
  • an emitting semiconductor function region is also referred to as a pixel.
  • An LED chip can comprise several pixels.
  • Switchable pixels can be connected downstream of an arrangement with several pixels. Such an arrangement can be
  • Arrangements are also referred to as high-voltage LEDs.
  • the conductor pattern is connected in parallel with the first semiconductor function region. If the ladder structure is not broken, this is
  • Semiconductor function range is ready for operation.
  • the ladder structure connects the second and the third terminal.
  • the ladder structure includes one between the first terminal and the connecting portion extending first branch, which is separable or separated, and a extending between the connecting portion and the fourth terminal ' second branch, which is separable or separated formed.
  • Branches extending to the second or third terminal also include branches which run to the connection area, because the latter is connected to the terminals.
  • An unruptured branch is an electrically conductive connection, for example between terminals and / or a region of the contact structure.
  • the branch may comprise a plurality of electrically conductive, interconnected regions of the contact structure or of the conductor structure.
  • a severed branch has a region in which an insulation structure prevents the electrical conductivity between the terminals and / or the region of the contact structure.
  • the first and second branches have a common area that is separable or separate. This comb-shaped structure simplifies the design. In one embodiment is a second
  • the conductor structure comprises a first branch extending between the first and the third terminal, which is separable or separated, and a between the second and the fourth terminal extending second branch, which is separable or separated formed, and extending between the second and the third terminal third branch, which is separable or separated formed.
  • Branched branches both semiconductor function areas are disabled. When only the third branch is split, the semiconductor function regions are connected in parallel. When only the first and second branches are split, the semiconductor regions are connected in series. If only the first or the second branch is split, only one of the semiconductor function areas is switched on.
  • Semiconductor functional area still provided a plurality of series-connected semiconductor conductor functional areas that are ready for operation before separating the conductor structure. "Ready” means that when creating a
  • One method is to adapt a contact structure for electrical contacting of the optoelectronic
  • Semiconductor chips comprises a first
  • the method includes an operating current path that passes through the first terminal of the
  • the method comprises the conductor structure, which connects the first terminal to the second terminal and short circuits the semiconductor functional area, so that when the conductor structure is split, an operating current path is defined via the first terminal of the semiconductor functional area and the second terminal.
  • the method can be used for a semiconductor chip in which a second semiconductor functional area, which has a third and a fourth terminal, is also provided.
  • a connection area of the contact structure connects the second and third terminals.
  • the conductor structure comprises a first terminal and the connection area electrically
  • the first branch can be split, so that the first
  • the second branch can be split so that the second
  • Semiconductor functional area is switched on, or it can be separated, the first and the second branch, so that both semiconductor functional areas are connected in series.
  • the adapting method is applicable to a contact structure for a semiconductor chip in which a second semiconductor function region having a third and a fourth terminal is also provided, wherein the conductor pattern electrically connects the first and the third terminals
  • connecting the first branch and a second branch connecting the second and the fourth terminal and one the second and the third terminal connecting third branch comprises. If only the third branch is split, the
  • Semiconductor function range is put into a ready state.
  • the second semiconductor function area is set to a ready state. If only the first and the second branch are split, the two are
  • Conductor structure are separated such that the difference between the total voltage and a given voltage
  • the forward voltage of the semiconductor function regions may be subject to process variations occurring during manufacturing, so that it may be difficult to provide a predetermined one
  • Circuitry known pre-circuiting of resistors which associated with a conversion of electrical power into heat and lowered the efficiency of the component to control the target voltage is not required. This allows a more compact design.
  • Conductor structure done by means of a laser.
  • the separation can be done by a lithographic process
  • Minimum current may be accompanied by damage to the pixels if the current flow is too high.
  • the separable conductor structure areas are intended to be deliberately burned through an increased current flow compared to normal operation.
  • FIG. 1 schematically shows an embodiment of the invention
  • FIG. 2 schematically shows a further exemplary embodiment of the arrangement of a contact structure for a
  • FIG. 3 schematically shows a further exemplary embodiment of the arrangement of a contact structure for a
  • FIG. 4 schematically shows a further exemplary embodiment of the arrangement of a contact structure for a
  • FIGS. 5A to 5C show schematically the production of the
  • FIG. 1 schematically shows an exemplary embodiment of the arrangement of a contact structure for an optoelectronic semiconductor chip having a plurality of
  • the semiconductor chip is an integrated circuit having a plurality of
  • Semiconductor function regions 2 which are arranged on a common carrier 3.
  • the semiconductor function regions 2 are arranged on the carrier 3 in such a way that they are aligned on a lattice-shaped grid.
  • the semiconductor function regions 2 can be provided on a common carrier in the aferverbund.
  • Semiconductor layer sequence in particular the active zone, is preferably based on a III-V semiconductor material, for example In x Ga y Al 1 -x - y P, and is suitable for LED chips
  • the semiconductor chip comprises modular components with semiconductor functional areas, which are arranged on a carrier and are optionally at least partially enclosed by a housing.
  • the semiconductor regions 2 have an active layer which emits electromagnetic radiation, preferably ultraviolet, visible and / or infrared light.
  • These semiconductor function regions 2 serve as LEDs
  • a contact structure 4 is provided for electrically contacting the optoelectronic semiconductor chip 1.
  • Contact structure comprises a first contact 51 and a second contact 52 to which a supply voltage for the semiconductor chip can be applied, with which the
  • Semiconductor function areas 2 are supplied during operation of the semiconductor chip.
  • the semiconductor functional areas 2 comprise a group of operational semiconductor functional areas 20 as well as a first and a second switchable one
  • Supply voltage to the contacts 51, 52 from a voltage, preferably a voltage sufficient for the operation of the semiconductor functional areas voltage, so that light from these
  • Semiconductor function regions 20 is emitted.
  • no voltage is applied across the switchable semiconductor function regions 21, 22 when a supply voltage is applied to the contacts 51, 52.
  • the semiconductor function regions 21, 22 are short-circuited in the initial state, so that they do not emit radiation.
  • the contact structure 4 is electrically conductive with the ready for operation and switchable
  • the contact structure 4 comprises metal conductor tracks.
  • the contact structure includes conductive layers that may extend in different levels of integrated circuitry.
  • the operational semiconductor functional areas 20 are connected in series by connection areas 40 of the contact structure
  • connection regions 40 meander between the columns of the operational semiconductor functional regions 20.
  • the first and second switchable semiconductor functional regions 21, 22 are connected in series with the operational semiconductor functional regions 20.
  • Semiconductor functional area 21 has first and second terminals 211, 212. Third and fourth terminals 223, 224 are provided on the second switchable semiconductor function area 22. In this embodiment, a first region 41 of the contact structure connects in series
  • a second area 42 of the contact structure connects the second terminal 212 of the first switchable semiconductor function area 21 to the third terminal 223 on the second switchable one
  • a third region 43 of the contact structure connects the fourth terminal 224 to the second switchable semiconductor function region 22 with the second contact 52nd
  • the contact structure 4 further comprises a conductor structure, which in the initial state, the first and the second switchable
  • a first arm 71 connects the first region 41 and the second region 42 of the contact structure, so that between the first and second terminals 221, 212 of the first switchable
  • a second arm 72 connects the second region 42 and the third region 43 of the contact structure, so that between the third and fourth terminals 223, 224 of the second
  • the first and second switchable semiconductor function regions 21, 22 become the first and second branches
  • the arms 71, 72 are conductor tracks. In one embodiment, they are structured semiconductor layer regions. "Separable" means that, for example, a part of the conductor structure is removed, so that an insulation structure is formed. This can be an insulating gap in the conductor structure.
  • the corresponding semiconductor function region 21, 22 is thus put into an operational state, so that it is light when a supply voltage is applied
  • Reference numerals 61, 62 indicate possible locations of the branches which can be separated.
  • a forward voltage is required.
  • the total flux voltage for operating a series connection of semiconductor functional areas 20 results as the sum of the individual forward voltages or, assuming that all
  • Semiconductor function regions have the same forward voltage, as a product of the number of semiconductor operating regions 20 and the flux voltage. It can, depending on the number of
  • Semiconductor function areas each of which acts as an LED or pixel, for example 12V, 24V or 230V. They are therefore also called high-voltage LEDs.
  • the supply voltage which is applied to the semiconductor chip, advantageously coincides with the total flow voltage or is tuned to it. Owing to
  • Flux voltages of semiconductor functional areas vary. This leads to deviations of the total forward voltage from a predetermined voltage with which the semiconductor chip is to be operated. Due to the process fluctuations is it is difficult to accurately set the flux voltages of the semiconductor regions. A subsequent adaptation in a final manufacturing step allows the change in the total voltage. Thus, the provision allows
  • first and / or second arm 71, 72 By separating the first and / or second arm 71, 72 is an adjustment of the total flux voltage to the predetermined supply voltage, for example in a final manufacturing step, possible. By separating the first or second arms 71, 72, the total flux voltage around the
  • Semiconductor function range 21, 22 are increased. In one embodiment, the forward voltages of the first and second semiconductor function regions 21, 22 are different. In one embodiment, they differ
  • Semiconductor function areas 21, 22 ready. If these are not activated, the deactivating semiconductor functional areas are lost unused.
  • Semiconductor function areas are used to adjust the brightness of the semiconductor chip. By activating the
  • switchable semiconductor functional areas the number of semiconductor functional areas that emit radiation is increased, so that this approach allows brightness control.
  • Customizing the contact structure may be as final
  • FIG. 2 schematically shows a further exemplary embodiment of the arrangement of a contact structure for a
  • the semiconductor chip comprises an integrated circuit mi with a plurality of semiconductor functional areas 2, which are arranged on a common carrier 3.
  • Semiconductor function regions 2 are arranged aligned on a lattice-shaped grid on the support 3.
  • Semiconductor regions 2 include series-connected semiconductor functional regions 20. Furthermore, switchable semiconductor functional areas 21, 22, 23 are provided. The first switchable
  • Semiconductor functional area 21 has first and second terminals 211, 212.
  • Semiconductor function area 22 has a third and a fourth terminal 223, 224.
  • Semiconductor function area 23 has a fifth and a sixth terminal 235, 236.
  • a first region 41 of the contact structure connects the series-connected operational ones
  • a second region 42 of the contact structure is electrically connected to the second terminal 212 of the first semiconductor function region 21 and the third terminal 223 on the second semiconductor function region 22.
  • a third region 43 of the contact structure is electrically conductively connected to the fourth terminal 224 at the second semiconductor function region 22 and the fifth terminal 235 at the third semiconductor function region 23.
  • a fourth region 44 of the contact structure is electrically connected to the sixth terminal 236 at the third semiconductor function region 23.
  • the fourth region 44 of the contact structure extends next to the switchable semiconductor functional regions 21, 22, 23 and is connected to the second contact 52 in an electrically conductive manner.
  • a conductor structure comprises a first arm 81, which connects the fourth region 44 of the contact structure to the first region 41 of the contact structure.
  • a second arm 82 connects the fourth area 44 to the second area 42 of FIG.
  • a third arm 83 connects the fourth region 44 of the contact structure to the third region 43 of the contact structure.
  • the next to the switchable Semiconductor regions 21, 22, 23 extending fourth portion of the contact structure and the arms 81, 82, 83 have a comb-shaped structure.
  • the first switchable semiconductor function region 21 is short-circuited by a branch extending from the first terminal 211 via the first region 41, the first arm 81, the fourth region 44, the second arm 82, and the second region 42 to the second terminal 212.
  • Semiconductor function region 23 is by a branch
  • Semiconductor function regions 21, 22, 23 are short-circuited so that no or almost vanishing voltage drops across them.
  • the total voltage depends on the separation of the
  • the first switchable semiconductor function region 21 is activated when the first arm 81 is disconnected, so that the short circuit is canceled.
  • the fourth region 44 of the contact structure is electrically separated from the first region 41.
  • FIG. 1 shows a possible separation point 61, at which the first arm 81 can be separated.
  • a suitable separating station electrically separates the first terminal 211 from the second terminal 212 and from the fourth
  • Supply voltage is a voltage above the first
  • the separation can be done by ablating part of the
  • the second semiconductor functional region 22 can be activated if the second arm 82 is likewise split such that the short circuit of the second semiconductor functional region 22
  • a suitable separation point electrically separates the third terminal 223 from the fourth terminal 224 and the fourth region 44 of the contact structure, so that when the supply voltage is applied, a voltage across the second semiconductor function region 22 also drops.
  • the third semiconductor function region 23 can be activated when the third arm 83 is cut so that the short circuit of the third semiconductor function region 23 is canceled.
  • the fourth region 44 of the contact structure of the third region 43 is electrically
  • FIG. 1 an exemplary separation point 63 is identified.
  • FIG. 2 shows, by way of example, an arrangement in which up to three semiconductor functional areas are already connected
  • operational semiconductor functional areas 20 are switchable.
  • the contact structure is separated so that a switchable semiconductor function area is activated. If the total flux voltage is lower than the supply voltage by approximately a multiple of the forward voltage of a semiconductor functional area, then the contact structure is split so that a multiple number of switchable semiconductor functional areas is activated.
  • FIG. 3 schematically shows a further exemplary embodiment of the arrangement of a contact structure for a
  • the optoelectronic semiconductor chip having a plurality of semiconductor functional areas.
  • the semiconductor function regions 2 are arranged aligned on a lattice-shaped grid on the carrier 3.
  • Semiconductor functional areas include series-connected operational semiconductor functional areas 20. An arrangement with a first and a second connectable semiconductor functional area 21, 22 is connected downstream of this.
  • the first switchable semiconductor functional area 21 has first and second terminals 211, 212.
  • Semiconductor function area 22 has third and fourth terminals 223, 224.
  • a first region 41 of the contact structure connects the operational semiconductor functional areas 20 and the first terminal 211 of the first switchable one
  • a second region 42 of the contact structure connects the second contact 52 and the fourth terminal 224 to the second connectable one
  • the separable conductor structure comprises first, second and third arms 91, 92, 93.
  • the second terminal 212 on the first semiconductor function region 21 is connected to the third semiconductor region 22 via a third arm 93.
  • a first arm 91 connects the first region 41 of the contact structure to the third arm 93. Thus, a first one extends
  • the first branch short-circuits the first semiconductor functional area 21.
  • the second branch short-circuits the second semiconductor function region 22.
  • Semiconductor function areas 21, 22 can be activated so that these semiconductor function areas are connected in series, or so that they are connected in parallel.
  • the first switchable semiconductor function region 21 is no longer short-circuited.
  • the second semiconductor functional area '22 remains shorted. If only the second arm 92 is split, the second is switchable
  • the first arm 91 is separated, for example, at the point 61. This is the first switchable
  • only the third arm 93 can be separated, so that both semiconductor functional areas are activated, but are connected in parallel.
  • Total voltage only increases by the Flux voltages decreasing at the parallel connection of the first and second semiconductor function regions 21, 22, which is lower than in a series connection of the two.
  • the light is from the two parallel connected
  • FIG. 4 shows such an arrangement with a plurality of semiconductor functional areas 20 attached to a grid
  • the semiconductor function regions 20 each have a first and a second terminal 201, 202. In this embodiment, one of the
  • a contact structure 4 comprises contacts 51, 52 and cell-shaped, elongated areas 40 extending between the semiconductor functional areas 20. Above a row of
  • Semiconductor function regions 20 extends in each case an elongated region 40, for example a conductor track, which is connected to one of the contacts 51, 52. Below one row extends in each case an elongate region 40, which is connected to the other of the contacts 51, 52.
  • the first terminals 201 of the semiconductor function region 20 are connected via first arms 401 to the cell-shaped regions 40 which are connected to the second contact 52.
  • the second terminals 202 are connected via second arms 402 to the cell-shaped areas 40 which are connected to the first contact 51, so that the
  • Semiconductor function areas 20 are connected in parallel.
  • the defective semiconductor functional area 24 there is no conductive connection between its first and second terminals 241, 242 and the respectively adjacent cell-shaped areas 40 of the contact structure.
  • the chip functional although individual pixels 24 are selectively deactivated by an isolation structure between their terminals 241, 242 and the remaining areas of the contact structure 4 is present.
  • the selective switching off of defective pixels 24 allows large-area chips to be produced with a plurality of semiconductor functional areas.
  • Semiconductor function regions 24 which have been characterized as defective may be deactivated in one of the last production steps. Switching off can thereby the
  • the chip can be self-correcting: in the case of a short circuit in a pixel, the high current flow which occurs as a result causes the electrical connections to this pixel to be cut off. This effect is similar to a fuse.
  • FIGS. 5A to 5C show the targeted elimination of semiconductor functional areas during production.
  • the detection can be carried out, for example, by means of optical inspection or by applying a voltage through test needles. This step can be done in the Waververbund, if not yet
  • FIG. 5A shows an intermediate product in which the
  • the intermediate product comprises semiconductor functional regions 20, 24 and a part of the
  • the cell-shaped portions 40 are applied, which connect the first arms 401 and in turn are connected to the second contact 52.
  • the arms on which the insulating material 65 has been applied there is no electrically conductive connection between the first terminal 241 of the semiconductor functional areas 24 and the cellular area 40 of the contact structure, so that this semiconductor area 24 is not ready for operation. Due to the targeted elimination of this pixel 24, the function of the other is largely unaffected, which is a high
  • an insulating material 65 is provided between the second arm on the defective semiconductor function region 24 and the cell-shaped region 40.
  • Circuit arrangement can be combined. It is conceivable that in a circuit arrangement both switched on or switchable semiconductor functional areas as well as switched off or switched off

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Led Device Packages (AREA)

Abstract

Ein optoelektronischer Halbleiterchip umfasst einen ersten Halbleiterfunktionsbereich (21) mit einem ersten Terminal (211) und einem zweiten Terminal (212), sowie eine Kontaktstruktur (4) zur elektrischen Kontaktierung des optoelektronischen Halbleiterchips, welche elektrisch leitend mit dem ersten Halbleiterfunktionsbereich (21) verbunden ist. Die Kontaktstruktur (4) weist eine auftrennbare Leiterstruktur (41, 71, 42) auf, wobei - bei nicht aufgetrennter Leiterstruktur ein Betriebsstromspfad über das erste Terminal des ersten Halbleiterfunktionsbereichs und das zweite Terminal festgelegt ist, der bei aufgetrennter Leiterstruktur unterbrochen ist, oder - bei aufgetrennter Leiterstruktur (41, 71, 42) ein Betriebsstrompfad über das erste Terminal (211) des ersten Halbleiterfunktionsbereichs (21) und das zweite Terminal (212) festgelegt ist, wobei bei nicht aufgetrennter Leiterstruktur (41, 71, 42) die Leiterstruktur (41, 71, 42) das erste Terminal (211) mit dem zweiten Terminal (212) verbindet und den ersten Halbleiterfunktionsbereich (21) kurzschließt.

Description

Beschreibung
Optoelektronischer Halbleiterchip und Verfahren zum Anpassen einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2009 047 889.2, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung betrifft einen optoelektronischen Halbleiterchip mit einem Halbleiterfunktionsbereich und einer Kontaktstruktur zur elektrischen Kontaktierung des optoelektronischen
Halbleiterchips sowie ein Verfahren zum Anpassen einer
Kontaktstruktur zur elektrischen Kontaktierung eines
optoelektronischen Halbleiterchips .
Aus der Si -Technologie sind so gena nte „Fuses" bekannt. Fuses sind Leiterbahnstrukturen, die wie Sicherungen durch gezielt erhöhten Stromfluss durchgebrannt werden, das heißt in einen isolierenden Zustand versetzt werden. Dieses gezielte
Durchbrennen wird auch als „Programmieren" bezeichnet. Dadurch lassen sich Verschaltungen nachträglich individuell verändern. Derartige Fuses dienen beispielsweise dazu,
Schaltungsanordnungen oder Bereiche von diesen zu
deaktivieren, wenn beispielsweise der auftretende Stromfluss einen vorgegebenen Wert überschreitet. Fuses sind
üblicherweise Leiterbahnen zu Transistoren, die mittels der programmierbaren Fuses hinsichtlich ihrer Funktion angepasst werden können .
Aus der GB 2381381 und der DE 10 2004 025 684 ist das
Verändern einer Kontaktstruktur für einen optoelektronischen Halbleiterchip mit einer Mehrzahl von Halbleiterfunktionsbereichen bekannt. Die Kontaktstruktur kann von einem defekten Halbleiterfunktionsbereich getrennt werden, sodass dieser permanent deaktiviert wird. Hierdurch wird die Funktionsfähigkeit des optoelektronischen Chips auch bei
Defekten einzelner Halbleiterfunktionsbereiche ermöglicht.
Wünschenswert ist eine Anpassung einer Kontaktstruktur für einen optoelektronischen Halbleiterchip an vorgegeben
Betriebsparameter, wie beispielsweise eine vorgegebene
VersorgungsSpannung, zu ermöglichen.
Diese Aufgabe wird durch einen optoelektronischen
Halbleiterchip mit den Merkmalen des Patentanspruchs 1 sowie durch ein Verfahren mit den Merkmalen des nebengeordneten Verfahrensanspruchs gelöst .
Der optoelektronische Halbleiterchip umfasst einen ersten Halbleiterfunktionsbereich mit einem ersten Terminal und einem zweiten Terminal sowie eine Kontaktstruktur zur elektrischen Kontaktierung des optoelektronischen Halbleiterchips, welche elektrisch leitend mit dem ersten Halbleiterfunktionsbereich verbunden ist . Die Kontaktstruktur weist eine auftrennbare Leiterstruktur auf, wobei bei nicht aufgetrennter
Leiterstruktur ein Betriebsstromspfad über das erste Terminal des ersten Halbleiterfunktionsbereichs und das zweite Terminal festgelegt ist, der bei aufgetrennter Leiterstruktur
unterbrochen ist. Alternativ ist bei aufgetrennter
Leiterstruktur ein Betriebsstrompfad über das erste Terminal des ersten Halbleiterfunktionsbereichs und das zweite Terminal festgelegt, wobei bei nicht aufgetrennter Leiterstruktur die Leiterstruktur das erste Terminal mit dem zweiten Terminal verbindet und den ersten Halbleiterfunktionsbereich
kurzschließt . Wenn bei nicht aufgetrennter Leiterstruktur die Leiterstruktur das erste Terminal mit dem zweiten Terminal verbindet, ist der erste Halbleiterfunktionsbereich kurzgeschlossen, oder
deaktiviert. Unter „kurzgeschlossen" wird verstanden, dass an den Halbleiterfunktionsbereichen, auch bei Anlegen der
VorsorgungsSpannung an den Halbleiterchip, keine
Potenzialdifferenz, oder nur eine nahezu verschwindende
Potenzialdifferenz anliegt. Der Halbleiterfunktionsbereich ist nicht betriebsbereit.
Durch Auftrennen der Leiterstruktur kann der kurzgeschlossene erste Halbleiterfunktionsbereich in einen Zustand überführt werden, in dem er betriebsbereit ist. Der Kurzschluss wird aufgelöst. Vorteilhafterweise fällt bei Anlegen der
VersorgungsSpannung an den Halbleiterchip über dem
Halbleiterfunktionsbereich ausreichend Spannung ab, um ihn zu betreiben, sodass beispielsweise elektromagnetische Strahlung emittiert wird. Der Halbleiterfunktionsbereich kann eine modulare Komponente innerhalb eines Bauelements sein. Vorteilhafterweise umfasst der Halbleiterchip jedoch den Halbleiterfunktionsbereich als Teil einer integrierten Schaltung, wie sie im Waferverbund herstellbar ist. Der Waferverbund umfasst eine auf einer Trägerschicht angeordnete Halbleiterschichtenfolge, die zur Ausbildung zumindest eines Teils der
Halbleiterfunktionsbereiche vorgesehen ist, wonach die
Halbleiterschichtenfolge derart strukturiert wird, dass eine Mehrzahl von Halbleiterfunktionsbereichen entsteht . Der
Halbleiterfunktionsbereich kann einen oder mehrere Strahlung erzeugende Teilbereiche oder Einheiten aufweisen. Diese können die beispielsweise in Reihe geschaltet sind. Auch eine
Parallelschaltung oder eine Kombination von Reihen- und
Parallelschaltung ist denkbar. Die Kontaktstruktur stellt leitende Verbindungen zum Halbleiterfunktionsbereich bereit und ermöglicht es eine zum Betrieb des Halbleiterfunktionsbereichs erforderliche Spannung an diesen, sofern er betriebsbereit ist, anzulegen. An ein Terminal des Halbleiterfunktionsbereichs ist ein Potenzial anlegbar. Durch Angelegen einer Betriebsspannung über die Terminals des Halbleiterfunktionsbereichs ist dieser
betreibbar. Das Terminal kann ein Bereich des
Halbleiterfunktionsbereichs sein, an den Kontaktstruktur an den Halbleiterfunktionsbereich geführt ist.
Der erste Halbleiterfunktionsbereich kann durch eine parallel geschaltete Leiterstruktur kurzgeschlossen, also überbrückt, sein. Der Kurzschluss kann durch Auftrennen der Leiterstruktur aufgelöst werden. „Auftrennen" umfasst die Ausbildung einer Isolationslücke innerhalb der Leiterstruktur, sodass eine elektrisch leitende Verbindung in einen isolierenden Zustand überführt wird.
Die Leiterstruktur umfasst auftrennbare Bereiche, die sich beispielsweise hinsichtlich ihrer Gestaltung von der übrigen Kontaktstruktur unterscheiden, um ein Erkennen dieser Bereiche zu erleichtern und das unerwünschte Auftrennen zum Betrieb erforderlicher Kontaktstrukturen zu vermeiden. Das Vorsehen von au trennbaren Bereichen der Leiterstruktur kann auch als Art Fuse -Technologie angesehen werden, angepasst und angewandt für segmentierte Multi -Pixel -LEDs . Die auftrennbare
Leiterstruktur kann in einem aufgetrennten Zustand sein oder in einem nicht aufgetrennten Zustand sein. Vorteilhafterweise ist sie nur einmal vom nicht aufgetrennten in den
aufgetrennten Zustand überführbar, was nicht umkehrbar ist. Ein derartiger optoelektronischer Halbleiterchip ist beispielsweise an eine vorgegebene Versorgungsspannung
anpassbar, indem die Kontaktstruktur durch Auftrennen der Leiterstruktur verändert wird.
Vorteilhafterweise umfasst der Halbleiterfunktionsbereich eine aktive Zone, die zur Strahlungserzeugung oder zum
Strahlungsempfang vorgesehen ist. Derartige
Halbleiterfunktionsbereiche, die elektromagnetische Strahlung, insbesondere sichtbares, ultraviolettes und/oder infrarotes Licht, emittieren, sind in einem LED-Chip vorgesehen. In einem LED-Chip wird ein emittierender Halbleiterfunktionsbereich auch als Pixel bezeichnet. Ein LED-Chip kann mehrere Pixel umfassen .
Zuschaltbare Pixel können einer Anordnung mit mehreren Pixeln nachgeschaltet werden. Eine derartige Anordnung kann
beispielsweise durch die Pixelierung von mehreren LED- Halbleiterfunktionsbereichen auf Chipebene erzeugt werden. Deren Pixel können in Reihe geschaltet sein. Derartige
Anordnungen werden auch als Hochvolt-LEDs bezeichnet.
In einem Ausführungsbeispiel ist die Leiterstruktur parallel zum ersten Halbleiterfunktionsbereich geschaltet. Wenn die Leiterstruktur nicht aufgetrennt ist, ist dieser
kurzgeschlossen. Wenn die Leiterstruktur aufgetrennt ist, wird der Kurzschluss aufgelöst und der erste
Halbleiterfunktionsbereich ist betriebsbereit. In einer Ausgestaltung ist ein zweiter
Halbleiterfunktionsbereich mit einem dritten und einem vierten Terminal vorgesehen. Ein Verbindungsbereich der
Kontaktstruktur verbindet das zweite und das dritte Terminal. Die Leiterstruktur umfasst einen zwischen dem ersten Terminal und dem Verbindungsbereich verlaufenden ersten Zweig, der auftrennbar oder aufgetrennt ausgebildet ist, und einen zwischen dem Verbindungsbereich und dem vierten Terminal ' verlaufenden zweiten Zweig, der auftrennbar oder aufgetrennt ausgebildet ist. Zum zweiten oder dritten Terminal verlaufende Zweige umfassen auch Zweige, welche zum Verbindungsbereich laufen, denn letzterer ist mit den Terminals verbunden.
Ein nicht aufgetrennter Zweig ist eine elektrisch leitende Verbindung, beispielsweise zwischen Terminals und/oder einem Bereich der Kontaktstruktur . Der Zweig kann mehrere elektrisch leitende, miteinander verbundene Bereiche der Kontaktstruktur beziehungsweise der Leiterstruktur umfassen. Ein aufgetrennter Zweig hat einen Bereich, in dem eine Isolationsstruktur die elektrische Leitfähigkeit zwischen den Terminals und/oder dem Bereich der Kontaktstruktur verhindert.
Bei oben beschriebener Ausgestaltung ist nicht nur ein
Halbleiterfunktionsbereich durch Auftrennen eines der Zweige zuschaltbar, d.h. in einen betriebsbereiten Zustand
versetzbar, sondern auch beide Halbleiterfunktionsbereiche, was die Anpassungsmöglichkeiten des Chips erhöht. Die oben beschriebene Anordnung ist kaskadierbar, sodass mehr als zwei Halbleiterfunktionsbereiche zuschaltbar sind.
In einer Ausgestaltung haben der erste und zweite Zweig einen gemeinsamen Bereich, der trennbar oder getrennt ausgebildet ist. Diese kammmförmige Struktur vereinfacht das Design. In einer Ausgestaltung ist ein zweiter
Halbleiterfunktionsbereich mit einem dritten und vierten
Terminal vorgesehen. Die Leiterstruktur umfasst einen zwischen dem ersten und dem dritten Terminal verlaufenden ersten Zweig, der auftrennbar oder aufgetrennt ausgebildet ist, und einen zwischen dem zweiten und dem vierten Terminal verlaufenden zweiten Zweig, der auftrennbar oder aufgetrennt ausgebildet ist, sowie einen zwischen dem zweiten und dem dritten Terminal verlaufenden dritten Zweig, der auftrennbar oder aufgetrennt ausgebildet ist. Bei dieser Anordnung lassen sich einzelne oder beide Halbleiterfunktionsbereiche zuschalten. Bei
Zuschaltung beider Halbleiterfunktionsbereiche können diese in Serie oder parallel zugeschaltet werden. Wenn keiner der
Zweige aufgetrennt ist, sind beide Halbleiterfunktionsbereiche deaktiviert. Wenn nur der dritte Zweig aufgetrennt ist, sind die Halbleiterfunktionsbereiche parallel geschaltet. Wenn nur der erste und der zweite Zweig aufgetrennt sind, sind die Halbleiterfunktionsbereiche in Serie geschaltet. Wenn nur der erste oder der zweite Zweig aufgetrennt ist, sind ist nur einer der Halbleiterfunktionsbereiche zugeschaltet.
In einer Ausgestaltung ist neben dem zuschaltbaren
Halbleiterfunktionsbereich noch eine Mehrzahl von in Reihe geschalteten Halbleiterleiterfunktionsbereichen vorgesehen, die bereits vor Auftrennen der Leiterstruktur betriebsbereit sind. „Betriebsbereit" meint, dass bei Anlegen einer
VersorgungsSpannung an den Halbleiterchip eine
Betriebsspannung abfällt, welche vorteilhafterweise
ausreichend zum Betrieb der Halbleiterfunktionsbereiche ist.
Ein Verfahren ist zum Anpassen einer Kontaktstruktur zur elektrischen Kontaktierung des optoelektronischen
Halbleiterchips vorgesehen. Der optoelektronische
Halbleiterchips umfasst einen ersten
Halbleiterfunktionsbereich mit einem ersten Terminal und einem zweiten Terminal, und einer Kontaktstruktur zur elektrischen Kontaktierung des optoelektronischen Halbleiterchips, welche elektrisch leitend mit dem ersten Halbleiterfunktionsbereich verbunden ist, wobei die Kontaktstruktur eine auftrennbare Leiterstruktur aufweist. Das Verfahren umfasst einen Betriebsstromspfad, der über das erste Terminal des
Halbleiterfunktionsbereichs und das zweite Terminal festgelegt ist, aufzutrennen, sodass der Betriebsstrompfad unterbrochen ist. Alternativ umfasst das Verfahren die Leiterstruktur, die das erste Terminal mit dem zweiten Terminal verbindet und den Halbleiterfunktionsbereich kurzschließt, aufzutrennen, sodass bei aufgetrennter Leiterstruktur ein Betriebsstrompfad über das erste Terminal des Halbleiterfunktionsbereichs und das zweite Terminal festgelegt ist.
Das Verfahren ist für einen Halbleiterchip einsetzbar, bei dem auch ein zweiter Halbleiterfunktionsbereich, welcher ein drittes und ein viertes Terminal hat, vorgesehen ist. Ein Verbindungsbereich der Kontaktstruktur verbindet das zweite und das dritte Terminal . Die Leiterstruktur umfasst einen das erste Terminal und den Verbindungsbereich elektrisch
verbindenden ersteh Zweig und einen den Verbindungsbereich und das vierte Terminal elektrisch verbindenden zweiten Zweig. Es kann der erste Zweig aufgetrennt werden, sodass der erste
Halbleiterfunktionsbereich zugeschaltet wird. Alternativ kann der zweite Zweig aufgetrennt werden, sodass der zweite
Halbleiterfunktionsbereich zugeschaltet wird, oder es können der erste und der zweite Zweig aufgetrennt werden, sodass beide Halbleiterfunktionsbereiche in Serie zugeschaltet werden .
Das Verfahren zum Anpassen ist für eine Kontaktstruktur für einen Halbleiterchip einsetzbar, bei dem auch ein zweiter Halbleiterfunktionsbereich, welcher ein drittes und ein viertes Terminal hat, vorgesehen ist, wobei die Leiterstruktur einen das erste und das dritte Terminal elektrisch
verbindenden ersten Zweig und einen das zweite und das vierte Terminal verbindenden zweiten Zweig und einen das zweite und das dritte Terminal verbindenden dritten Zweig umfasst . Wenn nur der dritte Zweig aufgetrennt wird, sind die
Halbleiterfunktionsbereiche parallel geschaltet. Wenn nur der erste Zweig aufgetrennt wird, wird der erste
Halbleiterfunktionsbereich in einen betriebsbereiten Zustand versetzt. Wenn nur der zweite Zweig aufgetrennt wird, wird der zweite Halbleiterfunktionsbereich in einen betriebsbereiten Zustand gesetzt. Wenn nur der erste und der zweite Zweig aufgetrennt werden, sind die beiden
Halbleiterfunktionsbereiche in Serie geschaltet.
Beim Verfahren kann eine Gesamtflussspannung der
Halbleiterfunktionsbereiche detektiert werden und die
Leiterstruktur derart aufgetrennt werden, dass die Differenz zwischen der Gesamtflussspannung und einer vorgegebenen
Versorgungsspannung verringert wird. Durch das gezielte
Zuschalten von Halbleiterfunktionsbereichen ist es möglich die Flussspannung des Halbleiterchips einzustellen und an die vorgegebene Versorgungsspannung anzupassen.
Die Flussspannung der Halbleiterfunktionsbereiche kann bei der Fertigung auftretenden Prozessschwankungen unterworfen sein, sodass es schwierig sein kann eine vorgegebene
Gesamtflussspannung einzustellen. Das gezielte Zuschalten von Halbleiterfunktionsbereichen erlaubt eine direkte Einstellung der Zielspannung. Eine aus konventionellen
Schaltungsanordnungen bekannte Vorschaltung von Widerständen, was mit einer Umwandlung von elektrischer Leistung in Wärme einherginge und die Effizienz des Bauteils senkte, um die Zielspannung zu regeln, ist nicht erforderlich. Dieses erlaubt eine kompaktere Bauweise. Durch das Vorsehen der zuschaltbaren Pixel, die zu- oder abgeschaltet werden können, ist eine direkte Einstellung der Flussspannung der Hochvolt-LEDs möglich. Das Auftrennen kann durch Ablation eines Teils der
Leiterstruktur mittels eines Lasers erfolgen. Das Auftrennen kann durch ein lithografisches Verfahren erfolgen,
beispielsweise mittels Direktschreiblithografie , bei der die Leiterstrukturen bereichsweise weggeätzt werden. Das
Auftrennen durch einen Stromfluss mit einer vorgegebenen
MindestStromstärke, kann, bei zu stark erhöhtem Stromfluss, mit einer Schädigung der Pixel einhergehen. Dabei sollen durch einen erhöhten Stromfluss, im Vergleich zum normalen Betrieb, die auftrennbaren Leiterstrukturbereiche gezielt durchgebrannt werden.
Das Auftrennen kann direkt im aferverbund am Chip erfolgen. Auch andere Strukturierungsmethoden sind denkbar. Weitere Merkmale, Ausgestaltungen, Vorteile und
Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der folgenden Ausführungsbeispiele in Verbindung mit den
Figuren. Figur 1 zeigt schematisch ein Ausführungsbeispiel für die
Anordnung einer Kontaktstruktur für einen optoelektronischen Halbleiterchip mit einer Mehrzahl von
Halbleiterfunktionsbereichen. Figur 2 zeigt schematisch ein weiteres Ausführungsbeispiel für die Anordnung einer Kontaktstruktur für einen
optoelektronischen Halbleiterchip mit einer Mehrzahl von
Halbleiterfunktionsbereichen. Figur 3 zeigt schematisch ein weiteres Ausführungsbeispiel für die Anordnung einer Kontaktstruktur für einen
optoelektronischen Halbleiterchip mit einer Mehrzahl von
Halbleiterfunktionsbereichen.
Figur 4 zeigt schematisch ein weiteres Ausführungsbeispiel für die Anordnung einer Kontaktstruktur für einen
optoelektronischen Halbleiterchip mit einer Mehrzahl von
Halbleiterfunktionsbereichen .
Figuren 5A bis 5C zeigen schematisch die Fertigung der
Kontaktstruktur in Figur 4.
Figur 1 zeigt schematisch ein Ausführungsbeispiel für die Anordnung einer Kontaktstruktur für einen optoelektronischen Halbleiterchip mit einer Mehrzahl von
Halbleiterfunktionsbereichen .
In einem Ausführungsbeispiel ist der Halbleiterchip ein integrierter Schaltkreis mit einer Mehrzahl von
Halbleiterfunktionsbereichen 2, die auf einem gemeinsamen Träger 3 angeordnet sind. Die Halbleiterfunktionsbereiche 2 sind auf dem Träger 3 derart angeordnet, dass sie an einem gitterförmigen Raster ausgerichtet sind.
Bei der Fertigung eines derartigen Halbleiterchips können die Halbleiterfunktionsbereiche 2 auf einem gemeinsamen Träger im aferverbund bereitstellt werden. Die
Halbleiterschichtenfolge, insbesondere die aktive Zone, basiert vorzugsweise auf ^ einem III-V-Halbleitermaterial, beispielsweise Inx Gay Al1-x-y P, und ist für LED-Chips
ausgebildet. Alternativ umfasst der Halbleiterchip modulare Komponenten mit Halbleiterfunktionsbereichen, die auf einem Träger angeordnet sind, und optional von einem Gehäuse zumindest teilweise umschlossen sind.
Die Halbleiterfunktionsbereiche 2 haben eine aktive Schicht, die elektromagnetische Strahlung emittiert, vorzugsweise Licht im ultravioletten, sichtbaren und/oder infraroten Bereich.
Diese Halbleiterfunktionsbereiche 2 dienen als LEDS
beziehungsweise Pixel .
Eine Kontaktstruktur 4 ist zur elektrischen Kontaktierung des optoelektronischen Halbleiterchips 1 vorgesehen. Die
Kontaktstruktur umfasst einen ersten Kontakt 51 und einen zweiten Kontakt 52, an denen eine VersorgungsSpannung für den Halbleiterchip anlegbar ist, mit der die
Halbleiterfunktionsbereiche 2 beim Betrieb des Halbleiterchips versorgt werden. Die Halbleiterfunktionsbereiche 2 umfassen einen Gruppe von betriebsbereiten Halbleiterfunktionsbereichen 20 sowie einen ersten und einen zweiten zuschaltbaren
Halbleiterfunktionsbereich 21, 22. Über den betriebsbereiten Halbleiterfunktionsbereichen 20 fällt bei Anlegen der
Versorgungsspannung an den Kontakten 51, 52 eine Spannung ab, vorzugsweise eine zum Betrieb der Halbleiterfunktionsbereiche ausreichende Spannung, sodass Licht von diesen
Halbleiterfunktionsbereichen 20 emittiert wird. Über den zuschaltbaren Halbleiterfunktionsbereichen 21, 22 fällt in einem Ausgangszustand, bevor irgendwelche Modifikationen an der Kontaktstruktur 4 vorgenommen werden, bei Anlegen einer VersorgungsSpannung an den Kontakten 51, 52 keine Spannung ab. Die Halbleiterfunktionsbereiche 21, 22 sind im Ausgangszustand kurzgeschlossen, sodass sie keine Strahlung emittieren. Die Kontaktstruktur 4 ist elektrisch leitend mit den betriebsbereiten und zuschaltbaren
Halbleiterfunktionsbereichen 20, 21, 22, 23 sowie dem ersten und dem zweiten Kontakt 51, 52 verbunden. Sie dient zur elektrischen Kontaktierung des Halbleiterchips, sodass die Halbleiterfunktionsbereiche mit Spannung versorgt werden. In einem Ausführungsbeispiel umfasst die Kontaktstruktur 4 metallene Leiterbahnen. In einem Ausführungsbeispiel umfasst die Kontaktstruktur leitenden Schichten, die in verschiedenen Ebenen einer integrierten Schaltungsanordnung verlaufen können .
Die betriebsbereiten Halbleiterfunktionsbereiche 20 sind durch Verbindungsbereiche 40 der Kontaktstruktur in Reihe
geschaltet. Die Verbindungsbereiche 40 verlaufen in diesem Ausführungsbeispiel mäanderförmig zwischen den Spalten der betriebsbereiten Halbleiterfunktionsbereiche 20. In Reihe zu den betriebsbereiten Halbleiterfunktionsbereichen 20 sind der erste und der zweite zuschaltbare Halbleiterfunktionsbereich 21, 22 geschaltet. Der erste zuschaltbare
Halbleiterfunktionsbereich 21 hat eine erstes und ein zweites Terminal 211, 212. Ein drittes und ein viertes Terminal 223, 224 sind am zweiten zuschaltbaren Halbleiterfunktionsbereich 22 vorgesehen. In diesem Ausführungsbeispiel verbindet ein erster Bereich 41 der Kontaktstruktur die in Reihe
geschalteten, betriebsbereiten Halbleiterfunktionsbereiche 20 mit dem ersten Terminal 211 des ersten zuschaltbaren
Halbleiterfunktionsbereichs 21. Ein zweiter Bereich 42 der Kontaktstruktur verbindet das zweite Terminal 212 des ersten zuschaltbaren Halbleiterfunktionsbereichs 21 mit dem dritten Terminal 223 am zweiten zuschaltbaren
Halbleiterfunktionsbereich 22. Ein dritter Bereich 43 der Kontaktstruktur verbindet das vierte Terminal 224 am zweiten zuschaltbaren Halbleiterfunktionsbereich 22 mit dem zweiten Kontakt 52.
Die Kontaktstruktur 4 umfasst ferner eine Leiterstruktur, die im Ausgangszustand den ersten und den zweiten zuschaltbaren
Halbleiterfunktionsbereich 21, 22 kurzschließt. Ein erster Arm 71 verbindet den ersten Bereich 41 und den zweiten Bereich 42 der Kontaktstruktur, sodass zwischen dem ersten und zweiten Terminal 221, 212 des ersten zuschaltbaren
Halbleiterfunktionsbereichs eine elektrisch leitende
Verbindung über einen ersten Zweig, d.h. den ersten Bereich 41, den ersten Arm 71 und den zweiten Bereich 41, besteht. Ein zweiter Arm 72 verbindet den zweiten Bereich 42 und den dritten Bereich 43 der Kontaktstruktur, sodass zwischen dem dritten und vierten Terminal 223, 224 des zweiten
zuschaltbaren Halbleiterfunktionsbereichs 22 eine elektrisch leitende Verbindung über den zweiten Zweig, d.h. den zweiten Bereich 42, den zweiten Arm 71 und den dritten Bereich 43, ausgebildet ist.
Durch den ersten und zweiten Zweig werden der erste und der zweite zuschaltbare Halbleiterfunktionsbereich 21, 22
kurzgeschlossen, d.h. sie liegen auf demselben, oder nahezu demselben, Potenzial. Beim Anlegen einer Versorgungsspannung an die Kontakte 51, 52 fällt über den zuschaltbaren
Halbleiterfunktionsbereichen 21, 22 keine, oder nur eine nahezu verschwindende, Spannung ab. Sie emittieren keine Strahlung. Die Arme 71, 72 sind auftrennbar und zu diesem Zweck
üblicherweise leicht zugänglich, beispielsweise in einer oberen Schicht liegend. In einem Ausführungsbeispiel sind die Arme 71, 72 Leiterbahnen. In einem Ausführungsbeispiel sind sie strukturierte Halbleiterschichtenbereiche. „Auftrennbar" bedeutet, dass beispielsweise ein Teil der Leiterstruktur entfernt wird, sodass eine Isolationsstruktur ausgebildet wird. Hierbei kann es sich um eine isolierende Lücke in der Leiterstruktur handeln. Durch die Unterbrechung des ersten Arms 71 wird der Kurzschluss des ersten zuschaltbaren
Halbleiterfunktionsbereichs 21 aufgehoben. Durch die
Unterbrechung des zweiten Arms 71 wird der Kurzschluss des zweiten zuschaltbaren Halbleiterfunktionsbereichs 21
aufgehoben. Der entsprechende Halbleiterfunktionsbereich 21, 22 wird somit in einen betriebsbereiten Zustand versetzt, sodass er bei Anlegen einer VersorgungsSpannung Licht
emittiert. Die Bezugszeichen 61, 62 kennzeichnen mögliche Stellen der Zweige, welche auftrennbar sind. Zum Betrieb eines Halbleiterfunktionsbereichs 20, 21, 22 ist eine Flussspannung erforderlich. Die Gesamtflussspannung zum Betrieb einer Reihenschaltung von Halbleiterfunktionsbereichen 20 ergibt sich als die Summe der einzelnen Flussspannungen beziehungsweise, unter der Annahme, dass alle
Halbleiterfunktionsbereiche dieselbe Flussspannung haben, als Produkt der von Anzahl der Halbleiterbetriebsbereiche 20 und der FlussSpannung . Sie kann, je nach Anzahl von
Halbleiterfunktionsbereichen, von denen jeder als LED oder Pixel fungiert, beispielsweise 12V, 24V oder 230V betragen. Man bezeichnet sie deshalb auch von Hochvolt -LEDs .
Die Versorgungsspannung, welche an den Halbleiterchip angelegt wird, stimmt vorteilhafterweise mit der Gesamtflussspannung überein oder ist auf sie abgestimmt. Auf Grund von
Prozessschwankungen bei der Herstellung können die
Flussspannungen der Halbleiterfunktionsbereiche schwanken. Dieses führt zur Abweichungen der Gesamtflussspannung von einer vorgegebenen Spannung, mit der der Halbleiterchip betrieben werden soll . Auf Grund der ProzessSchwankungen ist es schwer die FlussSpannungen der Halbleiterfunktionsbereiche genau einzustellen. Eine nachträgliche Anpassung in einem abschließenden Fertigungsschritt erlaubt die Veränderung der Gesamtflussspannung. Somit erlaubt die Bereitstellung
zusätzlicher Pixel, die zu- oder abgeschaltet werden können, eine direkte und exakte Einstellung der Flussspannung in
Hochvolt-LEDs .
Durch Auftrennen des ersten und/oder zweiten Arms 71, 72 ist eine Anpassung der GesamtflussSpannung an die vorgegebene VersorgungsSpannung , beispielsweise in einem abschließenden Fertigungsschritt, möglich. Durch Auftrennung des ersten oder zweiten Arms 71, 72 kann die GesamtflussSpannung um die
Flussspannung des ersten beziehungsweise zweiten
Halbleiterfunktionsbereichs 21, 22 erhöht werden. In einem Ausführungsbeispiel unterscheiden sich die Flussspannungen des ersten und zweiten Halbleiterfunktionsbereichs 21, 22. In einem Ausführungsbeispiel unterscheiden sich die
Flussspannungen des ersten und zweiten
Halbleiterfunktionsbereichs 21, 22 nicht oder nicht
wesentlich .
Bei Auftrennen des ersten Zweiges wird die
Gesamtflussspannung, die im Ausgangszustand lediglich von den betriebsbereiten Halbleiterfunktionsbereichen 20 abhängt, um die Flussspannung des ersten zuschaltbaren
Halbleiterfunktionsbereichs 21 erhöht. Bei Auftrennen des zweiten Zweiges wird die Gesamtflussspannung um die
Flussspannung des zweiten zuschaltbaren
Halbleiterfunktionsbereichs 22 erhöht. Bei Auftrennen des ersten und des zweiten Zweiges wird die Gesamtflussspannung um die Flussspannungen des ersten und des zweiten zuschaltbaren Halbleiterfunktionsbereichs 21, 22 erhöht. Zur Anpassung der Gesamtflussspannung des Halbleiterchips stehen in obigem Ausführungsbeispiel zwei zuschaltbare
Halbleiterfunktionsbereiche 21, 22 bereit. Werden diese nicht aktiviert, gehen die deaktiven Halbleiterfunktionsbereiche ungenutzt verloren.
Alternativ können die zuschaltbaren
Halbleiterfunktionsbereiche genutzt werden, um die Helligkeit des Halbleiterchips anzupassen. Durch Aktivierung der
zuschaltbaren Halbleiterfunktionsbereiche wird die Anzahl der Halbleiterfunktionsbereiche, die Strahlung emittieren, erhöht, sodass dieser Ansatz eine Helligkeitssteuerung ermöglicht.
Das Anpassen der Kontaktstruktur kann als abschließender
Fertigungsschritt bei der Herstellung des Halbleiterchips erfolgen. Es ist auch denkbar, dass die Anpassung vor der Vereinzelung der Chips im Waferverbund, als On-Wafer-Lösung, erfolgt . Figur 2 zeigt schematisch ein weiteres Ausführungsbeispiel für die Anordnung einer Kontaktstruktur für einen
optoelektronischen Halbleiterchip mit einer Mehrzahl von
Halbleiterfunktionsbereichen. Gleiche Bezugszeichen
kennzeichnen gleiche Merkmale oder Merkmale mit gleicher beziehungsweise ähnlicher Funktion.
Der Halbleiterchip umfasst einen integrierten Schaltkreis mi einer Mehrzahl von Halbleiterfunktionsbereichen 2, die auf einem gemeinsamen Träger 3 angeordnet sind. Die
Halbleiterfunktionsbereiche 2 sind an einem gitterförmigen Raster ausgerichtet auf dem Träger 3 angeordnet. Die
Halbleiterfunktionsbereiche 2 umfassen in Reihe geschaltete betriebsbereite Halbleiterfunktionsbereiche 20. Ferner sind zuschaltbare Halbleiterfunktionsbereiche 21, 22, 23 vorgesehen. Der erste zuschaltbare
Halbleiterfunktionsbereich 21 hat ein erstes und ein zweites Terminal 211, 212. Der zweite zuschaltbare
Halbleiterfunktionsbereich 22 hat ein drittes und ein viertes Terminal 223, 224. Der dritte zuschaltbare
Halbleiterfunktionsbereich 23 hat ein fünftes und ein sechstes Terminal 235, 236.
Ein erster Bereich 41 der Kontaktstruktur verbindet die in Reihe geschalteten betriebsbereiten
Halbleiterfunktionsbereiche 20 mit dem ersten Terminal 211 des ersten Halbleiterfunktionsbereichs 21. Ein zweiter Bereich 42 der Kontaktstruktur ist elektrisch leitend mit dem zweiten Terminal 212 des ersten Halbleiterfunktionsbereichs 21 und dem dritten Terminal 223 am zweiten Halbleiterfunktionsbereich 22 verbunden. Ein dritter Bereich 43 der Kontaktstruktur ist elektrisch leitend mit dem vierten Terminal 224 am zweiten Halbleiterfunktionsbereich 22 und dem fünften Terminal 235 am dritten Halbleiterfunktionsbereich 23 verbunden. Ein vierter Bereich 44 der Kontaktstruktur ist elektrisch leitend mit dem sechsten Terminal 236 am dritten Halbleiterfunktionsbereich 23 verbunden. Der vierte Bereich 44 der Kontaktstruktur verläuft neben den zuschaltbaren Halbleiterfunktionsbereichen 21, 22, 23 und ist mit dem zweiten Kontakt 52 elektrisch leitend verbunde .
Eine Leiterstruktur umfasst einen ersten Arm 81, der den vierten Bereich 44 der Kontaktstruktur mit dem ersten Bereich 41 der Kontaktstruktur verbindet. Ein zweiter Arm 82 verbindet den vierten Bereich 44 mit dem zweiten Bereich 42 der
Kontaktstruktur . Ein dritter Arm 83 verbindet den vierten Bereich 44 der Kontaktstruktur mit dem dritten Bereich 43 der Kontaktstruktur. Der neben den zuschaltbaren Halbleiterfunktionsbereichen 21, 22, 23 verlaufende vierte Bereich der Kontaktstruktur und die Arme 81, 82, 83 haben eine kammförmige Struktur. Der erste zuschaltbare Halbleiterfunktionsbereich 21 ist durch einen Zweig kurzgeschlossen, der vom ersten Terminal 211 über den ersten Bereich 41, den ersten Arm 81, den vierten Bereich 44, den zweiten Arm 82 und den zweiten Bereich 42 zum zweiten Terminal 212 verläuft. Der zweite zuschaltbare
Halbleiterf nktionsbereich 22 ist durch einen Zweig
kurzgeschlossen, der vom dritten Terminal 223 über den zweiten Bereich 42, den zweiten Arm 82, den vierten Bereich 44, den dritten Arm und den dritten Bereich 43 zum vierten Terminal 224 verläuft. Der dritte zuschaltbare
Halbleiterfunktionsbereich 23 ist durch einen Zweig
kurzgeschlossen, der vom fünften Terminal 235 über den dritten Bereich 43, den dritten Arm 83 und den vierten Bereich 44 zum sechsten Terminal 236 verläuft. Bei Anlegen einer Versorgungsspannung an den Kontakten 51, 52 fällt über den betriebsbereiten Halbleiterfunktionsbereichen 20 ein Spannung ab. Die zuschaltbaren
Halbleiterfunktionsbereiche 21, 22, 23 sind kurzgeschlossen, sodass über diesen keine oder eine nahezu verschwindende Spannung abfällt.
Die Gesamtflussspannung hängt vor dem Auftrennen der
Leiterstruktur lediglich von den betriebsbereiten, in Reihe geschalteten Halbleiterfunktionsbereichen 20 ab. Durch
Auftrennen der Arme 81, 82, 83 ist eine Anpassung der
Gesamtflussspannung an die vorgegebene VersorgungsSpannung in einem, beispielsweise abschließenden, Fertigungsschritt möglich. Der erste zuschaltbare Halbleiterfunktionsbereich 21 wird aktiviert, wenn der erste Arm 81 aufgetrennt wird, sodass der Kurzschluss aufgehoben wird. Dadurch wird der vierte Bereich 44 der Kontaktstruktur vom ersten Bereich 41 elektrisch getrennt. In Figur 1 ist eine mögliche Auftrennstelle 61 gekennzeichnet, an der der erste Arm 81 aufgetrennt werden kann. Eine geeignete Auftrennstelle trennt das erste Terminal 211 elektrisch vom zweiten Terminal 212 und vom vierten
Bereich 44 der Kontaktstruktur, sodass bei Anlegen der
VersorgungsSpannung eine Spannung über dem ersten
Halbleiterfunktionsbereich 21 abfällt.
Das Auftrennen kann durch Ablation eines Teils der
Kontaktstruktur mittels eines Lasers erfolgen. Alternativ kann das Auftrennen durch ein lithografisches Verfahren erfolgen. Es ist denkbar nach Aufbringen einer Maske, die den zu
unterbrechenden Bereich ausspart, den ausgesparten Bereich der Leiterstruktur abzutragen, sodass der Arm 81 aufgetrennt wird. Zusätzlich zum ersten Halbleiterfunktionsbereich 21 kann der zweite Halbleiterfunktionsbereich 22 aktiviert werden, wenn auch der zweite Arm 82 derart aufgetrennt wird, sodass der Kurzschluss des zweiten Halbleiterfunktionsbereichs 22
aufgehoben wird. Zu diesem Zweck wird der zweite Bereich 42 der Kontaktstruktur vom vierten Bereich 44 elektrisch
getrennt. In Figur 2 ist eine exemplarische Auftrennstelle 62 gekennzeichnet. Eine geeignete Auftrennstelle trennt das dritte Terminal 223 elektrisch vom vierten Terminal 224 und vom vierten Bereich 44 der Kontaktstruktur, sodass bei Anlegen der VersorgungsSpannung eine auch Spannung über dem zweiten Halbleiterfunktionsbereich 22 abfällt.
Zusätzlich zum ersten und zweiten Halbleiterfunktionsbereich 21, 22 kann der dritte Halbleiterfunktionsbereich 23 aktiviert werden, wenn auch der dritte Arm 83 derart aufgetrennt wird, sodass der Kurzschluss des dritten Halbleiterfunktionsbereichs 23 aufgehoben wird. Zu diesem Zweck wird der vierte Bereich 44 der Kontaktstruktur vom dritten Bereich 43 elektrisch
getrennt. In Figur 1 ist eine exemplarische Auftrennstelle 63 gekennzeichnet .
Figur 2 stellt beispielhaft eine Anordnung dar, bei der bis zu drei Halbleiterfunktionsbereiche zu den bereits
betriebsbereiten Halbleiterfunktionsbereichen 20 zuschaltbar sind. Die Schaltungsanordnung um weitere zuschaltbare
Halbleiterfunktionsbereiche kaskadierbar .
Das Auftrennen der Arme 81, 82, 83 erlaubt es den
Halbleiterchip an die vorgegebene Versorgungsspannung
anzupassen. Die Gesamtflussspannung der
Halbleiterfunktionsbereiche wird detektiert und die
Kontaktstruktur derart aufgetrennt, dass die Differenz zwischen einer Gesamtflussspannung und der vorgegebenen
VersorgungsSpannung verringert wird. Ist die
Gesamtflussspannung um ungefähr die Flussspannung eines
Halbleiterfunktionsbereichs geringer als die
Versorgungsspannung, so wird die Kontaktstruktur aufgetrennt, sodass ein zuschaltbarer Halbleiterfunktionsbereich aktiviert wird. Ist die Gesamtflussspannung um ungefähr ein Vielfaches der Flussspannung eines Halbleiterfunktionsbereichs geringer als die VersorgungsSpannung, so wird die Kontaktstruktur aufgetrennt, sodass eine dem Vielfachen entsprechende Anzahl zuschaltbarer Halbleiterfunktionsbereiche aktiviert wird.
Figur 3 zeigt schematisch ein weiters Ausführungsbeispiel für die Anordnung einer Kontaktstruktur für einen
optoelektronischen Halbleiterchip mit einer Mehrzahl von Halbleiterfunktionsbereichen . Die Halbleiterfunktionsbereiche 2 sind an einem gitterförmigen Raster ausgerichtet auf dem Träger 3 angeordnet . Die
Halbleiterfunktionsbereiche umfassen in Reihe geschaltete betriebsbereite Halbleiterfunktionsbereiche 20. Dem ist eine Anordnung mit einem ersten und einem zweiten zuschaltbaren Halbleiterfunktionsbereich 21, 22 nachgeschaltet. Der erste zuschaltbare Halbleiterfunktionsbereich 21 hat ein erstes und ein zweites Terminal 211, 212. Der zweite zuschaltbare
Halbleiterfunktionsbereich 22 hat ein drittes und ein viertes Terminal 223, 224.
Ein erster Bereich 41 der Kontaktstruktur verbindet die betriebsbereiten Halbleiterfunktionsbereiche 20 und das erste Terminal 211 des ersten zuschaltbaren
Halbleiterfunktionsbereichs 21. Ein zweiter Bereich 42 der Kontaktstruktur verbindet den zweiten Kontakt 52 und das vierte Terminal 224 am zweiten zuschaltbaren
Halbleiterfunktionsbereich 22. Die auftrennbare Leiterstruktur umfasst einen ersten, zweiten und dritten Arm 91, 92, 93. Das zweite Terminal 212 am ersten Halbleiterfunktionsbereich 21 ist über einen dritten Arm 93 mit dem dritten Terminal 223 am zweiten Halbleiterf nktionsbereich 22 verbunden. Ein erster Arm 91 verbindet den ersten Bereich 41 der Kontaktstruktur mit dem dritten Arm 93. Somit erstreckt sich ein erster
kurzschließender Zweig vom ersten Terminal 211, über den ersten Bereich 41, den ersten Arm 91 und den dritten Arm 93 zum zweiten Terminal 212. Ein zweiter Arm 92 verbindet den dritten Arm 93 mit dem zweiten Bereich 42. Somit erstreckt sich ein zweiter Zweig vom dritten Terminal 223, über den dritten und zweiten Arm 93, 92, den zweiten Bereich 42 zum vierten Terminal 224. Der erste Zweig schließt den ersten Halbleiterfunktionsbereich 21 kurz. Der zweite Zweig schließt den zweiten Halbleiterfunktionsbereich 22 kurz. Bei der oben beschriebenen Anordnung ist durch Auftrennung der Zweige der erste zuschaltbare Halbleiterfunktionsbereich 21 oder zweite zuschaltbare Halbleiterfunktionsbereich 22
aktivierbar. Alternativ sind beide zuschaltbaren
Halbleiterfunktionsbereiche 21, 22 aktivierbar, sodass diese Halbleiterfunktionsbereiche in Reihe geschaltet sind, oder sodass sie parallel geschaltet sind. Wenn lediglich der erste Arm 91 aufgetrennt wird, ist der erste zuschaltbare Halbleiterfunktionsbereich 21 nicht mehr kurzgeschlossen. Der zweite Halbleiterfunktionsbereich '22 bleibt jedoch kurzgeschlossen. Wenn lediglich der zweite Arm 92 aufgetrennt wird, ist der zweite zuschaltbare
Halbleiterfunktionsbereich 22 nicht mehr kurzgeschlossen. Der erste Halbleiterfunktionsbereich 21 bleibt jedoch
kurzgeschlossen.
Durch Auftrennen des zweiten und dritten Arms 92, 93 werden beide zuschaltbaren Halbleiterfunktionsbereiche 21, 22
aktiviert, sodass sie in Reihe geschaltet sind, da der Strom über den dritten Arm 93 vom ersten zum zweiten
Halbleiterfunktionsbereich 21, 22 fließen kann. Durch Auftrennen des dritten Arms 93 zwischen dem zweiten und dritten Terminal 92, 93 werden der erste und zweite
Halbleiterfunktionsbereich 21, 22 parallel geschaltet. Durch den ersten Zweig liegen das erste Terminal 211 am ersten
Halbleiterfunktionsbereich und das dritte Terminal 223 am zweiten Halbleiterfunktionsbereich 22 auf demselben Potenzial . Durch den zweiten Zweig liegen das zweite Terminal 212 am ersten Halbleiterfunktionsbereich und das vierte Terminal 224 am zweiten Halbleiterfunktionsbereich 22 auf einem Potenzial. Über beiden Halbleiterfunktionsbereichen 21, 22 liegt bei Anlegen der VersorgungsSpannung eine Spannung an, sodass elektromagnetische Strahlung emittiert wird. Beispielhafte Auftrennstellen sind durch die Bezugszeichen 61, 62, 63 gekennzeichnet .
Im Ausgangszustand ist beim Chip 1 keiner der Arme 91, 92, 93 aufgetrennt. Die Gesamtflussspannung hängt lediglich von den Flussspannungen der betriebsbereiten
Halbleiterfunktionsbereiche 20, da die zuschaltbaren
Halbleiterfunktionsbereiche 21, 22 kurzgeschlossen sind.
Um den ersten zuschaltbaren Halbleiterfunktionsbereich 21 zu aktivieren, wird der erste Arm 91 beispielsweise an der Stelle 61 aufgetrennt. Dadurch ist der erste zuschaltbare
Halbleiterfunktionsbereich 22 nicht mehr kurzgeschlossen und nunmehr betriebsbereit. Die GesamtflussSpannung erhöht sich um die Flussspannung des ersten zuschaltbaren
Halbleiterfunktionsbereichs 21. Alternativ kann auch lediglich der zweite zuschaltbare Halbleiterfunktionsbereich 22 in einen betriebsbereiten Zustand versetzt werden, indem der zweite Arm 92, beispielsweise an der Stelle 62, aufgetrennt wird. Die GesamtflussSpannung erhöht sich um die Flussspannung des zweiten zuschaltbaren Halbleiterfunktionsbereichs 22. Um beide zuschaltbaren Halbleiterfunktionsbereiche 21, 22 in einen betriebsbereiten Zustand zu versetzten werden der erste und der zweite Arm 91, 92 aufgetrennt. Die Gesamtflussspannung erhöht sich um die FlussSpannungen der zugeschalteten
Halbleiterfunktionsbereiche .
Alternativ kann lediglich der dritte Arm 93 aufgetrennt werden, sodass beide Halbleiterfunktionsbereiche aktiviert werden, jedoch parallel zugeschaltet sind. Die
Gesamtflussspannung erhöht sich lediglich um die FlussSpannungen die an der Parallelschaltung vom ersten und zweiten Halbleiterfunktionsbereich 21, 22 abfällt, welche geringer ist als bei einer Reihenschaltung der beiden.
Durch die Wahl zwischen Serien- und Parallelschaltung der zuschaltbaren Halbleiterfunktionsbereiche 21, 22 ist die
Flussspannung variabel, ohne jedoch auf die Strahlungsemission eines der .Halbleiterfunktionsbereiche 21, 22 zu verzichten. Somit lässt sich die Flussspannung des Gesamtbauteils
einstellen, ohne dass aktive Flächen verloren gehen. Dabei ist das Licht aus den beiden parallel geschalteten
Halbleiterfunktionsbereichen 21, 22 durch bessere
Pixeleffizienz' bei kleinerer Stromdichte sogar heller das Licht einen verbleibenden Pixels im vorhergehenden
Ausführungsbeispiel .
Ferner kann das beschriebene Anpassen bei in Reihe
geschalteten Multi-Pixel-LEDs auch zur Verbesserung der
Ausbeute großflächiger und damit leistungsstarker LEDs genutzt werden: Sind viele Pixel auf dem LED-Chip vorgesehen und befindet sich auf einem der Pixel ein Defekt, beispielsweise ein Kurzschluss, wird dieses Pixel nicht leuchten und auch nicht zur Gesamtflussspannung beitragen. Durch das Anpassen kann nun ein Ersatzpixel zugeschaltet werden, welches den
Lichtfluss und den Spannungsanteil des ausgefallenen Pixels übernimmt. Somit sind erstmals großflächige LED-Chips, die größer als 2 Quadratmillimeter sind, mit einer maximalen Fertigungsausbeute und enger Spezifikation möglich.
Es sei bemerkt, dass die oben geschilderte Anordnung
kombinierbar ist mit wie folgt beschriebenen parallel
geschalteten Halbleiterfunktionsbereichen. Figur 4 zeigt eine derartige Anordnung mit einer Mehrzahl von Halbleiterfunktionsbereichen 20, die an einem Gitter
ausgerichtet angeordnet sind. Die Halbleiterfunktionsbereiche 20 haben jeweils ein erstes und ein zweites Terminal 201, 202. In diesem Ausführungsbeispiel ist einer der
Halbleiterfunktionsbereiche 24 als defekt charakterisiert, beispielsweise weil er eine vorgegebene Kenngröße nicht einhält oder funktionsunfähig ist. Eine Kontaktstruktur 4 umfasst Kontakte 51, 52 und zwischen den Halbleiterfunktionsbereichen 20 verlaufende zellenförmige, lang gestreckter Bereiche 40. Oberhalb einer Zeile von
Halbleiterfunktionsbereichen 20 verläuft jeweils ein lang gestreckter Bereich 40, beispielsweise eine Leiterbahn, der mit einem der Kontakte 51, 52 verbunden ist. Unterhalb einer Zeile verläuft jeweils ein lang gestreckter Bereich 40, welcher mit dem anderen der Kontakte 51, 52 verbunden ist. Die ersten Terminals 201 der Halbleiterfunktionsbereich 20 sind über erste Arme 401 mit den zellenförmigen Bereiche 40 verbunden, die mit dem zweiten Kontakt 52 verbunden sind. Die zweiten Terminals 202 sind über zweite Arme 402 mit den zellenförmigen Bereichen 40, die mit dem ersten Kontakt 51 verbunden sind, verbunden, sodass die
Halbleiterfunktionsbereiche 20 parallel geschaltet sind.
Allerdings ist vorgesehen, dass zwischen manchen Terminal und dem benachbarten zellenförmigen Bereich 40 keine leitende Verbindung besteht, sodass beispielsweise der als defekt charakterisierte Halbleiterfunktionsbereich 24 gezielt von den Leiterbahnen getrennt und damit dauerhaft deaktiviert ist.
Beim defekten Halbleiterfunktionsbereich 24 ist keine leitende Verbindung zwischen dessen erstem und zweitem Terminal 241, 242 und den jeweils benachbarten zellenförmigen Bereichen 40 der Kontaktstruktur vorgesehen. Somit ist der Chip funktionsfähig, obgleich einzelne Pixel 24 gezielt deaktiviert sind, indem eine Isolationsstruktur zwischen deren Terminals 241, 242 und den übrigen Bereichen der Kontaktstruktur 4 vorliegt .
Das gezielte Ausschalten von als defekt charakterisierten Pixeln 24 ermöglicht großflächige Chips mit einer Vielzahl von Halbleiterfunktionsbereichen zu produzieren.
Halbleiterfunktionsbereiche 24, die als defekt charakterisiert worden sind, können in einem der letzten Produktionsschritte deaktivier werden. Das Ausschalten kann dabei dem
Herstellungsprozess nachgelagert erfolgen, also durch
Auftrennen von vorhandenen Kontaktbrücken, oder während des Fertigungsprozesses stattfinden, beispielsweise durch gezielte Isolation von Kontaktpunkten .
Beispielsweise kann der Chip selbst-korrigierend ausgebildet sein: Im Fall eines Kurzschlusses in einem Pixel werden durch den dadurch auftretenden hohen Stromfluss die elektrischen Verbindungen zu diesem Pixel kappt. Dieser Effekt ist ähnlich einer Schmelzsicherung.
Die Figuren 5A bis 5C zeigen die gezielte Ausschaltung von Halbleiterfunktionsbereichen während der Fertigung. Zunächst werden nach Ausbildung der Halbleiterfunktionsbereiche diese hinsichtlich eventueller Defekte detektiert. Die Detektion kann beispielsweise mittels optischer Inspektion oder durch Anlegen einer Spannung durch von Probernadeln erfolgen. Dieser Schritt kann im Waververbund erfolgen, wenn noch keine
Kontaktstruktur aufgebracht worden ist. Alternativ kann der
Schritt erfolgen, wenn lediglich ein Teil der Kontaktstruktur aufgebracht worden ist . Figur 5A zeigt ein Zwischenprodukt, bei dem der
Detektionsschritt erfolgen kann. Das Zwischenprodukt umfasst Halbleiterfunktionsbereiche 20, 24 und einen Teil der
Kontaktstruktur. Arme 401, 402, welche die Terminals 201, 202 der Halbleiterfunktionsbereiche 20 kontaktieren, sowie
zellenförmige Bereiche 40, die mit dem ersten Kontakt 51 verbunden und den Armen 402 an den zweiten Terminals 202 verbunden sind, sind bereits vorgesehen. Anschließend wird ein isolierendes Material 65 auf den ersten Arm 401 des Halbleiterfunktionsbereiches 24, welcher als defekt eingestuft worden ist, aufgetragen. Dieser Schritt ist in Figur 5B veranschaulicht. Es ist auch denkbar, dass mehrere Halbleiterfunktionsbereiche als defekt eingestuft werden.
Danach werden die zellenförmigen Bereiche 40 aufgebracht, welche die ersten Arme 401 verbinden und ihrerseits mit dem zweiten Kontakt 52 verbunden sind. Bei den Armen, auf denen das isolierende Material 65 aufgebracht worden ist, kommt es zu keiner elektrisch leitenden Verbindung zwischen dem ersten Terminal 241 des Halbleiterfunktionsbereichen 24 und dem zellenförmigen Bereich 40 der Kontaktstruktur, sodass dieser Halbleiterbereich 24 nicht betriebsbereit ist. Auf Grund der gezielten Ausschaltung dieses Pixels 24 wird die Funktion der anderen weitgehend nicht beeinflusst, was eine hohe
Fertigungsausbeute erlaubt. Es ist auch denkbar, dass zwischen dem zweiten Arm am defekten Halbleiterfunktionsbereich 24 und der dem zellenförmigen Bereich 40 ein isolierendes Material 65 vorgesehen ist.
Die beschriebene gezielte Abschaltung von als defekt
eingestuften Halbleiterfunktionsbereichen kann mit den
zuschaltbaren Halbleiterfunktionsbereichen in einer
Schaltungsanordnung kombiniert werden. Es ist denkbar, dass in einer Schaltungsanordnung sowohl zugeschaltete oder zuschaltbare Halbleiterfunktionsbereiche als auch abschaltbare oder abgeschaltete
Halbleiterfunktionsbereiche vorgesehen sind.
Es sei bemerkt, dass die Merkmale der Ausführungsbeispiele kombinierbar sind. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt . Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist .

Claims

Patentansprüche
1. Optoelektronischer Halbleiterchip mit
einem ersten Halbleiterfunktionsbereich (21, 24) mit einem ersten Terminal (211, 401) und einem zweiten Terminal (212, 402), und einer Kontaktstruktur (4) zur - elektrischen
Kontaktierung des optoelektronischen Halbleiterchips, welche elektrisch leitend mit dem ersten Halbleiterfunktionsbereich (21, 24) verbunden ist, wobei die Kontaktstruktur (4) eine auftrennbare Leiterstruktur (41, 71., 42; 41, 81, 44, 82, 42; 41, 91, 93; 40) aufweist, wobei
- bei nicht aufgetrennter Leiterstruktur (40) ein
Betriebsstromspfad über das erste Terminal (401) des ersten Halbleiterfunktionsbereichs (24) und das zweite Terminal (402) festgelegt ist, der bei aufgetrennter Leiterstruktur (40) unterbrochen ist, oder
- bei aufgetrennter Leiterstruktur (41, 71, 42; 41, 81, 44, 82, 42; 41, 91, 93) ein Betriebsstrompfad über das erste
Terminal (211) des ersten Halbleiterfunktionsbereichs (21) und das zweite Terminal (212) festgelegt ist, wobei bei nicht aufgetrennter Leiterstruktur (41, 71, 42; 41, 81, 44, 82, 42; 41, 91, 93) die Leiterstruktur (41, 71, 42; 41, 81, 44, 82, 42; 41, 91, 93) das erste Terminal (211) mit dem zweiten
Terminal (212) verbindet und den ersten
Halbleiterfunktionsbereich (21) kurzschließt.
2. Optoelektronischer Halbleiterchip nach Anspruch 1, dadurch gekennzeichnet, dass der Halbleiterfunktionsbereich (21, 24) eine aktive Zone umfassen, die zur Strahlungserzeugung oder zum Strahlungsempfang vorgesehen ist.
3. Optoelektronischer Halbleiterchip nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Leiterstruktur (41, 71, 42; 41, 81, 44, 82, 42; 41, 91, 93) parallel zum ersten Halbleiterfunktionsbereich (21) geschaltet ist.
4. Optoelektronischer Halbleiterchip nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass ein zweiter
Halbleiterfunktionsbereich (22) mit einem dritten und einem vierten Terminal (223, 224) vorgesehen ist, wobei ein
Verbindungsbereich (42; 93) der Kontaktstruktur das zweite und das dritte Terminal (212, 223) verbindet, und wobei die
Leiterstruktur einen zwischen dem ersten Terminal (211) und dem Verbindungsbereich (42; 93) verlaufenden ersten Zweig (41, 71; 41, 81, 44, 82; 41, 91), der auftrennbar oder aufgetrennt ausgebildet ist, umfasst und einen zwischen dem
Verbindungsbereich (42) und dem vierten Terminal (224)
verlaufenden zweiten Zweig (72, 43; 82, 44, 83, 43; 92, 42), der auftrennbar oder aufgetrennt ausgebildet ist, umfasst.
5. Optoelektronischer Halbleiterchip nach Anspruch 4, dadurch gekennzeichnet, dass der erste Zweig (41, 81, 44, 82) und der zweite Zweig (82, 44, 83, 43) einen gemeinsamen Bereich (82) haben, der trennbar oder getrennt ausgebildet ist.
6. Optoelektronischer Halbleiterchip nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, ein zweiter
Halbleiterfunktionsbereich (22) mit einem dritten und einem vierten Terminal (223, 224) vorgesehen ist, wobei die
Leiterstruktur einen zwischen dem ersten und dritten Terminal (211, 223) verlaufenden ersten Zweig (41, 91, 93) , der auftrennbar oder aufgetrennt ausgebildet ist, umfasst und einen zwischen dem zweiten und vierten Terminal (212, 224) verlaufenden zweiten Zweig (93, 92, 42) , der auftrennbar oder aufgetrennt ausgebildet ist, umfasst und einen zwischen dem zweiten und dritten Terminal (212, 223) verlaufenden dritten Zweig (93) , der auftrennbar oder aufgetrennt ausgebildet ist, umfasst.
7. Optoelektronischer Halbleiterchip nach Anspruch 6, dadurch gekennzeichnet, dass entweder keiner der Zweige (41, 91, 93; 91, 93, 42; 93) aufgetrennt ist, oder dass nur der dritte Zweig (93) aufgetrennt ist, oder dass nur der erste und/oder der zweite Zweig (41, 91, 93; 91, 93, 42) aufgetrennt ist.
8. Optoelektronischer Halbleiterchip nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass eine Mehrzahl von in Reihe geschalteten Halbleiterleiterfunktionsbereichen (20) vorgesehen sind, die betriebsbereit sind.
9. Verfahren zum Anpassen einer Kontaktstruktur zur
elektrischen Kontaktierung eines optoelektronischen
Halbleiterchips mit einem ersten Halbleiterfunktionsbereich (21, 24) mit einem ersten Terminal (211) und einem zweiten Terminal (212) , und einer Kontaktstruktur (4) zur elektrischen Kontaktierung des optoelektronischen Halbleiterchips, welche elektrisch leitend mit dem ersten Halbleiterfunktionsbereich (21, 24) verbunden ist, wobei die Kontaktstruktur (4) eine auftrennbare Leiterstruktur (41, 71, 42; 41, 81, 44, 82, 42; 41, 91, 93; 40) aufweist, wobei das Verfahren umfasst
- einen Betriebsstromspfad, der über das erste Terminal (401) des ersten Halbleiterfunktionsbereichs (24) und das zweite Terminal (402) festgelegt ist, aufzutrennen, sodass der
Betriebsstrompfad unterbrochen ist, oder
- die Leiterstruktur (41, 71, 42; 41, 81, 44, 82, 42; 41, 91, 93), die das erste Terminal (211) mit dem zweiten Terminal (212) verbindet und den Halbleiterfunktionsbereich (21) kurzschließt, aufzutrennen, sodass bei aufgetrennter
Leiterstruktur (41, 71, 42; 41, 81, 44, 82, 42; 41, 91, 93) ein Betriebsstrompfad über das erste Terminal (211) des ersten Halbleiterfunktionsbereichs (21) und das zweite Terminal (212) festgelegt ist.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass ein zweiter Halbleiterfunktionsbereich (22) mit einem dritten und einem vierten Terminal (223, 224) vorgesehen ist, wobei ein Verbindungsbereich (42; 93) der Kontaktstruktur (4) das zweite und das dritte Terminal (212, 223) verbindet, und wobei die Leiterstruktur einen das erste Terminal (211) und den Verbindungsbereich (42; 93) elektrisch verbindenden ersten. Zweig (41, 71; 41, 81, 44, 82; 41, 91) umfasst und einen den Verbindungsbereich (42) und das vierte Terminal (224)
elektrisch verbindenden zweiten Zweig (72, 43; 82, 44, 83, 43; 92, 42) umfasst, wobei
- der erste Zweig (41, 71; 41, 81, 44, 82; 41, 91) aufgetrennt wird, oder
- der zweite Zweig (72, 43; 82, 44, 83, 43; 92, 42)
aufgetrennt wird, oder
- der erste und der zweite Zweig (41, 71; 41, 81, 44, 82; 41, 91; 72, 43; 82, 44, 83, 43; 92, 42) aufgetrennt werden.
11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass ein zweiter Halbleiterfunktionsbereich mit einem dritten und einem vierten Terminal (223, 224) vorgesehen ist, wobei die Leiterstruktur einen das erste und das dritte Terminal (211,
223) elektrisch verbindenden ersten Zweig (41, 91, 93) umfasst und einen das zweite und das vierte Terminal (212, 224) elektrisch verbindenden zweiten Zweig (91, 93, 42) umfasst sowie einen das zweite und das dritte Terminal (212, 223) elektrisch verbindenden dritten Zweig (93) umfasst, wobei
- der dritte Zweig (93) aufgetrennt wird, oder
- der erste Zweig (41, 91, 93) aufgetrennt wird, oder
- der zweite Zweig (91, 93, 42) aufgetrennt wird, oder - der erste und der zweite Zweig (41, 91, 93; 91, 93, 42) aufgetrennt werden.
12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass eine GesamtflussSpannung der
Halbleiterfunktionsbereiche (2) detektiert wird und die
Leiterstruktur (41, 42, 43, 71, 72, 81, 82, 91, 92, 93) derart aufgetrennt wird, dass die Differenz zwischen der
Gesamtflussspannung und einer vorgegebenen Versorgungsspannung verringert wird.
13. Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass das Auftrennen durch Ablation eines Teils (61, 62, 63) der Leiterstruktur (41, 42, 43, 71, 72, 81, 82, 91, 92, 93) mittels eines Lasers erfolgt.
14. Verfahren nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, dass das Auftrennen durch ein lithografisches Verfahren erfolgt'.
EP10763590A 2009-09-30 2010-09-10 Optoelektronischer halbleiterchip und verfahren zum anpassen einer kontaktstruktur zur elektrischen kontaktierung eines optoelektronischen halbleiterchips Withdrawn EP2483923A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009047889A DE102009047889A1 (de) 2009-09-30 2009-09-30 Optoelektronischer Halbleiterchip und Verfahren zum Anpassen einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips
PCT/DE2010/001077 WO2011038708A1 (de) 2009-09-30 2010-09-10 Optoelektronischer halbleiterchip und verfahren zum anpassen einer kontaktstruktur zur elektrischen kontaktierung eines optoelektronischen halbleiterchips

Publications (1)

Publication Number Publication Date
EP2483923A1 true EP2483923A1 (de) 2012-08-08

Family

ID=43466829

Family Applications (1)

Application Number Title Priority Date Filing Date
EP10763590A Withdrawn EP2483923A1 (de) 2009-09-30 2010-09-10 Optoelektronischer halbleiterchip und verfahren zum anpassen einer kontaktstruktur zur elektrischen kontaktierung eines optoelektronischen halbleiterchips

Country Status (8)

Country Link
US (1) US20120299049A1 (de)
EP (1) EP2483923A1 (de)
JP (1) JP2013506305A (de)
KR (1) KR20120091132A (de)
CN (1) CN102549746B (de)
DE (1) DE102009047889A1 (de)
TW (1) TWI475659B (de)
WO (1) WO2011038708A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011078620A1 (de) * 2011-07-04 2013-01-10 Osram Ag Hochvolt-LED-Multichip-Modul und Verfahren zur Einstellung eines LED-Multichip-Moduls
FR3053761A1 (fr) * 2016-07-05 2018-01-12 Valeo Vision Dispositif d’eclairage et/ou de signalisation pour vehicule automobile
US10043956B2 (en) 2016-09-29 2018-08-07 Nichia Corporation Method for manufacturing light emitting device
JP6504221B2 (ja) * 2016-09-29 2019-04-24 日亜化学工業株式会社 発光装置の製造方法
DE102018111175A1 (de) * 2018-05-09 2019-11-14 Osram Opto Semiconductors Gmbh Pixel, Multipixel-LED-Modul und Herstellungsverfahren
DE102018111174A1 (de) * 2018-05-09 2019-11-14 Osram Opto Semiconductors Gmbh Verfahren zum Ersetzen eines ersten Chips eines Mehrpixel-LED-Moduls

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5100829A (en) * 1989-08-22 1992-03-31 Motorola, Inc. Process for forming a semiconductor structure with closely coupled substrate temperature sense element
JPH04123326A (ja) * 1990-09-14 1992-04-23 Mitsubishi Electric Corp 光学式ヘッド装置
US5550782A (en) * 1991-09-03 1996-08-27 Altera Corporation Programmable logic array integrated circuits
US5258668A (en) * 1992-05-08 1993-11-02 Altera Corporation Programmable logic array integrated circuits with cascade connections between logic modules
JP3354317B2 (ja) * 1994-10-14 2002-12-09 三洋電機株式会社 表示装置
JPH08137413A (ja) * 1994-11-08 1996-05-31 Hitachi Ltd 半導体発光素子表示装置
GB2381380B (en) 1997-11-19 2003-06-18 Unisplay Sa LED lamp
DE10142654A1 (de) * 2001-08-31 2003-04-03 Osram Opto Semiconductors Gmbh Sicherungsbauelement mit optischer Anzeige
JP2004179481A (ja) * 2002-11-28 2004-06-24 T S Tec Kk 発光装置および発光ダイオードの接続方法
JP2004253676A (ja) * 2003-02-21 2004-09-09 Takion Co Ltd 半導体集積回路、ｌｅｄランプ装置、半導体集積回路のトリミング及びｌｅｄランプ装置のトリミング方法
JP4159445B2 (ja) * 2003-10-23 2008-10-01 三菱電機株式会社 ダイオード直列冗長回路
DE102004025684A1 (de) * 2004-04-29 2005-11-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Ausbilden einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips
JP5099661B2 (ja) * 2005-10-28 2012-12-19 株式会社寺田電機製作所 Ｌｅｄ駆動回路およびｌｅｄ駆動方法
WO2007093938A1 (en) * 2006-02-14 2007-08-23 Koninklijke Philips Electronics N.V. Current driving of leds
JP5188690B2 (ja) * 2006-08-29 2013-04-24 アバゴ・テクノロジーズ・イーシービーユー・アイピー（シンガポール）プライベート・リミテッド Ｌｅｄを駆動するための装置及び方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2011038708A1 *

Also Published As

Publication number Publication date
TW201117344A (en) 2011-05-16
TWI475659B (zh) 2015-03-01
JP2013506305A (ja) 2013-02-21
DE102009047889A1 (de) 2011-03-31
CN102549746B (zh) 2015-08-19
KR20120091132A (ko) 2012-08-17
US20120299049A1 (en) 2012-11-29
WO2011038708A1 (de) 2011-04-07
CN102549746A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
DE60008854T2 (de) Led-matrix in gitterstruktur zur beleuchtung
WO2011038708A1 (de) Optoelektronischer halbleiterchip und verfahren zum anpassen einer kontaktstruktur zur elektrischen kontaktierung eines optoelektronischen halbleiterchips
DE102006001859A1 (de) Lichtaussendende Vorrichtung
WO2020070074A1 (de) Vielstrahl-teilchenstrahlsystem und verfahren zum betreiben eines solchen
DE102009030243A1 (de) Halbleiter-Lichtemittervorrichtung
WO2017167812A1 (de) Lichtemittierendes modul und anzeigevorrichtung mit diesem
DE102016116369A1 (de) Treiberschaltung für optoelektronische Bauelemente
DE102017100879A1 (de) Elektrische Schaltung und Verfahren zum Betrieb einer elektrischen Schaltung
DE102008019048A1 (de) Lichtemittierendes organisches Bauelement und Verfahren zum Herstellen sowie Anordnung mit mehreren lichtemittierenden organischen Bauelementen
WO2013182358A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, leiterrahmenverbund und optoelektronisches halbleiterbauteil
DE102018114175A1 (de) Anordnung für ein Display und Verfahren
WO2005074028A1 (de) Bauelement mit empfindlichen bauelementstrukturen und verfahren zur herstellung
WO2018024549A1 (de) Verfahren und vorrichtung zur vermessung einer vielzahl an halbleiterchips in einem waferverbund
WO2017046000A1 (de) Lichtemittierendes bauelement sowie verfahren zur herstellung eines lichtemittierenden bauelements
WO2013004547A1 (de) Hochvolt-led-multichip-modul und verfahren zur einstellung eines led-multichip-moduls
EP0326780A2 (de) Leistungstransistor
DE102019105031B4 (de) Vorrichtung und Verfahren zum Ersatz von mindestens einem Chip
DE10254566B4 (de) Laserdiodenanordnung mit Überbrückungseinheiten
DE102018102044A1 (de) Optoelektronische schaltungsanordnung und verfahren zur reparatur einer optoelektronischen schaltungsanordnung
DE10241045B4 (de) Verfahren zum Durchführen von Testmessungen an lichtemittierenden Bauelementen
WO2020039002A1 (de) Display und herstellungsverfahren für ein display
DE102018111174A1 (de) Verfahren zum Ersetzen eines ersten Chips eines Mehrpixel-LED-Moduls
DE102016113168A1 (de) Modul für eine videowand
WO2020233993A1 (de) Halbleiterbauelement, system und verfahren zur überprüfung einer lötstelle
DE102011078619A1 (de) LED-Lichtquelle und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20120302

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK SM TR

RIN1 Information on inventor provided before grant (corrected)

Inventor name: SABATHIL, MATTHIAS

Inventor name: VON MALM, NORWIN

Inventor name: HOEPPEL, LUTZ

Inventor name: RODE, PATRICK

Inventor name: MOOSBURGER, JUERGEN

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20160401