EP2434364A1 - Current generator, in particular of the order of the nanoampere, and voltage regulator using such a generator - Google Patents

Abstract

The generator has three P-channel and two N-channel metal oxide semiconductor (MOS) transistors (P1-P3, N1, N2) connected in a current mirror assembly (41). One of the N-channel transistors is connected in series with a third N-channel MOS transistor (N3R) connected with a fourth N-channel MOS transistor (N4). The third transistor functions in its linear area, where a value of generated current is a function of an equivalent resistor of the third transistor. A channel of the third and fourth transistors is long such that ratio between length and width of the channel is greater than ten. An independent claim is also included for a voltage regulator comprising an operational amplifier.

Description

La présente invention concerne un générateur de courant. L'invention concerne aussi un régulateur de tension utilisant un tel générateur. Elle s'applique notamment pour la génération d'ultra faibles courants, quasi stables en température et en variation de la tension d'alimentation, dans des circuits intégrés. L'invention s'applique également pour la réalisation de régulateurs de tensions stables de type série à très faible tension de déchet, quelle que soit la source d'énergie électrique en entrée.The present invention relates to a current generator. The invention also relates to a voltage regulator using such a generator. It applies in particular for the generation of ultra low currents, virtually stable in temperature and variation of the supply voltage, in integrated circuits. The invention also applies to the production of stable voltage regulators of the series type with very low waste voltage, whatever the source of electrical energy input.

Le poids du matériel embarqué reste une contrainte majeure pour les aéronefs. La complexité croissante des systèmes électriques, électroniques et informatiques entraîne un câblage de plus en plus important à l'intérieur des avions. Des centaines de kilomètres de câbles en cuivre parcourent ainsi l'intérieur des avions, ce qui contribue à augmenter le poids total du matériel embarqué. L'utilisation de fils conducteurs moins denses, en aluminium par exemple, ne suffit pas à résoudre le problème étant donné les longueurs en jeu. Une solution efficace consiste à supprimer au maximum les lignes de câblage et à utiliser des sources autonomes d'énergie pour alimenter les différents composants. Un exemple d'application concerne notamment la multitude de capteurs placés à différents endroits d'un avion. Une solution supprimant le câblage consiste alors à placer une source d'énergie autonome à proximité de chaque capteur ou d'un ensemble de capteurs.The weight of embedded equipment remains a major constraint for aircraft. The increasing complexity of electrical, electronic and computer systems is leading to more and more wiring inside the aircraft. Hundreds of kilometers of copper cables thus travel inside the aircraft, which contributes to increasing the total weight of the onboard equipment. The use of less dense conductive wires, made of aluminum, for example, is not enough to solve the problem given the lengths involved. An effective solution is to eliminate as much as possible the wiring lines and to use autonomous sources of energy for feed the various components. An example of application concerns in particular the multitude of sensors placed at different locations on an airplane. A solution eliminating the wiring then consists of placing an autonomous power source near each sensor or a set of sensors.

Dans le domaine avionique, il n'est pas possible d'utiliser des batteries en raison de la durée de vie trop courte de ces dernières et de leur mauvaise tenue en température. Une solution consiste à utiliser une source d'énergie qui récupère l'énergie ambiante par exemple des transducteurs thermiques. Il est ainsi possible d'utiliser des transducteurs utilisant l'effet « Seebeck » ou effet Pelletier inverse. Ces transducteurs délivrent une différence de potentiel électrique exploitant la différence de température entre une quantité d'eau stockée à l'intérieur des transducteurs et l'air ambiant, cette différence de température étant provoquée par les différences d'inertie thermique entre l'eau et l'air, ou tout autre gradient de température. Dans le cas d'un avion, les températures de l'eau et de l'air évoluent différemment au cour du vol du fait de ces inerties thermiques. D'autres types de transducteurs peuvent être utilisés, notamment des transducteurs mécaniques qui peuvent par exemple exploiter les vibrations mécaniques d'un avion. Ces transducteurs comportent des poutres de très petite taille à plusieurs branches, les vibrations transmises à ces poutres provoquant une énergie électrique.In the avionics field, it is not possible to use batteries because of the short life of the latter and their poor temperature resistance. One solution is to use a source of energy that recovers ambient energy, for example thermal transducers. It is thus possible to use transducers using the "Seebeck" effect or inverse Pelletier effect. These transducers deliver an electrical potential difference exploiting the difference in temperature between a quantity of water stored inside the transducers and the ambient air, this temperature difference being caused by the differences in thermal inertia between the water and air, or any other temperature gradient. In the case of an airplane, the temperatures of the water and the air evolve differently at the heart of the flight because of these thermal inertia. Other types of transducers can be used, including mechanical transducers that can for example exploit the mechanical vibrations of an aircraft. These transducers comprise beams of very small size with several branches, the vibrations transmitted to these beams causing electrical energy.

Ces transducteurs fournissent des tensions ou des courants qui ne sont pas stabilisés dans le temps. Ils ne peuvent donc pas alimenter directement des composants électroniques. Il est connu d'utiliser des régulateurs de tension ou de courant reliés en entrée à une alimentation non stabilisée telle qu'un transducteur et fournissant en sortie une tension définie, par exemple 3 volts. En raison du faible niveau d'énergie délivré par les transducteurs précités, il est nécessaire de réaliser des régulateurs qui consomment un très faible niveau d'énergie, donc ayant une très faible tension de déchet et des courants de polarisation très faibles, tout en tenant compte des contraintes de réalisation, notamment en circuit intégré.These transducers provide voltages or currents that are not stabilized over time. They can not directly supply electronic components. It is known to use voltage or current regulators connected as input to an unstabilized power supply such as a transducer and outputting a defined voltage, for example 3 volts. Due to the low level of energy delivered by the aforementioned transducers, it is necessary to realize regulators that consume a very low energy level, therefore having a very low waste voltage and very low polarization currents, while taking account of the constraints of realization, in particular in integrated circuit.

Un but de l'invention est donc notamment de permettre la réalisation de circuits électroniques intégrés consommant un minimum de courant, typiquement dans le domaine des nano puissances, de l'ordre de quelques nano-watt.An object of the invention is therefore to enable the realization of integrated electronic circuits consuming a minimum current, typically in the field of nano powers, of the order of a few nano-watt.

A cet effet, l'invention a pour objet un générateur de courant utilisant des transistors à effet de champ, comportant au moins :

• un premier ensemble de Q transistors P1, P2, P3 connectés en miroir de courant, aptes à être reliés à une tension d'alimentation Vdd ;
• un deuxième ensemble de Q-1 transistors N1, N2 connectés en miroir de courant, dont les canaux ont une polarité inverse de celle des transistors du premier ensemble, chaque transistor N1, N2 étant connecté en série à un transistor du premier ensemble;
• un premier transistor N1 du deuxième ensemble étant connecté en série avec un transistor N3R, ayant un canal de même polarité, connecté en miroir de courant avec un transistor N4, ce transistor N4 étant connecté en série avec un dernier transistor P3 du premier ensemble ;
  le transistor N3R étant apte à fonctionner dans sa zone linéaire, la valeur du courant généré étant fonction de la résistance équivalente R_eq de ce transistor, les transistors N3R et N4 ayant un canal ultra long, de sorte que le rapport L/W est au moins supérieur à plusieurs centaines, L étant la longueur du canal et W sa largeur, les valeurs de L, de W et du rapport L/W étant déterminés pour obtenir à la fois une valeur de courant stable en fonction des variations de la tension d'alimentation, mais aussi pour obtenir une valeur de courant quasi-stable en fonction de la température, ainsi que pour obtenir une tension VGS de ces mêmes transistors très stable en fonction de la température.

For this purpose, the subject of the invention is a current generator using field effect transistors, comprising at least:

• a first set of Q transistors P1, P2, P3 connected in current mirror, connectable to a supply voltage Vdd;
• a second set of Q-1 transistors N1, N2 connected in current mirror, the channels of which have a polarity opposite to that of the transistors of the first set, each transistor N1, N2 being connected in series with a transistor of the first set;
• a first transistor N1 of the second set being connected in series with a transistor N3R, having a channel of the same polarity, connected in current mirror with a transistor N4, this transistor N4 being connected in series with a last transistor P3 of the first set;
  the transistor N3R being able to operate in its linear zone, the value of the current generated being a function of the equivalent resistance R _eq of this transistor, the transistors N3R and N4 having an ultra long channel, so that the L / W ratio is at less than several hundreds, where L is the length of the channel and W is its width, the values of L, W and the L / W ratio being determined to obtain both a stable current value as a function of the variations of the voltage of the channel. supply, but also to obtain a quasi-stable current value as a function of the temperature, as well as to obtain a voltage VGS of these same transistors very stable as a function of temperature.

Le rapport L/W peut être au moins supérieur à 500 et la largeur W peut être de l'ordre de 0,6 µm.The L / W ratio may be at least greater than 500 and the width W may be of the order of 0.6 μm.

Avantageusement, le générateur est apte à être utilisé comme référence de tension V_Ref, ladite référence étant fournie au niveau de grilles des transistors N3R et N4.Advantageously, the generator is suitable for use as a voltage reference V _Ref , said reference being provided at the gate of the transistors N3R and N4.

Les transistors P1, P2, P3 du premier ensemble sont par exemple à canal P.The transistors P1, P2, P3 of the first set are for example P-channel.

L'invention a également pour objet un régulateur de tension, entre une tension d'entrée et une tension de sortie Vs, utilisant des transistors à effet de champ, le régulateur comportant au moins :

• un générateur de courant tel que décrit précédemment ;
• un transistor de sortie à effet de champ P5 à canal P relié à sa source à la tension d'entrée dudit régulateur et délivrant sur son drain la tension de sortie ;
• un amplificateur opérationnel relié sur son entrée négative à la tension de référence dudit générateur ;
• un transistor P4, à canal P, connecté en miroir de courant avec les transistors du premier ensemble dudit générateur ;
• un transistor N5, à canal N, connecté en miroir de courant avec les transistors du deuxième ensemble dudit générateur ;
• un couple de transistors (N10, P10) connecté entre le transistor P4 et le transistor N5, le couple comportant un premier transistor N10 à canal N et un deuxième transistor P10 à canal P, la grille et le drain du premier transistor N10 étant reliés ensemble à la source du deuxième transistor P10 reliée au drain du transistor P4 et au drain du transistor de sortie P5 la source du premier transistor N10 et le drain du deuxième transistor P10 étant reliés ensemble à l'entrée positive de l'amplificateur opérationnel et au drain du transistor N5, le canal du premier transistor N10 étant très long, de sorte que le rapport L/W est très grand, L étant la longueur du canal et W sa largeur ;
  le pas de tension V_ref présent aux bornes du transistor N4 étant reproduit aux bornes du transistor N10 lorsque ce dernier est commandé à l'état passant, la tension de sortie s'incrémentant selon un pas de tension fonction de la commande du transistor N10.

The subject of the invention is also a voltage regulator, between an input voltage and an output voltage Vs, using field effect transistors, the regulator comprising at least:

• a current generator as previously described;
• a P-channel field effect output transistor P5 connected at its source to the input voltage of said regulator and delivering the output voltage to its drain;
• an operational amplifier connected on its negative input to the reference voltage of said generator;
• a P-channel transistor P4 connected in current mirror with the transistors of the first set of said generator;
• an N-channel transistor N5 connected in current mirror with the transistors of the second set of said generator;
• a pair of transistors (N10, P10) connected between the transistor P4 and the transistor N5, the pair comprising a first N-channel transistor N10 and a second P-channel transistor P10, the gate and the channel drain; first transistor N10 being connected together to the source of the second transistor P10 connected to the drain of the transistor P4 and to the drain of the output transistor P5, the source of the first transistor N10 and the drain of the second transistor P10 being connected together to the positive input of the operational amplifier and the drain of the transistor N5, the channel of the first transistor N10 being very long, so that the L / W ratio is very large, L being the length of the channel and W its width;
  the voltage step V _ref present across the terminals of the transistor N4 being reproduced at the terminals of the transistor N10 when the latter is controlled in the on state, the output voltage being incremented according to a voltage step that is a function of the control of the transistor N10.

Avantageusement, le régulateur comporte par exemple un nombre K de couples de transistors (N10, P10), (N11, P11), (N12, P12) connectés en série entre le transistor P4 et le transistor N5, K étant supérieur à 1, chaque premier transistor N10, N11, N12 d'un couple présentant à ces bornes ledit pas de tension V_ref lorsqu'il est commandé à l'état passant, le régulateur comportant des moyens de commande des couples de transistors, la tension de sortie étant fonction d'un nombre donné de pas de tension V_ref selon la combinaison des états de commande appliquées aux couples de transistor.Advantageously, the regulator comprises for example a number K of pairs of transistors (N10, P10), (N11, P11), (N12, P12) connected in series between the transistor P4 and the transistor N5, K being greater than 1, each first transistor N10, N11, N12 of a pair having at these terminals said voltage step V _ref when it is controlled in the on state, the regulator comprising means for controlling the pairs of transistors, the output voltage being a function a given number of voltage steps V _ref according to the combination of the control states applied to the transistor couples.

D'autres caractéristiques et avantages de l'invention apparaîtront à l'aide de la description qui suit, faite en regard de dessins annexés qui représentent :

• la figure 1, une présentation synoptique d'un système autonome d'alimentation électrique ;
• les figures 2a à 2c, une présentation d'un exemple de transducteur thermique et de son fonctionnement ;
• la figure 3, une présentation plus détaillée d'un système d'alimentation autonome à régulation série utilisant au moins un transducteur comme source autonome d'énergie ;
• les figures 4a à 4d, des exemples de génération de très faibles courants selon l'art antérieur ;
• la figure 5, un exemple de circuit de génération de courant utilisé dans l'invention ;
• la figure 6, un rappel de la structure d'un transistor à effet de champs ;
• la figure 7, une présentation topographique de transistors à effet de champs, à canaux ultra longs utilisés dans un dispositif selon l'invention ;
• les figures 8a et 8b, par une vue topographique et par une vue en coupe une présentation plus détaillée d'un mode de réalisation de transistors à effet de champ, à canaux ultra longs, utilisés dans un générateur selon l'invention ;
• la figure 9, un exemple de réalisation d'un régulateur selon l'invention ;
• la figure 10, un autre exemple de réalisation d'un régulateur selon l'invention ;
• la figure 11, une présentation des courbes de tensions pour une application avec un transducteur thermique à effet Seebeck comme source d'énergie autonome.

Other characteristics and advantages of the invention will become apparent with the aid of the description which follows, given with regard to appended drawings which represent:

• the figure 1 , a synoptic presentation of an autonomous power supply system;
• the Figures 2a to 2c a presentation of an example of a thermal transducer and its operation;
• the figure 3 , a more detailed presentation of a series-regulated autonomous power supply system using at least one transducer as an autonomous source of energy;
• the Figures 4a to 4d examples of generation of very weak currents according to the prior art;
• the figure 5 an example of a current generating circuit used in the invention;
• the figure 6 , a reminder of the structure of a field effect transistor;
• the figure 7 , a topographic presentation of ultra long channel field effect transistors used in a device according to the invention;
• the Figures 8a and 8b by a topographic view and a sectional view a more detailed presentation of an embodiment of ultra long channel field effect transistors used in a generator according to the invention;
• the figure 9 an embodiment of a regulator according to the invention;
• the figure 10 another embodiment of a regulator according to the invention;
• the figure 11 , a presentation of the voltage curves for an application with a Seebeck effect thermal transducer as a source of autonomous energy.

La figure 1 illustre de façon synoptique un système autonome d'alimentation électrique à partir d'un dispositif de récupération d'énergie. Il comporte en entrée un transducteur 1 transformant un phénomène physique, telle qu'une différence de température ou des vibrations en énergie électrique. Le transducteur 1 est suivi d'un convertisseur 2 transformant la tension électrique délivrée par le transducteur en une tension continue. En effet la tension en sortie du transducteur peut être continue, alternative ou plus généralement périodique. Dans tous les cas, elle est transformée par le convertisseur 2 en une tension continue qui n'est pas encore celle d'utilisation des composants électronique. Le convertisseur 2 est suivi d'un élément de stockage 3 telle qu'une capacité de très forte valeur par exemple. Enfin un régulateur 4 délivre une tension de référence V dans une plage de variation donnée selon le niveau de précision souhaitée.The figure 1 Synopticly illustrates an autonomous power supply system from a power recovery device. It comprises as input a transducer 1 transforming a physical phenomenon, such as a temperature difference or vibrations into electrical energy. The transducer 1 is followed by a converter 2 transforming the electrical voltage delivered by the transducer into a DC voltage. Indeed the output voltage of the transducer can be continuous, alternative or more generally periodic. In all cases, it is converted by the converter 2 into a DC voltage which is not yet that of use of the electronic components. The converter 2 is followed by a storage element 3 such as a capacity of very high value for example. Finally, a regulator 4 delivers a reference voltage V in a given range of variation according to the desired level of precision.

Les figures 2a, 2b et 2c illustrent le fonctionnement d'un transducteur thermique utilisant l'effet Seebeck. Plus précisément la figure 2a présente les éléments constitutif d'un tel transducteur. Il comporte une réserve d'eau 21 et d'air 22 stocké dans une récipient en isolant thermique 23 fermé par un thermo-générateur 24 au contact d'une paroi métallique 25 balayée par un flux d'air 26, dans le cas par exemple où le transducteur est monté sur un avion. La figure 2b illustre par deux courbes 28, 29 l'évolution des températures de l'air et de l'eau en fonction du temps. Une première courbe 28 illustre la variation de la température de l'air successivement pendant la phase de décollage 201, pendant la phase de vol de croisière 202 et pendant la phase d'atterrissage 203. Une deuxième courbe 29 illustre l'évolution de la température de l'eau pour les mêmes phases. La figure 2c illustre par une première courbe 271 et par une deuxième courbe 272 respectivement l'allure de l'écart de température ΔT entre l'air et l'eau et l'allure de la tension de sortie fournie par le transducteur en fonction du temps pour les phases 201, 202, 203 précédentes. La tension délivrée 272 présente l'allure d'une sinusoïde à une seule alternance durant toute la phase de vol de l'avion.The Figures 2a, 2b and 2c illustrate the operation of a thermal transducer using the Seebeck effect. More specifically figure 2a presents the constituent elements of such a transducer. It comprises a reserve of water 21 and air 22 stored in a thermal insulation container 23 closed by a thermo-generator 24 in contact with a metal wall 25 swept by an air stream 26, in the case for example where the transducer is mounted on an airplane. The figure 2b illustrated by two curves 28, 29 the evolution of air and water temperatures as a function of time. A first curve 28 illustrates the variation of the air temperature successively during the take-off phase 201, during the cruising flight phase 202 and during the landing phase 203. A second curve 29 illustrates the evolution of the temperature water for the same phases. The Figure 2c illustrated by a first curve 271 and by a second curve 272 respectively the shape of the temperature difference ΔT between air and water and the shape of the output voltage supplied by the transducer as a function of time for the previous phases 201, 202, 203. The delivered voltage 272 has the appearance of a sinusoid with a single alternation during the entire flight phase of the aircraft.

La figure 3 illustre plus en détail une chaîne de récupération d'énergie du type de la figure 1 dans un cas où il y a deux sources autonomes de récupération d'énergie. Le système comporte un premier transducteur 1 qui est un transducteur thermique tel qu'illustré par les figures 2a à 2c. Un tel transducteur peut fournir une puissance électrique comprise dans une plage dont la borne inférieure est de l'ordre du microwatt (µW) et la borne supérieure de l'ordre de plusieurs milliwatt (mW). La tension délivrée par le transducteur 1 est redressée en une tension continue au moyen d'un convertisseur 2 dont la sortie est reliée à un élément de stockage d'énergie électrique 3, par exemple un super condensateur de stockage.The figure 3 illustrates in more detail a chain of energy recovery of the type of the figure 1 in a case where there are two autonomous sources of energy recovery. The system comprises a first transducer 1 which is a thermal transducer as illustrated by the Figures 2a to 2c . Such a transducer can provide electrical power in a range whose lower limit is of the order of microwatt (μW) and the upper limit of the order of several milliwatt (mW). The voltage delivered by the transducer 1 is rectified into a DC voltage by means of a converter 2 whose output is connected to an electrical energy storage element 3, for example a super storage capacitor.

Le système comporte par ailleurs un deuxième transducteur 10. Il s'agit d'un transducteur mécanique exploitant des vibrations mécaniques. Comme indiqué précédemment ce type de transducteur comportent des poutres transmettant les vibrations à partir desquelles l'énergie électrique est produite. Un tel transducteur 10 peut fournir une puissance électrique allant de quelque nano watts (nW) à quelques microwatts (µW). La tension électrique délivrée est convertie en tension continue par un convertisseur 2. La sortie de ce convertisseur charge un condensateur 30 faisant office de stockage d'énergie et de prépolarisation pour les diodes actives du convertisseur 2. Ce condensateur 30 ayant une capacité moins importante que le précédent 3 en raison de la puissance plus faible qui est en jeu. Les sortie des condensateurs de stockage 3, 30 sont reliées à l'entrée d'un régulateur, ces sorties étant isolées par un circuit 31 à diode connectée par exemple sur la branche de sortie du premier condensateur 3 et du deuxième condensateur 30. Plus particulièrement, les condensateurs 3, 30 sont reliés, via le circuit d'isolation 31, à l'entrée d'un transistor 32 de type MOS dont la sortie délivre la tension régulée souhaitée, par exemple égale à 3 volts. Dans une utilisation aéroportée, le deuxième transducteur 10 permet d'obtenir une tension dès le démarrage de l'avion car les poutres récupèrent l'énergie dès les premières vibrations. L'utilisation du transducteur thermique, à effet Seebeck, ne permet pas d'obtenir une tension au démarrage car la tension délivrée s'établit lentement durant la phase de décollage 201 comme le montre la figure 2c.The system furthermore comprises a second transducer 10. It is a mechanical transducer exploiting mechanical vibrations. As previously indicated, this type of transducer comprises beams transmitting the vibrations from which the electrical energy is produced. Such a transducer 10 can provide electrical power ranging from some nano watts (nW) to a few microwatts (μW). The output voltage of this converter is converted into DC voltage by a converter 2. The output of this converter charges a capacitor 30 serving as energy storage and prepolarization for the active diodes of the converter 2. This capacitor 30 having a smaller capacitance than the previous 3 because of the lower power that is involved. The outputs of the storage capacitors 3, 30 are connected to the input of a regulator, these outputs being isolated by a diode circuit 31 connected by example on the output branch of the first capacitor 3 and the second capacitor 30. More particularly, the capacitors 3, 30 are connected, via the isolation circuit 31, to the input of a MOS transistor 32 whose output delivers the desired regulated voltage, for example equal to 3 volts. In an airborne use, the second transducer 10 provides a voltage from the start of the aircraft because the beams recover energy from the first vibrations. The use of the Seebeck thermal transducer does not make it possible to obtain a starting voltage because the voltage delivered is slowly established during the take-off phase 201 as shown in FIG. Figure 2c .

Le montage du régulateur est classique, du type série. Il comporte donc le transistor 32 dont la grille est commandée par la sortie d'un dispositif à amplificateur opérationnel 33 qui assure la régulation. A cet effet, une entrée de l'amplificateur opérationnel 33 est reliée à la tension de sortie du transistor 32 et l'autre entrée est reliée à une tension de référence 35, correspondant à la tension régulée souhaitée. La tension ainsi obtenue permet par exemple d'alimenter un ou plusieurs capteurs 34 et éventuellement un système à microprocesseur comportant notamment une cellule de gestion de l'énergie 37. Cette cellule commande par exemple la référence de tension utilisée par le régulateur série au moyen des interfaces appropriées.The regulator assembly is conventional, of the series type. It therefore comprises transistor 32 whose gate is controlled by the output of an operational amplifier device 33 which provides regulation. For this purpose, an input of the operational amplifier 33 is connected to the output voltage of the transistor 32 and the other input is connected to a reference voltage 35 corresponding to the desired regulated voltage. The voltage thus obtained makes it possible, for example, to supply one or more sensors 34 and possibly a microprocessor system comprising in particular an energy management cell 37. This cell controls, for example, the voltage reference used by the series regulator by means of the appropriate interfaces.

Un circuit 36 fournit le courant de polarisation de l'amplificateur opérationnel et des diodes à faible déchet. Un circuit selon l'invention permet d'obtenir un courant de polarisation de l'ordre de quelques nano ampères (nA). On se fixera par la suite, à titre d'exemple un courant de polarisation de 10 nA.A circuit 36 provides the bias current of the operational amplifier and the low-waste diodes. A circuit according to the invention makes it possible to obtain a bias current of the order of a few nanoamperes (nA). A polarization current of 10 nA will subsequently be used as an example.

Les figures 4a à 4d présentent des montages selon l'art antérieur qui permettent d'obtenir un courant I = 10 nA.The Figures 4a to 4d present assemblies according to the prior art which make it possible to obtain a current I = 10 nA.

Dans le premier montage illustré par la figure 4a, une résistance R1 est connectée en série entre une tension d'alimentation Vdd et un transistor à effet de champs N1 dont le drain est connecté à la grille et la source au potentiel de masse. Les transistors à effet de champ seront appelés par la suite selon leur terminologie classique transistors MOS. Un deuxième transistor MOS N2 est connecté en grille commune avec le transistor N1, selon un montage du type miroir de courant. Les sources des deux transistors N1, N2 sont connectées au potentiel de masse.In the first montage illustrated by the figure 4a a resistor R1 is connected in series between a supply voltage Vdd and a field effect transistor N1 whose drain is connected to the gate and the source to the ground potential. Field effect transistors will be called by the following their conventional terminology MOS transistors. A second MOS transistor N2 is connected in common grid with the transistor N1, according to a current mirror type mounting. The sources of the two transistors N1, N2 are connected to the ground potential.

La résistance R1 est parcourue par un courant I, donné par la relation suivante : $$R1=\frac{\left(\mathit{Vdd}-\mathit{Vgs}\right)}{I}$$

en prenant une tension Vdd = 3,3 V et une tension Vgs = 0,8 V, Vgs étant la tension entre la grille et la source du transistor N1.The resistance R1 is traversed by a current I, given by the following relation: $$R1=\frac{\left(\mathit{Vdd}-\mathit{gs}\right)}{I}$$

taking a voltage Vdd = 3.3 V and a voltage Vgs = 0.8 V, Vgs being the voltage between the gate and the source of the transistor N1.

Pour obtenir I = 10 nA, il faut une valeur de résistance R1 égale à 250 MOhms. Une telle résistance ne peut être réalisée dans un circuit intégré, la surface nécessaire étant beaucoup trop grande. Par ailleurs, la valeur du courant I dépend fortement de la tension d'alimentation Vdd.To obtain I = 10 nA, a resistance value R1 equal to 250 MOhms is required. Such resistance can not be realized in an integrated circuit, the necessary surface being much too large. Moreover, the value of the current I strongly depends on the supply voltage Vdd.

Le deuxième montage illustré par la figure 4b, une résistance R2 est connectée entre les grilles des transistors N1 et N2 et le potentiel de masse, un troisième transistor MOS N3 étant relié entre la résistance R2 et la tension Vdd. La grille du transistor N3 est reliée en un point situé entre la résistance R1, toujours connectée au potentiel Vdd, et le drain du transistor N1. Dans ce montage, la résistance R1 est parcourue par un courant 1, donné par la relation suivante : $$R1=\frac{\left(\mathit{Vdd}-2\mathit{Vgs}\right)}{I}$$

The second montage illustrated by the figure 4b a resistor R2 is connected between the gates of the transistors N1 and N2 and the ground potential, a third MOS transistor N3 being connected between the resistor R2 and the voltage Vdd. The gate of the transistor N3 is connected at a point situated between the resistor R1, always connected to the potential Vdd, and the drain of the transistor N1. In this arrangement, the resistance R1 is traversed by a current 1, given by the following relation: $$R1=\frac{\left(\mathit{Vdd}-2\mathit{gs}\right)}{I}$$

Toujours pour un courant I = 10 nA, il faut une résistance R1 = 170 MOhms et une résistance R2 supérieure à 80 MOhms. Ces valeurs sont encore trop importantes car nécessitant toujours une surface de réalisation trop importante et la valeur du courant I dépend encore fortement de la tension d'alimentation Vdd.Always for a current I = 10 nA, a resistance R1 = 170 MOhms and a resistance R2 greater than 80 MOhms are required. These values are still too important because always requiring a too large surface area and the value of the current I still strongly depends on the supply voltage Vdd.

Dans le montage de la figure 4c, la résistance R1 est remplacée par trois transistors MOS P1, P2, P3 en parallèle du type à canal P, connectés en miroir de courant. Les autres transistors sont du type à canal N comme pour les autres montages 4a et 4b. Les sources des trois transistors à canal P sont connectées à la tension Vdd, leurs grilles étant connectées sur le drain du troisième transistor P3, lequel a sa grille reliée à son drain. Le drain du premier transistor P1 est connecté au drain du transistor N1, le drain du deuxième transistor P2 est connecté à la résistance R2 et le drain du troisième transistor P3 est connecté au drain d'un transistor N'1, la grille du transistor N'1 étant connectée au drain du transistor N1. Le courant I parcourant les transistors du miroir de courant est donné par la relation suivante : $$I=\frac{\mathit{Vgs}}{R2}$$

In the editing of the figure 4c , the resistor R1 is replaced by three MOS transistors P1, P2, P3 in parallel of the P-channel type, connected in current mirror. The other transistors are of the N channel type as for the other assemblies 4a and 4b. The sources of the three P-channel transistors are connected to the voltage Vdd, their gates being connected to the drain third transistor P3, which has its gate connected to its drain. The drain of the first transistor P1 is connected to the drain of the transistor N1, the drain of the second transistor P2 is connected to the resistor R2 and the drain of the third transistor P3 is connected to the drain of a transistor N'1, the gate of the transistor N 1 being connected to the drain of transistor N1. The current I flowing through the transistors of the current mirror is given by the following relation: $$I=\frac{\mathit{gs}}{R2}$$

Pour obtenir un courant I = 10 nA, il faut une résistance R2 = 80 MOhms, ce qui est toujours trop important en valeur. Néanmoins, la valeur du courant I est relativement indépendante de la tension d'alimentation Vdd.To obtain a current I = 10 nA, a resistance R2 = 80 MOhms is required, which is always too important in value. Nevertheless, the value of the current I is relatively independent of the supply voltage Vdd.

Dans le montage illustré par la figure 4d, un transistor N'2 à canal N est connecté en série avec la résistance R2.In the montage illustrated by the figure 4d , an N-channel transistor N 2 is connected in series with the resistor R 2.

Pour des transistors qui sont taillés pour fonctionner en faible inversion, on peut démontrer que la valeur de la tension V_R2 aux bornes de la résistance R2 peut être donnée par la relation suivante : $$V_{R2}=U_T\ln \left(\frac{S_{\mathit{Nʹ}2}{S}_{P1}}{S_{\mathit{N}1}{S}_{P2}}\right)$$

où S_N'2, S_P1, S_N1, S_P2 représentent respectivement les surfaces des transistors N'2, P1, N1 et P2, U_T représentant la tension thermique.For transistors which are cut to operate in low inversion, it can be shown that the value of the voltage V _R2 across the resistor R2 can be given by the following relation: $$V_{R2}=U_T\ln \left(\frac{S_{\mathit{NOT}2}{S}_{P1}}{S_{\mathit{NOT}1}{S}_{P2}}\right)$$

where S _N'2 , S _P1 , S _N1 , S _P2 respectively represent the surfaces of the transistors N'2, P1, N1 and P2, U _T representing the thermal voltage.

En considérant cette tension égale à 50 mV, pour obtenir un courant I=10 nA, il faut alors une résistance R2 ayant une valeur d'environ 5 MOhms. Le résultat obtenu est donc meilleur par rapport aux autres résultats, mais cette valeur est encore trop élevée pour être implantées dans des circuits intégrés.Considering this voltage equal to 50 mV, to obtain a current I = 10 nA, then a resistor R2 having a value of approximately 5 MOhms is required. The result obtained is therefore better than the other results, but this value is still too high to be implanted in integrated circuits.

La figure 5 présente le schéma de principe d'un exemple de circuit utilisé par l'invention n'utilisant pas de résistance, ce circuit pouvant notamment être utilisé comme circuit de polarisation 35, 36 dans la chaîne de récupération d'énergie illustré par la figure 3. Le montage comporte par exemple un miroir de courant 41, avec les mêmes transistors que ceux des figures 4c et 4d. Dans ce montage, c'est le transistor P1 qui a sa grille reliée à son drain. Le drain du premier transistor P1 est relié au drain d'un transistor N1 canal N. Le drain du deuxième transistor P2 est relié au drain d'un transistor N2 canal N en grille commune avec le transistor N1, le drain et la grille du transistor N2 étant reliés. Le drain du troisième transistor P3 est relié au drain d'un transistor N4 canal N.The figure 5 presents the block diagram of an exemplary circuit used by the invention not using a resistor, this circuit being able to be used in particular as a bias circuit 35, 36 in the recovery chain of energy illustrated by the figure 3 . The assembly comprises, for example, a current mirror 41, with the same transistors as those of Figures 4c and 4d . In this arrangement, it is the transistor P1 which has its gate connected to its drain. The drain of the first transistor P1 is connected to the drain of a transistor N1 channel N. The drain of the second transistor P2 is connected to the drain of a transistor N2 channel N in common grid with the transistor N1, the drain and the gate of the transistor N2 being connected. The drain of the third transistor P3 is connected to the drain of an N4 channel N transistor.

La source du transistor N1, relié par ailleurs au premier transistor P1 du miroir de courant, est reliée au drain d'un transistor N3R dont la grille est reliée à la grille du transistor N4 relié par ailleurs au troisième transistor P3. La grille et le drain du transistor N4 sont reliés, les transistors N3R et N4 étant câblés en miroir de courant.The source of the transistor N1, also connected to the first transistor P1 of the current mirror, is connected to the drain of a transistor N3R whose gate is connected to the gate of the transistor N4 also connected to the third transistor P3. The gate and the drain of the transistor N4 are connected, the transistors N3R and N4 being wired in current mirror.

Les sources des transistors N2, N3R, N4 sont reliées au potentiel de masse 50. Le transistor N3R fonctionne comme une résistance.The sources of the transistors N2, N3R, N4 are connected to the ground potential 50. The transistor N3R functions as a resistor.

Les transistors N1 et N2 sont polarisés pour fonctionner en zone de faible inversion et se comportent comme des transistors bipolaires. Le transistor N3R est polarisé pour fonctionner dans une zone de forte inversion et pour fonctionner ainsi dans la zone linéaire, avec une tension de drain très faible. Conformément à la relation (4), la tension V_SN1 aux bornes du transistor N3R est donnée par la relation suivante : $$V_{N3R}=U_T\ln \left(\frac{S_{\mathit{N}2}{S}_{P1}}{S_{\mathit{N}1}{S}_{P2}}\right)$$

où S_N2, S_P1, S_N1, S_P2 représentent respectivement les surfaces des transistors N2, P1, N1 et P2, U_T représentant la tension thermique.Transistors N1 and N2 are biased to operate in low inversion region and behave as bipolar transistors. The transistor N3R is biased to operate in a zone of strong inversion and thus to operate in the linear zone, with a very low drain voltage. According to relation (4), the voltage V _SN1 across the terminals of the transistor N3R is given by the following relation: $$V_{\mathrm{NOT}3R}=U_T\ln \left(\frac{S_{\mathit{NOT}2}{S}_{P1}}{S_{\mathit{NOT}1}{S}_{P2}}\right)$$

where S _N2 , S _P1 , S _N1 , S _P2 respectively represent the surfaces of the transistors N2, P1, N1 and P2, U _T representing the thermal voltage.

On obtient ainsi un régulateur de type « band gap » classique, avec le transistor MOS N3R fonctionnant en résistance, ce régulateur fournissant une tension constante en température et indépendante de la tension d'alimentation, cette tension faisant office de tension de référence V_Ref en sortie. Cette tension est disponible en un point A au niveau du drain du transistor N4 relié à la grille de ce dernier et à la grille du transistor N3R.Thus, a conventional "band gap" type regulator is obtained with the MOS transistor N3R operating as a resistor, this regulator providing a constant temperature voltage and independent of the supply voltage, this voltage acting as a reference voltage V _Ref. exit. This voltage is available at a point A at the drain of the transistor N4 connected to the gate of the latter and to the gate of the transistor N3R.

Le courant I parcourant le transistor N3R ainsi que les autres branches du miroir de courant est égal à $\frac{V_{N3R}}{R_{\mathit{eq}}}$

où R _eq est la résistante équivalente du transistor N3R : $$I=\frac{U_T}{R_{\mathit{eq}}}\ln \left(\frac{S_{\mathit{N}2}{S}_{P1}}{S_{\mathit{N}1}{S}_{P2}}\right)$$

The current I flowing through the transistor N3R as well as the other branches of the current mirror is equal to $\frac{V_{\mathrm{NOT}3R}}{R_{\mathit{eq}}}$

where R _{e q} is the equivalent resistor of transistor N3R: $$I=\frac{U_T}{R_{\mathit{eq}}}\ln \left(\frac{S_{\mathit{NOT}2}{S}_{P1}}{S_{\mathit{NOT}1}{S}_{P2}}\right)$$

Le schéma de la figure 5 montre que l'on obtient un circuit du type PTAT, selon l'expression anglo-saxonne « Proportional to absolute temperature » puisque selon la relation (6), le courant est directement proportionnel à la température absolue : $$I=\alpha \mathrm{.}T$$

The scheme of the figure 5 shows that one obtains a circuit of the PTAT type, according to the Anglo-Saxon expression "Proportional to absolute temperature" since according to the relation (6), the current is directly proportional to the absolute temperature: $$I=\alpha \mathrm{.}T$$

En effet, dans la relation (6), tous les paramètres sont constants sauf la tension thermique qui dépend directement de la température absolue.Indeed, in the relation (6), all the parameters are constant except the thermal tension which depends directly on the absolute temperature.

La figure 6 rappelle par une vue en coupe la structure classique d'un transistor MOS, dans cet exemple à canal N, en technologie dite « bulk ». Les zones dopées 61, 62 formant la source et le drain sont directement implantées dans une masse de silicium 63 formant un substrat. Des interfaces métalliques 611, 621 au contact des zones dopées 61, 62 permettent des connexions électriques avec l'extérieur. La grille 64 disposée le long du canal situé entre les zones dopées 61, 62 est isolées par une couche en oxyde de silicium (SiO₂).The figure 6 recalls in a sectional view the conventional structure of a MOS transistor, in this example N-channel, technology called "bulk". The doped areas 61, 62 forming the source and the drain are directly implanted in a mass of silicon 63 forming a substrate. Metal interfaces 611, 621 in contact with the doped zones 61, 62 allow electrical connections with the outside. The gate 64 disposed along the channel located between the doped zones 61, 62 is isolated by a layer of silicon oxide (SiO ₂ ).

La longueur L du canal est la distance entre les deux zones de diffusion 61, 62 formant la source et le drain. La largeur W du canal est la dimension perpendiculaire dans le plan du substrat. Dans une structure classique d'un transistor MOS, la longueur est faible et le rapport L/W est faible, typiquement inférieur à 1 comme illustré par la figure 6. Selon l'invention, pour obtenir la résistance équivalente souhaitée R_eq, le transistor N3R du montage de la figure 5 a un canal de très grande longueur par rapport à la largeur, le rapport L/W étant non seulement supérieur mais très élevé, de l'ordre de plusieurs centaines par exemple, supérieur à 500 par exemple. Il en est de même pour le transistor N4. Le schéma de la figure 5 présente donc un régulateur de type «PTAT et band gap » selon une structure classique mais selon l'invention, la résistance est produite par un transistor MOS fonctionnant dans sa zone linéaire, ce transistor ayant un canal ultra long. Les essais effectués par le Déposant ont montré que cette structure de transistor, à canal très étroit, pouvant atteindre 0,6 µm et ultra long, permet d'obtenir une valeur de courant quasi constant en fonction de la variation de tension d'alimentation Vdd. En d'autres termes, le rapport ΔI/ΔVdd est très faible, ΔI étant la variation de courant généré et ΔVdd la variation de la tension d'alimentation. En pratique, ce rapport peut être de l'ordre de 1 à 2%. Ce résultat est très remarquable et très important pour l'élaboration de générateurs de très faibles courants, associé à une variation quasi constante en fonction de la température de ce même courant.The length L of the channel is the distance between the two diffusion zones 61, 62 forming the source and the drain. The width W of the channel is the perpendicular dimension in the plane of the substrate. In a conventional structure of a MOS transistor, the length is small and the L / W ratio is small, typically less than 1 as illustrated by FIG. figure 6 . According to the invention, to obtain the desired equivalent resistance R _eq , the transistor N3R of the assembly of the figure 5 has a very long channel with respect to the width, the ratio L / W being not only higher but very high, of the order of several hundred for example, greater than 500 for example. It is the same for the transistor N4. The scheme of the figure 5 Thus, a "PTAT and band gap" type regulator according to a conventional structure, but according to the invention, the resistor is produced by a MOS transistor operating in its linear zone, this transistor having an ultra-high frequency channel. long. The tests carried out by the Applicant have shown that this very narrow channel transistor structure, up to 0.6 μm and ultra long, makes it possible to obtain a quasi-constant current value as a function of the supply voltage variation Vdd. . In other words, the ratio ΔI / ΔVdd is very small, ΔI being the variation of current generated and ΔVdd the variation of the supply voltage. In practice, this ratio can be of the order of 1 to 2%. This result is very remarkable and very important for the development of generators of very low currents, associated with an almost constant variation as a function of the temperature of this same current.

Ainsi, cette structure à canal ultra long permet d'obtenir, dans les transistors N3R et N4, un courant quasi stable en température et très faible, quasi stable en fonction des variations de la tension d'alimentation, ainsi qu'une tension grille-source faible stable en température. Dans le montage de la figure 5, cette tension est égale à la tension V_ref aux bornes drain-source du transistor N4. Cette tension de référence peut être avantageusement utilisée comme pas de tension pour la réalisation de régulation de tension comme le montrera la suite de la description.Thus, this ultra-long channel structure makes it possible to obtain, in the transistors N3R and N4, a quasi-stable current in temperature and very low, which is almost stable as a function of the variations of the supply voltage, as well as a grid voltage. low source stable in temperature. In the editing of the figure 5 this voltage is equal to the voltage V _ref at the drain-source terminals of the transistor N4. This reference voltage can be advantageously used as no voltage for the voltage regulation realization as will be shown in the following description.

La structure d'un tel transistor, à canal ultra long, est illustrée par les figures suivantes.

• La figure 7 illustre un mode de réalisation de transistors MOS utilisés dans un dispositif selon l'invention. La figure 7 présente, par une vue topographique, une structure de circuit intégré à plusieurs transistors MOS, à canal N dans cet exemple, ces transistors MOS ayant un canal ultra long. Pour chaque transistor est représenté la source 71, le canal 72 et le drain 73. La figure montre que les canaux des transistors sont ultra longs. Chaque transistor est intégré dans un caisson 74 dopé N⁺ implanté sur un substrat 75 dopé P- conformément à une structure de type bulk par exemple.
• Les figures 8a et 8b illustrent plus précisément un des transistors MOS de la vue de la figure 7, la figure 8a présentant une vue de dessus et la figure 8b présentant une vue en coupe selon AA où l'on retrouve une structure de type bulk, d'autres types de structures étant possibles. La figure 8a montre une extrémité de deux transistors MOS avec les sources 71 représentées, le canal 72 se prolongeant dans la direction D vers les drains non représentés.

The structure of such an ultra-long-channel transistor is illustrated by the following figures.

• The figure 7 illustrates an embodiment of MOS transistors used in a device according to the invention. The figure 7 present, by a topographic view, an integrated circuit structure to several N-channel MOS transistors in this example, these MOS transistors having an ultra long channel. For each transistor is represented the source 71, the channel 72 and the drain 73. The figure shows that the channels of the transistors are ultra long. Each transistor is integrated in an N ⁺ doped box 74 implanted on a P-doped substrate 75 in accordance with a bulk-type structure for example.
• The Figures 8a and 8b illustrate more precisely one of the MOS transistors from the view of the figure 7 , the figure 8a with a view from above and the figure 8b having a sectional view along AA where there is a bulk type structure, other types of structures being possible. The figure 8a shows an end of two MOS transistors with the sources 71 shown, the channel 72 extending in the direction D to the drains not shown.

Les transistors sont diffusés et isolés dans un caisson 74, un mur 81 dopé P⁺ assure un isolement entre les transistors.The transistors are scattered and isolated in a box 74, a P ⁺ doped wall 81 ensures isolation between the transistors.

Ces figures 8a et 8b illustrent par exemple la réalisation des transistors N3R et N4 du montage de la figure 5, implantés par exemple avec d'autres transistors de mêmes structure ou de structure différente sur le même substrat de masse 75.These Figures 8a and 8b illustrate for example the production of transistors N3R and N4 of the assembly of the figure 5 , implanted for example with other transistors of the same structure or of different structure on the same ground substrate 75.

La figure 9 présente un exemple de réalisation d'un régulateur selon l'invention utilisant un montage du type de celui de la figure 5 avec des transistors MOS N3R et N4 ultra longs réalisés par exemple selon les figures 8a et 8b. Dans l'exemple de la figure 9, le circuit effectue une régulation à deux niveaux de tensions 901, 902. Le pas de tension est par exemple 0,8 V, on obtient ainsi 0,8 V ou 1,6 V.The figure 9 presents an exemplary embodiment of a regulator according to the invention using a mounting of the type of that of the figure 5 with ultra-long N3R and N4 MOS transistors made for example according to the Figures 8a and 8b . In the example of the figure 9 the circuit regulates at two voltage levels 901, 902. The voltage step is, for example, 0.8 V, thereby obtaining 0.8 V or 1.6 V.

Le circuit reprend une partie 90 correspondant au schéma de la figure 5. Cette partie 90 est reliée en entrée à un condensateur 91 correspondant par exemple à un dispositif de stockage d'énergie 3. En sortie du condensateur la régulation de tension est assurée par un transistor MOS canal P, référencé P5, la tension régulée étant délivrée en sortie chargée par exemple par une résistance 92. La source de ce transistor P5 est reliée au condensateur 91 et aux sources des transistors P1, P2, P3 du miroir de courant. Le point A, au niveau du drain du transistor N4 est relié à l'entrée négative d'un amplificateur opérationnel 93 dont la sortie est reliée à la grille du transistor de sortie P5. Comme décrit relativement à la figure 5, le point A présente la tension de référence. Dans l'exemple de la figure 9, cette tension est égale à 0,8 V. Cette tension de référence est donc présente à l'entrée négative de l'amplificateur opérationnel 93.The circuit resumes a part 90 corresponding to the diagram of the figure 5 . This part 90 is connected in input to a capacitor 91 corresponding for example to a device for storing energy 3. At the output of the capacitor the voltage regulation is provided by a P-channel MOS transistor, referenced P5, the regulated voltage being delivered in output loaded for example by a resistor 92. The source of this transistor P5 is connected to the capacitor 91 and the sources of the transistors P1, P2, P3 of the current mirror. The point A at the drain of the transistor N4 is connected to the negative input of an operational amplifier 93 whose output is connected to the gate of the output transistor P5. As described in relation to the figure 5 , point A presents the reference voltage. In the example of the figure 9 this voltage is equal to 0.8 V. This reference voltage is therefore present at the negative input of the operational amplifier 93.

Un quatrième transistor P4, à canal P, est connecté en miroir de courant avec les transistors P1, P2, P3. Un troisième transistor N5, à canal N, est connecté en miroir de courant avec les transistors N1, N2. Un couple de transistors MOS N10, P10 est connecté entre le drain du transistor P4 et le drain du transistor N5. Plus particulièrement, le drain du transistor N10 est connecté au drain du transistor P4 et sa source est connectée au drain du transistor N5.A fourth P-channel transistor P4 is connected in current mirror with the transistors P1, P2, P3. A third N5 transistor, N channel, is connected in current mirror with the transistors N1, N2. A pair of MOS transistors N10, P10 is connected between the drain of transistor P4 and the drain of transistor N5. More particularly, the drain of the transistor N10 is connected to the drain of the transistor P4 and its source is connected to the drain of the transistor N5.

Le transistor P10 est connecté au transistor N10, sa source et son drain étant respectivement connectés au drain et à la source du transistor N10. La grille et le drain du transistor N10 sont reliés ensemble à la source du transistor P10 elle-même reliée au drain du transistor P5 fournissant la tension de sortie Vs régulée. La source du transistor N10 et le drain du transistor P10 étant reliés ensemble à l'entrée positive de l'amplificateur opérationnel.The transistor P10 is connected to the transistor N10, its source and its drain being respectively connected to the drain and to the source of the transistor N10. The gate and the drain of the transistor N10 are connected together to the source of the transistor P10 itself connected to the drain of the transistor P5 supplying the regulated output voltage Vs. The source of transistor N10 and the drain of transistor P10 are connected together to the positive input of the operational amplifier.

Par effet miroir, les deux transistors P4 et N5 véhiculent le même courant 2I. Etant donné que le transistor N10 est connecté entre ces deux transistors, il véhicule ce même courant 2I entre son drain et sa source dans sa branche qui le relie au transistor N5. Le courant sur les autres branches est alors nul. Ces autres branches, notamment la branche 98 reliant le transistor N10 au transistor P5, présentent alors avantageusement une haute impédance équivalente. Il en résulte que le potentiel V_ref, par exemple 0,8 volts, aux bornes du transistor N4 est reporté aux bornes du transistor N10, lorsque ce dernier est commandé en conduction.By mirror effect, the two transistors P4 and N5 convey the same current 2I. Since the transistor N10 is connected between these two transistors, it conveys the same current 2I between its drain and its source in its branch which connects it to the transistor N5. The current on the other branches is then zero. These other branches, in particular the branch 98 connecting the transistor N10 to the transistor P5, then advantageously have a high equivalent impedance. It follows that the potential V _ref , for example 0.8 volts, across the transistor N4 is carried across the terminals of the transistor N10, when the latter is controlled conduction.

La conduction du transistor P10 est commandée par un signal de commande appliqué sur sa grille et courcircuite le transistor N10 en fournissant les pas de tension. Dans le cas d'une application du type de la figure 3, ce signal est par exemple fourni par la cellule de gestion de l'énergie 37 soit par logiciel 37, soit par un circuit matériel par connexion directe des commandes à la tension vdd ou à la masse électrique.The conduction of the transistor P10 is controlled by a control signal applied to its gate and circcircuit the transistor N10 by providing the voltage steps. In the case of an application of the type of the figure 3 this signal is for example provided by the energy management cell 37 either by software 37 or by a hardware circuit by direct connection of the controls to the voltage vdd or to the electrical earth.

Lorsque le transistor N10 est commandé à l'état bloqué, la tension de sortie est égale à 0,8 V qui est la tension aux bornes du transistor N4. Lorsque le transistor N10 est commandé à l'état passant, la tension de 0,8 V présente aux bornes du transistor N10 s'ajoute, comme décrit précédemment, et permet d'obtenir une tension de 1,6 V en sortie Vs.When the transistor N10 is controlled in the off state, the output voltage is equal to 0.8 V which is the voltage across the transistor N4. When the transistor N10 is controlled in the on state, the voltage of 0.8 V present at the terminals of the transistor N10 is added, as previously described, and makes it possible to obtain a voltage of 1.6 V at the output Vs.

Comme les transistors N3R et N4, le transistor N10 est un transistor MOS à canal ultra long. Le transistor N10 est identique aux transistors N3R et N4 afin d'assurer une stabilité parfaite en température.Like transistors N3R and N4, transistor N10 is an ultra long channel MOS transistor. Transistor N10 is identical to transistors N3R and N4 to ensure perfect temperature stability.

La figure 9 illustre par une vue schématique (« lay-out ») située en regard des transistors du schéma électrique un mode de réalisation possible, plus particulièrement un mode d'agencement des transistors à l'intérieur du caisson. Les transistors sont représentés par leurs longs canaux à l'intérieur du caisson 74. Avantageusement, les transistors N3R, N4 et N10 sont inter digités afin d'être le mieux appariés possibles, et de présenter ainsi les caractéristiques électriques les plus proches possibles.The figure 9 illustrated by a schematic view ("lay-out") located opposite the transistors of the electrical diagram a possible embodiment, more particularly a mode of arrangement of the transistors inside the box. The transistors are represented by their long channels inside the casing 74. Advantageously, the transistors N3R, N4 and N10 are interleaved in order to be the best paired possible, and thus to present the electrical characteristics as close as possible.

Des transistors fantômes 99 encore appelés « dummy » sont par exemple intercalés à l'intérieur du caisson. Ces transistors fictifs ont leurs terminaux court-circuités.Phantom transistors 99 also called "dummy" are for example intercalated inside the box. These fictitious transistors have their terminals short-circuited.

Les transistors N10 et P10 peuvent être combinés en un seul transistor.Transistors N10 and P10 can be combined into a single transistor.

La figure 10 présente un exemple de réalisation d'un régulateur selon l'invention à quatre niveaux de tension 102 avec quatre pas de 0,8 V, une autre tension de référence étant bien sûr possible. A cet effet le couple de transistors N10, P10 de la figure 9 est remplacé par un montage 101 à trois couples de transistors (N10, P10), (N11, P11), (N12, P12) en série. Le montage 101 est toujours connecté entre les transistors P4 et N5. Les couples de transistors sont connectés entre eux de la même façon que le couple (N10, P10) dans le montage de la figure 9. Chaque couple est commandé par un signal de commande. _Comme dans le cas du montage de la figure 9, selon qu'il est passant ou non, un des trois transistors N10, N11, N12 présente ou non une tension de 0,8 V à ses borne, ajoutant ainsi ou non un pas de tension de 0,8 V en sortie Vs.The figure 10 shows an exemplary embodiment of a regulator according to the invention at four voltage levels 102 with four 0.8 V steps, another reference voltage being of course possible. For this purpose, the pair of transistors N10, P10 of the figure 9 is replaced by an assembly 101 with three pairs of transistors (N10, P10), (N11, P11), (N12, P12) in series. The assembly 101 is always connected between the transistors P4 and N5. The pairs of transistors are connected to each other in the same way as the pair (N10, P10) in the mounting of the figure 9 . Each pair is controlled by a control signal. _As in the case of mounting the figure 9 , depending on whether it is on or not, one of the three transistors N10, N11, N12 has or not a voltage of 0.8 V at its terminals, thus adding or not a voltage step of 0.8 V output Vs.

L'exemple de la figure 10 présente trois couples de transistors en série entre le transistor P4 et le transistor N5. Il est bien sûr possible d'en prévoir un nombre K différent.The example of figure 10 has three pairs of transistors in series between the transistor P4 and the transistor N5. It is of course possible to provide a different number K.

A titre d'exemple, les dimensions d'un transistor à canal ultra long peuvent être de 0,6 µm pour la largeur W et de 320 µm pour la longueur L. Le rapport L/W d'un canal ultra long est au moins de l'ordre de quelques dizaines et peut atteindre plusieurs centaine, voire atteindre la valeur 1000 et au-delà.For example, the dimensions of an ultra long channel transistor may be 0.6 μm for the width W and 320 μm for the length L. The ratio L / W of an ultra long channel is at least of the order of a few tens and can reach several hundred or even reach the value 1000 and beyond.

La figure 11 illustre un cas d'utilisation d'un régulateur selon la figure 10 dans le cas où la source d'énergie est un transducteur thermique 1 à effet Seebeck.The figure 11 illustrates a case of using a regulator according to the figure 10 in the case where the energy source is a Seebeck effect thermal transducer 1.

Une première courbe 272 illustre l'allure de la tension produite par le transducteur tout au long des phases de vol d'un avion, décollage, vol de croisière et atterrissage, comme défini relativement à la figure 2c. La courbe 111 représente la tension récupérée après la conversion de tension continue à tension continue. La courbe 112 représente la tension régulée en sortie du transistor P5 en utilisant le suivi par pas de tension par commande logicielle. La courbe 113 représente la tension en sortie en utilisant un seul pas de tension par commande matérielle.A first curve 272 illustrates the pace of the voltage produced by the transducer throughout the phases of flight of an aircraft, take-off, cruise flight and landing, as defined with respect to the Figure 2c . Curve 111 represents the voltage recovered after DC voltage to DC voltage conversion. Curve 112 represents the regulated voltage at the output of transistor P5 using the software-controlled voltage step tracking. Curve 113 represents the output voltage using a single voltage step by hardware control.

L'invention a été décrite dans le cadre d'une application avionique. Elle peut s'appliquer dans beaucoup d'autres domaines.The invention has been described in the context of an avionics application. It can apply in many other areas.

Elle peut notamment s'appliquer avantageusement dans des dispositifs du domaine spatial.It can notably be applied advantageously in space domain devices.

Claims (9)

Générateur de courant (I) utilisant des transistors à effet de champ, caractérisé en ce qu'il comporte au moins : - un premier ensemble (41) de Q transistors (P1, P2, P3) connectés en miroir de courant, aptes à être reliés à une tension d'alimentation (Vdd) ; - un deuxième ensemble de Q-1 transistors (N1, N2) connectés en miroir de courant, dont les canaux ont une polarité inverse de celle des transistors du premier ensemble, chaque transistor (N1, N2) étant connecté en série à un transistor du premier ensemble (41) ; - un premier transistor (N1) du deuxième ensemble étant connecté en série avec un transistor dit N3R, ayant un canal de même polarité, connecté en miroir de courant avec un transistor dit N4, ce transistor N4 étant connecté en série avec un dernier transistor (P3) du premier ensemble (41) ;
le transistor N3R étant apte à fonctionner dans sa zone linéaire, la valeur du courant généré (I) étant fonction de la résistance équivalente (R_eq) de ce transistor, les transistors N3R et N4 ayant un canal (72) ultra long, de sorte que le rapport L/W est au moins supérieur à plusieurs centaines, L étant la longueur du canal et W sa largeur, les valeurs de W et de L/W étant déterminées pour obtenir une valeur de courant stable en fonction de la variation de la tension d'alimentation. Current generator (I) using field effect transistors, characterized in that it comprises at least: - a first set (41) of Q transistors (P1, P2, P3) connected in current mirror, connectable to a supply voltage (Vdd); a second set of Q-1 transistors (N1, N2) connected in current mirror, the channels of which have a polarity opposite to that of the transistors of the first set, each transistor (N1, N2) being connected in series with a transistor of first set (41); a first transistor (N1) of the second set being connected in series with a so-called N3R transistor, having a channel of the same polarity, connected in current mirror with a so-called N4 transistor, this transistor N4 being connected in series with a last transistor ( P3) of the first set (41);
the transistor N3R being able to operate in its linear zone, the value of the generated current (I) being a function of the equivalent resistance (R _eq ) of this transistor, the transistors N3R and N4 having an ultra long channel (72), so that the ratio L / W is at least greater than several hundreds, L being the length of the channel and W its width, the values of W and L / W being determined to obtain a stable current value as a function of the variation of the supply voltage. Générateur de courant selon la revendication 1, caractérisé en ce que le rapport L/W est au moins supérieur à 500.Current generator according to claim 1, characterized in that the L / W ratio is at least greater than 500. Générateur selon l'une quelconque des revendications précédentes, caractérisé en ce que la largeur W est de l'ordre de 0,6 µmGenerator according to any one of the preceding claims, characterized in that the width W is of the order of 0.6 μm Générateur de courant selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il est apte à être utilisé comme référence de tension (V_Ref), ladite référence étant fournie au niveau de grilles (A) des transistors N3R et N4.Current generator according to any one of the preceding claims, characterized in that it is suitable for use as a voltage reference (V _Ref ), said reference being provided at gate level (A) of transistors N3R and N4. Générateur de courant selon l'une quelconque des revendications précédentes, caractérisé en ce que les transistors (P1, P2, P3) du premier ensemble (41) sont à canal P.Current generator according to one of the preceding claims, characterized in that the transistors (P1, P2, P3) of the first set (41) are P-channel. Régulateur de tension, entre une tension d'entrée (91) et une tension de sortie (Vs), utilisant des transistors à effet de champ, caractérisé en ce qu'il comporte au moins : - un générateur de courant (90) selon les revendications 4 et 5 ; - un transistor de sortie à effet de champ (P5) à canal P relié à sa source à la tension d'entrée dudit régulateur et délivrant sur son drain la tension de sortie ; - un amplificateur opérationnel (93) relié sur son entrée négative à la tension de référence dudit générateur ; - un transistor dit P4, à canal P, connecté en miroir de courant avec les transistors du premier ensemble (41) dudit générateur ; - un transistor dit N5, à canal N, connecté en miroir de courant avec les transistors du deuxième ensemble dudit générateur ; - un couple de transistors (N10, P10) connecté entre le transistor P4 et le transistor N5, le couple comportant un premier transistor (N10) à canal N et un deuxième transistor (P10) à canal P, la grille et le drain du premier transistor (N10) étant reliés ensemble à la source du deuxième transistor (P10) reliée au drain du transistor P4 et au drain du transistor de sortie (P5) la source du premier transistor (N10) et le drain du deuxième transistor (P10) étant reliés ensemble à l'entrée positive de l'amplificateur opérationnel (93) et au drain du transistor N5, le canal du premier transistor (N10) étant très long, de sorte que le rapport L/W est très grand, L étant la longueur du canal et W sa largeur ;
le pas de tension (V_ref) présent aux bornes du transistor N4 étant reproduit aux bornes du transistor N10 lorsque ce dernier est commandé à l'état passant, la tension de sortie s'incrémentant selon un pas de tension fonction de la commande du transistor N10. Voltage regulator, between an input voltage (91) and an output voltage (Vs), using field effect transistors, characterized in that it comprises at least: - a current generator (90) according to claims 4 and 5; a P-channel field effect output transistor (P5) connected at its source to the input voltage of said regulator and delivering the output voltage on its drain; an operational amplifier (93) connected on its negative input to the reference voltage of said generator; a so-called P-channel transistor P4 connected in current mirror with the transistors of the first set (41) of said generator; a N-channel transistor, N-channel, connected in current mirror with the transistors of the second set of said generator; a pair of transistors (N10, P10) connected between the transistor P4 and the transistor N5, the pair comprising a first N-channel transistor (N10) and a second P-channel transistor (P10), the gate and the drain of the first transistor (N10) being connected together to the source of the second transistor (P10) connected to the drain of the transistor P4 and to the drain of the output transistor (P5) the source of the first transistor (N10) and the drain of the second transistor (P10) being connected together to the positive input of the operational amplifier (93) and the drain of the transistor N5, the channel of the first transistor (N10) being very long, so that the L / W ratio is very large, L being the length the channel and W its width;
the voltage step (V _ref ) present at the terminals of the transistor N4 being reproduced at the terminals of the transistor N10 when the latter is controlled in the on state, the output voltage being incremented according to a voltage step which is a function of the control of the transistor N10. Régulateur selon la revendication 6, caractérisé en ce qu'il comporte un nombre K de couples de transistors ((N10, P10), (N11, P11), (N12, P12)) connectés en série entre le transistor P4 et le transistor N5, chaque premier transistor (N10, N11, N12) d'un couple présentant à ces bornes ledit pas de tension (V_ref) lorsqu'il est commandé à l'état passant, le régulateur comportant des moyens de commande des couples de transistors, la tension de sortie étant fonction d'un nombre donné de pas de tension (V_ref) selon la combinaison des états de commande appliquées aux couples de transistor.Regulator according to Claim 6, characterized in that it comprises a number K of pairs of transistors ((N10, P10), (N11, P11), (N12, P12)) connected in series between the transistor P4 and the transistor N5, each first transistor (N10, N11, N12) of a pair having at these terminals said voltage step (V _ref ) when it is controlled in the on state, the regulator comprising means for controlling the pairs of transistors, the output voltage being a function of a given number of voltage steps (V _ref ) according to the combination of the control states applied to the transistor couples. Régulateur selon la revendication 7, caractérisé en ce que les premiers transistors (N10, N11, N12) sont insérés dans le bloc de transistors (71, 72, 73, 74) à canal ultra longs.Regulator according to claim 7, characterized in that the first transistors (N10, N11, N12) are inserted in the block of ultra long channel transistors (71, 72, 73, 74). Régulateur selon la revendication 8, caractérisé en ce que les premiers transistors (N10, N11, N12) sont disposés de façon symétrique par rapport au transistor N4, lesdits premiers transistors (N10, N11, N12) ayant la même structure que le transistor N4.Regulator according to claim 8, characterized in that the first transistors (N10, N11, N12) are arranged symmetrically with respect to the transistor N4, said first transistors (N10, N11, N12) having the same structure as the transistor N4.

Images