EP2064868A1 - Capteur d'image lineaire cmos a fonctionnement de type transfert de charges - Google Patents

Capteur d'image lineaire cmos a fonctionnement de type transfert de charges

Info

Publication number
EP2064868A1
EP2064868A1 EP07788469A EP07788469A EP2064868A1 EP 2064868 A1 EP2064868 A1 EP 2064868A1 EP 07788469 A EP07788469 A EP 07788469A EP 07788469 A EP07788469 A EP 07788469A EP 2064868 A1 EP2064868 A1 EP 2064868A1
Authority
EP
European Patent Office
Prior art keywords
pixel
photodiode
charge
voltage
charges
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP07788469A
Other languages
German (de)
English (en)
Inventor
Pierre Fereyre
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teledyne e2v Semiconductors SAS
Original Assignee
e2v Semiconductors SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by e2v Semiconductors SAS filed Critical e2v Semiconductors SAS
Publication of EP2064868A1 publication Critical patent/EP2064868A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/768—Addressed sensors, e.g. MOS or CMOS sensors for time delay and integration [TDI]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Definitions

  • the invention relates to linear image sensors with scrolling and signal integration (or TDI sensors, in English: “Time Delay Integration Linear Sensors”), in which an image of a line of points of a scene observed is reconstructed by adding successive images taken by several photosensitive lines successively observing the same line of the scene as the scene scrolls past the sensor.
  • TDI sensors in English: “Time Delay Integration Linear Sensors”
  • These sensors are used for example in scanners. They comprise a bar of several parallel lines of photosensitive pixels; the sequencing of the control circuits of the different lines (control of exposure time and then reading of the photogenerated charges) is synchronized with respect to the relative scrolling of the scene and the sensor, so that all the lines of the sensor see a single line of the observed scene. The signals generated by each line are then added point by point for each point of the observed line. The signal-to-noise ratio is improved in the ratio of the square root of the number N of lines of the sensor. This number N can be, for example, 16 or 32 for industrial control applications or earth observation applications from space, or even from 60 to 100 lines for medical applications (dental, mammography, etc.). .).
  • CCDs charge-coupled image sensors
  • the addition of point-to-point signals was accomplished simply by emptying in a line of pixels the charges generated and accumulated in the previous pixel line, in synchronism with the displacement. relative of the scene and the sensor.
  • the last row of pixels, having accumulated N times the charges generated by the line observed, could then be transferred to an output register and converted, during a reading phase, into voltage or electric current.
  • CMOS sensors active pixel sensors with transistors
  • CMOS complementary-metal-oxide-semiconductor
  • the active pixels of image sensors in CMOS technology most often comprise two isolated locations from one another, in which the photogenerated charges can be momentarily stored; these locations are on the one hand the photodiode in which charges are generated under the effect of light, and on the other hand an intermediate storage node which receives the charges of the photodiode at the end of an integration period charge and which is then used to produce an output voltage of the pixel; the output voltage of the pixel is related to the amount of charge present on the storage node.
  • This decomposition of the pixel into two different charge storage locations is normally related to the need to read line by line the signals of the different pixels of a matrix of N lines, this reading being generally made from the storage nodes during a period of time. new integration of charges in the photodiodes.
  • This type of structure is used here in a very different way, in a context of TDI sensors where one will not read line by line but only a reading of the sum of N lines having observed the same image line.
  • a method of image capture, with scrolling and signal integration is therefore proposed for synchronously reading the same image line successively by N lines of P photosensitive pixels and the summation.
  • pixel to pixel signals from the reading of the different lines during successive integration periods, in correspondence with the scrolling of the linear image in front of the N rows of pixels, a pixel being constituted by a circuit MOS transistor comprising at minus a photodiode, a charge storage node, and a charge-voltage conversion circuit for applying to a pixel output a voltage representing the amount of charges stored in the storage node, characterized in that, at the beginning of a photogenerated charge integration time, the output voltage of a pixel of a preceding line is applied to the photodiode of the pixel of an intermediate line of rank i, the photodiode is isolated, and charges are integrated therein. light, and finally, at the end of the integration time, the charges of the photodiode are transferred into the storage node.
  • the charge discharged into the storage node will be practically the sum of the charges purely due to the illumination of the photodiode and of an initial charge which has been formed from the charge stored in the storage node of the pixel of the previous line; this last charge is itself an accumulation of photogenerated charges and an initial charge from a still previous line, and so on.
  • the charge discharged into the storage node of a pixel of the last line will be equivalent to an accumulation of photogenerated charges in the N lines which observed the same image line. It is this last charge that will be converted into voltage to provide an electrical representation of the image line observed successively by the N lines.
  • the load of the storage node is reset to a fixed value before the charges of the photodiode are transferred to this storage node.
  • the circuit which converts the storage node loads into voltage may comprise a first follower transistor whose gate is connected to the storage node and whose source is connected to a current source; resetting the load of the storage node is performed by connecting the node to a reference voltage (Vref) whose value is preferably equal to the sum of the gate-source voltage drop of the first follower transistor and the voltage ( said "pedestal voltage") appearing across the photodiode when the latter is empty of charges and isolated.
  • Vref reference voltage
  • the method comprises a step of connecting the diode to a supply potential (Vdd) before the application to the photodiode of the output voltage of the pixel of the preceding line, for connecting the photodiode to the potential of this power supply during a fraction of the charge integrating period T and preventing during this fraction the integration of charges into the photodiode.
  • Vdd supply potential
  • the invention proposes a linear image sensor, scrolling and integration, allowing the synchronized reading of the same linear image successively by N lines of P photosensitive pixels and pixel-to-pixel summation signals from the reading of the different lines, during successive integration periods, in correspondence with the scrolling of the linear image in front of the N rows of pixels, a pixel consisting of a MOS transistor circuit comprising at least one photodiode , a charge storage node, a switch for transferring charge from the photodiode to the storage node at the end of an integration period, a switch for resetting the load of the storage node before this transfer, and a circuit charge-voltage conversion device for applying to a pixel output a voltage representing the charge stored on the storage node, characterized in that a pixel el of rank j in an intermediate rank line i its output connected to an input of the rank pixel j of the next higher rank line i + 1, and has an input connected to an output of the
  • the pixel may include an exposure time adjusting transistor, connected between the photodiode and a supply voltage (Vdd) for connecting the photodiode to the potential of this power supply for a fraction of the charge integration period and preventing this fraction the integration of charges in the photodiode.
  • Vdd supply voltage
  • FIG. 1 represents a general diagram of TDI sensor enabling operation according to the method of FIG. the invention
  • FIG. 2 represents the constitution of an active pixel that can be used to implement the invention
  • FIG. 3 represents a control signal diagram of the sensor using the pixel of FIG. 2.
  • This linear image sensor with scrolling and integration or TDI sensor comprises N lines of P pixels, the pixel of rank j of an intermediate line of rank i being designated by PiJ; i is an integer index ranging from 1 to N and j is an integer index ranging from 1 to P.
  • the pixels are active pixels each having a few MOS transistors controlled by control signals.
  • the control signals are global (control of all pixels at a time); it should be noted that it is not necessary in principle to provide control signals assigned to a single line at a time as is generally the case in CMOS matrix sensors with N lines of P pixels.
  • the principle of the active pixel with MOS transistors that will be used in this TDI sensor is generally as follows: during an integration time, all the pixels integrate into a photodiode (which, in a conventional matrix, would be previously emptied of its charges but which according to the invention is filled with an initial charge) the charges that are produced by the light; then the charge of the photodiode is discharged into a charge storage node of the pixel which has been reset before this spill; then, the storage node load is converted to current or in voltage and applied to an output conductor, usually by a voltage follower transistor.
  • the output conductor is a column driver common to all the pixels in the same column and the pixels are read line by line so that the column conductors receive the voltage generated by the nodes of the column. storing a single pixel line; this reading is done during a new load integration time in the photodiodes which are then isolated from the storage nodes.
  • the output voltage of a pixel P (M) J of rank j of the rank row i-1 representing the charge accumulated on the storage node of this pixel at the end of a first integration period, is applied to the pixel PiJ of rank j of the line of rank i for the second integration period. More precisely, this output voltage of the pixel P (M) J is applied to the photodiode of the pixel of the line of rank i at the beginning of the integration time of the second period and it causes the initialization in the photodiode of a amount of initial charges proportional to this voltage.
  • the photodiode will therefore, during the integration time, accumulate a charge which is the sum of this initial charge and a new photogenerated charge. At the end of the second integration period, it is this sum that will serve to generate an output voltage for the pixel of the line of rank i; the latter is used during the third integration period to define the initial charge of the photodiode pixel P (i + i) j of the next line. And so on.
  • the integration periods are synchronized with the scrolling of the image, so that the line of rank i integrates, during an integration period, photogenerated charges by the same line of scene that has been observed by the row of rank i-1 during the previous integration period. In other words, during the duration T of a charge integration period, the relative displacement of the projected image on the sensor is equal to the pitch of the pixel lines.
  • the last row of pixels will finally receive on the charge storage node of each pixel a quantity of charges which will be the result of an accumulation of charges generated by all the rows of pixels while they observed the same line of picture.
  • this accumulation is not necessarily the exact sum of the charges of each line, this for reasons tending notably to non-unitary gains during the transfers or conversions charge-tension; but the result of this accumulation is very close to that of the sensors scrolling and integration of loads and it provides the same advantages, namely a significant improvement in the signal / noise ratio; the improvement is practically in a ratio equal to the square root of the number of lines N.
  • a sequencer SEQ manages the succession of control signals of the pixels.
  • An RS output register (which may be a multiplexer) receives the output voltages of the last row of pixels (of rank N) and supplies on an OUT output the analog voltages coming from this last line, or else digital voltages if the register comprises one or more analog-digital converters.
  • FIG. 2 represents the implementation of the invention in the case where the structure of the pixel is inspired by five-transistor pixels of known type used in CMOS matrices.
  • the modified pixel according to the invention comprises six MOS transistors T1 to T6 and a photodiode PD.
  • the photodiode PD is connected in series with the transistor T1 between a ground and a supply voltage Vdd.
  • the transistor T1 can be made conductive, for resetting the charges of the photodiode, by a general resetting signal GSH acting simultaneously on all the pixels of the array before the start of an integration time.
  • the global control GSH makes it possible to adjust the exposure time Te within the charge integration period T since the photodiode can not integrate charges as long as the transistor T1 is conducting.
  • This transistor T1 is optional if one does not wish to adjust the exposure time. It can also serve as an anti-dazzle drain.
  • the node N1 connecting the photodiode and the transistor T1 accumulates charges during the integration time.
  • This node N1 can be connected briefly to a charge storage node N2 by the transistor T2, at the end of an integration time, by a transfer control signal GTRA acting simultaneously on all the pixels of the matrix.
  • the storage node N2 can be reset to a reference potential Vref (reset of the charges of the node N2) by the transistor T3 which receives a brief control signal LRES common to all the pixels.
  • the LRES signal is transmitted at the end of each integration time, before the transmission of the GTRA signal.
  • the node N2 is also connected to a charge-voltage conversion circuit comprising in this example two transistors T4, T5. More precisely, the node N2 is connected to the gate of the follower transistor T4 whose drain is at the potential Vdd and whose source copies (to a source gate voltage drop near) the potential taken by the gate, that is to say say the potential of the N2 storage node.
  • the source of the transistor T4 is connected to an output Si of the pixel PiJ and it is this output which will be connected to the input (Ei + 1) of the pixel of rank j of the next line.
  • a transistor T5 having its gate connected to a fixed potential Vgc common to all the pixels of the N lines, constitutes a current source connected between the source of T4 and ground so that the transistor T4 operates as a follower.
  • the set of T4 and T5 forms a voltage follower circuit establishing on the source of T4 a voltage which copies, at the gate-source voltage (Vgs) near the transistor T4, the voltage present on the storage node.
  • a capacitance Cs has been represented, connected between the node N2 and the mass; it may consist of armatures intentionally constructed in the form of capacitance, or by parasitic capacitances present between the node N2 and the mass. It is this which allows node N2 to act as a charge storage node.
  • this signal is a reset signal of the charges of the storage node N2 and is transmitted at any time during the integration period, provided that it is posterior to the signal TL and earlier than the beginning of the GTRA signal which will follow and whose end marks the end of the load integration time;
  • a short transfer signal GTRA which turns transistor T2 (for all pixels) and transfers to node N2 the charge stored in the photodiode, which is then the sum of the initial charge and the photogenerated charge during the integration time; by transferring the charge from the photodiode to the storage node, it is meant a distribution of the charges between the nodes N1 and N2 in proportion to the respective capacities of these two nodes, but in all cases the transferred charge on node N2 is proportional to the charge of the photodiode, always with the same coefficient of proportionality;
  • a new signal GSH can be transmitted.
  • the pixels of the first line are distinguished from the others in that their input Ei (drain of the transistor T6 controlled by the signal TL) is not connected to the output of a preceding pixel but is connected to a fixed potential for completely emptying the charges of the photodiode before the beginning of an integration time Te.
  • Ei drain of the transistor T6 controlled by the signal TL
  • Te fixed potential for completely emptying the charges of the photodiode before the beginning of an integration time Te.
  • the sensor At the second integration time, the sensor having moved a line of pixels, it is the second pixel line that will receive the photogenerated charges by the same first image line. But the signal TL applied to the pixels of this second line causes the application to the photodiode of the voltage present at this time on the output of the pixel of the first line, that is to say a voltage resulting from the conversion charge- voltage of the quantity of charges present on the storage node N2.
  • the pixels of the second line take at the beginning of the second integration time an initial charge dictated by the result of integration in the first line and add, during the second integration time, photogenerated charges in their photodiodes.
  • the charge present in the photodiode is a sum of photogenerated charges by the first two lines over two integration times.
  • the potential taken by a photodiode of the N I ⁇ m ⁇ line at the beginning of the integration time represents the equivalent of the presence of a charge accumulated on N-1 integration time. by the first N-1 lines of the sensor; and at the end of the N I ⁇ m ⁇ integration time, the charge present in the photodiode (and then in the storage node N2) of the last line represents the equivalent of the load accumulated on N integration time by the N lines of the sensor which have all observed the same image line.
  • the voltage corresponding to this accumulation is reported by the follower transistor T4 of the last line to the output register where it can be extracted, or first converted into digital words and then extracted.
  • the input of the pixels of the first line is connected to a fixed voltage.
  • This fixed voltage may be a supply voltage Vdd, but for the symmetry of operation, it is preferable that it be generated by a circuit such as that of transistors T3, T4 and T5: a reference voltage Vref (the same as previously) is applied by a first transistor (equivalent of T3) to the gate of a follower transistor (equivalent of T4) charged by a current source (equivalent to T5).
  • Vref the same as previously
  • the initial voltage taken by the photodiodes of the first line is the same as the initial voltage that would take the photodiodes of any line in the total absence of illumination.
  • Vref the reference voltage which is used to reset the potential of the storage node N2 is chosen in a particular way: if Vgs is called the gate-source voltage drop of the transistor T4 connected to the current source T5, then it is preferable that Vref is chosen equal to Vpdi + Vgs, Vpdi being the pedestal voltage (mentioned above) of the photodiode PD.
  • This pedestal voltage which is the voltage across the empty photodiode charges, depends on the technology and can be for example of the order of 1 to 2 volts.
  • the transfer efficiency or the conversion gain is not necessarily unitary, so that the progressive accumulation of charges in a node
  • the storage of the N I ⁇ m ⁇ line is not exactly the sum of the photogenerated charges in the N lines.
  • the ratio between the capacitance value Cd of the photodiode which accumulates the charges and the value of Cm capacity of the storage node also intervenes (in the ratio of these capabilities) to define the ratio between the transferred loads and the voltage taken by the storage node.
  • the gain of the stage between the charge present in the photodiode of a stage at the end of an integration time and the equivalent charge applied to the photodiode of the following line at the beginning of the next integration time is of the form
  • G Gt.Cd/Cm where Gt is the gain of the follower circuit.
  • this gain G be as close as possible to 1 to perform the equivalent of an accumulation of charges on N lines.
  • the invention has been described with respect to a six-transistor pixel structure (including current source transistor T5). But it can be used for example also with a five-transistor pixel, the transistor T1 exposure time setting being purely and simply deleted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)

Abstract

L'invention concerne les capteurs d'image en forme de barrette linéaire multilignes à défilement et intégration de signal, pour la lecture synchronisée d'une même image linéaire successivement par N lignes de P pixels photosensibles et la sommation pixel à pixel des signaux lus par les différentes lignes. Selon l'invention, au début d'un temps d'intégration de charges photogénérées, on applique à la photodiode du pixel d'une ligne intermédiaire de rang i la tension de sortie d'un pixel d'une ligne précédente de rang i-1, on isole la photodiode, on y intègre des charges dues à la lumière, et enfin, à la fin du temps d'intégration, on transfère dans un nœud de stockage (N2) du pixel les charges de la photodiode. Un circuit de conversion charge-tension (T4, T5) transforme les charges du nœud de stockage en une tension de sortie du pixel. Ainsi, avant d'intégrer dans chaque pixel des charges photogénérées, on déverse dans la photodiode une charge équivalente à un cumul de charges provenant des lignes de pixel précédentes qui ont observé la même ligne de scène.

Description

CAPTEUR D'IMAGE LINEAIRE CMOS A FONCTIONNEMENT DE TYPE
TRANSFERT DE CHARGES
L'invention concerne les capteurs d'image linéaire à défilement et intégration de signal (ou capteurs TDI, de l'anglais : "Time Delay Intégration Linear Sensors"), dans lesquels une image d'une ligne de points d'une scène observée est reconstituée par addition d'images successives prises par plusieurs lignes photosensibles observant successivement une même ligne de la scène au fur et à mesure que la scène défile devant le capteur.
Ces capteurs sont utilisés par exemple dans des scanners. Ils comprennent une barrette de plusieurs lignes parallèles de pixels photosensibles ; le séquencement des circuits de commande des différentes lignes (contrôle de temps d'exposition puis de lecture des charges photogénérées) est synchronisé par rapport au défilement relatif de la scène et du capteur, de manière que toutes les lignes du capteur voient une seule ligne de la scène observée. Les signaux générés par chaque ligne sont ensuite additionnés point à point pour chaque point de la ligne observée. Le rapport signal/bruit est amélioré dans le rapport de la racine carrée du nombre N de lignes du capteur. Ce nombre N peut être par exemple de 1 6 ou 32 pour des applications de contrôle industriel ou des applications d'observation terrestre à partir de l'espace, ou même de 60 à 100 lignes pour des applications médicales (dentaire, mamographie, ...). Dans les capteurs d'image à transfert de charges (capteurs CCD), l'addition des signaux point par point se faisait simplement en vidant dans une ligne de pixels les charges générées et accumulées dans la ligne de pixels précédente, en synchronisme avec le déplacement relatif de la scène et du capteur. La dernière ligne de pixels, ayant accumulé N fois les charges engendrées par la ligne observée, pouvait ensuite être transférée vers un registre de sortie et convertie, lors d'une phase de lecture, en tension ou courant électrique.
La technologie des capteurs d'image a ensuite évolué vers des capteurs à pixels actifs à transistors, qu'on appellera ci-après capteurs CMOS pour simplifier car ils sont en général réalisés en technologie CMOS (complementary-metal-oxyde-semiconducteur) ; dans ces capteurs CMOS il n'y a plus de transfert de charges de ligne en ligne vers un registre de lecture mais il y a des pixels actifs à transistors qui recueillent des charges électriques photogénérées et les convertissent directement en une tension ou un courant. Les différentes lignes du capteur fournissent donc successivement des tensions ou courants représentant l'éclairement reçu par la ligne. On ne peut pas facilement additionner ces courants ou tensions ; il est donc difficile de réaliser un capteur à défilement et à intégration de charges.
Des tentatives ont cependant été faites pour réaliser des capteurs CMOS à défilement et intégration de charges. On a essayé en particulier d'utiliser des capacités commutées dans lesquelles on intègre des courants successifs reçus, accumulant ainsi sur une même capacité des charges reçues de plusieurs pixels en colonne.
Les systèmes ainsi essayés ne donnent pas satisfaction et sont difficiles à réaliser. Selon l'invention, on propose de profiter du fait que les pixels actifs de capteurs d'image en technologie CMOS comportent le plus souvent deux emplacements isolés l'un de l'autre, dans lesquels les charges photogénérées peuvent être momentanément stockées ; ces emplacements sont d'une part la photodiode dans laquelle sont générées des charges sous l'effet de la lumière, et d'autre part un nœud de stockage intermédiaire qui reçoit les charges de la photodiode à la fin d'une période d'intégration de charges et qui sert ensuite à la production d'une tension de sortie du pixel ; la tension de sortie du pixel est liée à la quantité de charges présente sur le nœud de stockage. Cette décomposition du pixel en deux emplacements de stockage de charges différents est normalement liée à la nécessité de lire ligne par ligne les signaux des différentes pixels d'une matrice de N lignes, cette lecture étant en général faite à partir des nœuds de stockage pendant une nouvelle intégration de charges dans les photodiodes.
On utilise ici ce type de structure d'une manière très différente, dans un contexte de capteurs TDI où on ne fera pas de lecture ligne par ligne mais seulement une lecture de la somme de N lignes ayant observé une même ligne d'image.
On propose donc un procédé de capture d'image, à défilement et intégration de signal, pour la lecture synchronisée d'une même ligne d'image successivement par N lignes de P pixels photosensibles et la sommation pixel à pixel de signaux issus de la lecture des différentes lignes, pendant des périodes d'intégration successives, en correspondance avec le défilement de l'image linéaire devant les N lignes de pixels, un pixel étant constitué par un circuit à transistors MOS comportant au moins une photodiode, un noeud de stockage de charges, et un circuit de conversion charge-tension pour appliquer à une sortie du pixel une tension représentant la quantité de charges stockées dans le nœud de stockage, caractérisé en ce que, au début d'un temps d'intégration de charges photogénérées, on applique à la photodiode du pixel d'une ligne intermédiaire de rang i la tension de sortie d'un pixel d'une ligne précédente, on isole la photodiode, on y intégre des charges dues à la lumière, et enfin, à la fin du temps d'intégration, on transfère dans le nœud de stockage les charges de la photodiode.
Ainsi, la charge déversée dans le nœud de stockage sera pratiquement la somme des charges purement dues à l'éclairement de la photodiode et d'une charge initiale qui a été constituée à partir de la charge stockée dans le nœud de stockage du pixel de la ligne précédente ; cette dernière charge est elle-même un cumul de charges photogénérées et d'une charge initiale issue d'une ligne encore précédente, et ainsi de suite. Pour N lignes de capteur ainsi reliées les unes aux autres, la charge déversée dans le nœud de stockage d'un pixel de la dernière ligne sera équivalente à un cumul de charges photogénérées dans les N lignes qui ont observé une même ligne d'image. C'est cette dernière charge qui sera convertie en tension pour fournir une représentation électrique de la ligne d'image observée successivement par les N lignes.
Contrairement aux capteurs TDI de type CCD, il n'y a pas ici véritablement de déversement de charges d'un pixel dans un pixel d'une ligne suivante, mais il y a constitution d'une charge initiale dans la photodiode d'un pixel, avant intégration de charges dues à la lumière, et cette constitution de charge est faite par l'application à la photodiode d'une tension représentant les charges du pixel précédent.
De préférence, on réinitialise la charge du nœud de stockage à une valeur fixe avant le transfert des charges de la photodiode dans ce nœud de stockage. Le circuit qui convertit en tension les charges du nœud de stockage peut comporter un premier transistor suiveur dont la grille est reliée au nœud de stockage et dont la source est connectée à une source de courant ; la réinitialisation de la charge du nœud de stockage est effectuée en reliant le nœud à une tension de référence (Vref) dont la valeur est de préférence égale à la somme de la chute de tension grille-source du premier transistor suiveur et de la tension (dite "tension de piédestal") apparaissant aux bornes de la photodiode lorsque cette dernière est vide de charges et isolée. Si on veut que le capteur fonctionne avec une durée d'exposition variable Te au cours de la période T d'intégration de charges, on prévoit que le procédé comporte une étape de connexion de la diode à un potentiel d'alimentation (Vdd) avant l'application à la photodiode de la tension de sortie du pixel de la ligne précédente, pour relier la photodiode au potentiel de cette alimentation pendant une fraction de la période T d'intégration de charges et empêcher pendant cette fraction l'intégration de charges dans la photodiode.
Outre le procédé qui vient d'être résumé, l'invention propose un capteur d'image linéaire, à défilement et intégration, permettant la lecture synchronisée d'une même image linéaire successivement par N lignes de P pixels photosensibles et la sommation pixel à pixel de signaux issus de la lecture des différentes lignes, pendant des périodes d'intégration successives, en correspondance avec le défilement de l'image linéaire devant les N lignes de pixels, un pixel étant constitué par un circuit à transistors MOS comportant au moins une photodiode, un noeud de stockage de charges, un interrupteur pour transférer la charge de la photodiode vers le nœud de stockage à la fin d'une période d'intégration, un interrupteur pour réinitialiser la charge du noeud de stockage avant ce transfert, et un circuit de conversion charge-tension pour appliquer à une sortie du pixel une tension représentant la charge stockée sur le nœud de stockage, caractérisé en ce qu'un pixel de rang j dans une ligne de rang intermédiaire i a sa sortie reliée à une entrée du pixel de rang j de la ligne de rang immédiatement supérieur i+1 , et comporte une entrée reliée à une sortie du pixel de rang j de la ligne de rang immédiatement inférieur i-1 , avec un interrupteur entre l'entrée et la photodiode pour appliquer à la photodiode, avant l'intégration de charges, la tension présente à l'entrée du pixel. Le pixel peut comporter un transistor de réglage de durée d'exposition, relié entre la photodiode et une tension d'alimentation (Vdd) pour relier la photodiode au potentiel de cette alimentation pendant une fraction de la période d'intégration de charges et empêcher pendant cette fraction l'intégration de charges dans la photodiode.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels : - la figure 1 représente un schéma général de capteur TDI permettant un fonctionnement selon le procédé de l'invention ;
- la figure 2 représente la constitution d'un pixel actif utilisable pour mettre en oeuvre l'invention ;
- la figure 3 représente un diagramme de signaux de commande du capteur utilisant le pixel de la figure 2.
Le principe d'un capteur mettant en oeuvre l'invention est schématisé à la figure 1. Ce capteur d'image linéaire à défilement et intégration ou capteur TDI comporte N lignes de P pixels, le pixel de rang j d'une ligne intermédiaire de rang i étant désigné par PiJ ; i est un indice entier variant de 1 à N et j est un indice entier variant de 1 à P.
Les pixels sont des pixels actifs comportant chacun quelques transistors MOS commandés par des signaux de commande. Les signaux de commande sont globaux (commande de tous les pixels à la fois) ; on notera qu'il n'est pas nécessaire en principe de prévoir des signaux de commande affectés à une seule ligne à la fois comme c'est généralement le cas dans les capteurs CMOS à matrice de N lignes de P pixels.
Le principe du pixel actif à transistors MOS qu'on va utiliser dans ce capteur TDI est d'une manière générale le suivant : pendant un temps d'intégration tous les pixels intègrent dans une photodiode (qui, dans une matrice classique serait préalablement vidée de ses charges mais qui selon l'invention est remplie d'une charge initiale) les charges qui sont produites par la lumière ; puis la charge de la photodiode est déversée dans un nœud de stockage de charges du pixel qui a été remis à zéro avant ce déversement ; puis, la charge du nœud de stockage est convertie en courant ou en tension et appliquée à un conducteur de sortie, en général par un transistor monté en suiveur de tension. Dans une matrice classique à pixels CMOS, le conducteur de sortie est un conducteur de colonne commun à tous les pixels d'une même colonne et les pixels sont lus ligne par ligne de manière que les conducteurs de colonne reçoivent la tension générée par les nœuds de stockage d'une seule ligne de pixels ; cette lecture se fait pendant un nouveau temps d'intégration de charges dans les photodiodes qui sont alors isolées des nœuds de stockage.
Selon l'invention, et comme cela est visible sur la figure 1 , il n'y a pas de conducteur de colonne. La tension de sortie d'un pixel P(M)J de rang j de la ligne de rang i-1 , représentant la charge accumulée sur le nœud de stockage de ce pixel à la fin d'une première période d'intégration, est appliquée au pixel PiJ de rang j de la ligne de rang i en vue de la deuxième période d'intégration. Plus précisément, cette tension de sortie du pixel P(M)J est appliquée à la photodiode du pixel de la ligne de rang i au début du temps d'intégration de la deuxième période et elle provoque l'initialisation dans la photodiode d'une quantité de charges initiale proportionnelle à cette tension. La photodiode va donc, au cours du temps d'intégration, accumuler une charge qui est la somme de cette charge initiale et d'une nouvelle charge photogénérée. A la fin de la deuxième période d'intégration, c'est cette somme qui va servir à engendrer une tension de sortie pour le pixel de la ligne de rang i ; cette dernière sert au cours de la troisième période d'intégration à définir la charge initiale de la photodiode du pixel P(i+i)j de la ligne suivante. Et ainsi de suite. Les périodes d'intégration sont synchronisées avec le défilement de l'image, de manière que la ligne de rang i intègre, pendant une période d'intégration, des charges photogénérées par la même ligne de scène qui a été observée par la ligne de rang i-1 pendant la période d'intégration précédente. Autrement dit, pendant la durée T d'une période d'intégration de charges, le déplacement relatif de l'image projetée sur le capteur est égal au pas des lignes de pixels.
Ainsi, la dernière ligne de pixels recevra finalement sur le nœud de stockage de charges de chaque pixel une quantité de charges qui sera le résultat d'une accumulation de charges générées par toutes les lignes de pixels alors qu'elles observaient une même ligne d'image. On verra plus loin que cette accumulation n'est pas forcément la somme exacte des charges de chaque ligne, ceci pour des raisons tendant notamment à des gains non unitaires lors des transferts ou des conversions charge-tension ; mais le résultat de cette accumulation est très proche de celui des capteurs à défilement et intégration de charges et il procure les mêmes avantages, à savoir une amélioration significative du rapport signal/bruit ; l'amélioration est pratiquement dans un rapport égal à la racine carrée du nombre de lignes N.
Un séquenceur SEQ gère la succession des signaux de commande des pixels. On donnera ci-après un exemple concret de signaux de commande. Un registre de sortie RS (qui peut être un multiplexeur) reçoit les tensions de sortie de la dernière ligne de pixels (de rang N) et fournit sur une sortie OUT les tensions analogiques en provenance de cette dernière ligne, ou bien des tensions numériques si le registre comporte un ou plusieurs convertisseurs analogique-numérique. La figure 2 représente la mise en œuvre de l'invention dans le cas où la structure du pixel s'inspire de pixels à cinq transistors de type connu utilisé dans des matrices CMOS.
Le pixel modifié selon l'invention comporte six transistors MOS T1 à T6 et une photodiode PD. La photodiode PD est connectée en série avec le transistor T1 entre une masse et une tension d'alimentation Vdd. Le transistor T1 peut être rendu conducteur, pour une remise à zéro des charges de la photodiode, par un signal de remise à zéro général GSH agissant simultanément sur tous les pixels de la matrice avant le début d'un temps d'intégration. La commande globale GSH permet de régler le temps d'exposition Te au sein de la période T d'intégration de charges puisque la photodiode ne peut pas intégrer de charges tant que le transistor T1 est conducteur. Ce transistor T1 est facultatif si on ne souhaite pas régler le temps d'exposition. Il peut servir aussi de drain anti-éblouissement. Le nœud N1 reliant la photodiode et le transistor T1 accumule des charges au cours du temps d'intégration. Ce nœud N1 peut être relié brièvement à un nœud N2 de stockage de charges par le transistor T2, à la fin d'un temps d'intégration, par un signal de commande de transfert GTRA agissant simultanément sur tous les pixels de la matrice. Le nœud de stockage N2 peut être remis à un potentiel de référence Vref (réinitialisation des charges du nœud N2) par le transistor T3 qui reçoit un signal de commande bref LRES commun à tous les pixels. Le signal LRES est émis à la fin de chaque temps d'intégration, avant l'émission du signal GTRA.
Le nœud N2 est par ailleurs relié à un circuit de conversion charge-tension comportant dans cet exemple deux transistors T4, T5. Plus précisément, le nœud N2 est relié à la grille du transistor suiveur T4 dont le drain est au potentiel Vdd et dont la source recopie (à une chute de tension grille source près) le potentiel pris par la grille, c'est-à-dire le potentiel du nœud de stockage N2. La source du transistor T4 est reliée à une sortie Si du pixel PiJ et c'est cette sortie qui sera reliée à l'entrée (Ei+1 ) du pixel de rang j de la ligne suivante. Un transistor T5, ayant sa grille portée à un potentiel fixe Vgc commun à tous les pixels des N lignes, constitue une source de courant connectée entre la source de T4 et la masse pour que le transistor T4 fonctionne bien en suiveur. L'ensemble de T4 et T5 forme un circuit suiveur de tension établissant sur la source de T4 une tension qui recopie, à la tension grille-source (Vgs) près du transistor T4, la tension présente sur le nœud de stockage. Enfin, un transistor T6, rendu conducteur par un signal de transfert interligne TL, global pour tous les pixels des N lignes, permet de relier une entrée Ei du pixel PiJ au nœud N1 de la photodiode PD.
Une capacité Cs a été représentée, reliée entre le nœud N2 et la masse ; elle peut être constituée par des armatures intentionnellement construites en forme de capacité, ou par des capacités parasites présentes entre le nœud N2 et la masse. C'est elle qui permet que le nœud N2 agisse en temps que nœud de stockage de charges.
Fonctionnement détaillé du pixel : Pour décrire le fonctionnement du circuit, on va décrire d'abord la chronologie des signaux à chaque nouvelle période d'intégration de charges ; on rappelle que la valeur T de la période est synchronisée avec le déplacement relatif du capteur et de l'image observée, et elle est telle qu'une ligne d'image se déplace d'une ligne de pixels sur le capteur au cours d'une période T ; la chronologie est la suivante et est visible à la figure 3 : - émission d'un signal général GSH de définition de la durée d'exposition Te, c'est-à-dire du temps d'intégration de charges à l'intérieur de la période T ; ce signal fixe à Vdd le potentiel de la photodiode et empêche toute accumulation de charges (électrons) dans la photodiode ; l'intégration de charges ne peut commencer qu'après la fin du signal GSH ;
- après la fin du signal GSH, émission d'un bref signal de transfert interligne TL qui rend conducteur le transistor T6 ; la photodiode PD est portée au potentiel Vsi de l'entrée Ei du pixel et ne peut toujours pas intégrer de charges ; la photodiode reste isolée à la fin du signal de transfert TL et son potentiel est dicté par la tension Vsi qui était présente sur l'entrée Ei à la fin du signal TL ; tout se passe comme si on avait déversé dans la photodiode une quantité de charges variable en fonction du potentiel Vsi présent sur l'entrée Ei ; plus précisément, la charge initiale prise alors par la photodiode, c'est-à-dire la quantité de charges ainsi fictivement déversée est égale à la différence entre le potentiel Vsi et un potentiel intrinsèque Vpdi (potentiel de piédestal) de la photodiode ; ce potentiel de piédestal est le potentiel que prend le nœud N1 de la photodiode lorsqu'elle est complètement vidée de ses charges ;
- intégration de charges à partir de cette charge initiale dans la photodiode pendant la durée d'intégration réelle qui subsiste après les signaux GSH et TL ;
- émission d'un bref signal LRES qui rend conducteur le transistor T3 et porte le nœud de stockage N2 au potentiel de référence Vref ; ce signal est un signal de réinitialisation des charges du nœud de stockage N2 et est émis à un moment quelconque de la durée d'intégration, pourvu qu'il soit postérieur au signal TL et antérieur au début du signal GTRA qui va suivre et dont la fin marque la fin du temps d'intégration de charges ;
- émission d'un bref signal de transfert GTRA, qui rend conducteur le transistor T2 (pour tous les pixels) et transfère vers le nœud N2 la charge stockée dans la photodiode, qui est alors la somme de la charge initiale et de la charge photogénérée pendant le temps d'intégration ; par transfert de la charge de la photodiode vers le nœud de stockage, on entend une répartition des charges entre les nœuds N1 et N2 en proportion des capacités respectives de ces deux nœuds, mais dans tous les cas la charge transférée sur le nœud N2 est proportionnelle à la charge de la photodiode, toujours avec le même coefficient de proportionnalité ;
- après la fin du signal de transfert GRA, un nouveau signal GSH peut être émis.
Fonctionnement détaillé du capteur TDI : Les pixels de la première ligne se distinguent des autres en ce que leur entrée Ei (drain du transistor T6 commandé par le signal TL) n'est pas reliée à la sortie d'un pixel précédent mais est reliée à un potentiel fixe permettant de vider complètement les charges de la photodiode avant le commencement d'un temps d'intégration Te. Ainsi, lorsque débute l'exposition proprement dite à la fin du signal TL, une photodiode de la première ligne est vidée de ses charges et accumulera seulement les charges photogénérées dans cette ligne par une première ligne d'image observée.
Au deuxième temps d'intégration, le capteur s'étant déplacé d'une ligne de pixels, c'est la deuxième ligne de pixels qui va recevoir les charges photogénérées par cette même première ligne d'image. Mais le signal TL appliqué aux pixels de cette deuxième ligne provoque l'application à la photodiode de la tension présente à ce moment sur la sortie du pixel de la première ligne, c'est-à-dire une tension issue de la conversion charge- tension de la quantité de charges présente sur le nœud de stockage N2. Les pixels de la deuxième ligne prennent au début du deuxième temps d'intégration une charge initiale dictée par le résultat de l'intégration dans la première ligne et y ajoutent, au cours du deuxième temps d'intégration, des charges photogénérées dans leurs photodiodes.
On peut considérer pour simplifier qu'à la fin du deuxième temps d'intégration, la charge présente dans la photodiode est une somme des charges photogénérées par les deux premières lignes sur deux temps d'intégration.
Ainsi de suite, au NIΘmΘ temps d'intégration, le potentiel pris par une photodiode de la NIΘmΘ ligne en début de temps d'intégration représente l'équivalent de la présence d'une charge accumulée sur N-1 temps d'intégration par les N-1 premières lignes du capteur ; et à la fin du NIΘmΘ temps d'intégration, la charge présente dans la photodiode (puis dans le nœud de stockage N2) de la dernière ligne représente l'équivalent de la charge accumulée sur N temps d'intégration par les N lignes du capteur qui ont toutes observé la même ligne d'image. La tension correspondant à ce cumul est reportée par le transistor suiveur T4 de la dernière ligne vers le registre de sortie où elle peut être extraite, ou bien d'abord convertie en mots numériques puis extraite.
On a mentionné plus haut que l'entrée des pixels de la première ligne est connectée à une tension fixe. Cette tension fixe peut être une tension d'alimentation Vdd, mais pour la symétrie du fonctionnement, il est préférable qu'elle soit engendrée par un montage tel que celui des transistors T3, T4 et T5 : une tension de référence Vref (la même que précédemment) est appliquée par un premier transistor (équivalent de T3) à la grille d'un transistor suiveur (équivalent de T4) chargé par une source de courant (équivalent de T5). De cette manière, la tension initiale prise par les photodiodes de la première ligne est la même que la tension initiale que prendraient les photodiodes d'une ligne quelconque en l'absence total d'éclairement.
Pour que le capteur fonctionne au mieux, il est souhaitable que la tension de référence Vref qui sert à réinitialiser le potentiel du nœud de stockage N2 soit choisie d'une manière particulière : si on appelle Vgs la chute de tension grille-source du transistor T4 connecté à la source de courant T5, alors il est préférable que Vref soit choisie égale à Vpdi+Vgs, Vpdi étant la tension de piédestal (mentionnée plus haut) de la photodiode PD. Cette tension de piédestal, qui est la tension aux bornes de la photodiode vide de charges, dépend de la technologie et peut être par exemple de l'ordre de 1 à 2 volts.
Dans les transferts de charge évoqués précédemment et dans les conversions charge-tension qui sont effectuées, on notera que le rendement de transfert ou le gain de conversion n'est pas forcément unitaire, ce qui fait que l'accumulation progressive de charges dans un nœud de stockage de la la NIΘmΘ ligne n'est pas exactement la somme des charges photogénérées dans les N lignes.
Par exemple, on peut considérer qu'il y a un gain non unitaire dans le circuit suiveur T4, T5. D'autre part, le rapport entre la valeur de capacité Cd de la photodiode qui accumule les charges et la valeur de capacité Cm du nœud de stockage intervient aussi (dans le rapport de ces capacités) pour définir le rapport entre les charges transférées et la tension prise par le nœud de stockage.
Au total, le gain de l'étage entre la charge présente dans la photodiode d'un étage à la fin d'un temps d'intégration et la charge équivalente appliquée à la photodiode de la ligne suivante au début du temps d'intégration suivant est de la forme
G= Gt.Cd/Cm où Gt est le gain du circuit suiveur.
Il est souhaitable que ce gain G soit le plus proche possible de 1 pour effectuer l'équivalent d'une accumulation de charges sur N lignes.
L'invention a été décrite à propos d'une structure de pixel à six transistors (incluant le transistor T5 formant source de courant). Mais elle est utilisable par exemple aussi avec un pixel à cinq transistors, le transistor T1 de réglage de temps d'exposition étant purement et simplement supprimé.

Claims

REVENDICATIONS
1. Capteur d'image linéaire, à défilement et intégration, permettant la lecture synchronisée d'une même image linéaire successivement par N lignes de P pixels photosensibles et la sommation pixel à pixel de signaux issus de la lecture des différentes lignes, pendant des périodes d'intégration successives, en correspondance avec le défilement de l'image linéaire devant les N lignes de pixels, un pixel étant constitué par un circuit à transistors MOS comportant au moins une photodiode (PD), un noeud de stockage de charges (N2), un interrupteur (T2) pour transférer la charge de la photodiode vers le nœud des stockage (N2) à la fin d'une période d'intégration, un interrupteur (T3) pour réinitialiser la charge du noeud de stockage avant ce transfert, et un circuit (T4,T5) de conversion charge- tension pour appliquer à une sortie (Si) du pixel une tension représentant la charge stockée sur le nœud de stockage, caractérisé en ce qu'un pixel de rang j dans une ligne de rang intermédiaire i a sa sortie (Si) reliée à une entrée du pixel de rang j de la ligne de rang immédiatement supérieur i+1 , et comporte une entrée (Ei) reliée à une sortie du pixel de rang j de la ligne de rang immédiatement inférieur i-1 , avec un interrupteur (T5) entre l'entrée (Ei) et la photodiode (PD) pour appliquer à la photodiode, avant l'intégration de charges, la tension présente à l'entrée (Ei) du pixel.
2. Capteur d'image linéaire selon la revendication 1 , caractérisé en ce que le circuit de conversion charge-tension comporte un premier transistor (T4) dont la grille est reliée au nœud de stockage (N2) et dont la source est reliée à la sortie du pixel, et un deuxième transistor (T5) monté en source de courant, relié à la source du premier transistor.
3. Capteur d'image linéaire selon la revendication 2, caractérisé en ce que l'interrupteur de réinitialisation de la charge du nœud de stockage est relié à une tension de référence (Vref) dont la valeur est égale à la somme de la chute de tension grille-source du premier transistor du circuit de conversion charge-tension et de la tension apparaissant aux bornes de la photodiode lorsque cette dernière est vide de charges et isolée.
4. Capteur d'image linéaire selon l'une des revendications 1 à 3, caractérisé en ce que le pixel comporte un transistor relié entre la photodiode et une tension d'alimentation (Vdd) pour relier la photodiode au potentiel de cette alimentation pendant une fraction de la période d'intégration de charges et empêcher pendant cette fraction l'intégration de charges dans la photodiode.
5. Procédé de capture d'image, à défilement et intégration de signal, pour la lecture synchronisée d'une même ligne d'image successivement par N lignes de P pixels photosensibles et la sommation pixel à pixel de signaux issus de la lecture des différentes lignes, pendant des périodes d'intégration successives, en correspondance avec le défilement de l'image linéaire devant les N lignes de pixels, un pixel étant constitué par un circuit à transistors MOS comportant au moins une photodiode (PD), un noeud de stockage de charges (N2), et un circuit de conversion charge-tension (T4, T5) pour appliquer à une sortie (Si) du pixel une tension représentant la quantité de charges stockées dans le nœud de stockage, caractérisé en ce que, au début d'un temps d'intégration de charges photogénérées, on applique à la photodiode du pixel d'une ligne intermédiaire de rang i la tension de sortie d'un pixel d'une ligne précédente, on isole la photodiode, on y intègre des charges dues à la lumière, et enfin, à la fin du temps d'intégration, on transfère dans le nœud de stockage les charges de la photodiode.
6. Procédé selon la revendication 5, caractérisé en ce qu'on réinitialise la charge du nœud de stockage à une valeur fixe avant le transfert des charges de la photodiode dans le nœud de stockage.
7. Procédé de capture d'image selon l'une des revendications 5 et 6, dans lequel le circuit de conversion charge-tension comporte un premier transistor (T4) dont la grille est reliée au nœud de stockage (N2), caractérisé en ce que la réinitialisation de la charge du nœud de stockage est effectuée en reliant le noeud de stockage (N2) à une tension de référence (Vref) dont la valeur est égale à la somme de la chute de tension grille-source du premier transistor (T4) du circuit de conversion charge-tension et de la tension apparaissant aux bornes de la photodiode lorsque cette dernière est vide de charges et isolée.
8. Procédé selon l'une des revendications 5 à 7, caractérisé en ce que le procédé comporte une étape de connexion de la diode à un potentiel d'alimentation (Vdd) avant l'application à la photodiode de la tension de sortie du pixel de la ligne précédente, pour relier la photodiode au potentiel de cette alimentation pendant une fraction de la période d'intégration de charges et empêcher pendant cette fraction l'intégration de charges dans la photodiode.
EP07788469A 2006-09-19 2007-08-17 Capteur d'image lineaire cmos a fonctionnement de type transfert de charges Withdrawn EP2064868A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0608188A FR2906081B1 (fr) 2006-09-19 2006-09-19 Capteur d'image lineaire cmos a fonctionnement de type transfert de charges
PCT/EP2007/058549 WO2008034677A1 (fr) 2006-09-19 2007-08-17 Capteur d'image lineaire cmos a fonctionnement de type transfert de charges

Publications (1)

Publication Number Publication Date
EP2064868A1 true EP2064868A1 (fr) 2009-06-03

Family

ID=38068637

Family Applications (1)

Application Number Title Priority Date Filing Date
EP07788469A Withdrawn EP2064868A1 (fr) 2006-09-19 2007-08-17 Capteur d'image lineaire cmos a fonctionnement de type transfert de charges

Country Status (7)

Country Link
US (1) US20090268065A1 (fr)
EP (1) EP2064868A1 (fr)
JP (1) JP2010504009A (fr)
CA (1) CA2663670A1 (fr)
FR (1) FR2906081B1 (fr)
IL (1) IL197600A0 (fr)
WO (1) WO2008034677A1 (fr)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2475532A (en) * 2009-11-23 2011-05-25 St Microelectronics Array of daisy chained image sensors
FR2953642B1 (fr) 2009-12-09 2012-07-13 E2V Semiconductors Capteur d'image multilineaire a integration de charges.
US9024242B2 (en) 2010-05-13 2015-05-05 Konica Minolta Business Technologies, Inc. Solid-state image pickup device, image pickup apparatus, and driving method
FR2960341B1 (fr) 2010-05-18 2012-05-11 E2V Semiconductors Capteur d'image matriciel a transfert de charges a grille dissymetrique.
GB2486039B (en) * 2010-11-30 2016-10-05 X-Scan Imaging Corp CMOS time delay integration sensor for X-ray imaging applications
FR2971084B1 (fr) 2011-01-28 2013-08-23 E2V Semiconductors Capteur d'image multilineaire a integration de charges
CN114187870B (zh) * 2020-09-14 2023-05-09 京东方科技集团股份有限公司 光电检测电路及其驱动方法、显示装置及其制作方法
US11877079B2 (en) * 2020-12-22 2024-01-16 Samsung Electronics Co., Ltd. Time-resolving computational image sensor architecture for time-of-flight, high-dynamic-range, and high-speed imaging

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118760B2 (ja) * 1989-04-17 1995-12-18 セイコー電子工業株式会社 イメージセンサ
JPH05137072A (ja) * 1991-11-15 1993-06-01 Toshiba Corp 固体撮像装置
DE4443821A1 (de) * 1994-12-09 1996-06-20 Telefunken Microelectron Bildaufnahmevorrichtung
JP4036956B2 (ja) * 1997-04-25 2008-01-23 セイコーインスツル株式会社 リニアイメージセンサ
FR2773430B1 (fr) * 1998-01-08 2000-01-28 Commissariat Energie Atomique Dispositif de prise de vue a transfert de charges sur un element de connexion
GB2343577B (en) * 1998-11-05 2001-01-24 Simage Oy Imaging device
US6646682B1 (en) * 1998-12-18 2003-11-11 Syscan (Shenzhen) Technology Co., Limited Linear tri-color image sensors
US7605940B2 (en) * 1999-09-17 2009-10-20 Silverbrook Research Pty Ltd Sensing device for coded data
EP1265291A1 (fr) * 2001-06-08 2002-12-11 EM Microelectronic-Marin SA Capteur d'image CMOS et procédé permettant d'opérer un capteur d'image CMOS avec une dynamique accrue
US7812872B2 (en) * 2005-06-02 2010-10-12 Xerox Corporation System for controlling image data readout from an imaging device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2008034677A1 *

Also Published As

Publication number Publication date
FR2906081B1 (fr) 2008-11-28
CA2663670A1 (fr) 2008-03-27
IL197600A0 (en) 2009-12-24
FR2906081A1 (fr) 2008-03-21
US20090268065A1 (en) 2009-10-29
WO2008034677A1 (fr) 2008-03-27
JP2010504009A (ja) 2010-02-04

Similar Documents

Publication Publication Date Title
EP3332548B1 (fr) Procédé de commande d'un capteur d'image à pixels actifs
EP2567541B1 (fr) Capteur d'image à matrice d'échantillonneurs
EP2064867B1 (fr) Capteur d'image en defilement par integrations successives et sommation, a pixels cmos actifs
EP2398230B1 (fr) Capteur d'image linéaire en technologie CMOS
EP2567540B1 (fr) Capteur d'image lineaire a defilement et sommation analogique et numerique et procede correspondant
WO2008034677A1 (fr) Capteur d'image lineaire cmos a fonctionnement de type transfert de charges
FR2783355A1 (fr) Capteurs d'images cmos comportant des transistors de sortie communs et son procede de commande
EP2477393A1 (fr) Dispositif imageur à grande gamme dynamique
EP3122035B1 (fr) Capteur d'image a pixels actifs avec fonctionnement en mode d'obturateur global, soustraction du bruit de reinitialisation et lecture non destructive
FR2973162A1 (fr) Capteur d'image a tres haute dynamique
WO2009133154A1 (fr) Capteur d'image a coins coupes avec un multiplexeur entre deux lignes adjacentes de pixels
FR3027479A1 (fr) Pixel de capteur d'image ayant de multiples gains de noeud de detection
EP2408194B1 (fr) Capteur d'image en technologie CMOS à forte cadence vidéo
FR2666714A1 (fr) Detecteur d'image a pixels de grandes dimensions.
EP0331546A1 (fr) Matrice photosensible à deux diodes par point, sans conducteur spécifique de remise à niveau
EP1627432B1 (fr) Capteur d image matriciel en technologie cmos
FR2971621A1 (fr) Capteur d'image lineaire a deux lignes et a pixels partages
EP3026890B1 (fr) Contrôle de la durée d'intégration dans un dispositif photosensible
EP1425903A1 (fr) Procede de commande d'un dispositif photosensible
FR2943179A1 (fr) Capteur d'image mos et procede de lecture avec transistor en regime de faible inversion.
FR3119707A1 (fr) Détecteur numérique à intégration numérique de charges
WO2011042204A2 (fr) Procede de commande d'un dispositif photosensible
EP2664132A1 (fr) Capteur d'image lineaire en technologie cmos a compensation d'effet de file
FR2960096A1 (fr) Capteur d'image lineaire en technologie cmos a contraintes temporelles relachees

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20090310

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC MT NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA HR MK RS

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20100302