EP1718139B1 - Verfahren zum Herstellen einer Leiterplatte mit Mikrovias und solch eine Leiterplatte - Google Patents

Verfahren zum Herstellen einer Leiterplatte mit Mikrovias und solch eine Leiterplatte Download PDF

Info

Publication number
EP1718139B1
EP1718139B1 EP06006212A EP06006212A EP1718139B1 EP 1718139 B1 EP1718139 B1 EP 1718139B1 EP 06006212 A EP06006212 A EP 06006212A EP 06006212 A EP06006212 A EP 06006212A EP 1718139 B1 EP1718139 B1 EP 1718139B1
Authority
EP
European Patent Office
Prior art keywords
microvias
circuit board
printed circuit
metal
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Not-in-force
Application number
EP06006212A
Other languages
English (en)
French (fr)
Other versions
EP1718139A2 (de
EP1718139A3 (de
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuerth Elektronik Schopfheim GmbH and Co KG
Original Assignee
Wuerth Elektronik Schopfheim GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuerth Elektronik Schopfheim GmbH and Co KG filed Critical Wuerth Elektronik Schopfheim GmbH and Co KG
Publication of EP1718139A2 publication Critical patent/EP1718139A2/de
Publication of EP1718139A3 publication Critical patent/EP1718139A3/de
Application granted granted Critical
Publication of EP1718139B1 publication Critical patent/EP1718139B1/de
Not-in-force legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09572—Solder filled plated through-hole in the final product
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0126—Dispenser, e.g. for solder paste, for supplying conductive paste for screen printing or for filling holes

Definitions

  • the invention relates to a circuit board and a method for its production, in particular a method for producing connection points on a printed circuit board.
  • microvias are known. These are introduced by means of lasers in the circuit boards. Subsequently, they are filled with a solder material, on the surface of which the components are soldered.
  • the invention is based on the object to propose a method and a printed circuit board to produce PCB connection points with little effort, which offer better opportunities.
  • the invention proposes a method with the features mentioned in claim 1 and a circuit board with the features mentioned in claim 7. Further developments of the invention are the subject of dependent claims.
  • the invention thus proposes to meter or meter liquid metal into the microvias in a predetermined amount.
  • the respective microvia Upon curing of the metal or metal alloy, the respective microvia has both an electrical connection and a solder deposit as well as an end surface of a particular preselected metal.
  • the end surface and the solder depot are simultaneously produced for further processing in the assembly process.
  • microvias may be previously galvanically metallized in development of the invention, to form a preamplification.
  • the filling of the liquid metal or the alloy or wetting with it is preferably done in finished structured state of the circuit board.
  • a nanodosing is used, a method that was developed by the Institute of Microsystems Technology of the University of Freiburg and presented in a lecture at a fair. This method allows the generation of finest droplets in a free jet.
  • the metal is dosed by means of small drops, which are dispensed with a dispenser in controllable amounts.
  • microvias can be wetted or filled not only with a metal, but also with a metal alloy. This can also be combined with a circuit board, since the filling of the microvias can be done individually. It can also be combined metals and various metal alloys.
  • microvias with a dispersion, for example a special carbon resistor paste, in order to form resistors in this way.
  • the printed circuit board proposed by the invention contains microvias which are galvanically metallized and filled with a metered-in metal in the liquid state, which forms a solder deposit and an end surface in the solid state.
  • the microvias may be filled with a dispersion, for example.
  • the layer thickness of the metal or the metal alloy contained in the microvias may be adapted to the components to be soldered, or else to the method with which the components to be soldered are soldered.
  • a microvia 3 has been drilled and subsequently provided with a galvanic preamplification 4.
  • This galvanic preamplifier 4 forms a bottom 5 and a frusto-conically expanding side wall 6.
  • the preamplification 4 then forms a circumferential flange 7.
  • the delivery end 8 of a dispenser is shown, with the aid of which individual drops of a liquid metal can be dispensed. These drops of liquid metal are metered into the preamplification 4 of the microvias. As the drops of liquid metal still get into the depression in the liquid state, they can fill them completely before they solidify. This ensures that air pockets are no longer present. The dosing is continued until an end surface 9 has formed, which has a certain layer thickness with respect to the upper side of the printed circuit board 1, 2 or opposite the upper side of the flange 7.
  • a solder deposit and an end surface 9 is present in the microvia, which serves for connection to the components to be mounted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Combinations Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

  • Die Erfindung betrifft eine Leiterplatte und ein Verfahren zu ihrer Herstellung, insbesondere ein Verfahren zur Herstellung von Verbindungsstellen auf einer Leiterplatte.
  • Um eine Verbindung zwischen anzulötenden Bauteilen und den Leiterbahnen einer Leiterplatte herzustellen, die ja innerhalb der Leiterplatte liegen können, sind Mikrovias bekannt. Diese werden mit Hilfe von Lasern in die Leiterplatten eingebracht. Anschließend werden sie mit einem Lötmaterial ausgefüllt, an dessen Oberfläche die Bauteile angelötet werden.
  • Heutige Produktionsverfahren ermöglichen es, Mikrovias über eine spezielle Galvanik mit Kupfer zu verschließen. Der Nachteil dieses Verfahrens liegt darin, dass es teuer ist, und in Verbindung mit durchgehenden Mikrovias nur bedingt angewendet werden kann.
  • Weiterhin ist es bekannt, die Mikrovias galvanisch mit Kupfer vorzuverstärken und anschließend mit einem Polymer zu füllen. Die elektrische Leitung wird in erster Linie durch das Kupfer erzeugt. Hierbei besteht jedoch das Problem, dass es häufig Lufteinschlüsse gibt, die stören.
  • Ebenfalls bekannt ist es, die Mikrovias ohne galvanische Vorverstärkung mit einem Silberleitpolymer zu füllen. Die elektrische Leitung wird direkt über das Silberleitpolymer erzeugt.
    • (Beginn einer Einfügung)
  • Bei einem bekannten Verfahren zum Füllen schmaler Löcher mit elektrisch leitendem Material wird zwischen der Oberseite und der Unterseite der Leiterplatte eine große Druckdifferenz hergestellt. Dadurch können die durchgehenden Bohrungen vollständig mit dem leitenden Material gefüllt werden ( US 2002/179 335 ).
  • Weiterhin ist es bekannt, durchgehende Löcher in herkömmlicher Weise mit Kupfer zu beschichten ( US 5 450 290 ).
    • (Ende der Einfügung)
  • Der Erfindung liegt die Aufgabe zu Grunde, ein Verfahren und eine Leiterplatte vorzuschlagen, um mit geringem Aufwand Leiterplattenverbindungsstellen herzustellen, die bessere Möglichkeiten bieten.
  • Zur Lösung dieser Aufgabe schlägt die Erfindung ein Verfahren mit den im Anspruch 1 genannten Merkmalen sowie eine Leiterplatte mit den im Anspruch 7 genannten Merkmalen vor. Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Die Erfindung schlägt also vor, in die Mikrovias, flüssiges Metall auf- oder einzudosieren, in einer vorher festgelegten Menge. Nach dem Aushärten des Metalls oder der Metalllegierung weist das jeweilige Mikrovia sowohl eine elektrische Verbindung, als auch ein Lotdepot als auch eine Endoberfläche aus einem bestimmten vorher ausgewählten Metall auf. Dadurch wird die Endoberfläche und das Lotdepot für die weitere Verarbeitung im Bestückungsprozess gleichzeitig hergestellt.
  • Die Mikrovias können in Weiterbildung der Erfindung vorher galvanisch metallisiert sein, zur Bildung einer Vorverstärkung.
  • Das Einfüllen des flüssigen Metalls oder der Legierung bzw. das Benetzen damit geschieht vorzugsweise in fertig strukturiertem Zustand der Leiterplatte.
  • Insbesondere wird zum Benetzen, Einfüllen und Eindosieren des flüssigen Metalls eine Nanodosierung verwendet werden, ein Verfahren, das vom Institut of Microsystem Technologie der Universität Freiburg entwickelt und in einem Vortrag im Rahmen einer Messe vorgestellt wurde. Dieses Verfahren ermöglicht die Erzeugung feinster Tropfen in einem freien Strahl.
  • Bei diesem Verfahren, das von der Erfindung verwendet wird, wird das Metall mittels kleiner Tropfen dosiert, die mit einem Dispenser in regelbaren Mengen abgegeben werden.
  • Es wurde bereits erwähnt, dass die Mikrovias nicht nur mit einem Metall, sondern auch mit einer Metalllegierung benetzt bzw. gefüllt werden können. Dies kann auch bei einer Leiterplatte kombiniert werden, da das Befüllen der Mikrovias einzeln erfolgen kann. Es können auch Metalle und verschiedene Metalllegierungen kombiniert werden.
  • Ebenfalls möglich ist es, Mikrovias mit einer Dispersion zu füllen, beispielsweise einer speziellen Carbonwiderstandspaste, um auf diese Weise Widerstände zu bilden.
  • Es ist mit dem von der Erfindung vorgeschlagenen Verfahren zum Befüllen der Mikrovias möglich, die Schichtdicke an die speziellen Erfordernisse sowohl der Bauteile als auch des Anbringungsverfahrens der Bauteile anzupassen. Natürlich ist es auch möglich, ein für den speziellen Anwendungsfall besonders geeignetes Metall oder eine Metalllegierung zu verwenden.
  • Die von der Erfindung vorgeschlagene Leiterplatte enthält Mikrovias, die galvanisch metallisiert und mit einem im flüssigen Zustand eindosierten Metall gefüllt sind, das in erstarrtem Zustand ein Lotdepot und eine Endoberfläche bildet. Die Mikrovias können beispielsweise mit einer Dispersion gefüllt sein.
  • Durch das Eindosieren mit Hilfe kleinster Flüssigkeitstropfen wird es möglich, was ein weiteres Merkmal der Erfindung bilden kann, die Mikrovias vollständig zu füllen, so dass es keine Lufteinschlüsse mehr gibt.
  • Die Schichtdicke des in den Mikrovias enthaltenen Metalls oder der Metalllegierung kann an die anzulötenden Bauteile angepasst sein, oder auch an das Verfahren, mit dem die anzulötenden Bauteilen angelötet werden.
  • Weitere Merkmale, Einzelheiten und Vorzüge der Erfindung ergeben sich aus den Ansprüchen und der Zusammenfassung, deren beider Wortlaut durch Bezugnahme zum Inhalt der Beschreibung gemacht wird, der folgenden Beschreibung einer bevorzugten Ausführungsform der Erfindung sowie anhand der Zeichnung. Hierbei zeigen:
    • Figur 1
    einen schematischen Querschnitt durch ein Mikrovia und
    Figur 2
    den Querschnitt durch das Mikrovia nach Befüllen mit dem flüssigen Metall.
  • In einer Leiterplatte mit zwei Lagen 1, 2 ist ein Mikrovia 3 gebohrt worden und anschließend mit einer galvanischen Vorverstärkung 4 versehen worden. Diese galvanische Vorverstärkung 4 bildet einen Boden 5 und eine sich kegelstumpfförmig erweiternde Seitenwand 6. Auf der Oberseite der Leiterplatte 1, 2 bildet die Vorverstärkung 4 dann einen umlaufenden Flansch 7.
  • Oberhalb des Mikrovias ist das Abgabeende 8 eines Dispensers dargestellt, mit dessen Hilfe einzelne Tropfen eines flüssigen Metalls abgegeben werden können. Diese Tropfen des flüssigen Metalls werden in die Vorverstärkung 4 des Mikrovias eindosiert. Da die Tropfen aus flüssigem Metall noch im flüssigen Zustand in die Vertiefung gelangen, können sie diese vollständig ausfüllen, bevor sie erstarren. Dadurch ist sichergestellt, dass keine Lufteinschlüsse mehr vorhanden sind. Die Eindosierung wird solange fortgesetzt, bis eine Endoberfläche 9 entstanden ist, die gegenüber der Oberseite der Leiterplatte 1, 2 beziehungsweise gegenüber der Oberseite des Flanschs 7 eine bestimmte Schichtdicke aufweist.
  • Nach dem Erkalten ist in dem Mikrovia ein Lotdepot und eine Endoberfläche 9 vorhanden, die zur Verbindung mit den anzubringenden Bauteilen dient.

Claims (12)

  1. Verfahren zum Herstellen von Leiterplatten mit Verbindungsstellen, bei dem
    1.1 in eine Leiterplatte (1, 2) als Lötflächen Mikrovias eingebracht werden,
    1.2 auf die vorgesehenen Lötflächen zur Bildung des Lotdepots und der Endoberfläche (9) flüssiges Metall aufdosiert wird,
    dadurch gekennzeichnet, dass
    1.3 das flüssige Metall mittels kleiner Tropfen in Nanogröße dosiert wird, die
    1.4 mit einem Dispenser in regelbaren Mengen abgegeben werden.
  2. Verfahren nach Anspruch 1 bei dem die und/oder die Mikrovias vorher galvanisch metallisiert werden.
  3. Verfahren nach Anspruch 1, bei dem die Mikrovias in fertig strukturiertem Zustand der Leiterplatte mit dem Metall versehen bzw. gefüllt werden.
  4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Mikrovias mit einer Metalllegierung versehen werden.
  5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Mikrovias mit einer Dispersion gefüllt werden.
  6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Schichtdicke des in die Mikrovias dosierten Metalls an die anzulötenden Bauteile angepasst wird.
  7. Leiterplatte mit Verbindungsstellen, mit
    7.1 Lötflächen, die
    7.2 von Mikrovias gebildet sind,
    dadurch gekennzeichnet, dass
    7.3 die Mikrovias mit in flüssigen Zustand tröpfchenweise in Nanogröße eindosiertem Metall gefüllt sind,
    7.4 das in erstarrtem Zustand ein Lotdepot und eine Endoberfläche (9) bildet.
  8. Leiterplatte nach Anspruch 7, bei der die Mikrovias mit einer Dispersion gefüllt sind.
  9. Leiterplatte nach Anspruch 7 oder 8, bei der die Mikrovias vor dem Eindosieren des Metalls galvanisch metallisiert sind.
  10. Leiterplatte nach Anspruch 7 bis 9, bei der die Mikrovias vollständig gefüllt sind.
  11. Leiterplatte nach einem der Ansprüche 7 bis 10, bei der die Schichtdicke des in die Mikrovias eingefüllten
    Metalls an die anzubringenden Bauteile angepasst ist.
  12. Leiterplatte nach einem der Ansprüche 7 bis 11, bei der mindestens ein Mikrovia mit einer Carbonwiderstandspaste gefüllt ist.
EP06006212A 2005-04-14 2006-03-25 Verfahren zum Herstellen einer Leiterplatte mit Mikrovias und solch eine Leiterplatte Not-in-force EP1718139B1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005018274A DE102005018274A1 (de) 2005-04-14 2005-04-14 Verfahren zum Herstellen einer Leiterplatte

Publications (3)

Publication Number Publication Date
EP1718139A2 EP1718139A2 (de) 2006-11-02
EP1718139A3 EP1718139A3 (de) 2007-07-11
EP1718139B1 true EP1718139B1 (de) 2010-10-20

Family

ID=36942238

Family Applications (1)

Application Number Title Priority Date Filing Date
EP06006212A Not-in-force EP1718139B1 (de) 2005-04-14 2006-03-25 Verfahren zum Herstellen einer Leiterplatte mit Mikrovias und solch eine Leiterplatte

Country Status (5)

Country Link
EP (1) EP1718139B1 (de)
AT (1) ATE485708T1 (de)
DE (2) DE102005018274A1 (de)
DK (1) DK1718139T3 (de)
ES (1) ES2354807T3 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008013226A1 (de) * 2008-03-07 2009-09-10 Endress + Hauser Gmbh + Co. Kg Hochfeste Lötverbindung für SMD Bauteile
DE102010041121A1 (de) 2010-09-21 2012-03-22 Robert Bosch Gmbh Schaltungsträger sowie Verfahren zur Herstellung eines Schaltungsträgers

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5104689A (en) * 1990-09-24 1992-04-14 International Business Machines Corporation Method and apparatus for automated solder deposition at multiple sites
US5766670A (en) * 1993-11-17 1998-06-16 Ibm Via fill compositions for direct attach of devices and methods for applying same
US5450290A (en) 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
US5369880A (en) * 1993-05-06 1994-12-06 Motorola, Inc. Method for forming solder deposit on a substrate
US6114187A (en) * 1997-01-11 2000-09-05 Microfab Technologies, Inc. Method for preparing a chip scale package and product produced by the method
DE19931110A1 (de) * 1999-07-06 2001-01-25 Ekra Eduard Kraft Gmbh Druckkopf zum Ausspritzen eines heißen flüssigen Mediums und Verfahren zur Herstellung einer metallisches Lot umfassenden Verbindungsstelle
US6452117B2 (en) 1999-08-26 2002-09-17 International Business Machines Corporation Method for filling high aspect ratio via holes in electronic substrates and the resulting holes
US6787443B1 (en) * 2003-05-20 2004-09-07 Intel Corporation PCB design and method for providing vented blind vias

Also Published As

Publication number Publication date
DK1718139T3 (da) 2011-02-14
EP1718139A2 (de) 2006-11-02
DE102005018274A1 (de) 2006-10-19
DE502006008112D1 (de) 2010-12-02
ATE485708T1 (de) 2010-11-15
ES2354807T3 (es) 2011-03-18
EP1718139A3 (de) 2007-07-11

Similar Documents

Publication Publication Date Title
EP0361193B1 (de) Leiterplatte mit einem spritzgegossenen Substrat
EP0063347B1 (de) Prägefolie zum Aufbringen von Leiterbahnen
DE102006037070B4 (de) Verfahren zur Herstellung einer Platine
EP0361195B1 (de) Leiterplatte mit einem spritzgegossenen Substrat
DE3150880A1 (de) "leitende paste und verfahren zu ihrer herstellung"
DE1521436A1 (de) Verfahren zum Herstellen von metallisierten Wandungen von Durchbruechen in elektrisch isolierenden Materialien
DE4337111A1 (de) Leiterplatte zur Vorbeschichtung mit Lötmetallschichten sowie damit vorbeschichtete Leiterplatte
DE2306236C2 (de) Verfahren zur Herstellung von Schichtschaltungen mit leitenden Schichten auf beiden Seiten eines Keramiksubstrates
DE3111396A1 (de) Leitende paste
DE1244897B (de) Verfahren zum Herstellen gedruckter Schaltungen
DE69532012T2 (de) Einbau von Anschlussstiften in einem Substrat
DE2631904C3 (de) Verfahren zum Herstellen eines mehrschichtigen Metallbandes und nach diesem Verfahren hergestelltes mehrschichtigen Metallband
DE3623093A1 (de) Verfahren zur herstellung von durchverbindungen in leiterplatten oder multilayern mit anorganischen oder organisch-anorganischen isolierschichten
DE3700912C2 (de)
DE10145750A1 (de) Verfahren zur Herstellung einer Metallschicht auf einem Trägerkörper und Trägerkörper mit einer Metallschicht
EP1718139B1 (de) Verfahren zum Herstellen einer Leiterplatte mit Mikrovias und solch eine Leiterplatte
DE3315062A1 (de) Verfahren zur abscheidung von lot auf aluminiummetallmaterial
DE112017002883T5 (de) Verfahren zum Herstellen eines Mehrschichtsubstrats
DE102007025268A1 (de) Kraftfahrzeugenergieleiter
DE102007010518B4 (de) Verfahren zur Abgabe von Schmiermitteln sowie Gaserzeugungselement zur Durchführung des Verfahrens
DE3010610A1 (de) Verfahren zur selektiven verzinnung der loetaugen von gedruckten schaltungen
DE102013020189B4 (de) Druckschablone sowie Verfahren zu deren Herstellung
EP3657914A1 (de) Leiterplatte für ein led-modul, led-modul sowie verfahren zur herstellung derselben
WO2019012050A1 (de) Einpressstift und verfahren zu dessen herstellung
DE202008006750U1 (de) Kontakteinheit

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA HR MK YU

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA HR MK YU

17P Request for examination filed

Effective date: 20071205

17Q First examination report despatched

Effective date: 20080121

AKX Designation fees paid

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

RTI1 Title (correction)

Free format text: METHOD FOR MANUFACTURING A CIRCUIT BOARD WITH MICROVIAS AND SUCH A CIRCUIT BOARD

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: GERMAN

REF Corresponds to:

Ref document number: 502006008112

Country of ref document: DE

Date of ref document: 20101202

Kind code of ref document: P

REG Reference to a national code

Ref country code: CH

Ref legal event code: NV

Representative=s name: ZIMMERLI, WAGNER & PARTNER AG

REG Reference to a national code

Ref country code: SE

Ref legal event code: TRGR

REG Reference to a national code

Ref country code: NL

Ref legal event code: T3

REG Reference to a national code

Ref country code: DK

Ref legal event code: T3

REG Reference to a national code

Ref country code: ES

Ref legal event code: FG2A

Effective date: 20110308

LTIE Lt: invalidation of european patent or patent extension

Effective date: 20101020

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20101020

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20110120

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20110221

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20110220

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20101020

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20101020

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20101020

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20101020

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20101020

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20101020

26N No opposition filed

Effective date: 20110721

BERE Be: lapsed

Owner name: WURTH ELEKTRONIK SCHOPFHEIM G.M.B.H. & CO. KG

Effective date: 20110331

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MC

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20110331

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 502006008112

Country of ref document: DE

Effective date: 20110721

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20101020

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20110331

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CZ

Payment date: 20130320

Year of fee payment: 8

Ref country code: GB

Payment date: 20130321

Year of fee payment: 8

Ref country code: FR

Payment date: 20130408

Year of fee payment: 8

Ref country code: IE

Payment date: 20130322

Year of fee payment: 8

Ref country code: FI

Payment date: 20130313

Year of fee payment: 8

Ref country code: ES

Payment date: 20130326

Year of fee payment: 8

Ref country code: DE

Payment date: 20130321

Year of fee payment: 8

Ref country code: CH

Payment date: 20130322

Year of fee payment: 8

Ref country code: SE

Payment date: 20130321

Year of fee payment: 8

Ref country code: DK

Payment date: 20130320

Year of fee payment: 8

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20110325

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20101020

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 20130320

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: AT

Payment date: 20130313

Year of fee payment: 8

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20101020

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20101020

REG Reference to a national code

Ref country code: CH

Ref legal event code: NV

Representative=s name: WAGNER PATENT AG, CH

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20101020

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 502006008112

Country of ref document: DE

REG Reference to a national code

Ref country code: DK

Ref legal event code: EBP

Effective date: 20140331

REG Reference to a national code

Ref country code: NL

Ref legal event code: V1

Effective date: 20141001

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CZ

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140325

Ref country code: FI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140325

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

REG Reference to a national code

Ref country code: SE

Ref legal event code: EUG

REG Reference to a national code

Ref country code: AT

Ref legal event code: MM01

Ref document number: 485708

Country of ref document: AT

Kind code of ref document: T

Effective date: 20140325

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20140325

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140326

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20141128

REG Reference to a national code

Ref country code: IE

Ref legal event code: MM4A

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 502006008112

Country of ref document: DE

Effective date: 20141001

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140331

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20141001

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140325

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140325

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140331

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140331

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20141001

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140325

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DK

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140331

REG Reference to a national code

Ref country code: ES

Ref legal event code: FD2A

Effective date: 20150729

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: ES

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140326