EP1324170A1 - Circuit with a roughly constant transconductance - Google Patents

Abstract

The transconductance cell (100) consists of two MOS transistors (M1,M1') which are connected through a load (300) and a polarising circuit (200) to potentials (20,21). The polarising circuit uses a current mirror (2.1) and tuned circuit (2.2) to produce a polarising current which varies with temperature such that the temperature variation of the holes or electrons in the transistor channels is compensated

Description

DOMAINE TECHNIQUETECHNICAL AREA

La présente invention est relative à un circuit en technologie MOS à transconductance sensiblement constante, en particulier, un circuit à transconductance avec au moins une cellule à transconductance montée entre deux bornes d'alimentation incluant un transistor MOS. Ces circuits à transconductance souvent appelés convertisseur tension-courant sont largement employés dans les circuits intégrés analogiques notamment dans des montages intégrateurs pour réaliser par exemple des filtres, des oscillateurs, des circuits retardateurs.The present invention relates to a circuit in MOS technology with substantially constant transconductance, in particular, a transconductance circuit with at least one transconductance cell mounted between two supply terminals including a MOS transistor. These transconductance circuits often called voltage-current converter are widely used in analog integrated circuits in particular in assemblies integrators to make, for example filters, oscillators, delay circuits.

ETAT DE LA TECHNIQUE ANTERIEURESTATE OF THE PRIOR ART

De tels circuits à transconductance peuvent comporter des circuits actifs et des résistances R en polysilicium ou diffusées et leur transconductance Gm est fonction du rapport 1/R. Mais la valeur de la résistance R varie avec la température, ce qui rend la valeur de la transconductance instable. De plus la valeur de la résistance dépend du procédé de fabrication. La tolérance sur la valeur de la résistance est de l'ordre de plus ou moins 15 à 20% et cela se répercute sur la transconductance.Such transconductance circuits may include active circuits and resistors R in polysilicon or diffused and their transconductance Gm is a function of the ratio 1 / R. But the value of resistance R varies with temperature, which makes the value of unstable transconductance. In addition, the value of the resistance depends on the manufacturing process. The tolerance on the resistance value is of the order of plus or minus 15 to 20% and this is affects transconductance.

Les circuits à transconductance réalisés en technologie bipolaire ou MOS ont une transconductance Gm qui est proportionnelle à I/V_T ou à I/2Vgt respectivement, I étant le courant délivré par le circuit à transconductance, V_T la tension de seuil et Vgt la tension grille de saturation ('GATE OVERDRIVE VOLTAGE', en anglais) d'un transistor MOS. La transconductance Gm varie notamment comme le courant et celui-ci n'est pas constant et dépend d'une part de la température et d'autre part du procédé de fabrication.The transconductance circuits produced in bipolar or MOS technology have a transconductance Gm which is proportional to I / V _T or to I / 2Vgt respectively, I being the current delivered by the transconductance circuit, V _T the threshold voltage and Vgt the voltage saturation grid ('GATE OVERDRIVE VOLTAGE', in English) of a MOS transistor. The transconductance Gm varies in particular like the current and this one is not constant and depends on the one hand on the temperature and on the other hand of the manufacturing process.

Pourtant, notamment dans les circuits intégrateurs à transconductance, on cherche à ce que cette transconductance Gm soit sensiblement constante, car de sa valeur dépend la constante de temps du circuit. En effet, ces circuits intégrateurs comportent au moins un circuit à transconductance Gm et au moins un condensateur d'intégration C connecté à la sortie du circuit à transconductance et leur constante de temps T est proportionnelle au rapport C/Gm. Il est important que la constante de temps T soit la plus constante possible dans un grand nombre d'applications. On cherche également à ce que cette constante de temps soit connue avec précision et soit donc la plus insensible possible au procédé de fabrication du circuit intégrateur.However, in particular in integrating circuits with transconductance, one seeks that this transconductance Gm is substantially constant, because on its value depends the circuit time constant. Indeed, these integrating circuits include at least one circuit with transconductance Gm and at least one integration capacitor C connected to the output of the transconductance circuit and their time constant T is proportional to the ratio C / Gm. he is important that the time constant T be as constant as possible in a large number of applications. We also try to make this time constant known with precision and therefore be as insensitive as possible to the circuit manufacturing process integrator.

Pour rendre la constante de temps sensiblement constante, on est amené à l'asservir. On mesure la valeur de la constante de temps et l'on corrige cette valeur si la valeur mesurée est différente d'une valeur souhaitée. Le circuit d'asservissement nécessite une horloge de référence, des compteurs, un circuit de détection de phase ou un circuit à boucle de verrouillage de phase pour réaliser la mesure et un réseau de résistances et de condensateurs pour la correction. Ce circuit d'asservissement augmente de façon non négligeable le coût du circuit intégrateur, sa consommation en énergie ainsi que sa taille.To make the time constant substantially constant, we are led to enslave. We measure the value of the time constant and we correct this value if the value measured is different from a desired value. The servo circuit requires a reference clock, counters, phase detection circuit or loop circuit phase lock for measurement and a network of resistors and capacitors for the correction. This control circuit significantly increases the cost of integrating circuit, its energy consumption as well as its size.

EXPOSÉ DE L'INVENTIONSTATEMENT OF THE INVENTION

La présente invention vise justement à réaliser simplement un circuit à transconductance en technologie MOS dont la transconductance est sensiblement constante.The present invention aims precisely to simply realize a circuit transconductance in MOS technology whose transconductance is substantially constant.

Dans ce type de circuit, on s'aperçoit que la transconductance dépend entre autre de la mobilité µ des porteurs majoritaires (électrons ou trous selon le type de transistor MOS) dans le canal du transistor MOS et cette grandeur varie fortement avec la température. L'idée pour rendre la transconductance sensiblement constante est de compenser les variations thermiques de la mobilité µ des porteurs majoritaires.In this type of circuit, we see that the transconductance depends among other things of the mobility µ of the majority carriers (electrons or holes depending on the type of MOS transistor) in the channel of the MOS transistor and this quantity varies greatly with temperature. The idea to make the transconductance substantially constant is to compensate for the variations thermal mobility µ of the majority carriers.

Pour y parvenir la présente invention propose un circuit à transconductance avec au moins une cellule à transconductance montée entre deux bornes d'alimentation incluant au moins un transistor MOS. Il comporte des moyens pour polariser le transistor MOS de la cellule avec un courant de polarisation dont la variation en fonction de la température compense sensiblement celle de la mobilité des porteurs majoritaires dans le canal du transistor MOS de la cellule de manière à rendre sa transconductance sensiblement indépendante de la température.To achieve this, the present invention proposes a transconductance circuit with at least one transconductance cell mounted between two supply terminals including at minus one MOS transistor. It includes means for biasing the MOS transistor of the cell with a bias current whose variation as a function of temperature compensates substantially that of the mobility of the majority carriers in the channel of the MOS transistor of the cell so as to make its transconductance substantially independent of temperature.

Les moyens de polarisation peuvent comporter un miroir de courant relié au transistor MOS de la cellule, ce miroir de courant coopérant avec un circuit d'accord lui-même relié à un générateur de tension de référence, le circuit d'accord comportant un transistor MOS d'accord traversé par le courant de polarisation que le miroir de courant recopie et la tension grille de saturation du transistor MOS d'accord possédant une pente en température sensiblement égale et opposée à celle de la mobilité des porteurs majoritaires dans le canal du transistor MOS de la cellule, cette tension grille de saturation étant obtenue à partir du générateur de tension de référence.The polarization means may include a current mirror connected to the cell MOS transistor, this current mirror cooperating with a tuning circuit itself connected to a reference voltage generator, the tuning circuit comprising a MOS transistor okay crossed by the bias current that the current mirror copies and the voltage saturation grid of the tuning MOS transistor having a temperature slope substantially equal to and opposite to that of the mobility of majority carriers in the cell MOS transistor, this saturation gate voltage being obtained from the reference voltage generator.

Le circuit d'accord peut comporter, de plus, un transistor bipolaire dont l'émetteur est relié à l'une des bornes d'alimentation à travers une résistance, dont la base est reliée au générateur de tension de référence et dont le collecteur est relié d'une part à l'autre borne d'alimentation à travers un montage série avec une diode et une résistance et d'autre part à la grille du transistor MOS d'accord qui est monté entre l'autre borne d'alimentation et le miroir de courant.The tuning circuit may also include a bipolar transistor, the emitter of which is connected to one of the supply terminals through a resistor, the base of which is connected to the reference voltage generator and whose collector is connected on the one hand to the other terminal power supply through a series connection with a diode and a resistor and secondly to the gate of the tuning MOS transistor which is mounted between the other power supply terminal and the current.

Le générateur de tension de référence est destiné à délivrer au circuit d'accord une tension de référence permettant d'obtenir une pente en température telle que celle de la tension grille de saturation du transistor MOS d'accord compense sensiblement celle de la mobilité des porteurs majoritaires dans le transistor MOS de la cellule.The reference voltage generator is intended to deliver to the tuning circuit a reference voltage to obtain a temperature slope such as that of the saturation gate voltage of the tuning MOS transistor substantially compensates for that of the mobility of the majority carriers in the cell's MOS transistor.

Un générateur de tension de référence classique quelconque, par exemple un générateur classique de tension de référence fondée sur la bande d'énergie interdite d'un matériau semi-conducteur, peut être utilisé pour obtenir un générateur de tension de référence présentant les caractéristiques ci-dessus. La tension fournie par un tel générateur classique possède une dépendance en température donnée, en générale comprise entre 0 et 1. Cependant la dépendance en température de la tension grille de saturation du transistor MOS d'accord peut être modifiée selon l'invention pour compenser sensiblement celle de la mobilité des porteurs majoritaires dans le transistor MOS de la cellule.Any conventional reference voltage generator, for example a conventional reference voltage generator based on the energy band prohibited by a semiconductor material, can be used to obtain a reference voltage generator having the above characteristics. The voltage supplied by such a conventional generator has a given temperature dependence, generally between 0 and 1. However, the temperature dependence of the saturation gate voltage of the MOS transistor can be modified according to the invention to substantially compensate for that of mobility majority carriers in the cell's MOS transistor.

Pour cela, le générateur classique est connecté à un pont diviseur incluant par exemple deux résistances, une des deux étant reliée à la sortie du générateur classique et l'autre à une masse, le point milieu entre ces deux résistances étant relié à l'entrée du circuit d'accord, c'est-à-dire à la base du transistor d'accord. En modifiant les valeurs relatives des résistances et par conséquent la valeur de la tension sur le point milieu, la pente en température dans l'émetteur du transistor d'accord peut être modifiée. Ainsi la combinaison entre un générateur de tension de référence classique et un pont diviseur de tension permet d'obtenir que la pente en température de la tension grille de saturation du transistor MOS d'accord compense sensiblement celle de la mobilité des porteurs majoritaires dans le transistor MOS de la cellule.For this, the conventional generator is connected to a divider bridge including by example two resistors, one of the two being connected to the output of the conventional generator and the other to a ground, the midpoint between these two resistors being connected to the input of the circuit tuning, i.e. at the base of the tuning transistor. By changing the relative values of resistances and therefore the value of the voltage at the midpoint, the slope in temperature in the emitter of the tuning transistor can be changed. So the combination between a conventional reference voltage generator and a voltage divider bridge to obtain that the temperature slope of the saturation gate voltage of the MOS transistor agree substantially compensates for that of the mobility of the majority carriers in the transistor MOS of the cell.

Il est aussi possible d'utiliser directement un générateur de tension de référence fournissant une tension permettant une dépendance en température voulue et contrôlée dans le transistor d'accord. Un exemple d'un tel générateur sera présenté.It is also possible to directly use a reference voltage generator providing a voltage allowing a desired and controlled temperature dependence in the tuning transistor. An example of such a generator will be presented.

La cellule à transconductance peut comporter une paire différentielle de transistors MOS dont les grilles forment les entrées du circuit à transconductance et les drains les sorties.The transconductance cell may include a differential pair of transistors MOS whose grids form the inputs of the transconductance circuit and drains the outputs.

Dans un souci de linéarisation, la paire différentielle de transistors MOS peut coopérer avec une résistance de dégénérescence montée entre les sources des transistors MOS de la paire.For the sake of linearization, the differential pair of MOS transistors can cooperate with a degeneration resistor mounted between the sources of the MOS transistors of the pair.

La résistance de dégénérescence peut être réalisée par une paire de transistors MOS, chacun d'entre eux ayant sa grille reliée à la grille de l'un des transistors MOS respectif de la paire différentielle.Degeneration resistance can be achieved by a pair of transistors MOS, each of them having its gate connected to the gate of one of the respective MOS transistors of the differential pair.

La cellule à transconductance peut être montée entre les deux bornes d'alimentation à travers d'un côté les moyens de polarisation et de l'autre un circuit de charge.The transconductance cell can be mounted between the two terminals supply via the polarization means on one side and a load circuit on the other.

Le circuit de charge peut être passif.The charging circuit can be passive.

Dans un autre mode de réalisation, le circuit de charge peut être formé à base de source de courant coopérant avec système d'asservissement de mode commun des sorties du circuit à transconductance.In another embodiment, the charging circuit can be formed based on current source cooperating with common mode servo system of the outputs of the transconductance circuit.

Un autre but de l'invention est de réaliser un circuit intégrateur à partir du circuit précédent et de rendre sa constante de temps sensiblement indépendante de la température et du procédé de fabrication. Un tel circuit intégrateur n'a pas besoin de circuit d'asservissement de la constante de temps. Un tel circuit intégrateur comporte au moins un circuit à transconductance ainsi défini, dont la sortie est connectée à un condensateur d'intégration réalisé à partir de transistor MOS. Another object of the invention is to produce an integrator circuit from the circuit previous one and make its time constant substantially independent of temperature and of the manufacturing process. Such an integrator circuit does not need a servo circuit of the time constant. Such an integrator circuit includes at least one circuit transconductance thus defined, the output of which is connected to an integration capacitor made from MOS transistor.

La présente invention concerne également un filtre qui comporte au moins un tel circuit intégrateur.The present invention also relates to a filter which comprises at least one such integrator circuit.

La présente invention concerne également un circuit retardateur ou un oscillateur qui comportent au moins un tel circuit intégrateur. L'invention peut ainsi être mise en oeuvre dans un appareil destiné à la réception et à la transmission de signaux de radiotélécommunications incluant un circuit de transconductance selon l'invention. Un tel appareil peut par exemple être un téléphone.The present invention also relates to a delay circuit or an oscillator which include at least one such integrator circuit. The invention can thus be implemented in an apparatus for receiving and transmitting radio communications signals including a transconductance circuit according to the invention. Such a device can for example be a telephone.

BRÈVE DESCRIPTION DES DESSINSBRIEF DESCRIPTION OF THE DRAWINGS

La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels :

la figure 1 montre schématiquement un circuit à transconductance en technologie MOS conforme à l'invention ;

la figure 2 montre un schéma d'un circuit à transconductance en technologie MOS conforme à l'invention avec un circuit de charge passif et dans lequel les moyens de polarisation sont détaillés ;

la figure 3 montre un exemple du générateur de tension de référence inclus dans les moyens de polarisation ;

la figure 4 illustre un circuit intégrateur selon l'invention réalisé à partir d'un circuit à transconductance à circuit de charge actif ;

la figure 5 montre la variation de la tension grille de saturation, du courant de polarisation et de la transconductance en fonction de la température dans le circuit intégrateur de la figure 4 ;

les figures 6A, 6B montrent des schémas d'un oscillateur et d'un circuit retardateur réalisés à partir d'un circuit intégrateur selon l'invention.

The present invention will be better understood on reading the description of exemplary embodiments given, by way of purely indicative and in no way limiting, with reference to the appended drawings in which:

FIG. 1 schematically shows a transconductance circuit in MOS technology according to the invention;

FIG. 2 shows a diagram of a transconductance circuit in MOS technology according to the invention with a passive charge circuit and in which the biasing means are detailed;

Figure 3 shows an example of the reference voltage generator included in the biasing means;

FIG. 4 illustrates an integrator circuit according to the invention produced from a transconductance circuit with an active charge circuit;

FIG. 5 shows the variation of the saturation grid voltage, of the bias current and of the transconductance as a function of the temperature in the integrator circuit of FIG. 4;

FIGS. 6A, 6B show diagrams of an oscillator and a delay circuit produced from an integrator circuit according to the invention.

Les éléments identiques sont désignés par les mêmes caractères de référence.Identical elements are designated by the same reference characters.

EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERSDETAILED PRESENTATION OF PARTICULAR EMBODIMENTS

On va maintenant s'intéresser à un exemple de circuit à transconductance en technologie MOS selon l'invention. La figure 1 représente de manière très schématique un circuit à transconductance en technologie MOS conforme à l'invention. Ce circuit à transconductance comporte entre une première borne d'alimentation 20 portée à un potentiel haut Vcc et une seconde borne d'alimentation 21 portée à un potentiel bas Vee, généralement la masse, au moins une cellule à transconductance 100 avec au moins un transistor MOS. Dans l'exemple la cellule à transconductance 100 est représentée sous la forme d'une paire différentielle de transistors MOS M1, M1' et elle est reliée à l'une des bornes d'alimentation 21 par l'intermédiaire de moyens de polarisation 200 et à l'autre borne d'alimentation 20 par l'intermédiaire d'un circuit de charge 300. Le circuit de charge 300 peut être passif ou actif comme on le verra ultérieurement. D'autres configurations de la cellule à transconductance sont possibles comme par exemple celle illustrée sur la figure 4, la paire différentielle de transistors MOS est une configuration des plus simples.We will now focus on an example of a transconductance circuit in MOS technology according to the invention. Figure 1 very schematically shows a transconductance circuit in MOS technology according to the invention. This circuit transconductance comprises between a first supply terminal 20 brought to a potential high Vcc and a second supply terminal 21 brought to a low potential Vee, generally ground, at least one transconductance cell 100 with at least one MOS transistor. In example the transconductance cell 100 is represented in the form of a pair differential of MOS transistors M1, M1 'and it is connected to one of the supply terminals 21 by means of polarization 200 and to the other supply terminal 20 by through a charging circuit 300. The charging circuit 300 can be passive or active as we will see later. Other configurations of the transconductance cell are possible such as that illustrated in FIG. 4, the differential pair of transistors MOS is a very simple configuration.

Selon une caractéristique de l'invention les moyens de polarisation 200 délivrent aux transistors MOS de la cellule à transconductance 100 un courant de polarisation dont la variation avec la température compense sensiblement celle de la mobilité des porteurs majoritaires dans le canal des transistors MOS de la cellule 100 de manière à ce que la transconductance Gm du circuit soit sensiblement constante et indépendante de la température.According to a characteristic of the invention, the polarization means 200 deliver to the MOS transistors of the transconductance cell 100 a bias current whose variation with temperature appreciably compensates for that of carrier mobility majority in the channel of the MOS transistors of cell 100 so that the transconductance Gm of the circuit is substantially constant and independent of temperature.

Le courant de polarisation circulant dans les transistors MOS de la cellule à transconductance 100 qui fonctionnent en régime de saturation est de la forme Id = ½(µC_oxW/L)(Vgs - V_T)² avec µ mobilité des porteurs majoritaires, C_ox capacité par unité de surface de la couche d'oxyde des transistors MOS, W/L rapport de la largeur W du canal sur sa longueur L, Vgs tension grille-source et V_T tension de seuil du transistor. La transconductance s'exprime par :
   Gm= dId/dVgs à saturation soit
   Gm= (µC_oxW/L)(Vgs - V_T), la différence Vgs-V_T correspondant à Vgt ou tension grille de saturation des transistors MOS M1, M1'.The bias current flowing in the MOS transistors of the transconductance cell 100 which operate in saturation mode is of the form Id = ½ (µC _ox W / L) (Vgs - V _T ) ² with µ mobility of the majority carriers, C _ox capacity per unit area of the oxide layer of the MOS transistors, W / L ratio of the width W of the channel over its length L, Vgs gate-source voltage and V _T transistor threshold voltage. Transconductance is expressed by:
Gm = dId / dVgs at saturation either
Gm = (µC _ox W / L) (Vgs - V _T ), the difference Vgs-V _T corresponding to Vgt or grid voltage saturation of the MOS transistors M1, M1 '.

Dans cette expression la valeur de la mobilité µ des porteurs majoritaires varie fortement avec la température, par contre elle est sensiblement indépendante du procédé de fabrication. En compensant cette variation à l'aide de la tension grille de saturation Vgt, on arrive à rendre la transconductance sensiblement indépendante de la température.In this expression the value of the mobility µ of the majority carriers varies strongly with temperature, on the other hand it is substantially independent of the process of manufacturing. By compensating for this variation using the saturation grid voltage Vgt, we manages to make the transconductance substantially independent of temperature.

Les dimensions géométriques du canal des transistors MOS sont parfaitement maítrisées lors de la fabrication. La valeur de la capacité C_ox de l'épaisseur d'oxyde par contre dépend du procédé de fabrication et pourra varier pour des circuits à transconductance appartenant à des lots différents.The geometrical dimensions of the channel of the MOS transistors are perfectly controlled during manufacture. The value of the capacitance C _ox of the oxide thickness on the other hand depends on the manufacturing process and may vary for transconductance circuits belonging to different batches.

On va voir maintenant comment réaliser les moyens de polarisation 200. Ils peuvent être réalisés par un miroir de courant 2.1 qui coopère avec un circuit d'accord 2.2, lui-même relié à un générateur de tension de référence 2.3, le circuit d'accord 2.2 comportant un transistor MOS M7 d'accord traversé par le courant de polarisation que le miroir de courant recopie et dont la tension grille de saturation possède une pente en température sensiblement égale et opposée à celle de la mobilité des porteurs majoritaires dans le canal des transistors MOS de la cellule à transconductance 100, cette tension grille de saturation étant obtenue à partir du générateur de tension de référence.We will now see how to make the polarization means 200. They can be realized by a current mirror 2.1 which cooperates with a tuning circuit 2.2, itself connected to a reference voltage generator 2.3, the tuning circuit 2.2 comprising a MOS M7 transistor of agreement crossed by the bias current as the current mirror recopy and whose saturation grid voltage has a significantly temperature slope equal and opposite to that of the mobility of majority carriers in the transistor channel MOS of the transconductance cell 100, this saturation grid voltage being obtained at from the reference voltage generator.

On peut se référer à la figure 2 qui montre en détails le miroir de courant 2.1 et le circuit d'accord 2.2. Deux exemples de modes de réalisation du générateur de tension 2.3 de référence sont montrés sur les figures 3a et 3b. Le générateur de la figure 3b est décrit en détails dans la demande de brevet français No. 01 16573 déposée le 20 Décembre 2001 au nom de la Demanderesse.We can refer to Figure 2 which shows in detail the current mirror 2.1 and the tuning circuit 2.2. Two examples of embodiments of the voltage generator 2.3 of reference are shown in Figures 3a and 3b. The generator of FIG. 3b is described in details in French patent application No. 01 16573 filed on December 20, 2001 at name of the Applicant.

On remarquera que, sur cette figure 2, le circuit de charge 300 est passif et est formé d'une résistance R31, R32 reliée respectivement entre l'une des bornes d'alimentation 20 et les drains des transistors M1, M1' de la paire différentielle 100. Dans l'exemple, les transistors M1, M1' de la paire différentielle 100 sont des transistors MOS à canal N mais ils pourraient être à canal P moyennant les inversions appropriées.It will be noted that, in this FIG. 2, the charging circuit 300 is passive and is formed of a resistor R31, R32 connected respectively between one of the supply terminals 20 and the drains of the transistors M1, M1 'of the differential pair 100. In the example, the transistors M1, M1 'of the differential pair 100 are N-channel MOS transistors but they could be P-channel with appropriate inversions.

Les sources des transistors M1, M1' de la paire différentielle 100 sont reliées aux moyens de polarisation 200. Les grilles des transistors M1, M1' de la paire différentielle forment l'entrée e1, e1' du circuit à transconductance tandis que la sortie s1, s1' se fait sur les drains des transistors M1, M'1 de la paire différentielle 100 qui sont eux reliés au circuit de charge 300.The sources of the transistors M1, M1 'of the differential pair 100 are connected to the polarization means 200. The gates of the transistors M1, M1 'of the differential pair form the input e1, e1 'of the transconductance circuit while the output s1, s1' is done on the drains transistors M1, M'1 of the differential pair 100 which are themselves connected to the load circuit 300.

Le miroir de courant 2.1 comporte un transistor MOS asservi M61, M62 relié à chacun des transistors MOS M1, M1' de la paire différentielle de transistors 100 et un transistor MOS maítre M6 relié au transistor MOS M7 d'accord du circuit d'accord 2.2.The current mirror 2.1 comprises a controlled MOS transistor M61, M62 connected to each of the MOS transistors M1, M1 'of the differential pair of transistors 100 and a transistor MOS master M6 connected to the MOS transistor M7 tuning of the tuning circuit 2.2.

On va voir maintenant plus en détails le circuit d'accord 2.2. Il comporte un transistor bipolaire Q13 dont l'émetteur est relié à l'une des bornes d'alimentation 21 à travers une résistance R13, dont la base est reliée au générateur de tension de référence 2.3 et dont le collecteur est relié à la grille du transistor MOS M7 d'accord d'une part et d'autre part à l'autre borne d'alimentation 20 à travers un montage série formé d'une résistance R14 et d'une diode, représentée par un transistor MOS M8 monté en diode, c'est à dire dont la grille est reliée au drain. Plus précisément, la source du transistor MOS M8 est reliée à l'autre borne d'alimentation 20, son drain étant relié à la résistance R14 et à sa grille.We will now see in more detail the tuning circuit 2.2. It has a bipolar transistor Q13, the emitter of which is connected to one of the supply terminals 21 through a resistor R13, the base of which is connected to the reference voltage generator 2.3 and the collector is connected to the gate of the MOS transistor M7 ok on the one hand and on the other hand to the other supply terminal 20 through a series connection formed by a resistor R14 and a diode, represented by a MOS transistor M8 mounted as a diode, i.e. the gate of which is connected to the drain. More precisely, the source of the MOS transistor M8 is connected to the other terminal supply 20, its drain being connected to the resistor R14 and to its grid.

Le générateur de tension de référence 2.3 impose sur la base du transistor bipolaire Q13 une tension Vref dont la variation avec la température est choisie pour que la tension grille de saturation Vgt du transistor MOS M7 d'accord relié au miroir de courant 2.1 ait la pente en température appropriée pour contrecarrer celle de la mobilité des porteurs majoritaires dans le canal des transistors MOS M1, M1' de la cellule à transconductance 100. De par leur fabrication le point d'opération de tous les transistors est dans la région de forte inversion, c'est-à-dire que la tension grille de saturation est égale à Vgt<VDS.The reference voltage generator 2.3 imposes on the base of the transistor bipolar Q13 a voltage Vref whose variation with temperature is chosen so that the saturation grid voltage Vgt of the MOS transistor M7 of tuning connected to the current mirror 2.1 a the appropriate temperature slope to counteract that of carrier mobility majority in the channel of the MOS transistors M1, M1 ′ of the transconductance cell 100. From by their manufacture the point of operation of all the transistors is in the region of strong inversion, that is to say that the grid saturation voltage is equal to Vgt <VDS.

On va voir comment s'exprime la tension grille de saturation Vgt du transistor MOS M7 d'accord relié au miroir de courant 2.1.We will see how the saturation gate voltage Vgt of the MOS transistor is expressed M7 of agreement connected to the current mirror 2.1.

Vgt(M7) = Vgs(M7) - V_T avec Vgs(M7) tension grille source du transistor MOS M7 d'accord et V_T tension de seuil du transistor MOS M7 d'accord.Vgt (M7) = Vgs (M7) - V _T with Vgs (M7) source gate voltage of the tuning MOS transistor M7 and V _T threshold voltage of the tuning MOS transistor M7.

On peut encore exprimer Vgt(M7) de la manière suivante :
   Vgs(M7) = V(R14) + Vgs(M8) avec V(R14) tension aux bornes de la résistance R14 et Vgs(M8) tension grille source du transistor MOS M8 monté en diode. We can also express Vgt (M7) as follows:
Vgs (M7) = V (R14) + Vgs (M8) with V (R14) voltage across the resistor R14 and Vgs (M8) source gate voltage of the M8 MOS transistor diode.

Or Vgs(M8) ≈ V_T car la tension grille à saturation du transistor MOS M8 est très petite. On peut alors simplifier et assimiler la tension grille à saturation Vgt(M7) du transistor MOS M7 d'accord à la tension V(R14) aux bornes de la résistance R14 :
   Vgt(M7) ≈ V(R14).However Vgs (M8) ≈ V _T because the gate voltage at saturation of the MOS transistor M8 is very small. We can then simplify and assimilate the saturated gate voltage Vgt (M7) of the MOS transistor M7 in accordance with the voltage V (R14) across the resistor R14:
Vgt (M7) ≈ V (R14).

En ajustant la valeur et la pente en température de la tension Vref délivrée par le générateur de tension de référence 2.3 et les valeurs des résistances R13 et R14, il est aisé d'obtenir pour la tension Vgt(M7) une valeur et une pente souhaitées pour rendre la transconductance du circuit à transconductance sensiblement indépendante de la température.By adjusting the value and the temperature slope of the voltage Vref delivered by the reference voltage generator 2.3 and the resistance values R13 and R14, it is easy obtain for the voltage Vgt (M7) a desired value and slope to make the transconductance of the transconductance circuit substantially independent of temperature.

Nous allons maintenant présenter une manière extrêmement simple et homogène de comparer les pentes en température des différents composants électroniques qui nous intéressent. Plusieurs unités sont fréquemment employées pour désigner des pentes en température, s'il s'agit de résistances, on l'exprime en ppm/°C alors que pour la tension base émetteur Vbe d'un transistor bipolaire, elle vaut environ - 2 mV/°C et pour la mobilité des porteurs majoritaires elle varie en T ^-1,5.We will now present an extremely simple and homogeneous way of comparing the temperature slopes of the various electronic components which interest us. Several units are frequently used to designate temperature slopes, in the case of resistors, it is expressed in ppm / ° C whereas for the base emitter voltage Vbe of a bipolar transistor, it is worth approximately - 2 mV / ° C and for the mobility of majority carriers it varies in T ^-1.5 .

Posons la grandeur sans dimension t telle que :
   T = (T - T₀)/T₀, avec T température considérée et T₀ température de référence par exemple égale à 25°C. Les valeurs de t suivantes sont obtenues par rapport aux températures T courantes :

T = - 1 pour T = -273°C ou 0°K

T = -1/4 pour T = - 50°C

T = 0 pour T = 25°C

T = +1/4 pour T = 100°C

Let us put the dimensionless quantity t such that:
T = (T - T ₀ ) / T ₀ , with T temperature considered and T ₀ reference temperature for example equal to 25 ° C. The following t values are obtained with respect to the current temperatures T:

T = - 1 for T = -273 ° C or 0 ° K

T = -1/4 for T = - 50 ° C

T = 0 for T = 25 ° C

T = +1/4 for T = 100 ° C

Une tension peut s'exprimer de la manière suivante en fonction de la grandeur t :
   V = V₀(a + bt + ct²) avec V₀ valeur de la tension à la température de référence T₀ et a, b, c des coefficients. La pente en température au premier ordre est donnée par :
   α1 = b/a et la pente en température au second ordre est donnée par α2 = c/a.A voltage can be expressed as follows depending on the magnitude t:
V = V ₀ (a + bt + ct ² ) with V ₀ value of the voltage at the reference temperature T ₀ and a, b, c of the coefficients. The first order temperature slope is given by:
α1 = b / a and the second order temperature slope is given by α2 = c / a.

Pour une tension proportionnelle à la température absolue (connue sous la dénomination de tension PTAT, PTAT étant l'abréviation anglo-saxonne pour Proportionnal To Absolute Temperature) on peut écrire :
   V_PTAT = V_PTAT0(1 + t) et pour une tension base-émetteur d'un transistor bipolaire :
   V_BE = V_BE0(1 - t/2) avec V_PTAT0 et V_BE0 tensions à la température de référence. Pour un transistor bipolaire V_BE0 = 0,8V.For a voltage proportional to the absolute temperature (known as the voltage PTAT, PTAT being the English abbreviation for Proportional To Absolute Temperature) we can write:
V _PTAT = V _PTAT0 (1 + t) and for a base-emitter voltage of a bipolar transistor:
V _BE = V _BE0 (1 - t / 2) with V _PTAT0 and V _BE0 voltages at the reference temperature. For a bipolar transistor V _BE0 = _0.8V .

On en déduit que la pente en température d'un circuit dont la tension est proportionnelle à la température absolue est de 1 tandis que la pente en température de la tension base-émetteur d'un transistor bipolaire est de - 0,5.We deduce that the temperature slope of a circuit whose voltage is proportional to the absolute temperature is 1 while the temperature slope of the base-emitter voltage of a bipolar transistor is -0.5.

Quant aux résistances selon leurs valeurs, avec cette notation, leurs pentes peuvent varier négativement ou positivement et prendre la valeur 0. La mobilité µ des porteurs majoritaires a une pente de -1,5. As for resistances according to their values, with this notation, their slopes can vary negatively or positively and take the value 0. The mobility µ of the carriers majority has a slope of -1.5.

Dans la majorité des cas le terme α2 peut être considéré comme négligeable sauf pour le gain en courant β des transistors bipolaires.In the majority of cases the term α2 can be considered negligible except for the gain in current β of the bipolar transistors.

Avec ce qui précède, on cherche à ce que la pente de la tension grille de saturation Vgt(M7) du transistor MOS M7 d'accord soit sensiblement égale à +1,5 pour compenser celle de la mobilité µ des porteurs majoritaires qui est de -1,5.With the above, we try to ensure that the slope of the saturation grid voltage Vgt (M7) of the MOS transistor M7 of agreement is substantially equal to +1.5 to compensate for that of the mobility µ of the majority carriers which is -1.5.

On va maintenant décrire en référence à la figure 3 deux exemples de générateur de tension de référence 2.3 qui va fournir sur la base du transistor bipolaire Q13 du circuit d'accord 2.2 une tension de référence Vref dont la pente en température est ajustée pour obtenir la pente en température voulue au niveau de la tension grille de saturation Vgt(M7) du transistor MOS M7 d'accord.We will now describe with reference to Figure 3 two examples of generator of reference voltage 2.3 which will supply on the basis of the bipolar transistor Q13 of the circuit agree 2.2 a reference voltage Vref whose temperature slope is adjusted for obtain the desired temperature slope at the saturation grid voltage Vgt (M7) of the MOS transistor M7 agree.

Le générateur de tension de référence Vref 2.3 de la figure 3A se compose d'un générateur de tension de référence classique CVG et fournissant une tension VB ayant une dépendance en température qui peut être quelconque. Souvent, cette dépendance est nulle mais elle peut être modifiée selon l'invention. De plus, avantageusement, le générateur classique CVG délivre une tension de référence fondée sur la bande d'énergie interdite d'un matériau semi-conducteur. Un pont diviseur incluant par exemple deux résistances R110 et R111 est connecté à la sortie du générateur de référence CVG. Une des deux résistances R110 a une de ses bornes reliée à la sortie du générateur classique CVG qui délivre la tension VB et l'autre résistance a une de ces bornes reliée à un potentiel bas Vee, généralement la masse. Les deux résistances R110 et R111 ont un point commun au niveau duquel se fait la sortie du générateur de tension de référence 2.3. En modifiant les valeurs relatives des résistances, la tension Vref en sortie du générateur 2.3 par cette combinaison d'un générateur classique CVG et d'un pont diviseur R110, R111 peut être choisie de manière à ce que la pente en température dans le transistor d'accord compense celle de la mobilité µ des porteurs majoritaires qui est de -1,5. En effet, lorsque la pente en température de la tension VB est nulle, R110=R111/8 permet d'obtenir une pente en température de 1,5 qui, nous le verrons est particulièrement avantageuse.The reference voltage generator Vref 2.3 of Figure 3A consists of a conventional reference generator CVG and supplying a voltage VB having a temperature dependence which can be arbitrary. Often this dependence is zero but it can be modified according to the invention. In addition, advantageously, the generator classic CVG delivers a reference voltage based on the forbidden energy band of a semiconductor material. A divider bridge including for example two resistors R110 and R111 is connected to the output of the CVG reference generator. One of the two R110 resistors has one of its terminals connected to the output of the conventional generator CVG which delivers the voltage VB and the other resistor has one of these terminals connected to a low potential Vee, generally the ground. The two resistors R110 and R111 have a common point at which the output of the reference voltage generator 2.3. By modifying the relative values of the resistances, the voltage Vref at the output of generator 2.3 by this combination of a conventional generator CVG and a divider R110, R111 can be chosen so that the slope in temperature in the tuning transistor compensates for that of the mobility µ of the carriers majority which is -1.5. Indeed, when the temperature slope of the voltage VB is zero, R110 = R111 / 8 makes it possible to obtain a temperature slope of 1.5 which, as we will see, is particularly advantageous.

La figure 3B propose un exemple détaillé d'un générateur de tension de référence amélioré permettant la délivrance d'une tension dont la dépendance en température est contrôlée. Le générateur de tension de référence Vref 2.3 de la figure 3B se compose d'un étage d'entrée 1 à deux branches 10, 11 montées entre les deux bornes d'alimentation 20, 21. Dans chacune des branches 10, 11 se trouve au moins transistor bipolaire Q1, Q2 et ces transistors n'ont pas la même taille d'émetteur. Ce circuit d'entrée 1 combine une tension base émetteur d'un des transistors bipolaires Q2 avec une tension proportionnelle à la température absolue. Plus précisément, les deux transistors Q1, Q2 ont leur base commune, leurs collecteurs reliés à la borne d'alimentation 20 portée au potentiel Vcc par l'intermédiaire d'une résistance R2, R3 respectivement. L'émetteur du premier transistor Q1 est relié à l'autre borne d'alimentation 21 via un montage série 12 de deux résistances R1, R0. L'émetteur du second transistor Q2 est relié à l'autre borne d'alimentation 21 via l'une R0 des résistances du montage série 12. On suppose que la surface d'émetteur du premier transistor Q1 est égale à n (n entier supérieur à un) fois celle du second transistor Q2. Par exemple, n peut être égal à 8.Figure 3B provides a detailed example of a reference voltage generator improved allowing the delivery of a voltage whose temperature dependence is controlled. The reference voltage generator Vref 2.3 of Figure 3B consists of a input stage 1 with two branches 10, 11 mounted between the two supply terminals 20, 21. In each of the branches 10, 11 there is at least bipolar transistor Q1, Q2 and these transistors do not have the same size of transmitter. This input circuit 1 combines a base voltage emitter of one of the bipolar Q2 transistors with a voltage proportional to the temperature absolute. More precisely, the two transistors Q1, Q2 have their common base, their collectors connected to the supply terminal 20 brought to the potential Vcc via a resistor R2, R3 respectively. The emitter of the first transistor Q1 is connected to the other terminal supply 21 via a series 12 mounting of two resistors R1, R0. The transmitter of the second transistor Q2 is connected to the other supply terminal 21 via one R0 of the resistors of the assembly series 12. We assume that the emitter area of the first transistor Q1 is equal to n (n integer greater than a) times that of the second transistor Q2. For example, n can be equal to 8.

Cet étage d'entrée 1 coopère avec un amplificateur opérationnel 2 qui comporte un étage amplificateur différentiel 13, un étage de sortie 14, un circuit de compensation 16.This input stage 1 cooperates with an operational amplifier 2 which includes a differential amplifier stage 13, an output stage 14, a compensation circuit 16.

L'étage de sortie 14 délivre la tension de référence Vref, il est relié par une boucle 3 à l'étage d'entrée 1 au niveau de la base commune des deux transistors Q1, Q2 de l'étage d'entrée 1.The output stage 14 delivers the reference voltage Vref, it is connected by a loop 3 at the input stage 1 at the level of the common base of the two transistors Q1, Q2 of the stage input 1.

L'étage amplificateur différentiel 13 comporte une paire de transistors Q6, Q7 différentielle 15 reliée à l'étage d'entrée 1 et montée entre les deux bornes d'alimentation 20, 21 par l'intermédiaire d'un circuit de source 17 et d'un circuit de charge 18. Plus précisément, les bases des deux transistors Q6, Q7 forment les deux entrées différentielles de l'étage 13. La base du transistor Q6 est reliée à la branche 11 au niveau du collecteur du transistor Q2, la base du transistor Q7 est reliée à la branche 10 au niveau du collecteur du transistor Q1. Les émetteurs des transistors Q6, Q7 sont reliés entre eux. Ils sont reliés à la borne d'alimentation 21 portée au potentiel Vee par le circuit de source 17 qui est un circuit actif. Les circuits de source 17 et de charge 18 comportent des moyens de régulation R8, R9 pour, même lorsque la boucle 3 est ouverte, réguler la tension de référence Vref, cette dernière étant ajustée de manière sensiblement indépendante du procédé de fabrication, des variations de la tension d'alimentation Vcc-Vee et avec une pente en température prédéterminée.The differential amplifier stage 13 comprises a pair of transistors Q6, Q7 differential 15 connected to the input stage 1 and mounted between the two supply terminals 20, 21 via a source circuit 17 and a load circuit 18. More precisely, the bases of the two transistors Q6, Q7 form the two differential inputs of stage 13. The base of transistor Q6 is connected to branch 11 at the collector of transistor Q2, the base of transistor Q7 is connected to branch 10 at the collector of transistor Q1. The emitters of transistors Q6, Q7 are interconnected. They are connected to the power terminal 21 brought to the potential Vee by the source circuit 17 which is an active circuit. The circuits of source 17 and load 18 include regulation means R8, R9 for, even when the loop 3 is open, regulate the reference voltage Vref, the latter being adjusted by substantially independent of the manufacturing process, variations in voltage Vcc-Vee power supply and with a predetermined temperature slope.

Le circuit de source 17 comporte en série une diode, représentée par un transistor Q9 branché en diode, et une résistance R9 faisant partie des moyens de régulation. La résistance R9 est reliée aux émetteurs communs des transistors Q6, Q7 de la paire différentielle 15. Les collecteurs des deux transistors Q6, Q7 sont reliés chacun à la borne d'alimentation 20 portée au potentiel Vcc par l'intermédiaire du circuit de charge 18. Ce circuit de charge 18 comporte une résistance R8, faisant partie des moyens de régulation, montée entre le collecteur du transistor Q7 de la paire différentielle et la borne d'alimentation 20. Le collecteur de l'autre transistor Q6 de la paire différentielle 15 est directement relié à la borne d'alimentation 20. L'étage de sortie 14 est relié en un premier noeud A au circuit de charge 18, au niveau du collecteur du transistor Q7. Les moyens de régulation des circuits de source 17 et de charge 18 de par leur configuration imposent que la tension apparaissant au premier noeud A soit pratiquement indépendante de variations de la tension d'alimentation Vcc-Vee.The source circuit 17 comprises in series a diode, represented by a transistor Q9 connected by diode, and a resistor R9 forming part of the regulation means. The resistor R9 is connected to the common emitters of the transistors Q6, Q7 of the differential pair 15. The collectors of the two transistors Q6, Q7 are each connected to the supply terminal 20 brought to potential Vcc via the charging circuit 18. This charging circuit 18 includes a resistor R8, part of the regulation means, mounted between the collector of the transistor Q7 of the differential pair and the supply terminal 20. The collector of the other transistor Q6 of the differential pair 15 is directly connected to the terminal supply 20. The output stage 14 is connected in a first node A to the charging circuit 18, at the collector of transistor Q7. The means for regulating the source circuits 17 and of load 18 by their configuration impose that the tension appearing at the first node A is practically independent of variations in the supply voltage Vcc-Vee.

En effet, le rapport des résistances R9 et R8 des moyens de régulation est choisi de telle manière qu'une variation δ(Vcc-Vee) de la tension d'alimentation entraíne sensiblement la même variation δ(Vcc-Vee) sur le circuit de source 17 et sur le circuit de charge 18 aux bornes de la résistance de charge R8 et ce quelle que soit la température. En conséquence, le premier noeud A ne varie pas en tension lors d'une variation de la tension d'alimentation. Le rapport des résistances R8/R9 des moyens de régulation est choisi de telle manière que le gain en mode commun des résistances R2, R3 soit ajusté à la valeur -1. Ceci est réalisé lorsque le rapport des valeurs des résistances R8/R9 vaut approximativement 2, le courant dans la résistance R9 étant sensiblement égal à deux fois celui traversant la résistance de charge R8. De plus, le circuit de source 17 est configuré pour générer un courant sensiblement indépendant de la température, ce qui revient à dire que la résistance R9 est ajustée pour que la tension à ses bornes soit sensiblement indépendante de la température. Cela est vérifié pour toutes les températures si l'ajustement suivant est réalisé au niveau de l'étage d'entrée 1.Indeed, the ratio of resistances R9 and R8 of the regulation means is chosen in such a way that a variation δ (Vcc-Vee) of the supply voltage results appreciably the same variation δ (Vcc-Vee) on the source circuit 17 and on the load circuit 18 aux load resistor R8 terminals whatever the temperature. Consequently, the first node A does not vary in voltage during a variation of the supply voltage. The ratio of resistances R8 / R9 of the regulation means is chosen in such a way that the gain in common mode of resistors R2, R3 is adjusted to the value -1. This is achieved when the ratio of the resistance values R8 / R9 is approximately 2, the current in the resistance R9 being substantially equal to twice that crossing the load resistance R8. In addition, the source circuit 17 is configured to generate a current substantially independent of temperature, which means that the resistance R9 is adjusted so that the voltage across its terminals is substantially independent of the temperature. This is checked for all temperatures if the next adjustment is made at input stage 1.

La tension V_R9 aux bornes de la résistance R9 s'exprime par : VR9 = (Vcc - Vee) - (VR3 + VBE(Q6) + VBE(Q9)) VR9 = (Vcc - Vee) - (VR3 + 2VBE) The voltage V _R9 across the resistor R9 is expressed by: V R9 = (Vcc - Vee) - (V R3 + V BE (Q6) + V BE (Q9)) V R9 = (Vcc - Vee) - (V R3 + 2V BE )

Le terme (V_R3 + 2V_BE) doit alors être sensiblement indépendant de la température, cela arrive s'il est égal à deux fois la tension présente à la liaison entre la boucle 3 et l'étage de sortie 14, par exemple et si la pente en température de la résistance de sommet R3 compense celles des deux tensions base-émetteur des transistors Q6 et Q9. Cela permet de rendre le générateur de tension de référence sensiblement insensible au procédé de fabrication. Avec la notation expliquée antérieurement, la pente en température de la résistance R3 est sensiblement égale à un et celle de la tension aux bornes de la résistance R9 sensiblement égale à zéro. Les deux résistances R2, R3 de collecteur de l'étage d'entrée 1 sont identiques.The term (V _R3 + 2V _BE ) must then be substantially independent of the temperature, this happens if it is equal to twice the voltage present at the connection between the loop 3 and the output stage 14, for example and if the temperature slope of the peak resistance R3 compensates for those of the two base-emitter voltages of the transistors Q6 and Q9. This makes the reference voltage generator substantially insensitive to the manufacturing process. With the notation explained previously, the temperature slope of the resistor R3 is substantially equal to one and that of the voltage across the resistor R9 substantially equal to zero. The two resistors R2, R3 of the collector of the input stage 1 are identical.

L'étage de sortie 14 comporte un circuit suiveur 22 avec un transistor Q5 dont l'émetteur est relié à la borne d'alimentation 21 à travers un pont de résistances R110, R111. La base du transistor Q5 est reliée au premier noeud A tandis que l'émetteur du transistor Q5 est relié à la boucle 3 lorsqu'elle est fermée au niveau d'un second noeud B. La résistance R110 est reliée à l'émetteur du transistor Q5, la résistance R111 est reliée à la borne d'alimentation 21. Les deux résistances R110 et R111 ont un point commun C au niveau duquel se fait la sortie du générateur de tension de référence 2.3. On retrouve ici sous une forme plus élaborée l'utilisation d'un pont diviseur.The output stage 14 comprises a follower circuit 22 with a transistor Q5 of which the transmitter is connected to the power supply terminal 21 through a resistor bridge R110, R111. The base of transistor Q5 is connected to the first node A while the emitter of transistor Q5 is connected to loop 3 when it is closed at a second node B. Resistor R110 is connected to the emitter of transistor Q5, the resistor R111 is connected to the supply terminal 21. The two resistors R110 and R111 have a common point C at which the output of the reference voltage generator 2.3. We find here in a more elaborate form the use of a divider bridge.

L'étage de sortie 14 comporte de plus un circuit de réglage 24 qui génère un courant dont la pente en température est sensiblement égale à +1,5 et cette pente est ajustée par les valeurs des résistances R110, R111 du pont diviseur et plus particulièrement par le rapport (R110 + R111)/R111. En donnant à ce rapport sensiblement la valeur 8/9, le courant traversant la résistance R12 possède sensiblement une pente de +1,5. Ce circuit de réglage 24 comporte un transistor Q12 dont l'émetteur est relié à la borne d'alimentation 21 à travers une résistance R12, dont le collecteur est relié au premier noeud A et au collecteur du circuit de compensation 16 et dont la base est reliée au circuit suiveur 22. La base du transistor Q12 est reliée au point commun C et c'est au niveau de la base du transistor Q12 que se fait la sortie du générateur de tension de référence. The output stage 14 further comprises an adjustment circuit 24 which generates a current whose temperature slope is substantially equal to +1.5 and this slope is adjusted by the values of resistors R110, R111 of the divider bridge and more particularly by the ratio (R110 + R111) / R111. By giving this ratio substantially the value 8/9, the current crossing resistance R12 has a substantially +1.5 slope. This adjustment circuit 24 comprises a transistor Q12, the emitter of which is connected to the supply terminal 21 through a resistor R12, the collector of which is connected to the first node A and to the collector of the compensation 16 and whose base is connected to the follower circuit 22. The base of transistor Q12 is connected to the common point C and it is at the base of the transistor Q12 that the output of the reference voltage generator.

Le courant qui circule dans le circuit de réglage 24 va être recopié dans l'ensemble Q13, R13 du circuit d'accord 2.2 décrit sur la figure 2. En effet cet ensemble Q13, R13 forme un miroir de courant avec le circuit de réglage 24. Les résistances R13 et R12 sont les mêmes.The current flowing in the adjustment circuit 24 will be copied throughout Q13, R13 of the tuning circuit 2.2 described in FIG. 2. Indeed this set Q13, R13 forms a current mirror with adjustment circuit 24. The resistors R13 and R12 are the same.

Avec un tel circuit de réglage 24, la pente en température au niveau du point commun C qui correspond à la sortie du générateur de tension de référence 2.3 doit être sensiblement égale à zéro. Pour y parvenir, on va voir maintenant l'action du circuit de compensation 16 et du circuit de réglage 24 sur la pente en température au premier noeud A.With such an adjustment circuit 24, the temperature slope at the point common C which corresponds to the output of the reference voltage generator 2.3 must be substantially equal to zero. To achieve this, we will now see the action of the circuit of compensation 16 and of the adjustment circuit 24 on the temperature slope at the first node A.

La pente en température de la tension au premier noeud A doit être sensiblement égale et opposée à celle apportée par le transistor Q5 de l'étage de sortie 14 pour obtenir la compensation en pente au point commun C. Il en résulte que la pente en température de la tension au premier noeud A doit être égale sensiblement à 0,5 puisque la pente en température d'une tension base émetteur d'un transistor bipolaire est de -0,5. Cette pente est conditionnée par celle du circuit de source 17 et par celle du circuit de compensation 16 associé au circuit de réglage 24. Ces trois circuits comportent chacun un transistor bipolaire Q9, Q10, Q12 dont la pente en température est imposée et égale à sensiblement -0,5 et une résistance R9, R10, R12 qu'il suffit d'ajuster pour imposer celle du circuit de charge 18. La pente en température du circuit de compensation 16 coopérant avec le circuit de réglage 24 prend ainsi sensiblement une valeur légèrement supérieure à un dans l'exemple décrit et celle du circuit de source 17 sensiblement la valeur 0.The temperature slope of the voltage at the first node A must be appreciably equal to and opposite to that provided by transistor Q5 of output stage 14 to obtain the slope compensation at common point C. It follows that the temperature slope of the voltage at the first node A must be substantially equal to 0.5 since the temperature slope of a base emitter voltage of a bipolar transistor is -0.5. This slope is conditioned by that of the source circuit 17 and that of the compensation circuit 16 associated with the adjustment 24. These three circuits each include a bipolar transistor Q9, Q10, Q12, the temperature slope is imposed and equal to substantially -0.5 and a resistance R9, R10, R12 that it suffices to adjust to impose that of the charging circuit 18. The temperature slope of the compensation circuit 16 cooperating with adjustment circuit 24 thus takes substantially value slightly greater than one in the example described and that of the source circuit 17 substantially the value 0.

Les courants générés par le circuit de compensation 16 et par le circuit de réglage 24 se combinent au niveau du circuit de charge 18 et le courant résultant dans le circuit de charge a une pente en température qui dépend des poids relatifs des courants des deux circuits, c'est-à-dire des valeurs des résistances R10, R12. Dans l'exemple décrit, il est préférable que la pente due aux circuits de compensation 16 et de réglage 24 soit légèrement supérieure à un pour s'affranchir d'inévitables parasites du second ordre qui ont une action de réduction de la valeur de la pente.The currents generated by the compensation circuit 16 and by the adjustment circuit 24 combine at the charge circuit 18 and the current resulting in the charge circuit load has a temperature slope which depends on the relative weights of the currents of the two circuits, i.e. values of resistors R10, R12. In the example described, it is preferable that the slope due to compensation circuits 16 and adjustment 24 be slightly greater than one to get rid of inevitable second-order parasites which have an action of reduction in the value of the slope.

Il est préférable de prévoir, dans l'amplificateur opérationnel 2, un circuit de stabilisation 19 de l'amplificateur différentiel 13. Il peut être réalisé par un condensateur C1 connecté entre le noeud A et la borne d'alimentation 21.It is preferable to provide, in the operational amplifier 2, a circuit for stabilization 19 of the differential amplifier 13. It can be achieved by a capacitor C1 connected between node A and supply terminal 21.

Le tableau suivant regroupe les caractéristiques en valeur, pente et tension affectées à chacun des composants du générateur de tension de référence Vref de la figure 3. NOM VALEUR PENTE CHUTE DE TENSION Vcc-Vee 2,8 0 - R2, R3 16,8 kΩ 1 0,8 V Vbe(Q1, Q2, Q6, Q7, Q5, Q9, Q10, Q12, Q13) -0,5 0,8 V R1 1 kΩ 1 0,05 V R0 4,2 kΩ 1 0,4 V R8 10 kΩ 0,5 0,8 V R9 4,1 kΩ 0 0,4V R10 40 kΩ 1 0,4 V R12, R13 15 kΩ 1,5 0,27 V R110 1 kΩ - - R111 8kΩ - - The following table groups together the characteristics in value, slope and voltage assigned to each of the components of the reference voltage generator Vref in FIG. 3. LAST NAME VALUE SLOPE PRESSURE DROP Vcc-Vee 2.8 0 - R2, R3 16.8 kΩ 1 0.8 V Vbe (Q1, Q2, Q6, Q7, Q5, Q9, Q10, Q12, Q13) -0.5 0.8 V R1 1 kΩ 1 0.05 V R0 4.2 kΩ 1 0.4 V R8 10 kΩ 0.5 0.8 V R9 4.1 kΩ 0 0.4V R10 40 kΩ 1 0.4 V R12, R13 15 kΩ 1.5 0.27 V R110 1 kΩ - - R111 8kΩ - -

Tous les transistors bipolaires ont été représentés par des transistors NPN, mais il est possible de les remplacer par des transistors bipolaires PNP en effectuant toutes les inversions appropriées notamment au niveau du circuit de charge et de source.All bipolar transistors have been represented by NPN transistors, but there it is possible to replace them with PNP bipolar transistors by performing all appropriate reversals, in particular at the level of the load and source circuits.

La figure 4. montre un exemple de circuit intégrateur réalisé à partir d'un circuit à transconductance selon l'invention. Ce circuit intégrateur comporte un circuit à transconductance 40 sensiblement constante et un condensateur d'intégration 41 branché en sortie du circuit à transconductance. En réalisant le condensateur 41 à base de transistor MOS, la constante de temps T de ce circuit intégrateur est indépendante de la température et du procédé de fabrication du circuit. Dans l'exemple, la grille du transistor MOS réalisant le condensateur C est reliée à la sortie s1, le drain, le canal et la source du transistor MOS à la sortie s1'.Figure 4. shows an example of an integrator circuit made from a circuit with transconductance according to the invention. This integrating circuit includes a circuit substantially constant transconductance 40 and an integration capacitor 41 connected in output of the transconductance circuit. By making the capacitor 41 based on the MOS transistor, the time constant T of this integrating circuit is independent of the temperature and circuit manufacturing process. In the example, the gate of the MOS transistor carrying out the capacitor C is connected to output s1, the drain, the channel and the source of the MOS transistor to the output s1 '.

Dans cet exemple, le circuit à transconductance 40 comporte toujours la cellule à transconductance 100 montée entre un circuit de polarisation 200 et un circuit de charge 300. Mais le circuit à transconductance 40 n'est pas de même type que celui de la figure 2.In this example, the transconductance circuit 40 always includes the cell to transconductance 100 mounted between a bias circuit 200 and a charge circuit 300. However, the transconductance circuit 40 is not of the same type as that of FIG. 2.

La cellule à transconductance 100 comporte toujours une paire différentielle 101 de transistors MOS M1, M1'. Cette paire différentielle 101 de transistors coopère maintenant avec une résistance de dégénérescence 102 représentée dans cet exemple sous la forme d'une paire de transistors MOS de dégénérescence M2, M2', chacun des transistors MOS de la paire différentielle M1, M1' est associé à l'un des transistors MOS de dégénérescence M2, M2' respectivement. Une telle résistance de dégénérescence 102 réalisée avec des transistors MOS amène une meilleure linéarité qu'une résistance de dégénérescence en silicium polycristallin. La linéarité optimale est obtenue lorsque le rapport W1/L1 de la largeur sur la longueur du canal des transistors MOS de la paire différentielle 101 est sensiblement égal à sept fois le rapport W2/L2 de la largeur sur la longueur du canal des transistors MOS de la résistance de dégénérescence 102.The transconductance cell 100 always has a differential pair 101 MOS transistors M1, M1 '. This differential pair 101 of transistors is now cooperating with a degenerative resistance 102 represented in this example in the form of a pair of degeneracy MOS transistors M2, M2 ', each of the pair's MOS transistors differential M1, M1 'is associated with one of the degeneration MOS transistors M2, M2' respectively. Such a degeneration resistor 102 produced with MOS transistors brings a better linearity than a degeneration resistance in polycrystalline silicon. The optimal linearity is obtained when the ratio W1 / L1 of the width over the length of the channel of the differential pair MOS transistors 101 is substantially equal to seven times the ratio W2 / L2 of the width over the length of the channel of the MOS transistors of the resistance degeneration 102.

Plus précisément les deux transistors MOS M1, M1' de la paire différentielle 101 ont leurs grilles qui forment les entrées e1, e1' du circuit intégrateur. Leurs sources sont reliées à la borne d'alimentation 20 portée au potentiel Vcc à travers le circuit de charge 300 et leurs drains à la borne d'alimentation 21 portée au potentiel Vee à travers le circuit de polarisation 200. On suppose que le circuit de polarisation 200 est similaire à celui représenté sur les figures 2 et 3.More precisely, the two MOS transistors M1, M1 'of the differential pair 101 have their gates which form the inputs e1, e1 'of the integrating circuit. Their sources are linked to the supply terminal 20 brought to the potential Vcc through the load circuit 300 and their drains at supply terminal 21 brought to potential Vee through the bias circuit 200. It is assumed that the bias circuit 200 is similar to that shown in the figures 2 and 3.

La sortie s1, s1' du circuit à transconductance 40 se fait au niveau des drains des transistors MOS M1, M1' de la paire différentielle 101. Le condensateur d'intégration C est monté entre les deux sorties s1, S1' du circuit à transconductance.The output s1, s1 'of the transconductance circuit 40 is made at the drains of the MOS transistors M1, M1 'of the differential pair 101. The integration capacitor C is mounted between the two outputs s1, S1 'of the transconductance circuit.

Les transistors MOS M1, M1' de la paire différentielle 101 sont reliés aux transistors MOS M2, M2' de dégénérescence 102 de la manière suivante : chacune des sources des transistors MOS M1, M1' est reliée d'une part à la source de l'un des transistors MOS de dégénérescence M2, M2' respectivement et au drain de l'autre transistor MOS de dégénérescence M2', M2 respectivement. La grille de chacun des transistors MOS M2, M2' de dégénérescence est reliée à la grille du transistor MOS M1, M1' de la paire différentielle 101 avec lequel il est associé.The MOS transistors M1, M1 'of the differential pair 101 are connected to the transistors MOS M2, M2 'of degeneration 102 as follows: each of the sources of MOS transistors M1, M1 ′ is connected on the one hand to the source of one of the MOS transistors of degeneration M2, M2 'respectively and to the drain of the other MOS transistor of degeneration M2 ', M2 respectively. The grid of each of the MOS M2, M2 'transistors of degeneration is connected to the gate of the MOS transistor M1, M1 'of the differential pair 101 with which he is associated.

Le circuit de charge 300 est maintenant représenté comme un circuit actif sous la forme de deux sources de courant 301 équipées d'un système d'asservissement de mode commun 302 des sorties s1, s1' du circuit à transconductance 40 de manière à stabiliser la tension de sortie de mode commun. Les tensions présentes au niveau des sorties s1, s1' sont comparées dans un comparateur 302 et en fonction du résultat de la comparaison, les courants des sources de courant 301 sont ajustés. Le circuit de charge peut également être un simple circuit de charge tel que connu de l'homme du métier et incluant simplement des résistances. Le système d'asservissement de mode commun est un mode de réalisation amélioré.The charging circuit 300 is now represented as an active circuit under the form of two current sources 301 equipped with a mode control system common 302 of outputs s1, s1 'of the transconductance circuit 40 so as to stabilize the common mode output voltage. The voltages present at the outputs s1, s1 'are compared in a comparator 302 and depending on the result of the comparison, the currents current sources 301 are adjusted. The charging circuit can also be a simple charging circuit as known to those skilled in the art and simply including resistors. The common mode servo system is an improved embodiment.

On va maintenant exprimer la transconductance Gm du circuit à transconductance 40 de la figure 4.We are now going to express the transconductance Gm of the transconductance circuit 40 of figure 4.

Les transistors MOS M1, M1' de la paire différentielle 101 fonctionnent en mode saturé, le courant I1 qui les parcourt s'exprime par :
   I1 = ½(µC_oxW1/L1)Vgt² avec µ mobilité des porteurs majoritaires dans le canal des transistors MOS M1, M1', C_ox capacité par unité de surface de la couche d'oxyde des transistors MOS, W1/L1 rapport de la largeur W1 sur la longueur L1 du canal des transistors MOS, Vgt tension grille de saturation des transistors MOS. La transconductance gm1 de la paire différentielle est donnée par :
   gm1 = β1Vgt avec β1 = µC_oxW1/L1The MOS transistors M1, M1 'of the differential pair 101 operate in saturated mode, the current I1 which flows through them is expressed by:
I1 = ½ (µC _ox W1 / L1) Vgt ² with µ mobility of the majority carriers in the channel of the MOS transistors M1, M1 ', C _ox capacity per unit area of the oxide layer of the MOS transistors, W1 / L1 ratio of the width W1 over the length L1 of the channel of the MOS transistors, Vgt gate voltage saturation of the MOS transistors. The transconductance gm1 of the differential pair is given by:
gm1 = β1Vgt with β1 = µC _ox W1 / L1

Les transistors MOS M2, M2' de dégénérescence 102 fonctionnement en mode linéaire. Ils sont de même type que les transistors MOS M1, M1' de la paire différentielle et donc possèdent la même mobilité des porteurs majoritaires µ et la même tension grille de saturation Vgt que les transistors MOS M1, M1' de la paire différentielle 101. Le courant I2 qui les parcourt s'exprime par :
   I2 = (µC_oxW2/L2)Vgt.Vds avec µ mobilité des porteurs majoritaires dans le canal des transistors MOS M2, M2', C_ox capacité par unité de surface de la couche d'oxyde des transistors MOS, W2/L2 rapport de la largeur W2 sur la longueur L2 du canal des transistors MOS, Vgt tension grille de saturation des transistors MOS et Vds tension drain-source des transistors MOS.The MOS transistors M2, M2 'of degeneration 102 operate in linear mode. They are of the same type as the MOS transistors M1, M1 'of the differential pair and therefore have the same mobility of the majority carriers µ and the same saturation grid voltage Vgt as the MOS transistors M1, M1' of the differential pair 101. The current I2 which runs through them is expressed by:
I2 = (µC _ox W2 / L2) Vgt.Vds with µ mobility of the majority carriers in the channel of the MOS transistors M2, M2 ', C _ox capacity per unit area of the oxide layer of the MOS transistors, W2 / L2 ratio of the width W2 over the length L2 of the channel of the MOS transistors, Vgt saturation gate voltage of the MOS transistors and Vds drain-source voltage of the MOS transistors.

La résistance R des transistors MOS de dégénérescence 102 est donnée par R = 1/β2.Vgt avec β2 = µCoxW2/L2 The resistance R of the degeneration MOS transistors 102 is given by R = 1 / β2.Vgt with β2 = µC ox W2 / L2

La transconductance Gm du circuit à transconductance 40 s'exprime par Gm = gm11 + gm1R4 Gm = 11+7/4 β1.Vgt Gm= β1.Vgt / 2,75 Gm = 2β1.I1 2.75 The transconductance Gm of the transconductance circuit 40 is expressed by Gm = gm1 1 + gm1 R 4 Gm = 1 1+ 7 / 4 β1.Vgt Gm = β1.Vgt / 2.75 Gm = 2β1.I1 2.75

La constante de temps T du circuit intégrateur s'exprime par :
   T = Gm/C avec C capacité du condensateur C. T = 12.75 µCox · W1L1 · VgtCoxWc·Lc The time constant T of the integrating circuit is expressed by:
T = Gm / C with C capacitance of capacitor C. T = 1 2.75 μC ox · W1 L1 Vgt VS ox W vs · L vs

Le produit W_cL_c correspond au produit de la largeur W_c par la longueur L_c du canal du transistors MOS réalisant le condensateur C. T = 12,75 ·W1L1.Wc.Lc .µ.Vgt The product W _c L _c corresponds to the product of the width W _c by the length L _c of the channel of the MOS transistors producing the capacitor C. T = 1 2.75 · W1 L1.W vs .L vs .μ.Vgt

En réalisant le condensateur C à base de transistor MOS, par exemple avec un transistor MOS fonctionnant en mode linéaire dont la grille forme l'une des électrodes du condensateur et dont la source, le drain et le canal forment l'autre électrode, la constante de temps T ne dépend plus du procédé de fabrication car la capacité C_ox s'élimine dans son expression. T = F.µ.Vgt By making the capacitor C based on the MOS transistor, for example with a MOS transistor operating in linear mode, the grid of which forms one of the electrodes of the capacitor and the source, the drain and the channel of which form the other electrode, the constant of time T no longer depends on the manufacturing process because the capacity C _{ox is} eliminated in its expression. T = F.µ.Vgt

La constante de temps ne dépend plus que d'un facteur géométrique F fonction de W1/L1 et de W_cL_c des transistors MOS, de la mobilité des porteurs majoritaires µ et de Vgt. En ajustant la pente de la tension Vgt pour compenser celle de la mobilité µ, on rend la constante de temps T d'un tel circuit intégrateur pratiquement insensible à la température et au procédé de fabrication. The time constant now only depends on a geometric factor F which is a function of W1 / L1 and of W _c L _c of the MOS transistors, of the mobility of the majority carriers µ and of Vgt. By adjusting the slope of the voltage Vgt to compensate for that of the mobility µ, the time constant T of such an integrating circuit is made practically insensitive to the temperature and to the manufacturing process.

Un tel circuit intégrateur peut fonctionner avec des amplitudes de signaux d'entrée plus importantes que celles d'un circuit intégrateur de l'art antérieur avec une cellule à transconductance ayant seulement une paire différentielle de transistors MOS.Such an integrator circuit can operate with amplitudes of input signals more important than those of an integrator circuit of the prior art with a cell to transconductance having only a differential pair of MOS transistors.

La figure 5 montre les variations de différentes grandeurs en fonction de la température dans un circuit intégrateur tel que celui de la figure 4. La courbe référencée 1 représente les variations de la transconductance Gm du circuit à transconductance 40, la courbe référencée 2 représente le courant I1 et la courbe 3 représente la tension grille de saturation Vgt des transistors MOS de la cellule à transconductance. On voit bien que la transconductance Gm est sensiblement indépendante de la température, et que I1 et Vgt ont sensiblement la même pente en température de valeur +1,5.Figure 5 shows the variations of different quantities depending on the temperature in an integrating circuit such as that of FIG. 4. The curve referenced 1 represents the variations of the transconductance Gm of the transconductance circuit 40, the curve referenced 2 represents the current I1 and the curve 3 represents the saturation grid voltage Vgt of the MOS transistors of the transconductance cell. We can see that transconductance Gm is substantially independent of temperature, and that I1 and Vgt have substantially the same slope in temperature of value +1.5.

Un tel circuit intégrateur possède une précision bien meilleure que ceux de l'art antérieur.Such an integrator circuit has much better precision than those of the art prior.

Le courant de polarisation des transistors MOS de la cellule à transconductance dépendant de l'adaptation de résistances critiques ou des transistors du générateur de tension de référence et du miroir de courant, la taille de ces composants doit être adaptée avec soin pour obtenir la précision recherchée.The bias current of the MOS transistors of the transconductance cell dependent on the adaptation of critical resistances or transistors of the voltage generator and the current mirror, the size of these components must be carefully adjusted to obtain the desired precision.

Après analyse statistique, la constante de temps obtenue avec le circuit intégrateur de la figure 4 possède une précision d'environ 3% due aux variations de la température de la tension d'alimentation, d'environ 1,3% due à l'apérage entre composants et d'environ 1,6% due au procédé de fabrication.After statistical analysis, the time constant obtained with the integrating circuit in Figure 4 has an accuracy of about 3% due to variations in the temperature of the supply voltage, approximately 1.3% due to the aperage between components and approximately 1.6% due to the manufacturing process.

Cela correspond environ à un décalage en fréquence d'environ ±12%.This corresponds approximately to a frequency offset of approximately ± 12%.

Un tel circuit intégrateur peut être employé comme filtre. Il peut servir de bloc de base dans un circuit oscillateur comme l'illustre la figure 6A ou dans un circuit retardateur comme l'illustre la figure 6B. Sur la figure 6A, on retrouve deux circuits intégrateurs conformes à l'invention montés en série CI1, CI2, la sortie du second circuit intégrateur CI2 étant reliée à un amplificateur A1 de gain -1. La sortie de l'amplificateur A1 est bouclée sur l'entrée du premier circuit intégrateur CI1. Chacun des circuits intégrateurs est schématisé par un amplificateur à transconductance GM1, GM2 polarisé par une source de courant I10, I20. La sortie des amplificateurs GM1, GM2 est reliée à une électrode d'un condensateur d'intégration C10, C20 dont l'autre électrode est portée à la masse. Une meilleure précision sur la fréquence d'oscillation est obtenue en utilisant les circuits intégrateurs de l'invention.Such an integrating circuit can be used as a filter. It can serve as a block of base in an oscillator circuit as illustrated in figure 6A or in a delay circuit as shown in Figure 6B. In FIG. 6A, there are two conforming integrator circuits to the invention connected in series CI1, CI2, the output of the second integrator circuit CI2 being connected to an amplifier A1 of gain -1. The output of amplifier A1 is looped over the input of first integrator circuit CI1. Each of the integrating circuits is schematized by a transconductance amplifier GM1, GM2 polarized by a current source I10, I20. The output of amplifiers GM1, GM2 is connected to an electrode of an integration capacitor C10, C20 with the other electrode grounded. Better frequency accuracy oscillation is obtained using the integrator circuits of the invention.

Sur la figure 6B, le circuit retardateur comporte un circuit intégrateur CI selon l'invention dont la sortie est reliée à une cellule à retard D. La sortie du circuit retardateur se fait au niveau de la sortie de la cellule à retard D tandis que l'entrée se fait au niveau de l'entrée du circuit intégrateur CI. Le circuit intégrateur CI est schématisé comme sur la figure 6A avec un amplificateur à transconductance GM1 des moyens de polarisation I10 et un condensateur d'intégration C10. In FIG. 6B, the delay circuit comprises an integrator circuit CI according to the invention, the output of which is connected to a delay cell D. The output of the delay circuit is done at the output of delay cell D while the input is at the input of the integrator circuit CI. The integrator circuit CI is shown diagrammatically as in the figure 6A with a transconductance amplifier GM1 polarization means I10 and a integration capacitor C10.

Une meilleure précision sur le temps de propagation dans le circuit retardateur est obtenue en utilisant un circuit intégrateur selon l'invention.Better precision on the propagation time in the retarder circuit is obtained using an integrator circuit according to the invention.

Les circuits décrits dans ces dernières figures peuvent avantageusement être utilisés au sein d'un appareil destiné à la réception et/ou à la transmission de signaux de radiotélécommunication incluant un circuit de transconductance à performances améliorées selon l'invention. L'insertion de tels circuits de transconductance dans de tels appareils est connu de l'homme du métier.The circuits described in these latter figures can advantageously be used in an apparatus intended for the reception and / or transmission of radio telecommunications signals including a transconductance circuit with improved performance according to the invention. The insertion of such transconductance circuits in such devices is known from the skilled person.

Bien que certains modes de réalisation de la présente invention aient été représentés et décrits de façon détaillée, on comprendra que différents changements et modifications puissent être apportés sans sortir du cadre de l'invention.Although some embodiments of the present invention have been represented and described in detail, it will be understood that various changes and modifications can be made without departing from the scope of the invention.

Claims (13)

Circuit à transconductance avec au moins une cellule à transconductance (100) montée entre deux bornes d'alimentation (20, 21) incluant au moins un transistor MOS (M1, M1'), caractérisé en ce qu'il comporte des moyens (200) pour polariser le transistor MOS (M1, M1') de la cellule (100) avec un courant de polarisation dont la variation en fonction de la température compense sensiblement celle de la mobilité des porteurs majoritaires dans le canal du transistor MOS (M1, M1') de la cellule (100) de manière à rendre sa transconductance sensiblement indépendante de la température.Transconductance circuit with at least one transconductance cell (100) mounted between two supply terminals (20, 21) including at least one MOS transistor (M1, M1 '), characterized in that it comprises means (200) to bias the MOS transistor (M1, M1 ') of the cell (100) with a bias current whose variation as a function of temperature substantially compensates for that of the mobility of the majority carriers in the channel of the MOS transistor (M1, M1' ) of the cell (100) so as to make its transconductance substantially independent of temperature. Circuit à transconductance selon la revendication 1, caractérisé en ce que les moyens de polarisation (200) comportent un miroir de courant(2.1) relié au transistor MOS (M1, M1') de la cellule (100), ce miroir de courant (2.1) coopérant avec un circuit d'accord (2.2) lui-même relié à un générateur de tension de référence (2.3), le circuit d'accord (2.2) comportant un transistor MOS (M7) d'accord traversé par le courant de polarisation que le miroir de courant (2.1) recopie, la tension grille de saturation (Vgt) du transistor MOS (M7) d'accord possédant une pente en température sensiblement égale et opposée à celle de la mobilité des porteurs majoritaires dans le canal du transistor MOS (M1, M1') de la cellule (100), cette tension grille de saturation étant obtenue à partir du générateur de tension de référence (2.3).Transconductance circuit according to claim 1, characterized in that the biasing means (200) comprise a current mirror (2.1) connected to the MOS transistor (M1, M1 ') of the cell (100), this current mirror (2.1 ) cooperating with a tuning circuit (2.2) itself connected to a reference voltage generator (2.3), the tuning circuit (2.2) comprising a tuning MOS transistor (M7) crossed by the bias current that the current mirror (2.1) copies, the saturation gate voltage (Vgt) of the MOS transistor (M7) in agreement having a temperature slope substantially equal and opposite to that of the mobility of the majority carriers in the channel of the MOS transistor (M1, M1 ') of the cell (100), this saturation grid voltage being obtained from the reference voltage generator (2.3). Circuit à transconductance selon la revendication 2, caractérisé en ce que le circuit d'accord (2.2) comporte de plus un transistor bipolaire (Q13) dont l'émetteur est relié à l'une des bornes d'alimentation (21) à travers une résistance (R13), dont la base est reliée au générateur de tension de référence (2.3) et dont le collecteur est relié d'une part à l'autre borne d'alimentation (20) à travers un montage série avec une diode ((M8) et une résistance (R14) et d'autre part à la grille du transistor MOS (M7) d'accord qui est monté entre l'autre borne d'alimentation (20) et le miroir de courant (2.1).Transconductance circuit according to claim 2, characterized in that the tuning circuit (2.2) further comprises a bipolar transistor (Q13) whose emitter is connected to one of the supply terminals (21) through a resistor (R13), the base of which is connected to the reference voltage generator (2.3) and the collector of which is connected on the one hand to the other supply terminal (20) through a series connection with a diode (( M8) and a resistor (R14) and on the other hand to the gate of the tuning MOS transistor (M7) which is mounted between the other supply terminal (20) and the current mirror (2.1). Circuit à transconductance selon l'une des revendications 2 ou 3, caractérisé en ce que le générateur de tension de référence (2.3) délivre au circuit d'accord (2.2) une tension de référence (Vref) dont la pente en température et la valeur sont choisies pour que la pente en température de la tension grille de saturation du transistor MOS (M7) d'accord compense sensiblement celle de la mobilité des porteurs majoritaires dans le transistor MOS (M1, M1') de la cellule (100).Transconductance circuit according to one of claims 2 or 3, characterized in that the reference voltage generator (2.3) delivers to the tuning circuit (2.2) a reference voltage (Vref) whose temperature slope and value are chosen so that the temperature slope of the saturation gate voltage of the MOS transistor (M7) in agreement substantially compensates for that of the mobility of the majority carriers in the MOS transistor (M1, M1 ') of the cell (100). Circuit à transconductance selon l'une des revendications 1 à 4, caractérisé en ce que la cellule à transconductance (100) comporte une paire différentielle de transistors MOS (M1, M1') dont les grilles forment les entrées (e1, e1') du circuit à transconductance et les drains les sorties (s1, s1').Transconductance circuit according to one of claims 1 to 4, characterized in that the transconductance cell (100) comprises a differential pair of MOS transistors (M1, M1 ') whose gates form the inputs (e1, e1') of the transconductance circuit and drains the outputs (s1, s1 '). Circuit à transconductance selon la revendication 5, caractérisé en ce que la paire différentielle de transistors MOS (M1, M1') coopère avec une résistance de dégénérescence (M2, M2') montée entre les sources des transistors MOS (M1, M1') de la paire.Transconductance circuit according to claim 5, characterized in that the differential pair of MOS transistors (M1, M1 ') cooperates with a degeneration resistor (M2, M2') mounted between the sources of the MOS transistors (M1, M1 ') of the pair. Circuit à transconductance selon la revendication 6, caractérisé en ce que la résistance de dégénérescence est réalisée par une paire de transistors MOS (M2, M2'), chacun d'entre eux ayant sa grille reliée à la grille de l'un des transistors MOS (M1, M1') respectif de la paire différentielle.Transconductance circuit according to claim 6, characterized in that the degeneration resistance is produced by a pair of MOS transistors (M2, M2 '), each of them having its gate connected to the gate of one of the MOS transistors (M1, M1 ') respectively of the differential pair. Circuit à transconductance selon l'une des revendications 1 à 7, caractérisé en ce que la cellule à transconductance (100) est montée entre les deux bornes d'alimentation (20, 21) à travers d'un côté les moyens de polarisation (200) et de l'autre un circuit de charge (300).Transconductance circuit according to one of Claims 1 to 7, characterized in that the transconductance cell (100) is mounted between the two supply terminals (20, 21) through one side of the polarization means (200 ) and on the other a charging circuit (300). Circuit intégrateur caractérisé en ce qu'il comporte un circuit à transconductance selon l'une des revendications 1 à 8 dont la sortie est connectée à un condensateur d'intégration (C ) réalisé à partir de transistor MOS.Integrator circuit characterized in that it comprises a transconductance circuit according to one of claims 1 to 8, the output of which is connected to an integration capacitor (C) produced from an MOS transistor. Filtre caractérisé en ce qu'il comporte au moins un circuit intégrateur selon la revendication 9.Filter characterized in that it comprises at least one integrating circuit according to claim 9. Oscillateur caractérisé en ce qu'il comporte au moins un circuit intégrateur selon la revendication 9.Oscillator characterized in that it comprises at least one integrator circuit according to claim 9. Circuit retardateur caractérisé en ce qu'il comporte au moins un circuit intégrateur selon la revendication 9.Delay circuit characterized in that it comprises at least one integrator circuit according to claim 9. Appareil destiné à la réception et/ou à la transmission de signaux de radiotélécommunication incluant un circuit de transconductance selon l'une des revendications 1 à 8.Apparatus for receiving and / or transmitting radio telecommunications signals including a transconductance circuit according to one of claims 1 to 8.

Images