EP1099255A1 - Verfahren zur herstellung und vereinzelung von halbleiter-lichtemissionsdioden - Google Patents

Verfahren zur herstellung und vereinzelung von halbleiter-lichtemissionsdioden

Info

Publication number
EP1099255A1
EP1099255A1 EP99938154A EP99938154A EP1099255A1 EP 1099255 A1 EP1099255 A1 EP 1099255A1 EP 99938154 A EP99938154 A EP 99938154A EP 99938154 A EP99938154 A EP 99938154A EP 1099255 A1 EP1099255 A1 EP 1099255A1
Authority
EP
European Patent Office
Prior art keywords
diodes
layer
semiconductor
producing
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP99938154A
Other languages
English (en)
French (fr)
Inventor
Gerhard Franz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of EP1099255A1 publication Critical patent/EP1099255A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the invention relates to a method for producing and separating semiconductor light-emitting diodes according to the features of patent claim 1 and for producing a light-emission display device on the basis of the isolated light-emitting diodes.
  • the conventional cathode ray tubes are increasingly being replaced by flat displays such as liquid crystal (LCD) displays in many fields of application.
  • LCD liquid crystal
  • the latter inherently have a number of known disadvantages, such as the lack of brightness, the directional dependence of the visual impression, or the insufficient speed of response.
  • these problems are not insoluble, the majority of them can only be overcome with considerable effort. They are based in part on the fact that the light emitted by the display device in the direction of the viewer is generated subtractively, that is to say by filtering externally incident light, an active medium, as a rule a liquid crystal, having the function of a controllable light filter .
  • the problems are based on the properties of the liquid crystals predominantly used as active media.
  • a semiconductor layer sequence with an active zone is applied to the substrate wafer.
  • This layer sequence is provided with at least one mesa trench by means of dry etching, the depth of which is at least so great that the active zone of the layer sequence is severed.
  • the composite of substrate wafer and layer sequence is then severed in such a way that at least one semiconductor body, if desired, however, a plurality of semiconductor bodies each having at least one mesa flank are produced. However, it is not described how a plurality of semiconductor bodies can be brought under control and further processed after they have been separated.
  • JP 06350136 A describes a method in which a still integral semiconductor body, the one
  • Layer sequence has an active zone and contact metallizations, is mounted on an adhesive surface. Subsequently, individual LED chips are produced by etching, so that individual LED chips are arranged on the adhesive surface and can be further processed or contacted.
  • an adhesive surface is relatively cumbersome, since it initially ensures secure adhesion must be used, but later a chemical process must be used when detaching.
  • EP 0 683 527 A1 describes a method for producing a high-density light-emitting diode arrangement, in which a first electrical contacting layer made of a highly doped semiconductor material, an active layer sequence and a second electrical contacting layer are subsequently applied to a semiconductor substrate.
  • Column and row-by-row etching steps of different depths produce column and row-by-row electrically insulated LEDs, which are arranged in a matrix and can be electrically controlled individually. However, the LEDs are not produced individually with this process.
  • the method according to the invention has the following method steps. a) fabricating a semiconductor light-emitting device comprising a pn junction and metallization layers; b) applying an etching mask with a predetermined structure to one side of the semiconductor device, the masked regions corresponding to the arrangement and shape of the diodes to be shaped; c) applying a carrier to the other side of the semiconductor device; d) Vertical etching of the semiconductor material in the openings of the etching mask up to the carrier and thus producing one
  • Diode arrangement containing a plurality of diodes below the masked areas; e) removing the etching mask; f) providing a holding device containing depressions with an arrangement and shape which corresponds to that of the diodes, the depressions being suitable for receiving the diodes; g) engaging the diode arrangement in the holding device; h) removing the carrier.
  • the invention thus enables the manufacture and separation of microscopic semiconductor light-emitting diodes and then either their separate detection with micromechanical tools or their electrical contacting for the purpose of producing an additive display device.
  • FIG. 1A to II the individual steps of the manufacture and separation of the GaAs LEDs;
  • 2 shows a holding device referred to as a case for receiving the LED matrix;
  • FIG. 5 shows a scanning electron micrograph of a GaAs sample in which a periodic hole pattern was generated by deep etching.
  • the method according to the invention essentially consists in that a periodic indentation pattern is generated by photolithography and reactive etching techniques in a semiconductor device having an LED structure. Columns or pilasters of the semiconductor material remain between the depressions, from which the individual microscopic semiconductor LEDs are produced in the further course of the method.
  • GaAs is used as the semiconductor.
  • n-doped (impurity density approx. 10 18 -10 19 cm -3 ) GaAs wafer 1 (diameter 2 inches) with a thickness of approx. 100 ⁇ m is used as the starting material.
  • a plurality of layers are applied on both sides within a square, centered partial area of the wafer.
  • a first metallization layer 7 (shown hatched), for example made of Au: Zn, is deposited on the back of the wafer. This metallization layer 7 will later serve as the n-contact of the light-emitting diode.
  • auxiliary layer 8 made of Si3N 4 , its function, is deposited on the metallization layer 7 will be seen later.
  • the auxiliary layer 8 can also consist of Si0 2 . It is preferably deposited from PE-CVD (Plasma Enhanced Chemical Vapor Deposition), since this process can be used to apply layers that are much less stressed than, for example, sputtering.
  • the actual LED structure in the form of semiconductor layers 2 to 5 is now applied to the top of the GaAs wafer 1.
  • Any conventional growth method for example molecular beam epitaxy (MBE), organometallic gas phase epitaxy (MOCVD) or organometallic molecular beam epitaxy (MOMBE) can be used as the growth method.
  • MBE molecular beam epitaxy
  • MOCVD organometallic gas phase epitaxy
  • MOMBE organometallic molecular beam epitaxy
  • a first wave guide layer 2 made of n-doped GaAs is applied.
  • An active, light-generating layer 3 is grown on this.
  • This active layer consists of intrinsic, ie nominally undoped, semiconductor material.
  • the semiconductor material of the active layer 3 is AlGaAs, so that the wavelength of the light emitted by the active layer is approximately in the red spectral range due to the bandgap of AlGaAs.
  • any other III-V semiconductor material can of course be used here.
  • a second waveguiding layer 4 made of p-doped GaAs is grown on the active layer 3.
  • a p-doped contact layer 5 with a high impurity concentration (approx. 10 0 cm " 3 ) is then deposited on this.
  • the total thickness of the layers 2 to 6 is preferably approximately 5-20 ⁇ m.
  • the selected representation is therefore not to scale, since the thickness of the wafer is 100 ⁇ m.
  • the pn junction is covered by layers 2 to 4.
  • a current flows through the metallic contact layers 6 and 7 is injected into the LED structure, this leads to the recombination of electrons and holes in the region of the active layer 3 and to light emission.
  • the emitted light propagates in the plane of the active layer 3 and emerges from the side edges of a finished LED.
  • FIG. 1A shows a scanning electron microscope image of a deeply etched GaAs sample for illustration. This shows a regular arrangement of individual LEDs, the square base of which is approx. 100 with a grid of approx. 300 ⁇ m. After etching through approximately 95 ⁇ m, the pilasters present themselves immediately below an etching mask made of Al 2 O / photoresist with vertical flanks, tapered in the middle, in order then to run out broadly.
  • the method steps shown in FIGS. IB to ID serve to produce a relatively thick, structured etching mask 9 to 11 consisting essentially of photoresist on the second metallization layer 6, as shown in FIG. ID.
  • a relatively thick first photoresist layer 9 made of, for example, the AZ 4533 or AZ 4562 photoresist is spun onto the second metallization layer 6.
  • the thickness of the first photoresist layer 9 is preferably between 6 and 10 ⁇ m.
  • An auxiliary layer 10 is applied to the first photoresist layer 9 by RFR sputtering or ion beam sputtering, said auxiliary layer 10, for example, consisting of either SiO 2 , Al 2 O 3 or Si 3 N 4 and preferably having a thickness of approximately 200 nm. points.
  • a second, relatively thin, photoresist layer 11 with a thickness of preferably 1.5-2 ⁇ m is in turn spun onto this auxiliary layer 10.
  • This can also consist of the above-mentioned resist materials AZ 4533 or AZ 4562. As can be seen in FIG. 1B, this is structured in a known manner by photolithography in such a way that its structure corresponds to that of the GaAs LED matrix to be produced.
  • a resist mask consisting of a matrix of square resist areas is thus generated.
  • the zones of the semiconductor device lying below these square resist areas are thus to be shaped into the pilaster-shaped GaAs LEDs.
  • a matrix of, for example, circular resist areas can also be generated for the later production of columnar GaAs LEDs.
  • the resist mask is first transferred into the auxiliary layer 10 by reactive dry etching, preferably using fluorine chemistry, for example pure CF 4 or CFO 2 .
  • the structure is transferred into the thick photoresist layer 9 by means of reactive dry etching, preferably using oxygen chemistry, for example 0 2 / Ar.
  • the resist mask thus produced shown in FIG. 1D and consisting of the layers 9 to 11, enables a very high lateral structure fidelity to be achieved in the subsequent etching of the GaAs structure. If a simple resist layer were used, problems would arise due to the flowing and rounding of the photoresist mask on the structure flanks.
  • the resist mask produced according to FIG. 1D has a relatively high dimensional stability compared to the etching attack that follows, not only because of its thickness but also because of the intermediate auxiliary layer 10.
  • the GaAs structure including the metallization layers is etched vertically into the depth by dry etching in a reactive plasma.
  • the etching process is carried out up to a residual GaAs wafer thickness of approximately 30 ⁇ m.
  • the intermediate product is then glued onto a slide cover glass 12 with glycol phthalate or picein for mechanical stabilization.
  • the final state of the etching step and the gluing of the cover slip is shown in Fig.lE.
  • the remaining thickness of the GaAs wafer is etched through to the auxiliary layer 8 made of Si 3 N 4 .
  • Optical end point detection can be used to control the etching process.
  • the etching can be carried out in a multi-step process in order to keep the thermal load on the adhesive at the interface between the Si 3 N 4 auxiliary layer 8 and the cover slip 12 low. The end result of this etching process is shown in FIG. 1F.
  • Reactive ion etching RIE
  • reactive ion beam etching RIBE
  • chemically assisted ion beam etching CAIBE
  • plasma etching using an inductively coupled plasma preferably using chlorine chemistry, e.g. Boron chloride, silicon tetrachloride, but also elemental chlorine and mixtures of the aforementioned substances can be used.
  • chlorine chemistry e.g. Boron chloride, silicon tetrachloride, but also elemental chlorine and mixtures of the aforementioned substances can be used.
  • the etching process is therefore carried out in two stages since the heat dissipation during the etching process is relatively poor and the adhesive with which the cover slip is glued should be subjected to as little thermal stress as possible. In principle, however, the etching process can also be carried out in one step, it being possible for the cover slip to be glued on beforehand.
  • the auxiliary layer 8 made of Si 3 N 4 only serves to facilitate the detachment of the cover slip later. It must be extreme be stable and resistant to voltage since the semiconductor device formed after the first etching step is held only by this auxiliary layer 8 before the cover slip is glued on. For this reason, the auxiliary layer 8, as described above, was grown by PE-CVD.
  • the auxiliary layer 8 together with the cover glass 12, serves as a carrier for the diode arrangement, as shown in FIG. 1F.
  • the auxiliary layer 8 is omitted and the cover slip is glued onto the first metallization layer 7 initially or after a first etching step.
  • FIGS. 1H and II now explain how the GaAs LEDs can be separated.
  • a holding device 20 shown in FIG. 2 and explained below is used for the purpose of separation.
  • the holding device 20, which is also referred to as a case, has a substrate 21, which can be made of a semiconductor or a metal.
  • depressions 22 are formed in the form of a matrix, the size and grid of which correspond exactly to that of the GaAs LED matrix produced in the method steps 1A to IG.
  • a matrix of only 9x9 depressions 22 is shown in FIG.
  • the individual depressions 22 serve to receive the individual pilaster-shaped GaAs LEDs. Therefore, the depressions also have a square see cross section, which is, however, slightly larger than the cross section of the GaAs LEDs.
  • GaAs can be used as a suitable material for the holding device 20 and has already proven to be very practical in the first attempts.
  • An approx. 100 ⁇ m thick GaAs wafer can be used as the starting material.
  • the depressions have a height of approx. 60-70 ⁇ m, so that the GaAs LEDs are accommodated in them up to approx. 2/3 of their length.
  • FIGS. 1H and II Two adjacent depressions 22 being shown in cross section along the dashed line in FIG. 2 in each case in the lower partial image.
  • the relatively simple adjustment can be performed using a conventional stereomicroscope.
  • the LED arrangement is moved on the type case until it snaps into the type case.
  • Another semiconductor such as silicon or a metal can also be used as the material for the case.
  • Another great advantage of the type case is that it can be used multiple times.
  • the cover glass 12 and the Si 3 N 4 layer 8 can be removed with hydrofluoric acid (HF) and / or acetone (FIG. II).
  • HF hydrofluoric acid
  • FOG. II acetone
  • the GaAs LEDs 30 are thus isolated and micromanipulators are closed - accessible. For example, they can be encapsulated individually and used as radiation sources for various purposes.
  • a high-density LED display device can also be produced from the arrangement of isolated microscopic GaAs LEDs 30 held by the holding device 20. Since the isolated LEDs 30 already in the case Arranged in a matrix and with a high density, this can be used to produce a corresponding LED display device based on this arrangement.
  • FIG. This drawing again shows a top view of the holding device 20, in the recesses of which the individual GaAs LEDs 30 are inserted.
  • the metallization layer 7 of the n side of the LEDs points upwards.
  • First conductor tracks 40 are now applied in such a way that the LEDs of one row are contacted together by a conductor track 40. 3, the top four rows of the matrix are contacted by four conductor tracks. After all rows of the matrix have been contacted in this way, the LEDs on the conductor tracks can be pulled out of the type case.
  • the metallization layers 6 on the other side of the LEDs on the p-side are also contacted with second conductor tracks 50.
  • the LEDs of a column are contacted together by a conductor track.
  • the LEDs of the rightmost column of the diode arrangement are contacted by way of example together with a conductor track.
  • the second conductor tracks 50 applied on the p-side therefore run perpendicular to the conductor tracks 40 contacted on the n-side.
  • a specific GaAs LED can thus be excited in a targeted manner by applying a current to the associated row conductor track and the associated column conductor track.
  • the light is emitted to the side because the GaAs LEDs are edge emitters, sufficient scattered light is generated at the edges that can get past the conductor tracks and into the eye of the beholder.
  • the GaAs LEDs can also be made with an adhesive film from the The case is pulled out, whereupon the metallization surfaces of the LEDs facing away from the film are first contacted with conductor tracks and, after the film has been removed, the metallization areas of the LEDs which have thus become free are contacted with conductor tracks.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein Verfahren zur Herstellung und Vereinzelung von mikroskopischen Halbleiter-Lichtemissionsdioden mit den folgenden Verfahrensschritten beschrieben: a) Herstellen einer Halbleiter-Lichtemissionseinrichtung (100) umfassend einen pn-Übergang (2-4) und Metallisierungsschichten (6, 7); b) Aufbringen einer Ätzmaske (9-11) mit einer vorgegebenen Struktur auf eine Seite der Halbleitereinrichtung (100), wobei die maskierten Bereiche der Anordnung und Form der zu formenden Dioden (30) entsprechen; c) Aufbringen eines Trägers (8, 12) auf die andere Seite der Halbleitereinrichtung (100); d) Senkrechtes Ätzen des Halbleitermaterials in den Öffnungen der Ätzmaske (9-11) bis zu dem Träger (8, 12) und somit Erzeugen einer Diodenanordnung enthaltend eine Mehrzahl von Dioden (30) unterhalb der maskierten Bereiche; e) Entfernen der Ätzmaske (9-11); f) Bereitstellen einer Halteeinrichtung (20) enthaltend Vertiefungen (22) mit einer Anordnung und Form, die denjenigen der Dioden (30) entspricht, wobei die Vertiefungen für die Aufnahme der Dioden (30) geeignet sind; g) Einrasten der Diodenanordnung in die Halteeinrichtung (20); h) Entfernen des Trägers (8, 12). Das Verfahren kann für die Herstellung einer LED-Anzeigevorrichtung mit hoher Bildpunktdichte angewandt werden.

Description

Beschreibung
Verfahren zur Herstellung und Vereinzelung von Halbleiter- Lichtemissionsdioden
Die Erfindung betrifft ein Verfahren zur Herstellung und Vereinzelung von Halbleiter-Lichtemissionsdioden nach den Merkmalen des Patentanspruchs 1 und zur Herstellung einer Licht- emissions-Anzeigevorrichtung auf der Basis der vereinzelten Lichtemissionsdioden.
Auf dem Gebiet der Anzeigevorrichtungen oder Displays werden in vielen Anwendungsbereichen die herkömmlichen Kathodenstrahlröhren in zunehmendem Maße durch flache Displays wie Flüssigkristall- (LCD-) Displays ersetzt. Letztere weisen von Haus aus eine Reihe von bekannten Nachteilen auf, wie z.B. die mangelnde Leuchtstärke, die Richtungsabhängigkeit des visuellen Eindrucks, oder die zu geringe Ansprechgeschwindig- keit. Diese Probleme sind zwar nicht unlösbar, können aber größtenteils nur unter erheblichem Aufwand bewältigt werden. Sie beruhen zum Teil darauf, daß das von der Anzeigevorrichtung in Richtung auf den Betrachter emittierte Licht subtrak- tiv, also durch Filterung von extern eingestrahltem Licht erzeugt wird, wobei ein aktives Medium, in der Regel ein Flüs- sigkristall die Funktion eines steuerbaren Lichtfilters aufweist. Zu einem anderen Teil beruhen die Probleme auf den Eigenschaften der als aktive Medien überwiegend verwendeten Flüssigkristalle.
Aufgrund dieser Schwierigkeiten hat es stets auch Überlegungen in Richtung auf solche Anzeigevorrichtungen gegeben, in denen der Lichterzeugungsprozeß additiv, also durch selbständig lichtemittierende Elemente wie Lichtemissionsdioden erfolgt. Diese Lichte issionsdioden sind wie die Zellen eines LCD-Displays in einer Matrix angeordnet und müssen wie diese einzeln ansteuerbar sein. Derartige Anzeigevorrichtungen beschränkten sich in der Vergangenheit auf Anzeigevorrichtungen mittleren Informationsgehalts wie Ziffernanzeigen oder alphanumerische Anzeigen mit einer geringen Anzahl von Bildpunkten in der Matrix. Großflächige Anzeigevorrichtungen mit hohem Informationsgehalt haben sich dagegen aufgrund ihrer Komple- xität und ihrer hohen Verlustleistung in der Vergangenheit als schwierig erwiesen und sind demzufolge nicht aus dem Versuchsstadium herausgekommen. Insbesondere ist es bisher nicht zufriedenstellend gelungen, eine große Anzahl von mikroskopisch kleinen und einzeln ansteuerbaren Halbleiter-Lichtemis- sionsdioden sehr eng nebeneinander, d.h. mit sehr hoher Dichte regelmäßig anzuordnen.
Aus der DE 196 32 626 AI ist ein Verfahren zur Herstellung und Vereinzelung von LED-Chips bekannt, bei dem zunächst mit- tels metallorganischer Gasphasenepitaxie (MOVPE) auf einer
Substratscheibe eine Halbleiterschichtenfolge mit einer aktiven Zone aufgebracht wird. Diese Schichtenfolge wird mittels Trockenätzen mit wenigstens einem Mesagraben versehen, dessen Tiefe mindestens so groß ist, daß die aktive Zone der Schich- tenfolge durchtrennt wird. Nachfolgend wird der Verbund aus Substratscheibe und Schichtenfolge derart durchtrennt, daß wenigstens ein Halbleiterkörper, gewünsc tenfalls jedoch eine Mehrzahl von Halbleiterkörpern mit jeweils mindestens einer Mesaflanke erzeugt werden. Es wird jedoch nicht beschrieben, wie eine Mehrzahl von Halbleiterkörpern nach ihrer Vereinzelung unter Kontrolle gebracht und weiterverarbeitet werden können.
In der JP 06350136 A wird dagegen ein Verfahren beschrieben, bei dem ein noch integraler Halbleiterkörper, der eine
Schichtenfolge, eine aktive Zone und Kontaktmetallisierungen aufweist, auf eine klebende Fläche montiert wird. Anschließend werden einzelne LED-Chips durch Ätzen hergestellt, so daß vereinzelte LED-Chips auf der klebenden Fläche angeordnet sind und weiterverarbeitet bzw. kontaktiert werden können. Die Verwendung einer klebenden Fläche ist jedoch relativ umständlich, da anfänglich für eine sichere Haftung gesorgt werden muß, später jedoch beim Ablösen ein chemischer Prozeß eingesetzt werden muß.
Die DE 40 16 698 AI beschreibt einen als Hilfsträger verwen- deten Saugträger für die Übertragung von Teilen auf einen Träger, wobei die Teile zwischenzeitlich auf dem Saugträger lösbar und in positionsgenauer Ausrichtung fixierbar sind, wobei der Saugträger mit einzeln ansteuerbaren, den zu übertragenden Teilen jeweils zugeordneten Saugkammern versehen ist. Als Anwendung wird insbesondere die Herstellung von LED- Zeilen beschrieben.
Die EP 0 683 527 AI beschreibt ein Verfahren zur Herstellung einer Lichtemissionsdiodenanordnung hoher Dichte, bei welchem auf einem Halbleitersubstrat nachfolgend eine erste elektrische KontaktierungsSchicht aus einem hochdotierten Halbleitermaterial, eine aktive Schichtenfolge und eine zweite elektrische Kontaktierungsschicht aufgebracht werden. Durch spalten- und zeilenweise Ätzschritte unterschiedlicher Tiefe wer- den spalten- und zeilenweise elektrisch isolierte LEDs erzeugt, die matrixförmig angeordnet sind und einzeln elektrisch angesteuert werden können. Mit diesem Verfahren werden die LEDs jedoch nicht vereinzelt hergestellt.
Es ist somit Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung und Vereinzelung von mikroskopisch kleinen Halbleiter-Lichtemissionsdioden anzugeben. Es ist ferner Aufgabe der vorliegenden Erfindung, auf der Basis dieses Verfahrens eine additive Anzeigevorrichtung mit hoher Bildpunkt- dichte auf der Basis der Halbleiter-Lichtemissionsdioden herzustellen.
Diese Aufgaben werden durch die Merkmale des Patentanspruchs 1 gelöst.
Das Verfahren gemäß der Erfindung weist die folgenden Verfahrensschritte auf. a) Herstellen einer Halbleiter-Lichtemissionseinrichtung umfassend einen pn-Übergang und Metallisierungsschichten; b) Aufbringen einer Ätzmaske mit einer vorgegebenen Struktur auf eine Seite der Halbleitereinrichtung, wobei die maskier- ten Bereiche der Anordnung und Form der zu formenden Dioden entsprechen; c) Aufbringen eines Trägers auf die andere Seite der Halbleitereinrichtung; d) Senkrechtes Atzen des Halbleitermaterials in den Öffnungen der Ätzmaske bis zu dem Träger und somit Erzeugen einer
Diodenanordnung enthaltend eine Mehrzahl von Dioden unterhalb der maskierten Bereiche; e) Entfernen der Ätzmaske; f) Bereitstellen einer Halteeinrichtung enthaltend Vertiefun- gen mit einer Anordnung und Form, die denjenigen der Dioden entspricht, wobei die Vertiefungen für die Aufnahme der Dioden geeignet sind; g) Einrasten der Diodenanordnung in die Halteeinrichtung; h) Entfernen des Trägers.
Die Erfindung ermöglicht somit die Herstellung und Vereinzelung mikroskopischer Halbleiter-Lichtemissionsdioden und daran anschließend entweder deren separate Erfassung mit mikromechanischen Werkzeugen oder deren elektrische Kontaktie- rung zwecks Herstellung einer additiven Anzeigevorrichtung.
Besondere Ausgestaltungen einzelner Verfahrensschritte sind in den Unteransprüchen angegeben.
Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels, der Herstellung vereinzelter GaAs-LEDs, in Verbindung mit den Zeichnungen naher erläutert.
Es zeigen:
Figuren 1A bis II die einzelnen Schritte der Herstellung und Vereinzelung der GaAs-LEDs; Fig.2 eine als Setzkasten bezeichnete Halteeinrichtung zur Aufnahme der LED-Matrix;
Fig.3 die Anbringung von ersten Leiterbahnen bei der Herstellung einer LED-Anzeigevorrichtung unter Verwendung des Setzkastens;
Fig.4 die Anbringung von zweiten Leiterbahnen bei der Her- Stellung einer LED-Anzeigevorrichtung;
Fig.5 eine rasterelektronenmikroskopische Aufnahme einer GaAs-Probe, in der ein periodisches Lochmuster durch eine Tiefenätzung erzeugt wurde.
Das erfindungsgemäße Verfahren besteht im wesentlichen darin, daß durch Photolithographie und reaktive Ätztechniken in einer eine LED-Struktur aufweisenden Halbleitereinrichtung ein periodisches Vertiefungsmuster erzeugt wird. Zwischen den Vertiefungen verbleiben Säulen oder Pilaster des Halbleitermaterials zurück, aus denen im weiteren Verlauf des Verfahrens die vereinzelten mikroskopischen Halbleiter-LEDs erzeugt werden. In dem im folgenden erläuterten Ausführungsbeispiel wird als Halbleiter GaAs verwendet.
Als erstes wird anhand der Fig.lA die Herstellung einer Halbleiter-Lichtemissionseinrichtung 100 erläutert. Als Ausgangsmaterial wird ein n-dotierter (Störstellendichte ca. 1018-1019 cm-3) GaAs-Wafer 1 (Durchmesser 2 Zoll) mit einer Dicke von ca. lOOμm verwendet. Innerhalb einer beispielsweise quadratischen, zentrierten Teilfläche des Wafers werden beidseitig eine Mehrzahl von Schichten aufgebracht. Auf der Waferrück- seite wird eine erste Metallisierungsschicht 7 (schraffiert dargestellt), beispielsweise aus Au:Zn abgeschieden. Diese Metallisierungsschicht 7 wird später als n-Kontakt der Lichtemissionsdiode dienen. Auf die Metallisierungsschicht 7 wird eine Hilfsschicht 8 aus Si3N4 abgeschieden, deren Funktion später ersichtlich werden wird. Die Hilfsschicht 8 kann auch aus Si02 bestehen. Sie wird vorzugsweise aus PE-CVD (Plasma Enhanced Chemical Vapor Deposition) abgeschieden, da mit diesem Verfahren wesentlich spannungsärmere Schichten als bei- spielsweise durch Sputtern aufgebracht werden können.
Auf der Oberseite des GaAs-Wafers 1 wird nun die eigentliche LED-Struktur in Form von Halbleiterschichten 2 bis 5 aufgebracht. Als Wachstumsverfahren kann jedes konventionelle Wachstumsverfahren, beispielsweise Molekularstrahlepitaxie (MBE) , metallorganische Gasphasenepitaxie (MOCVD) oder metallorganische Molekularstrahlepitaxie (MOMBE) verwendet werden.
Zuerst wird eine erste Wellenführungsschicht 2 aus n-dotier- tem GaAs aufgebracht. Auf diese wird eine aktive, lichterzeugende Schicht 3 aufgewachsen. Diese aktive Schicht besteht aus intrinsischem, d.h. nominell undotiertem, Halbleitermaterial. Im vorliegendem Fall ist das Halbleitermaterial der ak- tiven Schicht 3 AlGaAs, so daß die Wellenlänge des durch die aktive Schicht emittierten Lichts infolge des Bandabstands von AlGaAs etwa im roten Spektralbereich liegt. Je nach gewünschter Wellenlänge kann hier natürlich jedes andere III-V- Halbleitermaterial verwendet werden. Auf die aktive Schicht 3 wird eine zweite Wellenführungsschicht 4 aus p-dotiertem GaAs aufgewachsen. Auf diese wird dann noch eine p-dotierte Kontaktschicht 5 mit hoher Störstellenkonzentration (ca. 100cm" 3) abgeschieden. Auf diese wird schließlich eine zweite Metallisierungsschicht 6 aufgebracht, die wieder aus Au:Zn be- stehen kann. Die Gesamtdicke der Schichten 2 bis 6 beträgt vorzugsweise ca. 5-20μm.
Die gewählte Darstellung ist demnach nicht maßstabsgetreu, da die Dicke des Wafers 1 lOOum beträgt.
Somit ist der pn-Übergang von den Schichten 2 bis 4 umfaßt Wenn im Betrieb ein Strom durch die metallischen Kontakt- schichten 6 und 7 in die LED-Struktur injiziert wird, so führt dies im Bereich der aktiven Schicht 3 zur Rekombination von Elektronen und Löchern und zur Lichtemission. Das emittierte Licht breitet sich in der Ebene der aktiven Schicht 3 aus und tritt bei einer fertiggestellten LED an deren seitlichen Kanten aus .
Diese Struktur gemäß Fig.lA wird nun einem im folgenden noch näher beschriebenen Strukturierungsprozeß unterworfen, durch den eine regelmäßige Anordnung von einzelnen freistehenden pilasterartigen GaAs-LEDs erzeugt wird. In der Fig.5 ist zur Illustration eine Rasterelektronenmikroskop-Aufnahme einer tiefgeätzten GaAs-Probe dargestellt. Diese zeigt eine regelmäßige Anordnung einzelner LEDs, deren quadratische Grundflä- ehe ca. lOOurα bei einem Raster von ca. 300μm beträgt. Nach einer Ätzung durch etwa 95μm präsentieren sich die Pilaster unmittelbar unterhalb einer Ätzmaske aus Al20/Photoresist mit senkrechten Flanken, in der Mitte verjüngt, um dann breit auszulaufen.
Der Strukturierungsprozeß wird im folgenden anhand der Figuren 1A bis II näher erläutert. In den Zeichnungen wird die Strukturierung zweier benachbarter GaAs-Pilaster dargestellt.
Die in den Figuren IB bis ID dargestellten Verfahrensschritte dienen der Erzeugung einer verhältnismäßig dicken, im wesentlichen aus Photoresist bestehenden, strukturierten Ätzmaske 9 bis 11 auf der zweiten Metallisierungsschicht 6, wie sie in Fig.lD dargestellt ist. Zunächst wird gemäß Fig.lB auf die zweite Metallisierungsschicht 6 eine verhältnismäßig dicke erste Photoresistschicht 9 aus beispielsweise dem Photoresist AZ 4533 oder AZ 4562 aufgeschleudert . Die Dicke der ersten Photoresistschicht 9 beträgt vorzugsweise zwischen 6 und lOμm. Auf die erste Photoresistschicht 9 wird durch RFR-Sput- tern oder Ionenstrahl-Sputtern eine Hilfsschicht 10 aufgebracht, die beispielsweise entweder aus Si02, Al203 oder Si3N4 bestehen kann und vorzugsweise eine Dicke von ca. 200nm auf- weist. Auf diese Hilfsschicht 10 wird wiederum eine zweite, verhältnismäßig dünne, Photoresistschicht 11 mit einer Dicke von vorzugsweise l,5-2μm aufgeschleudert . Diese kann ebenfalls aus den oben genannten Resistmaterialien AZ 4533 oder AZ 4562 bestehen. Diese wird, wie in Fig.lB ersichtlich, durch Photolithographie in bekannter Weise derart strukturiert, daß ihre Struktur der der zu erzeugenden GaAs-LED-Ma- trix entspricht. Im vorliegenden Fall wird also eine Re- sistmaske bestehend aus einer Matrix aus quadratischen Re- sistbereichen erzeugt. Die unterhalb dieser quadratischen Re- sistbereiche liegenden Zonen der Halbleitereinrichtung sollen also zu den pilasterförmigen GaAs-LEDs geformt werden. Natürlich kann auch eine Matrix aus beispielsweise kreisförmigen Resistbereichen für die spätere Erzeugung säulenartiger GaAs- LEDs erzeugt werden.
In dem in Fig. IC dargestellten Verfahrensschritt wird die Re- sistmaske zunächst durch reaktives Trockenätzen, vorzugsweise unter Verwendung von Fluor-Chemie, z.B. reines CF4 oder CF02 in die Hilfsschicht 10 übertragen.
Dann wird in dem in Fig.lD dargestellten Verfahrensschritt die Struktur in die dicke Photoresistschicht 9 mittels reaktivem Trockenätzen, vorzugsweise unter Verwendung von Sauer- stoff-Chemie, z.B. 02/Ar, übertragen.
Die somit erzeugte, in Fig.lD dargestellte und aus den Schichten 9 bis 11 bestehende Resistmaske erlaubt die Erzielung einer sehr hohen lateralen Strukturtreue bei der nun folgenden Ätzung der GaAs-Struktur. Bei Verwendung einer einfachen Resistschicht würden sich Probleme aufgrund des Ver- fließens und Verrundens der Photoresistmaske an den Strukturflanken ergeben. Die gemäß Fig.lD erzeugte Resistmaske weist dagegen nicht nur aufgrund ihrer Dicke sondern auch aufgrund der zwischenliegenden Hilfsschicht 10 eine relativ hohe Formbeständigkeit gegenüber dem nun folgenden Ätzangriff auf. Im folgenden wird nun die GaAs-Struktur einschließlich der Metallisierungsschichten durch Trockenätzung in einem reaktiven Plasma senkrecht in die Tiefe geätzt. Dabei wird in einem ersten Schritt der Ätzvorgang bis zu einer Restdicke des GaAs-Wafers von ca. 30μm vorgenommen Dann wird das Zwischenprodukt zur mechanischen Stabilisierung auf ein Objektträger- Deckgläschen 12 mit Glycolphtalat oder Picein aufgeklebt. Der Endzustand des Ätzschrittes und des Aufklebens des Deckgläschens ist in Fig.lE dargestellt.
In dem darauffolgenden Ätzschritt (Fig.lF) wird die Restdicke des GaAs-Wafers bis zu der Hilfsschicht 8 aus Si3N4 durchgeätzt. Für die Kontrolle des Ätzvorgangs kann optische Endpunkterkennung eingesetzt werden. Ferner kann die Ätzung in einem Mehrschritt-Prozeß durchgeführt werden, um die thermische Belastung des Klebstoffs an der Grenzfläche zwischen der Si3N4-Hilfsschicht 8 und dem Deckgläschen 12 niedrig zu halten. In der Figur 1F ist das Endergebnis dieses Ätzvorgangs dargestellt.
Als Atzverfahren kann reaktives Ionenätzen (RIE) , reaktives Ionenstrahlätzen (RIBE) , chemisch unterstütztes Ionen- strahlätzen (CAIBE) oder Plasmaätzen unter Verwendung eines induktiv gekoppelten Plasmas (ICP), vorzugsweise unter Ver- wendung von Chlorchemie, z.B. Borchlorid, Siliziumtetrachlorid, aber auch elementarem Chlor und Mischungen der vorgenannten Stoffe, verwendet werden.
Der Ätzvorgang wird deshalb zweistufig durchgeführt, da die Wärmeabfuhr während des Ätzvorgangs relativ schlecht ist und der Klebstoff, mit dem das Deckgläschen angeklebt ist, möglichst wenig thermisch belastet werden sollte. Prinzipiell kann jedoch der Ätzvorgang auch in einem Schritt durchgeführt werden, wobei das Deckgläschen vorher angeklebt werden kann.
Die Hilfsschicht 8 aus Si3N4 dient lediglich dazu, die Ablösung des Deckgläschens später zu erleichtern. Sie muß äußerst stabil und spannungsfest sein, da die nach dem ersten Ätzschritt gebildete Halbleitereinrichtung vor dem Aufkleben des Deckgläschens nur von dieser Hilfsschicht 8 gehalten wird. Aus diesem Grund wurde die Hilfsschicht 8, wie weiter oben geschildert, durch PE-CVD aufgewachsen.
Die Hilfsschicht 8 dient zusammen mit dem Deckgläschen 12 als Träger der Diodenanordnung, wie sie in Fig.lF dargestellt ist. Es ist jedoch theoretisch auch denkbar, daß die Hilfs- schicht 8 weggelassen wird und das Deckgläschen anfänglich oder nach einem ersten Ätzschritt direkt auf die erste Metallisierungsschicht 7 aufgeklebt wird.
In dem folgenden, in Fig. IG dargestellten Verfahrensschritt wird die aus den Photoresistschichten 9 und 11 sowie der
Hilfsschicht 11 bestehende Ätzmaskenstruktur durch Plasmaver- aschen oder einen Lift-Off-Prozeß auf konventionelle Weise entfernt. Somit erhält man eine Diodenanordnung in Form einer Matrix aus im Querschnitt quadratischen GaAs-LEDs, die von dem Deckgläschen 12 mit der dazwischenliegenden Hilfsschicht 8 gehalten werden.
In den Figuren 1H und II wird nun erläutert, wie die GaAs- LEDs vereinzelt werden können.
Zu dem Zweck der Vereinzelung wird eine in der Fig.2 dargestellte und nachfolgend erläuterte Halteeinrichtung 20 verwendet. Die auch als Setzkasten bezeichnete Halteeinrichtung 20 weist ein Substrat 21 auf, das aus einem Halbleiter oder einem Metall bestehen kann. In das Substrat 21 werden Vertiefungen 22 in Form einer Matrix geformt, deren Größe und Raster exakt demjenigen der in den Verfahrensschritten 1A bis IG erzeugten GaAs-LED-Matrix entspricht. Aus Gründen der Übersichtlichkeit ist in der Fig.2 eine Matrix aus lediglich 9x9 Vertiefungen 22 dargestellt. Die einzelnen Vertiefungen 22 dienen zur Aufnahme der einzelnen pilasterförmigen GaAs- LEDs. Daher weisen die Vertiefungen ebenso einen quadrati- sehen Querschnitt auf, der jedoch geringfügig größer ist als der Querschnitt der GaAs-LEDs.
Als geeignetes Material für die Halteeinrichtung 20 kann bei- spielsweise GaAs verwendet werden und erwies sich bereits in ersten Versuchen als sehr praktikabel. Als Ausgangsmaterial kann ein ca. lOOμm dicker GaAs-Wafer verwendet werden. Die Vertiefungen weisen eine Höhe von ca. 60-70μm auf, so daß die GaAs-LEDs bis etwa 2/3 ihrer Länge in ihnen aufgenommen wer- den.
Dieser Vorgang ist nun in den Figuren 1H und II dargestellt, wobei jeweils im unteren Teilbild zwei nebeneinanderliegende Vertiefungen 22 im Querschnitt entlang der gestrichelten Li- nie in Fig.2 dargestellt sind. Die relativ einfache Justage kann unter Betrachtung durch ein konventionelles Stereomikroskop durchgeführt werden. Die LED-Anordnung wird solange auf dem Setzkasten verschoben, bis sie in dem Setzkasten einrastet.
Als Material für den Setzkasten kann auch ein anderer Halbleiter wie Silizium oder auch ein Metall verwendet werden. Ein weiterer großer Vorteil des Setzkastens ist, daß er mehrfach verwendet werden kann.
Nachdem die pilasterförmigen GaAs-LEDs derart fixiert sind, kann das Deckgläschen 12 und die Si3N4-Schicht 8 mit Flußsäure (HF) und/oder Aceton entfernt werden (Fig. II) Die GaAs-LEDs 30 sind somit vereinzelt und Mikromanipulatoren zu- gänglich. Sie können beispielsweise einzeln verkapselt und als Strahlungsquellen verschiedenen Anwendungszwecken zugeführt werden.
Es kann aber auch aus der durch die Halteeinrichtung 20 ge- haltenen Anordnung von vereinzelten mikroskopischen GaAs-LEDs 30 eine LED-Anzeigevorrichtung hoher Dichte hergestellt werden. Da die vereinzelten LEDs 30 in dem Setzkasten bereits matrixförmig und mit hoher Dichte angeordnet sind, kann dies dazu ausgenutzt werden, ausgehend von dieser Anordnung eine entsprechende LED-Anzeigevorrichtung herzustellen.
Ein Verfahren zur Herstellung einer solchen LED-Anzeigevorrichtung ist in Fig.3 dargestellt. In dieser Zeichnung ist erneut eine Draufsicht der Halteeinrichtung 20 dargestellt, in deren Vertiefungen die einzelnen GaAs-LEDs 30 eingesetzt sind. Die Metallisierungsschicht 7 der n-Seite der LEDs weist nach oben. Es werden nun erste Leiterbahnen 40 derart aufgebracht, daß die LEDs einer Zeile gemeinsam durch eine Leiterbahn 40 kontaktiert werden. In der Darstellung der Fig.3 sind die obersten vier Zeilen der Matrix durch vier Leiterbahnen kontaktiert. Nachdem auf solche Art alle Zeilen der Matrix kontaktiert wurden, können die LEDs an den Leiterbahnen aus dem Setzkasten herausgezogen werden.
Dann werden, wie in Fig. dargestellt, die auf der anderen Seite der LEDs befindlichen Metallisierungsschichten 6 der p- Seite ebenfalls mit zweiten Leiterbahnen 50 kontaktiert.
Diesmal werden jedoch die LEDs einer Spalte gemeinsam durch eine Leiterbahn kontaktiert. In der Fig.5 sind beispielhaft die LEDs der äußersten rechten Spalte der Diodenanordnung gemeinsam mit einer Leiterbahn kontaktiert. Die auf der p-Seite aufgebrachten zweiten Leiterbahnen 50 verlaufen also senkrecht zu den auf der n-Seite kontaktierten Leiterbahnen 40.
Somit kann im Prinzip eine bestimmte GaAs-LED gezielt angeregt werden, indem die zugehörige Zeilenleiterbahn und die zugehörige Spaltenleiterbahn mit einem Strom beaufschlagt werden. Das Licht wird zwar zur Seite emittiert, da die GaAs- LEDs Kantenemitter sind, an den Kanten wird jedoch ausreichend Streulicht erzeugt, das an den Leiterbahnen vorbei in das Auge des Betrachters gelangen kann.
Alternativ zu dem vorstehend beschriebenen Verfahren können auch zunächst die GaAs-LEDs mit einer Klebefolie aus dem Setzkasten herausgezogen werden, worauf dann zunächst die der Folie abgewandten Metallisierungsflächen der LEDs mit Leiterbahnen kontaktiert werden und nach Abziehen der Folie die somit freigewordenen Metallisierungsflachen der LEDs mit Lei- terbahnen kontaktiert werden.

Claims

Patentansprüche
1. Verfahren zur Herstellung und Vereinzelung von Halbleiter- Lichtemissionsdioden (30) , mit den folgenden Verfahrens- schritten: a) Herstellen einer Halbleiter-Lichtemissionseinrichtung (100) umfassend einen pn-Übergang (2-4) und Metallisierungs- schichten (6, 7) ; b) Aufbringen einer Ätzmaske (9-11) mit einer vorgegebenen Struktur auf eine Seite der Halbleitereinrichtung (100), wobei die maskierten Bereiche der Anordnung und Form der zu formenden Dioden (30) entsprechen; c) Aufbringen eines Trägers (8, 12) auf die andere Seite der Halbleitereinrichtung (100) ; d) Senkrechtes Ätzen des Halbleitermaterials in den Öffnungen der Ätzmaske (9-11) bis zu dem Träger (8, 12) und somit Er¬ zeugen einer Diodenanordnung enthaltend eine Mehrzahl von Dioden (30) unterhalb der maskierten Bereiche; e) Entfernen der Ätzmaske (9-11); f) Bereitstellen einer Halteeinrichtung (20) enthaltend Vertiefungen (22) mit einer Anordnung und Form, die denjenigen der Dioden (30) entspricht, wobei die Vertiefungen für die Aufnahme der Dioden (30) geeignet sind; g) Einrasten der Diodenanordnung in die Halteeinrichtung (20); h) Entfernen des Trägers (8, 12).
2 . Verfahren nach Anspruch 1 , d a d u r c h g e k e n n z e i c h n e t, daß der Verfahrensschritt b) die Schritte umfaßt: bl) Aufschleudern einer ersten, relativ dicken Photoresistschicht (9) auf eine Oberfläche der Halbleiter-Lichtemissionseinrichtung (100) ; b2) Abscheiden einer relativ dünnen Hilfsschicht (10) aus Si02, Al 03 oder Si3N4 auf der Photoresistschicht (9) ; b3) Aufschleudern einer zweiten, relativ dünnen Photoresistschicht (11) auf der Hilfsschicht (10); b4) Strukturieren der zweiten Photoresistschicht (11) durch Photolithographie; b5) Übertragung der in b4) erzeugten Struktur in die Hilfsschicht (10); b6) Übertragung der in b4) und b5) erzeugten Struktur in die erste Photoresistschicht (9).
3. Verfahren nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, daß der Schritt b5) durch reaktives Trockenätzen, insbesondere unter Verwendung von fluorhaltigen Substanzen wie CF4, CF402 oder CF4/02 durchgeführt wird.
4. Verfahren nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, daß der Schritt bβ) durch reaktives Trockenätzen, insbesondere unter Verwendung von sauerstoffhaltigen Substanzen wie 02/Ar durchgeführt wird.
5. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß die Verfahrensschritte b) und c) in umgekehrter Reihenfolge durchgeführt werden.
6. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß der Schritt d) zum Teil vor dem Schritt c) durchgeführt wird, wobei das Halbleitermaterial zunächst bis zu einer vorgegebenen Restdicke der Halbleitereinrichtung (100) geätzt wird, anschließend der Träger (8, 12) aufgebracht wird und daran anschließend die Ätzung bis zu dem Träger (8, 12) durchgeführt wird.
7. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß der Träger (8, 12) eine Hilfsschicht (8) und ein Deckglas (12) enthält und die Hilfsschicht (8) im Verfahrensschritt a) , ,.
16
und das Deckglas (12) im Verfahrensschritt c) aufgebracht wird.
8. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß im Verfahrensschritt a) ein Halbleiterwafer (1) auf einer Oberfläche mit einer ersten Metallisierungsschicht (7) und auf der anderen Oberfläche mit einer Schichtfolge (2-6) versehen wird, die den pn-Übergang (2-4) und eine zweite Metal- lisierungsschicht (6) umfaßt.
9. Verfahren nach den Ansprüchen 7 und 8, d a d u r c h g e k e n n z e i c h n e t, daß auf die erste Metallisierungsschicht (7) die Hilfsschicht (8) aufgebracht wird.
10. Verfahren nach Anspruch 9, d a d u r c h g e k e n n z e i c h n e t, daß die Hilfsschicht (8) Si3N4 oder Si02 enthält und mit plasmaun- terstützter chemischer Dampfphasenabscheidung (PE-CVD) abgeschieden wird.
11. Lichtemissionsdioden, hergestellt durch ein Verfahren nach einem oder mehreren der Ansprüche 1 bis 10.
12. Verfahren zur Herstellung einer Lichtemissions-Anzeige- vorrichtung, bei welchem im Anschluß an die Verfahrensschritte der Ansprüche 1 bis 10 die folgenden Verfahrens- schritte durchgeführt werden: i) Aufbringen von Leiterbahnen (40) auf die der Halteeinrichtung (20) abgewandten ersten Metallisierungsschichten (7) der Dioden (30) in der Weise, daß die Dioden einer Zeile gemeinsam durch eine Leiterbahn (40) kontaktiert werden; j) Herausziehen der mit den Leiterbahnen (40) kontaktierten Dioden (30) aus der Halteeinrichtung (20) ; k) Aufbringen von Leiterbahnen (50) auf die zweiten Metallisierungsschichten (6) der Dioden (30) in der Weise, daß die Dioden (30) einer Spalte gemeinsam durch eine Leiterbahn (50) kontaktiert werden.
13. Verfahren zur Herstellung einer Lichte issions-Anzeige- Vorrichtung, bei welchem im Anschluß an die Verfahrensschritte der Ansprüche 1 bis 10 die folgenden Verfahrensschritte durchgeführt werden: i) Aufkleben einer Folie auf die der Halteeinrichtung (20) abgewandten ersten Metallisierungsschichten (7) der Dioden (30) und Herausziehen der Dioden aus der Halteeinrichtung (20); j) Aufbringen von Leiterbahnen auf die zweiten Metallisierungsschichten (6) der Dioden (30) in der Weise, daß die Dioden (30) einer Spalte gemeinsam durch eine Leiterbahn kon- taktiert werden; k) Entfernen der Folie und Aufbringen von Leiterbahnen auf die ersten Metallisierungsschichten (7) der Dioden (30) in der Weise, daß die Dioden einer Zeile gemeinsam durch eine Leiterbahn kontaktiert werden.
14. Lichtemissions-Anzeigevorrichtung, hergestellt durch ein Verfahren nach einem der Ansprüche 12 oder 13.
EP99938154A 1998-06-29 1999-06-10 Verfahren zur herstellung und vereinzelung von halbleiter-lichtemissionsdioden Withdrawn EP1099255A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19828970 1998-06-29
DE19828970A DE19828970C2 (de) 1998-06-29 1998-06-29 Verfahren zur Herstellung und Vereinzelung von Halbleiter-Lichtemissionsdioden
PCT/DE1999/001693 WO2000001014A1 (de) 1998-06-29 1999-06-10 Verfahren zur herstellung und vereinzelung von halbleiter-lichtemissionsdioden

Publications (1)

Publication Number Publication Date
EP1099255A1 true EP1099255A1 (de) 2001-05-16

Family

ID=7872384

Family Applications (1)

Application Number Title Priority Date Filing Date
EP99938154A Withdrawn EP1099255A1 (de) 1998-06-29 1999-06-10 Verfahren zur herstellung und vereinzelung von halbleiter-lichtemissionsdioden

Country Status (4)

Country Link
US (1) US6475819B2 (de)
EP (1) EP1099255A1 (de)
DE (1) DE19828970C2 (de)
WO (1) WO2000001014A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010042202A1 (en) * 2000-04-14 2001-11-15 Horvath Charles J. Dynamically extendible firewall
DE10051159C2 (de) 2000-10-16 2002-09-19 Osram Opto Semiconductors Gmbh LED-Modul, z.B. Weißlichtquelle
US7067849B2 (en) 2001-07-17 2006-06-27 Lg Electronics Inc. Diode having high brightness and method thereof
JP2003112321A (ja) * 2001-10-02 2003-04-15 Sony Corp 加工用マスター基材及び同マスター基材の製造方法
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
US6949395B2 (en) 2001-10-22 2005-09-27 Oriol, Inc. Method of making diode having reflective layer
US7148520B2 (en) 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
US7262550B2 (en) 2003-04-15 2007-08-28 Luminus Devices, Inc. Light emitting diode utilizing a physical pattern
US6963119B2 (en) * 2003-05-30 2005-11-08 International Business Machines Corporation Integrated optical transducer assembly
US7471040B2 (en) * 2004-08-13 2008-12-30 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Mixed-color light emitting diode apparatus, and method for making same
US20060204865A1 (en) * 2005-03-08 2006-09-14 Luminus Devices, Inc. Patterned light-emitting devices
US7196354B1 (en) 2005-09-29 2007-03-27 Luminus Devices, Inc. Wavelength-converting light-emitting devices
US8110838B2 (en) * 2006-12-08 2012-02-07 Luminus Devices, Inc. Spatial localization of light-generating portions in LEDs
JP2010171289A (ja) * 2009-01-26 2010-08-05 Oki Data Corp 画像表示装置
CN101916733B (zh) * 2010-07-12 2012-07-04 友达光电股份有限公司 显示面板的制造方法
CN103000780B (zh) * 2012-12-14 2015-08-05 京东方科技集团股份有限公司 一种led芯片封装结构及制作方法、显示装置
CN106601725B (zh) * 2016-11-30 2019-04-05 环视先进数字显示无锡有限公司 复合蓝宝石基板磊晶led显示模组的制造方法
DE102017004579A1 (de) * 2017-05-12 2018-11-15 Diehl Aerospace Gmbh Leuchte und Leuchtenmodul

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214587A (ja) * 1985-03-20 1986-09-24 Toshiba Corp 半導体装置の製造方法
JPS6394656A (ja) * 1986-10-09 1988-04-25 Toshiba Corp 半導体素子の処理方法
DE4016698A1 (de) * 1990-05-23 1991-11-28 Siemens Ag Hilfstraeger zum uebertragen von teilen auf einen traeger und verfahren zu dessen anwendung
US5300788A (en) 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
US5824186A (en) * 1993-12-17 1998-10-20 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5449926A (en) * 1994-05-09 1995-09-12 Motorola, Inc. High density LED arrays with semiconductor interconnects
DE19632626A1 (de) * 1996-08-13 1998-02-19 Siemens Ag Verfahren zum Herstellen von Halbleiterkörpern mit MOVPE-Schichtenfolge

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0001014A1 *

Also Published As

Publication number Publication date
DE19828970C2 (de) 2000-05-18
US6475819B2 (en) 2002-11-05
DE19828970A1 (de) 2000-01-05
US20010041410A1 (en) 2001-11-15
WO2000001014A1 (de) 2000-01-06

Similar Documents

Publication Publication Date Title
DE19828970C2 (de) Verfahren zur Herstellung und Vereinzelung von Halbleiter-Lichtemissionsdioden
DE3731312C2 (de) Verfahren zum Vereinzeln von monolithisch hergestellten Laserdioden
EP2289113B1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
DE60311678T2 (de) Verfahren zur herstellung von halbleitervorrichtungen mit mesastrukturen und vielfachen passivierungsschichten und verwandte vorrichtungen
EP0985235B1 (de) Verfahren zur herstellung eines lichtemittierenden bauelementes
DE112017006428T5 (de) Lichtemittierende Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112017003307T5 (de) Verfahren zur Herstellung einer optischen Halbleitervorrichtung und optische Halbleitervorrichtung
DE102018111319A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
CH661153A5 (de) Halbleiterlichtemissionsgeraet auf galliumnitridbasis und verfahren zur herstellung desselben.
DE112019001735T5 (de) Verfahren zur Herstellung einer optischen Halbleitervorrichtung und eines Zwischengegenstands einer optischen Halbleitervorrichtung
DE202005021940U1 (de) Eingebettete-Heterostruktur-Gerät, welches mittels eines Einzelschritt-MOCVD fabriziert ist
DE60206025T2 (de) Herstellungsverfahren für optische vorrichtungen und verbesserungen
DE3714512C2 (de)
DE112016000371B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
DE102012220909A1 (de) Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht
WO2016008805A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
WO2014026951A1 (de) Verfahren zur herstellung eines halbleiter-laserelements und halbleiter-laserelement
DE2941476A1 (de) Verfahren zum spalten von halbleitermikroplaettchen in einzelstuecke
DE102018125496A1 (de) Halbleiterlaser und Herstellungsverfahren für Halbleiterlaser
DE112022002708T5 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE19819259A1 (de) Verfahren zur epitaktischen Herstellung von Halbleiter-Wachstumsinseln
WO2023138883A1 (de) Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips und optoelektronischer halbleiterchip
EP0455015A2 (de) Halbleiter-Laser
DE102011083581A1 (de) Verfahren zum herstellen eines lasers
DE102021128854A1 (de) Oberflächenemittierender halbleiterlaser und verfahren zur herstellung eines oberflächenemittierenden halbleiterlasers

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20001110

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT

17Q First examination report despatched

Effective date: 20080410

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20080716