EP0424254A1 - Electrical resistor in the form of a surface mounting chip and process for making the same - Google Patents
Electrical resistor in the form of a surface mounting chip and process for making the same Download PDFInfo
- Publication number
- EP0424254A1 EP0424254A1 EP90402915A EP90402915A EP0424254A1 EP 0424254 A1 EP0424254 A1 EP 0424254A1 EP 90402915 A EP90402915 A EP 90402915A EP 90402915 A EP90402915 A EP 90402915A EP 0424254 A1 EP0424254 A1 EP 0424254A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- layer
- substrate
- sheet
- resistive
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/06—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material including means to minimise changes in resistance with changes in temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
Definitions
- the invention relates to an electrical resistance in the form of a wireless chip, adapted so as to be able to be soldered in particular on a printed circuit board or on a hybrid circuit substrate.
- a resistance is part of the family of new components for electronics, generally known by the specific term of surface mount components.
- the invention also relates to the method for the manufacture of this electrical resistance.
- resistors in the form of a chip so as to form a resistive element or resistive layer deposited on an electrically insulating substrate in the form of a square or rectangle, of a few mm 2 of surface.
- This resistive element is deposited by screen printing using resistive pastes or inks deposited directly on said substrate.
- the thickness of the deposited layer is of the order of several micrometers, and its electrical resistance varies between a few ohms and several megohms. This technique is known to those skilled in the art under the specific term of deposition in thick layers.
- the same type of component by depositing, by vacuum deposition techniques, resistive materials, in particular of the Nickel-Chromium or Constantan type, directly onto said substrate.
- resistive materials in particular of the Nickel-Chromium or Constantan type
- the ohmic value of the component thus produced can vary between a few ohms and a few tens of kilo-ohms, the thickness of the deposit typically varying between 10 and a few thousand nanometers.
- This technique is known by the specific term of vacuum deposition.
- the end electrodes of these known resistors are produced according to deposition techniques in thick layers, in particular by depositing Ag-Pd alloys on the substrate, produced so as to form an electrical continuity with the resistive material and then recharging by electrolytic deposition techniques said Ag-Pd alloy by thick layers of Nickel, Sn and Pb-Sn.
- Each of the bar-shaped sections is then cut into units of a few mm2 and to complete an electrolyte deposit of Ni and Pb-Sn or equivalent is applied to each of said chips. A resistance is thus obtained in the form of a surface mount chip.
- the resistors manufactured by these known methods have the disadvantage, however, because of their nature of being imprecise and of having characteristics of temperature variation and frequency response detrimental to the performance demanded by current electronic circuits.
- the ohmic value tolerances of these resistors are hardly less than a few percent of the nominal value of the resistance.
- their temperature coefficient represented by the variation of the nominal resistance as a function of the temperature, is never less than 100 to 200 parts per million / ° C (ppm / ° C).
- variations in the nominal resistance as a function of time can be comprised in a few thousand and several thousand parts per million (ppm).
- the object of the present invention is to overcome these drawbacks by providing a surface mount chip resistor whose tolerance of the ohmic value with respect to the nominal value is at least of the order of 0.1% to 0.05 %.
- Another object of the present invention is to provide a chip resistor whose temperature coefficient is less than 5 ppm / ° C.
- Another object of the present invention is to provide a chip resistor whose variation in nominal resistance over time is confined in the range of 50 to 200 ppm for a period of between 2,000 h and 10,000 h at 155 ° C. .
- Another object of the present invention is to provide a chip resistance enjoying the advantages described above while retaining the solderability and reliability properties generally associated with so-called very high precision components.
- Another object of the present invention is to provide a method which makes it possible to manufacture a chip resistor which has the characteristics defined above.
- the invention thus relates to an electrical resistance in the form of a chip, intended to be soldered in particular on a printed circuit board or on a hybrid circuit substrate, comprising an electrically insulating substrate of the ceramic type, on which is bonded by an adhesive layer of organic resin a sheet of metal or resistive alloy, this sheet being cut by etching so as to form filaments connected together to form a sinuous resistive circuit, this cut resistive sheet being covered by another layer of organic resin.
- this resistance is characterized in that said other resin layer leaves free, in the vicinity of two opposite edges of the substrate, two end parts of the cut resistive sheet, in that these two parts of the resistive sheet are each covered by a thin layer of a metal or alloy adhering to the resistive sheet, this layer being covered by a second thicker layer of metal or conductive alloy, and this second layer being covered by a third layer also thicker of a weldable alloy, these three superimposed layers also extending on the two opposite lateral faces of the substrate and partially on the face of the substrate opposite to the cut resistive sheet.
- the invention thus makes it possible to produce a chip-shaped resistor with surface mounting, comprising as a resistive element an etched metal sheet instead of a resistive layer obtained according to the technique of thick or thin layers.
- said end parts of the cut resistive sheet do not extend to the two opposite lateral faces of the substrate but leave free two opposite zones of the substrate adjacent to said lateral faces of the latter, so that said three metal layers successively cover on each side of the resistor, a part of the cut resistive sheet, then an area of the substrate not covered by said resistive sheet and devoid of resin, then successively the side face of the substrate and a part of the surface of the substrate opposite to that carrying the resistive sheet.
- the resistance exhibits the following performances: - temperature coefficient less than 5 ppm per ° C, - tolerance of the ohmic value lower than 0.005% - drift of this value in time less than 500 ppm, at 155 ° C and 10,000 h.
- a resistive metal sheet is bonded to the substrate by means of a resin, said resistive sheet is etched so as to form a filament resistive of sinuous contour having end parts intended for the electrical connections of the resistance, a second layer of resin is applied to the sheet thus etched, said process being characterized by the following steps: - said second layer of resin is removed by etching on said end portions of the etched sheet intended for electrical connections, - A coating is applied to said end portions of the etched sheet not covered with resin metallic extending on each of the lateral faces of the substrate and partly on the face of the substrate opposite to that carrying the etched sheet, this metallic coating being formed by the following successive layers, a thin layer of chromium or of titanium alloy- tungsten, a thicker layer of nickel-chromium alloy, then a layer of nickel or gold.
- a resin 2 for example of the epoxy or polyimide type, or any other type of glue capable of withstanding thermal and mechanical stresses
- a sheet 3 d alloy of nickel and chromium of thickness between 2 and 10 micrometers on an insulating substrate 1 (for example of ceramic of the aluminum oxide, beryllium oxide, or aluminum nitride or any other ceramic having good dielectric properties at any temperature as well as excellent properties of hardness and mechanical rupture), of thickness between 0.2 and 0.6 mm and of surface on the order of 0.5 to a few square millimeters.
- a photoresist mask is applied to the sheet 3 comprising openings drawing a resistance pattern similar to those described in the cited patents upper.
- the assembly is subjected to chemical, electrochemical or ionic machining, as described for example in American patents 3,517,436 and 3,405,389 (ZANDMAN) in French patents 2,344,940 and 2,354,617 of the Applicant, to engrave the areas of the resistive sheet 3 not protected by the photoresist.
- chemical, electrochemical or ionic machining as described for example in American patents 3,517,436 and 3,405,389 (ZANDMAN) in French patents 2,344,940 and 2,354,617 of the Applicant, to engrave the areas of the resistive sheet 3 not protected by the photoresist.
- the substrate 1 sheet 2 assembly is in the form shown in FIG. 2, in which the reference 4 schematically represents the resistance in the form of an engraved filament folded in Greek form at the ends of which are formed in the same step of photogravure of the output pads 5, intended to connect the resistor to the outside, the assembly adhering tightly to the substrate 1 by the resin layer 2.
- the etching mask has been studied so that the lateral dimension d of the resistive element 3, 4, 5, is substantially smaller than the width D of the substrate 1 and is between 0.8 D and 0.6 D. Thus, there remains on each side of the end portions 5 of the engraved sheet 3 of the free zones.
- the lateral dimension of this protective surface is substantially smaller than d, so as to leave free most of the contact pads 5.
- This resin layer 6 is applied by screen printing or other process.
- parts 6 and 5 are protected by a thick layer of photoresist with a thickness of the order of 5 to 10 micrometers, so as to leave exposed the lateral parts 7 of the resistor, covered by layer 2 bonding resin.
- the portion of the resin layer 2 not protected by the photoresist is then removed by etching.
- One of the preferred means of the invention is to subject the whole of the resistance to a plasma consisting of a mixture of oxygen and fluorinated gaseous compounds of the carbon fluorides type.
- the etching speed of the plasma being substantially equal for the photoresist and the resin 2, the result of this operation, represented by FIG. 4, is to leave bare and perfectly free from any trace of resin, the parts adjacent to the two opposite edges of substrate 1.
- the sixth step of the method consists in depositing by vacuum deposition a thin contact layer 8 on the output pads 5 of the resistive sheet 3 and on the lateral surfaces 7 of the substrate 1.
- One of the preferred means of the invention is to deposit, by sputtering, on said areas and surfaces 5 and 7, first a layer of chromium 8, of thickness between 10 and 50 nanometers, followed by a deposit 9 of nickel alloy -Chrome, with a concentration between 20% and 50% in chromium atom, and a thickness between 500 and 1500 nanometers.
- the purpose of the deposition 8 is to produce, between the sheet 3 and the layer 9, an interface capable of achieving excellent ohmic contact combined with suitable adhesion forces between the sheet 3 and the layer 9.
- a third layer of nickel or of 'Or 14 is then deposited.
- One of the preferred means of the invention is to use to make said deposit the appropriate electrolytic techniques for depositing metals and alloys.
- Another preferred means of the invention is to deposit, instead of a layer of Chromium 8, an alloy of the Titanium-Tungsten type, which allows better mechanical bonding with the sheet 3 than pure Chromium.
- This layer also covers the parts 7 while ensuring as smooth a transition as possible between the output pads 5 and said parts 7. This makes it possible to reduce as much as possible the stresses of mechanical origin as well as the stresses of thermal origin which may develop at the level of said areas 5 due to the differences in expansion coefficient between 1.2 and 3 respectively.
- This optimization ensures that the value of the chip resistance will be practically constant over time and under temperature variations during its operation. This phenomenon is further accentuated by the use of sputtering means, which have the property of increasing the adhesion forces of the thin films deposited on the output pads 5 and the substrate 1.
- metal masks 10 and 11 Prior to the deposition operations, metal masks 10 and 11 were placed, by appropriate mechanical means, on the faces 12 and 13 of the resistor in order to protect them from all traces of Chromium, Nickel-Chromium and Nickel or from Au.
- the deposition is carried out so as to cover a uniform thickness all the surfaces of the sheet 2 and substrate 1 assembly, protected or not protected by the metal masks 10 and 11.
- the masks metal 10 and 11 are removed. This operation mechanically removes the thin layers that have settled on these masks. The result of this operation is shown in FIG. 6.
- the deposition layers 8, 9 and 14 therefore produce an ohmic contact in the form of an elongated C electrically bonding the sheet resistance 3, through the output pads 5, to the lower surface 13 of the substrate 1.
- the material constituting the layer 14 is produced by electroytic deposition of gold.
- the layer 14 is produced by electrolytic deposition of nickel. This is then covered, by appropriate means of soaking in a tin-lead bath, with a layer of tin-lead with a thickness of between 5 and 20 micrometers.
- the parts 5a of the etched resistive sheet 3 extend practically to the opposite lateral edges of the substrate 1.
- the parts 5a of the etched resistive sheet 3 are covered by three metallic layers 8, 9, 14 identical to those represented in FIG. 6, which extend on the lateral faces of the substrate and on a part of the face 13 of the latter opposite the face carrying the etched resistive sheet 3.
- these three metal layers form a conductive coating of C-shaped section extending over the entire length of component on its two opposite sides.
- the chip resistance thus obtained also has higher performance than that of resistors produced using thick or thin layer techniques, thanks to the high precision with which the resistive element 3 can be obtained in the form of a cut or engraved sheet.
- the superiority of the resistance shown in FIG. 6 is essentially explained by the presence of free zones 7 comprised between the edges of the parts 5 of the resistive sheet 3 and the adjacent edges of the substrate 1 which, as explained above, make it possible to reduce the thermal and mechanical stresses generated on the parts 5 of the etched resistive sheet 3 due to the differences in expansion coefficient between the substrate 1, the resin layer 2 and the resistive sheet 3.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Thermistors And Varistors (AREA)
- Inorganic Insulating Materials (AREA)
- Glass Compositions (AREA)
- Details Of Resistors (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
Description
L'invention concerne une résistance électrique sous forme de puce sans fils, adaptée de façon à pouvoir être soudée notamment sur une carte de circuit imprimé ou sur un substrat de circuit hybride. Une telle résistance fait partie de la famille de nouveaux composants pour l'électronique, généralement connue sous le terme spécifique de composants à montage de surface.The invention relates to an electrical resistance in the form of a wireless chip, adapted so as to be able to be soldered in particular on a printed circuit board or on a hybrid circuit substrate. Such a resistance is part of the family of new components for electronics, generally known by the specific term of surface mount components.
L'invention vise également le procédé pour la fabrication de cette résistance électrique.The invention also relates to the method for the manufacture of this electrical resistance.
On sait fabriquer des résistances sous forme de puce de manière à former un élément résistif ou couche résistante déposé sur un susbtrat électriquement isolant en forme de carré ou de rectangle, de quelques mm² de surface. Le dépôt de cet élément résistif est réalisé par sérigraphie au moyen de pâtes ou encres résistives déposées directement sur ledit substrat. L'épaisseur de la couche déposée est de l'ordre de plusieurs micromètres, et sa résistance électrique varie entre quelques ohms et plusieurs megohms. Cette technique est connue par l'homme de l'art sous le terme spécifique de dépôt en couches épaisses.It is known to manufacture resistors in the form of a chip so as to form a resistive element or resistive layer deposited on an electrically insulating substrate in the form of a square or rectangle, of a
On sait aussi fabriquer le même type de composant en déposant par des techniques de dépôt sous vide de matériaux résistifs notamment du type Nickel-Chrome ou Constantan directement sur ledit substrat. Dans ces conditions, la valeur ohmique du composant ainsi réalisé peut varier entre quelques ohms et quelques dizaines de kilo-ohms, l'épaisseur du dépôt variant entre typiquement 10 et quelques mille nanomètres. Cette technique est connue sous le terme spécifique de dépôt sous vide.It is also known to manufacture the same type of component by depositing, by vacuum deposition techniques, resistive materials, in particular of the Nickel-Chromium or Constantan type, directly onto said substrate. Under these conditions, the ohmic value of the component thus produced can vary between a few ohms and a few tens of kilo-ohms, the thickness of the deposit typically varying between 10 and a few thousand nanometers. This technique is known by the specific term of vacuum deposition.
Les électrodes d'extrémité de ces résistances connues, sont réalisées selon des techniques de dépôt en couches épaisses, notamment par dépôt d'alliages Ag-Pd sur le substrat, réalisé de façon à former une continuité électrique avec le matériau résistif et en rechargeant ensuite par des techniques de dépôt électrolytique ledit alliage Ag-Pd par des couches épaisses de Nickel, de Sn et de Pb-Sn.The end electrodes of these known resistors are produced according to deposition techniques in thick layers, in particular by depositing Ag-Pd alloys on the substrate, produced so as to form an electrical continuity with the resistive material and then recharging by electrolytic deposition techniques said Ag-Pd alloy by thick layers of Nickel, Sn and Pb-Sn.
La fabrication de ces résistances sous forme de puces selon les techniques de dépôt en couche épaisse ou en couche mince est réalisée en formant la couche résistante sur un substrat isolant de grande dimension, de l'ordre de quelques dizaines de cm², et en divisant ensuite le substrat en sections en forme de peigne ou de barre. L'élément résistif ou couche résistante est protégée par une couche protectrice de matière organique du type photorésist. Les électrodes d'extrémité sont formée sur le dessus du composant et l'ensemble est traité à haute température pour donner aux électrodes précitées une conductibilité aussi faible que possible ainsi qu'une bonne tenue mécanique.The manufacture of these resistors in the form of chips according to the deposition techniques in thick layer or in thin layer is carried out by forming the resistant layer on a large insulating substrate, of the order of a few tens of cm², and then dividing the substrate in comb or bar-shaped sections. The resistive element or resistive layer is protected by a protective layer of organic material of the photoresist type. The end electrodes are formed on top of the component and the assembly is treated at high temperature to give the above electrodes a conductivity as low as possible as well as good mechanical strength.
Chacune des sections en forme de barre est ensuite découpée en unités de quelques mm² et pour terminer un dépôt électrolyte de Ni et de Pb-Sn ou équivalent est appliqué sur chacune desdites puces. On obtient ainsi une résistance sous forme de puce à montage de surface.Each of the bar-shaped sections is then cut into units of a few mm² and to complete an electrolyte deposit of Ni and Pb-Sn or equivalent is applied to each of said chips. A resistance is thus obtained in the form of a surface mount chip.
Ce procédé est décrit par exemple dans le DE-A-3 148 778, l'US-A-4 278 706, l'EP-A-0 191 538et l'US-A-4 792 781.This process is described for example in DE-A-3 148 778, US-A-4 278 706, EP-A-0 191 538 and US-A-4 792 781.
Les résistances fabriquées par ces procédés connus présentent toutefois le désavantage, du fait de leur nature d'être peu précises et d'avoir des caractéristiques de variation en température et de réponse en fréquence préjudiciables aux performances demandées par les circuits électroniques actuels.The resistors manufactured by these known methods have the disadvantage, however, because of their nature of being imprecise and of having characteristics of temperature variation and frequency response detrimental to the performance demanded by current electronic circuits.
En effet, les tolérances en valeur ohmiques de ces résistances sont difficilement inférieures à quelques pour cents de la valeur nominale de la résistance. De même, leur coefficient de température, représenté par la variation de la résistance nominale en fonction de la température, n'est jamais inférieur à 100 à 200 parts par millions/°C (ppm/°C). Par ailleurs, les variations de la résistance nominale en fonction du temps peuvent être comprises en quelques milliers et plusieurs milliers de parts par millions (ppm).In fact, the ohmic value tolerances of these resistors are hardly less than a few percent of the nominal value of the resistance. Likewise, their temperature coefficient, represented by the variation of the nominal resistance as a function of the temperature, is never less than 100 to 200 parts per million / ° C (ppm / ° C). In addition, variations in the nominal resistance as a function of time can be comprised in a few thousand and several thousand parts per million (ppm).
Le but de la présente invention est de pallier ces inconvénients en réalisant une résistance en puce à montage de surface dont la tolérance de la valeur ohmique par rapport à la valeur nominale soit au moins de l'ordre de 0,1% à 0,05%.The object of the present invention is to overcome these drawbacks by providing a surface mount chip resistor whose tolerance of the ohmic value with respect to the nominal value is at least of the order of 0.1% to 0.05 %.
Un autre but de la présente invention est de réaliser une résistance en puce dont le coefficient de température soit inférieur à 5 ppm/°C.Another object of the present invention is to provide a chip resistor whose temperature coefficient is less than 5 ppm / ° C.
Un autre but de la présente invention est de réaliser une résistance en puce dont la variation de la résistance nominale dans le temps soit confiné dans l'intervalle de 50 à 200 ppm pour une durée comprise entre 2000 h et 10 000 h à 155°C.Another object of the present invention is to provide a chip resistor whose variation in nominal resistance over time is confined in the range of 50 to 200 ppm for a period of between 2,000 h and 10,000 h at 155 ° C. .
Un autre but de la présente invention est de réaliser une résistance en puce bénéficiant des avantages décrits ci-dessus tout en conservant les propriétés de soudabilité et la fiabilité généralement associées aux composants dits de très haute précision.Another object of the present invention is to provide a chip resistance enjoying the advantages described above while retaining the solderability and reliability properties generally associated with so-called very high precision components.
Un autre but de la présente invention est de fournir un procédé qui permette de fabriquer une résistance en puce qui présente les caractéristiques définies ci-dessus.Another object of the present invention is to provide a method which makes it possible to manufacture a chip resistor which has the characteristics defined above.
L'invention vise ainsi une résistance électrique sous forme de puce, destinée à être soudée notamment sur une carte de circuit imprimé ou sur un substrat de circuit hybride, comprenant un substrat électriquement isolant du type céramique, sur lequel est liée par une couche adhésive de résine organique une feuille de métal ou alliage résistif, cette feuille étant découpée par gravure de façon à former des filaments reliés ensemble pour constituer un circuit résistif sinueux, cette feuille résistive découpée étant recouverte par une autre couche de résine organique.The invention thus relates to an electrical resistance in the form of a chip, intended to be soldered in particular on a printed circuit board or on a hybrid circuit substrate, comprising an electrically insulating substrate of the ceramic type, on which is bonded by an adhesive layer of organic resin a sheet of metal or resistive alloy, this sheet being cut by etching so as to form filaments connected together to form a sinuous resistive circuit, this cut resistive sheet being covered by another layer of organic resin.
Suivant l'invention, cette résistance est caractérisée en ce que ladite autre couche de résine laisse libre au voisinage de deux bords opposés du substrat, deux parties d'extrémité de la feuille résistive découpée, en ce que ces deux parties de la feuille résistive sont chacune recouverte par une couche mince d'un métal ou alliage adhérant à la feuille résistive, cette couche étant recouverte par une deuxième couche plus épaisse de métal ou d'alliage conducteur, et cette deuxième couche étant recouverte d'une troisième couche également plus épaisse d'un alliage soudable, ces trois couches superposées s'étendant également sur les deux faces latérales opposées du substrat et partiellement sur la face du substrat opposée à la feuille résistive découpée.According to the invention, this resistance is characterized in that said other resin layer leaves free, in the vicinity of two opposite edges of the substrate, two end parts of the cut resistive sheet, in that these two parts of the resistive sheet are each covered by a thin layer of a metal or alloy adhering to the resistive sheet, this layer being covered by a second thicker layer of metal or conductive alloy, and this second layer being covered by a third layer also thicker of a weldable alloy, these three superimposed layers also extending on the two opposite lateral faces of the substrate and partially on the face of the substrate opposite to the cut resistive sheet.
Les trois couches métalliques successives recouvrant les deux parties d'extrémité de la feuille résistive, ainsi que les faces latérales opposées du substrat et une partie de la face du substrat opposée à celle portant la feuille résistive, permettent d'établir la connexion électrique entre l'élément résistif (la feuille gravée) et notamment un circuit imprimé ou hybride.The three successive metal layers covering the two end parts of the resistive sheet, as well as the opposite lateral faces of the substrate and a part of the face of the substrate opposite to that carrying the resistive sheet, make it possible to establish the electrical connection between the resistive element (the etched sheet) and in particular a printed or hybrid circuit.
L'invention permet ainsi de réaliser une résistance en forme de puce à montage de surface, comportant en tant qu'élément résistif une feuille métallique gravée au lieu d'une couche résistive obtenue selon la technique des couches épaisses ou minces.The invention thus makes it possible to produce a chip-shaped resistor with surface mounting, comprising as a resistive element an etched metal sheet instead of a resistive layer obtained according to the technique of thick or thin layers.
Les essais réalisés par la demanderesse ont montré qu'une telle résistance présentait au moins les caractéristiques suivantes :
- coefficient de température inférieur à 10 ppm par °C,
- tolérance de valeur ohmique inférieure à 0,01%,
- dérive de cette valeur dans le temps inférieure à 1000 ppm à 155°C et 10 000 heures.The tests carried out by the applicant have shown that such resistance has at least the following characteristics:
- temperature coefficient less than 10 ppm per ° C,
- resistance tolerance less than 0.01%,
- drift of this value over time less than 1000 ppm at 155 ° C and 10,000 hours.
Selon une version préférée de l'invention, lesdites parties d'extrémité de la feuille résistive découpée ne s'étendent pas jusqu'aux deux faces latérales opposées du substrat mais laissent libres deux zones opposées du substrat adjacentes auxdites faces latérales de celui-ci, de sorte que lesdites trois couches métalliques recouvrent successivement de chaque côté de la résistance, une partie de la feuille résistive découpée, puis une zone du substrat non recouverte par ladite feuille résistive et dépourvue de résine puis successivement la face latérale du substrat et une partie de la surface du substrat opposée à celle portant la feuille résistive.According to a preferred version of the invention, said end parts of the cut resistive sheet do not extend to the two opposite lateral faces of the substrate but leave free two opposite zones of the substrate adjacent to said lateral faces of the latter, so that said three metal layers successively cover on each side of the resistor, a part of the cut resistive sheet, then an area of the substrate not covered by said resistive sheet and devoid of resin, then successively the side face of the substrate and a part of the surface of the substrate opposite to that carrying the resistive sheet.
Les essais réalisés par la demanderesse ont montré que dans ce cas, la résistance présentait les performances suivantes :
- coefficient de température inférieur à 5 ppm par °C,
- tolérance de la valeur ohmique inférieure à 0,005%
- dérive de cette valeur dans le temps inférfieure à 500 ppm, à 155°C et 10 000 h.The tests carried out by the applicant have shown that in this case, the resistance exhibits the following performances:
- temperature coefficient less than 5 ppm per ° C,
- tolerance of the ohmic value lower than 0.005%
- drift of this value in time less than 500 ppm, at 155 ° C and 10,000 h.
Selon un autre aspect de l'invention dans le procédé pour la fabrication de la résistance électrique selon l'invention, on colle sur le substrat une feuille métallique résistive au moyen d'une résine, on grave ladite feuille résistive de façon à former un filament résistif de contour sinueux présentant des parties d'extrémité destinées aux connexions électriques de la résistance, on applique sur la feuille ainsi gravée, une seconde couche de résine, ledit procédé étant caractérisé par les étapes suivantes :
- on enlève par gravure ladite seconde couche de résine sur lesdites parties d'extrémité de la feuille gravée destinées aux connexions électriques,
- on applique sur lesdites parties d'extrémité de la feuille gravée non recouverte de résine, un revêtement métallique s'étendant sur chacune des faces latérales du substrat et en partie sur la face du substrat opposée à celle portant la feuille gravée, ce revêtement métallique étant formé par les couches successives suivantes, une mince couche de chrome ou d'alliage de titane-tungstène, une couche plus épaisse d'alliage de nickel-chrome, puis une couche de nickel ou d'or.According to another aspect of the invention in the method for manufacturing the electrical resistance according to the invention, a resistive metal sheet is bonded to the substrate by means of a resin, said resistive sheet is etched so as to form a filament resistive of sinuous contour having end parts intended for the electrical connections of the resistance, a second layer of resin is applied to the sheet thus etched, said process being characterized by the following steps:
- said second layer of resin is removed by etching on said end portions of the etched sheet intended for electrical connections,
- A coating is applied to said end portions of the etched sheet not covered with resin metallic extending on each of the lateral faces of the substrate and partly on the face of the substrate opposite to that carrying the etched sheet, this metallic coating being formed by the following successive layers, a thin layer of chromium or of titanium alloy- tungsten, a thicker layer of nickel-chromium alloy, then a layer of nickel or gold.
D'autres particularités et avantages de l'invention appartaîtront encore dans la description ci-après.Other features and advantages of the invention will become apparent from the description below.
Aux dessins annexés, donnés à titre d'exemples non limitatifs :
- - la figure 1 est une vue en perspective de la feuille collée sur son substrat, et constituant la première étape du procédé conforme à l'invention ;
- - la figure 2 est une vue en perspective de la résistance après gravure de la feuille ;
- - la figure 3 est une vue en coupe de la résistance après protection de la feuille gravée par une couche de résine ;
- - la figure 4 est une vue en perspective illustrant la quatrième étape du procédé de fabrication : gravure préférentielle de la couche de résine de collage de la feuille le long des bords de ladite résistance ;
- - la figure 5 est une vue en coupe illustrant les cinquième et sixième étapes du procédé de fabrication : l'application de la couche mince de Ni-Cr ou Cr par dépôt sous vide et dépôt de la couche de Nickel par procédé électrolytique ;
- - la figure 6 est une vue en perspective montrant l'aspect définitif de la résistance à puce ;
- - la figure 7 est une vue en coupe d'une variante de réalisation d'une résistance selon l'invention.
- - Figure 1 is a perspective view of the sheet bonded to its substrate, and constituting the first step of the method according to the invention;
- - Figure 2 is a perspective view of the resistance after etching of the sheet;
- - Figure 3 is a sectional view of the resistor after protection of the etched sheet with a layer of resin;
- - Figure 4 is a perspective view illustrating the fourth step of the manufacturing process: preferential etching of the resin layer for bonding the sheet along the edges of said resistor;
- - Figure 5 is a sectional view illustrating the fifth and sixth stages of the manufacturing process: the application of the thin layer of Ni-Cr or Cr by vacuum deposition and deposition of the nickel layer by electrolytic process;
- - Figure 6 is a perspective view showing the final appearance of the chip resistance;
- - Figure 7 is a sectional view of an alternative embodiment of a resistor according to the invention.
La résistance à puce selon l'invention est formée des éléments suivants (voir notamment les figures 6 et 7) :
- 1. Un substrat isolant 1 du type céramique, préférentiellement mais non limitativement en oxyde d'aluminium, d'épaisseur de l'ordre de 0,2 à 0,6 mm, et de dimensions de surface de l'ordre de 2 à 3 mm, étant précisé que ces dimensions ne sont pas limitatives et peuvent varier dans de larges proportions en fonction des contraintes imposées en termes de puissance électrique dissipée par la résistance ou tout autre contrainte dimensionnelle ou mécanique liées aux caractéristiques des circuits utilisant lesdites résistances.
- 2. Une couche adhésive 2 du type résine époxy ou autre matériau présentant de bonnes propriétés d'adhésion et de bonnes tenues mécaniques et électriques sous l'action des contraintes thermiques chimiques et mécaniques déposée sur ledit substrat de céramique, et destinée à fixer d'une façon permanente une feuille de métal ou alliage résistif 3 sur le
substrat 1. - 3. Une feuille de métal résistif 3, constituée en alliage du type Ni-Cr ou tout autre matériau présentant les mêmes caractéristiques de résistance que le Ni-Cr, d'épaisseur comprise entre 2 et 10 micromètres, collée sur le substrat céramique 1 et gravée à travers un masque de photorésist sous forme de filament conducteurs présentant une grecque continue, dont la largeur et la longueur sont contrôlées avec une extrêmes précision. La feuille de métal résistif 3 est ensuite protégée par une
couche 6 de résine époxy ou analogue, de même nature que la couche decollage 2 entre lacéramique 1 et lafeuille 3. Cette technologie de fabrication, destinée notamment à la réalisation de résistances électriques a été décrite dans les brevets américains 3 405 589et 3 517 436 ZANDMAN, ainsi que dans les brevets français 2 334 940et 2 354 617 de la demanderesse. Ce procédé permet d'obtenir des résistances électriques extrêmement stables et précises. - 4. Une couche
mince 8 très adhérente de métal ou alliage du type Chrome ou Nickel-Chrome, déposée autour des bords du substrat 1 et en contact électrique et mécanique intime avec la feuille de métal résistif 3 collée sur le substrat 1. - 5. Une couche épaisse 9 de métal ou alliage conducteur, tel que du Nickel, recouvrant le
film mince 8 afin de rendre le contact électrique aussi conducteur que possible et permettant de réaliser une bonne base métallique pour le dépôt ultérieur de soudure. - 6. Une couche épaisse 14 d'alliage de soudure du type Etain-plomb recouvrant l'ensemble des couches de Nickel et de Chrome ou de Nickel-Chrome permettant de souder dans de bonnes conditions la résistance sur des circuits imprimés ou sur des circuits hybrides.
- 1. An insulating
substrate 1 of the ceramic type, preferably but not limited to aluminum oxide, with a thickness of the order of 0.2 to 0.6 mm, and of surface dimensions of the order of 2 to 3 mm, it being specified that these dimensions are not limiting and can vary within wide proportions depending on the constraints imposed in terms of electrical power dissipated by the resistor or any other dimensional or mechanical constraint linked to the characteristics of the circuits using said resistors. - 2. An
adhesive layer 2 of the epoxy resin or other material type having good adhesion properties and good mechanical and electrical resistance under the action of chemical and mechanical thermal stresses deposited on said ceramic substrate, and intended to fix permanently a sheet of metal orresistive alloy 3 on thesubstrate 1. - 3. A
resistive metal sheet 3, made of an alloy of the Ni-Cr type or any other material having the same resistance characteristics as Ni-Cr, of thickness between 2 and 10 micrometers, bonded to theceramic substrate 1 and etched through a photoresist mask in the form of a conductive filament with a continuous Greek, the width and length of which are controlled with extreme precision. Theresistive metal sheet 3 is then protected by alayer 6 of epoxy resin or the like, of the same nature as thebonding layer 2 between the ceramic 1 and thesheet 3. This manufacturing technology, intended in particular for the production of electrical resistances has been described in US patents 3,405,589 and 3,517,436 ZANDMAN, as well as in French patents 2,334,940 and 2,354,617 of the applicant. This process makes it possible to obtain extremely stable and precise electrical resistances. - 4. A very adherent
thin layer 8 of metal or alloy of the chromium or nickel-chromium type, deposited around the edges of thesubstrate 1 and in intimate electrical and mechanical contact with theresistive metal sheet 3 bonded to thesubstrate 1. - 5. A
thick layer 9 of conductive metal or alloy, such as nickel, covering thethin film 8 in order to make the electrical contact as conductive as possible and making it possible to produce a good metallic base for the subsequent deposition of solder. - 6. A
thick layer 14 of tin-lead solder alloy covering all the layers of Nickel and Chromium or Nickel-Chromium allowing the resistance to be welded under good conditions on printed circuits or on hybrid circuits .
On va d'abord décrire en référence aux figures 1 à 6, le procédé de fabrication de la version préférée d'une résistance en puce conforme à l'invention.We will first describe with reference to Figures 1 to 6, the method of manufacturing the preferred version of a chip resistor according to the invention.
Dans une première étape (fig. 1), on colle à l'aide d'une résine 2 (par exemple du type époxy ou polyimide, ou tout autre type de colle susceptible de supporter des contraintes thermiques et mécaniques), une feuille 3 d'alliage de nickel et de chrome, d'épaisseur comprise entre 2 et 10 micromètres sur un substrat isolant 1 (par exemple en céramique du type oxyde d'aluminium, oxyde de béryllium, ou nitrure d'aluminium ou toute autre céramique ayant de bonnes propriétés diélectriques à toute température ainsi que d'excellentes propriétés de dureté et de rupture mécanique), d'épaisseur comprise entre 0,2 et 0,6mm et de surface de l'ordre de 0,5 à quelques millimètres carrés.In a first step (fig. 1), using a resin 2 (for example of the epoxy or polyimide type, or any other type of glue capable of withstanding thermal and mechanical stresses), a sheet 3 d alloy of nickel and chromium, of thickness between 2 and 10 micrometers on an insulating substrate 1 (for example of ceramic of the aluminum oxide, beryllium oxide, or aluminum nitride or any other ceramic having good dielectric properties at any temperature as well as excellent properties of hardness and mechanical rupture), of thickness between 0.2 and 0.6 mm and of surface on the order of 0.5 to a few square millimeters.
Dans une deuxième étape en utilisant les moyens classiques de photolithographie et bien connus par l'industrie de la micro-électronique, on applique sur la feuille 3 un masque de photorésist comportant des ouvertures dessinant un motif de résistance similaire à ceux décrits dans les brevets cités plus haut.In a second step using the conventional photolithography means and well known by the microelectronics industry, a photoresist mask is applied to the
Dans une troisième étape, on soumet l'ensemble à un usinage chimique, électrochimique ou ionique, comme décrit par exemple dans les brevets américains 3 517 436 et 3 405 389 (ZANDMAN) dans les brevets français 2 344 940 et 2 354 617 de la demanderesse, pour graver les zones de la feuille résistive 3 non protégées par le photorésist.In a third step, the assembly is subjected to chemical, electrochemical or ionic machining, as described for example in American patents 3,517,436 and 3,405,389 (ZANDMAN) in French patents 2,344,940 and 2,354,617 of the Applicant, to engrave the areas of the
Après enlèvement du photorésist, l'ensemble substrat 1 feuille 2 se présente sous la forme représentée sur la figure 2, dans laquelle la référence 4 représente schématiquement la résistance sous forme d'une filament gravé replié en forme de grecque aux extrémités duquel sont formés dans la même étape de photogravure des plages de sortie 5, destinées à connecter la résistance vers l'extérieur, l'ensemble adhérant étroitement au substrat 1 par la couche de résine 2. Le masque de gravure a été étudié de telle façon que la dimension latérale d de l'élément résistif 3, 4, 5, soit sensiblement plus petite que la largeur D du substrat 1 et soit comprise entre 0,8 D et 0,6 D. Ainsi, il subsiste de chaque côté des parties 5 d'extrémité de la feuille gravée 3 des zones libres.After removal of the photoresist, the
Dans une quatrième étape, représentée par la figure 3, on protège la partie active de la résistance 3 par une couche protectrice épaisse de résine 6, préférentiellement de nature identique à la couche 2, ou du type polyimide de façon à apporter une protection étendue contre les corrosions et l'humidité. La dimension latérale de cette surface de protection est sensiblement plus petite que d, de façon à laisser libre la plus grande partie des plages de contact 5. Cette couche de résine 6 est appliquée par sérigraphie ou autre procédé.In a fourth step, represented by FIG. 3, the active part of the
Dans une cinquième étape, on protège par une épaisse couche de photorésist d'épaisseur de l'ordre de 5 à 10 micromètres, les parties 6 et 5, de façon à laisser exposées les parties latérales 7 de la résistance, recouvertes par la couche 2 de résine de collage.In a fifth step,
On enlève ensuite par gravure, la partie de la couche de résine 2 non protégée par le photorésist. Un des moyens préférés de l'invention est de soumettre l'ensemble de la résitance à un plasma constitué par un mélange d'oxygène et de composés gazeux fluorés du type fluorures de carbone. La vitesse de gravure du plasma étant sensiblement égale pour le photorésist et la résine 2, le résultat de cette opération, représenté par la figure 4, est de laisser à nu et parfaitement libres de toute trace de résine, les parties adjacentes aux deux bords opposés du substrat 1.The portion of the
La sixième étape du procédé, représentée par la figure 5, consiste à déposer par dépôt sous vide une couche mince 8 de contact sur les plages de sorties 5 de la feuille résistive 3 et sur les surfaces latérales 7 du substrat 1. Un des moyens préférés de l'invention est de déposer, par pulvérisation cathodique, sur lesdites plages et surfaces 5 et 7, d'abord une couche de chrome 8, d'épaisseur comprise entre 10 et 50 nanomètres, suivi par un dépôt 9 d'alliage de Nickel-Chrome, de concentration comprise entre 20% et 50% en atome de Chrome, et d'épaisseur comprise entre 500 et 1500 nanomètres. Le but du dépôt 8 est de réaliser entre la feuille 3 et la couche 9, une interface susceptible de réaliser un excellent contact ohmique combiné avec des forces d'adhésion convenables entre la feuille 3 et la couche 9. Une troisième couche de Nickel ou d'Or 14 est ensuite déposée. Un des moyens préférés de l'invention est d'utiliser pour réaliser ledit dépôt les techniques électrolytiques appropriées de dépôt de métaux et d'alliages. Un autre moyen préféré de l'invention est de déposer en lieu et place de couche de Chrome 8, un alliage du type Titane-Tungstène, qui permet un meilleur accrochage mécanique avec la feuille 3 que le Chrome pur. Cette couche recouvre aussi les parties 7 tout en assurant une transition aussi douce que possible entre les plages de sortie 5 et lesdites parties 7. Ceci permet de réduire au maximum les contraintes d'origine mécanique ainsi que les contraintes d'origine thermique pouvant se développer au niveau desdites plages 5 du fait des différences de coefficient de dilatation entre 1,2 et 3 respectivement. Cette optimisation permet d'assurer que la valeur de la résistance à puce sera pratiquement constante dans le temps et sous les variations de température durant son fonctionnement. Ce phénomène est encore accentué par l'usage des moyens de pulvérisation cathodique, qui ont la propriété d'accroître les forces d'adhésion des films minces déposés sur les plages de sortie 5 et le substrat 1.The sixth step of the method, represented by FIG. 5, consists in depositing by vacuum deposition a
Préalablement aux opérations de dépôt, des masques métalliques 10 et 11 ont été placés, par des moyens mécaniques appropriés, sur les faces 12 et 13 de la résistance afin de protéger celles-ci de toutes traces de Chrome, de Nickel-Chrome et de Nickel ou d'Au. Le dépôt est réalisé de façon à recouvrir d'une épaisseur uniforme toutes les surfaces de l'ensemble feuille 2 et substrat 1, protégées ou non protégées par les masques métalliques 10 et 11. Après les opérations de dépôt sous vide et électrolytiques, les masques métalliques 10 et 11 sont retirés. Cette opération enlève mécaniquement les couches minces qui se sont déposées sur ces masques. Le résultat de cette opération est représenté sur la figure 6. Les couches de dépôt 8, 9 et 14 réalisent donc un contact ohmique en forme de C allongé liant électriquement la résistance à feuille 3, par l'intermédiaire des plages de sortie 5, à la surface inférieure 13 du substrat 1.Prior to the deposition operations,
Lorsque le moyen de liaison avec le reste du circuit, imprimé ou du circuit hybride est réalisé par des microsoudures à fil d'Or ou d'Aluminium, le matériau constituant la couche 14 est réalisée par dépôt électroytique d'Or. Lorsque la résistance à puce est destinée à être soudée sur ledit circuit imprimé ou ledit circuit hybride par soudure du type Etain-Plomb, alors la couche 14 est réalisée par dépôt électrolytique de Nickel. Celui-ci est alors recouvert, par des moyens appropriés de trempage dans un bain d'Etain-Plomb, d'une couche d'Etain-Plomb d'épaisseur comprise entre 5 et 20 micromètres.When the connection means with the rest of the printed circuit or of the hybrid circuit is produced by microsoldings with gold or aluminum wire, the material constituting the
Dans la réalisation représentée sur la figure 7, les parties 5a de la feuille résistive gravée 3 s'étendent pratiquement jusqu'aux bords latéraux opposés du substrat 1. Ainsi, contrairement à la réalisation représentée sur la figure 6, il n'existe pas de zones libres entre le bord des parties 5a et le bord adjacent du substrat.In the embodiment shown in FIG. 7, the
Cepenant, comme dans la réalisation selon la figure 6, les parties 5a de la feuille résistive gravée 3 sont recouvertes par trois couches métalliques 8, 9, 14 identiques à celles représentées sur la figure 6, qui s'étendent sur les faces latérales du substrat et sur une parties de la face 13 de ce dernier opposée à la face portant la feuille résistive gravée 3.However, as in the embodiment according to FIG. 6, the
Comme dans la réalisation préférée selon la figure 6, ces trois couches métalliques forment un revêtement conducteur de section en forme de C s'étendant sur toute la longueur de composant sur ses deux côtés opposés.As in the preferred embodiment according to FIG. 6, these three metal layers form a conductive coating of C-shaped section extending over the entire length of component on its two opposite sides.
La résistance en puce ainsi obtenue présente également des performances supérieures à celles des résistances réalisées selon les techniques de couche épaisse ou mince, grâce à la grande précision avec laquelle peut être obtenu l'élément résistif 3 sous forme de feuille découpée ou gravée.The chip resistance thus obtained also has higher performance than that of resistors produced using thick or thin layer techniques, thanks to the high precision with which the
Toutefois, les performances (coefficient de température, tolérance sur la valeur ohmique et dérive) sont inférieures à celles d'une résistance conforme à la figure 6..However, the performances (temperature coefficient, tolerance on the ohmic value and drift) are lower than those of a resistance conforming to figure 6.
La supériorité de la résistance représentée sur la figure 6 s'explique essentiellement par la présence de zones libres 7 comprises entre les bords des parties 5 de la feuille résistive 3 et les bords adjacents du substrat 1 qui permettent comme expliqué plus haut, de réduire les contraintes thermiques et mécaniques engendrées sur les parties 5 de la feuille résistive gravée 3 du fait des différences de coefficient de dilatation entre le substrat 1, la couche de résine 2 et la feuille résistive 3.The superiority of the resistance shown in FIG. 6 is essentially explained by the presence of
Bien entendu, l'invention n'est pas limitée aux exemples de réalisation que l'on vient de décrire et on peut apporter à ceux-ci de nombreuses modifications sans sortir du cadre de l'invention.Of course, the invention is not limited to the embodiments which have just been described and many modifications can be made to them without departing from the scope of the invention.
Claims (12)
- on enlève par gravure ladite seconde couche de résine (6) sur lesdites parties d'extrémité (5, 5a) de la feuille gravée (3) destinées aux connexions électriques,
- on applique sur lesdites parties d'extrémité (5, 5a) de la feuille gravée non recouverte de résine, un revêtement métallique (8, 9, 14) s'étendant sur chacune des faces latérales du substrat (1) et en partie sur la face (13) du substrat opposée à celle portant la feuille gravée (3), ce revêtement métallique étant formé par les couches successives suivantes, une mince couche (8) de chrome ou d'alliage de titane-tungstène, une couche plus épaisse (9) d'alliage de nickel-chrome, puis une couche de nickel ou d'or (14).9. A method of manufacturing the electrical resistance according to one of claims 1 to 8 wherein is bonded to the substrate (1) a resistive metal sheet (3) by means of a resin (2), said sheet is etched resistive (3) so as to form a resistive filament (4) of sinuous outline having end parts (5, 5a) intended for the electrical connections of the resistance, a second layer is applied to the sheet (3) thus engraved resin (6), said method being characterized by the following steps:
- said second layer of resin (6) is removed by etching on said end portions (5, 5a) of the etched sheet (3) intended for electrical connections,
- A metallic coating (8, 9, 14) extending over each of the lateral faces of the substrate (1) and partly over is applied to said end portions (5, 5a) of the etched sheet not covered with resin. the face (13) of the substrate opposite to that carrying the etched sheet (3), this metallic coating being formed by the following successive layers, a thin layer (8) of chromium or of titanium-tungsten alloy, a thicker layer (9) of nickel-chromium alloy, then a layer of nickel or gold (14).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| AT90402915T ATE99828T1 (en) | 1989-10-20 | 1990-10-17 | ELECTRICAL RESISTOR IN CHIP CONSTRUCTION FOR SURFACE MOUNTING AND METHOD FOR ITS MANUFACTURE. |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8913759 | 1989-10-20 | ||
| FR8913759A FR2653588B1 (en) | 1989-10-20 | 1989-10-20 | ELECTRIC RESISTANCE IN THE FORM OF A CHIP WITH SURFACE MOUNT AND MANUFACTURING METHOD THEREOF. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| EP0424254A1 true EP0424254A1 (en) | 1991-04-24 |
| EP0424254B1 EP0424254B1 (en) | 1994-01-05 |
Family
ID=9386613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| EP90402915A Expired - Lifetime EP0424254B1 (en) | 1989-10-20 | 1990-10-17 | Electrical resistor in the form of a surface mounting chip and process for making the same |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US5111179A (en) |
| EP (1) | EP0424254B1 (en) |
| JP (1) | JPH03165501A (en) |
| KR (1) | KR910008749A (en) |
| AT (1) | ATE99828T1 (en) |
| BR (1) | BR9005297A (en) |
| CA (1) | CA2028043C (en) |
| DE (1) | DE69005785T2 (en) |
| FR (1) | FR2653588B1 (en) |
| MC (1) | MC2169A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2265761B (en) * | 1992-03-30 | 1996-07-17 | Dale Electronics | Bulk metal chip resistor |
| CN105655072A (en) * | 2014-11-11 | 2016-06-08 | 南京化工职业技术学院 | Light control thermosensitive resistor |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5179366A (en) * | 1991-06-24 | 1993-01-12 | Motorola, Inc. | End terminated high power chip resistor assembly |
| US5189387A (en) * | 1991-07-11 | 1993-02-23 | Electromer Corporation | Surface mount device with foldback switching overvoltage protection feature |
| US5170146A (en) * | 1991-08-01 | 1992-12-08 | Motorola, Inc. | Leadless resistor |
| US5323138A (en) * | 1992-09-04 | 1994-06-21 | Trw Inc. | Reliable thin film resistors for integrated circuit applications |
| US5464966A (en) * | 1992-10-26 | 1995-11-07 | The United States Of America As Represented By The Secretary Of Commerce | Micro-hotplate devices and methods for their fabrication |
| DE4339551C1 (en) * | 1993-11-19 | 1994-10-13 | Heusler Isabellenhuette | Resistor, constructed as a surface-mounted device, and method for its production, as well as a printed circuit board having such a resistor |
| GB2302452B (en) * | 1994-06-09 | 1998-11-18 | Chipscale Inc | Resistor fabrication |
| US5566011A (en) * | 1994-12-08 | 1996-10-15 | Luncent Technologies Inc. | Antiflector black matrix having successively a chromium oxide layer, a molybdenum layer and a second chromium oxide layer |
| EP0810614B1 (en) * | 1996-05-29 | 2002-09-04 | Matsushita Electric Industrial Co., Ltd. | A surface mountable resistor |
| TW405129B (en) * | 1997-12-19 | 2000-09-11 | Koninkl Philips Electronics Nv | Thin-film component |
| JP3826749B2 (en) * | 2001-08-22 | 2006-09-27 | 株式会社日立製作所 | Power converter with shunt resistor |
| WO2004023498A1 (en) * | 2002-09-03 | 2004-03-18 | Vishay Intertechnology, Inc. | Flip chip resistor and its manufacturing method |
| US20040201447A1 (en) * | 2003-04-14 | 2004-10-14 | Wong Marvin Glenn | Thin-film resistor device |
| EP1950771A1 (en) * | 2005-10-13 | 2008-07-30 | Rohm Co., Ltd. | Chip resistor and its manufacturing method |
| US8208266B2 (en) * | 2007-05-29 | 2012-06-26 | Avx Corporation | Shaped integrated passives |
| TWI503849B (en) * | 2009-09-08 | 2015-10-11 | Cyntec Co Ltd | Micro resistor |
| WO2012157435A1 (en) * | 2011-05-17 | 2012-11-22 | ローム株式会社 | Chip resistor, method of producing chip resistor and chip resistor packaging structure |
| JP6107062B2 (en) * | 2012-11-06 | 2017-04-05 | Tdk株式会社 | Chip thermistor |
| JP2014165194A (en) | 2013-02-21 | 2014-09-08 | Rohm Co Ltd | Chip resistor and method of manufacturing chip resistor |
| JP6227877B2 (en) * | 2013-02-26 | 2017-11-08 | ローム株式会社 | Chip resistor and manufacturing method of chip resistor |
| TWI616903B (en) * | 2015-07-17 | 2018-03-01 | 乾坤科技股份有限公司 | Micro-resistor |
| US10083781B2 (en) | 2015-10-30 | 2018-09-25 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
| WO2018061961A1 (en) * | 2016-09-27 | 2018-04-05 | パナソニックＩｐマネジメント株式会社 | Chip resistor |
| JP2017163165A (en) * | 2017-06-21 | 2017-09-14 | ローム株式会社 | Chip resistor, and manufacturing method of chip resistor |
| US10438729B2 (en) | 2017-11-10 | 2019-10-08 | Vishay Dale Electronics, Llc | Resistor with upper surface heat dissipation |
| DE202018004354U1 (en) * | 2018-09-19 | 2018-10-15 | Heraeus Sensor Technology Gmbh | Resistor component for surface mounting on a printed circuit board and printed circuit board with at least one resistor component arranged thereon |
| JP6732996B2 (en) * | 2019-04-15 | 2020-07-29 | ローム株式会社 | Chip resistor |
| KR102300015B1 (en) * | 2019-12-12 | 2021-09-09 | 삼성전기주식회사 | Resistor component |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3517436A (en) * | 1965-05-04 | 1970-06-30 | Vishay Intertechnology Inc | Precision resistor of great stability |
| EP0191538A1 (en) * | 1985-02-15 | 1986-08-20 | Koninklijke Philips Electronics N.V. | Chip resistor and method for the manufacture thereof |
| GB2187598A (en) * | 1986-02-21 | 1987-09-09 | Tdk Corp | Chip resistor |
| US4829553A (en) * | 1988-01-19 | 1989-05-09 | Matsushita Electric Industrial Co., Ltd. | Chip type component |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3496513A (en) * | 1967-11-17 | 1970-02-17 | Sprague Electric Co | Film resistor with securely soldered leads |
| JPS5437263A (en) * | 1977-08-30 | 1979-03-19 | Nitto Electric Ind Co | Method of manufacturing printed circuit board with resistance body |
| US4267634A (en) * | 1978-04-05 | 1981-05-19 | American Components Inc. | Method for making a chip circuit component |
| US4318072A (en) * | 1979-09-04 | 1982-03-02 | Vishay Intertechnology, Inc. | Precision resistor with improved temperature characteristics |
| JPS59185801U (en) * | 1983-05-26 | 1984-12-10 | アルプス電気株式会社 | chip resistance |
| JPS61210601A (en) * | 1985-03-14 | 1986-09-18 | 進工業株式会社 | Chip resistor |
| JPS62128514A (en) * | 1985-11-29 | 1987-06-10 | 株式会社村田製作所 | Porcelain electronic parts |
| JPH01109702A (en) * | 1987-10-22 | 1989-04-26 | Hokuriku Denki Kogyo Kk | Chip resistor |
| GB8727926D0 (en) * | 1987-11-28 | 1987-12-31 | British Aerospace | Surface mounting leadless components on conductor pattern supporting substrates |
| US4788523A (en) * | 1987-12-10 | 1988-11-29 | United States Of America | Viad chip resistor |
| NL8800156A (en) * | 1988-01-25 | 1989-08-16 | Philips Nv | CHIP RESISTOR AND METHOD FOR MANUFACTURING A CHIP RESISTOR. |
| JP2668375B2 (en) * | 1988-01-25 | 1997-10-27 | ティーディーケイ株式会社 | Circuit component electrode manufacturing method |
| US4814947A (en) * | 1988-02-17 | 1989-03-21 | North American Philips Corporation | Surface mounted electronic device with selectively solderable leads |
| NL8800853A (en) * | 1988-04-05 | 1989-11-01 | Philips Nv | CHIP RESISTOR AND METHOD FOR MANUFACTURING A CHIP RESISTOR. |
-
1989
- 1989-10-20 FR FR8913759A patent/FR2653588B1/en not_active Expired - Lifetime
-
1990
- 1990-10-15 MC MC922152A patent/MC2169A1/en unknown
- 1990-10-17 DE DE90402915T patent/DE69005785T2/en not_active Expired - Lifetime
- 1990-10-17 EP EP90402915A patent/EP0424254B1/en not_active Expired - Lifetime
- 1990-10-17 AT AT90402915T patent/ATE99828T1/en not_active IP Right Cessation
- 1990-10-19 BR BR909005297A patent/BR9005297A/en unknown
- 1990-10-19 CA CA002028043A patent/CA2028043C/en not_active Expired - Lifetime
- 1990-10-19 KR KR1019900016873A patent/KR910008749A/en not_active Application Discontinuation
- 1990-10-20 JP JP2276210A patent/JPH03165501A/en active Pending
- 1990-10-22 US US07/600,819 patent/US5111179A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3517436A (en) * | 1965-05-04 | 1970-06-30 | Vishay Intertechnology Inc | Precision resistor of great stability |
| EP0191538A1 (en) * | 1985-02-15 | 1986-08-20 | Koninklijke Philips Electronics N.V. | Chip resistor and method for the manufacture thereof |
| GB2187598A (en) * | 1986-02-21 | 1987-09-09 | Tdk Corp | Chip resistor |
| US4829553A (en) * | 1988-01-19 | 1989-05-09 | Matsushita Electric Industrial Co., Ltd. | Chip type component |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2265761B (en) * | 1992-03-30 | 1996-07-17 | Dale Electronics | Bulk metal chip resistor |
| CN105655072A (en) * | 2014-11-11 | 2016-06-08 | 南京化工职业技术学院 | Light control thermosensitive resistor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910008749A (en) | 1991-05-31 |
| MC2169A1 (en) | 1992-04-09 |
| DE69005785D1 (en) | 1994-02-17 |
| US5111179A (en) | 1992-05-05 |
| CA2028043C (en) | 1999-03-16 |
| DE69005785T2 (en) | 1994-05-05 |
| FR2653588B1 (en) | 1992-02-07 |
| EP0424254B1 (en) | 1994-01-05 |
| CA2028043A1 (en) | 1991-04-21 |
| ATE99828T1 (en) | 1994-01-15 |
| JPH03165501A (en) | 1991-07-17 |
| FR2653588A1 (en) | 1991-04-26 |
| BR9005297A (en) | 1991-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0424254B1 (en) | Electrical resistor in the form of a surface mounting chip and process for making the same | |
| EP0030186B1 (en) | Measuring shunt with induced error-voltage compensation | |
| FR2690003A1 (en) | Resistance pellet with metallic layer. | |
| FR2595000A1 (en) | CHIP TYPE RESISTOR AND METHOD FOR MANUFACTURING THE SAME | |
| FR2567709A1 (en) | GLITTER ASSEMBLY COMPRISING A MULTI-LAYER WIRING SUBSTRATE | |
| FR2792764A3 (en) | Printed circuit board safety resistance, has thin polymer strip containing conducting particles, conducting elements and insulating films | |
| FR2671428A1 (en) | FUSE ELEMENT MADE FROM A THIN FUSION FILM DEPOSITED ON A SUBSTRATE. | |
| FR2646018A1 (en) | SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF | |
| FR2573565A1 (en) | PRECISION POWER RESITANCE HAVING A VERY LOW RESISTANCE THERMAL COEFFICIENT | |
| FR2647587A1 (en) | METHOD FOR APPLYING CONDUCTIVE TRACKS ON THE OUTSIDE OF A CERAMIC PIECE, METHOD FOR MANUFACTURING A CAPACITOR AND MULTI-LAYER CERAMIC CAPACITOR | |
| FR2609576A1 (en) | MAGNETORESISTANCE ELEMENT AND METHOD OF MANUFACTURE | |
| FR2580111A1 (en) | ||
| JP3929675B2 (en) | Piezoelectric vibrator | |
| EP0160601A1 (en) | Small-scale, high-tension precision resistor made by thick film technology | |
| JPH0421359B2 (en) | ||
| FR2556878A1 (en) | RESISTANCE FOR A CATHOSCOPE | |
| EP0305267B1 (en) | Production method of the totality of conducting patterns on an insulating surface of complex shape | |
| FR2500951A1 (en) | WELDING ELECTRODES CONSISTING ESSENTIALLY OF ORDINARY METAL FOR METAL OXIDE VARISTORS | |
| WO2002049775A1 (en) | Method for making a multielement acoustic probe using a metallised and ablated polymer as ground plane | |
| EP0855722B1 (en) | High energy and/or power dissipation resistor and its method of manufacturing | |
| EP0269775A1 (en) | Protection device against lightning by means of a fusible resistance made by screening, production method and use in board calculators in aircraft | |
| FR2558007A1 (en) | PRECISION RESISTANCE AND MANUFACTURING METHOD THEREOF | |
| EP0112245A2 (en) | Process for producing an electric circuit adapted for igniting a pyrotechnical device, and circuit thus produced | |
| EP2229040B1 (en) | Method for applying an electrically conductive product, which is liquid at the time of application, on a support in order to connect two electrically conductive elements | |
| FR2790136A1 (en) | Electric device for protecting electric circuit has positive temperature coefficient elements inserted between three substrates and linked in parallel between two end connections |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
| 17P | Request for examination filed |
Effective date: 19901020 |
|
| AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): AT BE CH DE DK ES GB GR IT LI LU NL SE |
|
| 17Q | First examination report despatched |
Effective date: 19930211 |
|
| GRAA | (expected) grant |
Free format text: ORIGINAL CODE: 0009210 |
|
| AK | Designated contracting states |
Kind code of ref document: B1 Designated state(s): AT BE CH DE DK ES GB GR IT LI LU NL SE |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: IT Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED. Effective date: 19940105 Ref country code: GR Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT Effective date: 19940105 Ref country code: DK Effective date: 19940105 Ref country code: ES Free format text: THE PATENT HAS BEEN ANNULLED BY A DECISION OF A NATIONAL AUTHORITY Effective date: 19940105 Ref country code: SE Effective date: 19940105 Ref country code: NL Effective date: 19940105 Ref country code: AT Effective date: 19940105 |
|
| REF | Corresponds to: |
Ref document number: 99828 Country of ref document: AT Date of ref document: 19940115 Kind code of ref document: T |
|
| GBT | Gb: translation of ep patent filed (gb section 77(6)(a)/1977) |
Effective date: 19940114 |
|
| REF | Corresponds to: |
Ref document number: 69005785 Country of ref document: DE Date of ref document: 19940217 |
|
| NLV1 | Nl: lapsed or annulled due to failure to fulfill the requirements of art. 29p and 29m of the patents act | ||
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: LI Effective date: 19941031 Ref country code: CH Effective date: 19941031 Ref country code: LU Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 19941031 Ref country code: BE Effective date: 19941031 |
|
| PLBE | No opposition filed within time limit |
Free format text: ORIGINAL CODE: 0009261 |
|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT |
|
| 26N | No opposition filed | ||
| BERE | Be: lapsed |
Owner name: SFERNICE SOC. FRANCAISE DE L'ELECTRO-RESISTANCE Effective date: 19941031 |
|
| REG | Reference to a national code |
Ref country code: CH Ref legal event code: PL |
|
| REG | Reference to a national code |
Ref country code: CH Ref legal event code: AUV Free format text: LE BREVET CI-DESSUS EST TOMBE EN DECHEANCE, FAUTE DE PAIEMENT, DE LA 5E ANNUITE. |
|
| REG | Reference to a national code |
Ref country code: GB Ref legal event code: IF02 |
|
| PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: DE Payment date: 20091015 Year of fee payment: 20 |
|
| PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: GB Payment date: 20091014 Year of fee payment: 20 |
|
| REG | Reference to a national code |
Ref country code: GB Ref legal event code: PE20 Expiry date: 20101016 |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: GB Free format text: LAPSE BECAUSE OF EXPIRATION OF PROTECTION Effective date: 20101016 |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: DE Free format text: LAPSE BECAUSE OF EXPIRATION OF PROTECTION Effective date: 20101017 |