EP0237086A1 - Current mirror circuit - Google Patents
Current mirror circuit Download PDFInfo
- Publication number
- EP0237086A1 EP0237086A1 EP87200162A EP87200162A EP0237086A1 EP 0237086 A1 EP0237086 A1 EP 0237086A1 EP 87200162 A EP87200162 A EP 87200162A EP 87200162 A EP87200162 A EP 87200162A EP 0237086 A1 EP0237086 A1 EP 0237086A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- transistor
- base
- emitter
- current
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Definitions
- the invention relates to a current mirror circuit having a first transistor, whose emitter is coupled to a voltage source and whose collector and base are coupled to a node for supplying an input current, and to at least one second transistor, whose emitter is connected to the voltage source and whose base the base of the first transistor is coupled and the collector of which forms the output for outputting an output current.
- Such a current mirror circuit is e.g. from the book by Jovan Antula, circuits for microelectronics, Oldenbourg-Verlag, l984, pages 56 to 59, known.
- the function of a current mirror circuit is to generate an output current that is in a fixed ratio to the input current.
- a current mirror circuit is known to have a low input resistance and a high output resistance. The output current changes very little under load. Furthermore, such a circuit is largely independent of temperature influences.
- the input current is approximately equal to the output current at high DC amplification factors.
- the symmetry error of the current mirror circuit which is caused by the base currents of the two transistors, is almost negligible at high DC amplification factors.
- Current mirror circuits are mainly used in integrated circuits.
- the following problem can occur when using PNP transistors.
- the current gain depends largely on the emitter area of a PNP transistor.
- a change in the emitter area means a change in the current gain.
- sample variations can occur that the symmetry errors can no longer be neglected.
- the invention has for its object to design a circuit arrangement of the type mentioned in such a way that the symmetry errors are reduced.
- a compensation circuit constructed with further transistors supplies the node with a compensation current which essentially corresponds to the sum of the base currents of the first and second transistors.
- the compensation circuit compensates for the symmetry error caused by the base currents of the two current mirror transistors.
- the emitter of the first transistor is coupled to the voltage source via a first resistor, and the emitter of the second transistor via a second resistor, which has almost the same value as the first.
- the first and second resistors prevent different base-emitter voltages of the two current mirror transistors caused by scatter from changing the function of the current mirror circuit.
- a third resistor is arranged between the base of the first transistor and the node. With the help of this third resistor it is achieved that a pulse is transmitted essentially undistorted via the current mirror circuit.
- the third resistor should have essentially the same value as the first resistor.
- the first and second transistors are each PNP transistors and that the compensation current generated by the compensation circuit, which contains further PNP transistors, in the same way from the emitter area of the PNP transistors in the compensation circuit depends on the sum of the base currents of the first and second transistor on their emitter area.
- a compensation current is generated in the compensation circuit, the size of which depends on the emitter area of the PNP transistors used in the compensation circuit.
- the scattering of the emitter surface between different specimens that occurs during the manufacture of integrated circuits causes one in each case another DC gain factor, since the DC gain factor depends on the emitter area of a transistor.
- the compensation current and the sum of the base currents of the first and second PNP transistors are determined by the emitter area of the transistors.
- a third PNP transistor the base of which is coupled to the node and the emitter of which is connected to the voltage source, its collector current via an emitter-base path of a fourth PNP transistor, the collector of which a reference potential, feeds an inverting amplifier which supplies the node with a current from its output which is substantially equal to the sum of the base currents of the first, second and third PNP transistors.
- the emitter of the third transistor can be coupled to the voltage source via a fourth resistor.
- the current at the output of the amplifier corresponds to the base current of the first, second and third PNP transistors.
- the emitter area of the third and fourth PNP- Transistor has a constant ratio to the emitter area of the first and second PNP transistor.
- the fourth resistor and the DC gain factor of the amplifier must be chosen so that the amplifier delivers a current that is the sum of the base currents of the first, second and third Transistor corresponds.
- the value of the fourth resistor can now be chosen so that it is substantially equal to twice the value of the first resistor and the DC amplification factor of the inverting amplifier so that it has a value of 3.
- the base current of the third PNP transistor is approximately as large as half the total current of the base currents of the first and second PNP transistors.
- the inverting amplifier contains a first NPN transistor, the collector and base of which are coupled to the base of the fourth PNP transistor and the emitter of which is coupled to the reference potential, and a second NPN transistor, the emitter area of which is substantially equal to three times the emitter area of the first NPN transistor and its base is coupled to the base of the first NPN transistor and its emitter is coupled to the reference potential and its collector is coupled to the node.
- the amplifier is designed here as a simple current mirror circuit made of NPN transistors, which generally have such a high amplification that the symmetry errors caused by the base currents are barely noticeable.
- the input current Ye flows to a node 1, which connects the compensation circuit 2 and the collector of a first PNP transistor 3, the base of a second PNP transistor 4 and a connection of a resistor 5.
- the other connection of the resistor 5 is connected to the base of the transistor 3.
- the emitter of transistor 3 is connected via a resistor 6 and the emitter of transistor 4 via a resistor 7 to a voltage source Ub.
- the output current Ya is the current Mirror circuit is supplied by the collector of transistor 4.
- the resistors 6 and 7 should be chosen so that a voltage drops across them, which is greater than a third of the base-emitter voltage of the transistor 3 or 4.
- Resistors 6 and 7 prevent different base-emitter voltages of transistor 3 and 4 from changing the function of the current mirror circuit.
- the base of a PNP transistor 8 is connected to the node 1, the emitter of which is connected to the voltage source Ub via a resistor 9 and the collector of which is connected to the emitter of a PNP transistor 12.
- the collector of transistor l2 is grounded and its base is connected to the base and collector of an NPN transistor l0.
- the emitter of this transistor l0 like the emitter of an NPN transistor ll, is grounded, the base of which is connected to the base of transistor l0 and the collector of which is connected to node l.
- the transistors l0 and ll form a simple current mirror circuit in which only very small negligible symmetry errors occur, since the direct current gain of an NPN transistor is usually very high.
- the emitter area of transistor 8 or transistor l2 is equal to half the emitter area of transistor 3 or transistor 4.
- the emitter area of transistor ll is equal to three times the emitter area of transistor l0.
- the emitter area of the NPN transistor 10 can, for example, equal one sixth and the emitters area of NPN transistor ll be equal to half the emitter area of transistor 3 or transistor 4.
- the inverting amplifier formed from the NPN transistors l0 and ll has a direct current amplification factor of 3.
- the value of the resistor 9 is equal to twice the value of the resistor 6 or the resistor 7.
- an output current is to be generated which is in a fixed ratio to the input current, e.g. a ratio of one.
- the current mirror circuit has a symmetry error which is caused by the two base currents of the transistors 3 and 4.
- a compensation current is generated which counteracts the sum of the base currents of the transistors 3 and 4. This compensation current is approximately equal to twice the base current of transistor 8.
- Such a current mirror circuit is generally used in an integrated circuit.
- the emitter areas of the transistors can be different in the different examples of the integrated circuit. These emitter areas do not change relative to each other, only the absolute size of the emitter area of a transistor can change. Since the direct current gain of the transistors is dependent on the emitter area, different examples of the current mirror circuit also have different direct current gains. With a change in the direct current gain, there is also a change in the base currents of the transistors 3 and 4. Since the emitter areas of the transistors 8, 9, 10 and 11 also change, their direct current gain and thus the compensation current also change. The current mirror circuit according to the invention can therefore also be used if the direct current gains are very small, since the symmetry errors which would have an effect in the known current mirror circuit are compensated for.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
Die Erfindung bezieht sich auf eine Stromspiegelschaltung mit einem ersten und zweiten Transistor (3, 4). Der Basis und dem Kollektor des ersten PNP-Transistors (3) und der Basis des zweiten PNP-Transistors (4), die in einem Knoten (l) gekoppelt sind, wird ein Eingangsstrom (Ye) zugeführt. Der Ausgangsstrom (Ya) ist am Kollektor des zweiten PNP-Transistors (4) abnehmbar. Es ist eine Kompensationsschaltung (2) vorgesehen, die dem Knoten (l) einen Kompensationsstrom zuführt, der im wesentlichen der Summe der Basisströme entspricht.The invention relates to a current mirror circuit having a first and a second transistor (3, 4). An input current (Ye) is supplied to the base and the collector of the first PNP transistor (3) and the base of the second PNP transistor (4), which are coupled in a node (I). The output current (Ya) can be taken off at the collector of the second PNP transistor (4). A compensation circuit (2) is provided which supplies the node (1) with a compensation current which essentially corresponds to the sum of the base currents.
Description
Die Erfindung bezieht sich auf eine Stromspiegelschaltung mit einem ersten Transistor, dessen Emitter mit einer Spannungsquelle gekoppelt ist und dessen Kollektor und Basis mit einem Knoten zum Zuführen eines Eingangsstromes gekoppelt sind, und mit wenigstens einem zweiten Transistor, dessen Emitter mit der Spannungsquelle und dessen Basis mit der Basis des ersten Transistors gekoppelt ist und dessen Kollektor den Ausgang zum Abgeben eines Ausgangsstromes bildet.The invention relates to a current mirror circuit having a first transistor, whose emitter is coupled to a voltage source and whose collector and base are coupled to a node for supplying an input current, and to at least one second transistor, whose emitter is connected to the voltage source and whose base the base of the first transistor is coupled and the collector of which forms the output for outputting an output current.
Eine solche Stromspiegelschaltung ist z.B. aus dem Buch von Jovan Antula, Schaltungen zur Mikroelektronik, Oldenbourg-Verlag, l984, Seite 56 bis 59, bekannt. Die Funktion einer Stromspiegelschaltung besteht darin, einen Ausgangsstrom zu erzeugen, der in einem festen Verhältnis zum Eingangsstrom steht. Eine Stomspiegelschaltung hat bekanntermaßen einen niedrigen Eingangswiderstand und einen hohen Ausgangswiderstand. Der Ausgangsstrom ändert sich bei Belastung also nur sehr wenig. Weiterhin ist eine solche Schaltung weitgehend unabhängig von Temperatureinflüssen.Such a current mirror circuit is e.g. from the book by Jovan Antula, circuits for microelectronics, Oldenbourg-Verlag, l984, pages 56 to 59, known. The function of a current mirror circuit is to generate an output current that is in a fixed ratio to the input current. A current mirror circuit is known to have a low input resistance and a high output resistance. The output current changes very little under load. Furthermore, such a circuit is largely independent of temperature influences.
In der bekannten Schaltung ist bei hohen Gleichstromverstärkungsfaktoren der Eingangsstrom ungefähr gleich dem Ausgangsstrom. Der Symmetriefehler der Stromspiegelschaltung, der von den Basisströmen der beiden Transistoren hervorgerufen wird, ist bei hohen Gleichstromverstärkungsfaktoren nahezu vernachlässigbar.In the known circuit, the input current is approximately equal to the output current at high DC amplification factors. The symmetry error of the current mirror circuit, which is caused by the base currents of the two transistors, is almost negligible at high DC amplification factors.
Hauptsächlich werden Stromspiegelschaltungen in integrierten Schaltungen eingesetzt. Bei der Verwendung von PNP-Transistoren kann nun folgendes Problem auftreten. Die Stromverstärkung hängt wesentlich von der Emitterfläche eines PNP-Transistors ab. Eine Veränderung der Emitterfläche bedeutet eine Veränderung der Stromverstärkung. Es können bei der Fertigung von integrierten Schaltungen, die wenigstens eine Stromspiegelschaltung mit PNP-Transistoren enthalten, solche Exemplarstreuungen auftreten, daß die Symmetriefehler nicht mehr vernachlässigbar werden.Current mirror circuits are mainly used in integrated circuits. The following problem can occur when using PNP transistors. The current gain depends largely on the emitter area of a PNP transistor. A change in the emitter area means a change in the current gain. In the manufacture of integrated circuits which contain at least one current mirror circuit with PNP transistors, such sample variations can occur that the symmetry errors can no longer be neglected.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art so auszubilden, daß die Symmetriefehler verringert werden.The invention has for its object to design a circuit arrangement of the type mentioned in such a way that the symmetry errors are reduced.
Die Aufgabe wird dadurch gelöst, daß eine mit weiteren Transistoren aufgebaute Kompensationsschaltung dem Knoten einen Kompensationsstrom zuführt, der im wesentlichen der Summe der Basisströme des ersten und zweiten Transistors entspricht.The object is achieved in that a compensation circuit constructed with further transistors supplies the node with a compensation current which essentially corresponds to the sum of the base currents of the first and second transistors.
In der erfindungsgemäßen Schaltungsanordnung wird mit Hilfe der Kompensationsschaltung der von den Basisströmen der beiden Stromspiegeltransistoren hervorgerufene Symmetriefehler kompensiert.In the circuit arrangement according to the invention, the compensation circuit compensates for the symmetry error caused by the base currents of the two current mirror transistors.
Es sei erwähnt, daß aus der US-PS 39 l6 33l eine Kompensationsschaltung für einen Eingangstransistor bekannt ist, der ein Eingangssignal an seiner Basis empfängt und dieses zu einer Differenzverstärkerstufe weiterleitet. Dabei wird der Basisstrom des Eingangstransistors kompensiert, in dem aus dem Strom aus seinem Kollektor ein Kompensationsstrom gewonnen wird. Damit soll der Eingangswiderstand dieser Schaltungsanordnung erhöht werden.It should be mentioned that from US-PS 39 l6 33l a compensation circuit for an input transistor is known which receives an input signal at its base and forwards it to a differential amplifier stage. The base current of the input transistor is compensated in that a compensation current is obtained from the current from its collector. This is intended to increase the input resistance of this circuit arrangement.
In einer ersten Weiterbildung der Erfindung ist vorgesehen, daß der Emitter des ersten Transistors über einen ersten Widerstand, und der Emitter des zweiten Transistors über einen zweiten Widerstand, der nahezu den gleichen Wert wie der erste aufweist, mit der Spannungsquelle gekoppelt ist. Mit dem ersten und zweiten Widerstand wird verhindert, daß durch Streuungen bedingte unterschiedliche Basis-Emitter-Spannungen der beiden Stromspiegeltransistoren die Funktion der Stromspiegelschaltung verändern.In a first development of the invention it is provided that the emitter of the first transistor is coupled to the voltage source via a first resistor, and the emitter of the second transistor via a second resistor, which has almost the same value as the first. The first and second resistors prevent different base-emitter voltages of the two current mirror transistors caused by scatter from changing the function of the current mirror circuit.
Zur Verbesserung der dynamischen Eigenschaften der Stromspiegelschaltung ist ein dritter Widerstand zwischen der Basis des ersten Transistors und dem Knoten angeordnet. Mit Hilfe dieses dritten Widerstandes wird erreicht, daß ein Impuls im wesentlichen unverzerrt über die Stromspiegelschaltung übertragen wird. Dabei sollte der dritte Widerstand im wesentlichen den gleichen Wert wie der erste Widerstand aufweisen.To improve the dynamic properties of the current mirror circuit, a third resistor is arranged between the base of the first transistor and the node. With the help of this third resistor it is achieved that a pulse is transmitted essentially undistorted via the current mirror circuit. The third resistor should have essentially the same value as the first resistor.
In einer anderen Weiterbildung der Erfindung ist vorgesehen, daß der erste und zweite Transistor jeweils ein PNP-Transistor ist und daß der von der Kompensationsschaltung, die weitere PNP-Transistoren enthält, erzeugte Kompensationsstrom in gleicher Weise von der Emitterfläche der PNP-Transistoren in der Kompensationsschaltung abhängt wie die Summe der Basisströme des ersten und zweiten Transistors von ihrer Emitterfläche.Another development of the invention provides that the first and second transistors are each PNP transistors and that the compensation current generated by the compensation circuit, which contains further PNP transistors, in the same way from the emitter area of the PNP transistors in the compensation circuit depends on the sum of the base currents of the first and second transistor on their emitter area.
In der Kompensationsschaltung wird ein Kompensationsstrom erzeugt, dessen Größe abhängig ist von der Emitterfläche der in der Kompensationsschaltung verwendeten PNP-Transistoren. Die bei der Fertigung von integrierten Schaltungen auftretenden Streuungen der Emitterfläche zwischen verschiedenen Exemplaren bewirkt einen jeweils anderen Gleichstromverstärkungsfaktor, da der Gleichstromverstärkungsfaktor von der Emitterfläche eines Transistors abhängt. Es tritt jedoch keine änderung des Verhältnisses der Emitterflächen der verschiedenen Transistoren in der integrierten Schaltung untereinander auf. Daher werden der Kompensationsstrom und die Summe der Basisströme des ersten und zweiten PNP-Transistors von der Emitterfläche der Transistoren bestimmt.A compensation current is generated in the compensation circuit, the size of which depends on the emitter area of the PNP transistors used in the compensation circuit. The scattering of the emitter surface between different specimens that occurs during the manufacture of integrated circuits causes one in each case another DC gain factor, since the DC gain factor depends on the emitter area of a transistor. However, there is no change in the ratio of the emitter areas of the various transistors in the integrated circuit to one another. Therefore, the compensation current and the sum of the base currents of the first and second PNP transistors are determined by the emitter area of the transistors.
In einer Weiterbildung der Erfindung ist vorgesehen, daß in der Kompensationsschaltung ein dritter PNP-Transistor, dessen Basis mit dem Knoten und dessen Emitter mit der Spannungsquelle gekoppelt ist, seinen Kollektorstrom über eine Emitter-Basis-Strecke eines vierten PNP-Transistors, dessen Kollektor an eänem Bezugspotential liegt, einem invertierenden Verstärker zuführt, der dem Knoten von seinem Ausgang einen Strom zuleitet, der im wesentlichen gleich der Summe der Basisströme des ersten, zweiten und dritten PNP-Transistors ist. Dabei kann der Emitter des dritten Transistors über einen vierten Widerstand mit der Spannungsquelle gekoppelt sein.In a further development of the invention it is provided that in the compensation circuit a third PNP transistor, the base of which is coupled to the node and the emitter of which is connected to the voltage source, its collector current via an emitter-base path of a fourth PNP transistor, the collector of which a reference potential, feeds an inverting amplifier which supplies the node with a current from its output which is substantially equal to the sum of the base currents of the first, second and third PNP transistors. The emitter of the third transistor can be coupled to the voltage source via a fourth resistor.
Der Strom am Ausgang des Verstärkers entspricht dem Basisstrom des ersten, zweiten und dritten PNP-Transistors. Um bei verschiedenen Exemplaren von integrierten Schaltungen, die die Stromspiegelschaltung enthalten, d.h. die verschiedenen Exemplare der Stromspiegelschaltung haben unterschiedliche Emitterflächen, die von den ersten beiden PNP-Transistoren hervorgerufene Summe der Basisströme kompensieren zu können, weist die Emitterfläche des dritten bzw. des vierten PNP-Transistors ein konstantes Verhältnis zu der Emitterfläche des ersten bzw. zweiten PNP-Transistors auf. Der vierte Widerstand und der Gleichstromverstärkungsfaktor des Verstärkers müssen so gewählt werden, daß der Verstärker einen Strom abgibt, der der Summe der Basisströme des ersten, zweiten und dritten Transistors entspricht. Der Wert des vierten Widerstandes kann nun so gewählt werden, daß dieser im wesentlichen gleich dem doppelten Wert des ersten Widerstandes ist und der Gleichstromverstärkungsfaktor des invertierenden Verstärker so, daß dieser einen Wert von 3 hat. In diesem Fall ist der Basisstrom des dritten PNP-Transistors ungefähr so groß wie der halbe Summenstrom der Basisströme des ersten und zweiten PNP-Transistors.The current at the output of the amplifier corresponds to the base current of the first, second and third PNP transistors. In order to be able to compensate for the sum of the base currents caused by the first two PNP transistors in different examples of integrated circuits which contain the current mirror circuit, ie the different examples of the current mirror circuit have different emitter areas, the emitter area of the third and fourth PNP- Transistor has a constant ratio to the emitter area of the first and second PNP transistor. The fourth resistor and the DC gain factor of the amplifier must be chosen so that the amplifier delivers a current that is the sum of the base currents of the first, second and third Transistor corresponds. The value of the fourth resistor can now be chosen so that it is substantially equal to twice the value of the first resistor and the DC amplification factor of the inverting amplifier so that it has a value of 3. In this case, the base current of the third PNP transistor is approximately as large as half the total current of the base currents of the first and second PNP transistors.
In einer Ausführungsform für den invertierenden Verstärker ist vorgesehen, daß dieser einen ersten NPN-Transistor enthält, dessen Kollektor und Basis mit der Basis des vierten PNP-Transistors und dessen Emitter mit dem Bezugspotential gekoppelt sind, und einem zweiten NPN-Transistor, dessen Emitterfläche im wesentlichen gleich der dreifachen Emitterfläche des ersten NPN-Transistors ist und dessen Basis mit der Basis des ersten NPN-Transistors und dessen Emitter mit dem Bezugspotential und dessen Kollektor mit dem Knoten gekoppelt ist. Der Verstärker ist hier als eine einfache Stromspiegelschaltung aus NPN-Transistoren ausgebildet, die in der Regel eine so hohe Verstärkung haben, daß die durch die Basisströme hervorgerufenen Symmetriefehler kaum bemerkbar sind.In one embodiment for the inverting amplifier, it is provided that it contains a first NPN transistor, the collector and base of which are coupled to the base of the fourth PNP transistor and the emitter of which is coupled to the reference potential, and a second NPN transistor, the emitter area of which is substantially equal to three times the emitter area of the first NPN transistor and its base is coupled to the base of the first NPN transistor and its emitter is coupled to the reference potential and its collector is coupled to the node. The amplifier is designed here as a simple current mirror circuit made of NPN transistors, which generally have such a high amplification that the symmetry errors caused by the base currents are barely noticeable.
Anhand der Zeichnung wird im folgenden ein Ausführungsbeispiel der Erfindung erläutert:An exemplary embodiment of the invention is explained below with reference to the drawing:
Der Eingangsstrom Ye fließt einem Knoten l zu, der die Kompensationsschaltung 2 und den Kollektor eines ersten PNP-Transistors 3, die Basis eines zweiten PNP-Transistors 4 und einen Anschluß eines Widerstandes 5 verbindet. Der andere Anschluß des Widerstandes 5 ist an die Basis des Transistors 3 angeschlossen. Der Emitter des Transistors 3 ist über einen Widerstand 6 und der Emitter des Transistors 4 über einen Widerstand 7 an eine Spannungsquelle Ub angeschlossen. Der Ausgangsstrom Ya der Strom spiegelschaltung wird vom Kollektor des Transistors 4 geliefert. Die Widerstände 6 und 7 sollten so gewählt werden, daß an ihnen eine Spannung abfällt, die größer ist als ein Drittel der Basis-Emitter-Spannung des Transistors 3 oder 4. Bevorzugt werden sollte ein solcher Wert, bei dem ein Spannungsabfall auftritt, der der Hälfte der Basis-Emitter-Spannung eines Transistors 3 oder 4 entspricht. Mit den Widerständen 6 und 7 wird verhindert, daß durch Streuungen bedingte unterschiedliche Basis-Emitter-Spannungen des Transistors 3 bzw. 4 die Funktion der Stromspiegelschaltung verändern.The input current Ye flows to a node 1, which connects the
In der Kompensationsschaltung 2 ist die Basis eines PNP-Transistors 8 mit dem Knoten l verbunden, dessen Emitter über einen Widerstand 9 mit der Spannungsquelle Ub verbunden ist und dessen Kollektor an den Emitter eines PNP-Transistors l2 angeschlossen ist. Der Kollektor des Transistors l2 ist an Masse gelegt und dessen Basis mit der Basis und dem Kollektor eines NPN-Transistors l0 verbunden. Der Emitter dieses Transistors l0 ist ebenso wie der Emitter eines NPN-Transistors ll an Masse gelegt, dessen Basis mit der Basis des Transistors l0 verbunden ist und dessen Kollektor an den Knoten l angeschlossen ist. Die Transistoren l0 und ll bilden eine einfache Stromspiegelschaltung, bei der nur sehr kleine vernachlässigbare Symmetriefehler auftauchen, da in der Regel die Gleichstromverstärkung eines NPN-Transistors sehr hoch ist.In the
Die Emitterfläche des Transistors 8 bzw. des Transistors l2 ist gleich der Hälfte der Emitterfläche des Transistors 3 bzw. des Transistors 4. Die Emitterfläche des Transistors ll ist gleich der dreifachen Emitterfläche des Transistors l0. Die Emitterfläche des NPN-Transistors l0 kann z.B. gleich einem Sechstel und die Emitter fläche des NPN-Transistors ll gleich der Hälfte der Emitterfläche des Transistos 3 bzw. des Transistors 4 sein. Der aus den NPN-Transistoren l0 und ll gebildete invertierende Verstärker weist einen Gleichstromverstärkungsfaktor von 3 auf. Der Wert des Widerstandes 9 ist gleich dem doppelten Wert des Widerstandes 6 bzw. des Widerstandes 7.The emitter area of transistor 8 or transistor l2 is equal to half the emitter area of
Mit Hilfe der Stromspiegelschaltung soll ein Ausgangsstrom erzeugt werden, der in einem festen Verhältnis zum Eingangsstrom steht, z.B. einem Verhältnis von eins. Bei der bekannten Schaltungsanordnung, d.h. ohne den Widerstand 5 und die Kompensationsschaltung 2 weist die Stromspiegelschaltung einen Symmetriefehler auf, der durch die beiden Basisströme der Transistoren 3 und 4 hervorgerufen wird. Mit Hilfe der Kompensationsschaltung 2 wird ein Kompensationsstrom erzeugt, der der Summe der Basisströme der Transistoren 3 und 4 entgegenwirkt. Dieser Kompensationsstrom ist ungefähr gleich dem doppelten Basisstrom des Transistors 8.With the help of the current mirror circuit, an output current is to be generated which is in a fixed ratio to the input current, e.g. a ratio of one. In the known circuit arrangement, i.e. Without the
Eine solche Stromspiegelschaltung wird in der Regel in einer integrierten Schaltung eingesetzt. Die Emitterflächen der Transistoren können bei den verschiedenen Exemplaren der integrierten Schaltung unterschiedlich sein. Diese Emitterflächen verändern sich relativ zueinander nicht, sondern nur die absolute Größe der Emitterfläche eines Transistors kann sich verändern. Da die Gleichstromverstärkung der Transistoren abhängig von der Emitterfläche ist, weisen unterschiedliche Exemplare der Stromspiegelschaltung auch unterschiedliche Gleichstromverstärkungen auf. Mit einer Änderung der Gleichstromverstärkung, ergibt sich auch eine Änderung der Basisströme der Transistoren 3 und 4. Da sich die Emitterflächen der Transistoren 8, 9, l0 und ll ebenfalls ändern, ändert sich auch deren Gleichstromverstärkung und somit der Kompensationsstrom. Die erfindungsgemäße Stromspiegelschaltung kann also auch angewendet werden, wenn die Gleichstromverstärkungen sehr klein sind, da sich die Symmetriefehler, die sich bei der bekannten Stromspiegelschaltung auswirken würden, kompensiert werden.Such a current mirror circuit is generally used in an integrated circuit. The emitter areas of the transistors can be different in the different examples of the integrated circuit. These emitter areas do not change relative to each other, only the absolute size of the emitter area of a transistor can change. Since the direct current gain of the transistors is dependent on the emitter area, different examples of the current mirror circuit also have different direct current gains. With a change in the direct current gain, there is also a change in the base currents of the
Der Widerstand 5, der den gleichen Wert hat wie der Widerstand 6 bzw. der Widerstand 7 verbessert die Übertragungseigenschaften der Stromspiegelschaltung. Bei einem Eingangsstromimpuls würde ohne diesen Widerstand 5 der Ausgangsstromimpuls einen sehr langsamen Flankenanstieg aufweisen. Durch den Widerstand 5 ergibt sich eine höhere Flankensteilheit. In einer praktischen Schaltungsrealisierung wurden für die Widerstände 5, 6 und 7 ein Wert von 5 kOhm und für den Widerstand 9 ein Wert von 10 kOhm gewählt. Wie sich in praktischen Untersuchungen gezeigt hat, ist die Stromspiegelschaltung auch weitgehend unabhängig von Temperaturschwankungen.The
Claims (9)
dadurch gekennzeichnet, daß eine mit weiteren Transistoren aufgebaute Kompensationsschaltung (2) dem Knoten (l) einen Kompensationsstrom zuführt, der im wesentlichen der Summe der Basisströme des ersten und zweiten Transistors (3, 4) entspricht.1. current mirror circuit having a first transistor (3), the emitter of which is coupled to a voltage source (Ub) and the collector and base of which is coupled to a node (I) for supplying an input current (Ye), and at least one second transistor (4 ), whose emitter is coupled to the voltage source (Ub) and whose base is coupled to the base of the first transistor (3) and whose collector forms the output for emitting an output current (Ya),
characterized in that a compensation circuit (2) constructed with further transistors supplies the node (1) with a compensation current which essentially corresponds to the sum of the base currents of the first and second transistors (3, 4).
dadurch gekennzeichnet, daß der Emitter des ersten Transistors (3) über einen ersten Widerstand (6), und der Emitter des zweiten Transistors (4) über einen zweiten Widerstand (7), der nahezu den gleichen Wert wie der erste aufweist, mit der Spannungsquelle (Ub) gekoppelt ist.2. current mirror circuit according to claim l,
characterized in that the emitter of the first transistor (3) via a first resistor (6) and the emitter of the second transistor (4) via a second resistor (7), which has almost the same value as the first, with the voltage source (Ub) is coupled.
dadurch gekennzeichnet, daß der dritte Widerstand (5) im wesentlichen den gleichen Wert wie der ersten Widerstand (6) aufweist.4. current mirror circuit according to claim 3,
characterized in that the third resistor (5) has substantially the same value as the first resistor (6).
dadurch gekennzeichnet, daß der erste und der zweite Transistor (3, 4) jeweils ein PNP-Transistor ist und daß der von der Kompensationsschaltung (2), die weitere PNP-Transistoren enthält, erzeugte Kompensationsstrom in gleicher Weise von der Emitterfläche der PNP-Transistoren in der Kompensationsschaltung (2) abhängt wie die Summe der Basisströme des ersten und zweiten Transistors (3, 4) von ihrer Emitterfläche.5. Current mirror circuit according to one of the preceding claims,
characterized in that the first and the second transistor (3, 4) are each a PNP transistor and that the compensation current generated by the compensation circuit (2), which contains further PNP transistors, in the same way from the emitter area of the PNP transistors in the compensation circuit (2) depends, like the sum of the base currents of the first and second transistors (3, 4), on their emitter area.
dadurch gekennzeichnet, daß in der Kompensationsschaltung (2) ein dritter PNP-Transistor (8), dessen Basis mit dem Knoten (l) und dessen Emitter mit der Spannungsquelle gekoppelt ist, seinen Kollektorstrom über eine Emitter-Basis-Strecke eines vierten PNP-Transistors (l2), dessen Kollektor an einem Bezugspotential liegt, einem invertierenden Verstärker (l0, ll) zuführt, der dem Knoten (l) von seinem Ausgang einen Strom zuleitet, der im wesentlichen gleich der Summe der Basisströme des ersten, zweiten und dritten PNP-Transistors (8, 3, 4) ist.6. current mirror circuit according to claims l to 5,
characterized in that in the compensation circuit (2) a third PNP transistor (8), the base of which is coupled to the node (l) and the emitter of which is coupled to the voltage source, its collector current via an emitter-base path of a fourth PNP transistor (l2), whose collector is at a reference potential, feeds an inverting amplifier (l0, ll) which supplies the node (l) with a current from its output which is substantially equal to the sum of the base currents of the first, second and third PNP- Transistor (8, 3, 4).
dadurch gekennzeichnet, daß der Emitter des dritten Transistors (8) über einen vierten Widerstand (9) mit der Spannungsquelle gekoppelt ist.7. current mirror circuit according to claim 6,
characterized in that the emitter of the third transistor (8) is coupled to the voltage source via a fourth resistor (9).
dadurch gekennzeichnet, daß die Emitterfläche des dritten und des vierten PNP-Transistors (8, l2) im wesentlichen gleich der Hälfte der Emitterfläche des ersten PNP-Transistors (3) ist, daß der Wert des vierten Widerstandes (9) im wesentlichen gleich dem doppelten Wert des ersten Widerstandes (6) ist und daß der invertierende Verstärker (l0, ll) einen Gleichstromverstärkungsfaktor von drei hat.8. current mirror circuit according to claim 7 in integrated circuit technology,
characterized in that the emitter area of the third and fourth PNP transistors (8, l2) is substantially equal to half the emitter area of the first PNP transistor (3), that the value of the fourth resistor (9) is substantially equal to double Value of the first resistor (6) and that the inverting amplifier (l0, ll) has a direct current gain factor of three.
dadurch gekennzeichnet, daß der invertierende Verstärker einen ersten NPN-Transistor (l0) enthält, dessen Kollektor und Basis mit der Basis des vierten PNP-Transistors (l2) und dessen Emitter mit dem Bezugspotential gekoppelt sind, und einen zweiten NPN-Transistor (ll), dessen Emitterfläche im wesentlichen gleich der dreifachen Emitterfläche des ersten NPN-Transistors (l0) ist und dessen Basis mit der Basis des ersten NPN-Transistors (l0) und dessen Emitter mit dem Bezugspotential und dessen Kollektor mit dem Knoten (l) gekoppelt ist.9. current mirror circuit according to claim 8 in integrated circuit technology,
characterized in that the inverting amplifier contains a first NPN transistor (l0), the collector and base of which are coupled to the base of the fourth PNP transistor (l2) and the emitter of which is coupled to the reference potential, and a second NPN transistor (ll) whose emitter area is substantially equal to three times the emitter area of the first NPN transistor (l0) and whose base is coupled to the base of the first NPN transistor (l0) and whose emitter is coupled to the reference potential and whose collector is coupled to the node (l).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3603799 | 1986-02-07 | ||
DE19863603799 DE3603799A1 (en) | 1986-02-07 | 1986-02-07 | CURRENT MIRROR SWITCHING |
Publications (2)
Publication Number | Publication Date |
---|---|
EP0237086A1 true EP0237086A1 (en) | 1987-09-16 |
EP0237086B1 EP0237086B1 (en) | 1991-07-10 |
Family
ID=6293591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP87200162A Expired - Lifetime EP0237086B1 (en) | 1986-02-07 | 1987-02-03 | Current mirror circuit |
Country Status (4)
Country | Link |
---|---|
US (1) | US4779061A (en) |
EP (1) | EP0237086B1 (en) |
JP (1) | JP2542605B2 (en) |
DE (2) | DE3603799A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013039948A1 (en) | 2011-09-12 | 2013-03-21 | Merial Limited | Parasiticidal compositions comprising an isoxazoline active agent, methods and uses thereof |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4853610A (en) * | 1988-12-05 | 1989-08-01 | Harris Semiconductor Patents, Inc. | Precision temperature-stable current sources/sinks |
US4975632A (en) * | 1989-03-29 | 1990-12-04 | Texas Instruments Incorporated | Stable bias current source |
US5089769A (en) * | 1990-11-01 | 1992-02-18 | Motorola Inc. | Precision current mirror |
US5287231A (en) * | 1992-10-06 | 1994-02-15 | Vtc Inc. | Write circuit having current mirrors between predriver and write driver circuits for maximum head voltage swing |
DE4443469C2 (en) * | 1994-12-07 | 1997-10-23 | Telefunken Microelectron | Circuit arrangement with a bipolar transistor |
US5864231A (en) * | 1995-06-02 | 1999-01-26 | Intel Corporation | Self-compensating geometry-adjusted current mirroring circuitry |
EP1255333B1 (en) * | 2001-04-30 | 2009-11-11 | Avago Technologies Fiber IP (Singapore) Pte. Ltd. | Current generator circuit and method of providing drive current to a laser diode driver |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4103249A (en) * | 1977-10-31 | 1978-07-25 | Gte Sylvania Incorporated | Pnp current mirror |
EP0103768A1 (en) * | 1982-08-24 | 1984-03-28 | Siemens Aktiengesellschaft | Current mirror circuit |
US4525683A (en) * | 1983-12-05 | 1985-06-25 | Motorola, Inc. | Current mirror having base current error cancellation circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1042763B (en) * | 1975-09-23 | 1980-01-30 | Ates Componenti Elettron | TEMPERATURE COMPENSATED CURRENT MIRROR CIRCUIT |
JPS5922112A (en) * | 1982-07-28 | 1984-02-04 | Toshiba Corp | Current source circuit |
JPS59108411A (en) * | 1982-12-13 | 1984-06-22 | Mitsubishi Electric Corp | Current source circuit |
US4525682A (en) * | 1984-02-07 | 1985-06-25 | Zenith Electronics Corporation | Biased current mirror having minimum switching delay |
-
1986
- 1986-02-07 DE DE19863603799 patent/DE3603799A1/en not_active Withdrawn
-
1987
- 1987-02-03 DE DE8787200162T patent/DE3771237D1/en not_active Expired - Lifetime
- 1987-02-03 US US07/010,219 patent/US4779061A/en not_active Expired - Lifetime
- 1987-02-03 EP EP87200162A patent/EP0237086B1/en not_active Expired - Lifetime
- 1987-02-05 JP JP62023731A patent/JP2542605B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4103249A (en) * | 1977-10-31 | 1978-07-25 | Gte Sylvania Incorporated | Pnp current mirror |
EP0103768A1 (en) * | 1982-08-24 | 1984-03-28 | Siemens Aktiengesellschaft | Current mirror circuit |
US4525683A (en) * | 1983-12-05 | 1985-06-25 | Motorola, Inc. | Current mirror having base current error cancellation circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013039948A1 (en) | 2011-09-12 | 2013-03-21 | Merial Limited | Parasiticidal compositions comprising an isoxazoline active agent, methods and uses thereof |
Also Published As
Publication number | Publication date |
---|---|
US4779061A (en) | 1988-10-18 |
JPS62230106A (en) | 1987-10-08 |
DE3771237D1 (en) | 1991-08-14 |
EP0237086B1 (en) | 1991-07-10 |
JP2542605B2 (en) | 1996-10-09 |
DE3603799A1 (en) | 1987-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2660968C3 (en) | Differential amplifier | |
DE3138078C2 (en) | Differential amplifier | |
DE3420068C2 (en) | ||
DE2358471A1 (en) | CURRENT CIRCUIT | |
DE3035272A1 (en) | OPERATIONAL TRANSCONDUCTIVE AMPLIFIER WITH A NON-LINEAR COMPONENT COMPONENT AMPLIFIER | |
DE3108617C2 (en) | ||
DE3937501A1 (en) | METHOD AND DEVICE FOR GENERATING A PRELOAD | |
DE2328326B2 (en) | Transistor amplifier | |
DE2702022A1 (en) | AMPLIFIER CIRCUIT | |
DE4307606C2 (en) | Power amplifier | |
DE2207233A1 (en) | Electronic signal amplifier | |
DE2636156C3 (en) | Voltage follower circuit with one input terminal | |
EP0237086B1 (en) | Current mirror circuit | |
DE3446000C2 (en) | Multiplier circuit | |
DD158302A5 (en) | AMPLIFIER CIRCUIT WITH CONTROLLABLE GROUNDING RANGE | |
DE3230429C2 (en) | ||
EP0763916A2 (en) | Receiver circuit with constant input impedance | |
EP0334447A2 (en) | Schmitt-trigger circuit | |
DE3615383A1 (en) | A CIRCUIT TO SHIFT THE INPUT LEVEL OF A DIGITAL-ANALOG CONVERTER | |
DE3545392A1 (en) | CURRENT MIRROR SWITCHING | |
EP0608694B1 (en) | Integratable current source circuit | |
EP0021085A2 (en) | Monolithically integratable transistor amplifier | |
DE3731130C2 (en) | Voltage / current converter arrangement | |
DE2307514C3 (en) | High input impedance amplifier | |
DE60133068T2 (en) | DIFFERENTIALLY ARRANGED TRANSISTOR PAIR WITH MEDIUM FOR THE DEGENERATION OF TRANSCONDUCTANCE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): DE FR GB IT |
|
17P | Request for examination filed |
Effective date: 19880315 |
|
17Q | First examination report despatched |
Effective date: 19891128 |
|
GRAA | (expected) grant |
Free format text: ORIGINAL CODE: 0009210 |
|
AK | Designated contracting states |
Kind code of ref document: B1 Designated state(s): DE FR GB IT |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: GB Effective date: 19910710 Ref country code: IT Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED. Effective date: 19910710 |
|
REF | Corresponds to: |
Ref document number: 3771237 Country of ref document: DE Date of ref document: 19910814 |
|
EN | Fr: translation not filed | ||
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: FR Effective date: 19911129 |
|
GBV | Gb: ep patent (uk) treated as always having been void in accordance with gb section 77(7)/1977 [no translation filed] | ||
PLBE | No opposition filed within time limit |
Free format text: ORIGINAL CODE: 0009261 |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT |
|
26N | No opposition filed | ||
REG | Reference to a national code |
Ref country code: FR Ref legal event code: ST |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: DE Payment date: 20000419 Year of fee payment: 14 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: DE Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20011201 |