EP0143279A1 - Montre pourvue d'un affichage analogique et d'un affichage numérique - Google Patents
Montre pourvue d'un affichage analogique et d'un affichage numérique Download PDFInfo
- Publication number
- EP0143279A1 EP0143279A1 EP84111882A EP84111882A EP0143279A1 EP 0143279 A1 EP0143279 A1 EP 0143279A1 EP 84111882 A EP84111882 A EP 84111882A EP 84111882 A EP84111882 A EP 84111882A EP 0143279 A1 EP0143279 A1 EP 0143279A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- signal
- circuit
- input
- output
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims abstract description 8
- 238000006073 displacement reaction Methods 0.000 claims abstract description 3
- 238000012937 correction Methods 0.000 claims description 52
- 230000002457 bidirectional effect Effects 0.000 claims description 4
- 230000004048 modification Effects 0.000 claims description 2
- 238000012986 modification Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 14
- 230000007704 transition Effects 0.000 description 5
- 230000001174 ascending effect Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 210000000056 organ Anatomy 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C9/00—Electrically-actuated devices for setting the time-indicating means
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G9/00—Visual time or date indication means
- G04G9/0082—Visual time or date indication means by building-up characters using a combination of indicating elements and by selecting desired characters out of a number of characters or by selecting indicating elements the positions of which represents the time, i.e. combinations of G04G9/02 and G04G9/08
Definitions
- the present invention relates to electronic watches having an analog display and a digital display and provided with means for synchronizing the two displays when they indicate the same time information.
- the information on the two displays is different and independent, such as the time read on the analog display and a timed time indicated by the digital display.
- the two displays can indicate the same information or information depending on one another.
- the day and date read on the digital display must be related to the time of the analog display so that the calendar can change state when the hands indicate midnight.
- a function must thus make it possible to read and correct the time indicated by the hands independently of the time indicated by the digital display or vice versa. Even if this information is not explicitly used, it is necessary for the calendar function as well as, for example, for the time zone function.
- Patent application GB 2 019 052 for its part, describes a watch with mixed analog-digital display provided with a crown making it possible to electronically correct, forwards and backwards, the two displays by jumps of whole minutes. This is an interesting solution because it is close to the usual well accepted command used in mechanical watches.
- the watch described has the disadvantage of requiring, next to the crown, other control members and of lacking means making it possible to synchronize the two displays.
- a watch according to the invention will include at least one indicator for the current minutes and one for the current hours, these two pieces of information can also be displayed in digital form, and that synchronization can be carried out. at least for the indication of the minutes.
- the watch will preferably be provided with a bidirectional stepping motor and counting means capable of counting and counting down in order to allow modification of the time information of the two groups in both directions.
- FIG. 1 is shown an example of watch 1 according to the present invention.
- This watch includes an analog display with two hands 2, a digital display 3 with four characters and a control crown 4 which can move according to two degrees of freedom.
- One of the hands 2 on the analog display indicates the hours and the other the timers.
- the minute hand advances by fraction of a minute. To simplify the description, we will assume that it jumps every 30 seconds, the generalization to other cases being obvious.
- the time setting of the analog display 2 is done electronically by the crown 4, forwards or backwards, thanks to the use of a motor which can rotate in both directions.
- the digital display 3 indicates, in the example given, either the day and the date, or the hours and the minutes, or else it indicates nothing by remaining white in a synchronization position, but the present invention is not limited not just these functions.
- the two characters on the left of display 3 are provided to display the numbers and letters necessary to indicate the days of the week.
- the two characters on the right only display numbers.
- the selection of the operating modes of the watch and the corrections of the digital display 3, forwards and backwards, are also made using the crown 4.
- the two positions and the two degrees of freedom of the crown 4 are shown in FIG. 1.
- the reference 4 ′ shows the crown in its normal or pushed axial position. A pull on the crown moves it to the pulled 4 "position.
- the 4" position is not stable because a return spring tends to constantly return the crown to its normal 4 "position. Whatever the axial position of the crown, it can be turned in both directions around an axis 6.
- the rotation corresponds to the first degree of freedom and the traction to the second degree of freedom of the crown
- the crown 4 controls a mechanism, shown in plan in FIG. 2a and at the end, from the plane AA ′, in FIG. 2b.
- This mechanism operates contacts for detecting movements of the crown.
- the crown 4 fixed to one end of the axis 6.
- This axis passes through the wall 10 of a watch case, which is connected to an electrical ground point 21.
- On the axis 6 are wedged two insulating cams 12 and 13 of elongated shape, for example elliptical.
- the major axes of the ellipses form an angle of about 45 ° between them.
- At the other end of the axis 6 is a metal disc 14.
- the cams 12, 13 and the disc 14 occupy the positions 12 ', 13' and 14 'respectively.
- Three contact blades, referenced 17, 18 and 19, are fixed by one of their ends to a metal plate 15, electrically connected to the ground point 21 and secured to the watch case.
- the blades 17 and 18 can each move in a plane perpendicular to the axis 6 and the blade 19 in a plane parallel to the same axis.
- the rotation of the elongated cams 12 and 13 by the crown 4 makes it possible to move the blades 17 and 18.
- the cams also have sufficient width for them to act in the same way in the pulled or pushed position of the crown.
- the blade 19 is armed so as to come to press permanently on the disc 14, by putting it to electrical ground, and to exert on the axis 6 a restoring force tending to maintain the crown 4 in its normal or pushed position 4 '.
- Three conductive reference plates 22, 23 and 24 are fixed on an insulating plate 16, integral with the watch case. In the rest position, or not deformed, the contact blades 17, 18 come to touch the other ends respectively of the plates 22 and 23. A blade and the corresponding plate therefore form a contact, which will bear the reference of the blade.
- the rotation of the cams 12 and 13, causing the blades to move, has the consequence of opening and closing the contacts 17 and 18. For a 360 ° rotation of the crown 4, each contact works twice.
- the angular offset different from 90 ° existing between the cams 12 and 13 has the effect of introducing a phase shift in the operation of the contacts 17 and 18.
- This phase shift is different depending on the direction of rotation of the cams, therefore of the crown 4. It thus constitutes a parameter representative of the first degree of freedom of this crown.
- the working frequency of the contacts 17 and 18 makes it possible to measure the speed of rotation of the crown, the angle of rotation of which is determined by the number of contact closings.
- the blade 20 On the metal plate 24 is fixed a blade 20 which can move in the same plane as the blade 19.
- the blade 20 In the pushed position 4 ′ of the crown, the blade 20 remains free.
- the disc 14 In the pulled position 4 '' from the crown, the disc 14 comes into position 14 '. It then drives the blades 19 and 20 respectively in positions 19 'and 20'. In this position of the crown, the disc 14 therefore touches the blade 20.
- the assembly constitutes a contact which will be designated by the reference 20. The state of this contact therefore constitutes a parameter representative of the second degree of freedom of the crown 4.
- the functions that a watch may indicate and the possibilities for correcting the information displayed define the operating modes of the watch.
- the transition from one mode to another is obtained using the control elements of the watch.
- FIG. 3 represents the different modes in which the watch taken as an example can be found.
- the rectangles indicate the information appearing on the digital display and the circles symbolize the commands.
- a line XX ' divides Figure 3 in two.
- On the left part of this figure are grouped the functions F 1 , F 2 and F 3 of the watch and on the right part the corrections C 1 , C 2 9 C 3 and C 4 .
- the watch can therefore be found in seven different modes.
- F 1 corresponds to the calendar function, the day D appearing on the two characters on the left and the date D on the two digits on the right of the digital display 3.
- F 2 corresponds to the time function, the hours H being displayed on the left and the minutes M on the right.
- F 3 is the synchronization function of the analog display on the digital display.
- the digital display does not indicate any information to highlight the analog display. The passage from one function to another is done, for reasons of simplicity of the circuits, in a given order by turning the crown 4 in one direction or the other, but the order of scrolling of the functions could obviously depend on the direction of rotation of the crown.
- the transition from a function to the corresponding correction mode is done by pulling on the crown 4 followed by a relaxation, as shown in FIG. 3.
- This maneuver thus makes it possible to pass from the function F 1 in CI correction mode.
- this mode only the two characters on the left appear indicating a day of the week.
- a rotation of the crown allows you to change the day of the week by scrolling the days one after the other.
- the order of day scrolling depends on the direction of rotation of the crown to allow rapid correction.
- the transition from mode C 1 to the following correction mode C 2 is also carried out using a pull on the crown. Only the two figures on the right then appear, indicating the date which can be corrected by rotating the crown 4. Depending on the direction of rotation of the crown, the number corresponding to the date can be increased or decreased.
- the next pull on the crown returns the watch to its starting mode F 1 .
- correction mode C 3 in which the digital display 3 simultaneously indicates hours H and minutes M.
- mode F 2 we can, for example example, synchronize the hours and minutes in synchronization mode by known means.
- the hourly pulses are blocked in mode C 3 and the seconds counter of the watch circuit is reset to zero.
- the rotation of the crown 4 then makes it possible to correct the hour and minute hour indication by jumps of whole minutes, simultaneously on the digital 3 and analog 2 displays, of the same value.
- the correction corresponds to an advance or a delay of the watch. An exact time setting can thus be made in mode C 3 since the watch is stopped for one round minute. If the two displays do not show the same time, for example after a battery change, the digital display 3 must be set to the correct time.
- the return to the function F 2 is finally obtained by pulling on the crown 4.
- the digital display 3 is at the exact time but the analog display 2 can possibly deviate from one whole number of minutes. In this case it is necessary to pass to the synchronization function F 3 then by a pull on the crown 4, in the correction mode C 4 . In this mode the time pulses are not blocked, but they only control the digital display 3 which continues to indicate the exact time H, M, while the hands 2 of the analog display remain stationary.
- modes F 2 , C 3 from mode C 4 all these modes indicating the hours and minutes, it is possible, for example, to flash H and M alternately in mode C 4 by known means.
- mode C 4 the rotation of the crown 4, in one direction or the other, has the effect of advancing or retreating the hands 2 by jumps of whole minutes, the number of jumps being proportional to the angle of rotation .
- This maneuver allows the two displays to be synchronized or in phase by making them indicate the same time information.
- a pull on the crown 4 then returns the watch to the mode F 3 then a rotation of the crown makes it possible to pass to the normal operating mode F 1 .
- the return to the function F 1 could also take place automatically after a certain delay, for example 16 seconds, after the last intervention in any correction mode.
- FIG. 4 The block diagram of a watch according to the invention is shown in FIG. 4.
- the blocks drawn in solid lines in this figure represent known circuits and those drawn in dotted lines of circuits having specific functions, necessary for the present invention. These latter circuits will be described in detail later in this request. All circuits are supplied from a battery, not shown.
- the diagram in FIG. 4 comprises an encoder circuit 30 for the movements of the crown 4.
- a first and a second input of the circuit 30 respectively receive the signals coming from the contacts 17 and 18, represented in FIGS. 2a and 2b. These signals are used to define the direction of rotation of the crown.
- the signal generated by the contact 20 in FIGS. 2, in response to a pull on the crown 4, is applied to a third input of the circuit 30.
- This circuit produces, as a function of the input signals, output signals encoded CD, SC1, SC2 and ST, representative of movements of the crown according to its two degrees of freedom.
- the signal CD is a logic signal which is at the low logic level for one direction of rotation of the crown and at the high logic level for the other direction of rotation.
- the signal SC1 contains a number of pulses proportional to the angle of rotation of the crown, whatever its direction of rotation.
- the signal SC2 is obtained from the signal SC1 by suppressing one pulse out of two.
- the signal ST contains an impulse for each pulling of the crown, the relaxation of the latter producing no effect.
- the output signals SC2 and ST of circuit 30 drive the inputs of a mode selector circuit 31 providing at its output logic signals F ' 1 , F' 2 , F ' 3 , C' 1 , C ⁇ 2 , C ' 3 , C ' 4 .
- These output signals make it possible to define seven different states corresponding to the seven modes in which the watch is likely to be found.
- a particular case of correspondence between the modes and the logical states of the signals is shown in table 32 of FIG. 4. We see that, in this example, each mode corresponds to a high logic level of an output signal, the other signals remaining at the low level.
- Mode F 1 thus corresponds to a high logic level only of signal F ' 1
- mode F 2 corresponds to a high logic level of signal F' 2 ... etc.
- mode C 4 corresponds a high logic level of the signal C ' 4 .
- the circuits 30 and 31 form the selection part of the diagram in FIG. 4.
- the time part of this diagram comprises, for its part, a quartz oscillator 35, providing at its output a standard or reference signal of 32,768 Hz for example.
- This reference signal drives a first frequency divider 36 which delivers two output signals, the first of 8 Hz and the second of 1 Hz.
- An AND gate 37 with two inputs receives on its first input the signal of 1 Hz and delivers to its output a signal of 1 Hz also when the second input is at the high logic level.
- the output signal from the AND gate 37 drives a second frequency divider or second counter 38 having a reset input R and two outputs, the first delivering a signal of 1/30 Hz and the second a signal of 1 / 60 Hz.
- These signals are formed by pulses, the first comprising two pulses per minute and the second one pulse per minute.
- the signal C ' 3 of the circuit 31 is applied to the input R of the frequency divider 38 and at the input of an inverter 39 whose output is connected to the second input of AND gate 37.
- the signal C ' is at the high logic level.
- the output of the inverter 39 is then at the low logic level, which has the effect of blocking the AND gate 37 which no longer allows the 1 Hz signal from the frequency divider 36 to pass.
- the high logic level of the signal C ' 3 also resets the frequency divider 38 to zero.
- the blocking of the 1 Hz signal and the resetting of the frequency divider 38 by the signal C ' 3 allows the watch to be set to the time and to start it exactly to a time signal passing from mode C 3 to mode F 2 , in which the signal C ' 3 is at the low logic level, by means of a pull on the crown 4.
- the 1/30 Hz signal from the frequency divider 38 drives the first input of an AND gate 71 with two inputs.
- the second input of this door is connected to the output of an inverter 70 whose input is controlled by the signal C'4.
- the signal C ' 4 being at the high logic level, this door blocks the signal 1/30 Hz.
- circuits 30, 31, 37, 39, 70 and 71 form a circuit referenced 200 which fulfills the functions of mode selection and correction of the information of the watch.
- a motor control circuit 40 having seven inputs and three outputs, receives on its first input the signal of 1/30 Hz, coming from the AND gate 71, and on its second input the signal of 8 Hz, coming from the first divider of frequency 36. The following three inputs respectively receive the signals CD, SC1 and SC2, generated by the circuit 30. Finally, the last two inputs of the circuit 40 are attacked by the signals C ' 3 and C' 4 produced by the circuit 31.
- the signals B 1 , B 2 , B 3 appearing on the outputs of the circuit 40 which will be described in detail below, attack the two coils of a two-phase bidirectional stepping motor 41.
- it could just as easily attack a bidirectional single-phase motor.
- the motor 41 finally drives, via a gear (not shown), the hands 2 of the analog display of the watch.
- Each step of the motor 41 advances, in the example chosen, the hands 2 of 1/2 minute. It is obvious that another reduction ratio of the gear would make it possible to advance the hands by 1 / n minute with each jump of the motor, which would require attacking the first input of circuit 40 by a signal of frequency n / 60 Hz.
- each pulse of the frequency signal 1/30 Hz causes the motor 41 to rotate one step always in the direct direction, that is to say ie by advancing the hands 2, whatever the level of the CD signal.
- the correction mode C 3 the signal C ' 3 being at the high logic level, the circuit 40 becomes sensitive to the signal CD and the motor turns in the direct or reverse direction depending on whether the signal CD is at the low or high logic level .
- the signal SC1 comes, in circuit 40, in place of the signal 1/30 Hz which is no longer present, the signal of 1 Hz being blocked by the AND gate 37.
- the signal C ′ 4 is found at the high level. This has the effect of blocking the 1/30 Hz signal via the AND gate 71 and of allowing circuit 40 to react only to the signal SC2.
- Each pulse of the signal SC2 triggers the generation, within the circuit 40, of a second pulse, causing the motor 41 to take two steps very close to each other so that the hands 2 give the impression of move in whole minutes, in one direction or in the opposite direction.
- the circuit 40 must generate, by means well known to those skilled in the art, n-1 additional pulses so as to move the hands by one minute. whole in a very short time.
- the minute signal that is to say of 1/60 Hz, coming from the second frequency divider 38, is applied to the first input of a circuit of front / rear counting 42 having 6 inputs and 4 outputs.
- the second input receives the signal CD, the logic level of which determines the counting mode of circuit 42, forward when the level is low and back when it is high.
- the correction signal SC2 is applied to the third input.
- the last three inputs taken in ascending order of their numbering, respectively receive the signals C ' l , C' 2 and C ' 3 .
- the counting circuit 42 which will be described in detail below, comprises four counters, the first for the minutes, the second for the hours, the third for the days and the fourth for the date.
- the circuit 42 counts the minute pulses.
- the first counter then provides on the first output of the counting circuit 42 a multiple signal SM containing j binary signals whose logic states define a number between 0 and 59 corresponding to the number of minutes elapsed since the start of counting.
- the second counter provides a multiple signal on the second output SH giving the number of hours and the third counter a multiple signal SJ on the third output giving a number corresponding to the day of the week.
- the fourth counter produces on the fourth output a multiple signal SD giving the date.
- correction mode C 1 the signal C 'is at the high logic level. This makes it possible to add or subtract, in the third counter of the circuit 42, a certain number of pulses produced by the correction signal SC2 in order to correct the day of the week. Similarly in mode C 2 , the signal SC2 makes it possible to correct the date contained in the fourth counter. Finally in mode C 3 the minute pulses being blocked, the correction signal is applied to the first input of circuit 42. This makes it possible to correct the hour and minute indication in steps of 1 minute contained in the first and second counters .
- a display selector circuit 43 shown in FIG. 4, is used to direct the information corresponding to each operating mode of the watch to display 3. .
- Circuit 43 has ten inputs and two outputs. The first four inputs, taken in ascending order of their numbering, respectively receive the multiple signals SM, SH, SJ and SD of the circuit 42. The next six inputs, also considered in ascending order, respectively receive the signals F ' 1 , F ' 2 , C' 1 , C ' 2 , C' 3 and C ' 4 of circuit 31. Circuit 43 provides a multiple signal x (J; H) on its first output and a multiple signal y (D; M) on its second output. Depending on the mode in which the watch is located, the signal x is identical to the multiple signal SJ or the multiple signal SH and the signal y to the multiple signal SH or the multiple signal SM.
- the high logic level of the signal F ' 1 means that the signal x corresponds to the signal SJ and the signal y to the signal SD.
- the signal x contains the information of the signal SH and the signal y that of the signal SM.
- circuit 43 is not controlled by signal F ' 3 , signals x and y do not contain any information.
- the signals x (J; H) and y (D; M) coming from the circuit 43 drive the inputs of a conventional decoder circuit 44 which in turn controls the digital display 3, for example with liquid crystal.
- the characters X display the information contained in the signal x and the characters Y those contained in the signal y.
- circuits and components appearing in the block diagram of FIG. 4 are of the conventional type and well known with the exception of circuits 30, 31, 40, 42 and 43. These latter circuits fulfilling functions related to the present invention, they will be now described in detail.
- the diagram of the encoder circuit 30 is shown in FIG. 5. It includes a circuit 50 with two inputs and three outputs, an OR gate 51 with two inputs, a frequency divider by two 52 and a contact bounce circuit 53.
- the first input of circuit 50 receives the signal from contact 17 and the second input that of contact 18.
- the output S of circuit 50 provides the signal CD whose logic level depends on the direction of rotation of the crown 4.
- the output U of this circuit provides pulses when the crown rotates in a first direction, and no pulses when the crown rotates in a second direction, opposite to the first.
- the output D provides pulses when the crown turns in the second direction and no pulses when it rotates in the first direction.
- the number of pulses is proportional to the angle of rotation of the crown.
- FIG. 3 of one of these documents gives the complete diagram of the circuit in which the inputs 15 and 16, provided with anti-rebound circuits of the contacts, the output of the AND gate 41, the output of the inverter 37 and the output of the inverter 38 correspond respectively to the first and to the second input, to the output S, to the output U and to the output D of the circuit 50 of the present application.
- the outputs U and D of circuit 50 are connected respectively to the first and to the second input of the OR gate 51, which supplies at its output the correction signal SC1.
- the signal SC1 contains, when the circuit 50 is identical to that of the cited patent CH 632 894, a number of pulses equal to the number of closings and openings of the contacts 17 and 18, i.e. 8 pulses for a 360 ° rotation of the crown 4. This signal also attacks the frequency divider by two 52, the output of which delivers the correction signal SC2 containing one pulse out of two of the signal SC1.
- the anti-rebound circuit 53 receives on its input the signal coming from contact 20 and delivers on its output the signal ST containing a pulse for each traction on the crown 4.
- FIG. 6 represents the diagram of a possible embodiment of the mode selector circuit 31. It comprises two shift registers with three positions 55 and 56, each having an input CL and three outputs Q 1 , Q 2 and Q 3 , two shift registers with two positions 57 and 58, each having an input CL and two outputs Q 1 and Q 2 , seven AND gates with two inputs referenced 59 to 65 and an OR gate 66 with three inputs.
- the output Q 1 of the register 55 is connected to the first inputs of the AND gates 60 and 63.
- the output Q 2 of the same register is connected to the first inputs of the AND gates 61 and 64.
- the output Q 3 is connected to the first inputs of the gates AND 62 and 65.
- the seconds inputs of AND gates 60 to 62 receive the ST signal.
- the second inputs of AND gates 63, 64 and 65 are connected respectively to outputs Q 1 of registers 56, 57 and 58.
- the outputs of AND gates 60, 61 and 62 are connected respectively to inputs CL of registers 56, 57 and 58.
- the outputs of AND gates 63, 64 and 65 respectively supply the signals F ' 1 , F' 2 and F ' 3 .
- the outputs Q 2 and Q 3 of the register 56 respectively supply the signals C 'and C' 2 .
- the outputs Q 2 of the registers 57 and 58 respectively supply the signals C ' 3 and C' 4 .
- the first input of AND gate 59 receives the signal SC2, but the signal SC1 could also be used in place of the signal SC2. The output of this same gate attacks the input CL of the register 55.
- the second input of the AND gate 59 receives the output signal of the OR gate 66 whose three inputs are controlled respectively by the signals F ' 1 , F ' 2 and F ' 3 .
- the high logic level of the signal F 'at the input of the OR gate 66 means that the second input of the AND gate 59 is also at the high logic level.
- a first pulse of signal SC2 can then pass through this latter gate and control the input CL of register 55, which has the effect of passing its output Q 1 to the low logic level and its output Q 2 to the high logic level.
- the first input of the AND gate 63 passing to the low logic level it is the same for the signal F 'on its output.
- the two inputs of the AND gate 64 now being at the high logic level, the signal F ' 2 at the output of this gate also takes the same logic state.
- the first pulse of signal SC2 therefore has the effect of passing signal F ' 1 to the logic low level and signal F' 2 at the high logical level.
- the signal F ' 2 also being present on an input of the OR gate 66, the second input of the AND gate 59 is always at the high logic level.
- a second pulse of the signal SC2 can therefore reach the input CL of the register 55 and pass its output Q 2 to the low logic level and its output Q 3 to the high logic level.
- the first input of the AND gate 64 thus being at the low logic level, the signal F ' 2 on its output takes the same logic state.
- the two inputs of the AND gate 65 being on the other hand at the high logic level, there is at its output the same logic state on the signal F ' 3 .
- the second pulse of the signal SC2 therefore has the effect of passing the signal F ' 2 to the low logic level and the signal F' 3 to the high logic level.
- Analogous reasoning would show that a third pulse of the signal SC2 would bring the circuit into its initial state in which only the signal F ' 1 is at the high logic level.
- a second pulse of the signal ST passes, for the same reasons, the output Q 2 of the register 56, as well as the signal C ' 1 , at the low logic level and the output Q 3 , as well as the signal C' 2 , at the level high logic.
- the second input of the AND gate 59 is also at the low logic level. In the correction modes C 1 and C 2, the latter gate therefore blocks the pulses of the signal SC2.
- a third pulse of the signal ST returns the circuit to its initial state with a high logic state on the output Q 1 of the register 56.
- FIG. 7 shows the diagram of a possible embodiment of the control circuit 40 of the motor 41.
- This circuit comprises four AND gates referenced 72 to 76, with two inputs, two OR gates, referenced 77 and 78, with two inputs, an OR gate 79 with three inputs, a delay flip-flop 80 having two inputs denoted CL and D and an output Q and finally a drive circuit 81 of the motor having two inputs denoted CL and C / D and four outputs denoted Q , B 1 , B 2 and B 3 .
- the signal 1/30 Hz from the output of the AND gate 71 attacks the first input of the OR gate 77 and the second input of the latter gate receives the signal supplied by the output of the AND gate 72.
- the first inputs of the gates AND 72 and 73 are linked together and are controlled by the signal C '4 *
- the second input of the AND gate 72 receives the signal SC2.
- the second input of AND gate 73 is connected to output Q of flip-flop 80.
- the first and second inputs of AND gate 74 receive signals SC1 and C ' 3 respectively .
- the output of the latter gate is connected to the first input of the OR gate 79.
- the output of the OR gate 77 and the output of the AND gate 73 are connected respectively to the second and to the third input of the OR gate 79.
- the output of this last gate is connected to the input CL of circuit 81.
- the first inputs of AND gates 75 and 76 receive the signal CD generated by circuit 30.
- the second inputs of these latter gates respectively receive signals C ' 3 and C ' 4 .
- the first and second input of the OR gate 78 are connected respectively to the output of the AND gate 75 and to the output of the AND gate 76.
- the C / D input of the circuit 81 is connected to the output of the OR gate 78 and the output Q of this same circuit is connected to the input D of the circuit 80.
- the input CL of the circuit 80 receives the 8 Hz signal coming from the frequency divider 36, but any signal having a frequency of the same order of grandeur might also be suitable.
- the drive circuit 81 located in FIG. 7 is intended to supply signals B 1 , B 2 , B 3 to the two coils, connected in series, of the two-phase motor 41 so as to rotate it one step at a time. response to each pulse applied to the CL input.
- the signal B 1 is applied to a terminal of the first coil, the signal B 2 to a terminal of the second coil and the signal B 3 to the terminal common to the two coils.
- One motor step corresponds to a 180 ° rotation of the rotor and it advances the minute hand of the analog display by 1/2 minute.
- the rotor can therefore occupy two positions and each position corresponds to a logic state of the Q output.
- the rotation takes place in one direction or the other depending on the logic state of the C / D input. It will be assumed that the motor turns in the direction which advances the hands 2 when the terminal C / D is at the low logic level.
- FIG. 5 of this document gives an example of a diagram.
- C k and Q of the flip-flop 34 and AR at the input of the inverter 29 correspond respectively to CL, Q and C / D of the circuit 81 of the present application.
- the signal on the point common to the transistors T 5 and T 6 of the cited request corresponds to the signal B 1 of the present request.
- the signal on the point common to the transistors T 1 and T 2 corresponds to the signal B 2 and that of the point common to the transistors T 3 and T 4 to the signal B 3 .
- the first corresponds to that where the signals C ' 3 and C' 4 are at the low logic level, causing the same logic state on one of the inputs of AND gates 72 to 76 and on the output of each of these gates.
- This has the consequence of blocking the signals SC1, SC2 as well as the signal at the output Q of the flip-flop 80 respectively by the AND gates 74, 72 and 73 and of forcing a low logic level on the C / D input of the circuit 81 via AND gates 75, 76 and OR gate 78.
- the low logic state of signal C ' 4 causes a high logic level at the output of inverter 70 as well as at the second input of AND gate 71 which thus lets pass the 1/30 Hz signal present on its first input.
- This signal then passes through the OR gates 77 and 79, the other inputs all being at the low logic level, for come and control the CL input of circuit 81.
- the C / D input of circuit 81 is therefore at low logic level and the 1/30 Hz signal directly controls the CL input.
- the second case is that where the signal C ' 3 is at the high logic level and the signal C' 4 at the low logic level.
- the second inputs of AND gates 74 and 75 are then at the high logic level, allowing the signal SC1 to reach the first input of the OR gate 79 and the CD signal to the C / D input of circuit 81 through the OR gate. 78.
- the 1 Hz signal being blocked by the AND gate 37, the 1/30 Hz signal does not exist and only the SC1 signal arrives through the OR gate 79 on the CL input of circuit 81, making it possible to correct the analog display forward or backward.
- the signal C ' 3 is at the low logic level and the signal C' 4 at the high logic level.
- the signals 1 / 30 Hz and SC1 are blocked while the signal SC2 arrives on the second input of the OR gate 77, the signal at the output Q of the flip-flop 80 arrives on the third input of the OR gate 79 and finally that the signal CD arrives on the input C / D of circuit 81.
- the signal SC2 thus arrives on the input CL of circuit 81 through the OR gates 77 and 79 and the output signal Q of flip-flop 80 arrives on the same input through OR gate 79. It will be assumed that the output Q of circuit 81 is at the low logic level if the minute hand is over a full minute and at the high logic level if this hand is between two minutes. The logic level of the output Q of the circuit 81, applied to the input D of the flip-flop 80 will be found, after half a period of the 8 Hz signal applied to its input CL, or 1/16 of a second later, on the exit Q of this rocker.
- FIG. 8 represents a possible embodiment of the counting circuit 42.
- This circuit includes a minute counter 85, an hour counter 86, a day counter 87 and a date counter 88, each counter having two inputs, denoted CL and C / D, and two outputs, denoted Q 1 and Q 2 ' six doors AND with two inputs, referenced 89 to 94, and three OR doors with two inputs referenced 95 to 97.
- the inputs CL of counters 85 to 88 receive the counting pulses, the direction of counting being determined by the logic level of the input C / D. It will be assumed that the content of the counter is incremented by each counting pulse if C / D is at the low logic level and decremented otherwise.
- the counter output Q1 is multiple and contains the number of binary signals necessary to define the maximum content of each counter.
- the output Q 1 of the hour counter 86 provides h 1 , h 2 , ... h k binary signals defining a number between 1 and 12 or between 1 and 24, all of these signals forming the signal multiple of hours SH.
- the output Q 1 of the two-day counter 87 provides j 1 , j 2 , ... j 1 binary signals defining a number between 1 and 7, each number corresponding to a day of the week. All of these signals form the multiple signal of the days SJ.
- the output Q 1 of the date counter 88 provides d l , d 2 , ... d m binary signals defining a number between 1 and 31, all of these signals forming the multiple signal of the date SD.
- a counter once fully filled, generates a pulse on its output Q 2 .
- the first input of OR gate 95 receives the 1/60 Hz signal from frequency divider 38 and the second input of this gate is connected to the output of AND gate 89.
- the first input of AND gate 89 receives the signal C ' 3 and the second input of this gate receives the correction signal SC2.
- the inputs C / D of the counters 85 and 86 are connected to the output of the AND gate 90 which receives on its first input the signal C ' 3 and on its second input the signal CD.
- the output Q 2 of the counter 85 is connected to the input CL of the counter 86, the output Q 2 of which is connected to the first input of the OR gates 96 and 97.
- the second input of the OR gate 96 is connected to the output of the AND gate 91, which receives on its first input the signal C 'and on its second input the correction signal SC2.
- the second input of the OR gate 97 is connected to the output of the AND gate 94, which receives on its first input the signal C ' 2 and on its second input the correction signal SC2.
- the output of the OR gate 96 is connected to the input CL of the counter 87, the output Q 2 of which remains free.
- the output of the OR gate 97 is connected to the input CL of the counter 88, the output Q 2 of which also remains free.
- the input C / D of the counter 87 is connected to the AND gate 92, which receives on its first input the signal C ' 1 and on its second input the signal CD.
- the input C / D of the counter 88 is connected to the output of the AND gate 93, which receives on its first input the signal C ' 2 and on its second input the signal CD.
- the low logic level of the signals C ' 1 , C' 2 and C ' 3 in the first case causes a low logic level on the first input of the AND gates 89 to 94, therefore a logic level also low on the outputs of these gates, regardless of the logic level of the second input. This results in a low logic level on the C / D input of counters 85 to 88. Each counting pulse on the CL input thus increments their content.
- the second inputs of the OR gates 95 to 97 are also at the low logic level. These doors therefore only transmit the signal present on their first input. Only the 1/60 Hz minute signal therefore reaches, via the OR gate 95, the CL input of the 85 minute counter.
- the content of this counter appears on the Q output while on the Q 2 output appears a signal containing one pulse per hour, which is applied to the CL input of the hour meter 86.
- the content of the counter 86 appears on the output Q 1 while the output Q 2 delivers a signal containing a pulse per 24 hours.
- This last signal attacks, through OR gates 96 and 97, the CL input of the day counter 87 and the date counter 88.
- the content of these counters appears on their output Q 1 .
- the circuit 42 thus simply counts the minute pulses and provides the information relating to the hour, the day and the date.
- the second case is that where the signal C ' 1 is at the high logic level and the signals C' 2 and C ' 3 at the low logic level.
- the first input of AND gates 91 and 92 then being at the high logic level, at the output of these gates, the signals SC2 and CD appear respectively.
- the signal SC2 then arrives through the OR gate 92 on the input CL of the day counter 87 and the signal CD on the input C / D of the same counter.
- the pulses of the signal SC2 generated by the rotation of the crown 4 then make it possible to modify, in addition or less according to the direction of rotation, the content of the day counter.
- the third case it is the signal C ' 2 which is at the high logic level and the signals C' and C ' 3 at the low logic level.
- This case is similar to the previous ones, the first input of the AND gates 93 and 94 being at the high logic level, the signal SC2 arrives, through the OR gate 94, on the input CL of the date counter 88 and the signal CD on the 'C / D input of the same counter. The rotation of the crown 4 then makes it possible to modify the content of this counter.
- the signal C ' 3 is at the high logic level and the signals C' l and C ' 2 at the low logic level.
- the first input of the AND gates 89 and 90 being at the high logic level, the signal SC2 arrives on the input CL of the minute counter 85 through the OR gate 95 and the signal CD on the input C / D of the counters 85 and 86.
- the pulses of the signal SC2, in response to the rotation of the crown 4, then make it possible to correct the time information by modifying the content of the counters 85 and 86.
- FIG. 9 A possible form of the diagram of the display selector circuit 43 is shown in FIG. 9.
- This circuit includes p all identical switching circuits, referenced 100 1 , 100 2 , ... 100 and q all identical switching circuits, referenced I01 1 , 101 2 , ... 101. These circuits each have seven inputs and one output and will be described in detail later.
- the circuit 100 1 receives on its first input the signal j 1 , contained in the multiple signal SJ supplied by the circuit 42, on its second input the signal h 1 , contained in the multiple signal SH, on the following 5 inputs, taken from the increasing order of their numbering, respectively the control signals F ' 1 , F' 2 , C ' 1 , C'3, C' 4 and it delivers on its output the signal x 1 .
- the circuit 100 2 receives on its first two inputs the signals j 2 and h 2 , on the other inputs the same control signals as the circuit 100 1 and it delivers on its output the signal x 2 .
- circuit 101 1 receives on its first input the signal d 1 , on its second input the signal m 1 , on the five following inputs respectively the control signals F ' 1 , F' 2 , C ' 2 , C ' 3 , C' 4 and it outputs the signal y 1 at its output.
- circuit 101q it can be said exactly the same as for circuit 100 p provided that j is replaced by d, h by m, the index 1 by n, the index k by j and the index p by q.
- the signals y 1 , y 2 , ... y q of these circuits define the multiple signal y (D; M).
- the selection circuits 100 1 to 100p will transmit on their respective output, ie the signals j l .. j 1 , i.e. the signals h 1 ... h k .
- the signal x 1 will be identical to the signal j 1
- the signal x 2 to the signal j 2 etc.
- the signal x (J; H) will be identical to the signal SJ.
- the output signal x (J; H) will be identical to signal SH.
- the selection circuits 101 1 to 101 q operate in a similar fashion. If one of the signals F ' 1 or C' 2 is at the high logic level and the other control signals at the low logic level, the output signal y 1 will be identical to the signal d l , the signal y 2 to the signal d 2 etc. and finally the signal y (D; M) will be identical to the signal SD. Finally if it is one of the signals F ' 2 , C' 3 , C ' 4 which is at the high logic level and the other control signals at the low logic level, the signal y (D; M) will be identical to the signal SM.
- FIG. 10a An exemplary embodiment of the switching circuit 100 1 is shown in FIG. 10a.
- This circuit includes two AND gates 110 and 111 with two inputs, two OR gates 112 and 113 with two inputs and an OR gate 114 with three inputs.
- the first input of the AND gate 110 receives the signal j 1 and the second input of this gate is connected to the output of the OR gate 112.
- the first input of the OR gate 112 receives the signal F ' 1 and the second input of this door receives the signal C ' 1 .
- the first entrance to gate ET 111 receives the signal h 1 and the second input of this gate is connected to the output of the OR gate 114.
- the three inputs of the OR gate 114 taken in ascending order of their numbering, respectively receive the signals F ′ 2 , C ' 3 and C' 4 .
- the signal x 1 is taken from the output of the OR gate 113, one input of which is connected to the output of the AND gate 110 and the other input to the output of the AND gate 111.
- the operation of the switching circuit 100 1 of FIG. 10a is as follows. If one of the signals F ' 1 or C' 1 is at the high logic level and the other control signals F ' 2 , C' 3 , C ' 4 at the low logic level, the output of the OR gate 112 will be at the level logic high and the output of OR gate 114 at logic low level.
- the second input of the AND gate 111 being at the low logic level, this gate blocks the signal h 1 applied to its first input.
- the second input of the AND gate 110 being on the other hand at the high logic level, it allows the signal j 1 to pass, which is thus found at the output of the OR gate 113.
- the signal x 1 is therefore identical, in this case, at signal j 1 .
- the structure of the switch circuit 101 1 shown in FIG. 10b is identical to that of the circuit 100 1 , the two circuits comprising the same doors interconnected in the same way.
- the first input of the AND gate 110 receives the signal d 1 instead of j 1
- the first input of the AND gate 111 receives the signal m 1 instead of h 1
- the second input from OR gate 112 receives signal C ' 2 instead of C' 1 .
- the other inputs of the OR gates 112 and 114 receive the same signals in the two circuits.
- circuit 101 1 in FIG. 10b The operation of circuit 101 1 in FIG. 10b is also similar to that of circuit 100 1 . Taking into account that different signals are applied to certain inputs of circuits 1 00 1 and 101 1 , the signal y 1 will be identical to the signal d 1 if one of the signals F ' l or C' 2 is at logic level high and the other signals low logic level. Similarly, the signal y 1 will be identical to the signal m if it is one of the signals F ' 2 , C' 3 , C ' 4 which is at the high logic level and the other control signals at the low logic level.
- the hands of the analog display could be replaced by discs bearing marks.
- digital display could be achieved using light-emitting diodes, electro-chromic devices, etc. instead of liquid crystals.
- the crown could have more than two axial positions in order to increase its control possibilities.
- Other control elements for example push-buttons actuating contacts, capacitive keys, photoelectric sensors etc. could be used in place of or in conjunction with a crown.
- the correction pulses could be taken from the frequency divider.
- the digital display could have an indication of seconds; in this case, the watch could include means making it possible to align the minute hand with the seconds, preferably automatically when exiting synchronization mode.
- the digital display and the analog display could both display the second, and in this case the synchronization mode could be reserved for aligning the second hand with the seconds of the digital display.
- An additional synchronization mode could be provided to allow in addition to separately align the hour hand with the hours of the digital display. Many variations are possible.
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
Abstract
Description
- La présente invention concerne les montres électroniques ayant un affichage analogique et un affichage numérique et pourvues de moyens de synchronisation des deux affichages lorsqu'ils indiquent la même information de temps.
- L'utilisation simultanée d'un affichage analogique par aiguilles, ou par disques, et d'un affichage numérique dans une montre s'est rapidement répandue ces dernières années. Ce type de montre présente en effet l'avantage de procurer une lecture de l'heure facile et conventionnelle avec les aiguilles et de permettre d'accéder à de nombreuses fonctions auxiliaires, telles que le jour, la date, l'heure de réveil, les fuseaux horaires, l'heure chronométrée etc., sur l'affichage numérique.
- Pour certaines fonctions, les informations des deux affichages sont différentes et indépendantes, comme par exemple l'heure lue sur l'affichage analogique et un temps chronométré indiqué par l'affichage numérique. Pour d'autres fonctions les deux affichages peuvent indiquer la même information ou des informations dépendant l'une de l'autre. Par exemple le jour et la date lus sur l'affichage numérique doivent être en relation avec l'heure de l'affichage analogique pour que le calendrier puisse changer d'état lorsque les aiguilles indiquent minuit. Parmi les diverses fonctions de la montre, une fonction doit ainsi permettre de lire et de corriger l'heure indiquée par les aiguilles indépendamment de l'heure indiquée par l'affichage numérique ou inversement. Même si cette information n'est pas explicitement utilisée, elle est nécessaire à la fonction calendrier ainsi que, par exemple, à la fonction fuseaux horaires.
- Lorsqu'une même information est indiquée sur les deux affichages, l'heure par exemple, il doit donc exister des moyens de synchronisation ou de mise en phase, permettant de faire apparaître, dans ce type de montre, la même heure sur l'affichage analogique et l'affichage numérique. C'est une opération d'initialisation qu'il faut répéter après chaque changement de pile.
- Deux versions de montres pourvues d'un affichage analogique et d'un affichage numérique sont, par exemple, décrites dans le brevet US 4, 246, 602. Dans la première version l'affichage analogique est corrigé mécaniquement par une couronne, indépendamment de l'affichage numérique qui continue de recevoir les signaux horaires. Cette façon de faire a au moins pour inconvénients d'être peu précise, à cause des jeux d'engrenages, de nécessiter un mécanisme encombrant et coûteux et de ne pas permettre à la couronne d'avoir d'autres fonctions que celle décrite. Dans la seconde version, l'affichage analogique est arrêté à l'aide d'un interrupteur et c'est l'affichage numérique qui est corrigé à l'aide de contacts jusqu'à ce qu'il y ait coïncidence entre les deux indications. La montre dans ce cas n'a plus de couronne. Une synchronisation exacte peut être obtenue avec un affichage analogique heures, minutes avançant par minutes entières. Par contre, si l'aiguille des minutes se déplace par fraction de minute, comme cela se produit en général, l'exactitude de la synchronisation ne peut être garantie, et l'on retombe sur lé premier inconvénient de la version précédente.
- La demande de brevet GB 2 019 052, de son côté, décrit une montre a affichage mixte analogique-numérique pourvue d'une couronne permettant de corriger électroniquement, en avant et en arrière, les deux affichages par sauts de minutes entières. C'est une solution intéressante car elle se rapproche de la commande habituelle bien acceptée, utilisée dans les montres mécaniques. La montre décrite présente cependant le désavantage de nécessiter, à côté de la couronne, d'autres organes de commande et de manquer de moyens permettant de synchroniser les deux affichages.
- Pour éviter ces inconvénients, la montre électronique selon l'invention comprenant:
- - une base de temps pour produire un signal de fréquence standard;
- - un circuit pour diviser la fréquence du signal de fréquence standard;
- - des organes indicateurs pour afficher un premier groupe d'informations de temps sous forme analogique;
- - un moteur pas à pas couplé mécaniquement aux organes indicateurs;
- - un circuit de commande pour appliquer des impulsions motrices au moteur et entraîner le déplacement des organes indicateurs en réponse à des impulsions de temps fournies par le circuit diviseur de fréquence et à des impulsions de correction;
- - un circuit de comptage recevant également des impulsions de temps du circuit diviseur de fréquence pour fournir des signaux représentatifs d'un second groupe d'informations de temps, l'une au moins des informations de ce second groupe faisant également partie du premier groupe;
- - un dispositif d'affichage électro-optique relié au circuit de comptage pour afficher les informations du second groupe sous forme numérique;
- - des moyens de commande manuelle; et
- - un circuit logique de sélection et de correction répondant à l'actionnement des moyens de commande manuelle pour placer la montre dans différents modes d'affichage pour chacun desquels une information de temps choisie est affichée par le dispositif d'affichage électro-optique et dans différents modes de correction pour chacun desquels une information affichée sous forme numérique peut être corrigée grâce à l'application par le circuit logique d'impulsions de correction au circuit de comptage, ce circuit logique appliquant également des impulsions de correction au circuit de commande du moteur lorsque l'information corrigée est celle qui est commune aux deux groupes, de manière à modifier d'une même quantité l'indication sous forme analogique et l'indication sous forme numérique de cette information, est principalement remarquable par le fait que le circuit logique est conçu pour permettre de placer la montre dans un mode supplémentaire de synchronisation dans lequel l'information commune est affichée par le dispositif électro-optique numérique et dans lequel le circuit logique répond à un actionnement des moyens de commande manuelle en appliquant des impulsions de correction seulement au circuit de commande du moteur pour permettre d'amener l'indication sous forme analogique en concordance avec l'indication sous forme numérique de cette information.
- Il est clair que, le plus souvent, une montre selon l'invention comportera au moins un organe indicateur pour les minutes courantes et un pour les heures courantes, ces deux informations pouvant également être affichées sous forme numérique, et que la synchronisation pourra être effectuée au moins pour l'indication des minutes.
- Par ailleurs, la montre sera de préférence munie d'un moteur pas à pas bidirectionnel et de moyens de comptage aptes à compter et à décompter afin de permettre une modification des informations de temps des deux groupes dans les deux sens.
- D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description qui suit d'un exemple de réalisation, en référence au dessin annexé. Sur ce dessin:
- - la figure 1 représente une vue d'une montre pourvue d'un affichage analogique à aiguilles, d'un affichage numérique et d'une couronne de commande;
- - les figures 2a et 2b montrent en plan et en bout un exemple de mécanisme actionnant des contacts de détection des mouvements de la couronne;
- - la figure 3 est un diagramme montrant les différents modes de fonctionnement de la montre;
- - la figure 4 représente un exemple de schéma bloc du circuit de la montre;
- - la figure 5 représente un exemple de circuit codeur de mouvements commandé par les contacts de détection, fournissant à sa sortie des signaux représentatifs des mouvements de la couronne;
- - la figure 6 représente un exemple de circuit sélecteur de mode fournissant à sa sortie des signaux représentatifs des divers modes de fonctionnement de la montre en réponse aux signaux représentatifs des mouvements de la couronne;
- - la figure 7 représente un exemple de circuit de commande d'un moteur pas-à-pas biphasé à deux sens de rotation;
- - la figure 8 représente un exemple de circuit de comptage;
- - la figure 9 représente un exemple de circuit sélecteur d'affichages; enfin
- - les figures 10a et 10b donnent un exemple de circuits d'aiguillage utilisés dans le circuit sélecteur.
- Sur la figure 1 est représenté un exemple de montre 1 selon la présente invention. Cette montre comprend un affichage analogique à deux aiguilles 2, un affichage numérique 3 à quatre caractères et une couronne de commande 4 pouvant se mouvoir selon deux degrés de liberté.
- L'une des aiguilles 2 de l'affichage analogique indique les heures et l'autre les minutres. L'aiguille des minutes avance par fraction de minute. Pour simplifier la description on supposera qu'elle saute toutes les 30 secondes, la généralisation à d'autres cas étant évidente. La mise à l'heure de l'affichage analogique 2 est faite électroniquement par la couronne 4, en avant ou en arrière, grâce à l'utilisation d'un moteur pouvant tourner dans les deux sens.
- L'affichage numérique 3 indique, dans l'exemple donné, soit le jour et la date, soit les heures et les minutes, ou bien il n'indique rien en restant blanc dans une position de synchronisation, mais la présente invention ne se limite pas à ces seules fonctions. Les deux caractères de gauche de l'affichage 3 sont prévus pour afficher les chiffres et les lettres nécessaires à l'indication des jours de la semaine. Les deux caractères de droite ne permettent d'afficher que des nombres. La sélection des modes de fonctionnement de la montre et les corrections de l'affichage numérique 3, en avant et en arrière, sont faites également à l'aide de la couronne 4.
- Les deux positions et les deux degrés de liberté de la couronne 4 sont représentés sur la figure 1. La référence 4' montre la couronne dans sa position axiale normale ou poussée. Une traction sur la couronne la fait passer en position tirée 4". La position 4'' n'est pas stable car un ressort de rappel tend en permanence à ramener la couronne dans sa position normale 4'. Quelle que soit la position axiale de la couronne, elle peut être tournée dans les deux sens autour d'un axe 6. La rotation correspond au premier degré de liberté et la traction au second degré de liberté de la couronne. Ces deux degrés de liberté sont représentés respectivement par les symboles 5 et 5' sur la figure 1.
- La couronne 4 commande un mécanisme, représenté en plan sur la figure 2a et en bout, depuis le plan AA', sur la figure 2b. Ce mécanisme actionne des contacts de détection des mouvements de la couronne. On distingue sur les figures 2a, 2b la couronne 4, fixée à une extrémité de l'axe 6. Cet axe traverse la paroi 10 d'une boîte de montre, laquelle est reliée à un point de masse électrique 21. Sur l'axe 6 sont calées deux cames isolantes 12 et 13 de forme allongée, par exemple elliptique. Les grands axes des ellipses font entre eux un angle de l'ordre de 45°. A l'autre extrémité de l'axe 6 se trouve un disque métallique 14. En position tirée 4'' de la couronne, les cames 12, 13 et le disque 14 viennent occuper respectivement les positions 12', 13' et 14'. Trois lames de contact, référencées 17, 18 et 19, sont fixées par une de leur extrémité sur une plaque métallique 15, reliée électriquement au point de masse 21 et solidaire de la boite de la montre. Les lames 17 et 18 peuvent se mouvoir chacune dans un plan perpendiculaire à l'axe 6 et la lame 19 dans un plan parallèle au même axe. La rotation des cames de forme allongée 12 et 13 par la couronne 4 permet de déplacer les lames 17 et 18. Les cames ont en outre une largeur suffisante pour qu'elles agissent de la même manière en position tirée ou poussée de la couronne. La lame 19 est armée de façon à venir appuyer en permanence sur le disque 14, en le mettant à la masse électrique, et d'exercer sur l'axe 6 une force de rappel tendant à maintenir la couronne 4 dans sa position normale ou poussée 4'. Trois plaquettes conductrices réréfencées 22, 23 et 24, sont fixées sur une plaque isolante 16, solidaire de la boite de la montre. En position de repos, ou non déformée, les lames de contact 17, 18 viennent toucher par leur autre extrémité respectivement les plaquettes 22 et 23. Une lame et la plaquette correspondante forment donc un contact, lequel portera la référence de la lame. La rotation des cames 12 et 13, provoquant un déplacement des lames, a pour conséquence d'ouvrir et de fermer les contacts 17 et 18. Pour une rotation de 360° de la couronne 4, chaque contact travaille deux fois. Le décalage angulaire différent de 90° existant entre les cames 12 et 13 a pour effet d'introduire un déphasage dans le fonctionnement des contacts 17 et 18. Ce déphasage est différent suivant le sens de rotation des cames, donc de la couronne 4. Il constitue ainsi un paramètre représentatif du premier degré de liberté de cette couronne. La fréquence de travail des contacts 17 et 18 permet de mesurer la vitesse de rotation de la couronne dont l'angle de rotation est déterminé par le nombre de fermetures des contacts.
- Sur la plaquette métallique 24 est fixée une lame 20 pouvant se déplacer dans le même plan que la lame 19. En position poussée 4' de la couronne, la lame 20 reste libre. En position tirée 4'' de la couronne, le disque 14 vient en position 14'. Il entraîne alors les lames 19 et 20 respectivement dans les positions 19' et 20'. Dans cette position de la couronne le disque 14 touche donc la lame 20. L'ensemble constitue un contact qui sera désigné par la référence 20. L'état de ce contact constitue donc un paramètre représentatif du second degré de liberté de la couronne 4.
- Les fonctions qu'une montre est susceptible d'indiquer et les possibilités de correction des informations affichées définissent les modes de fonctionnement de la montre. Le passage d'un mode à un autre est obtenu à l'aide des organes de commande de la montre.
- La figure 3 représente les différents modes dans lesquels peut se trouver la montre prise comme exemple. Sur cette figure les rectangles indiquent les informations apparaissant sur l'affichage numérique et les cercles symbolisent les commandes. Une ligne XX' partage la figure 3 en deux. Sur la partie gauche de cette figure sont regroupées les fonctions F1, F2 et F3 de la montre et sur la partie de droite les corrections C1, C29 C3 et C4. Un carré, symbolisant l'affichage analogique, figure également dans les corrections qui l'influencent. La montre peut donc se trouver dans sept modes différents. F1 correspond à la fonction calendrier, le jour J apparaissant sur les deux caractères de gauche et la date D sur les deux chiffres de droite de l'affichage numérique 3. F2 correspond à la fonction horaire, les heures H étant affichées à gauche et les minutes M à droite. Enfin en F3 figure la fonction de synchronisation de l'affichage analogique sur l'affichage numérique. Dans ce mode et dans l'exemple choisi, l'affichage numérique n'indique aucune information pour mettre en évidence l'affichage analogique. Le passage d'une fonction à une autre se fait, pour des raisons de simplicité des circuits, dans un ordre donné en tournant la couronne 4 dans un sens ou dans l'autre, mais l'ordre de défilement des fonctions pourrait évidemment dépendre du sens de rotation de la couronne.
- Le passage d'une fonction au mode de correction correspondant se fait à l'aide d'une traction sur la couronne 4 suivie d'un relâchement, comme cela est représenté sur la figure 3. Cette manoeuvre permet ainsi de passer de la fonction F1 au mode de correction CI. Dans ce mode seuls les deux caractères de gauche apparaissent en indiquant un jour de la semaine. Une rotation de la couronne permet alors de changer le jour de la semaine en faisant défiler les jours les uns après les autres. L'ordre du défilement des jours dépend du sens de rotation de la couronne afin de permettre une correction rapide. Le passage du mode C1 au mode de correction suivant C2 se fait également à l'aide d'une traction sur la couronne. Seuls les deux chiffres de droite apparaissent alors, indiquant la date qui peut être corrigée par une rotation de la couronne 4. Suivant le sens de rotation de la couronne, le nombre correspondant à la date peut être incrémenté ou décrémenté. Enfin, la traction suivante sur la couronne ramène la montre dans son mode de départ F1. De façon similaire, à partir de la fonction F2 on passe au mode de correction C3 dans lequel l'affichage numérique 3 indique simultanément les heures H et les minutes M. Pour distinguer le mode F2 du mode C3 on peut, par exemple, faire clignoter en synchronisme les heures et les minutes en mode de correction par des moyens connus. Les impulsions horaires sont bloquées dans le mode C3 et le compteur des secondes du circuit de la montre est remis à zéro. La rotation de la couronne 4 permet alors de corriger l'indication horaire heures et minutes par sauts de minutes entières, simultanément sur les affichages numérique 3 et analogique 2, de la même valeur. Suivant le sens de rotation de la couronne, la correction correspond à une avance ou à un retard de la montre. Une mise à l'heure exacte peut ainsi être faite dans le mode C3 puisque la montre est arrêtée sur une minute ronde. Si les deux affichages n'indiquent pas la même heure, par exemple après un changement de pile, c'est l'affichage numérique 3 qui doit être mis à l'heure exacte. Le retour à la fonction F2 est enfin obtenu par une traction sur la couronne 4.
- A ce stade, l'affichage numérique 3 est à l'heure exacte mais l'affichage analogique 2 peut éventuellement s'en écarter d'un nombre entier de minutes. Dans ce cas il faut passer à la fonction de synchronisation F3 puis par une traction sur la couronne 4, au mode de correction C4. Dans ce mode les impulsions horaires ne sont pas bloquées, mais elles ne commandent que l'affichage numérique 3 qui continue d'indiquer l'heure exacte H, M, tandis que les aiguilles 2 de l'affichage analogique restent immobiles. Pour distinguer les modes F2, C3 du mode C4, tous ces modes indiquant les heures et les minutes, on peut, par exemple, faire clignoter alternativement H et M en mode C4 par des moyens connus. Dans le mode C4 la rotation de la couronne 4, dans un sens ou dans l'autre, a pour effet de faire avance ou reculer les aiguilles 2 par sauts de minutes entières, le nombre de sauts étant proportionnel à l'angle de rotation. Cette manoeuvre permet de mettre les deux affichages en synchronisme ou en phase en leur faisant indiquer la même information horaire. Une traction sur la couronne 4 fait alors revenir la montre au mode F3 puis une rotation de la couronne permet de passer au mode normal de fonctionnement F1. Pour simplifier les manipulations, le retour à la fonction F1 pourrait également s'effectuer automatiquement au bout d'un certain délai, par exemple 16 secondes, après la dernière intervention dans n'importe quel mode de correction.
- Le schéma bloc d'une montre selon l'invention est représenté sur la figure 4. Les blocs dessinés en traits pleins sur cette figure représentent des circuits connus et ceux dessinés en pointillé des circuits ayant des fonctions spécifiques, nécessaires à la présente invention. Ces derniers circuits seront décrits en détail par la suite dans cette demande. Tous les circuits sont alimentés à partir d'une batterie non représentée.
- Le schéma de la figure 4 comprend un circuit codeur 30 des mouvements de la couronne 4. Une première et une deuxième entrée du circuit 30 reçoivent respectivement les signaux provenant des contacts 17 et 18, représentés sur les figures 2a et 2b. Ces signaux permettent de définir le sens de rotation de la couronne. Le signal généré par le contact 20 des figures 2, en réponse à une traction sur la couronne 4, est appliqué sur une troisième entrée du circuit 30. Ce circuit élabore, en fonction des signaux d'entrée, des signaux de sortie codés CD, SC1, SC2 et ST, représentatifs des mouvements de la couronne selon ses deux degrés de liberté. Le signal CD est un signal logique qui se trouve au niveau logique bas pour un sens de rotation de la couronne et au niveau logique haut pour l'autre sens de rotation. Le signal SC1 contient un nombre d'impulsions proportionnel à l'angle de rotation de la couronne, quel que soit son sens de rotation. Le signal SC2 est obtenu à partir du signal SC1 en supprimant une impulsion sur deux. Enfin le signal ST contient une impulsion pour chaque traction de la couronne, le relâchement de celle-ci ne produisant aucun effet.
- Les signaux de sortie SC2 et ST du circuit 30 attaquent les entrées d'un circuit sélecteur de mode 31 fournissant à sa sortie des signaux logiques F'1, F'2, F'3, C'1, C`2, C'3, C'4. Ces signaux de sortie permettent de définir sept états différents correspondant aux sept modes dans lesquels est susceptible de se trouver la montre. Un cas particulier de correspondance entre les modes et les états logiques des signaux est représenté sur le tableau 32 de la fig. 4. On voit que, dans cet exemple, à chaque mode correspond un niveau logique haut d'un signal de sortie, les autres signaux restant au niveau bas. Au mode F1 correspond ainsi un niveau logique haut uniquement du signal F'1, de même au mode F2 correspond un niveau logique haut du signal F'2... etc. et au mode C4 correspond un niveau logique haut du signal C'4.
- Les circuits 30 et 31 forment la partie de sélection du schéma de la figure 4. La partie horaire de ce schéma comprend, de son côté, un oscillateur à quartz 35, fournissant à sa sortie un signal standard ou de référence de 32'768 Hz par exemple. Ce signal de référence attaque un premier diviseur de fréquence 36 qui délivre deux signaux de sortie, le premier de 8 Hz et le second de 1 Hz. Une porte ET 37 à deux entrées reçoit sur sa première entrée le signal de 1 Hz et délivre à sa sortie un signal de 1 Hz également lorsque la seconde entrée est au niveau logique haut. Le signal de sortie de la porte ET 37 attaque un second diviseur de fréquence ou compteur de secondes 38 ayant une entrée de remise à zéro R et deux sorties, la première délivrant un signal de 1/30 Hz et la seconde un signal de 1/60 Hz. Ces signaux sont formés d'impulsions, le premier comportant deux impulsions par minute et le second une impulsion par minute. Le signal C'3 du circuit 31 est appliqué à l'entrée R du diviseur de fréquences 38 et à l'entrée d'un inverseur 39 dont la sortie est reliée à la seconde entrée de la porte ET 37.
- Lorsque la montre se trouve dans le mode de correction C3, le signal C' est au niveau logique haut. La sortie de l'inverseur 39 est alors au niveau logique bas, ce qui a pour effet de bloquer la porte ET 37 qui ne laisse plus passer le signal de 1 Hz issu du diviseur de fréquence 36. Le niveau logique haut du signal C'3 remet aussi à zéro le diviseur de fréquence 38. Le bloquage du signal de 1 Hz et la remise à zéro du diviseur de fréquence 38 par le signal C'3 permet de mettre à l'heure la montre et de la a faire partir exactement à un signal horaire en passant du mode C3 au mode F2, dans lequel le signal C'3 est au niveau logique bas, à l'aide d'une traction sur la couronne 4.
- Le signal 1/30 Hz issu du diviseur de fréquence 38 attaque la première entrée d'une porte ET 71 à deux entrées. La seconde entrée de cette porte est reliée à la sortie d'un inverseur 70 dont l'entrée est commandée par le signal C'4. Lorsque la montre se trouve dans le mode de correction C4, le signal C'4 étant au niveau logique haut, cette porte bloque le signal 1/30 Hz.
- Les circuits 30, 31, 37, 39, 70 et 71 forment un circuit référencé 200 qui remplit les fonctions de sélection de mode et de correction des informations de la montre.
- Un circuit de commande de moteur 40, ayant sept entrées et trois sorties, reçoit sur sa première entrée le signal de 1/30 Hz, provenant de la porte ET 71, et sur sa deuxième entrée le signal de 8 Hz, provenant du premier diviseur de fréquence 36. Les trois entrées suivantes reçoivent respectivement les signaux CD, SC1 et SC2, générés par le circuit 30. Enfin les deux dernières entrées du circuit 40 sont attaquées par les signaux C'3 et C'4 produits par le circuit 31. Les signaux B1, B2, B3 apparaissant sur les sorties du circuit 40, qui sera décrit en détail plus loin, attaquent les deux bobines d'un moteur biphasé pas à pas bidirectionnel 41. Bien entendu en modifiant de façon connue le circuit 40, il pourrait tout aussi bien attaquer un moteur monophasé bidirectionnel. Le moteur 41 entraîne enfin, par l'intermédiaire d'un engrenage non représenté, les aiguilles 2 de l'affichage analogique de la montre. Chaque pas du moteur 41 fait avancer, dans l'exemple choisi, les aiguilles 2 de 1/2 minute. Il est évident qu'un autre rapport de réduction de l'engrenage permettrait de faire avancer les aiguilles de 1/n minute à chaque saut du moteur, ce qui nécessiterait d'attaquer la première entrée du circuit 40 par un signal de fréquence n/60 Hz.
- Lorsque la montre se trouve dans les modes F1, F2, F3, CloU C21 chaque impulsion du signal de fréquence 1/30 Hz fait tourner le moteur 41 d'un pas toujours dans le sens direct, c'est-à-dire en faisant avancer les aiguilles 2, quel que soit le niveau du signal CD. Dans le mode de correction C3, le signal C'3 se trouvant au niveau logique haut, le circuit 40 devient sensible au signal CD et le moteur tourne dans le sens direct ou inverse suivant que le signal CD est au niveau logique bas ou haut. Dans ce mode de correction le signal SC1 vient, dans le circuit 40, à la place du signal 1/30 Hz lequel n'est plus présent, le signal de 1 Hz étant bloqué par la porte ET 37. Ceci permet de faire avancer ou reculer rapidement les aiguilles 2 par sauts de 1/2 minute en tournant, dans un sens ou dans l'autre, la couronne 4. Dans le mode de correction C4 c'est le signal C'4 qui se trouve au niveau haut. Ceci a pour effet de bloquer le signal 1/30 Hz par la porte ET 71 et de ne laisser réagir le circuit 40 qu'au signal SC2. Chaque impulsion du signal SC2 déclenche la génération, à l'intérieur du circuit 40, d'une seconde impulsion, faisant faire au moteur 41 deux pas très rapprochés l'un de l'autre de manière que les aiguilles 2 donnent l'impression de se déplacer par minutes entières, dans un sens ou dans le sens opposé. Bien entendu si chaque pas du moteur fait avancer les aiguilles de 1/n minute, le circuit 40 devra générer, par des moyens bien connus de l'homme du métier, n-1 impulsions supplémentaires de façon à déplacer les aiguilles d'une minute entière en un temps très court.
- Après la description des circuits associés à l'affichage analogique, on va maintenant examiner ceux qui sont associés à l'affichage numérique 3 comprenant un premier groupe de deux caractères alphanumériques, désignés par X, et un second groupe de deux caractères numériques, désigné par Y.
- En se référant toujours à la figure 4 on voit que le signal de minute, c'est-à-dire de 1/60 Hz, provenant du second diviseur de fréquence 38, est appliqué sur la première entrée d'un circuit de comptage avant/arrière 42 ayant 6 entrées et 4 sorties. La seconde entrée reçoit le signal CD dont le niveau logique détermine le mode de comptage du circuit 42, en avant lorsque le niveau est bas et en arrière lorsqu'il est haut. Le signal de correction SC2 est appliqué sur la troisième entrée. Enfin les trois dernières entrées, prises dans l'ordre croissant de leur numérotation, reçoivent respectivement les signaux C'l, C'2 et C'3.
- Le circuit de comptage 42, qui sera décrit en détail par la suite, comprend quatre compteurs, le premier pour les minutes, le second pour les heures, le troisième pour les jours et le quatrième pour la date. Dans les modes F1, F2 et F3, le circuit 42 compte les impulsions de minutes. Le premier compteur fournit alors sur la première sortie du circuit de comptage 42 un signal multiple SM contenant j signaux binaires dont les états logiques définisent un nombre compris entre 0 et 59 correspondant au nombre de minutes écoulées depuis le début du comptage. De même le deuxième compteur fournit sur la deuxième sortie un signal multiple SH donnant le nombre d'heures et le troisième compteur un signal multiple SJ sur la troisième sortie donnant un nombre correspondant au jour de la semaine. Enfin le quatrième compteur produit sur la quatrième sortie un signal multiple SD donnant la date.
- En mode de correction C1 le signal C' est au niveau logique haut. Ceci permet d'ajouter ou de retrancher, dans le troisième compteur du circuit 42, un certain nombre d'impulsions produites par le signal de correction SC2 afin de corriger le jour de la semaine. De même en mode C2, le signal SC2 permet de corriger la date contenue dans le quatrième compteur. Enfin en mode C3 les impulsions de minutes étant bloquées, le signal de correction est appliqué sur la première entrée du circuit 42. Ceci permet de corriger l'indication horaire heures et minutes par pas de 1 minute contenue dans le premier et le deuxième compteur.
- Les informations contenues dans la montre prise comme exemple ne pouvant toutes être affichées simultanément, un circuit sélecteur d'affichage 43, représenté sur la figure 4, est utilisé pour diriger sur l'affichage 3 les informations correspondant à chaque mode de fonctionnement de la montre.
- Le circuit 43 a dix entrées et deux sorties. Les quatre premières entrées, prises dans l'ordre croissant de leur numérotation, reçoivent respectivement les signaux multiples SM, SH, SJ et SD du circuit 42. Les six entrées suivantes, considérées également dans l'ordre croissant, reçoivent respectivement les signaux F'1, F'2, C'1, C'2, C'3 et C'4 du circuit 31. Le circuit 43 fournit un signal multiple x (J; H) sur sa première sortie et un signal multiple y (D; M) sur sa seconde sortie. Suivant le mode dans lequel se trouve la montre, le signal x est identique au signal multiple SJ ou au signal multiple SH et le signal y au signal multiple SH ou au signal multiple SM. Ainsi, par exemple, en mode F1 le niveau logique haut du signal F'1 fait que le signal x correspond au signal SJ et le signal y au signal SD. De même dans le mode de correction C3, le signal x contient les informations du signal SH et le signal y celles du signal SM. Dans le mode F il faut remarquer que le circuit 43 n'étant pas commandé par le signal F'3, les signaux x et y ne contiennent aucune information.
- Les signaux x (J; H) et y (D; M) provenant du circuit 43 attaquent les entrées d'un circuit décodeur conventionnel 44 qui commande à son tour l'affichage numérique 3, par exemple à cristaux liquides. Les caractères X affichent les informations contenues dans le signal x et les caractères Y celles contenues dans le signal y.
- Les circuits et composants figurant dans le schéma bloc de la figure 4 sont du type conventionnel et bien connu à l'exception des circuits 30, 31, 40, 42 et 43. Ces derniers circuits remplissant des fonctions liées à la présente invention, ils seront décrits maintenant en détail.
- Le schéma du circuit codeur 30 est représenté sur la figure 5. Il comprend un circuit 50 à deux entrées et trois sorties, une porte OU 51 à deux entrées, un diviseur de fréquence par deux 52 et un circuit d'anti-rebondissement de contact 53. La première entrée du circuit 50 reçoit le signal provenant du contact 17 et la deuxième entrée celui du contact 18. La sortie S du circuit 50 fournit le signal CD dont le niveau logique dépend du sens de rotation de la couronne 4. La sortie U de ce circuit fournit des impulsions lorsque la couronne tourne dans un premier sens, et pas d'impulsions lorsque la couronne tourne dans un second sens, opposé au premier. Enfin la sortie D fournit des impulsions lorsque la couronne tourne dans le second sens et pas d'impulsions lorsqu'elle tourne dans le premier sens. Le nombre d'impulsions est proportionnel à l'angle de rotation de la couronne.
- Un circuit remplissant les fonctions du circuit 50 de la figure 5 a été décrit, par exemple, dans le brevet CH 632 894 ou dans le brevet correspondant US 4,379,642. La figure 3 d'un de ces documents donne le schéma complet du circuit dans lequel les entrées 15 et 16, pourvues de circuits d'anti-rebondissement des contacts, la sortie de la porte ET 41, la sortie de l'inverseur 37 et la sortie de l'inverseur 38 correspondent respectivement à la première et à la seconde entrée, à la sortie S, à la sortie U et à la sortie D du circuit 50 de la présente demande.
- Les sorties U et D du circuit 50 sont reliées respectivement à la première et à la deuxième entrée de la porte OU 51, laquelle fournit à sa sortie le signal de correction SC1. Le signal SC1 contient, lorsque le circuit 50 est identique à celui du brevet cité CH 632 894, un nombre d'impulsions égal au nombre de fermetures et d'ouvertures des contacts 17 et 18, soit 8 impulsions pour une rotation de 360° de la couronne 4. Ce signal attaque également le diviseur de fréquence par deux 52 dont la sortie délivre le signal de correction SC2 contenant une impulsion sur deux du signal SC1.
- Enfin le circuit d'anti-rebondissement 53, par exemple du type utilisé dans le circuit 50, reçoit sur son entrée le signal provenant du contact 20 et délivre sur sa sortie le signal ST contenant une impulsion pour chaque traction sur la couronne 4.
- La figure 6 représente le schéma d'une forme possible de réalisation du circuit sélecteur de mode 31. Il comprend deux registres à décalage à trois positions 55 et 56, ayant chacun une entrée CL et trois sorties Q1, Q2 et Q3, deux registres à décalage à deux positions 57 et 58, ayant chacun une entrée CL et deux sorties Q1 et Q2, sept portes ET à deux entrées référencées 59 à 65 et une porte OU 66 à trois entrées.
- La sortie Q1 du registre 55 est reliée aux premières entrées des portes ET 60 et 63. La sortie Q2 du même registre est reliée aux premières entrées des portes ET 61 et 64. Enfin la sortie Q3 est reliée aux premières entrées des portes ET 62 et 65. Les secondes entrées des portes ET 60 à 62 reçoivent le signal ST. Les secondes entrées des portes ET 63, 64 et 65 sont reliées respectivement aux sorties Q1 des registres 56, 57 et 58. Les sorties des portes ET 60, 61 et 62 sont reliées respectivement aux entrées CL des registres 56, 57 et 58. Les sorties des portes ET 63, 64 et 65 fournissent respectivement les signaux F'1, F'2 et F'3. Les sorties Q2 et Q3 du registre 56 fournissent respectivement les signaux C' et C'2. De même les sorties Q2 des registres 57 et 58 fournissent respectivement les signaux C'3 et C'4. La première entrée de la porte ET 59 reçoit le signal SC2, mais le signal SC1 pourrait également être utilisé à la place du signal SC2. La sortie de cette même porte attaque l'entrée CL du registre 55. Enfin, la seconde entrée de la porte ET 59 reçoit le signal de sortie de la porte OU 66 dont les trois entrées sont commandées respectivement par les signaux F'1, F'2 et F'3.
- Le fonctionnement du circuit de la figure 6 va maintenant être décrit. Supposons que dans un état initial pris juste après la mise sous tension du circuit de la montre, les registres 55 à 58 soient tous mis, par des moyens non représentés mais connus en soi, dans un état où seules les sorties Q1 se trouvent au niveau logique haut. Dans ces conditions un niveau logique haut se trouve sur la première entrée des portes ET 60, 64, 65 et sur les deux entrées de la porte ET 63. A la sortie de cette dernière porte le signal F' se trouve alors au niveau logique haut, tandis que les autres signaux de sortie F'2, F'3, C'1, C'2, C'3 et C'4 sont au niveau logique bas. Le niveau logique haut du signal F' à l'entrée de la porte OU 66 fait que la seconde entrée de la porte ET 59 se trouve également au niveau logique haut. Une première impulsion du signal SC2 peut alors passer à travers cette dernière porte et commander l'entrée CL du registre 55, ce qui a pour effet de faire passer sa sortie Q1 au niveau logique bas et sa sortie Q2 au niveau logique haut. La première entrée de la porte ET 63 passant au niveau logique bas, il en est de même du signal F' sur sa sortie. Par contre les deux entrées de la porte ET 64 étant maintenant au niveau logique haut, le signal F'2 à la sortie de cette porte prend également le même état logique. La première impulsion du signal SC2 a donc pour effet de faire passer le signal F'1 au niveau logique bas et le signal F'2 au niveau logique haut. Le signal F'2 étant également présent sur une entrée de la porte OU 66, la seconde entrée de la porte ET 59 se trouve toujours au niveau logique haut. Une seconde impulsion du signal SC2 peut donc atteindre l'entrée CL du registre 55 et faire passer sa sortie Q2 au niveau logique bas et sa sortie Q3 au niveau logique haut. La première entrée de la porte ET 64 étant ainsi au niveau logique bas, le signal F'2 sur sa sortie prend le même état logique. Les deux entrées de la porte ET 65 étant par contre au niveau logique haut, on retrouve à sa sortie le même état logique sur le signal F'3. La seconde impulsion du signal SC2 a donc pour effet de faire passer le signal F'2 au niveau logique bas et le signal F'3 au niveau logique haut. Un raisonnement analogue montrerait qu'une troisième impulsion du signal SC2 ferait passer le circuit dans son état initial dans lequel seul le signal F'1 est au niveau logique haut.
- Examinons maintenant l'effet d'une première impulsion du signal ST sur le circuit de la figure 6 lorsqu'il se trouve dans son état initial. La première entrée de la porte ET 60 étant alors au niveau logique haut, elle laisse passer l'impulsion du signal ST qui vient commander l'entrée CL du registre 56. Ceci a pour effet de faire passer la sortie Q1 de ce registre, ainsi que le signal F'l, au niveau logique bas et la sortie Q2, ainsi que le signal C'l, au niveau logique haut. La première impulsion du signal ST a donc fait passer le circuit de la montre de la fonction F1 au mode de correction C1. Une seconde impulsion du signal ST fait passer, pour les mêmes raisons, la sortie Q2 du registre 56, ainsi que le signal C'1, au niveau logique bas et la sortie Q3, ainsi que le signal C'2, au niveau logique haut. Après la première et la seconde impulsion du signal ST les signaux F'1, F'2 et F'3 étant au niveau logique bas, la seconde entrée de la porte ET 59 se trouve au niveau logique bas également. Dans les modes de corrections C1 et C2 cette dernière porte bloque donc les impulsions du signal SC2. Une troisième impulsion du signal ST remet le circuit dans son état initial avec un état logique haut sur la sortie Q1 du registre 56. Un raisonnement semblable montrerait que ce sont les signaux C'3 et F'2 qui passeraient successivement au niveau logique haut à chaque impulsion du signal ST pour un niveau logique haut sur la sortie Q2 du registre 55. Enfin si c'est la sortie Q3 de ce registre qui est au niveau logique haut, ce sont les signaux C'4 et F'3 qui prendront successivement un niveau logique haut à chaque impulsion du signal ST. Dans les modes de correction les impulsions du signal SC2 n'ont aucun effet sur le circuit.
- Sur la figure 7 est représenté le schéma d'une forme possible de réalisation du circuit de commande 40 du moteur 41. Ce circuit comprend quatre portes ET référencées 72 à 76, à deux entrées, deux portes OU, référencées 77 et 78, à deux entrées, une porte OU 79 à trois entrées, une bascule à retard 80 ayant deux entrées notées CL et D et une sortie Q et enfin un circuit d'attaque 81 du moteur ayant deux entrées notées CL et C/D et quatre sorties notées Q, B1, B2 et B 3.
- Le signal 1/30 Hz provenant de la sortie de la porte ET 71 attaque la première entrée de la porte OU 77 et la seconde entrée de cette dernière porte reçoit le signal fourni par la sortie de la porte ET 72. Les premières entrées des portes ET 72 et 73 sont reliées ensemble et sont commandées par le signal C' 4* La seconde entrée de la porte ET 72 reçoit le signal SC2. La seconde entrée de la porte ET 73 est reliée à la sortie Q de la bascule 80. La première et la seconde entrée de la porte ET 74 reçoivent respectivement les signaux SC1 et C'3. La sortie de cette dernière porte est reliée à la première entrée de la porte OU 79. La sortie de la porte OU 77 et la sortie de la porte ET 73 sont reliées respectivement à la deuxième et à la troisième entrée de la porte OU 79. La sortie de cette dernière porte est reliée à l'entrée CL du circuit 81. Les premières entrées des portes ET 75 et 76 reçoivent le signal CD généré par le circuit 30. Les secondes entrées de ces dernières portes reçoivent respectivement les signaux C'3 et C'4. La première et la seconde entrée de la porte OU 78 sont reliées respectivement à la sortie de la porte ET 75 et à la sortie de la porte ET 76. L'entrée C/D du circuit 81 est connectée à la sortie de la porte OU 78 et la sortie Q de ce même circuit est reliée à l'entrée D du circuit 80. Enfin l'entrée CL du circuit 80 reçoit le signal 8 Hz provenant du diviseur de fréquence 36, mais tout signal ayant une fréquence du même ordre de grandeur pourrait également convenir.
- Le circuit d'attaque 81 se trouvant sur la figure 7 a pour but de fournir des signaux B1, B2, B3 aux deux bobines, connectées en série, du moteur biphasé 41 de façon à le faire tourner d'un pas en réponse à chaque impulsion appliquée sur l'entrée CL. Le signal B1 est appliqué sur une borne de la première bobine, le signal B2 sur une borne de la seconde bobine et le signal B3 à la borne commune aux deux bobines. Un pas du moteur correspond à une rotation de 180° du rotor et il fait avancer l'aiguille des minutes de l'affichage analogique de 1/2 minute. Le rotor peut donc occuper deux positions et à chaque position correspond un état logique de la sortie Q. La rotation s'effectue dans un sens ou dans l'autre suivant l'état logique de l'entrée C/D. On supposera que le moteur tourne dans le sens qui fait avancer les aiguilles 2 lorsque la borne C/D est au niveau logique bas.
- Un tel circuit a été décrit en détail dans la demande de brevet CH 918/82-8 et la figure 5 de ce document donne un exemple de schéma. Dans ce schéma Ck et Q de la bascule 34 et AR à l'entrée de l'inverseur 29 correspondent respectivement à CL, Q et C/D du circuit 81 de la présente demande. Le signal sur le point commun aux transistors T5 et T6 de la demande citée correspond au signal B1 de la présente demande. De même le signal sur le point commun aux transistors T1 et T2 correspond au signal B2 et celui du point commun aux transistors T3 et T4 au signal B3.
- Dans le fonctionnement du circuit 40 représenté sur la figure 7 il faut distinguer trois cas. Le premier correspond à celui où les signaux C'3 et C'4 sont au niveau logique bas, entraînant le même état logique sur une des entrées des portes ET 72 à 76 et sur la sortie de chacune de ces portes. Ceci a pour conséquences de bloquer les signaux SC1, SC2 ainsi que le signal à la sortie Q de la bascule 80 respectivement par les portes ET 74, 72 et 73 et de forcer un niveau logique bas sur l'entrée C/D du circuit 81 par l'intermédiaire des portes ET 75, 76 et de la porte OU 78. L'état logique bas du signal C'4 entraîne un niveau logique haut à la sortie de l'inverseur 70 ainsi que sur la seconde entrée de la porte ET 71 qui laisse ainsi passer le signal 1/30 Hz présent sur sa première entrée. Ce signal passe ensuite à travers les portes OU 77 et 79, les autres entrées étant toutes au niveau logique bas, pour venir commander l'entrée CL du circuit 81. Dans le premier cas de fonctionnement du circuit 40 l'entrée C/D du circuit 81 est donc au niveau logique bas et le signal 1/30 Hz commande directement l'entrée CL.
- Le deuxième cas est celui où le signal C'3 est au niveau logique haut et le signal C'4 au niveau logique bas. Les secondes entrées des portes ET 74 et 75 sont alors au niveau logique haut, permettant au signal SC1 de parvenir sur la première entrée de la porte OU 79 et au signal CD sur l'entrée C/D du circuit 81 à travers la porte OU 78. Le signal 1 Hz étant bloqué par la porte ET 37, le signal 1/30 Hz n'existe pas et seul le signal SC1 arrive à travers la porte OU 79 sur l'entrée CL du circuit 81, permettant de corriger l'affichage analogique en avant ou en arrière.
- Enfin dans le troisième cas, le signal C'3 est au niveau logique bas et le signal C'4 au niveau logique haut. Ceci entraîne un niveau logique bas sur la seconde entrée des portes ET 71 et 74 et un niveau logique haut sur la première entrée des portes ET 72, 73 et sur la seconde entrée de la porte ET 76. Il en résulte que les signaux 1/30 Hz et SC1 sont bloqués tandis que le signal SC2 parvient sur la seconde entrée de la porte OU 77, que le signal à la sortie Q de la bascule 80 parvient sur la troisième entrée de la porte OU 79 et enfin que le signal CD parvient sur l'entrée C/D du circuit 81. Le signal SC2 arrive ainsi sur l'entrée CL du circuit 81 à travers les portes OU 77 et 79 et le signal de sortie Q de la bascule 80 arrive sur la même entrée à travers la porte OU 79. On supposera que la sortie Q du circuit 81 se trouve au niveau logique bas si l'aiguille des minutes est sur une minute entière et au niveau logique haut si cette aiguille est entre deux minutes. Le niveau logique de la sortie Q du circuit 81, appliqué sur l'entrée D de la bascule à retard 80 se retrouvera, après une demi période du signal 8 Hz appliqué sur son entrée CL, ou 1/16 de seconde plus tard, sur la sortie Q de cette bascule.
- Supposons maintenant, toujours dans le troisième cas, qu'au moment du passage du signal C'4 du niveau logique bas au niveau logique haut, l'aiguille des minutes ne se trouve pas sur une minute entière et que la sortie Q de la bascule 80 soit déjà au niveau logique haut. La transition du signal C'4, passant par les portes ET 73 et OU 79, va commander l'entrée CL du circuit 81 et faire avancer d'un pas le moteur 41. L'aiguille des minutes indiquera alors une minute entière, la sortie Q du circuit 81 passera à l'état logique bas et, 1/16 de seconde plus tard, la sortie Q de la bascule 80 prendra le même état logique. Par contre si l'aiguille des minutes est déjà sur une minute entière et la sortie Q de la bascule 80 au niveau logique bas au moment où le signal C'4 passe au niveau logique haut, aucune impulsion ne sera créée à l'entrée CL du circuit 81 et le moteur 41 restera au repos. Ainsi le passage au mode de correction C4 a pour effet de mettre l'aiguille des minutes sur une minute entière si elle n'occupe pas déjà cette position.
- Examinons enfin l'effet d'une impulsion du signal SC2 lorsque la montre est dans le mode de correction C4. L'aiguille des minutes ayant déjà passé sur une minute entière, une impulsion du signal SC2 fera avancer ou reculer, suivant le sens de rotation de la couronne 4, d'un premier pas le moteur 41. En même temps la sortie Q du circuit 81 passe au niveau logique bas et, 1/16 de seconde plus tard, la sortie Q de la bascule 80 prendra le même état logique. La transition de la sortie de cette bascule fera avancer le moteur d'un deuxième pas, amenant l'aiguille des minutes sur une minute entière. Ainsi chaque impulsion du signal SC2 a pour effet de faire tourner le moteur de deux pas successifs très rapprochés, donnant l'impression que l'aiguille des minutes avance ou recule par minutes entières.
- La figure 8 représente une forme possible de réalisation du circuit de comptage 42. Ce circuit comprend un compteur de minutes 85, un compteur d'heures 86, un compteur de jour 87 et un compteur de la date 88, chaque compteur ayant deux entrées, notées CL et C/D, et deux sorties, notées Q1 et Q2' six portes ET à deux entrées, référencées 89 à 94, et trois portes OU à deux entrées référencées 95 à 97.
- Les entrées CL des compteurs 85 à 88 reçoivent les impulsions de comptage, le sens du comptage étant déterminé par le niveau logique de l'entrée C/D. On admettra que le contenu du compteur est incrémenté par chaque impulsions de comptage si C/D se trouve au niveau logique bas et décrémenté dans le cas contraire. La sortie Q1 des compteurs est multiple et contient le nombre de signaux binaires nécessaires à définir le contenu maximum de chaque compteur. Ainsi la sortie Q1 du compteur de minutes 85 fournit m1, m2, ... mj signaux binaires permettant de définir tout nombre compris entre 0 et 59 minutes. On voit immédiatement que dans ce cas j = 6 et que l'ensemble des signaux ml, m2, ... mj définit le signal multiple des minutes SM. De façon analogue la sortie Q1 du compteur d'heures 86 fournit h1, h2, ... hk signaux binaires définissant un nombre compris entre 1 et 12 ou entre 1 et 24, l'ensemble de ces signaux formant le signal multiple des heures SH. La sortie Q1 du compteur deux jours 87 fournit j1, j2, ... j1 signaux binaires définissant un nombre compris entre 1 et 7, chaque nombre correspondant à un jour de la semaine. L'ensemble de ces signaux forme le signal multiple des jours SJ. Enfin la sortie Q1 du compteur de la date 88 fournit dl, d2, ... dm signaux binaires définissant un nombre compris entre 1 et 31, l'ensemble de ces signaux formant le signal multiple de la date SD. Un compteur une fois entièrement rempli, génère une impulsion sur sa sortie Q2.
- La première entrée de la porte OU 95 reçoit le signal 1/60 Hz issu du diviseur de fréquence 38 et la seconde entrée de cette porte est reliée à la sortie de la porte ET 89. La première entrée de la porte ET 89 reçoit le signal C'3 et la seconde entrée de cette porte reçoit le signal de correction SC2. Les entrées C/D des compteurs 85 et 86 sont reliées à la sortie de la porte ET 90 qui reçoit sur sa première entrée le signal C'3 et sur sa seconde entrée le signal CD. La sortie Q2 du compteur 85 est reliée à l'entrée CL du compteur 86 dont la sortie Q2 est reliée à la première entrée des portes OU 96 et 97. La seconde entrée de la porte OU 96 est reliée à la sortie de la porte ET 91, laquelle reçoit sur sa première entrée le signal C' et sur sa seconde entrée le signal de correction SC2. La seconde entrée de la porte OU 97 est reliée à la sortie de la porte ET 94, laquelle reçoit sur sa première entrée le signal C'2 et sur sa seconde entrée le signal de correction SC2. La sortie de la porte OU 96 est reliée à l'entrée CL du compteur 87 dont la sortie Q2 reste libre. La sortie de la porte OU 97 est reliée à l'entrée CL du compteur 88 dont la sortie Q2 reste également libre. L'entrée C/D du compteur 87 est reliée à la porte ET 92, laquelle reçoit sur sa première entrée le signal C'l et sur sa seconde entrée le signal CD. Enfin l'entrée C/D du compteur 88 est reliée à la sortie de la porte ET 93, laquelle reçoit sur sa première entrée le signal C'2 et sur sa seconde entrée le signal CD.
- Dans le fonctionnement du circuit 42 représenté sur la figure 8 il faut distinguer quatre cas. Le premier correspond à celui où les signaux C'1, C'2 et C'3 sont tous au niveau logique bas. Les trois autres correspondent aux cas où un des signaux C'1, C'2 ou CI3 se trouve au niveau logique haut.
- Le niveau logique bas des signaux C'1, C'2 et C'3 dans le premier cas entraîne un niveau logique bas sur la première entrée des portes ET 89 à 94, donc un niveau logique également bas sur les sorties de ces portes, quel que soit le niveau logique de la seconde entrée. Il en résulte un niveau logique bas sur l'entrée C/D des compteurs 85 à 88. Chaque impulsion de comptage sur l'entrée CL incrémente ainsi leur contenu. Les secondes entrées des portes OU 95 à 97 sont également au niveau logique bas. Ces portes ne transmettent donc que le signal présent sur leur première entrée. Seul le signal de minutes 1/60 Hz parvient donc, par la porte OU 95, sur l'entrée CL du compteur de minutes 85. Le contenu de ce compteur apparaît sur la sortie Q tandis que sur la sortie Q2 apparaît un signal contenant une impulsion par heure, lequel est appliqué sur l'entrée CL du compteur d'heures 86. Le contenu du compteur 86 apparaît sur la sortie Q1 alors que la sortie Q2 délivre un signal contenant une impulsion par 24 heures. Ce dernier signal attaque, à travers les portes OU 96 et 97, l'entrée CL du compteur de jours 87 et du compteur de date 88. Le contenu de ces compteurs apparaît sur leur sortie Q1. Dans le premier cas, le circuit 42 compte ainsi simplement les impulsions de minutes et fournit les informations relatives à l'heure, le jour et la date.
- Le deuxième cas est celui où le signal C'1 est au niveau logique haut et les signaux C'2 et C'3 au niveau logique bas. La première entrée des portes ET 91 et 92 étant alors au niveau logique haut, à la sortie de ces portes apparaissent respectivement les signaux SC2 et CD. Le signal SC2 parvient alors à travers la porte OU 92 sur l'entrée CL du compteur de jour 87 et le signal CD sur l'entrée C/D du même compteur. Les impulsions du signal SC2 générées par la rotation de la couronne 4 permettent alors de modifier, en plus ou en moins suivant le sens de rotation, le contenu du compteur des jours.
- Dans le troisième cas, c'est le signal C'2 qui est au niveau logique haut et les signaux C' et C'3 au niveau logique bas. Ce cas est similaire aux précédents, la première entrée des portes ET 93 et 94 étant au niveau logique haut, le signal SC2 parvient, à travers la porte OU 94, sur l'entrée CL du compteur de date 88 et le signal CD sur l'entrée C/D du même compteur. La rotation de la couronne 4 permet alors de modifier le contenu de ce compteur.
- Enfin, dans le quatrième cas de fonctionnement du circuit 42, le signal C'3 est au niveau logique haut et les signaux C'l et C'2 au niveau logique bas. La première entrée des portes ET 89 et 90 étant au niveau logique haut, le signal SC2 parvient sur l'entrée CL du compteur de minutes 85 à travers la porte OU 95 et le signal CD sur l'entrée C/D des compteurs 85 et 86. Les impulsions du signal SC2, en réponse à la rotation de la couronne 4, permettent alors de corriger l'information horaire en modifiant le contenu des compteurs 85 et 86.
- Une forme possible du schéma du circuit sélecteur d'affichage 43 est représentée sur la figure 9. Ce circuit comprend p circuits d'aiguillage tous identiques, référencés 1001, 1002, ... 100 et q circuits d'aiguillage tous identiques, référencés I011, 1012, ... 101 . Ces circuits ont chacun sept entrées et une sortie et ils seront décrits en détail plus loin. Le circuit 1001 reçoit sur sa première entrée le signal j1, contenu dans le signal multiple SJ fourni par le circuit 42, sur sa deuxième entrée le signal h1, contenu dans le signal multiple SH, sur les 5 entrées suivantes, prises dans l'ordre croissant de leur numérotation, respectivement les signaux de commande F'1, F'2, C'1, C'3, C'4 et il délivre sur sa sortie le signal x1. Le circuit 1002 reçoit sur ses deux premières entrées les signaux j2 et h2, sur les autres entrées les mêmes signaux de commande que le circuit 1001 et il délivre sur sa sortie le signal x2. Enfin, le circuit 100p, p étant égal au plus élevé des deux nombres 1 ou k, reçoit sur ses deux premières entrées les signaux jl et hk, sur les autres entrées les mêmes signaux de commande que le circuit 1001 et il délivre sur sa sortie le signal x . Si par exemple 1 est supérieur à k alors p = 1 et, les signaux hk+1 à hp n'existant pas, les secondes entrées des circuits 100k+1 à 100p seront toutes mises au niveau logique bas. Les signaux x1, x2, ... xp de ce circuit définissent le signal multiple x (J; H). De façon analogue, le circuit 1011 reçoit sur sa première entrée le signal d1, sur sa deuxième entrée le signal m1, sur les cinq entrées suivantes respectivement les signaux de commande F'1, F'2, C'2, C'3, C'4 et il délivre sur sa sortie le signal y1. Enfin pour le circuit 101q il peut être dit exactement la même chose que pour le circuit 100p à condition de remplacer j par d, h par m, l'indice 1 par n, l'indice k par j et l'indice p par q. Les signaux y1, y2, ... yq de ces circuits définissent le signal multiple y (D; M).
- Suivant l'état logique des signaux de commande F'1, F'2, C'1, C'3, C'4, les circuits de sélection 1001 à 100p transmettront sur leur sortie respective, soit les signaux jl ... j1, soit les signaux h1... hk. Ainsi dans le cas où l'un des signaux F'1 ou C'1 est au niveau logique haut et les autres signaux de commande au niveau logique bas, le signal x1 sera identique au signal j1, le signal x2 au signal j2 etc. et finalement le signal x (J; H) sera identique au signal SJ. Par contre si c'est l'un des signaux F'2, C'3, C'4 qui est au niveau logique haut et les autres signaux de commande au niveau logique bas, le signal de sortie x (J; H) sera identique au signal SH. Les circuits de sélection 1011 à 101q fonctionnent de façon similaire. Si l'un des signaux F'1 ou C'2 est au niveau logiqu haut et les autres signaux de commande au niveau logique bas, le signal de sortie y1 sera identique au signal dl, le signal y2 au signal d2 etc. et finalement le signal y (D; M) sera identique au signal SD. Enfin si c'est l'un des signaux F'2, C'3, C'4 qui est au niveau logique haut et les autres signaux de commande au niveau logique bas, le signal y (D; M) sera identique au signal SM.
- Un exemple de réalisation du circuit d'aiguillages 1001 est représenté sur la figure 10a. Ce circuit comprend deux portes ET 110 et 111 à deux entrées, deux portes OU 112 et 113 à deux entrées et une porte OU 114 à trois entrées. La première entrée de la porte ET 110 reçoit le signal j1 et la seconde entrée de cette porte est reliée à la sortie de la porte OU 112. La première entrée de la porte OU 112 reçoit le signal F'1 et la seconde entrée de cette porte reçoit le signal C'1. La première entrée de la porte ET 111 reçoit le signal h1 et la seconde entrée de cette porte est reliée à la sortie de la porte OU 114. Les trois entrées de la porte OU 114, prises dans l'ordre croissant de leur numérotation, reçoivent respectivement les signaux F'2, C'3 et C'4. Enfin le signal x1 est pris sur la sortie de la porte OU 113 dont une entrée est reliée à la sortie de la porte ET 110 et l'autre entrée à la sortie de la porte ET 111.
- Le fonctionnement du circuit d'aiguillage 1001 de la figure 10a est le suivant. Si l'un des signaux F'1 ou C'1 est au niveau logique haut et les autres signaux de commande F'2, C'3, C'4 au niveau logique bas, la sortie de la porte OU 112 sera au niveau logique haut et la sortie de la porte OU 114 au niveau logique bas. La seconde entrée de la porte ET 111 étant au niveau logique bas, cette porte bloque le signal h1 appliqué sur sa première entrée. La seconde entrée de la porte ET 110 étant par contre au niveau logique haut, elle laisse passer le signal j1 que l'on retrouve ainsi à la sortie de la porte OU 113. Le signal x1 est donc identique, dans ce cas, au signal j1. Si maintenant c'est l'un des signaux F'2, C'3, C'4 qui est au niveau logique haut et les autres signaux de commande F'1, C'1 au niveau logique bas, alors la sortie de la porte OU 112 sera au niveau logique bas et la sortie de la porte OU 114 au niveau logique haut. Dans ce cas, c'est le signal j1 qui est bloqué et le signal x1 devient identique au signal hl.
- La structure du circuit d'aiguillages 1011 représenté sur la figure 10b est identique à celle du circuit 1001, les deux circuits comprenant les mêmes portes interconnectées de la même manière. Par contre, dans le circuit 1011, la première entrée de la porte ET 110 reçoit le signal d1 au lieu de j1, la première entrée de la porte ET 111 reçoit le signal m1 au lieu de h1 et la seconde entrée de la porte OU 112 reçoit le signal C'2 au lieu de C'1. Les autres entrées des portes OU 112 et 114 reçoivent les mêmes signaux dans les deux circuits.
- Le fonctionnement du circuit 1011 de la figure 10b est également semblable à celui du circuit 1001. En tenant compte du fait que des signaux différents sont appliqués sur certaines entrées des circuits 1001 et 1011, le signal y1 sera identique au signal d1 si l'un des signaux F'l ou C'2 est au niveau logique haut et les autres signaux de commande au niveau logique bas. De même le signal y1 sera identique au signal m si c'est l'un des signaux F'2, C'3, C'4 qui est au niveau logique haut et les autres signaux de commande au niveau logique bas.
- La présente invention n'est pas limitée à l'exemple de réalisation qui vient d'être décrit. Par exemple les aiguilles de l'affichage analogique pourraient être remplacées par des disques portant des repères. De même l'affichage numérique pourrait être réalisé à l'aide de diodes électro-luminescentes, de dispositifs électro- chromiques, etc. au lieu de cristaux liquides. La couronne pourrait avoir plus de deux positions axiales afin d'accroître ses possibilités de commandes. D'autres organes de commandes, par exemple des poussoirs actionnant des contacts, des touches capacitives, des senseurs photoélectriques etc. pourraient être utilisés à la place d'une couronne ou conjointement avec elle. Les impulsions de corrections pourraient être prises sur.le diviseur de fréquence. L'affichage numérique pourrait avoir une indication des secondes; dans ce cas la montre pourrait comporter des moyens permettant d'aligner l'aiguille des minutes sur les secondes, de préférence automatiquement lorque l'on sort du mode de synchronisation. L'affichage numérique et l'affichage analogique pourraient, les deux, afficher la seconde, et dans ce cas le mode de synchronisation pourrait être réservé à l'alignement de l'aiguille de secondes sur les secondes de l'affichage numérique. Un mode de synchronisation supplémentaire pourrait être prévu pour permettre en plus d'aligner séparément l'aiguille des heures sur les heures de l'affichage numérique. Beaucoup de variantes sont possibles.
Claims (8)
caractérisée par le fait que le circuit logique (200) est conçu pour permettre de placer la montre dans un mode supplémentaire de synchronisation dans lequel ladite information commune est affichée par le dispositif d'affichage électro-optique numérique (3) et dans lequel ledit circuit logique (200) répond à un actionnement desdits moyens de commande manuelle (4) en appliquant des impulsions de correction seulement audit circuit de commande (40) du moteur (41) pour permettre d'amener l'indication sous forme analogique en concordance avec l'indication sous forme numérique de cette information.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH5772/83 | 1983-10-25 | ||
CH577283A CH653848GA3 (fr) | 1983-10-25 | 1983-10-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
EP0143279A1 true EP0143279A1 (fr) | 1985-06-05 |
EP0143279B1 EP0143279B1 (fr) | 1988-02-03 |
Family
ID=4299080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP84111882A Expired EP0143279B1 (fr) | 1983-10-25 | 1984-10-04 | Montre pourvue d'un affichage analogique et d'un affichage numérique |
Country Status (6)
Country | Link |
---|---|
US (1) | US4600316A (fr) |
EP (1) | EP0143279B1 (fr) |
JP (1) | JPH077077B2 (fr) |
CH (1) | CH653848GA3 (fr) |
DE (1) | DE3469233D1 (fr) |
HK (1) | HK21993A (fr) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2217484A (en) * | 1988-04-19 | 1989-10-25 | Rolex Montres | Setting electronic watches |
EP0651301A2 (fr) * | 1993-10-27 | 1995-05-03 | Braun Aktiengesellschaft | Montre électronique |
EP0718726A3 (fr) * | 1994-12-23 | 1996-07-31 | Diehl Gmbh & Co |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8507417D0 (en) * | 1985-03-21 | 1985-05-01 | Smiths Industries Plc | Electronic analogue display |
US4720823A (en) * | 1986-12-09 | 1988-01-19 | Equitime Inc. | Push-pull, stem-controlled digital time displays |
CH673555B5 (fr) * | 1988-04-19 | 1990-09-28 | Rolex Montres | |
US5042017A (en) * | 1990-01-16 | 1991-08-20 | Digital Appliance Controls, Inc. | Rotary pulse switch |
DE69706801T2 (de) * | 1996-05-24 | 2002-07-04 | Citizen Watch Co., Ltd. | Analoge elektronische zeitmessvorrichting |
US6616328B1 (en) * | 1999-10-26 | 2003-09-09 | Seiko Instruments Inc. | High accuracy timepiece |
US6146010A (en) * | 1999-03-08 | 2000-11-14 | Timex Corporation | Combined crown and pusher electro mechanism |
US6286991B1 (en) * | 2000-01-12 | 2001-09-11 | Equitime, Inc. | Crown control for enhanced quadribalanced digital time displays |
US6527436B1 (en) * | 2000-07-26 | 2003-03-04 | Innomind International Limited | Watch |
US6493290B1 (en) | 2001-07-09 | 2002-12-10 | Equitime, Inc. | Final minute graphics for digital time displays |
JP2003202388A (ja) * | 2001-10-22 | 2003-07-18 | Citizen Watch Co Ltd | 電子時計、電子時計の表示制御方法および情報端末装置 |
DE10360658A1 (de) * | 2003-12-23 | 2005-07-21 | Daimlerchrysler Ag | Bediensystem für ein Kraftfahrzeug |
US8392001B1 (en) * | 2008-05-03 | 2013-03-05 | Integrated Device Technology, Inc. | Method and apparatus for externally aided self adjusting real time clock |
US9001625B2 (en) | 2011-09-08 | 2015-04-07 | Timex Group Usa, Inc. | Wearable electronic device |
US9753436B2 (en) | 2013-06-11 | 2017-09-05 | Apple Inc. | Rotary input mechanism for an electronic device |
CN107577280A (zh) | 2013-08-09 | 2018-01-12 | 苹果公司 | 用于电子设备的触觉开关 |
US8923096B1 (en) | 2013-10-17 | 2014-12-30 | Timex Group Usa, Inc. | Method of displaying elapsed time on a wristworn device and wristworn device displaying same |
WO2015122885A1 (fr) | 2014-02-12 | 2015-08-20 | Bodhi Technology Ventures Llc | Rejet de mauvaises rotations d'entrées rotatives de dispositifs électroniques |
CN104020660B (zh) * | 2014-05-26 | 2016-03-02 | 东莞劲胜精密组件股份有限公司 | 智能手表及其控制旋钮 |
US10190891B1 (en) | 2014-07-16 | 2019-01-29 | Apple Inc. | Optical encoder for detecting rotational and axial movement |
KR102130259B1 (ko) | 2014-09-02 | 2020-07-03 | 애플 인크. | 웨어러블 전자 디바이스 |
US10145711B2 (en) | 2015-03-05 | 2018-12-04 | Apple Inc. | Optical encoder with direction-dependent optical properties having an optically anisotropic region to produce a first and a second light distribution |
EP3251139B1 (fr) | 2015-03-08 | 2021-04-28 | Apple Inc. | Joint d'étanchéité compressible pour mécanismes d'entrée à rotation et translation |
US10018966B2 (en) | 2015-04-24 | 2018-07-10 | Apple Inc. | Cover member for an input mechanism of an electronic device |
US9639064B2 (en) | 2015-09-18 | 2017-05-02 | Timex Group Usa, Inc. | Wearable electronic device with hand synchronization |
US9891651B2 (en) | 2016-02-27 | 2018-02-13 | Apple Inc. | Rotatable input mechanism having adjustable output |
US10551798B1 (en) | 2016-05-17 | 2020-02-04 | Apple Inc. | Rotatable crown for an electronic device |
US10061399B2 (en) | 2016-07-15 | 2018-08-28 | Apple Inc. | Capacitive gap sensor ring for an input device |
US10019097B2 (en) | 2016-07-25 | 2018-07-10 | Apple Inc. | Force-detecting input structure |
US10664074B2 (en) | 2017-06-19 | 2020-05-26 | Apple Inc. | Contact-sensitive crown for an electronic watch |
US10962935B1 (en) | 2017-07-18 | 2021-03-30 | Apple Inc. | Tri-axis force sensor |
US11360440B2 (en) | 2018-06-25 | 2022-06-14 | Apple Inc. | Crown for an electronic watch |
US11561515B2 (en) | 2018-08-02 | 2023-01-24 | Apple Inc. | Crown for an electronic watch |
US11181863B2 (en) | 2018-08-24 | 2021-11-23 | Apple Inc. | Conductive cap for watch crown |
CN211293787U (zh) | 2018-08-24 | 2020-08-18 | 苹果公司 | 电子表 |
US11194298B2 (en) | 2018-08-30 | 2021-12-07 | Apple Inc. | Crown assembly for an electronic watch |
CN209625187U (zh) | 2018-08-30 | 2019-11-12 | 苹果公司 | 电子手表和电子设备 |
US11194299B1 (en) | 2019-02-12 | 2021-12-07 | Apple Inc. | Variable frictional feedback device for a digital crown of an electronic watch |
US11550268B2 (en) | 2020-06-02 | 2023-01-10 | Apple Inc. | Switch module for electronic crown assembly |
US11635786B2 (en) | 2020-06-11 | 2023-04-25 | Apple Inc. | Electronic optical sensing device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4150536A (en) * | 1976-01-28 | 1979-04-24 | Citizen Watch Company Limited | Electronic timepiece |
GB2019052A (en) * | 1978-03-31 | 1979-10-24 | Citizen Watch Co Ltd | Electronic timepiece |
GB2032656A (en) * | 1978-09-22 | 1980-05-08 | Citizen Watch Co Ltd | Electronic watch module construction |
GB2042773A (en) * | 1979-01-17 | 1980-09-24 | Citizen Watch Co Ltd | Composite display type electronic timepiece |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57946B2 (fr) * | 1974-05-10 | 1982-01-08 | ||
JPS5473678A (en) * | 1977-11-25 | 1979-06-13 | Citizen Watch Co Ltd | Electronic watch |
GB2042733A (en) * | 1978-10-25 | 1980-09-24 | Palmer T | Energy Measuring Apparatus |
US4419018A (en) * | 1980-01-31 | 1983-12-06 | Ebauches Electroniques, S.A. | Electronic watch with control means for selecting and correcting time data |
JPS56112673A (en) * | 1980-02-12 | 1981-09-05 | Citizen Watch Co Ltd | Correcting device for display in electronic watch |
JPS5798884A (en) * | 1980-12-12 | 1982-06-19 | Casio Comput Co Ltd | Time correction system for hand type electronic watch |
JPS57104881A (en) * | 1980-12-20 | 1982-06-30 | Ricoh Elemex Corp | Analog/digital electronic watch |
-
1983
- 1983-10-25 CH CH577283A patent/CH653848GA3/fr not_active IP Right Cessation
-
1984
- 1984-10-04 DE DE8484111882T patent/DE3469233D1/de not_active Expired
- 1984-10-04 EP EP84111882A patent/EP0143279B1/fr not_active Expired
- 1984-10-10 US US06/659,265 patent/US4600316A/en not_active Expired - Lifetime
- 1984-10-25 JP JP59223134A patent/JPH077077B2/ja not_active Expired - Fee Related
-
1993
- 1993-03-11 HK HK219/93A patent/HK21993A/xx not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4150536A (en) * | 1976-01-28 | 1979-04-24 | Citizen Watch Company Limited | Electronic timepiece |
GB2019052A (en) * | 1978-03-31 | 1979-10-24 | Citizen Watch Co Ltd | Electronic timepiece |
GB2032656A (en) * | 1978-09-22 | 1980-05-08 | Citizen Watch Co Ltd | Electronic watch module construction |
GB2042773A (en) * | 1979-01-17 | 1980-09-24 | Citizen Watch Co Ltd | Composite display type electronic timepiece |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2217484A (en) * | 1988-04-19 | 1989-10-25 | Rolex Montres | Setting electronic watches |
GB2217484B (en) * | 1988-04-19 | 1992-04-29 | Rolex Montres | Electronic watch with analog time display |
EP0651301A2 (fr) * | 1993-10-27 | 1995-05-03 | Braun Aktiengesellschaft | Montre électronique |
EP0651301A3 (fr) * | 1993-10-27 | 1995-12-20 | Braun Ag | Montre électronique. |
EP0718726A3 (fr) * | 1994-12-23 | 1996-07-31 | Diehl Gmbh & Co |
Also Published As
Publication number | Publication date |
---|---|
US4600316A (en) | 1986-07-15 |
HK21993A (en) | 1993-03-19 |
EP0143279B1 (fr) | 1988-02-03 |
JPH077077B2 (ja) | 1995-01-30 |
CH653848GA3 (fr) | 1986-01-31 |
DE3469233D1 (en) | 1988-03-17 |
JPS60111984A (ja) | 1985-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0143279B1 (fr) | Montre pourvue d'un affichage analogique et d'un affichage numérique | |
EP0083307B1 (fr) | Montre chronographe électronique | |
EP0231451B1 (fr) | Montre électronique à deux moteurs pourvue d'un quantième perpétuel | |
CH694231A5 (fr) | Dispositif électronique, notamment pièce d'horlogerie électronique, à modes multiples. | |
CH616307B5 (fr) | ||
EP0735442B1 (fr) | Pièce d'horlogerie électronique analogique à disque de quantième multifunctionnel | |
EP0031077B1 (fr) | Dispositif interactif d'entrée de données pour instrument de petit volume, notamment pour pièce d'horlogerie | |
EP0064023B1 (fr) | Dispositif de mise à l'heure pour montre électronique | |
EP0589465B1 (fr) | Pièce d'horlogerie analogique comportant des moyens d'avertissement d'un changement de mode | |
WO2006027517A2 (fr) | Piece d'horlogerie electronique du type montre multifonctions d'aide a la navigation, notamment pour une mission spatiale | |
EP0247418B1 (fr) | Montre calendrier perpétuel à deux moteurs | |
EP0259649B1 (fr) | Pièce d'horlogerie permettant de distinguer les heures d'une moitié d'un jour des heures de l'autre moitié de ce jour | |
CH333770A (de) | Traktor mit Vierradantrieb | |
EP0267440B1 (fr) | Montre analogique à deux moteurs comportant un quantième perpétuel | |
CH688461GA3 (fr) | Pièce d'horlogerie à affichage analogique présentant au moins un mode d'affichage universel de l'heure. | |
EP0130150B1 (fr) | Chronographe électronique, notamment montre-chronographe électronique, analogique, compteur de temps chronométrés | |
EP0217164B1 (fr) | Pièce d'horlogerie électronique à affichage analogique comportant un organe indicateur de secondes | |
WO1989004512A1 (fr) | Procede de programmation du calendrier perpetuel d'une montre et montre pour la mise en oeuvre de ce procede | |
CH688299B5 (fr) | Montre électronique avec fonction répétition minutes. | |
EP0027288B1 (fr) | Montre électronique à moteur pas à pas et circuit d'alarme | |
EP0657792B1 (fr) | Chronographe électronique analogique à rattrapante | |
EP1085384B1 (fr) | Montre chronographe électronique | |
EP1211579B1 (fr) | Montre-chronographe électronique à affichage analogique | |
EP0949549A1 (fr) | Montre astronomique | |
EP0108711A1 (fr) | Procédé et dispositif de commande d'un moteur pas-à-pas |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
AK | Designated contracting states |
Designated state(s): DE FR GB |
|
17P | Request for examination filed |
Effective date: 19850622 |
|
17Q | First examination report despatched |
Effective date: 19860923 |
|
GRAA | (expected) grant |
Free format text: ORIGINAL CODE: 0009210 |
|
AK | Designated contracting states |
Kind code of ref document: B1 Designated state(s): DE FR GB |
|
REF | Corresponds to: |
Ref document number: 3469233 Country of ref document: DE Date of ref document: 19880317 |
|
GBT | Gb: translation of ep patent filed (gb section 77(6)(a)/1977) | ||
PLBE | No opposition filed within time limit |
Free format text: ORIGINAL CODE: 0009261 |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT |
|
26N | No opposition filed | ||
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: GB Payment date: 19990929 Year of fee payment: 16 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: GB Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20001004 |
|
GBPC | Gb: european patent ceased through non-payment of renewal fee |
Effective date: 20001004 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: FR Payment date: 20021028 Year of fee payment: 19 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: DE Payment date: 20030930 Year of fee payment: 20 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: FR Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20040630 |
|
REG | Reference to a national code |
Ref country code: FR Ref legal event code: ST |