EP0080043A2 - Method for data storage in an image refresh memory of a VDU - Google Patents

Method for data storage in an image refresh memory of a VDU Download PDF

Info

Publication number
EP0080043A2
EP0080043A2 EP82108854A EP82108854A EP0080043A2 EP 0080043 A2 EP0080043 A2 EP 0080043A2 EP 82108854 A EP82108854 A EP 82108854A EP 82108854 A EP82108854 A EP 82108854A EP 0080043 A2 EP0080043 A2 EP 0080043A2
Authority
EP
European Patent Office
Prior art keywords
control unit
line
image
memory
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP82108854A
Other languages
German (de)
French (fr)
Other versions
EP0080043A3 (en
EP0080043B1 (en
Inventor
Pedro Trambale
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to AT82108854T priority Critical patent/ATE31370T1/en
Publication of EP0080043A2 publication Critical patent/EP0080043A2/en
Publication of EP0080043A3 publication Critical patent/EP0080043A3/en
Application granted granted Critical
Publication of EP0080043B1 publication Critical patent/EP0080043B1/en
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • G09G1/165—Details of a display terminal using a CRT, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory

Definitions

  • the invention relates to a method for writing data under the control of a memory access controller into a frame buffer of a data display device, which has an electron beam tube and an image control unit with at least two line buffers designed as a clock interface.
  • the display In the case of a data display device which has an electron beam tube, the display needs to be refreshed at approximately 50 Hz, for example, for a flicker-free display.
  • the data to be displayed must be stored in a buffer, from which they are called up again and again in the rhythm of the image repetition. This buffer is called a frame buffer.
  • the image repetition memory must, on the one hand, be available to the display device for the refresh process, but it must also be able to record external data, for example from a data memory, if the image is to be changed on the screen. If the refreshing process is not to be interrupted when a picture is changed, the writing in of new data must be interleaved with the readout of the locations for the picture refreshing.
  • the interleaving can take place, for example, in such a way that the image repetition memory during a beam is read out while the image repetition memory is being overwritten during the beam return.
  • the beam return time is shorter than the beam lead time.
  • the sum of all beam travel times during an image cycle is therefore substantially smaller than the sum of all beam return times.
  • the available beam return times during an image cycle may not be sufficient to overwrite a memory area or to overwrite the entire memory area.
  • the overwriting must therefore take place in several image cycles. A new picture can only be built up slowly. In addition to the loss of time, the slow image build-up can be disruptive for an operator.
  • Insert page 2a It was therefore the object of the invention to specify a method of the type mentioned above with which the image repetition memory is overwritten within one image cycle. thereby
  • the image control unit sends a request signal to the memory access control at the beginning of all line runs, and then a signal for writing data to the image repetition memory and one of the line buffers is given, that data is simultaneously stored in the image repetition memory during the line run and one of the line buffers are written in, and that the image control unit emits a synchronization signal at the end of an image cycle, which ends the writing of the data.
  • visual display device in which the characters to be displayed are stored in coded form in a frame buffer serving as background memory.
  • the characters are fed to an image control unit via two buffer memories designed as a clock interface.
  • One of the buffer memories can be connected to the background memory and the other to the image control unit.
  • the image control unit controls the two buffer memories in such a way that the other buffer memory is loaded from the background memory with the characters to be shown below, simultaneously with the display of the contents of one buffer memory on the screen.
  • the data word to be written into the image repetition memory is thus simultaneously written into one of the line buffers. Since the writing process takes place while the beam is moving in, the beam return times are available for further writing processes. For example, further control data can be read in. A larger number of control functions can thus be carried out on the data display device. The ease of use and the area of application of the data display device are increased. Further developments of the invention result from the subclaims.
  • the data display device shown in FIG. 1 contains a display device 8 for displaying characters.
  • the display unit 8 is provided with a cathode ray tube with a screen, and with deflection amplifiers and a circuit part which modulates the intensity of the electron beam on the screen.
  • the visual display device contains an image control unit 6 and an image and character generator 7 for generating the character shapes and for formatting the image on the screen.
  • a data memory with random access serves as a refresh memory 3.
  • An input / output interface 13 is provided for the output of external data, for example from a computer. Data can be entered from a keyboard 5 via a keyboard interface 4.
  • the data display device has a function control unit 1 and a system memory 22 with random access.
  • Data for controlling the function control unit 1 are stored in a program memory 2.
  • the function control unit 1 can be designed, for example, as a microprocessor.
  • a first memory access controller is not shown, with which a direct memory access to the system memory 22 is controlled. becomes.
  • a system clock determines the speed of data transfer during memory access.
  • Data lines which are designated as data bus 9, are provided for the transmission of data.
  • the individual units are addressed via address lines, which are referred to as address bus 10.
  • Data bus 9 and address bus 10 can each have 16 lines, for example.
  • the control of the units; for example to select the "write” or "read” function, is carried out via control lines 11.
  • the data, address and control lines can be used for bidirectional transmission. They are each connected to the function control unit 1, the program memory 2, the system memory 22, the image repetition memory 3, the input / output interface 13, the keyboard interface 4, the image control unit 6 and the character generator 7 and the first memory access control.
  • the image control unit 6 is connected to the character generator 7 via video address lines 12. This is connected to the display unit 8 via a video data line 23. In addition, the image control unit 6 is connected to the display unit 8 via two synchronization lines 14. The data transmission from the image control unit 6 to the character generator 7 takes place at a rate determined by the display unit 8.
  • the data on an electron beam tube only remains visible on the screen for a limited time, it must be refreshed at regular intervals. All data to be displayed are stored in the refresh memory 3. If the display on the screen is not to be changed, the image repetition memory 3, the image control unit 6 and the character generator 7 can be decoupled from the function control unit 1 via switches 16, 17 in the data and address bus 9, 10. The refreshing process then takes place under the control of the image control unit 6.
  • the screen is written, for example, in n lines, the image repetition memory being read out once.
  • the characters to be displayed are written on the screen.
  • the beam retrace time 41 the electron beam jumps back without writing, for example to a new beginning of the line or from the last line to the beginning of the image.
  • the sum of all beam return times 41 of an image cycle is considerably shorter than the sum of the beam return times 40, so that those during an image cycle available frame return times are not sufficient to overwrite the entire frame buffer.
  • the 3 shows the frame buffer 3, the image control unit 6 with a first and second line buffers 24, 25 and a second ⁇ memory access controller 18 for the frame buffer 3 .
  • the data bus 9 is connected via a controllable switch 16 to the frame buffer 3 and the first line buffer 24 .
  • the address bus 10 is connected to the image repetition memory 3 and the image control unit 6 via a controllable changeover switch 17.
  • the toggle switch 17 connects address lines 10 ′ leading from the image repetition memory 3 to the image control unit 6 alternatively to the address bus 10 or to address lines 10 ′′, which lead to the second memory access control 18.
  • the address bus 10 is also connected to an address decoder 15.
  • the control lines 11 are divided into a first, second and third control line 11 ', 11'',11'''.
  • the first control line 11 ' is connected to the address decoder 15.
  • the second control line 11 ′′ is connected to a switching mechanism 20.
  • the circuit arrangement shown in FIG. 2 operates in three different operating modes A, B, C.
  • the function control unit 1 controls all the operations required for starting up the visual display device. This includes, for example, loading parameters for the display format into the image control unit 6.
  • the switch 16 is closed.
  • the address lines 10 ' are connected to the address bus 10 via the changeover switch 17, that is to say the second memory access control 18 is decoupled from the image repetition memory 6.
  • the screen control unit 6 controls the reading of the image repetition memory, the second memory access control 18 outputting the required addresses on the address lines 10 '.
  • the switch 16 is open and the address lines 10 ′′ are connected to the address lines 10 ′ via the changeover switch 17.
  • the image repetition memory 3 is overwritten with external data under the control of the first memory access control.
  • the word to be written into the frame buffer 3 is written into the line buffer 24.
  • the switch 16 is closed and the changeover switch 17 connects the address lines 10 'to the data bus 10.
  • the two line buffers 24, 25 serve as a clock interface.
  • the system clock is written into the line buffer 24.
  • the line buffer 25 is read out at the clock of the display unit 8 via the video data lines 12. It is essential that the overwriting of the image repetition memory 3 takes place during the line traversal of the electron beam.
  • the three operating modes A, B, C are determined by three states of the switching mechanism 20.
  • the switching mechanism 20 is controlled via three outputs of the decoder, which are numbered from 1 to 3. It is synchronized with the system clock and a synchronization clock of the display unit 8 via the lines 29 and 30.
  • the output signals of the switching mechanism 20 are changed in the case of a system cycle and / or a synchronization cycle.
  • the switching mechanism 20 has three flip-flops (FF) 26, 27, 28.
  • the switching mechanism 20 consists of four OR gates 34, 35, 36, 37 and two AND gates 31, 33.
  • the image repetition memory 3 has an input RD which effects the reading in of the data present on the data bus 9 as soon as a signal is applied. It also has an input WR, which causes data to be output on data bus 9 as soon as a signal is present.
  • the image control unit 6 also has an input WR. A signal at this input causes data from data bus 9 to be transferred to line buffer 24.
  • the second memory access controller 18 has an output RD and an output WR. A signal at one of these outputs has the effect that when the memory is accessed directly on the image repetition memory 3, ie when an image is refreshed in the display unit 8, the image repetition memory 3 is read or written.
  • Each signal on one of the lines described can assume one of two levels 1 or 0.
  • the writing in the frame buffer 3 and the line buffer 24 takes place when on WR Input is at an O level.
  • the image repetition memory 3 is read out when an O level is present at the RD input. is present.
  • Switch 16 is closed when a 0 level is present at its control input, and is open at a 1 level.
  • the switch 17 connects the address lines 10 'to the address bus 10 at a 0 level, and connects the address lines 10' to the address lines 10 '' at a 1 level.
  • the outputs 1, 2, 3 of the address decoder 15 have the levels 0.0.1, 0.1.0 and 1.0.0 in the operating states A, B, C.
  • the switching mechanism 20 has the following states:
  • the AND gate 31 switches through a memory access request signal coming from the image control unit 6 to the first memory access control unit.
  • the OR gate 35 and the AND gate 33 connect a write signal from the control line 11 ′′ to the image repetition memory 3 and to the image control unit 6.
  • the OR gates 36, 37 each block a write or write message coming from the second memory access controller 18. Read signal.
  • the address decoder 15 is activated by the function control unit 1 via the line 11 '.
  • a data word on address bus 10 is then decoded. This data word determines the output levels of the address decoder 15.
  • the output levels of the address decoder 15 are taken over by the FF26 and FF 27.
  • the output levels of the FF26 are switched on via FF28. There is therefore a 1 level at the AND gate 31.
  • a line start signal on line 39 is switched through. The line start signal occurs at the beginning of the. Line scrolling of a picture cycle.
  • the first memory access controller then outputs the first memory address of the image repetition memory on the address bus 10.
  • the data word present on the data bus 9 is written into the first memory location and into the first line buffer 24 while reading out from the second line buffer 25.
  • the next line start signal is written into the next memory locations of the frame buffer 3, while the first line buffer 24 is overwritten after its contents have been reloaded into the second line buffer.
  • the entire picture repetition memory 3 is thus overwritten.
  • the image control unit 6 then generates a synchronizing signal which clocks the FF28, so that new levels are present at its outputs.
  • the switching mechanism 20 has two FF 26, 27, which are clocked with the system clock via a line 29.
  • a third flip-flop 28 is clocked via line 30, which is connected to image control unit 6 and memory access control 18 and on which the synchronization clock is applied.
  • the synchronization clock consists of a signal that is generated after each image cycle.
  • the first output of the address decoder 15 is connected to the S output of the FF 26.
  • One of the two other outputs of the address decoder 15 is connected to an input of the FF 27.
  • the output of FF 26 is connected to the S input of FF 28 and the complementary output of FF 26 is connected to the R input of FF 28.
  • the non-inverting output of FF 28 is fed back to the R input of FF 26.
  • the inverting output of the FF 27 is connected to the OR gate 34 and an AND gate 32.
  • a line 39 leads from the image control unit 6 to the AND gate 31 and to the memory access control 18, on which a signal is output when a line of an image cycle is displayed (line start signal). It means that an access to the refresh memory 3 or the system memory 22 is desired (memory access request signal).
  • the inputs of the AND gate 32 are connected to the outputs 32 of the FF 27 and 28.
  • the output of the AND gate 32 is connected to the switch 16, the changeover switch 17 and the inverter 38.
  • the output of inverter 38 is connected to OR gates 36 and 37.
  • the RD Output of the memory access control 18 is connected to the OR gate 37.
  • the WR Output of the memory access control 18 is connected to the OR gate 36.
  • the output of the OR gate 36 is connected to the RD input of the frame buffer 3.
  • the output of the OR gate 37 is connected to the AND Member 33 connected.
  • the output of the AND gate 3-3 is connected to the WR input of the image control unit 6.
  • the negating output of the FF 28 is connected to the OR gate 35.
  • the negating output of the FF 27 is connected to the OR gate 34.
  • the outputs of the OR gates 34, 35 become the AND gate 33 connected.
  • the control line 11 ′′ is connected to the OR gates 34, 35.
  • the non-inverting output of the FF 28 and the line 29 are connected to the AND gate 31. Its output is connected to the input of the first memory access control.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Dram (AREA)

Abstract

1. A video display terminal comprising a refresh store (3) in which the characters which are to be displayed are stored in binary-coded form and in which data items can be input from an external data source under the control of a store access control unit (1), comprising a video control unit (6) which controls the display of the correct characters on the screen (8), comprising two line buffers (24, 25) which are designed as a clock interface and via which the characters are conducted from the refresh store to the video control unit, where a line buffer accommodates all the characters of a line which is to be displayed, where one of the line buffers can be connected to the refresh store and the other line buffer can be connected to the video control unit, and where the video control unit controls the two control line buffers in such manner that simultaneously with the display of the content of the one line buffer on the screen, the other line buffer is loaded from the refresh store with the characters which are to be displayed next, characterised in that at the beginning of every line sweep (40) of a video cycle, the video control unit (6) supplies a request signal to the store access control unit (1), but then the refresh store (3) and one of the line buffers (24, 25) is supplied with a signal to input data from the external data source under the control of the function control unit (1), that simultaneously with the line sweep (40) data items are input into the refresh store (3) and into one of the line buffers (24, 25), and that at the end of a video cycle the video control unit (6) supplies the function control unit (1) with a synchronising signal which terminates the input of the data.

Description

Die Erfindung betrifft ein Verfahren zum Einschreiben von Daten unter Steuerung einer Speicherzugriffssteuerung in einen Bildwiederholspeicher eines Datensichtgerätes, welches eine Elektronenstrahlröhre und eine Bildsteuereinheit mit mindestens zwei als Taktschnittstelle ausgebildeten Zeilenpuffern aufweist.The invention relates to a method for writing data under the control of a memory access controller into a frame buffer of a data display device, which has an electron beam tube and an image control unit with at least two line buffers designed as a clock interface.

Bei einem Datensichtgerät, das eine Elektronenstrahlröhre aufweist, ist für eine flimmerfreie Darstellung ein Auffrischen der Darstellung mit beispielsweise etwa 50 Hz erforderlich. Die darzustellenden Daten müssen in einem Zwischenspeicher abgelegt werden, aus dem sie im Rhythmus der Bildwiederholung immer wieder abgerufen werden. Dieser Zwischenspeicher wird Bildwiederholspeicher genannt.In the case of a data display device which has an electron beam tube, the display needs to be refreshed at approximately 50 Hz, for example, for a flicker-free display. The data to be displayed must be stored in a buffer, from which they are called up again and again in the rhythm of the image repetition. This buffer is called a frame buffer.

Der Bildwiederholspeicher muß einerseits dem Sichtgerät für den Auffrischvorgang zur Verfügung stehen, aber er muß auch externe Daten aufnehmen können, beispielsweise.von einem Datenspeicher, wenn das Bild auf dem Bildschirm geändert werden soll. Soll der Auffrischvorgang bei einem Bildwechsel nicht unterbrochen werden, so muß das Einschreiben neuer Daten zeitlich mit dem Auslesen der Drten für die Bildauffrischung verschachtelt werden.The image repetition memory must, on the one hand, be available to the display device for the refresh process, but it must also be able to record external data, for example from a data memory, if the image is to be changed on the screen. If the refreshing process is not to be interrupted when a picture is changed, the writing in of new data must be interleaved with the readout of the locations for the picture refreshing.

Die Verschachtelung kann beispielsweise so erfolgen, daß der Bildwiederholspeicher während eines Strahlhinlaufes ausgelesen wird, während das Überschreiben des Bildwiederholspeichers während des Strahlrücklaufs erfolgt. Bekanntlich ist die Strahlrücklaufzeit kürzer als die Strahlhinlaufzeit. Die Summe aller Strahlhinlaufzeiten während eines Bildzyklus ist also.wesentlich kleiner als die Summe aller Strahlrücklaufzeiten.The interleaving can take place, for example, in such a way that the image repetition memory during a beam is read out while the image repetition memory is being overwritten during the beam return. As is known, the beam return time is shorter than the beam lead time. The sum of all beam travel times during an image cycle is therefore substantially smaller than the sum of all beam return times.

Besonders bei Sichtgeräten mit hoher Zeichen- und Zeilenzahl oder bei Sichtgeräten, bei. welchen mit jedem darzustellenden Datum zusätzliche Steuerdaten in den Bildwiederholspeicher eingelesen werden, können zum Überschreiben eines Speicherbereiches oder zum Überschreiben des gesamten Speicherbereiches die verfügbaren Strahlrücklaufzeiten während eines Bildzyklus nicht ausreichen. Das Überschreiben muß deshalb in mehreren Bildzyklen erfolgen. Ein neues Bild kann dabei nur langsam aufgebaut werden. Neben dem Zeitverlust kann der langsame Bildaufbau auf eine Bedienungsperson störend wirken.Especially with display units with a high number of characters and lines or with display units at. Which additional control data are read into the image repetition memory with each date to be displayed, the available beam return times during an image cycle may not be sufficient to overwrite a memory area or to overwrite the entire memory area. The overwriting must therefore take place in several image cycles. A new picture can only be built up slowly. In addition to the loss of time, the slow image build-up can be disruptive for an operator.

Einfügung Seite 2a Der Erfindung lag daher die Aufgabe zugrunde, ein Verfahren der obengenannten Art anzugeben, mit welchem das Überschreiben des Bildwiederholspeichers innerhalb eines Bildzyklus erfolgt. dadurchInsert page 2a It was therefore the object of the invention to specify a method of the type mentioned above with which the image repetition memory is overwritten within one image cycle. thereby

Diese Aufgabe wird/gelöst, daß von der Bildsteuereinheit zu Beginn aller Zeilenhinläufe ein Anforderungssignal an die Speicherzugriffssteuerung gegeben wird, daß daraufhin an den Bildwiederholspeicher und einen der Zeilenpuffer ein Signal zum Einschreiben von Daten gegeben.wird, daß während des Zeilenhinlaufs gleichzeitig Daten in den Bildwiederholspeicher und einen der Zeilenpuffer eingeschrieben werden, und daß die Bildsteuereinheit am Ende eines Bildzyklus ein Synchronisiersignal abgibt, welches das Einschreiben der Daten beendet.This object is achieved / that the image control unit sends a request signal to the memory access control at the beginning of all line runs, and then a signal for writing data to the image repetition memory and one of the line buffers is given, that data is simultaneously stored in the image repetition memory during the line run and one of the line buffers are written in, and that the image control unit emits a synchronization signal at the end of an image cycle, which ends the writing of the data.

Aus der DE-OS 30 26 225 ist ein Datensichtgerät bekannt, bei dem die darzustellenden Zeichen in codierter Form in einem als Bildwiederholspeicher dienenden Hintergrundspeicher abgespeichert werden. Die Zeichen werden über zwei als Taktschnittstelle ausgebildete Pufferspeicher einer Bildsteuereinheit zugeführt. Dabei ist jeweils einer der Puffarspeicher mit dem Hintergrundspeicher und der andere mit der Bildsteuereinheit verbindbar. Die Bildsteuereinheit. steuert die beiden Pufferspeicher so, daß gleichzeitig mit der darstellung des Inhaltes des einen Pufferspeichers auf dem Bildschirm der andere Pufferspeicher vom Hintergrundspeicher mit den im folgenden darzustellenden Zeichen geladen wird.From the D E-OS 30 26 225. visual display device is known, in which the characters to be displayed are stored in coded form in a frame buffer serving as background memory. The characters are fed to an image control unit via two buffer memories designed as a clock interface. One of the buffer memories can be connected to the background memory and the other to the image control unit. The image control unit. controls the two buffer memories in such a way that the other buffer memory is loaded from the background memory with the characters to be shown below, simultaneously with the display of the contents of one buffer memory on the screen.

Das in den Bildwiederholspeicher einzuschreibende Datenwort wird also gleichzeitig in einen der Zeilenpuffer eingeschrieben. Da der Schreibvorgang während des Strahlhinlaufes erfolgt, stehen die Strahlrücklaufzeiten für weitere Schreibvorgänge zur Verfügung. Es-können beispielsweise weitere Steuerdaten eingelesen werden. Somit kann eine größere Anzahl von Steuerfunktionen am Datensichtgerät ausgeführt werden. Der Bedienungskomfort und der Einsatzbereich des Datensichtgerätes werden vergröBert. Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.The data word to be written into the image repetition memory is thus simultaneously written into one of the line buffers. Since the writing process takes place while the beam is moving in, the beam return times are available for further writing processes. For example, further control data can be read in. A larger number of control functions can thus be carried out on the data display device. The ease of use and the area of application of the data display device are increased. Further developments of the invention result from the subclaims.

Im folgenden wird die Erfindung anhand eines Ausführungsbeispieles weiter beschrieben.

  • FIG 1 zeigt ein Blockschaltbild mit Einheiten eines bekannten Datensichtgerätes,
  • FIG 2 zeigt schematisch die Laufzeiten eines Elektronenstrahls eines Datensichtgerätes
  • FIG 3 zeigt eine Schaltungsanordnung zur Durchführung des Verfahrens
  • FIG 4 zeigt eine Tabelle von Steuersignalen.
In the following, the invention is further described using an exemplary embodiment.
  • 1 shows a block diagram of a known D units least a layer unit,
  • 2 schematically shows the transit times of an electron beam of a data display device
  • 3 shows a circuit arrangement for carrying out the method
  • 4 shows a table of control signals.

Das in FIG 1 dargestellte Datensichtgerät enthält eine Anzeigeeinrichtung 8 zum Darstellen von Zeichen. Die Anzeigeeinheit 8 ist mit einer Kathodenstrahlröhre mit einem Bildschirm, sowie mit Ablenkverstärkern und einem Schaltungsteil versehen, welcher die Intensität des Elektronenstrahls am Bildschirm-moduliert. Weiterhin enthält das Datensichtgerät eine Bildsteuereinheit 6 und eine Bild- und Zeichenerzeugung 7 zur Erzeugung der Zeichenformen und zur Formatierung des Bildes auf dem Bildschirm. Ein Datenspeicher mit wahlfreiem Zugriff dient als Bildwiederholspeicher 3. Zur Ein- und Ausgabe von externen Daten, beispielsweise von einem Rechner, ist eine Ein- Ausgabeschnittstelle 13 vorgesehen. Von einer Tastatur 5 können Daten über eine Tastaturschnittstelle 4 eingegeben werden. Außerdem weist das Datensichtgerät eine Funktionssteuereinheit 1 und einen Systemspeicher 22 mit wahlfreiem Zugriff auf. In einem Programmspeicher 2 werden Daten zur Steuerung der Funktionssteuereinheit 1 gespeichert. Die Funktionssteuereinheit 1 kann beispielsweise als Mikroprozessor ausgebildet sein. Nicht dargestellt ist eine erste Speicherzugriffssteuerung, mit welcher ein direkter Speicherzugriff auf den Systemspeicher 22 gesteuert . wird. Ein Systemtakt bestimmt die Geschwindigkeit der Datenübertragung beim Speicherzugriff.The data display device shown in FIG. 1 contains a display device 8 for displaying characters. The display unit 8 is provided with a cathode ray tube with a screen, and with deflection amplifiers and a circuit part which modulates the intensity of the electron beam on the screen. Furthermore, the visual display device contains an image control unit 6 and an image and character generator 7 for generating the character shapes and for formatting the image on the screen. A data memory with random access serves as a refresh memory 3. For input and An input / output interface 13 is provided for the output of external data, for example from a computer. Data can be entered from a keyboard 5 via a keyboard interface 4. In addition, the data display device has a function control unit 1 and a system memory 22 with random access. Data for controlling the function control unit 1 are stored in a program memory 2. The function control unit 1 can be designed, for example, as a microprocessor. A first memory access controller is not shown, with which a direct memory access to the system memory 22 is controlled. becomes. A system clock determines the speed of data transfer during memory access.

Zur Übertragung von Daten sind Datenleitungen vorgesehen, die als Datenbus 9 bezeichnet sind. Die Adressierung der einzelnen Einheiten erfolgt über Adreßleitungen, die als Adreßbus 10 bezeichnet sind..Datenbus 9 und Adreßbus 10 können beispielsweise jeweils 16 Leitungen aufweisen. Die Ansteuerung der Einheiten; beispielsweise zur Auswahl der Funktion "Schreiben" bzw. "Lesen", erfolgt über Steuerleitungen 11. Über die Daten-, Adreß-und Steuerleitungen kann bidirektional übertragen werden. Sie sind jeweils mit der Funktionssteuereinheit 1, dem Programmspeicher 2, dem Systemspeicher 22, dem Bildwiederholspeicher 3, der Ein- Ausgabeschnittstelle 13, der Tastaturschnittstelle 4, der Bildsteuereinheit 6 und der Zeichenerzeugung 7 und der ersten Speicherzugriffssteuerung verbunden.Data lines, which are designated as data bus 9, are provided for the transmission of data. The individual units are addressed via address lines, which are referred to as address bus 10. Data bus 9 and address bus 10 can each have 16 lines, for example. The control of the units; for example to select the "write" or "read" function, is carried out via control lines 11. The data, address and control lines can be used for bidirectional transmission. They are each connected to the function control unit 1, the program memory 2, the system memory 22, the image repetition memory 3, the input / output interface 13, the keyboard interface 4, the image control unit 6 and the character generator 7 and the first memory access control.

Die Bildsteuereinheit 6 ist über Videoadreßleitungen 12 mit der Zeichenerzeugung 7 verbunden._Diese ist über eine Videodatenleitung 23 mit der Anzeigeeinheit 8 verbunden. Außerdem ist die Bildsteuereinheit 6 über zwei Synchronisierleitungen 14 mit der Anzeigeeinheit 8 verbunden. Die Datenübertragung von der Bildsteuereinheit 6 zur Zeichenerzeugung 7 erfolgt mit einem von der Anzeigeeinheit 8 bestimmten Takt.The image control unit 6 is connected to the character generator 7 via video address lines 12. This is connected to the display unit 8 via a video data line 23. In addition, the image control unit 6 is connected to the display unit 8 via two synchronization lines 14. The data transmission from the image control unit 6 to the character generator 7 takes place at a rate determined by the display unit 8.

Da bei einer Elektronenstrahlröhre die Daten auf dem Bildschirm nur für eine begrenzte Zeit sichtbar bleiben, müssen sie in regelmäßigen Abständen aufgefrischt werden. Alle anzuzeigenden Daten sind im Bildwiederholspeicher 3 gespeichert. Wenn die Darstellung auf dem Bildschirm nicht geändert werden soll, kann der Bildwiederholspeicher 3, die Bildsteuereirheit 6 und die Zeichenerzeugung 7 über Schalter 16, 17 im Daten-und Adreßbus 9, 10 von der Funktonssteuereinheit 1 abgekoppelt werden. Der Auffrischvorgang erfolgt dann unter Steuerung der Bildsteuereinheit 6.Since the data on an electron beam tube only remains visible on the screen for a limited time, it must be refreshed at regular intervals. All data to be displayed are stored in the refresh memory 3. If the display on the screen is not to be changed, the image repetition memory 3, the image control unit 6 and the character generator 7 can be decoupled from the function control unit 1 via switches 16, 17 in the data and address bus 9, 10. The refreshing process then takes place under the control of the image control unit 6.

Soll ein Bildwechsel erfolgen, so werden die durch die Schalter 16, 17 getrennten Leitungen verbunden. Unter Steuerung der Funktionssteuereinheit 1 bzw. der ersten .Speicherzugriffssteuerung werden neue, externe Daten in den Bildwiederholspeicher 3 eingeschrieben. Diese externen Daten können beispielsweise aus dem Systemspeicher 22, aus der Eingabeschnittstelle 13 oder der Tastaturschnittstelle 4 stammen.If a picture change is to take place, the lines separated by the switches 16, 17 are connected. Under control of the function control unit 1 and the first .Speicherzugriffssteuerung new external data is written p Eicher 3 in the Bildwiederhols. This external data can originate, for example, from the system memory 22, from the input interface 13 or from the keyboard interface 4.

FIG 2 zeigt die Laufzeiten des Elektronenstrahls während eines Bildzyklus. Während des Bildzyklus wird der Bildschirm beispielsweise in n Zeilen beschrieben, wobei der Bildwiederholspeicher einmal ausgelesen wird. Während der Strahlhinlaufzeit 40 werden die darzustellenden Zeichen auf dem Bildschirm geschrieben. Während der Strahlrücklaufzeit 41 springt der Elektronenstrahl ohne zu schreiben zurück, beispielsweise an einen neuen Zeilenanfang oder aus der letzten Zeile an den Bildanfang. Die Summe aller Strahlrücklaufzeiten 41 eines Bildzyklus ist wesentlich kürzer als die Summe der Strahlhinlaufzeiten 40, so daß die während eines Bildzyklus verfügbaren Bildrücklaufzeiten nicht zum Überschreiben des gesamten Bildwiederholspeichers ausreichen.2 shows the transit times of the electron beam during an image cycle. During the image cycle, the screen is written, for example, in n lines, the image repetition memory being read out once. During the beam run time 40, the characters to be displayed are written on the screen. During the beam retrace time 41, the electron beam jumps back without writing, for example to a new beginning of the line or from the last line to the beginning of the image. The sum of all beam return times 41 of an image cycle is considerably shorter than the sum of the beam return times 40, so that those during an image cycle available frame return times are not sufficient to overwrite the entire frame buffer.

FIG 3 zeigt den Bildwiederholspeicher 3, die Bildsteuereinheit 6 mit einem ersten und zweiten Zeilenpuffer 24, 25 und eine zweite\Speicherzugriffssteuerung 18 für den Bildwiederholspeicher 3.. Der Datenbus 9 ist über einen steuerbaren Schalter 16 mit dem Bildwiederholspeicher 3 und dem ersten Zeilenpuffer 24 verbunden. Der Adreßbus 10 ist über einen steuerbaren Wechselschalter 17 mit dem Bildwiederholspeicher 3 und der Bildsteuereinheit 6 verbunden. Der Wechselschalter 17 verbindet vom Bildwiederholspeicher 3 zur Bildsteuereinheit 6 führende Adreßleitungen 10' alternativ mit dem Adreßbus 10 bzw. mit Adreßleitungen 10'', welche zur zweiten Speicherzugriffssteuerung 18 führen. Der Adreßbus 10 ist außerdem mit einem Adreßdecoder 15 verbunden. Die Steuerleitungen 11 teilen sich in eine erste, zweite und dritte Steuerleitung 11', 11'', 11''' auf. Die erste Steuerleitung 11' ist mit dem Adreßdecoder 15 verbunden. Die zweite Steuerleitung 11'' ist mit einem Schaltwerk 20 verbunden. Die dritte Steuerleitung 11''' führt vom Schaltwerk 20 zur ersten Speicherzugriffssteüerung. Die in FIG 2 dargestellte Schaltungsanordnung arbeitet in drei verschiedenen Betriebsarten A, B, C. In der ersten Betriebsart A steuert die Funktionssteuereinheit 1 alle zur Inbetriebnahme des Datensichtgerätes notwendigen Operationen. Dazu gehört beispielsweise das Laden von Parametern für das Anzeigeformat in die Bildsteuereinheit 6. Dazu ist der Schalter 16 geschlossen. Außerdem sind die Adressleitungen 10' über den Wechselschalter 17 mit dem Adreßbus 10 verbunden, d.h. die zweite Speicherzugriffssteuerung 18 ist vom Bildwiederholspeicher 6 abgekoppelt.3 shows the frame buffer 3, the image control unit 6 with a first and second line buffers 24, 25 and a second \ memory access controller 18 for the frame buffer 3 .. The data bus 9 is connected via a controllable switch 16 to the frame buffer 3 and the first line buffer 24 . The address bus 10 is connected to the image repetition memory 3 and the image control unit 6 via a controllable changeover switch 17. The toggle switch 17 connects address lines 10 ′ leading from the image repetition memory 3 to the image control unit 6 alternatively to the address bus 10 or to address lines 10 ″, which lead to the second memory access control 18. The address bus 10 is also connected to an address decoder 15. The control lines 11 are divided into a first, second and third control line 11 ', 11'',11'''. The first control line 11 'is connected to the address decoder 15. The second control line 11 ″ is connected to a switching mechanism 20. The third control line 11 '''leads from the switching mechanism 20 to the first memory access control. The circuit arrangement shown in FIG. 2 operates in three different operating modes A, B, C. In the first operating mode A, the function control unit 1 controls all the operations required for starting up the visual display device. This includes, for example, loading parameters for the display format into the image control unit 6. For this purpose, the switch 16 is closed. In addition, the address lines 10 'are connected to the address bus 10 via the changeover switch 17, that is to say the second memory access control 18 is decoupled from the image repetition memory 6.

In der zweiten Betriebsart B steuert die Bildschirmsteuereinheit 6 das Auslesen des Bildwiederholspeichers, wobei die zweite Speicherzugriffssteuerung 18 die erforderlichen Adressen auf den AdreBleitungen 10' ausgibt. Der Schalter 16 ist geöffnet und die AdreBleitungen 10'' sind über den Wechselschalter 17 mit den Adreßleitungen 10' verbunden.In the second operating mode B, the screen control unit 6 controls the reading of the image repetition memory, the second memory access control 18 outputting the required addresses on the address lines 10 '. The switch 16 is open and the address lines 10 ″ are connected to the address lines 10 ′ via the changeover switch 17.

In der dritten Betriebsart C wird der Bildwiederholspeicher 3 unter Steuerung der ersten Speicherzugriffssteuerung mit externen Daten überschrieben. Gleichzeitig wird das in den Bildwiederholspeicher 3 einzuschreibende Wort in den Zeilenpuffer 24 eingeschrieben. Dabei ist der Schalter 16 geschlossen und der Wechselschalter 17 verbindet die Adreßleitungen 10' mit dem Datenbus 10. Die beiden Zeilenpuffer 24, 25 dienen als Taktschnittstelle. In den Zeilenpuffer 24 wird mit dem Systemtakt eingeschrieben. Der Zeilenpuffer 25 wird mit dem Takt der Anzeigeeinheit 8 über die Videodatenleitungen 12 ausgelesen. Wesentlich ist, daß das Überschreiben des Bildwiederholspeichers 3 während des Zeilenhinlaufes des Elektronenstrahls erfolgt.In the third operating mode C, the image repetition memory 3 is overwritten with external data under the control of the first memory access control. At the same time, the word to be written into the frame buffer 3 is written into the line buffer 24. The switch 16 is closed and the changeover switch 17 connects the address lines 10 'to the data bus 10. The two line buffers 24, 25 serve as a clock interface. The system clock is written into the line buffer 24. The line buffer 25 is read out at the clock of the display unit 8 via the video data lines 12. It is essential that the overwriting of the image repetition memory 3 takes place during the line traversal of the electron beam.

Die drei Betriebsarten A, B, C werden durch drei Zustände des Schaltwerks 20 bestimmt. Das Schaltwerk 20 wird über drei Ausgänge des Decoders, die von 1 bis 3 nummeriert sind, gesteuert. Über die Leitungen 29 und 30 wird es mit dem Systemtakt und einem Synchronisiertakt der Anzeigeeinheit 8 synchronisiert. Ein Wechsel der Ausgangssignale des Schaltwerks 20 erfolgt jeweils bei einem Systemtakt und/oder bei einem Synchronisiertakt.The three operating modes A, B, C are determined by three states of the switching mechanism 20. The switching mechanism 20 is controlled via three outputs of the decoder, which are numbered from 1 to 3. It is synchronized with the system clock and a synchronization clock of the display unit 8 via the lines 29 and 30. The output signals of the switching mechanism 20 are changed in the case of a system cycle and / or a synchronization cycle.

Das Schaltwerk 20 weist drei Flipflops (FF) 26, 27, 28 auf. Außerdem besteht das Schaltwerk 20 aus vier ODER-Gliedern 34, 35, 36, 37 und zwei UND-Gliedern 31, 33. Der Bildwiederholspeicher 3 besitzt einen Eingang RD, welcher das Einlesen der auf dem Datenbus 9 anliegenden Daten bewirkt, sobald ein Signal angelegt wird. Weiter besitzt er einen Eingang WR, welcher das Ausgeben von Daten auf den Datenbus 9 bewirkt, sobald ein Signal anliegt. Die Bildsteuereinheit 6 weist ebenfalls einen Eingang WR auf. Ein Signal an diesem Eingang bewirkt, daß Daten vom Datenbus 9 in den Zeilenpuffer 24 übernommen werden. Die zweite Speicherzugriffssteuerung 18 weist einen Ausgang RD und einen Ausgang WR auf. Ein Signal an einem dieser Ausgänge bewirkt, daß beim direkten Speicherzugriff auf dem Bildwiederholspeicher 3, d.h. beim Auffrischen 'eines Bildes in der Anzeigeeinheit 8, ein Lese bzw. Schreibvorgang des Bildwiederholspeichers 3 ausgeführt wird.The switching mechanism 20 has three flip-flops (FF) 26, 27, 28. In addition, the switching mechanism 20 consists of four OR gates 34, 35, 36, 37 and two AND gates 31, 33. The image repetition memory 3 has an input RD which effects the reading in of the data present on the data bus 9 as soon as a signal is applied. It also has an input WR, which causes data to be output on data bus 9 as soon as a signal is present. The image control unit 6 also has an input WR. A signal at this input causes data from data bus 9 to be transferred to line buffer 24. The second memory access controller 18 has an output RD and an output WR. A signal at one of these outputs has the effect that when the memory is accessed directly on the image repetition memory 3, ie when an image is refreshed in the display unit 8, the image repetition memory 3 is read or written.

Anhand der in FIG 4 dargestellten Übersicht sind die drei Zustände beschrieben."X" bedeutet, daß ein eventuell auftretendes Signal nicht wirksam ist, weil es im Schaltwerk 20 unterdrückt wird. "

Figure imgb0001
" bedeutet, daß ein Signal wirksam ist, und vom Schaltwerk nicht unterdrückt wird.The three states are described on the basis of the overview shown in FIG. 4. "X" means that a signal that may occur is not effective because it is suppressed in the switching mechanism 20. "
Figure imgb0001
"means that a signal is effective and is not suppressed by the switch mechanism.

Jedes Signal auf einer der beschriebenen Leitungen kann einen von zwei Pegeln 1 bzw. 0 einnehmen. Das Einschreiben in den Bildwiederholspeicher 3 und den Zeilenpuffer 24 erfolgt, wenn am WR-Eingang ein O Pegel anliegt.Das Auslesen des Bildwiederholspeichers 3 erfolgt, wenn am RD-Eingang ein o-Pegel. anliegt. Der Schalter 16 ist geschlossen, wenn an seinem Steuereingang ein 0 .-Pegel anliegt, bei einem 1 -Pegel ist er geöffnet. Der Schalter 17 verbindet bei einem 0 - Pegel die Adreßleitungen 10' mit dem Adreßbus 10, bei einem 1 -Pegel verbindet er die Adreßleitungen 10' mit den Adreßleitungen 10''.Each signal on one of the lines described can assume one of two levels 1 or 0. The writing in the frame buffer 3 and the line buffer 24 takes place when on WR Input is at an O level. The image repetition memory 3 is read out when an O level is present at the RD input. is present. Switch 16 is closed when a 0 level is present at its control input, and is open at a 1 level. The switch 17 connects the address lines 10 'to the address bus 10 at a 0 level, and connects the address lines 10' to the address lines 10 '' at a 1 level.

Die Ausgänge 1,2,3 des Adreßdekoders 15 weisen bei den Betriebszuständen A,B,C die Pegel 0,0,1 bzw. 0,1,0 bzw. 1,0,0 auf.The outputs 1, 2, 3 of the address decoder 15 have the levels 0.0.1, 0.1.0 and 1.0.0 in the operating states A, B, C.

Im Betriebszustand A wird das Schreibsignal von der Steuerleitung 11'' über das ODER-Glied 34 nur an die Bildsteuereinheit 6 durchgeschaltet, während es zum Bildwiederholspeicher 3 durch das ODER-Glied 35 gesperrt wird.In operating state A, the write signal from the control line 11 ″ is only switched through to the image control unit 6 via the OR gate 34, while it is blocked by the OR gate 35 to the image repetition memory 3.

Im Betriebszustand B werden das.Lese-bzw. Schreibsignal von der zweiten Speicherzugriffssteuerung 18 über die ODER-glieder 36,37 an den Bildwiederholspeicher 3 und die Bildsteuereinheit 6 durchgeschaltet.In operating state B, the read or. Write signal from the second memory access controller 18 through the OR gates 36, 37 to the image repetition memory 3 and the image control unit 6.

Im Betriebszustand C hat das Schaltwerk 20 folgende Zustände: Das UND-Glied 31 schaltet ein von der Bildsteuereinheit 6 kommendes Speicherzugriffs-Anforderungssignal an die erste Speicherzugriffssteuereinheit durch. Das ODER-Glied 35 und das UND-Glied 33 schaltet ein Schreibsignal von der Steuerleitung 11'' zum Bildwiederholspeicher 3 und zur Bildsteuereinheit 6 durch. Die ODER-Glieder 36,37 sperren jeweils ein von der zweiten Speicherzugriffssteuerung 18 kommendes Schreib-bzw. Lesesignal.In the operating state C, the switching mechanism 20 has the following states: The AND gate 31 switches through a memory access request signal coming from the image control unit 6 to the first memory access control unit. The OR gate 35 and the AND gate 33 connect a write signal from the control line 11 ″ to the image repetition memory 3 and to the image control unit 6. The OR gates 36, 37 each block a write or write message coming from the second memory access controller 18. Read signal.

Im folgenden sind die Verfahrensschritte, die in die Betriebsart C führen, beispielhaft beschrieben. über die Leitung 11' wird der Adreßdekoder 15 von der Funktionssteuereinheit 1 aktiviert. Daraufhin wird ein auf dem Adreßbus 10 anliegendes Datenwort dekodiert. Dieses Datenwort bestimmt die Ausgangspegel des Adreßdekoders 15. Beim nächsten Taktsignal des Systemtakts auf der Leitung 29 werden die Ausgangspegel des Adreßdekoders 15 vom FF26 und FF 27 übernommen. Beim nächsten Taktsignal des Synchronisiertaktes, d.h. wenn ein Bildzyklus beendet ist, werden die Ausgangspegel des FF26 über FF28 weitergeschaltet. Am UND-Glied 31 liegt damit ein 1-Pegel. Somit wird ein Zeilenanfangssignal auf der Leitung 39 durchgeschaltet. Das Zeilenanfangssignal erfolgt zu Beginn des . Zeilenhinlaufs eines Bildzyklus. Es bewirkt eine Speicheranforderung für einen direkten Speicherzugriff auf den Systemspeicher 22. Die erste Speicherzugriffssteuerung gibt daraufhin die erste Speicheradresse des Bildwiederholungsspeichers auf dem.Adreßbus 10 aus. Sobald ein Schreibsignal auf der Steuerleitung 11'' erfolgt, wird das auf dem Datenbus.9 anliegende Datenwort in den ersten Speicherplatz und in den ersten Zeilenpuffer 24 eingeschrieben, während aus dem zweiten Zeilenpuffer 25 ausgelesen wird. Beim nächsten Zeilenanfangssignal wird in die nächsten Speicherplätze des Bildwiederholspeichers 3 eingeschrieben, während der erste Zeilenpuffer 24 überschrieben wird, nachdem sein Inhalt in den zweiten Zeilenpuffer umgeladen wurde. Zu Ende der letzten Zeile, d.h. am Ende des Bildzyklus, ist somit der gesamte Bildwiederholspeicher 3 überschrieben. Die Bildsteuereinheit 6 erzeugt dann ein Synchronisiersignal, welches das FF28 taktet, so daß an dessen Ausgängen neue Pegel anliegen.The method steps leading to operating mode C are described below by way of example. The address decoder 15 is activated by the function control unit 1 via the line 11 '. A data word on address bus 10 is then decoded. This data word determines the output levels of the address decoder 15. At the next clock signal of the system clock on line 29, the output levels of the address decoder 15 are taken over by the FF26 and FF 27. At the next clock signal of the Synchronization clock, ie when a picture cycle is finished, the output levels of the FF26 are switched on via FF28. There is therefore a 1 level at the AND gate 31. Thus, a line start signal on line 39 is switched through. The line start signal occurs at the beginning of the. Line scrolling of a picture cycle. It causes a memory request for direct memory access to the system memory 22. The first memory access controller then outputs the first memory address of the image repetition memory on the address bus 10. As soon as a write signal occurs on the control line 11 ″, the data word present on the data bus 9 is written into the first memory location and into the first line buffer 24 while reading out from the second line buffer 25. The next line start signal is written into the next memory locations of the frame buffer 3, while the first line buffer 24 is overwritten after its contents have been reloaded into the second line buffer. At the end of the last line, ie at the end of the picture cycle, the entire picture repetition memory 3 is thus overwritten. The image control unit 6 then generates a synchronizing signal which clocks the FF28, so that new levels are present at its outputs.

In den folgenden Abschnitten wird der Aufbau des Schaltwerkes beschrieben. Das Schaltwerk 20 weist zwei FF 26,27 auf, welche über eine Leitung 29 mit dem Systemtakt getaktet werden. Ein drittes Flipflop 28 wird über die Leitung 30 getaktet, welche mit der Bildsteuereinhait 6 und der Speicherzugriffssteuerung 18 verbunden ist, und auf welcher der Synchronisiertakt anliegt. Der Synchronisiertakt besteht aus einem Signal, das jeweils nach einem Bildzyklus erzeugt wird.The structure of the rear derailleur is described in the following sections. The switching mechanism 20 has two FF 26, 27, which are clocked with the system clock via a line 29. A third flip-flop 28 is clocked via line 30, which is connected to image control unit 6 and memory access control 18 and on which the synchronization clock is applied. The synchronization clock consists of a signal that is generated after each image cycle.

Der erste Ausgang des Adreßdekoders 15 wird mit dem S-Ausgang des FF 26 verbunden. Jeweils einer der beiden anderen Ausgänge des Adreßdekoders 15 wird mit jeweils einem Eingang des FF 27 verbunden. Der Ausgang des FF 26 wird mit dem S-Eingang des FF 28 und der komplementäre Ausgang des FF 26 wird mit dem R-Eingang des FF 28 verbunden. Der nichtinvertierende Ausgang des FF 28 wird auf den R-Eingang des FF 26 zurückgekoppelt. Der invertierende Ausgang des FF 27 wird mit dem ODER-Glied 34 und einem UND-Glied 32 verbunden. Von der Bildsteuereinheit 6 führt eine Leitung 39 zum UND-Glied 31 und zur Speicherzugriffssteuerung 18, auf welcher ein Signal ausgegeben wird, wenn 'eine Zeile eines Bildzyklus dargestellt wird (Zeilenanfangssignal). Es bedeutet, daß ein.Zugriff auf den Bildwiederholspeicher 3 oder den Systemspeicher 22 gewünscht wird (Speicherzugriffsanforderungssignal).The first output of the address decoder 15 is connected to the S output of the FF 26. One of the two other outputs of the address decoder 15 is connected to an input of the FF 27. The output of FF 26 is connected to the S input of FF 28 and the complementary output of FF 26 is connected to the R input of FF 28. The non-inverting output of FF 28 is fed back to the R input of FF 26. The inverting output of the FF 27 is connected to the OR gate 34 and an AND gate 32. A line 39 leads from the image control unit 6 to the AND gate 31 and to the memory access control 18, on which a signal is output when a line of an image cycle is displayed (line start signal). It means that an access to the refresh memory 3 or the system memory 22 is desired (memory access request signal).

Die Eingänge des UND-Gliedes 32 werden mit den Ausgängen 32 der FF 27 und 28 verbunden. Der Ausgang des UND-Gliedes 32 wird mit dem Schalter 16, dem Wechselschalter 17 und dem Inverter 38 verbunden. Der Ausgang des Inverters 38 wird mit den ODER-Gliedern 36 und 37 verbunden. Der RD-Ausgang der Speicherzugriffssteuerung 18 wird mit dem ODER-Glied 37 verbunden. Der WR-Ausgang der Speicherzugriffssteuerung 18 wird mit dem ODER-Glied 36 verbunden. Der Ausgang des ODER-Gliedes 36 wird mit dem RD-Eingang des Bildwiederholspeichers 3 verbunden- Der Ausgang des ODER-Gliedes 37 wird mit dem UND-Glied 33 verbunden. Der Ausgang des UND-Gliedes 3-3 wird mit dem WR-Eingang der Bildsteuereinheit 6 verbunden. Der negierende Ausgang des FF 28 wird mit dem ODER-Glied 35 verbunden. Der negierende Ausgang des FF 27 wird mit dem ODER-Glied 34 verbunden. Die Ausgänge der ODER-Glieder 34,35 werden mit dem UND-Glied 33 verbunden. Die Steuerleitung 11'' wird mit den ODER-Gliedern 34,35 verbunden. Der nichtinvertierende Ausgang des FF 28 und die Leitung 29 werden mit dem UND-Glied 31 verbunden. Dessen Ausgang ist mit dem Eingang der ersten Speicherzugriffssteuerung verbunden.The inputs of the AND gate 32 are connected to the outputs 32 of the FF 27 and 28. The output of the AND gate 32 is connected to the switch 16, the changeover switch 17 and the inverter 38. The output of inverter 38 is connected to OR gates 36 and 37. The RD Output of the memory access control 18 is connected to the OR gate 37. The WR Output of the memory access control 18 is connected to the OR gate 36. The output of the OR gate 36 is connected to the RD input of the frame buffer 3. The output of the OR gate 37 is connected to the AND Member 33 connected. The output of the AND gate 3-3 is connected to the WR input of the image control unit 6. The negating output of the FF 28 is connected to the OR gate 35. The negating output of the FF 27 is connected to the OR gate 34. The outputs of the OR gates 34, 35 become the AND gate 33 connected. The control line 11 ″ is connected to the OR gates 34, 35. The non-inverting output of the FF 28 and the line 29 are connected to the AND gate 31. Its output is connected to the input of the first memory access control.

Claims (1)

Datensichtgerät mit einem Bildwiederholspeicher, in welchem die darzustellenden Zeichen in binär codierter Form gespeichert sind und in welchem von einer externen Datenquelle unter Steuerung einer Speicherzugriffssteuerung Daten einschreibbar sind, mit einer Bildsteuereinheit, welche die zeichenrichtige Darstellung auf dem Bildschirm steuert, mit zwei als Taktschnittstelle ausgebildeten Zeilenpuffern, über welche die Zeichen vom Bildwiederholspeicher zur Bildsteuereinheit geführt werden, wobei ein Zeilenpuffer jeweils alle Zeichen einer anzuzeigenden Zeile aufnimmt, wobei jeweils einer der Zeilenpuffer mit dem Bildwiederholspeicher und der andere Zeilenpuffer mit der Bildsteuereinheit verbindbar istund wobei die Bildsteuereinheit die beiden Zeilenpuffer so steuert, daß gleichzeitig mit der Darstellung des Inhalts des einen Zeilenpuffers auf dem Bildschirm der andere Zeilenpuffer vom Bildwiederholspeicher mit den im folgenden darzustellenden Zeichen geladen wird, dadurch ge- kennzeichnet, daß von der Bildsteuereinheit (6) zu Beginn aller Zeilenhinläufe (40) eines Bildzyklus ein Anforderungssignal an die Speicherzugriffssteuerung (1) gegeben wird, daß daraufhin an den Bildwiederholspeicher (3) und einen der Zeilenpuffer (24,25) ein Signal zum Einschreiben von Daten von der externen Datenquelle unter Steuerung der Funktionssteuereinheit (1) gegeben wird, daß während des Zeilenhinlaufs(40) gleichzeitig Daten in den Bildwiederholspeicher (3) und einen der Zeilenpuffer (24,25) eingeschrieben werden, und daß die Bildsteuereinheit (6) am Ende eines Bildzyklus ein Synchronisiersignal an die Funktionssteuereinheit (1) abgibt, welches das Einschreiben der Daten beendet.Data display device with an image repetition memory in which the characters to be displayed are stored in binary-coded form and in which data can be written from an external data source under the control of a memory access controller, with an image control unit which controls the correct representation of the characters on the screen, with two line buffers designed as a clock interface , via which the characters are passed from the image repetition memory to the image control unit, one line buffer in each case holding all the characters of a line to be displayed, one of the line buffers being connectable to the image repetition memory and the other line buffer being connectable to the image control unit, and the image control unit controlling the two line buffers in such a way that at the same time as the content of the one line buffer is displayed on the screen, the other line buffer is loaded from the image repetition memory with the characters to be shown below, characterized by t that the image control unit (6) sends a request signal to the memory access controller (1) at the beginning of all line runs (40) of a picture cycle, and then to the image repetition memory (3) and one of the line buffers (24, 25) a signal for writing of data from the external data source under control of the function control unit (1) is given that during the line scrolling (40) simultaneously Data are written into the image repetition memory (3) and one of the line buffers (24, 25), and that the image control unit (6) outputs a synchronization signal to the function control unit (1) at the end of an image cycle, which ends the writing of the data.
EP82108854A 1981-09-30 1982-09-24 Method for data storage in an image refresh memory of a vdu Expired EP0080043B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AT82108854T ATE31370T1 (en) 1981-09-30 1982-09-24 METHOD OF WRITING DATA INTO A REFRESH MEMORY OF A DISPLAY DEVICE.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3138930 1981-09-30
DE3138930A DE3138930C2 (en) 1981-09-30 1981-09-30 Data display device

Publications (3)

Publication Number Publication Date
EP0080043A2 true EP0080043A2 (en) 1983-06-01
EP0080043A3 EP0080043A3 (en) 1985-07-03
EP0080043B1 EP0080043B1 (en) 1987-12-09

Family

ID=6143067

Family Applications (1)

Application Number Title Priority Date Filing Date
EP82108854A Expired EP0080043B1 (en) 1981-09-30 1982-09-24 Method for data storage in an image refresh memory of a vdu

Country Status (4)

Country Link
US (1) US4970501A (en)
EP (1) EP0080043B1 (en)
AT (1) ATE31370T1 (en)
DE (1) DE3138930C2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0132562A2 (en) * 1983-07-18 1985-02-13 International Business Machines Corporation Composite display system
EP0148659A2 (en) * 1983-11-25 1985-07-17 Sony Corporation A video display control circuit
EP0482678A2 (en) * 1984-07-23 1992-04-29 Texas Instruments Incorporated Video system controller with a row address override circuit
FR2669448A1 (en) * 1990-11-19 1992-05-22 Bull Sa TERMINAL ARCHITECTURE AND MANAGEMENT CIRCUIT.

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3319944A1 (en) * 1983-06-01 1984-12-06 Siemens AG, 1000 Berlin und 8000 München Device for the read/write operation of a frame buffer
DE3838827A1 (en) * 1988-11-17 1990-05-23 Thomson Brandt Gmbh IMAGE PLAYBACK SYSTEM
JPH03116194A (en) * 1989-09-29 1991-05-17 Mitsubishi Electric Corp Display controller
FR2664999B1 (en) * 1990-07-23 1992-09-18 Bull Sa DATA OUTPUT INPUT DEVICE FOR DISPLAYING INFORMATION AND METHOD USED BY SUCH A DEVICE.
WO1993020513A1 (en) * 1992-04-07 1993-10-14 Chips And Technologies, Inc. Method and apparatus for performing run length tagging for increased bandwidth in dynamic data repetitive memory systems
US20020140818A1 (en) * 2001-04-02 2002-10-03 Pelco System and method for generating raster video test patterns

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4156904A (en) * 1976-08-25 1979-05-29 Hitachi, Ltd. Computer systems having a common memory shared between a central processor and a CRT display
DE3026225A1 (en) * 1980-07-10 1982-02-04 Siemens AG, 1000 Berlin und 8000 München Visual display system for alpha numeric data - utilises buffer storage between character memory and display control unit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4117469A (en) * 1976-12-20 1978-09-26 Levine Michael R Computer assisted display processor having memory sharing by the computer and the processor
US4177462A (en) * 1976-12-30 1979-12-04 Umtech, Inc. Computer control of television receiver display
US4146877A (en) * 1977-05-26 1979-03-27 Zimmer Edward F Character generator for video display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4156904A (en) * 1976-08-25 1979-05-29 Hitachi, Ltd. Computer systems having a common memory shared between a central processor and a CRT display
DE3026225A1 (en) * 1980-07-10 1982-02-04 Siemens AG, 1000 Berlin und 8000 München Visual display system for alpha numeric data - utilises buffer storage between character memory and display control unit

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ELECTRONIC DESIGN, Band 28, Nr.17, August 1980, Seiten 123-127, ROCHELLE PARK, (US). R. DAVIES: "Refresh graphics peripheral configures to the host system".* Figur 1 ; Seite 123 - Seite 124, Zeile 6 * *
ELECTRONIC DESIGN, Band 29, Nr. 9, April 1981, Seiten 131-138, WASECA, MN, (US). T. ROSSL: "Low-cost CRT control does more with less" * Figuren 1-3, 5 ; Seiten 133-134 * *
ELECTRONICS, Band 52, Nr. 14, Juli 1979, Seiten 136-139, NEW YORK, (US). L. TROTTIER et al.: "Transparent memory ends conflicts over CRT control" * Seite 139 ; Figuren 1-4 * *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0132562A2 (en) * 1983-07-18 1985-02-13 International Business Machines Corporation Composite display system
EP0132562A3 (en) * 1983-07-18 1989-07-26 International Business Machines Corporation Composite display system
EP0148659A2 (en) * 1983-11-25 1985-07-17 Sony Corporation A video display control circuit
EP0148659A3 (en) * 1983-11-25 1989-10-25 Sony Corporation A video display control circuit
EP0482678A2 (en) * 1984-07-23 1992-04-29 Texas Instruments Incorporated Video system controller with a row address override circuit
EP0482678A3 (en) * 1984-07-23 1992-09-16 Texas Instruments Incorporated Video system controller with a row address override circuit
FR2669448A1 (en) * 1990-11-19 1992-05-22 Bull Sa TERMINAL ARCHITECTURE AND MANAGEMENT CIRCUIT.
EP0487400A1 (en) * 1990-11-19 1992-05-27 Bull S.A. Terminal architecture and control circuit
US5799202A (en) * 1990-11-19 1998-08-25 Rongione; Eric Video terminal architecture without dedicated memory

Also Published As

Publication number Publication date
US4970501A (en) 1990-11-13
DE3138930C2 (en) 1985-11-07
ATE31370T1 (en) 1987-12-15
EP0080043A3 (en) 1985-07-03
DE3138930A1 (en) 1983-04-14
EP0080043B1 (en) 1987-12-09

Similar Documents

Publication Publication Date Title
DE3687358T2 (en) IMAGE BUFFER WITH VARIABLE ACCESS.
DE60103965T2 (en) Updating raster images in a display device with a frame buffer
DE3909896C2 (en)
DE3789133T2 (en) Interface for a monitor with high resolution and related interface method.
DE68926571T2 (en) EFFECTIVE METHOD FOR UPDATING A TIME INTERLOCKING WORKING SINGLE-GATE Z-BUFFER
DE2659189B2 (en) Display device
DE3851285T2 (en) Display control system.
DE2261141C3 (en) Device for the graphic representation of data contained in a computer
DE69016697T2 (en) Video random access memory.
DE3022118A1 (en) SIGN DRIVER / GRAPHIC DISPLAY DEVICE
EP0080043B1 (en) Method for data storage in an image refresh memory of a vdu
DE69215155T2 (en) Device with fast copying between raster buffers in a display system with double buffer memories
DE2432608A1 (en) MEMORY ARRANGEMENT FOR DATA PROCESSING DEVICES
DE1816029C3 (en) Circuit arrangement for the parallel displacement of alphanumeric characters appearing along a line on the screen of a cathode ray tube
DE1901813A1 (en) Computer-controlled screen device with light pen
DE3786609T2 (en) IMAGE PROCESSING DEVICE.
DE69802041T2 (en) Graphic processing device and method
DE3685857T2 (en) PLASMA DISPLAY DISPLAY SYSTEMS.
DE69031361T2 (en) Clock signal generator system
DE3915562C1 (en)
DE2019172C3 (en) Image display device
DE3810232C2 (en)
DE3842100C2 (en) Control method for a cache system
DE68920353T2 (en) Graphic display system for cutting out a drawing file.
DE3908503A1 (en) SIGN DISPLAY DEVICE

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): AT BE CH FR GB IT LI NL SE

17P Request for examination filed

Effective date: 19841217

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Designated state(s): AT BE CH FR GB IT LI NL SE

17Q First examination report despatched

Effective date: 19870326

R17C First examination report despatched (corrected)

Effective date: 19870407

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT BE CH FR GB IT LI NL SE

REF Corresponds to:

Ref document number: 31370

Country of ref document: AT

Date of ref document: 19871215

Kind code of ref document: T

ET Fr: translation filed
ITF It: translation for a ep patent filed

Owner name: STUDIO JAUMANN

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Effective date: 19890924

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Effective date: 19890925

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Effective date: 19890930

Ref country code: CH

Effective date: 19890930

Ref country code: BE

Effective date: 19890930

BERE Be: lapsed

Owner name: SIEMENS A.G. BERLIN UND MUNCHEN

Effective date: 19890930

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Effective date: 19900401

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee
REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19900816

Year of fee payment: 9

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19900925

Year of fee payment: 9

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19910924

GBPC Gb: european patent ceased through non-payment of renewal fee
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Effective date: 19920529

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

EUG Se: european patent has lapsed

Ref document number: 82108854.9

Effective date: 19900521