EP0000545A1 - Method for forming a semiconducter device with self-alignment - Google Patents

Method for forming a semiconducter device with self-alignment Download PDF

Info

Publication number
EP0000545A1
EP0000545A1 EP78100443A EP78100443A EP0000545A1 EP 0000545 A1 EP0000545 A1 EP 0000545A1 EP 78100443 A EP78100443 A EP 78100443A EP 78100443 A EP78100443 A EP 78100443A EP 0000545 A1 EP0000545 A1 EP 0000545A1
Authority
EP
European Patent Office
Prior art keywords
layer
semiconductor
semiconductor body
regions
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP78100443A
Other languages
German (de)
French (fr)
Other versions
EP0000545B1 (en
Inventor
Chakrapani Gajanan Jambotkar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of EP0000545A1 publication Critical patent/EP0000545A1/en
Application granted granted Critical
Publication of EP0000545B1 publication Critical patent/EP0000545B1/en
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen

Definitions

  • the invention relates to a method for producing a semiconductor arrangement of the type specified in the preamble of claim 1.
  • a preferred field of application of this method is the production of insulating layer field-effect transistor structures which are equipped with so-called self-aligned gate electrodes.
  • Such field effect transistors with a self-aligned gate are already known per se.
  • the associated conventional manufacturing methods use a mask made of a high temperature-resistant material, ie a material that is able to withstand high temperatures in the order of magnitude of 1000 ° C. and higher, for masking during the formation of the source and drain regions.
  • This masking layer may, for example, be made of silicon, as described for the processes described in US Pat. Nos. 3,475,234 and 3,544,399, using polycrystalline silicon as the masking material which remains in the gate area for the final formation of the gate electrode. Since such structures are insulated-layer field-effect transistors, is still a layer of an insulating material, e.g. B. from silicon dioxide, be present under the silicon-containing masking layer.
  • the high temperature resistant material itself can already be an insulating material, e.g. B. silicon nitride, which remains as a gate dielectric in the gate region.
  • the high temperature resistant material z. B. silicon nitride or a double layer of silicon nitride over silicon dioxide, for edge definition of the source and drain regions adjacent to the gate region; it remains as a thin gate dielectric in the final field effect transistor structure.
  • a thick oxide layer is thermally grown over the source and drain, the silicon nitride layer present in the gate region serving as an oxidation-inhibiting mask to prevent the thickness of the thin gate insulating layer from increasing.
  • a conductive gate electrode is formed in the gate area, the thin silicon nitride layer or, after its removal, another thin insulating layer also serving to delimit the area provided as the gate area.
  • the dopants can first be introduced by diffusion or ion implantation in such a way that very flat surface areas of the appropriate conductivity type form, which is followed by a so-called driving-in step to be carried out at high temperatures, through which the source and drain are driven deeper into the semiconductor body.
  • driving-in step to be carried out at high temperatures, through which the source and drain are driven deeper into the semiconductor body.
  • the doping atoms migrate to a certain extent below the gate masking layer. As a result, there was nevertheless an overlap of the gate with the source and drain and the resulting disadvantageous consequences.
  • the invention achieves the object of specifying a method for producing a semiconductor arrangement, in particular an insulating layer field-effect transistor structure, which is improved with respect to the overlap-free self-adjustment of doping regions relative to a surface layer, in which the overlap-free self-adjustment also occurs at relatively deep in doping regions reaching the semiconductor body can be achieved.
  • buried areas completely enclosed by the material of the semiconductor body are first formed in the mutual arrangement defined by the masking layer on the semiconductor surface by means of ion implantation, whereupon a subsequent heat treatment brings about a targeted expansion of the dopants present in the buried areas until the semiconductor surface is reached.
  • the channel region is always exactly and completely covered by the gate electrode, but on the other hand that there is no gate overlap with the source and drain regions formed in this way.
  • FIG. 1 shows a semiconductor body or a substrate 10 of the P conductivity type, the specific resistance value of which is approximately 0.1 to 10 cm and on which an approximately 900 nm thick silicon dioxide layer 11 is formed.
  • This layer 11 can be produced in a conventional manner by thermal oxidation or deposited in another way, e.g. B. by vapor deposition or sputtering.
  • An opening 12 is produced in the layer 11 using conventional photolithography and etching methods, so that the structure shown in FIG. 1 results.
  • a thin layer 13 of silicon dioxide with a thickness of approximately 50 nm is then allowed to grow in the area of the opening 12, preferably thermally.
  • a silicon layer 14 is applied over this by means of conventional methods for depositing silicon, for example described in US Pat. No. 3,424,629. This process step is carried out at a temperature on the order of 500 to 900 ° C and usually at atmospheric pressure.
  • the silicon layer 14 is a polycrystalline structure since it is based on the Silicon dioxide layers 11 and 13 is formed.
  • the thickness of the layer 14 is approximately 900 nm.
  • an approximately 80 nm thick silicon dioxide layer 15 is produced in a conventional manner per se, but preferably by thermal oxidation of a part of the surface of the silicon layer 14.
  • the regions 18 and 19 buried in the semiconductor body 10 are then formed by means of ion implantation in accordance with FIG. 4.
  • N-type dopants e.g. B. phosphorus
  • the implantation step can be carried out either directly through the unmasked, relatively thin silicon dioxide layer 13 or, as shown in FIG. 4, after the silicon dioxide layer 13 not covered by the silicon layer 14 'has been removed beforehand.
  • the one below the mask is in the form of silicon layer 14 'arranged silicon dioxide layer designated 13'.
  • a conventional etching process e.g. B. can be used using a buffered hydrofluoric acid.
  • the silicon dioxide layer 15 will also be removed, while the layer 11, which is considerably thicker in comparison, remains essentially unchanged.
  • the ion implantation must be carried out with sufficient beam dosing and energy that the concentration distribution for the buried regions 18 and 19 results in the following aspects.
  • the same heat treatment is intended to ensure that regions 18 and 19 also move upwards expand in the direction of the surface of the semiconductor body 10 so that they just adjoin the silicon gate electrode laterally on the semiconductor surface.
  • FIG. 8A shows the concentration distribution of the N-doping impurities for the regions 18 and 19 along the section line 8A-8A shown in FIG. 4.
  • the regions 18 and 19 are originally regions which are completely enclosed in the P-conducting semiconductor body 10 generated, with a peak concentration at about 0.5 pm from the semiconductor surface.
  • the implantation step that can be used to form these areas 18 and 19 with the concentration profile shown can be carried out using conventional devices and methods, such as are described, for example, in US Pat. No. 3,756,862. For example, taking 31p + ions, an energy value of 400 keV and a dosage of approximately 10 16 ions / cm 2 is appropriate.
  • the implantation also forms a dopant distribution similar to the shape shown in FIG. 8A in the silicon layer region 14 ′. As a result, the layer 14 'is desirably provided with a low sheet resistance.
  • a so-called diffusion or driving-in step is carried out at a temperature of approximately 950 ° C. in a conventional oxidizing atmosphere, such as, for example, B. steam, performed to bring the source and drain regions 18 and 19 into the form shown in FIG. 5.
  • a conventional oxidizing atmosphere such as, for example, B. steam
  • the final dopant distribution for the source and drain regions 18 and 19 along the section line 8B-8B shown in FIG. 5 is shown in FIG. 8B.
  • a silicon dioxide layer 40 is formed over the semiconductor body 10 as well as over the polycrystalline silicon gate electrode 14 '.
  • the source and drain region edges next to it due to the subsequent diffusion or heat treatment step their downward expansion to the same extent can also be extended upward so that their intersections 22 and 23 (in FIG. 5) are practically exactly aligned with the corresponding edges 24 and 25 of the silicon gate electrode 14 'with regard to their lateral adjustment.
  • the preliminary ion implantation step according to FIG. 8A has such a distribution that, following the diffusion or heat treatment, the final impurity concentration on the surface of regions 18 and 19 (point 26 in FIG. 8B) is somewhat higher than the basic doping (point 27 8B) of the silicon semiconductor body 10.
  • openings 31, 32 and 28 are then produced in the silicon dioxide layer 40 as contact openings for source, drain and the gate electrode.
  • the source and drain regions have a relatively low surface concentration of phosphorus. It is therefore advantageous to in each case in these contact openings a flat implantation of the dopants causing N-type conduction, z.
  • the areas designated in Fig. 6 with 29, 30 and 34 be formed. These areas have a high surface concentration of the N conductivity type in the order of 10 21 atoms / cm 3, cf. in addition the concentration profile shown in FIG. 8C for the relationships shown in FIG. 6, and in particular the point 33 in FIG. 8C.
  • N + conductive connection regions 29, 30 and 34 can be produced in a conventional manner by introducing dopants. However, it is preferable to implant these areas by implanting N-type ions, e.g. B. phosphorus, using the method described above with an energy of about 40 keV and a dosage of about 10 16 ions / cm 2 . 7, the contact and connection metallization in the form of the connections 35, 36 and 37 for the source, drain and the silicon gate is formed in a conventional manner. This metallization can be completely conventional in the usual way with such integrated FET circuits, e.g. B. made of aluminum.
  • N-type ions e.g. B. phosphorus
  • the invention is not restricted to this but can also be applied to other self-aligned gate designs.
  • the masking layer required to ensure the self-alignment of the thin gate insulating layer consists of a material which does not melt or decompose in any other way at the diffusion temperatures of the order of 1000 ° C. or greater that are used.
  • Such other possibilities include, for example, self-aligned field effect transistors with a silicon nitride gate technology, in which a thin layer made of silicon nitride for self-aligning formation of the source and drain regions relative to the thin gate insulating layer.
  • high-temperature-resistant metals, eg. B. use molybdenum, tungsten or tantalum instead of the silicon described in the present embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

Bei einem Verfahren zur Herstellung einer Halbleiteranordnung mit verbesserter Selbstjustierung, insbesondere einer Isolierschicht- Feldeffekttransistorstrucktur mit selbstjustierter Gate-Elektrode, werden zur Erzielung von möglichst exakt selbstijustierten Dotierungsgebieten mit gleichwohl relativ grosser Eindringtiefe die Dotierungsgebiete zunächst mittels lonenimplantation als vergrabene Gebiete (18, 19) im Halbleiterkörper (10) in der durch eine Maskierung bestimmten gegenseitigen Anordnung gebildet. Durch eine nachfolgende Wärmebehandlung wird die gewünschte Ausdehnung der so gebildeten vergrabenen Gebiete bis zum Erreichen der Halbleiteroberfläche herbeigeführt.In a method for producing a semiconductor arrangement with improved self-alignment, in particular an insulating layer field-effect transistor structure with a self-aligned gate electrode, the doping areas are first of all achieved by means of ion implantation as buried areas (18, 19) in the semiconductor body by means of ion implantation in order to achieve doping areas that are as precisely self-adjusted as possible but nevertheless have a relatively large penetration depth (10) formed in the mutual arrangement determined by masking. The desired expansion of the buried regions thus formed is brought about by subsequent heat treatment until the semiconductor surface is reached.

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung der im Oberbegriff des Patentanspruchs 1 angegebenen Art. Bevorzugtes Anwendungsgebiet dieses Verfahrens ist die Herstellung von Isolierschicht-Feldeffekttransistorstrukturen, die mit sog. selbstjustierten Gate-Elektroden ausgestattet sind.The invention relates to a method for producing a semiconductor arrangement of the type specified in the preamble of claim 1. A preferred field of application of this method is the production of insulating layer field-effect transistor structures which are equipped with so-called self-aligned gate electrodes.

Derartige Feldeffekttransistoren mit selbstjustiertem Gate sind an sich bereits bekannt. Die zugehörigen konventionellen Herstellungsverfahren verwenden für die Maskierung während der Ausbildung der Source- und Draingebiete eine Maske aus einem hochtemperaturfesten Material, d.h. einem Material, das in der Lage ist, hohe Temperaturen in der Größenordnung von 1000° C und höher auszuhalten. Diese Maskierungsschicht kann beispielsweise aus Silicium bestehen, wie für die in den US-Patentschriften 3 475 234 und 3 544 399 behandelten Verfahren beschrieben ist, wobei polykristallines Silicium als Maskierungsmaterial benutzt wird, das im Gate- Bereich zur letzlichen Bildung der Gate-Elektrode verbleibt. Da es sich bei solchen Strukturen um Isolierschicht-Feldeffekttransistoren handelt, wird stets noch eine Schicht aus einem isolierenden Material, z. B. aus Siliciumdioxid, unter der Silicium enthaltenden Maskierungsschicht vorhanden sein.Such field effect transistors with a self-aligned gate are already known per se. The associated conventional manufacturing methods use a mask made of a high temperature-resistant material, ie a material that is able to withstand high temperatures in the order of magnitude of 1000 ° C. and higher, for masking during the formation of the source and drain regions. This masking layer may, for example, be made of silicon, as described for the processes described in US Pat. Nos. 3,475,234 and 3,544,399, using polycrystalline silicon as the masking material which remains in the gate area for the final formation of the gate electrode. Since such structures are insulated-layer field-effect transistors, is still a layer of an insulating material, e.g. B. from silicon dioxide, be present under the silicon-containing masking layer.

Andererseits kann das hochtemperaturfeste Material selbst bereits ein isolierendes Material sein, z. B. Siliciumnitrid, das als Gate-Dielektrikum im Gate-Bereich verbleibt. Zugehörige Verfahren dieser Art sind in der US-Patentschrift 3 544 858 behandelt. Dabei dient das hochtemperaturfeste Material, z. B. Siliciumnitrid oder eine Doppelschicht aus Siliciumnitrid über Siliciumdioxid, zur Kantendefinition der an den Gate-Bereich angrenzenden Source- und Draingebiete; es verbleibt dabei als dünnes Gate-Dielektrikum in der endgültigen Feldeffekttransistorstruktur. Dazu läßt man thermisch eine dicke Oxidschicht über Source und Drain aufwachsen, wobei die im Gatebereich vorhandene Siliciumnitridschicht als oxydationshemmende Maskierung zur Verhinderung einer Dickenzunahme der dünnen Gate-Isolierschicht dient. Schließlich wird eine leitfähige Gate-Elektrode im Gatebereich gebildet, wobei die dünne Siliciumnitridschicht oder nach deren Entfernung eine andere dünne Isolierschicht weiterhin zur Abgrenzung des als Gate- bereich vorgesehenen Gebietes dient.On the other hand, the high temperature resistant material itself can already be an insulating material, e.g. B. silicon nitride, which remains as a gate dielectric in the gate region. Associated methods of this type are discussed in U.S. Patent No. 3,444,858. The high temperature resistant material, z. B. silicon nitride or a double layer of silicon nitride over silicon dioxide, for edge definition of the source and drain regions adjacent to the gate region; it remains as a thin gate dielectric in the final field effect transistor structure. For this purpose, a thick oxide layer is thermally grown over the source and drain, the silicon nitride layer present in the gate region serving as an oxidation-inhibiting mask to prevent the thickness of the thin gate insulating layer from increasing. Finally, a conductive gate electrode is formed in the gate area, the thin silicon nitride layer or, after its removal, another thin insulating layer also serving to delimit the area provided as the gate area.

Der hauptsächliche Fortschritt bei einer derartigen Struktur mit aelbstjustiertem Gate bestand darin, daß dadurch eine verbesserte Positionierung der Gate-Elektrode und der Gate-Isolierschicht relativ zu den Source- und Draingebieten erzielt werden konnte. Vor Anwendung der selbstjustierten Gate-Strukturen mußte die Gate-Elektrode relativ zur zwischen Source und Drain wirksamen Kanallänge größer ausgelegt werden, d.h. zwischen der Gate-Elektrode und den Source- und Draingebieten lag eine zum Teil erhebliche Überlappung vor. Daraus resultierten unerwünschte Streukapazitäten in Form von Gate-Überlappungskapazitäten, die zu einer Verschlechterung der Frequenzeigenschaften bzw. der Schaltgeschwindigkeit solcher Feldeffekttransistorbauelemente in integrierten Schaltungen führten.The major advance in such a self-aligned gate structure has been that it has improved the positioning of the gate electrode and gate insulating layer relative to the source and drain regions. Before the self-aligned gate structures were used, the gate electrode had to be made larger relative to the channel length effective between the source and drain, ie there was a considerable overlap between the gate electrode and the source and drain regions in front. This resulted in undesired stray capacitances in the form of gate overlap capacitances, which led to a deterioration in the frequency properties or the switching speed of such field-effect transistor components in integrated circuits.

Obwohl die oben beschriebenen selbstjustierten Gate-Strukturen und die dazu gehörigen Verfahren bereits zu einer beträchtlichen Reduzierung der Gate-Überlappung und somit zu einer Verschnellerung der Schaltzeiten geführt haben, wurde das Problem der Gate-Überlappung der Source- und Draingebiete immer noch nicht völlig ausgeräumt. Dies lag in erster Linie an der verfahrensmäßigen Ausgestaltung, nach der die Bildung der Source-und Draingebiete trotz Vorsehung eines selbstjustierten Gates mittels eines Diffusionsschrittes erfolgte. Konventionell kann dieser Diffusionsschritt direkt durch Einbringung von Dotierungsstoffen für Source und Drain in den Halbleiterkörper in Anwesenheit der selbstjustierenden Gatemaskierung erfolgen. Alternativ können die Dotierungsstoffe zunächst durch Diffusion oder Ionenimplantation in einer Weise eingebracht werden, daß sich sehr flache Oberflächengebiete vom entsprechenden Leitungstyp bilden, woran sich ein bei hohen Temperaturen durchzuführender sog. Eintreibschritt anschließt, durch den Source und Drain tiefer in den Halbleiterkörper hineingetrieben werden. Im Verlaufe dieser Diffusions- bzw. Eintreibschritte kommt es natürlich auch bis zu einem gewissen Maße zu einer seitlichen Auswanderung der Dotierungsatome unterhalb der Gate-Maskierungsschicht. Im Ergebnis kam es damit dennoch zu einer Überlappung des Gates mit Source und Drain und den daraus sich ergebenden nachteiligen Konsequenzen.Although the self-aligned gate structures described above and the associated methods have already led to a considerable reduction in the gate overlap and thus to faster switching times, the problem of gate overlap of the source and drain regions has still not been completely eliminated. This was primarily due to the procedural design according to which the source and drain regions were formed by means of a diffusion step despite the provision of a self-aligned gate. Conventionally, this diffusion step can be carried out directly by introducing dopants for the source and drain into the semiconductor body in the presence of the self-adjusting gate masking. Alternatively, the dopants can first be introduced by diffusion or ion implantation in such a way that very flat surface areas of the appropriate conductivity type form, which is followed by a so-called driving-in step to be carried out at high temperatures, through which the source and drain are driven deeper into the semiconductor body. In the course of these diffusion or driving-in steps, of course, the doping atoms migrate to a certain extent below the gate masking layer. As a result, there was nevertheless an overlap of the gate with the source and drain and the resulting disadvantageous consequences.

Es wurde auch bereits im Stand der Technik, z. B. in der US-Patentschrift 3 472 712, angegeben, derartige selbstjustierte Isolierschicht-Feldeffekttransistoren unter Vermeidung jeglichen Diffusionsschrittes lediglich durch Einsatz einer Ionenimplantation herzustellen. Derartige Strukturen weisen sicherlich keine Gate-Uberlappungsprobleme auf. Die durch solche Verfahren hergestellten Strukturen sind aber insofern einer Beschränkung unterworfen, als ihre Source- und Draingebiete lediglich mit einer Tiefe von 200 bis 300 nm oder weniger in den Halbleiterkörper bzw. das Substrat hineinreichen. Als Folge daraus ergeben sich für die Source-und Draingebiete hohe Widerstandswerte, d.h. Schichtwiderstände in der Größenordnung von 50 Ω/□. Obgleich derartig hohe Schichtwiderstandswerte durchaus akzeptabel für manche diskrete Feldeffekttransistorfunktionen wie auch für einfachere integrierte Schaltungen sein können, sind bei komplexeren mit Feldeffekttransistoren aufgebauten integrierten Schaltungen, bei denen die Source-und Draingebiete oder deren Verlängerungen als Teil des Verbindungsnetzwerks benutzt werden, erheblich niedrigere Schichtwiderstände in der Größenordnung von 8 bis 10 Ω/□ erforderlich. Nach dem Stand der Technik wurden Source- und Draingebiete mit derartig niedrigem Schichtwiderstand durch eines der oben beschriebenen Diffusionsverfahren zur Bildung der Source- und Draingebiete mit einer Tiefenerstreckung im Substrat in der Größenordnung von 1000 nm erzeugt. Die Ausbildung von beispielsweise 1000 nm tief reichenden Source- und Draingebieten lediglich durch Ionenimplantation ohne anschließende Diffusionsbehandlung würde, soweit sie überhaupt möglich wäre, eine erheblich kompliziertere und hinsichtlich der Anzahl einzelner Ionenimplantationsschritte sowie der zugehörigen Wahl der Energie- und Dosierungswerte aufwendigere Verfahrensausgestaltung erfordern.It has also been used in the prior art, e.g. In US Pat. No. 3,472,712, for example, it is possible to produce such self-aligned insulating layer field-effect transistors by avoiding any diffusion step simply by using an ion implantation. Such structures certainly do not have any gate overlap problems. The structures produced by such methods are, however, subject to a restriction in that their source and drain regions only extend into the semiconductor body or the substrate with a depth of 200 to 300 nm or less. As a result, high resistance values result for the source and drain regions, i.e. Sheet resistances in the order of 50 Ω / □. Although such high layer resistance values can be quite acceptable for some discrete field effect transistor functions as well as for simpler integrated circuits, in the case of more complex integrated circuits constructed with field effect transistors, in which the source and drain regions or their extensions are used as part of the connection network, the layer resistances in the circuit are considerably lower The order of 8 to 10 Ω / □ is required. According to the prior art, source and drain regions with such a low sheet resistance were produced by one of the diffusion methods described above to form the source and drain regions with a depth extension in the substrate in the order of magnitude of 1000 nm. The formation of, for example, 1000 nm deep source and drain areas only by ion implantation without subsequent diffusion treatment would, as far as possible, require a considerably more complicated process design which is more complex in terms of the number of individual ion implantation steps and the associated choice of energy and dosage values.

Die Erfindung, wie sie in den Ansprüchen gekennzeichnet ist, löst die Aufgabe, ein hinsichtlich der überlappungsfreien Selbstjustierung von Dotierungsgebieten relativ zu einer Oberflächenschicht verbessertes Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere einer Isolierschicht-Feldeffekttransistorstruktur anzugeben, bei der die überlappungsfreie Selbstjustierung auch bei relativ tief in den Halbleiterkörper reichenden Dotierungsgebieten erreicht werden kann. Zusammengefaßt werden mittels Ionenimplantation zunächst vollständig vom Material des Halbleiterkörpers eingeschlossene vergrabene Gebiete in der durch die Maskierungschicht auf der Halbleiteroberfläche festgelegten gegenseitigen Anordnung gebildet, woraufhin durch eine nachfolgende Wärmebehandlung eine gezielte Ausdehnung der in den vergrabenen Gebieten vorhandenen Dotierungsstoffe bis zum Erreichen der Halbleiteroberfläche herbeigeführt wird. Für den Fall einer Isolierschicht-Feldeffekttransistorstruktur heißt das, daß Source und Drain zunächst als vergrabene Gebiete mittels Ionenimplantation innerhalb des Halbleiterkörpers dotiert werden und die nachfolgende Wärmebehandlung zur Ausdiffusion der Dotierungsstoffe gerade soweit geführt wird, daß die obere Randzone des zunächst vergrabenen Gebiets letzlich gerade die Halbleiteroberfläche erreicht. In diesem Fall ist einerseits gewährleistet, daß der Kanalbereich stets exakt und vollständig von der Gate-Elektrode bedeckt ist, daß andererseits aber keinerlei Gate-Uberlappung zu den derart ausgebildeten Source- und Draingebieten eintritt.The invention, as characterized in the claims, achieves the object of specifying a method for producing a semiconductor arrangement, in particular an insulating layer field-effect transistor structure, which is improved with respect to the overlap-free self-adjustment of doping regions relative to a surface layer, in which the overlap-free self-adjustment also occurs at relatively deep in doping regions reaching the semiconductor body can be achieved. In summary, buried areas completely enclosed by the material of the semiconductor body are first formed in the mutual arrangement defined by the masking layer on the semiconductor surface by means of ion implantation, whereupon a subsequent heat treatment brings about a targeted expansion of the dopants present in the buried areas until the semiconductor surface is reached. In the case of an insulating layer field-effect transistor structure, this means that the source and drain are first doped as buried regions by means of ion implantation within the semiconductor body and the subsequent heat treatment for diffusing out the dopants is carried out to such an extent that the upper edge zone of the initially buried region ultimately just the semiconductor surface reached. In this case, it is ensured on the one hand that the channel region is always exactly and completely covered by the gate electrode, but on the other hand that there is no gate overlap with the source and drain regions formed in this way.

Im folgenden wird die Erfindung anhand von lediglich einen Ausführungsweg darstellenden Zeichnungen näher erläutert.The invention is explained in more detail below with the aid of drawings which illustrate only one embodiment.

Es zeigen:

  • Fign. 1 - 7 schematische Querschnittsdarstellungen durch eine Feldeffekttransistorstruktur zur Erläuterung der Verfahrensabfolge im Rahmen vorliegender Erfindung, und
  • Fign. 8A - 8C verschiedene Dotierungsprofile über die Tiefe des Draingebietes, wie sie sich zu verschiedenen Verfahrenszeitpunkten ergeben.
Show it:
  • Fig. 1-7 are schematic cross-sectional representations through a field effect transistor structure to explain the process sequence within the scope of the present invention, and
  • Fig. 8A-8C different doping profiles over the depth of the drain region, as result at different times of the process.

Fig. 1 zeigt einen Halbleiterkörper bzw. ein Substrat 10 vom P-Leitungstyp, dessen spezifischer Widerstandswert etwa 0,1 bis 10cm beträgt und auf dem eine größenordnungsmäßig etwa 900 nm dicke Siliciumdioxidschicht 11 gebildet ist. Diese Schicht 11 kann in konventioneller Weise durch thermische Oxydation erzeugt oder in anderer Weise niedergeschlagen werden, z. B. durch Aufdampfen oder Sputtern. In der Schicht 11 wird in konventioneller Anwendung entsprechender Photolitographie- und Ätzverfahren eine öfnnung 12 hergestellt, so daß sich die in Fig. 1 gezeigte Struktur ergibt.1 shows a semiconductor body or a substrate 10 of the P conductivity type, the specific resistance value of which is approximately 0.1 to 10 cm and on which an approximately 900 nm thick silicon dioxide layer 11 is formed. This layer 11 can be produced in a conventional manner by thermal oxidation or deposited in another way, e.g. B. by vapor deposition or sputtering. An opening 12 is produced in the layer 11 using conventional photolithography and etching methods, so that the structure shown in FIG. 1 results.

Entsprechend Fig. 2 läßt man anschließend eine dünne Schicht 13 aus Siliciumdioxid mit einer Dicke von etwa 50 nm im Bereich der Öffnung 12, vorzugsweise thermisch aufwachsen. Darüber wird mittels konventioneller Verfahren zum Niederschlagen von Silicium, beispielsweise beschrieben in der US-Patentschrift 3 424 629, eine Siliciumschicht 14 aufgebracht. Dieser Prozeßschritt wird bei einer Temperatur in der Größenordnung von 500 bis 900° C und üblicherweise bei Atmosphärendruck durchgeführt. Bei der Siliciumschicht 14 handelt es sich um eine polykristalline Struktur, da sie auf den Siliciumdioxidschichten 11 und 13 gebildet wird. Die Dicke der Schicht 14 beträgt größenordnungsmäßig etwa 900 nm. Schließlich wird noch eine etwa 80 nm dicke Siliciumdioxidschicht 15 in an sich konventioneller Weise, vorzugsweise jedoch durch thermische Oxydation eines Teils der Oberfläche der Siliciumschicht 14, erzeugt.According to FIG. 2, a thin layer 13 of silicon dioxide with a thickness of approximately 50 nm is then allowed to grow in the area of the opening 12, preferably thermally. A silicon layer 14 is applied over this by means of conventional methods for depositing silicon, for example described in US Pat. No. 3,424,629. This process step is carried out at a temperature on the order of 500 to 900 ° C and usually at atmospheric pressure. The silicon layer 14 is a polycrystalline structure since it is based on the Silicon dioxide layers 11 and 13 is formed. The thickness of the layer 14 is approximately 900 nm. Finally, an approximately 80 nm thick silicon dioxide layer 15 is produced in a conventional manner per se, but preferably by thermal oxidation of a part of the surface of the silicon layer 14.

Entsprechend Fig. 3 wird als nächstes unter Einsatz konventioneller Photolitographie- und Xtztechnike; sowie unter Einsatz einer Maskierungsschicht 15' aus Siliciumdioxid auf dem für die spätere Gate-Elektrode des Feldeffekttransistors vorgesehenen Bereich der Siliciumschicht 14 ein selektiver Ätzvorgang zur Beseitigung der über den Bereich 14' hinausgehenden Siliciumschichtbereiche durchgeführt. Für die Beseitigung der Siliciumschicht 14 stehen alle konventionellen chemischen Ätzverfahren zur Verfügung, mit denen vorzugsweise Silicium im Gegensatz zu Siliciumdioxid geätzt werden kann. Beispielsweise eignet sich eine verdünnte Salpetersäure/ Flußsäurelösung für diesen Zweck. Als Ergebnis wird ein Paar von Öffnungen 16 und 17 in Fig. 3 erhalten, die sich an den für die späteren Source- und Draingebiete bestimmten Stellen befinden.3, using conventional photolithography and Xtz techniques; and using a masking layer 15 'made of silicon dioxide on the area of the silicon layer 14 which is intended for the later gate electrode of the field effect transistor, a selective etching process is carried out in order to remove the silicon layer areas going beyond the area 14'. All conventional chemical etching methods are available for the removal of the silicon layer 14, by means of which silicon can be etched, as opposed to silicon dioxide. For example, a dilute nitric acid / hydrofluoric acid solution is suitable for this purpose. As a result, a pair of openings 16 and 17 in FIG. 3 are obtained which are located at the locations intended for the later source and drain regions.

Mittels Ionenimplantation werden entsprechend Fig. 4 anschließend die im Halbleiterkörper 10 vergrabenen Gebiete 18 und 19 gebildet. Dazu werden N-leitende Dotierungsstoffe, z. B. Phosphor, in das Substrat implantiert. Der Implantationsschritt kann entweder direkt durch die unmaskierte relative dünne Siliciumdioxidschicht 13 oder entsprechend Fig. 4 nach vorheriger Entfernung der nicht durch die Siliciumschicht 14' bedeckten Siliciumdioxidschicht 13 erfolgen. In Fig. 4 ist die unterhalb der Maskierung in Form der Siliciumschicht 14' angeordnete Siliciumdioxidschicht mit 13' bezeichnet. Zur Beseitigung der Siliciumdioxidschicht kann ein konventionelles Ätzverfahren, z. B. unter Verwendung einer gepufferten Flußsäure benutzt werden. In diesem Fall wird auch die Siliciumdioxidschicht 15' entfernt werden, während die demgegenüber erheblich dickere Schicht 11 im wesentlichen unverändert verbleibt. Die Ionenimplantation muß mit einer so ausreichenden Strahldosierung und -energie durchgeführt werden, daß sich für die vergrabenen Gebiete 18 und 19 eine den folgenden Gesichtspunkten Rechnung tragende Konzentrationsverteilung ergibt. Bei dem nachfolgenden Hochtemperaturschritt bei etwa 1000° C oder höher zur Ausdiffusion der Gebiete 18 und 19 nach unten hin bis zu den in Fig. 5 ersichtlichen Übergängen 20 und 21 soll durch dieselbe Wärmebehandlung sichergestellt sein, daß die Gebiete 18 und 19 sich auch nach oben in Richtung auf die Oberfläche des Halbleiterkörpers 10 ausweiten, so daß sie an der Halbleiteroberfläche gerade seitlich an die Silicium-Gate-Elektrode angrenzen. Um Source- und Draingebiete mit relativ geringen Schichtwiderstandswerten in der Größenordnung von 8 bis 10 2/m zu erhalten, sind Eindringtiefen der unteren Halbleiterübergänge 20 und 21 in der Größenordnung von 1 um wünschenswert. Um zu derartigen resultierenden Eindringtiefen zu kommen, sollten die zunächst implantierten Gebiete 18 und 19 in Fig. 4 mit einer solchen Strahlenergie und -dosierung erzeugt werden, daß sich ein Konzentrationsprofil entsprechend Fig. 8A ergibt. In Fig. 8A ist die Konzentrationsverteilung der N-dotierenden Verunreinigungen für die Gebiete 18 und 19 entlang.der in Fig. 4 angegebenen Schnittlinie 8A-8A gezeigt. Wie aus Fig. 8A hervorgeht sind die Gebiete 18 und 19 ursprünglich als völlig im P-leitenden Halbleiterkörper 10 eingeschlossene Gebiete erzeugt, wobei eine Spitzenkonzentration etwa im Abstand von 0,5 pm von der Halbleiteroberfläche vorliegt. Der zur Ausbildung dieser Gebiete 18 und 19 mit dem gezeigten Konzentrationsprofil anwendbare Implantationsschritt kann mit konventionellen Vorrichtungen und Verfahren, wie sie beispielsweise in der US-Patentschrift 3 756 862 beschrieben sind, vorgenommen werden. Nimmt man beispielsweise Ionen des Typs 31p+, ist ein Energiewert von 400 keV und eine Dosierung von ungefähr 10 16 Ionen/cm2 angemessen. Die relativ dicken Schichten 11 und 14' verhindern, daß die implantierten Ionen in den Halbleiterkörper 10 unterhalb dieser Schichten eingebaut werden können. Durch die Implantation wird auch in dem Siliciumschichtbereich 14' eine Dotierstoffverteilung ähnlich der in Fig. 8A gezeigten Form gebildet. Dadurch wird die Schicht 14' in wünschenswerter Weise mit einem geringen Schichtwiderstand ausgestattet.The regions 18 and 19 buried in the semiconductor body 10 are then formed by means of ion implantation in accordance with FIG. 4. For this purpose, N-type dopants, e.g. B. phosphorus, implanted in the substrate. The implantation step can be carried out either directly through the unmasked, relatively thin silicon dioxide layer 13 or, as shown in FIG. 4, after the silicon dioxide layer 13 not covered by the silicon layer 14 'has been removed beforehand. In Fig. 4, the one below the mask is in the form of silicon layer 14 'arranged silicon dioxide layer designated 13'. To remove the silicon dioxide layer, a conventional etching process, e.g. B. can be used using a buffered hydrofluoric acid. In this case, the silicon dioxide layer 15 'will also be removed, while the layer 11, which is considerably thicker in comparison, remains essentially unchanged. The ion implantation must be carried out with sufficient beam dosing and energy that the concentration distribution for the buried regions 18 and 19 results in the following aspects. In the subsequent high-temperature step at about 1000 ° C. or higher for the outward diffusion of regions 18 and 19 down to the transitions 20 and 21 shown in FIG. 5, the same heat treatment is intended to ensure that regions 18 and 19 also move upwards expand in the direction of the surface of the semiconductor body 10 so that they just adjoin the silicon gate electrode laterally on the semiconductor surface. In order to obtain source and drain regions with relatively low sheet resistance values in the order of 8 to 10 2 / m, penetration depths of the lower semiconductor junctions 20 and 21 in the order of 1 μm are desirable. In order to arrive at such resulting penetration depths, the regions 18 and 19 initially implanted in FIG. 4 should be generated with such beam energy and dosage that a concentration profile corresponding to FIG. 8A results. FIG. 8A shows the concentration distribution of the N-doping impurities for the regions 18 and 19 along the section line 8A-8A shown in FIG. 4. As can be seen from FIG. 8A, the regions 18 and 19 are originally regions which are completely enclosed in the P-conducting semiconductor body 10 generated, with a peak concentration at about 0.5 pm from the semiconductor surface. The implantation step that can be used to form these areas 18 and 19 with the concentration profile shown can be carried out using conventional devices and methods, such as are described, for example, in US Pat. No. 3,756,862. For example, taking 31p + ions, an energy value of 400 keV and a dosage of approximately 10 16 ions / cm 2 is appropriate. The relatively thick layers 11 and 14 'prevent the implanted ions from being installed in the semiconductor body 10 below these layers. The implantation also forms a dopant distribution similar to the shape shown in FIG. 8A in the silicon layer region 14 ′. As a result, the layer 14 'is desirably provided with a low sheet resistance.

Im Anschluß an den Implantationsschritt wird ein sog. Ausdiffusions- bzw. Eintreibschritt bei einer Temperatur von etwa 950 C in einer konventionellen oxydierenden Atmosphäre, wie z. B. Dampf, durchgeführt, um die Source- und Draingebiete 18 und 19 in die aus Fig. 5 ersichtliche Form zu bringen. Insbesondere sollen dadurch die Gebietsgrenzen nach oben hin in Richtung auf die Halbleiteroberfläche eine Ausweitung erfahren. Die sich für die Source- und Draingebiete 18 und 19 endgültig einstellende Dotierstoffverteilung entlang der in Fig. 5 gezeigten Schnittlinie 8B-8B ist in Fig. 8B gezeigt. Als Ergebnis des Oxydationsvorgangs wird eine Siliciumdioxidschicht 40 über dem Halbleiterkörper 10 sowie über der polykristallinen Silicium-Gate-Elektrode 14' gebildet.Following the implantation step, a so-called diffusion or driving-in step is carried out at a temperature of approximately 950 ° C. in a conventional oxidizing atmosphere, such as, for example, B. steam, performed to bring the source and drain regions 18 and 19 into the form shown in FIG. 5. In particular, the area boundaries should thereby expand towards the semiconductor surface. The final dopant distribution for the source and drain regions 18 and 19 along the section line 8B-8B shown in FIG. 5 is shown in FIG. 8B. As a result of the oxidation process, a silicon dioxide layer 40 is formed over the semiconductor body 10 as well as over the polycrystalline silicon gate electrode 14 '.

Festzuhalten ist in diesem Zusammenhang, daß bei Vorsehung der Spitzenkonzentration der Ionenbehandlung bei einer Eindringtiefe, die etwa bei der Hälfte der letztlich angestrebten Eindringtiefe für die unteren Bereichsgrenzen von Source und Drain liegt, durch den anschließenden Diffusions- bzw. Wärmebehandlungsschritt die Source- und Draingebietsränder neben ihrer Ausweitung nach unten im gleichen Maße auch nach oben hin ausgeweitet werden, so daß ihre Schnittpunkte 22 und 23 (in Fig. 5) bezüglich ihrer seitlichen Justierung praktisch exakt mit den entsprechenden Kanten 24 und 25 der Silicium-Gate-Elektrode 14' fluchten. Um sicherzustellen, daß die Schnittpunkte 22 und 23 mindestens mit den Ecken 24 und 25 zusammenfallen, bzw. mit anderen Worten, daß die Silicium-Elektrode 14' und die darunterliegende dünne Schicht 13' aus Siliciumdioxid bis zu den Schnittpunkten 22 und 23 reichen, weist der einleitende Ionenimplantationsschritt entsprechend Fig.8A eine solche Verteilung auf, daß im Anschluß an die Diffusions- bzw. Wärmebehandlung die abschließende Störstellenkonzentration an der Oberfläche der Gebiete 18 und 19 (Punkt 26 in Fig. 8B) etwas höher ist als die Grunddotierung (Punkt 27 in Fig. 8B) des Silicium-Halbleiterkörpers 10.In this context, it should be noted that if the peak concentration of the ion treatment is provided at a depth of penetration which is approximately half of the ultimately desired depth of penetration for the lower region limits of the source and drain, the source and drain region edges next to it due to the subsequent diffusion or heat treatment step their downward expansion to the same extent can also be extended upward so that their intersections 22 and 23 (in FIG. 5) are practically exactly aligned with the corresponding edges 24 and 25 of the silicon gate electrode 14 'with regard to their lateral adjustment. To ensure that the intersections 22 and 23 coincide at least with the corners 24 and 25, or in other words that the silicon electrode 14 'and the underlying thin layer 13' of silicon dioxide extend to the intersections 22 and 23 the preliminary ion implantation step according to FIG. 8A has such a distribution that, following the diffusion or heat treatment, the final impurity concentration on the surface of regions 18 and 19 (point 26 in FIG. 8B) is somewhat higher than the basic doping (point 27 8B) of the silicon semiconductor body 10.

Im weiteren Verfahrensablauf werden dann in der Siliciumdioxidschicht 40 öffnungen 31, 32 und 28 als Kontaktöffnungen für Source, Drain und die Gate-Elektrode hergestellt. Wie aus Fig. 8B ersichtlich ist, weisen die Source- und Draingebiete eine relativ niedrige Oberflächenkonzentration an Phosphor auf. Von daher ist es vorteilhaft, in diesen Kontaktöffnungen jeweils eine flache Implantation von den N-Leitungstyp verursachenden Dotierungstoffen, z. B. Phosphor, vorzunehmen, wobei die in Fig. 6 mit 29, 30 und 34 bezeichneten Gebiete gebildet werden. Diese Gebiete weisen eine hohe Oberflächenkonzentration vom N-Leitungstyp in der Größenordnung von 1021 Atomen/cm 3 auf, vgl. dazu das in Fig. 8C gezeigt Konzentrationsprofil für die in Fig. 6 gezeigten Verhältnisse, und insbesondere den Punkt 33 in Fig. 8C. Diese N+ leitenden Anschlußgebiete 29, 30 und 34 können in konventioneller Weise durch Einbringen von Dotierungsstoffen erzeugt werden. Es ist jedoch vorzuziehen, diese Gebiete durch Implantation von N-leitenden Ionen, z. B. Phosphor, unter Benutzung des oben beschriebenen Verfahrens mit einer Energie von ungefähr 40 keV und einer Dosierung von etwa 10 16 Ionen/cm2 herzustellen. Im letzten Verfahrensschritt entsprechend der Darstellung von Fig. 7 wird in konventioneller Weise die Kontakt- und Verbindungsmetallisierung in Form der Anschlüsse 35, 36 und 37 für Source, Drain und das Silicium-Gate ausgebildet. Diese Metallisierung kann völlig konventionell in der bei derartigen integrierten FET-Schaltungen üblichen Weise, z. B. aus Aluminium, bestehen.In the further course of the method, openings 31, 32 and 28 are then produced in the silicon dioxide layer 40 as contact openings for source, drain and the gate electrode. As can be seen from Figure 8B, the source and drain regions have a relatively low surface concentration of phosphorus. It is therefore advantageous to in each case in these contact openings a flat implantation of the dopants causing N-type conduction, z. As phosphorus, the areas designated in Fig. 6 with 29, 30 and 34 be formed. These areas have a high surface concentration of the N conductivity type in the order of 10 21 atoms / cm 3, cf. in addition the concentration profile shown in FIG. 8C for the relationships shown in FIG. 6, and in particular the point 33 in FIG. 8C. These N + conductive connection regions 29, 30 and 34 can be produced in a conventional manner by introducing dopants. However, it is preferable to implant these areas by implanting N-type ions, e.g. B. phosphorus, using the method described above with an energy of about 40 keV and a dosage of about 10 16 ions / cm 2 . 7, the contact and connection metallization in the form of the connections 35, 36 and 37 for the source, drain and the silicon gate is formed in a conventional manner. This metallization can be completely conventional in the usual way with such integrated FET circuits, e.g. B. made of aluminum.

Soweit in dem beschriebenen Ausführungsbeispiel auf eine Struktur mit einem selbstjustierten Silicium-Gate abgestellt wurde, ist festzuhalten, daß die Erfindung darauf nicht beschränkt ist sondern auch auf andere selbstjustierte Gate-Ausführungen angewendet werden kann. Dabei ist lediglich zu beachten, daß die zur Sicherstellung der Selbstjustierung der dünnen Gate-Isolierschicht erforderliche Maskierungsschicht aus einem Material besteht, das bei den zur Anwendung kommenden Diffusionstemperaturen in der Größenordnung von 1000° C oder größer nicht schmilzt oder sich in anderer Weise zersetzt. Zu solchen anderen Möglichkeiten gehören beispielsweise selbstjustierte Feldeffekttransistoren mit einer Siliciumnitrid-Gate-Technologie, bei der eine dünne Schicht aus Siliciumnitrid zur selbstjustierenden Bildung der Source- und Draingebiete relativ zur dünnen Gate-Isolierschicht dient. Weiterhin lassen sich im Rahmen eines solchen Verfahrens hochtemperaturfeste Metalle, z. B. Molybdän, Wolfram oder Tantal anstelle von dem im vorliegenden Ausführungsbeispiel beschriebenen Silicium einsetzen.Insofar as a structure with a self-aligned silicon gate was used in the exemplary embodiment described, it should be noted that the invention is not restricted to this but can also be applied to other self-aligned gate designs. It should only be noted here that the masking layer required to ensure the self-alignment of the thin gate insulating layer consists of a material which does not melt or decompose in any other way at the diffusion temperatures of the order of 1000 ° C. or greater that are used. Such other possibilities include, for example, self-aligned field effect transistors with a silicon nitride gate technology, in which a thin layer made of silicon nitride for self-aligning formation of the source and drain regions relative to the thin gate insulating layer. Furthermore, high-temperature-resistant metals, eg. B. use molybdenum, tungsten or tantalum instead of the silicon described in the present embodiment.

Claims (8)

1. Verfahren zur Herstellung einer Halbleiteranordnung mit verbesserter Selbstjustierung von Dotierungsgebieten relativ zu Oberflächenschichten, insbesondere einer Isolierschicht-Feldeffekttransistorstruktur, bei dem unter Einsatz eines Ionenimplantationsschrittes in einem Halbleiterkörper eines ersten Leitungstyps mindestens zwei Dotierungsgebiete eines zweiten Leitungstyps, insbesondere Source- und Draingebiete, in einem Abstand voneinder gebildet werden, wobei auf dem Halbleiterkorper wenigstens im Bereich dieses Abstandes eine gegenüber der Ionenbestrahlung wirksame Maskierungsschicht aufgebracht ist, dadurch gekennzeichnet, daß man einen Strahl von den zweiten Leitungstyp erzeugenden Ionen mit so ausreichender Strahlenergle und -dosierung auf den Halbleiterkörper gerichtet einwirken läßt, daß zunächst vollständig vom Material des Halbleiterkörpers (10) eingeschlossene und demgegenüber entgegengesetzt dotierte vergrabene Gebiete (18, 19) in der durch die Maskierungsschicht (14') bestimmten gegenseitigen Anordnung gebildet werden (Fig. 4), und daß in Gegenwart der wenigstens im Bereich des Abstandes vorhandenen Maskierungsschicht (14') durch eine nachfolgende Wärmebehandlung eine Ausdehnung der derart gebildeten vergrabenen Gebiete (18, 19) bis zum Erreichen der Halbleiteroberfläche herbeigeführt wird (Fig. 5).1. A method for producing a semiconductor arrangement with improved self-alignment of doping regions relative to surface layers, in particular an insulating layer field-effect transistor structure, in which, using an ion implantation step in a semiconductor body of a first conductivity type, at least two doping regions of a second conductivity type, in particular source and drain regions, at a distance voneinder are formed, a masking layer effective against ion radiation being applied to the semiconductor body at least in the region of this distance, characterized in that a beam of ions generating the second conductivity type with sufficient radiation energy and dosage is allowed to act on the semiconductor body in such a way that Initially, buried areas (18, 19) completely enclosed by the material of the semiconductor body (10) and doped in opposite directions in the area through the masking layer (14 ') agreed mutual arrangement are formed (Fig. 4), and that in the presence of the masking layer (14 ') present at least in the region of the distance, an expansion of the buried regions (18, 19) formed in this way are brought about until the semiconductor surface is reached (FIG. 5). 2. Verfahren nach Anspruch 1, gekennzeichnet durch einen Halbleiterkörper aus Silicium sowie eine den Abstand zwischen den Dotierungsgebieten festlegende Maskierungsschicht aus der Zusammensetzung einer elektrisch isolierenden Schicht auf dem Halbleiterkörper und einer darüber gebildeten Schicht aus Silicium.2. The method according to claim 1, characterized by a semiconductor body made of silicon and a masking layer defining the distance between the doping regions from the composition of an electrically insulating layer on the semiconductor body and a layer of silicon formed thereover. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, . daß die elektrisch isolierende Schicht Siliciumdioxid umfaßt.3. The method according to claim 2, characterized in. that the electrically insulating layer comprises silicon dioxide. 4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß die Maskierungsschicht wenigstens im Bereich des Abstandes zwischen den zu erstellenden Dotierungsgebieten eine Lage aus Siliciumnitrid umfaßt.4. The method according to any one of the preceding claims, characterized in
that the masking layer comprises a layer of silicon nitride at least in the region of the distance between the doping regions to be created. 5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,'
daß die Wärmebehandlung in einer Weise durchgeführt wird, daß die zu den Dotierungsgebieten gehörigen Halbleiterübergänge (20, 21 in Fig. 5B) im Zuge ihrer durch die Wärmebehandlung bedingten Ausdehnung die Halbleiteroberfläche an den Kantenpunkten (22, 23) der den Abstand festlegenden Maskierungsschicht (14') schneiden.5. The method according to any one of the preceding claims, characterized in that '
that the heat treatment is carried out in such a way that the semiconductor junctions (20, 21 in FIG. 5B) belonging to the doping regions, in the course of their expansion due to the heat treatment, the semiconductor surface at the edge points (22, 23) of the masking layer (14 ') to cut. 6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß die Oberflächenkonzentration der die Dotierungsgebiete vom zweiten Leitungstyp bestimmenden Dotierungsstoffe bis etwa zum Faktor 3 größer ist als die Grunddotierung des Halbleiterkörpers vom ersten Leitungstyp.6. The method according to any one of the preceding claims, characterized in that
that the surface concentration of the doping substances determining the doping regions of the second conductivity type is up to a factor of 3 greater than the basic doping of the semiconductor body of the first conductivity type. 7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß der Ionehimplantationsschritt durch eine die Halbleiteroberfläche im Bereich der öffnungen in der Maskierungsschicht bedeckende Schicht, vorzugsweise aus Siliciumdioxid, durchgeführt wird.7. The method according to any one of the preceding claims, characterized in that
that the ion implantation step is carried out through a layer covering the semiconductor surface in the region of the openings in the masking layer, preferably made of silicon dioxide. 8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß nach der Ausbildung von Anschlußöffnungen zu den Dotierungsgebieten und vor der Herstellung der zugehörigen Metallisierung in die im Bereich der Anschlußöffnungen (28, 31, 32 in Fig. 6) freigelegten Bereiche zusätzliche Dotierungsstoffe des zweiten Leitungstyps zur Erhöhung der Oberflächenkonzentration, vorzugsweise ebenfalls mittels eines Ionenimplantationsschrittes, eingebracht werden.8. The method according to any one of the preceding claims, characterized in
that after the formation of connection openings to the doping regions and before the production of the associated metallization in the areas exposed in the region of the connection openings (28, 31, 32 in FIG. 6), additional doping substances of the second conductivity type to increase the surface concentration, preferably also by means of an ion implantation step , are introduced.
EP78100443A 1977-08-01 1978-07-19 Method for forming a semiconducter device with self-alignment Expired EP0000545B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US820991 1977-08-01
US05/820,991 US4128439A (en) 1977-08-01 1977-08-01 Method for forming self-aligned field effect device by ion implantation and outdiffusion

Publications (2)

Publication Number Publication Date
EP0000545A1 true EP0000545A1 (en) 1979-02-07
EP0000545B1 EP0000545B1 (en) 1981-02-11

Family

ID=25232219

Family Applications (1)

Application Number Title Priority Date Filing Date
EP78100443A Expired EP0000545B1 (en) 1977-08-01 1978-07-19 Method for forming a semiconducter device with self-alignment

Country Status (6)

Country Link
US (1) US4128439A (en)
EP (1) EP0000545B1 (en)
JP (1) JPS6046831B2 (en)
CA (1) CA1112374A (en)
DE (1) DE2860467D1 (en)
IT (1) IT1108994B (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4218267A (en) * 1979-04-23 1980-08-19 Rockwell International Corporation Microelectronic fabrication method minimizing threshold voltage variation
JPS55151349A (en) * 1979-05-15 1980-11-25 Matsushita Electronics Corp Forming method of insulation isolating region
US4338616A (en) * 1980-02-19 1982-07-06 Xerox Corporation Self-aligned Schottky metal semi-conductor field effect transistor with buried source and drain
US4391651A (en) * 1981-10-15 1983-07-05 The United States Of America As Represented By The Secretary Of The Navy Method of forming a hyperabrupt interface in a GaAs substrate
JPS58170067A (en) * 1982-03-31 1983-10-06 Fujitsu Ltd Thin film transistor and manufacture thereof
NL188923C (en) * 1983-07-05 1992-11-02 Philips Nv METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE
US4648175A (en) * 1985-06-12 1987-03-10 Ncr Corporation Use of selectively deposited tungsten for contact formation and shunting metallization
US4734752A (en) * 1985-09-27 1988-03-29 Advanced Micro Devices, Inc. Electrostatic discharge protection device for CMOS integrated circuit outputs
ATE58030T1 (en) * 1986-06-10 1990-11-15 Siemens Ag METHOD OF MAKING HIGHLY INTEGRATED COMPLEMENTARY MOS FIELD EFFECT TRANSISTOR CIRCUITS.
US5602403A (en) * 1991-03-01 1997-02-11 The United States Of America As Represented By The Secretary Of The Navy Ion Implantation buried gate insulator field effect transistor
JPH05283710A (en) * 1991-12-06 1993-10-29 Intel Corp High-voltage mos transistor and manufacture thereof
KR0166101B1 (en) * 1993-10-21 1999-01-15 김주용 A transistor for esd protection circuit and its fabricating method
JPH0955496A (en) * 1995-08-17 1997-02-25 Oki Electric Ind Co Ltd High-voltage resistant mos transistor and its manufacture
EP1050562A1 (en) * 1999-05-04 2000-11-08 Fina Research S.A. Low aromatics composition
KR100640207B1 (en) * 1999-10-29 2006-10-31 엘지.필립스 엘시디 주식회사 Thin film transistor and fabricating mathod thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1348066A (en) * 1970-05-13 1974-03-13 Hitachi Ltd Metal insulation semiconductor field effect transistors
US3936857A (en) * 1973-07-02 1976-02-03 Nippon Electric Company Limited Insulated gate field effect transistor having high transconductance
US4029522A (en) * 1976-06-30 1977-06-14 International Business Machines Corporation Method to fabricate ion-implanted layers with abrupt edges to reduce the parasitic resistance of Schottky barrier fets and bipolar transistors
FR2334198A1 (en) * 1975-12-03 1977-07-01 Siemens Ag PROCESS FOR OBTAINING A LOCALLY HIGH REVERSE CURRENT AMPLIFICATION IN A PLANAR TRANSISTOR
DE2726003A1 (en) * 1976-06-23 1977-12-29 Hitachi Ltd METHOD OF MAKING MIS DEVICES WITH OFFSET GATE

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3449643A (en) * 1966-09-09 1969-06-10 Hitachi Ltd Semiconductor integrated circuit device
BE758683A (en) * 1969-11-10 1971-05-10 Ibm MANUFACTURING PROCESS OF A SELF-INSULATING MONOLITHIC DEVICE AND BASE TRANSISTOR STRUCTURE
US3734787A (en) * 1970-01-09 1973-05-22 Ibm Fabrication of diffused junction capacitor by simultaneous outdiffusion
US4058887A (en) * 1971-02-19 1977-11-22 Ibm Corporation Method for forming a transistor comprising layers of silicon dioxide and silicon nitride
US4032372A (en) * 1971-04-28 1977-06-28 International Business Machines Corporation Epitaxial outdiffusion technique for integrated bipolar and field effect transistors
FR2257998B1 (en) * 1974-01-10 1976-11-26 Commissariat Energie Atomique
US3899373A (en) * 1974-05-20 1975-08-12 Ibm Method for forming a field effect device
US4001048A (en) * 1974-06-26 1977-01-04 Signetics Corporation Method of making metal oxide semiconductor structures using ion implantation
US3948694A (en) * 1975-04-30 1976-04-06 Motorola, Inc. Self-aligned method for integrated circuit manufacture
US4046606A (en) * 1976-05-10 1977-09-06 Rca Corporation Simultaneous location of areas having different conductivities
JPS52135685A (en) * 1976-05-10 1977-11-12 Nec Corp Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1348066A (en) * 1970-05-13 1974-03-13 Hitachi Ltd Metal insulation semiconductor field effect transistors
US3936857A (en) * 1973-07-02 1976-02-03 Nippon Electric Company Limited Insulated gate field effect transistor having high transconductance
FR2334198A1 (en) * 1975-12-03 1977-07-01 Siemens Ag PROCESS FOR OBTAINING A LOCALLY HIGH REVERSE CURRENT AMPLIFICATION IN A PLANAR TRANSISTOR
DE2726003A1 (en) * 1976-06-23 1977-12-29 Hitachi Ltd METHOD OF MAKING MIS DEVICES WITH OFFSET GATE
US4029522A (en) * 1976-06-30 1977-06-14 International Business Machines Corporation Method to fabricate ion-implanted layers with abrupt edges to reduce the parasitic resistance of Schottky barrier fets and bipolar transistors

Also Published As

Publication number Publication date
CA1112374A (en) 1981-11-10
EP0000545B1 (en) 1981-02-11
IT1108994B (en) 1985-12-16
IT7826098A0 (en) 1978-07-26
DE2860467D1 (en) 1981-03-26
JPS5427376A (en) 1979-03-01
JPS6046831B2 (en) 1985-10-18
US4128439A (en) 1978-12-05

Similar Documents

Publication Publication Date Title
DE4219319B4 (en) MOS-FET and manufacturing process for it
DE4213244C2 (en) Semiconductor device and method for its production
CH623959A5 (en)
DE3326534A1 (en) SCHOTTKYBARRIER MOS COMPONENTS
DE19806838A1 (en) Vertical silicon carbide MOSFET
EP0000545B1 (en) Method for forming a semiconducter device with self-alignment
DE4116690A1 (en) ELEMENT ISOLATION STRUCTURE OF A SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION THEREOF
DE3813665A1 (en) TRANSISTOR WITH OVERLAPPING GATE / DRAIN AND DOUBLE LAYER GATE STRUCTURES
DE3603470A1 (en) METHOD FOR PRODUCING FIELD EFFECT COMPONENTS ON A SILICON SUBSTRATE
DE3939319A1 (en) ASYMMETRICAL FIELD EFFECT TRANSISTOR AND METHOD FOR THE PRODUCTION THEREOF
DE2314260A1 (en) CHARGE-COUPLED SEMI-CONDUCTOR ARRANGEMENT AND METHOD OF MANUFACTURING IT
DE2445879C2 (en) Method for manufacturing a semiconductor component
DE19643903A1 (en) Bipolar transistor with heterojunction manufacturing method
DE4101130C2 (en) MOS field effect transistor and method for its production
DE3240162C2 (en) Method of fabricating a double-diffused source-based short-circuit power MOSFET
DE2922016A1 (en) VLSI CIRCUITS
DE2353348A1 (en) FIELD EFFECT TRANSISTOR AND METHOD OF MANUFACTURING IT
DE10012112C2 (en) Bridge field effect transistor and method for producing a bridge field effect transistor
DE3931127C2 (en) Method of manufacturing a semiconductor device
DE3018594C2 (en) Method of making a junction field effect transistor
DE69722833T2 (en) Bipolar transistor with an improved epitaxial base zone and its manufacturing process
DE2723374A1 (en) SEMICONDUCTOR STRUCTURE WITH AT LEAST ONE FET AND METHOD OF MANUFACTURING IT
DE1803028A1 (en) Field effect transistor and method of making the transistor
EP1181723B1 (en) Double gate mosfet transistor and method for the production thereof
DE2752335C3 (en) Method of manufacturing a junction field effect transistor with a vertical channel

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): BE DE FR GB NL SE

17P Request for examination filed
GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Designated state(s): BE DE FR GB NL SE

REF Corresponds to:

Ref document number: 2860467

Country of ref document: DE

Date of ref document: 19810326

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: BE

Payment date: 19830831

Year of fee payment: 6

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19840704

Year of fee payment: 7

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19840718

Year of fee payment: 7

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Effective date: 19840731

BERE Be: lapsed

Owner name: INTERNATIONAL BUSINESS MACHINES CORP.

Effective date: 19840719

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: SE

Payment date: 19890626

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19890630

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 19890731

Year of fee payment: 12

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19900330

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19900403

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19900719

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Effective date: 19900720

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Effective date: 19910201

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee
GBPC Gb: european patent ceased through non-payment of renewal fee
EUG Se: european patent has lapsed

Ref document number: 78100443.7

Effective date: 19910402

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT