EA032058B1 - Method for thermal oxidation of silicon wafers - Google Patents
Method for thermal oxidation of silicon wafers Download PDFInfo
- Publication number
- EA032058B1 EA032058B1 EA201500106A EA201500106A EA032058B1 EA 032058 B1 EA032058 B1 EA 032058B1 EA 201500106 A EA201500106 A EA 201500106A EA 201500106 A EA201500106 A EA 201500106A EA 032058 B1 EA032058 B1 EA 032058B1
- Authority
- EA
- Eurasian Patent Office
- Prior art keywords
- reactor
- boat
- temperature
- loading
- wafers
- Prior art date
Links
- 230000003647 oxidation Effects 0.000 title claims abstract description 34
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims abstract description 33
- 235000012431 wafers Nutrition 0.000 title claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 13
- 239000010703 silicon Substances 0.000 title claims abstract description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 11
- 238000001816 cooling Methods 0.000 claims abstract description 10
- 230000001590 oxidative effect Effects 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 46
- 239000000377 silicon dioxide Substances 0.000 abstract description 22
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 17
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000003989 dielectric material Substances 0.000 abstract description 3
- 238000004377 microelectronic Methods 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000020477 pH reduction Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- LGXVIGDEPROXKC-UHFFFAOYSA-N 1,1-dichloroethene Chemical group ClC(Cl)=C LGXVIGDEPROXKC-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010835 comparative analysis Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Silicon Compounds (AREA)
Abstract
Description
Изобретение относится к области микроэлектроники, а более конкретно к технологии формирования высококачественных слоев тонких подзатворных и туннельных диэлектриков, и может быть использовано в техпроцессе изготовления МОП и КМОП субмикронных интегральных схем. В основу изобретения положена задача повышения выхода годных ИМС и улучшения параметров подзатворного диоксида кремния. Сущность изобретения заключается в том, что в способе термического окисления кремниевых пластин, включающем загрузку лодочки с пластинами в нагретый реактор, подъем температуры до температуры окисления, окисление пластин, охлаждение и выгрузку лодочки с пластинами из реактора, причем в процессе загрузки лодочки в реактор и выгрузки из реактора загрузочная камера продувается ламинарным потоком циркулирующего фильтрованного воздуха или азота, загрузка лодочки с пластинами проводится в нагретый до температуры 350-380°С реактор.The invention relates to the field of microelectronics, and more specifically to a technology for the formation of high-quality layers of thin gate and tunneling dielectrics, and can be used in the manufacturing process of MOS and CMOS submicron integrated circuits. The basis of the invention is the task of increasing the yield of suitable ICs and improving the parameters of the gate silica. The essence of the invention lies in the fact that in the method of thermal oxidation of silicon wafers, which includes loading the boat with the wafers into a heated reactor, raising the temperature to an oxidation temperature, oxidizing the wafers, cooling and unloading the boat with wafers from the reactor, and during loading the boat into the reactor and unloading from the reactor, the loading chamber is blown by a laminar flow of circulating filtered air or nitrogen, the loading of the boat with the plates is carried out in a reactor heated to a temperature of 350-380 ° C.
Изобретение относится к области микроэлектроники, а более конкретно к технологии формирования высококачественных слоев тонких подзатворных и туннельных диэлектриков, и может быть использовано в техпроцессе изготовления МОП и КМОП субмикронных интегральных схем.The invention relates to the field of microelectronics, and more specifically to a technology for the formation of high-quality layers of thin gate and tunneling dielectrics, and can be used in the manufacturing process of MOS and CMOS submicron integrated circuits.
Известен стандартный технологический процесс окисления кремниевых пластин [1], включающий очистку кремниевых пластин, сушку, размещение в кварцевой лодочке и автоматическую загрузку в печь, нагретую до температуры 800-900°С с последующим постепенным повышением температуры.Known standard process for the oxidation of silicon wafers [1], including cleaning silicon wafers, drying, placement in a quartz boat and automatic loading into a furnace heated to a temperature of 800-900 ° C with subsequent gradual increase in temperature.
Такое повышение температуры необходимо для предотвращения образования дефектов и растрескивания пластин.Such an increase in temperature is necessary to prevent the formation of defects and cracking of the plates.
Однако данный способ обладает следующими недостатками:However, this method has the following disadvantages:
загрузка в диффузионную печь, нагретую до температуры 800-900°С, кварцевой лодочки с кремниевыми пластинами в атмосфере воздуха с неконтролируемым содержанием посторонних примесей приводит к подкислению пластин на воздухе в процессе загрузки и выгрузки, загрязнению растущего термического диоксида кремния нежелательными примесями, находящимися в воздухе, ухудшению электрических параметров подзатворного или туннельного диоксида кремния (увеличению тока утечки, уменьшению заряда пробоя), ухудшению надежности МОП транзисторов и ИМС на их основе;loading into a diffusion furnace heated to a temperature of 800-900 ° C a quartz boat with silicon wafers in an air atmosphere with an uncontrolled content of impurities leads to acidification of the wafers in the air during loading and unloading, and pollution of growing thermal silicon dioxide with undesirable impurities in the air the deterioration of the electrical parameters of the gate or tunnel silicon dioxide (increase the leakage current, decrease the breakdown charge), deteriorate the reliability of MOS transistors and ICs on them basis;
неравномерный нагрев пластин в процессе загрузки лодочки в печь приводит к повышенному разбросу толщины диоксида кремния по поверхности пластин.uneven heating of the plates during the loading of the boat into the furnace leads to an increased dispersion of the thickness of silicon dioxide over the surface of the plates.
Перечисленные недостатки не дают возможности получить высококачественный подзатворный диоксид кремния, повысить процент выхода годных приборов.These shortcomings do not make it possible to obtain high-quality gate silica, to increase the percentage of suitable devices.
Наиболее близким техническим решением к предполагаемому изобретению является способ термического окисления кремниевых пластин [2], включающий загрузку лодочки с пластинами в нагретый реактор, подъем температуры до температуры окисления, окисление пластин, охлаждение и выгрузку лодочки с пластинами из реактора, причем в процессе загрузки лодочки в реактор и выгрузки из реактора загрузочная камера продувается ламинарным потоком циркулирующего фильтрованного воздуха или азота.The closest technical solution to the proposed invention is a method of thermal oxidation of silicon wafers [2], which includes loading the boat with the wafers into a heated reactor, raising the temperature to the oxidation temperature, oxidizing the wafers, cooling and unloading the boat with wafers from the reactor, and in the process of loading the boat into reactor and discharges from the reactor, the loading chamber is blown by a laminar flow of circulating filtered air or nitrogen.
Продувка зоны загрузки ламинарным потоком циркулирующего фильтрованного воздуха уменьшает дефектность выращиваемых слоев диоксида кремния, а продувка азотом дополнительно уменьшает подкисление пластин на воздухе при загрузке в нагретый реактор и уменьшает разброс толщины диоксида кремния по поверхности пластин.A purge of the loading zone with a laminar flow of circulating filtered air reduces the defectiveness of the grown silicon dioxide layers, and a nitrogen purge further reduces the acidification of the plates in air when loading into a heated reactor and reduces the spread of the thickness of silicon dioxide over the surface of the plates.
Однако и данный способ не лишен недостатков: загрузка и выгрузка лодочки с пластинами в нагретый реактор при продувке зоны загрузки воздухом или азотом не приводит к полному устранению подкисления пластин и не позволяет получить требуемые параметры тонкого подзатворного диоксида кремния.However, this method is not without drawbacks: loading and unloading a boat with plates into a heated reactor while blowing the loading zone with air or nitrogen does not completely eliminate the acidification of the plates and does not allow to obtain the required parameters of thin gate silicon dioxide.
Предложенное изобретение решает задачу повышения выхода годных ИМС и улучшения параметров подзатворного диоксида кремния.The proposed invention solves the problem of increasing the yield of suitable ICs and improving the parameters of the gate silica.
Поставленная задача решается тем, что в способе термического окисления кремниевых пластин, включающем загрузку лодочки с пластинами в нагретый реактор, подъем температуры до температуры окисления, окисление пластин, охлаждение и выгрузку лодочки с пластинами из реактора, причем в процессе загрузки лодочки в реактор и выгрузки из реактора загрузочная камера продувается ламинарным потоком циркулирующего фильтрованного воздуха или азота, загрузка лодочки с пластинами проводится в нагретый до температуры 350-380°С реактор.The problem is solved in that in the method of thermal oxidation of silicon wafers, which includes loading the boat with the wafers into a heated reactor, raising the temperature to an oxidation temperature, oxidizing the wafers, cooling and unloading the boat with wafers from the reactor, moreover, in the process of loading the boat into the reactor and unloading from The reactor loading chamber is blown by a laminar flow of circulating filtered air or nitrogen, the loading of the boat with the plates is carried out in a reactor heated to a temperature of 350-380 ° C.
Сопоставительный анализ предполагаемого изобретения с прототипом показал, что заявляемый способ отличается тем, что загрузка лодочки с пластинами проводится в нагретый до температуры 350380°С реактор.A comparative analysis of the alleged invention with the prototype showed that the inventive method is characterized in that the loading of the boat with the plates is carried out in a reactor heated to a temperature of 350 380 ° C.
Использование идентичной или сходной последовательности действий для решаемой задачи не обнаружено.The use of an identical or similar sequence of actions for the problem being solved was not found.
Решение поставленной задачи объясняется следующим образом.The solution of the problem is explained as follows.
Загрузка лодочки с пластинами в нагретый до температуры 350-380°С реактор приводит к полному устранению подкисления пластин. В результате устраняется загрязнение пластин нежелательными примесями, уменьшается ток утечки, увеличивается диэлектрическая прочность диоксида кремния и увеличивается выход годных МОП-структур.Loading a boat with plates into a reactor heated to a temperature of 350-380 ° C leads to the complete elimination of acidification of the plates. As a result, plate contamination with undesirable impurities is eliminated, leakage current decreases, the dielectric strength of silicon dioxide increases, and the yield of suitable MOS structures increases.
При температуре в реакторе больше 380°С происходит подкисление поверхности пластин на воздухе в процессе загрузки лодочки с пластинами, неконтролируемый прирост толщины естественного диоксида кремния на границе раздела 8ί-8ίΟ2 в процессе загрузки лодочки в реактор становится больше 0,3 нм, что приводит к увеличению тока утечки, уменьшению диэлектрической прочности диоксида кремния и уменьшению выхода годных МОП-структур.At a temperature in the reactor greater than 380 ° C, the surface of the plates is acidified in air during loading of the boat with the plates, an uncontrolled increase in the thickness of natural silicon dioxide at the 8ί-8ίΟ 2 interface during the loading of the boat into the reactor becomes more than 0.3 nm, which leads to an increase in leakage current, a decrease in the dielectric strength of silicon dioxide, and a decrease in the yield of suitable MOS structures.
При температуре в реакторе меньше 350°С происходит полное устранение подкисления пластин в процессе загрузки лодочки в реактор, электрические параметры диоксида кремния и выход годных не изменяются, но увеличивается время нагрева пластин до температуры окисления и охлаждения после окисления, что приводит к удлинению процесса окисления и снижению производительности диффузионной системы.When the temperature in the reactor is less than 350 ° C, the acidification of the plates is completely eliminated during loading the boat into the reactor, the electrical parameters of silicon dioxide and the yield are not changed, but the time of heating the plates to the temperature of oxidation and cooling after oxidation increases, which leads to an extension of the oxidation process and reduced performance of the diffusion system.
Сущность изобретения поясняется фиг. 1-2, где на фиг. 1 показана температурно-временная циклоThe invention is illustrated in FIG. 1-2, where in FIG. 1 shows the temperature-time cycle
- 1 032058 грамма процесса окисления по способу-прототипу, включающему загрузку лодочки с пластинами в нагретый до температуры 700°С реактор, подъем температуры до температуры окисления, окисление пластин, охлаждение и выгрузку лодочки с пластинами из реактора, причем в процессе загрузки лодочки в реактор и выгрузки из реактора загрузочная камера продувается ламинарным потоком циркулирующего фильтрованного воздуха или азота, а на фиг. 2 показана температурно-временная циклограмма процесса окисления по предлагаемому способу термического окисления, включающему загрузку лодочки с пластинами в нагретый до температуры 350-380°С реактор, подъем температуры до температуры окисления, окисление пластин, охлаждение и выгрузку лодочки с пластинами из реактора, причем в процессе загрузки лодочки в реактор и выгрузки из реактора загрузочная камера продувается ламинарным потоком циркулирующего фильтрованного воздуха или азота.- 1 032058 grams of the oxidation process according to the prototype method, which includes loading the boat with plates into a reactor heated to a temperature of 700 ° C, raising the temperature to an oxidation temperature, oxidizing the plates, cooling and unloading the boat with plates from the reactor, and during the loading of the boat into the reactor and unloading from the reactor, the loading chamber is blown by a laminar flow of circulating filtered air or nitrogen, and in FIG. 2 shows a temperature-time sequence diagram of the oxidation process according to the proposed method of thermal oxidation, which includes loading the boat with plates into a reactor heated to a temperature of 350-380 ° C, raising the temperature to the oxidation temperature, oxidizing the plates, cooling and unloading the boat with plates from the reactor, In the process of loading the boat into the reactor and unloading from the reactor, the loading chamber is blown through a laminar flow of circulating filtered air or nitrogen.
Предлагаемый способ включает в себя следующую последовательность операций.The proposed method includes the following sequence of operations.
1. Загрузку лодочки с пластинами в нагретый до температуры 350-380°С реактор.1. Loading a boat with plates into a reactor heated to a temperature of 350-380 ° C.
2. Подъем температуры до температуры окисления.2. Raising the temperature to the temperature of oxidation.
3. Окисление пластин.3. Oxidation of the plates.
4. Охлаждение пластин.4. Plate cooling.
5. Выгрузку лодочки с пластинами из реактора.5. Unloading boats with plates from the reactor.
При выполнении загрузки лодочки с пластинами в реактор и выгрузки из реактора загрузочная камера продувается ламинарным потоком циркулирующего фильтрованного воздуха или азота.When loading boats with plates into the reactor and unloading from the reactor, the loading chamber is blown through a laminar flow of circulating filtered air or nitrogen.
Реализация предполагаемого способа термического окисления кремниевых пластин подтверждается следующими конкретными примерами.The implementation of the proposed method of thermal oxidation of silicon wafers is confirmed by the following specific examples.
В качестве кремниевых пластин использовались пластины монокристаллического кремния 200КДБ12(100) (импорт). Для исследования процессов окисления использовались пластины без топологического рельефа. Для исследования параметров подзатворного диоксида кремния (ток утечки, заряд пробоя, выход годных) использовались тестовые МОП-структуры площадью 1 х 10-4 см2 с изоляцией локальным диоксидом кремния.As silicon wafers, single-crystal silicon wafers 200KDB12 (100) were used (import). To study the oxidation processes, plates without a topological relief were used. To study the parameters of the gate silicon dioxide (leakage current, breakdown charge, yield), we used test MOS structures with an area of 1 x 10 -4 cm 2 insulated with local silicon dioxide.
Окисление пластин проводилось на диффузионной системе вертикального типа А8М 400ХТ. Для окисления использовались газообразные кислород и азот марки 6,0 (99,9999%), а также дихлорэтилен (БСБ) фирмы ΆΪΓ РгойисЕ. Температура окисления составляла 1000°С. Толщина 8ΐΘ2 составляла 7 нм.The plates were oxidized using a vertical diffusion system A8M 400XT. For oxidation, gaseous oxygen and nitrogen of the 6.0 grade (99.9999%) were used, as well as dichloroethylene (BSB) of the company ΆΪΓ RgoisE. The oxidation temperature was 1000 ° C. Thickness 8ΐΘ 2 was 7 nm.
Толщина диоксида кремния измерялась на установке Θρΐΐ-РгоЬе 2690. Параметры подзатворного диоксида кремния (ток утечки, заряд пробоя, выход годных структур) измерялись на зондовом микроманипуляторе 7000, прецизионном анализаторе параметров НР4156В и автоматизированной измерительной системе НР4061А.The thickness of the silicon dioxide was measured using a Θρΐΐ-РгоЬе 2690 setup. The parameters of the gate silica (leakage current, breakdown charge, yield of suitable structures) were measured using a 7000 probe micromanipulator, a precision parameter analyzer НР4156В and an automated measuring system НР4061А.
Результаты исследования процесса окисления, характеристик получаемых пленок и анализа тестовых структур представлены в таблице.The results of a study of the oxidation process, characteristics of the obtained films and analysis of test structures are presented in the table.
Сопоставление параметров и характеристик процессов окисления по заявляемому способу и прототипуThe comparison of the parameters and characteristics of the oxidation processes of the present method and prototype
- 2 032058- 2 032058
Анализ таблицы показывает, что при загрузке лодочки с пластинами в нагретый до температуры 350380°С реактор прирост толщины естественного 8ίΘ2 в процессе загрузки по сравнению с прототипом уменьшается от 1,23 нм до <0,3 нм, заряд пробоя диоксида кремния увеличивается от 4,18 до (7,18-7,31) Кл/см2, ток утечки уменьшается от 1,7х10-13 до (1,9-2,0)х10-15 А/см2. Выход годных МОП-структур увеличивается в 1,96-1,99 раза. Если вышеуказанные режимы не выполняются, то эффект не достигается.Analysis of the table shows that when the boat is loaded with plates heated to a temperature of 350 380 ° C reactor thickness increase natural 8ίΘ 2 during loading in comparison with the prototype decreases from 1.23 nm to <0.3 nm, the charge breakdown silica increases from 4 , 18 to (7.18-7.31) C / cm 2 , the leakage current decreases from 1.7x10 -13 to (1.9-2.0) x10 -15 A / cm 2 . The yield of suitable MOS structures increases by 1.96-1.99 times. If the above modes are not performed, then the effect is not achieved.
Оптимальным является способ термического окисления, включающий загрузку лодочки с пластинами в нагретый до температуры 370°С реактор. При таком способе окисления прирост толщины естественного 8ίΘ2 в процессе загрузки по сравнению с прототипом уменьшается в 4,1 раза, величина заряда пробоя диоксида кремния толщиной 7 нм превышает заряд пробоя по способу-прототипу в 1,75 раза, ток утечки уменьшается в 85 раз, а длительность процесса окисления увеличивается в 1,75 раза. Выход годных МОП структур превышает выход годных по способу-прототипу в 1,96-1,99 раза.The optimal method is thermal oxidation, which includes loading the boat with the plates into a reactor heated to a temperature of 370 ° C. With this method, natural oxidation 8ίΘ thickness increment 2 during loading in comparison with the prior art is reduced by 4.1 times, the amount of charge breakdown silica 7 nm thick charge exceeds the breakdown of the method-prototype is 1.75 times, the leakage current is reduced by 85 times and the duration of the oxidation process increases by 1.75 times. The yield of suitable MOS structures exceeds the yield of suitable by the prototype method by 1.96-1.99 times.
Таким образом, предлагаемый способ термического окисления кремниевых пластин позволяет решить задачу повышения выхода годных ИМС и улучшения параметров подзатворного диоксида кремния.Thus, the proposed method for the thermal oxidation of silicon wafers allows us to solve the problem of increasing the yield of suitable ICs and improving the parameters of the gate silicon dioxide.
Источники информации.Information sources.
1. Технология интегральной электроники: учебное пособие по дисциплине Конструирование и технология изделий интегральной электроники для студентов специальностей Проектирование и производство РЭС, Электронно-оптические системы и технологии /Л.П.Ануфриев, С.В.Бордусов, Л.И.Гурский [и др.];/Под общ. ред. А.П. Достанко и Л.И. Гурского. Минск: Интегралполиграф, 2009, стр. 145.1. Technology of integrated electronics: a training manual for the discipline Design and technology of integrated electronics products for students of specialties Design and production of RES, Electron-optical systems and technologies / L.P. Anufriev, S.V. Bordusov, L.I. Gursky [and other]; / Under the general. ed. A.P. Dostanko and L.I. Gursky. Minsk: Integralpolygraph, 2009, p. 145.
2. Базовые технологические процессы изготовления полупроводниковых приборов и интегральных схем на кремнии. Под редакцией доктора технических наук Турцевича А.С. в трех томах. Том 2, стр. 62.2. Basic manufacturing processes for the manufacture of semiconductor devices and integrated circuits on silicon. Edited by A.S. Turtsevich, Doctor of Technical Sciences in three volumes. Volume 2, p. 62.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EA201500106A EA032058B1 (en) | 2014-12-17 | 2014-12-17 | Method for thermal oxidation of silicon wafers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EA201500106A EA032058B1 (en) | 2014-12-17 | 2014-12-17 | Method for thermal oxidation of silicon wafers |
Publications (2)
Publication Number | Publication Date |
---|---|
EA201500106A1 EA201500106A1 (en) | 2016-06-30 |
EA032058B1 true EA032058B1 (en) | 2019-04-30 |
Family
ID=56194151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EA201500106A EA032058B1 (en) | 2014-12-17 | 2014-12-17 | Method for thermal oxidation of silicon wafers |
Country Status (1)
Country | Link |
---|---|
EA (1) | EA032058B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6596650B2 (en) * | 1997-03-05 | 2003-07-22 | Hitachi, Ltd. | Method for fabricating semiconductor integrated circuit device |
RU2297692C2 (en) * | 2003-11-27 | 2007-04-20 | Открытое акционерное общество "НИИ молекулярной электроники и завод "Микрон" | Method for producing cmos transistor gate regions |
RU2014121382A (en) * | 2014-05-28 | 2014-09-27 | Общество с ограниченной ответственностью "Микро фотоника" | METHOD FOR PRODUCING MICROSURGICAL BLADES |
-
2014
- 2014-12-17 EA EA201500106A patent/EA032058B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6596650B2 (en) * | 1997-03-05 | 2003-07-22 | Hitachi, Ltd. | Method for fabricating semiconductor integrated circuit device |
RU2297692C2 (en) * | 2003-11-27 | 2007-04-20 | Открытое акционерное общество "НИИ молекулярной электроники и завод "Микрон" | Method for producing cmos transistor gate regions |
RU2014121382A (en) * | 2014-05-28 | 2014-09-27 | Общество с ограниченной ответственностью "Микро фотоника" | METHOD FOR PRODUCING MICROSURGICAL BLADES |
Also Published As
Publication number | Publication date |
---|---|
EA201500106A1 (en) | 2016-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100527369C (en) | Silicon wafer for igbt and method for producing same | |
KR101423367B1 (en) | Fabrication method for silicon wafer | |
US20100290971A1 (en) | Silicon wafer and method for producing the same | |
CN102396055A (en) | Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device | |
KR20010083771A (en) | Method for thermally annealing silicon wafer and silicon wafer | |
CN104966683B (en) | A method of using microdefect in section cutting corrosion technology detection silicon wafer body | |
JP6971622B2 (en) | Manufacturing method of semiconductor wafer and semiconductor wafer | |
JP2009267125A (en) | Method for formation of oxide film for silicon wafer | |
KR101252404B1 (en) | Method for evaluating a quality of wafer or Single Crystal Ingot and Method for controlling a quality of Single Crystal Ingot | |
JP6025070B2 (en) | Quality evaluation method of silicon single crystal | |
KR101787504B1 (en) | Method for manufacturing silicon single crystals | |
EA032058B1 (en) | Method for thermal oxidation of silicon wafers | |
CN1194382C (en) | Silicon-semiconductor lining and its producing method | |
JP2014189436A (en) | Silicon carbide epitaxial wafer, manufacturing method and apparatus of the wafer, and silicon carbide semiconductor element | |
CN111933868A (en) | Polyethylene film and preparation method thereof | |
KR101146210B1 (en) | Annealed Wafer Manufacturing Method and Annealed Wafer | |
CN109671620A (en) | Impurity diffusion technology in semiconductor devices preparation process | |
KR20170026386A (en) | Heat treatment method for silicon single crystal wafer | |
TWI439583B (en) | Verfahren zur herstellung von halbleiterscheiben aus silizium mit einem durchmesser von mindestens 450 mm und halbeiter-scheibe aus silizium mit einem durchmesser von 450 mm | |
JPH05144827A (en) | Processing method of silicon wafer | |
JP6418085B2 (en) | Silicon single crystal inspection method and manufacturing method | |
CN110197790A (en) | A kind of method for annealing of Group III-V semiconductor wafer | |
JPH11186257A (en) | Manufacture of semiconductor device | |
JP2013147407A (en) | Silicon single crystal wafer, method for evaluating in-plane uniformity of oxygen deposit amount thereof, and method for manufacturing silicon single crystal | |
KR101125741B1 (en) | Annealed wafer and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Lapse of a eurasian patent due to non-payment of renewal fees within the time limit in the following designated state(s) |
Designated state(s): AM AZ BY KZ KG TJ TM RU |