EA029641B1 - Integrated circuit metallization - Google Patents

Abstract

The invention is related to the field of microelectronics, in particular, to submicron integrated circuit manufacture technology. The invention is based on solution of the problem of improving the passivation coating quality and increasing the yield of metallization structures in ICs of submicron design standards. The essence of the invention is in provision of metallization of an integrated circuit comprising active and passive components formed on the surface of a semiconductor plate, a pattern of current-conductive material with contact pads for connection of external terminals, a silicon oxide layer, and a passivating silicon nitride layer, wherein the silicon oxide layer is made in the form of near-wall spacers on side surfaces of the current-conductive material, and the passivating silicon nitride layer has a thickness of 0.8-1.2 μm.

Description

Изобретение относится к области микроэлектроники, а более конкретно к технологии изготовления субмикронных интегральных микросхем. В основу изобретения положено решение задачи повышения качества пассивирующего покрытия и выхода годных структур металлизации ИМС с субмикронными проектными нормами. Сущность изобретения заключается в том, что в металлизации интегральной схемы, содержащей сформированные на поверхности полупроводниковой пластины активные и пассивные элементы, рисунок из токопроводящего материала с контактными площадками для присоединения внешних выводов, слой оксида кремния и пассивирующий слой нитрида кремния, слой оксида кремния выполнен в виде пристеночных спейсеров на боковых поверхностях токопроводящего материала, а пассивирующий слой нитрида кремния выполнен толщиной 0,8-1,2 мкм.The invention relates to the field of microelectronics, and more specifically to the technology of manufacturing submicron integrated circuits. The basis of the invention is to solve the problem of improving the quality of the passivating coating and the yield of IC metallization structures with submicron design standards. The essence of the invention lies in the fact that in the metallization of an integrated circuit containing active and passive elements formed on the surface of a semiconductor plate, a pattern of conductive material with contact pads for connecting external leads, a layer of silicon oxide and a passivating layer of silicon nitride, the layer of silicon oxide is in the form parietal spacers on the side surfaces of the conductive material, and the passivating layer of silicon nitride is made 0.8-1.2 μm thick.

029641029641

Изобретение относится к области микроэлектроники, а более конкретно к технологии изготовления субмикронных интегральных микросхем (ИМС).The invention relates to the field of microelectronics, and more specifically to the technology of manufacturing submicron integrated circuits (IC).

Известна металлизация интегральной схемы [1], содержащая сформированные на поверхности полупроводниковой пластины активные и пассивные элементы, рисунок из токопроводящего материала, двухслойное пассивирующее покрытие из слоя оксида кремния толщиной 100-500 нм, сформированного плазмохимическим осаждением и слоя фосфоросиликатного стекла толщиной 500-2000 нм, сформированного химическим осаждением из газовой фазы.Known metallization of the integrated circuit [1], containing active and passive elements formed on the surface of a semiconductor plate, a pattern of conductive material, a two-layer passivating coating of a layer of silicon oxide with a thickness of 100-500 nm, formed by plasma-chemical deposition and a layer of phosphorosilicate glass with a thickness of 500-2000 nm, formed by chemical vapor deposition.

Известная металлизация интегральной схемы является коррозийно уязвимой, что обусловлено высокой влагопоглощающей способностью пассивирующего слоя фосфоросиликатного стекла. Кроме того, с увеличением аспектного соотношения (отношения ширины зазора между металлическими шинами к толщине слоя металла) происходит образование пустот из-за неконформного осаждения фосфоросиликатного стекла.The known metallization of the integrated circuit is corrosively vulnerable due to the high water-absorbing ability of the passivating layer of phosphorosilicate glass. In addition, with an increase in the aspect ratio (the ratio of the width of the gap between the metal tires to the thickness of the metal layer), voids are formed due to nonconformal precipitation of phosphosilicate glass.

Известна металлизация интегральной схемы [2], содержащая сформированные на поверхности полупроводниковой пластины активные и пассивные элементы, рисунок из токопроводящего материала, трехслойное пассивирующее покрытие, состоящее из первого слоя оксида кремния или нитрида кремния толщиной 0,2-1,0 мкм, второго слоя оксида кремния, сформированного методом центрифугирования из растворов и третьего слоя оксида кремния или нитрида кремния толщиной 0,5-1,5 мкм.Known metallization of the integrated circuit [2], containing active and passive elements formed on the surface of a semiconductor plate, a pattern of conductive material, a three-layer passivating coating consisting of the first layer of silicon oxide or silicon nitride with a thickness of 0.2-1.0 μm, the second layer of oxide silicon, formed by centrifuging from solutions and the third layer of silicon oxide or silicon nitride with a thickness of 0.5-1.5 microns.

В данной конструкции часть пленки, полученной центрифугированием из раствора, остается в составе пассивирующего слоя. Основным недостатком этой конструкции, использующей пленки, полученные центрифугированием из раствора, является недостаточная надежность приборов, полученных по такой технологии. Материалы, используемые для нанесения пленок оксида кремния центрифугированием, являются органическими материалами и содержат подвижные ионы, которые приводят к деградации транзисторов, используемых в интегральных схемах. Кроме того, использование слоев, полученных различными методами, существенно снижает производительность и приводит к увеличению стоимости получаемых приборов.In this design, part of the film obtained by centrifugation from solution remains in the composition of the passivating layer. The main disadvantage of this design, using films obtained by centrifuging from a solution, is the lack of reliability of the devices obtained by this technology. The materials used for deposition of silicon oxide films by centrifugation are organic materials and contain mobile ions, which lead to the degradation of the transistors used in integrated circuits. In addition, the use of layers obtained by various methods, significantly reduces productivity and leads to an increase in the cost of the resulting devices.

Наиболее близким по технической сущности решением является металлизация интегральной схемы [3], содержащая сформированные на поверхности полупроводниковой пластины активные и пассивные элементы, рисунок из токопроводящего материала с контактными площадками для присоединения внешних выводов, слой оксида кремния и пассивирующий слой нитрида кремния. В качестве пассивирующего слоя используются пленки нитрида кремния, который является непроницаемым барьером для влаги и подвижных загрязнений, кроме того, хорошо защищают кристаллы ИМС от царапин. В данной конструкции осаждение слоев нитрида кремния проводится таким образом, чтобы боковые поверхности соединялись друг с другом.The closest to the technical essence of the solution is the metallization of an integrated circuit [3], containing active and passive elements formed on the surface of a semiconductor plate, a drawing of conductive material with contact pads for connecting external leads, a silicon oxide layer and a passivating silicon nitride layer. As a passivating layer, silicon nitride films are used, which is an impermeable barrier to moisture and mobile contaminants, and also protect IC crystals from scratches well. In this construction, the deposition of silicon nitride layers is carried out in such a way that the side surfaces are connected to each other.

Однако и данное решение не лишено недостатков. В верхнем уровне металлических межкомпонентных соединений субмикронных микросхем металлические шины расположены как параллельно, так и перпендикулярно друг другу. При этом между параллельными шинами зазоры обычно достаточно узкие, при этом рельеф имеет небольшой отрицательный профиль. В областях, где набор параллельных шин подходит к перпендикулярной шипе, могут существовать открытые пространства. При осаждении пассивирующего диэлектрика в узких зазорах боковые поверхности будут соединяться, а в открытых пространствах будут образовываться углубления рельефа. В этих областях происходит неконформное покрытие рельефа фоторезистом, что приводит к затравам в пассивирующий слой при вскрытии окон над контактными площадками. Утонение пассивирующего покрытия приводит к коррозии шин металлизации из-за проникновения влаги, утечкам, низкому проценту выхода и низкой надежности приборов.However, this solution is not without flaws. In the upper level of metal interconnects of submicron microcircuits, metal buses are located both parallel and perpendicular to each other. At the same time, the gaps between parallel tires are usually quite narrow, while the relief has a small negative profile. In areas where a set of parallel tires fits a perpendicular spike, open spaces may exist. During the deposition of a passivating dielectric in narrow gaps, the lateral surfaces will merge, and in open spaces, terrain depressions will be formed. In these areas, a non-conformal coating of the relief with a photoresist occurs, which leads to seizures in the passivation layer when opening the windows above the contact pads. Thinning of the passivating coating leads to corrosion of the metallization tires due to moisture penetration, leaks, low yield and low reliability of devices.

Таким образом, данная металлизация не может использоваться для субмикронных микросхем, так как не обеспечивает надежную защиту получаемых приборов от внешних воздействий.Thus, this metallization cannot be used for submicron microcircuits, since it does not provide reliable protection of the devices obtained from external influences.

В основу изобретения положено решение задачи повышения качества пассивирующего покрытия и выхода годных структур металлизации ИМС с субмикронными проектными нормами.The basis of the invention is to solve the problem of improving the quality of the passivating coating and the yield of IC metallization structures with submicron design standards.

Поставленная цель решается тем, что в металлизации интегральной схемы, содержащей сформированные на поверхности полупроводниковой пластины активные и пассивные элементы, рисунок из токопроводящего материала с контактными площадками для присоединения внешних выводов, слой оксида кремния и пассивирующий слой нитрида кремния, слой оксида кремния выполнен в виде пристеночных спейсеров на боковых поверхностях токопроводящего материала, а пассивирующий слой нитрида кремния выполнен толщиной 0,8-1,2 мкм.The goal is solved by the fact that in the metallization of an integrated circuit containing active and passive elements formed on the surface of a semiconductor plate, a pattern of conductive material with contact pads for connecting external leads, a layer of silicon oxide and a passivating layer of silicon nitride, a layer of silicon oxide spacers on the side surfaces of the conductive material, and the passivating layer of silicon nitride is made with a thickness of 0.8-1.2 μm.

Сопоставительный анализ предлагаемого изобретения с прототипом показывает, что заявляемый способ формирования ИМС с субмикронными проектными нормами отличается от известного тем, что слой оксида кремния выполнен в виде пристеночных спейсеров на боковых поверхностях токопроводящего материала, а пассивирующий слой нитрида кремния выполнен толщиной 0,8-1,2 мкм.Comparative analysis of the proposed invention with the prototype shows that the inventive method of forming an IC with submicron design standards differs from the well-known one in that the silicon oxide layer is made in the form of wall spacers on the side surfaces of a conductive material, and the passivating silicon nitride layer is 0.8-1 thick, 2 microns.

Использование идентичной или сходной совокупности отличительных признаков для решения поставленной задачи не обнаружено.The use of an identical or similar set of distinctive features to solve the problem was not found.

Решение поставленной задачи объясняется следующим образом.The solution of the problem is explained as follows.

После осаждения пленок оксида кремния формируют пристеночные спейсеры (боковая изоляции металлических шин) при помощи анизотропного плазмохимического травления. В результате формиру- 1 029641After deposition of silicon oxide films, wall spacers are formed (lateral insulation of metal tires) using anisotropic plasma-chemical etching. As a result, the formation of a-1 029641

ется сглаженный топологический рельеф, что обеспечивает конформное осаждение пленок нитрида кремния без образования впадин, "замочных скважин" и "узких" канавок. Полученный топологический рельеф обеспечивает равномерное нанесение фоторезиста без утонений, что позволяет провести вскрытие окон над контактными площадками без повреждения пассивирующего слоя. Таким образом, обеспечивается равномерная защита вертикальных и горизонтальных поверхностей металлических шин пассивирующим слоем.Smooth topological relief is provided, which provides conformal deposition of silicon nitride films without the formation of cavities, "keyholes" and "narrow" grooves. The obtained topological relief ensures uniform application of photoresist without thinning, which allows opening windows above the contact pads without damaging the passivating layer. This ensures uniform protection of the vertical and horizontal surfaces of metal tires with a passivating layer.

При толщине слоя нитрида кремния менее 0,8 мкм не обеспечивается достаточная толщина покрытия на сложном топологическом рельефе, что итоге приводит к снижению надежности приборов. Использование слоев нитрида кремния толщиной более 1,2 мкм нецелесообразно, так как существенно возрастают механические напряжения, что может привести к растрескиванию пассивирующего диэлектрика.When the thickness of the layer of silicon nitride is less than 0.8 μm, a sufficient thickness of the coating on complex topological topography is not ensured, which results in a decrease in the reliability of the instruments. The use of silicon nitride layers with a thickness of more than 1.2 μm is impractical, since mechanical stresses increase significantly, which can lead to cracking of the passivating dielectric.

Реализация предлагаемой металлизация интегральной схемы подтверждается следующими конкретными примерами.The implementation of the proposed metallization of the integrated circuit is confirmed by the following specific examples.

В качестве подложек использовались пластины КДБ-12 (100) диаметром 200 мм. Пленки оксида и нитрида кремния получали на установке поштучной обработки пластин Ргес1зюп-5000СУИ фирмы Аррйеб Ма!епа1з. Пленки оксида кремния осаждали при давлении 450 мм рт. ст. в смеси тетраэтоксисиланозон при температуре 400±10°С. Анизотропное плазмохимическое травление пленок оксида кремния проводилось на установке НашЪом 4520ХЬ фирмы ЬАМ КезеагсИ. Пленки нитрида кремния осаждали в смеси моносилан-аммиак-азот при давлении 4,5±0,5 мм рт.ст. при температуре 400±10°С. Толщина пленок оксида и нитрида кремния измерялась методом интерферометрии на установке ОрйргоЪе 2690ϋν фирмы ТИегшамате.KDB-12 (100) plates with a diameter of 200 mm were used as substrates. Films of silicon oxide and nitride were obtained on a piece-by-piece processing unit of the Prges1züp-5000SUI plates of the company Arriebe Ma! Films of silicon oxide precipitated at a pressure of 450 mm Hg. Art. in a mixture of tetraethoxysilanozone at a temperature of 400 ± 10 ° С. Anisotropic plasma-chemical etching of silicon oxide films was carried out on a Nam 4520KhB device manufactured by LAM KeseagI. Silicon nitride films were precipitated in a monosilane-ammonia-nitrogen mixture at a pressure of 4.5 ± 0.5 mm Hg. at a temperature of 400 ± 10 ° С. The thickness of silicon oxide and nitride films was measured by the method of interferometry using the Orgsho 2690ϋν installation of the TIgshamate company.

Качество пассивирующего покрытия оценивалось при помощи следующих параметров: сплошности и стойкостки к растрескиванию. Контроль сплошности пассивирующего покрытия проводился путем выдержки в КОН в течение 20 мин при температуре (55±5)°С. После этого контролировалось наличие растравов алюминиевой металлизации при увеличении 200^х - 400^х в светлом поле микроскопа. Оценка наличия растрескивания пассивирующего слоя проводилась при помощи оптической и растровой электронной микроскопии. Оценка выхода годных структур проводилась на кристаллах микросхемы КР1635РУ21У.The quality of the passivating coating was evaluated using the following parameters: continuity and resistance to cracking. The control of the continuity of the passivating coating was carried out by exposure to KOH for 20 min at a temperature of (55 ± 5) ° C. After that, the presence of aluminum metallization rasts was monitored with an increase of 200 ^× 400 ^× in the light field of the microscope. Evaluation of the presence of cracking of the passivating layer was carried out using optical and scanning electron microscopy. Evaluation of the yield of the structures was carried out on crystals of KR1635RU21U microcircuit.

Режимы формирования металлизации интегральной схемы и характеристики тестовых структур представлены в таблице.The modes of formation of the metallization of the integrated circuit and the characteristics of the test structures are presented in the table.

Анализ таблицы показывает, что предлагаемая металлизация интегральной микросхемы позволяет обеспечить сплошность пассивирующего покрытия и повысить выход годных структур в 2,27-2,39 раза. Наиболее высокий выход годных структур достигается при толщине нитрида кремния 1,0 мкм. При этом обеспечивается равномерная защита вертикальных и горизонтальных поверхностей металлических шин пассивирующим слоем. Если вышеуказанные условия не соблюдаются, эффект не достигается.The analysis of the table shows that the proposed metallization of an integrated microcircuit allows to ensure the continuity of the passivating coating and to increase the yield of usable structures by 2.27-2.39 times. The highest yield of structures is achieved when the thickness of silicon nitride is 1.0 microns. This ensures uniform protection of the vertical and horizontal surfaces of metal tires with a passivating layer. If the above conditions are not met, the effect is not achieved.

Таким образом, предлагаемая металлизация интегральной микросхемы позволяет решить задачу повышения качества пассивирующего покрытия и выхода годных структур металлизации ИМС с субмикронными проектными нормами.Thus, the proposed metallization of an integrated microcircuit allows us to solve the problem of improving the quality of the passivating coating and the yield of IC metallization structures with submicron design standards.

Таблица. Режимы формирования и характеристики тестовых структур металлизации ИС.Table. Modes of formation and characteristics of the test structures metallization IP.

№ п/п No. p / p Параметры процесса изготовления Manufacturing process parameters Показатели качества пассивирующего покрытия и выхода годных структур The quality indicators of the passivating coating and the yield of structures 2 д % Й « о д о й д & д о н 2 d % Th " about d about th d & d about n Спейеры Spacers Наличие растравов А1 при травлении в «царской водке» * The presence of rastav A1 when etched in "Royal vodka" * Наличие растрескиваний пассивирующего слоя Presence of cracking passivating layer Относительный выход годных структур, отн.ед. Relative yield suitable structures, relative units 1 one 700 700 + + есть there is нет not 1,1 1.1 2 2 800 800 + + нет not нет not 2,27 2.27 3 3 1000 1000 + + нет not нет not 2,39 2.39 4 four 1200 1200 + + нет not нет not 2,34 2.34 5 five 1300 1300 + + нет not отдельные трещины separate cracks 1,14 1.14 Прототип Prototype есть there is нет not 1,00 1.00

* - контроль сплошности пассивирующего покрытия (тест Моторолы) Источники информации:* - control of continuity of the passivating coating (Motorola test) Information sources:

1) Патент США 4446194, МПК В05И 3/14, опубл.01.05.1984.1) US Patent 4,446,194, IPC Q05I 3/14, published on 01/05/1984.

2) Патент США 5541445, МПК Н01Ь 23/58, опубл.30.06.1996.2) US Patent 5541445, IPC H 23/58, published on 30.06.1996.

3. Патент США 6563219, МПК Н01Ь 23/48, опубл. 13.05.20033. US patent 6563219, IPC H 23/48, publ. 05.13.2003

- 2 029641- 2 029641

Claims (1)

ФОРМУЛА ИЗОБРЕТЕНИЯCLAIM Интегральная схема, содержащая сформированные на поверхности полупроводниковой пластины активные и пассивные элементы, металлизацию, включающую рисунок из токопроводящего материала с контактными площадками для присоединения внешних выводов, слой оксида кремния и пассивирующий слой нитрида кремния, отличающаяся тем, что пристеночные спейсеры на боковых поверхностях токопроводящего материала выполнены в виде слоев оксида кремния, а пассивирующий слой нитрида кремния выполнен толщиной 0,8-1,2 мкм.Integrated circuit containing active and passive elements formed on the surface of a semiconductor plate, metallization comprising a pattern of conductive material with contact pads for connecting external leads, a layer of silicon oxide and a silicon nitride passivating layer, characterized in that the wall spacers on the side surfaces of the conductive material in the form of layers of silicon oxide, and the passivating layer of silicon nitride is made with a thickness of 0.8-1.2 microns.