DE9417362U1 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- DE9417362U1 DE9417362U1 DE9417362U DE9417362U DE9417362U1 DE 9417362 U1 DE9417362 U1 DE 9417362U1 DE 9417362 U DE9417362 U DE 9417362U DE 9417362 U DE9417362 U DE 9417362U DE 9417362 U1 DE9417362 U1 DE 9417362U1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- semiconductor
- units
- arrangement
- semiconductor units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 239000000758 substrate Substances 0.000 claims description 34
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 229910003465 moissanite Inorganic materials 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
- H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Noodles (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Bipolar Transistors (AREA)
Description
3 6 4 53 6 4 5
&igr;.«&igr;.«
Beschreibung
HalbleiteranordnungDescription
Semiconductor arrangement
Die Erfindung bezieht sich auf eine Halbleiteranordnung, die auf einem Träger, Substrat, aktive Schichten mit darin ausgebildeten Halbleitereinheiten aufweist.The invention relates to a semiconductor device which has active layers with semiconductor units formed therein on a carrier, substrate.
Um Halbleiter, insbesondere für die Leistungselektronik, kostengünstiger zu fertigen, ist man allgemein bestrebt, Substrat einzusparen. Dies um so mehr, je teuerer das Halbleitermaterial ist. Besonders kostenintensiv sind Materialien aus Galliumarsenid und aus Siliciumcarbid. Man war daher bisher bestrebt, die Substrate immer dünner auszuführen. Hierbei stößt man jedoch an technische Grenzen und wegen der immer komplizierteren Handhabung auch an wirtschaftliche Grenzen. Dennoch kann man sagen, daß man bisher beim Modellieren eines Halbleiters an die Grenze des kleinsten möglichen Querschnitts eines Halbleiters gegangen ist. Der dadurch relativ größere Innenwiderstand hat jedoch dazu geführt, daß verhältnismäßig viel Leistung über Kühlkörper abzuführen ist. Ein derartiger Wärmeanfall ist jedoch in gekapselten elektronischen Geräten unerwünscht.In order to manufacture semiconductors more cost-effectively, especially for power electronics, the general aim is to save on substrate. This is all the more the more expensive the semiconductor material is. Materials made of gallium arsenide and silicon carbide are particularly cost-intensive. The aim has therefore been to make the substrates ever thinner. However, this has reached technical limits and, due to the increasingly complex handling, also economic limits. Nevertheless, it can be said that so far, when modelling a semiconductor, the limit of the smallest possible cross-section of a semiconductor has been reached. The relatively higher internal resistance that this results in has meant that a relatively large amount of power has to be dissipated via heat sinks. However, this type of heat build-up is undesirable in encapsulated electronic devices.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung zu entwickeln, bei der in technischer und wirtschaftlicher Hinsicht die geschilderten Nachteile vermieden werden.The invention is based on the object of developing a semiconductor arrangement in which the disadvantages described are avoided in technical and economic terms.
Die Lösung der geschilderten Aufgabe erfolgt nach der Erfindung durch eine Halbleiteranordnung nach Anspruch 1. DieThe solution of the described problem is achieved according to the invention by a semiconductor device according to claim 1. The
Halbleitereinheiten sind hierbei auf beiden Seiten des Substrats angeordnet. Die elektrische Verbindung von Halbleitereinheiten
kann hierbei besonders wirtschaftlich mittels des Substrats erfolgen.
35Semiconductor units are arranged on both sides of the substrate. The electrical connection of semiconductor units can be made particularly economically using the substrate.
35
So können Halbleitereinheiten, die in Serienschaltung elektrisch zu verbinden sind, auf gegenüberliegenden Seiten des Substrats angeordnet werden.This means that semiconductor devices that are to be electrically connected in series can be arranged on opposite sides of the substrate.
94636459463645
Hierbei können zumindest auf einer Seite des Substrats auch Elemente für eine Ansteuerlogik integriert sein.Elements for control logic can also be integrated on at least one side of the substrate.
Bei Serienschaltung in antiserieller Anordnung können die Halbleitereinheiten vorteilhaft an ihren Drain-Elektroden durch das Substrat verbunden sein. Die Halbleiteranordnungen können auch auf einer Seite des Substrats elektrisch durch das Substrat verbunden werden, indem in die aktiven Schichten ein Graben bis in das Substrat hinein eingebracht wird, so daß die elektrische Verbindung über das Substrat erfolgt.In a series connection in an anti-serial arrangement, the semiconductor units can advantageously be connected at their drain electrodes through the substrate. The semiconductor arrangements can also be electrically connected on one side of the substrate through the substrate by making a trench in the active layers extending into the substrate so that the electrical connection is made via the substrate.
Die geschilderten Vorteile der Halbleiteranordnung kommen durch ein Substrat aus Siliciumcarbid, SiC, besonders zum
Tragen.
15The described advantages of the semiconductor device are particularly evident in a substrate made of silicon carbide, SiC.
15
Die Erfindung soll nun anhand von in der Zeichnung grob schematisch wiedergegebenen Ausführungsbeispielen näher erläutert werden:The invention will now be explained in more detail using embodiments shown roughly schematically in the drawing:
0 In FIG 1 ist eine Halbleiteranordnung, an beiden Seiten abgebrochen
wiedergegeben, in Schnittansicht dargestellt. In FIG 2 ist das elektrische Schaltbild einer antiseriellen
Anordnung von zwei Halbleitereinheiten in der Ausführung als FET veranschaulicht.
In FIG 3 sind in der Darstellungsweise nach FIG 1 auf einer Seite des Substrats zwei elektrisch über das Substrat verbundene
Halbleitereinheiten wiedergegeben.0 In FIG 1, a semiconductor arrangement is shown in sectional view, broken off on both sides. In FIG 2, the electrical circuit diagram of an anti-serial arrangement of two semiconductor units in the form of a FET is illustrated.
In FIG 3, in the representation according to FIG 1, two semiconductor units electrically connected via the substrate are shown on one side of the substrate.
Bei der Halbleiteranordnung nach FIG 1 sind die auf einem so-0 genannten Substrat 1 als Träger aufgebrachten aktiven Schichten 2 mit darin ausgebildeten Halbleitereinheiten 3 auf beiden Seiten des Substrats angeordnet. Das hochdotierte Substrat 1, im Ausführungsbeispiel n+, kann die gemeinsame Bezugsspannung, z.B. GND oder Vdd, aufweisen. In der Größenordnung von 40% können Herstellungskosten eingespart werden, wenn man bei einer seriellen Anordnung von FETs, insbesondere einer antiseriellen Anordnung, diese aus SiC fertigt und auf beiden Seiten des Substrats je einen FET anordnet. Eine der-In the semiconductor arrangement according to FIG 1, the active layers 2 applied to a so-called substrate 1 as a carrier with semiconductor units 3 formed therein are arranged on both sides of the substrate. The highly doped substrate 1, in the exemplary embodiment n+, can have the common reference voltage, e.g. GND or Vdd. Manufacturing costs of around 40% can be saved if, in a serial arrangement of FETs, in particular an anti-serial arrangement, these are made of SiC and one FET is arranged on each side of the substrate. One of the
34836453483645
artige Serienschaltung ist in FIG 2 veranschaulicht. Hierbei sind die FETs antiseriell angeordnet und durch ihre Drain-Elektroden 4 elektrisch miteinander verbunden.A series circuit of this type is illustrated in FIG 2. The FETs are arranged anti-serially and are electrically connected to one another by their drain electrodes 4.
In FIG 3 ist veranschaulicht, daß Halbleitereinheiten 3 auch auf einer Seite des Substrats über das Substrat selbst elektrisch verbunden sein können, indem man in die aktiven Schichten der Halbleiteranordnung einen Graben einbringt, der bis in das Substrat reicht. Die zum Graben benachbarten HaIbleitereinheiten werden dann über das Substrat unterhalb des Grabens elektrisch miteinander verbunden.FIG 3 shows that semiconductor units 3 can also be electrically connected on one side of the substrate via the substrate itself by creating a trench in the active layers of the semiconductor arrangement that extends into the substrate. The semiconductor units adjacent to the trench are then electrically connected to one another via the substrate below the trench.
Beispielsweise kann auf jeder Seite des Grabens 5 als Halbleitereinheit 3 ein MOSFET ausgebildet sein, wobei die beiden MOSFETs an ihren Drain-Elektroden durch das Substrat 1 miteinander in Verbindung stehen. Wenn auch die Flächenreduktion bei einer Ausführung nach FIG 3 verhältnismäßig gering ist im Vergleich zur Flächenreduktion bei einer Anordnung gemäß FIG 1, so kann durch eine sogenannte Reparaturtechnik über die Waververmessung die Ausbeute bei einem derartigen Doppel-FET nach FIG 3 noch deutlich gesteigert werden.For example, a MOSFET can be formed on each side of the trench 5 as a semiconductor unit 3, with the two MOSFETs being connected to one another at their drain electrodes through the substrate 1. Even if the area reduction in an embodiment according to FIG 3 is relatively small in comparison to the area reduction in an arrangement according to FIG 1, the yield in such a double FET according to FIG 3 can be significantly increased by a so-called repair technique using wafer measurement.
Durch die geschilderten Halbleiteranordnungen wird auch der lineare als sogenannter ON-Widerstand interpretierte Kennlinienteil bei einem FET oder bei einer seriellen bzw. antiseriellen FET-Anordnung in seinem Wert verhältnismäßig niedriger, da hier die Drift-Region 6 und die Strecke durch das Substrat 1 sowie die Drift-Region der gegenüberliegenden aktiven Schichten eingehen und anteilig der Weg durch das Substrat verringert wird.Due to the semiconductor arrangements described, the linear characteristic part, interpreted as the so-called ON resistance, in a FET or in a serial or anti-serial FET arrangement is also relatively lower in value, since the drift region 6 and the path through the substrate 1 as well as the drift region of the opposite active layers are included and the path through the substrate is reduced proportionately.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE9417362U DE9417362U1 (en) | 1994-10-28 | 1994-10-28 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE9417362U DE9417362U1 (en) | 1994-10-28 | 1994-10-28 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
DE9417362U1 true DE9417362U1 (en) | 1995-01-05 |
Family
ID=6915453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE9417362U Expired - Lifetime DE9417362U1 (en) | 1994-10-28 | 1994-10-28 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE9417362U1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2317553A1 (en) * | 2009-10-28 | 2011-05-04 | STMicroelectronics S.r.l. | Double-sided semiconductor structure and method for manufacturing the same |
-
1994
- 1994-10-28 DE DE9417362U patent/DE9417362U1/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2317553A1 (en) * | 2009-10-28 | 2011-05-04 | STMicroelectronics S.r.l. | Double-sided semiconductor structure and method for manufacturing the same |
US8525253B2 (en) | 2009-10-28 | 2013-09-03 | Stmicroelectronics S.R.L. | Double-sided semiconductor structure and method for manufacturing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10323238B4 (en) | Power element, which lets a large electric current through | |
DE69534968T2 (en) | Semiconductor arrangements of the pressure contact type | |
DE102006038479B4 (en) | Power semiconductor module with two multiple power semiconductor devices | |
DE10258570B4 (en) | The power semiconductor module | |
DE2137534A1 (en) | Semiconductor component and method for its manufacture | |
DE112015002272T5 (en) | SIC POWER MODULES WITH HIGH CURRENT AND LOW SWITCH LOSSES | |
DE19757269B4 (en) | Method of manufacturing a silicon-on-insulator semiconductor substrate | |
DE102013106113A1 (en) | Semiconductor modules and method for their production | |
DE102019205227A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
DE102019109275A1 (en) | Semiconductor device | |
DE102004059627B4 (en) | Semiconductor device having a high potential island region | |
DE10337640A1 (en) | Power semiconductor module for fitting on a heat sink has a casing, power semiconductor components and an insulating substrate with metal layers on both sides | |
DE19517975B4 (en) | CMOS circuit chips with polysilicon field ring structure | |
EP1063700A2 (en) | Substrate for high voltage modules | |
DE10252609B4 (en) | Termination for a semiconductor device with MOS gate control with protection rings | |
DE102018216399B4 (en) | Method for manufacturing a power semiconductor module and power semiconductor module | |
DE4438640C1 (en) | Double-sided power semiconductor device | |
DE9417362U1 (en) | Semiconductor device | |
DE3924930C2 (en) | MOS semiconductor device | |
DE10014455B4 (en) | level shifter | |
DE102015104956A1 (en) | Printed circuit board with a lead frame with inserted packaged semiconductor chips | |
DE2852402A1 (en) | LATERAL SEMI-CONDUCTOR COMPONENT | |
EP1107310A2 (en) | Isolation improvement of high power semiconductor modules | |
WO2001022490A1 (en) | Selective cooling of partial surfaces pertaining to a flat electronic component | |
DE102018217420B4 (en) | Semiconductor device |