DE9412376U1 - Speicherschaltung zur Kompensation von Bitfehlern in Speicherbausteinen - Google Patents
Speicherschaltung zur Kompensation von Bitfehlern in SpeicherbausteinenInfo
- Publication number
- DE9412376U1 DE9412376U1 DE9412376U DE9412376U DE9412376U1 DE 9412376 U1 DE9412376 U1 DE 9412376U1 DE 9412376 U DE9412376 U DE 9412376U DE 9412376 U DE9412376 U DE 9412376U DE 9412376 U1 DE9412376 U1 DE 9412376U1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- address
- replacement
- functional
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000002950 deficient Effects 0.000 claims description 27
- 238000010586 diagram Methods 0.000 description 4
- 244000309464 bull Species 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
[Rle:ANM\SC7t17B1.doc] Beschreibung, ·1.0$.i9Sß J "·».,· J ·
Speicherfehler-Kompensation * * » *J &idigr; &idiagr; J* "J
TELBUS GmbH ' "
Speicherschaltung zur Kompensation von Bitfehlern in Speicherbausteinen
Die Erfindung betrifft eine Speicherschaltung zur Kompensa- ; tion von Bitfehlern in Speicherbausteinen gemäß Anspruch 1.
Aufgrund der Nanostrukturen treten bei der Herstellung von Speicherbausteinen hoher Kapazität (4 MB und höher, insbesondere
DRAMs) häufig Fehler auf, so daß einzelne Speicherplätze in den Speicherchips nicht funktionsfähig sind. Aus
diesem Grund werden Speicherchips häufig auf eine Kapazität hin ausgelegt, die größer ist, als die mit der die Speicherchips
dann eingesetzt werden. Durch diese Auslegung mit "Überkapazität" ist es dann möglich bei Auftreten von einigen
wenigen Speicherfehlern die entsprechenden Zeilen oder Spalten vollständig hardwaremäßig auszublenden. Dieses Verfahren
ist natürlich nur in sehr engem Rahmen anzuwenden. Übersteigt die Anzahl der Speicherfehler eine bestimmte
Zahl, ist der Speicherchip als Ausschuß zu betrachten, obwohl unter Umständen 90 % der Speicherplätze oder mehr
funktionsfähig sind. Derartige Speicherchips werden auch mit "mostly good" bezeichnet.
Es ist daher Aufgabe der Erfindung eine Speicherschaltung anzugeben, die Bitfehler in Speicherchips kompensiert.
Die Lösung dieser Aufgabe erfolgt mittels einer Speicherschaltung gemäß Anspruch 1.
Erfindungsgemäß wird eine Speichereinrichtung bzw. ein
"Mostly-Good-Speicherchip", die bzw. der eine bestimmte An-
Beschreibung,
Speicherfehler-Kompensation TELBUS GmbH
zahl von defekten Speicherplätzen enthält in einen Nominalspeicherbereich
und einen Ersatzspeicherbereich aufgeteilt. Der Nominalspeicherbereich ist beispielsweise über n+1
Adreßleitungen (AO bis An) adressierbar, während der Ersatzspeicherbereich über m-n Adreßleitungen (An+1 bis Am)
adressierbar ist. Eine an die Speicherschaltung angelegte Adresse, die auf einen defekten Speicherplatz im Bereich AO
bis An der Speichereinrichtung verweist, wird durch die Speicherzuordnungseinrichtung ein Speicherplatz im Bereich
An+1 bis Am zugewiesen. D. h. für den Fall, daß die angelegte Speicheradresse auf einen defekten Speicherplatz verweist,
wird nicht die ursprünglich angelegte Adresse an die Speichereinrichtung angelegt, sonder über die Schalteinrichtung
wird auf die Ersatzadresse, die durch die Speicherzuordnungseinrichtung bereitgestellt wird, umgeschaltet.
Für den Fall, daß der Speicherchip mit Überkapazität ausgelegt ist, kann für den Ersatzspeicherbereich An+1 bis Am
der Speicherplatz über der nominalen Speicherkapazität verwendet werden. Selbst, wenn jedoch dies nicht möglich ist,
läßt sich die vorliegende Erfindung anwenden. Es entsteht lediglich dadurch eine Einschränkung, daß beispielsweise
von einem 16 MB-Speicherchip lediglich beispielsweise 15,9 MB zur Verfügung stehen. Durch die Speicherzuordnungseinrichtung
gemäß der vorliegenden Erfindung wird jedoch erreicht, daß die zur Verfügung stehenden 15,9 MB fortlaufend
adressierbar sind, so daß ein derartiger "fehlerkompensierter" Speicherchip wie ein vollständig
funktionsfähiger Speicherchip eingesetzt werden kann.
Gemäß der bevorzugten Ausführungsform der Erfindung nach
Anspruch 3 enthält die Speicherzuordnungseinrichtung ein erstes Speicherelement, in dem nach dem Hochfahren bzw.
Starten der Speicherschaltung Informationen über die defekten Speicherplätze abgespeichert sind.
He- 2-
[File:ANM\SC71,17B1.doc! Beschreibung, 1.08.1994
Speicherfehler-Kompensation
TELBUS GmbH
Die Ausgestaltung der Erfindung gemäß den Ansprüchen 4 und 5 ist insbesondere für Speichereinrichtungen ausgelegt, die
in Zeilen und Spalten organisiert sind. Das erste Speicherelement muß zwar den gesamten Adreßraum AO bis An umfassen,
jedoch genügt eine Speichertiefe von einem Bit. Dieses eine Bit zeigt an, ob der durch die angelegte Adresse adressierte
Speicherplatz defekt oder funktionsfähig ist. Für
das zweite und dritte Speicherelement genügt eine Speicherbreite, die der Breite der Zeilenadresse bzw. Spaltenadresse entspricht. Die Speichertiefe muß so groß sein, daß eine Ersatzadresse abgespeichert werden kann, falls die angelegte
Zeilen- und Spaltenadresse auf einen defekten Speicherplatz
verweist.
Speicherplatz defekt oder funktionsfähig ist. Für
das zweite und dritte Speicherelement genügt eine Speicherbreite, die der Breite der Zeilenadresse bzw. Spaltenadresse entspricht. Die Speichertiefe muß so groß sein, daß eine Ersatzadresse abgespeichert werden kann, falls die angelegte
Zeilen- und Spaltenadresse auf einen defekten Speicherplatz
verweist.
Gemäß der vorteilhaften Weiterbildung der Erfindung nach
Ansrpuch 5 weist die Schalteinrichtung sowohl ein Schaltelement
für das Umschalten zwischen angelegter Zeilenadresse
und Ersatzzeilenadresse als auch ein Schaltelement
für das Umschalten zwischen der angelegten Spaltenadresse
Ansrpuch 5 weist die Schalteinrichtung sowohl ein Schaltelement
für das Umschalten zwischen angelegter Zeilenadresse
und Ersatzzeilenadresse als auch ein Schaltelement
für das Umschalten zwischen der angelegten Spaltenadresse
und der Ersatzspaltenadresse auf. Damit können für den
Fall, daß eine angelegte Zeilen- und Spaltenadresse auf einen defekten Speicherplatz verweist wahlweise nur die Ersatzzeilenadresse
oder nur die Ersatzspaltenadresse oder
beide geschaltet werden.
oder nur die Ersatzspaltenadresse oder
beide geschaltet werden.
Gemäß einer vorteilhaften Weiterbildung der Erfindung nach
Anspruch 6 werden in dem ersten Speicherelement die einzelnen defekten Speicherplätze numeriert und in einer Arithmetikeinrichtung wird aus dieser Ersatzspeicherplatzummer
Anspruch 6 werden in dem ersten Speicherelement die einzelnen defekten Speicherplätze numeriert und in einer Arithmetikeinrichtung wird aus dieser Ersatzspeicherplatzummer
mittels arithmetischer Operation eine Ersatzadresse errechnet. Beispielsweise kann dies dadurch erfolgen, daß zu der
Ersatzspeicherplatznummer eine konstante Adresse hinzuaddiert
und die sich ergebende Summe in eine Zeilen- und eine Spaltenadresse umgesetzt wird. Auf diese Weise wird er-
Ersatzspeicherplatznummer eine konstante Adresse hinzuaddiert
und die sich ergebende Summe in eine Zeilen- und eine Spaltenadresse umgesetzt wird. Auf diese Weise wird er-
reicht, daß die Speicherkapazität zum Abspeichern der Ersatzadressen
vergleichsweise gering gehalten wird, d. h.
die Speichertiefe des Speicherelemtes in der Speicherzuord-
vergleichsweise gering gehalten wird, d. h.
die Speichertiefe des Speicherelemtes in der Speicherzuord-
iie - 3 -
[File:ANM\SC71'17B1.doc} Beschreibung, 1.08.1994
Speicherfehler-Kompensation TELBUS GmbH
nungseinrichtung ist wesentlich geringer als die Speichertiefe
der Speichereinrichtung mit den defekten Speicherplätzen .
Gemäß einer weiteren vorteilhaften Ausgestaltung der Erfindung
nach Anspruch 7 wird der Ersatzspeicherbereich in der Speichereinrichtung durch ein eigenes Speicherelement bereitgestellt.
Damit ist ein größerer Nominalspeicherbereich möglich, da kein Speicherplatz für den Ersatzspeicherbereich
abgzweigt werden muß.
Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung anhand der
Zeichnung. Es zeigt:
15
15
Fig. 1 einen schematischen Schaltplan einer ersten
Ausführungsform der Erfindung,
Fig. 2 und 3 Tabellen und Diagramme zur Erläuterung der Ausführungsform gemäß Fig. 1,
Fig. 4 einen schematischen Schaltplan einer zweiten Ausführungsform der vorliegenden Erfindung
, und
25
25
Fig. 5 Diagramme und Tabellen zur Erläuterung der
Ausführungsform gemäß Fig. ???.
Die Ausführungsform der Erfindung gemäß Fig. 1 weist eine
Speichereinrichtung 2 in Form eines DRAM mit beispielsweise 16 MB Speicherkapazität auf. Die Speichereinrichtung 2
weist Anschlüsse 2-R für Zeilenadressen, Anschlüsse 2-C für Spaltenadressen, Steueranschlüsse 2-S sowie Datenausgangsanschlüsse
2-D auf. Über Leitungen 4 und 5 ist die Speichereinrichtung 2 mit dem Ausgang einer Speicherplatzzuordnungseinrichtung
8 (strichliert dargestellt) verbunden. Die SpeicherplatzZuordnungseinrichtung 8 weist ein erstes
[Fi!e:ANM\SC7117B1.dos] Beschreibung, 1.03.1994
Speicherfehler-Kompensation
TELBUS GmbH
Schaltelement bzw. einen Zeilenmultiplexer 6 und ein zweites Schaltelement bzw. einen Spaltenmultiplexer 7 auf. Die
Multiplexer 6 bzw. 7 weisen jeweils einen ersten Eingangsanschluß 6-A bzw. 7-A, einen zweiten Eingangsanschluß 6-B
bzw. 7B, einen Steueranschluß 6-S bzw. 7-S und einen Ausgangsanschluß 6-AB bzw. 7-AB auf. Der Ausgangsanschluß 6-AB
ist über die Leitung 4 mit dem Zeilenadresseneingang 2-R und der Ausgangsanschluß 7-AB ist über die Leitung 6 mit
dem Spaltenadresseneingang 2-C verbunden. Die Schalteinrichtung 8 ist eingangsseitig mit dem Ausgang einer Speicherplatzzuordnungseinrichtung
10 (strichliert dargestellt) und mit Adreßleitungen 12 und 14 verbunden, über die Zeilen-
bzw. Spaltenadressen angelegt werden. Die Zeilenadreßleitung 12 ist unmittelbar mit dem ersten Eingangsanschluß
6-A des Zeilenmultiplexers 6 und die Spaltenadreßleitung 14 ist unmittelbar mit dem ersten Anschluß 7-A des Spaltenmultiplexers
7 verbunden.
Die Speicherplatzzuordnungseinrichtung 10 weist ein erstes Speicherelement 16, ein zweites Speicherelement 18 und ein
drittes Speicherelement 19 auf. Die Speicherelemente 16, 18 und 20 weisen jeweils Adreßeingangsanschlüsse 16-A, 18-R
und 20-C sowie Datenaugänge 16-FP, 18-ER und 20-EC auf. Der Ausgangsanschluß 16-FP ist über eine Leitung 22 mit den
Eingangsanschlüssen 6-S bzw. 7-S der Multiplexer 6 und 7 verbunden. Der Ausgangsanschluß 18-ER ist über eine Leitung
24 mit dem zweiten Eingangsanschluß 6-B des Zeilenmultiplexers 6 und der Ausgangsanschluß 20-EC ist über eine Leitung
26 mit dem zweiten Eingangsanschluß 7-B des Spaltenmultiplexers
7 verbunden.
Die Funktionsweise der Ausführungsform gemäß Fig. 1 wird
nun unter Bezugnahme auf die Graphik bzw. Tabelle von Fig. 2 näher erläutert. Zur Vereinfachung der Darstellung ist in
Fig. 2 eine Speichereinrichtung mit lediglich acht Zeilen und fünf Spalten dargestellt. Die schraffierten Kästchen
bezeichnen defekte Speicherzellen, insgesamt elf. Es sei
[File:ANM\SC7117B1.doc] Beschreibung, 1.08.1994
Speicherfehler-Kompensation TELBUS GmbH
IaI
darauf hingewiesen, daß lediglich aus Gründen der Darstellung eine im Verhältnis zur Gesamtspeicherkapazität (5x8)
vergleichsweise hohe Zahl von defekten Speicherplätzen (11) angenommen ist.
5
5
Die Speichereinrichtung 2 wird in zwei Speicherbereiche, einen Nominalspeicherbereich 30 und einen Ersatzspeicherbereich
32 eingeteilt. Für die im Nominalspeicherbereich 30 liegenden defekten Speicherplätze werden im Ersatzspeicherbereich
32 Ersatzspeicherplätze reserviert, so daß der Nominalspeicherbereich fortlaufend adressierbar ist. Damit
stehen für den Nominalspeicherbereich 30 im Beispiel von Fig. 2 die Zeilenadressen 0 bis 4 und die Spaltenadressen 0
bis 4 zur Verfügung während der Ersatzspeicherbereich 32 die Zeilenadressen 5 bis 7 und ebenfalls die Spaltenadressen
0 bis 4 umfaßt.
Beim Hochfahren bzw. Starten einer Anwendungsschaltung mit
der erfindungsgemäßen Speicherschaltung wird zunächst ermittelt,
welche Speicherplätze in der Speichereinrichtung 2 defekt sind. Aufgrund der Anzahl der defekten Speicherplätze
wird die Speichereinrichtung 2 in zwei Speicherbereiche unterteilt, wobei darauf geachtet wird, daß der zweite Ersatzspeicherbereich
32 möglichst klein gewählt wird. In dem ersten Speicherelement 16 wird dann hinterlegt, welche
Speicherplätze defekt und welche funktionsfähig sind. In
dem zweiten bzw. dritten Speicherelement 18 bzw. 20 wird zu einer Zeilen- bzw. Spaltenadresse, die auf einem defekten
Speicherplatz verweist, eine Ersatzadresse abgespeichert, die im Ersatzspeicherbereich 32 der Speichereinrichtung 2
liegt.
In Fig. 2 ist eine beispielhafte Zuordnung der defekten
Speicherplätze aus dem Nominalspeicherbereich 30 auf Speicherplätze im Ersatzspeicherbereich 32 angegeben. Die Größe
des Ersatzspeicherbereichs richtet sich hierbei nach der Anzahl der defekten Speicherplätze und auch nach der
[File:ANM\SC7<!17B1.doc] Beschreibung, 1.08.1994
Speicherfehler-Kompensation
TELBUS GmbH
"geographischen" Lage der defekten Speicherplätze in der Speichereinrichtung.
Wird nun eine bestimmte Adresse an die Adreßleitungen 12
und 14 angelegt, so liegt diese Adresse auch an dem Eingangsanschluß 16-A des ersten Speicherelements 16 an.
Gleichzeitig liegt die Zeilenadresse dieser Adresse an dem Eingangsanschluß 18-R des zweiten Speicherelements 18 und
an dem Eingangsanschluß 20-C des dritten Speicherelements an. Außerdem liegt diese Adresse über die Leitungen 12 bzw.
14 auch an den ersten Eingangsanschlüssen 6-A bzw. 7-A der Multiplexer 6 und 7 der Schalteinrichtung 8 an. Verweist
nun die angelegte Adresse auf einen funktionsfähigen Speicherplatz,
so liegt am Ausgangsanschluß 16-FP des ersten Speicherelements 16 eine "0" an, die über die Leitung 22
den Steueranschlüssen 6-S bzw. 7-S der Multiplexer 6 und 7 zugeführt wird und bewirkt, daß der erste Eingangsanschluß
6-A bzw. 7-A auf dem Ausgang 6-AB bzw. 7-AB geschaltet
wird. Damit liegt in diesem Fall die an die Adreßleitungen 12 bzw. 14 angelegte Adresse über die Leitungen 4 bzw. 5
unmittelbar an den Adreßeingängen 2-R und 2-C der Speichereinrichtung 2 an. Verweist die an den Leitungen 12 und 14
angelegte Adresse jedoch auf einen funktionsunfähigen Speicherplatz, so liegt auf der Leitung 22 eine "1" vor und der
zweite Eingangsanschluß 6-B bzw. 7-B der Multiplexer 6 und 7 wird auf den Ausgangsanschluß 6-AB bzw. 7-AB geschaltet.
Damit liegt über die Leitungen 4 und 5, die durch das zweite und dritte Speicherelement 18 bz. 20 bereitgestellte Ersatzzeilen-
bzw. Ersatzspaltenadresse an der Speichereinrichtung 2 an, die auf einen Ersatzspeicherplatz im zweiten
Ersatzspeicherbereich 32 verweist.
In der Ausführungsform gemäß den Figuren 1 und 2 wird bei
Anlegen einer Adresse, die auf einem defekten Speicherplatz verweist, sowohl eine Ersatzzeilen- als auch eine Ersatzspaltenadresse
über die Schalteinrichtung 8 geschaltet. Die Schalteinrichtung 8 läßt sich in nicht näher dargestellter
[File:ANM\SC7i117B1.doe] Beschreibung, 1.08.1994
Speicherfehler-Kompensation
TELBUS GmbH
Weise jedoch auch so gestalten, daß wahlweise entweder eine Ersatzzeilen- oder eine Ersatzspaltenadresse oder beide
durchgeschaltet werden. Ein entsprechendes Beispiels ist in Fig. 3 dargestellt, die im übrigen der Darstellung von Fig.
2 entspricht.
In den Figuren 4 und 5 ist eine zweite Ausführungsform der
vorliegenden Erfindung beschrieben. Entsprechende Bauteile sind mit den gleichen Bezugszeichen versehen. Die Ausführungsform
gemäß Fig. 4 weist ebenfalls eine Speichereinrichtung 2, eine Speicherzuordnungseinrichtung 10 und eine
Schalteinrichtung 8 auf. Der Unterschied zwischen der Ausführungsform von Fig. 1 und Fig. 4 besteht lediglich im inneren
Aufbau der Speicherzuordnungseinrichtung 10. Im folgenden wird daher im wesentlichen die im Vergleich zu Fig.
1 unterschiedliche Speicherzuordnungseinrichtung 10 beschrieben, während hinsichtlich der Beschreibung der übrigen
Komponenten auf die die Beschreibung zu Fig. 1 verwiesen wird.
Die Speicherzuordnungseinrichtung 10 weist ein erstes Speicherelement
40 mit Eingangsanschlüssen 40-R für Zeilenadressen und Eingangsanschlüssen 40-C für Spaltenadressen
sowie Datenausgangsanschlüssen 40-D auf. Die Zeilenadressen-Eingangsanschlüsse
40-R sind mit der Leitung 12 und die Spaltenadresseneingangsanschlüsse 40-C mit den Leitungen 14
verbunden. Die Datenausgangsleitungen 40-D des Speicherelements 40 sind über Leitungen 42 mit Eingangsanschlüssen 44-E
einer Arithmetikeinheit 44 verbunden. Ausgangsanschlüsse 44-R, 44-C und 44-FP der Artithmetikeinheit 44 sind über
Leitungen 46, 48 und 50 mit der Schalteinrichtung 8 verbunden. Hierbei ist die Leitung 46 mit einem Einganganschluß
8-B1, die Leitung 48 mit einem Eingangsanschluß 8-B2 und die Leitung 50 mit einem Eingangsanschluß 8-S verbunden.
Die Zeilenadressleitung 12 ist mit einem Eingangsanschluß 8-Al und die Spaltenadressleitung 14 ist mit einem Eingangsanschluß
8-A2 der Schalteinrichtung 8 verbunden.
[File:ANM\SC7117B1.doc] Beschreibung, 1.08.1994
Speicherfehier-Kompensation TELBUS GmbH
Die Ausführungsform gemäß Fig. 4 wird nun anhand der Graphiken
und Tabellen von Fig. 5 hinsichtlich ihrer Funktion beschrieben. In Fig. 5 wurde aus Vereinfachungsgründen
ebenfalls wieder ein Speicher mit lediglich fünf Spalten und sieben Zeilen angenommen, der ebenfalls in einen Nominalspeicherbereich
30 und einen Ersatzspeicherbereich 32 unterteilt ist. Allerdings besteht der Ersatzspeicherbereich
32 in Fig. 5 lediglich aus zwei Zeilen, während er bei der Ausführungsform gemäß den Figuren 1 bis 3 aus drei
Zeilen besteht.
Beim Starten der Anwendungsschaltung wird wie bei der Ausführungsform
gemäß den Figuren 1 bis 3 zunächst festgestellt,
welche Speicherplätze der Speichereinrichtung 2 defekt sind. Diese Speicherplätze werden fortlaufend mit einer
Ersatzspeicherplatznummer numeriert und diese Ersatzspeicherplatznummer wird unter der entsprechenden Adresse
in dem Speicherelement 40 eingetragen. Bei funktionsfähigen Speicherplätzen wird in das Speicherelement 40 eine Null
eingetragen. Wird nun an die Adreßleitungen 12 und 14 eine Adresse angelegt, die auf einen funktionsfähigen Speicherplatz
verweist, wird über die Leitung 42 eine Null ausgelesen, die in der Arithmetikeinrichtung 44 erkannt wird und
die daraufhin über die Leitung 50 eine Null an den Steueranschluß 8-S der Schalteinrichtung 8 anlegt. Dies bewirkt
wiederum, daß die auf den Leitungen 12 und 14 angelegten Adressen durch die Schalteinrichtungen 8 auf die Leitungen
4 bzw. 5 und die Anschlüsse 2-R bzw. 2-C durchgeschaltet 0 werden.
Liegt auf den Leitungen 12 und 14 eine Adresse an, die auf einen defekten Speicherplatz verweist, so wird aus dem
Speicherelement 40 die entsprechende Ersatzspeicherplatznummer ausgelesen und der Arithmetikeinheit 44 zugeführt.
In der Arithmetikeinheit 44 wird zu dieser Ersatzspeicherplatznummer
eine konstante Zahl addiert, so daß die Summe
[File:ANM\SC7117B1.doo] Beschreibung, 1.08.1994
Speicherfehler-Kompensation TELBUS GmbH
auf einen Speicherplatz in dem Ersatzspeicherbereich 32 verweist. Außerdem wird die sich ergebende Nummer in eine
entsprechende Zeilen- und Spaltenadresse umgewandelt und der Schalteinrichtung 8 zugeführt. Gleichzeitig wird über
die Leitung 50 der Schalteinrichtung 8 eine "1" zugeführt, die bewirkt, daß anstelle der Leitungen 12 und 14 die Leitungen
46 und 48 auf die Leitung 4 bzw. 5 durchgeschaltet werden, so daß die in der Speicherzuordnungseinrichtung 10
ermittelte Ersatzadresse an der Speichereinrichtung 2 anliegt.
In einer nicht näher dargestellten alternativen Ausführungsform wird der Ersatzspeicherbereich 32 der Speichereinrichtung
2 durch einen separaten Speicherchip bereitgestellt und der gesamte Speicherchip mit den defekten Speicherplätzen
wird zum Nominalspeicherbereich 30 der Speichereinrichtung 2. Dieser separate Speicherchip ist hinsichtlich
seiner Speicherkapazität der Anzahl der defekten Speicherplatz angepaßt, die wesentlich geringer ist als die
Gesamtkapazität des Speicherchips mit defekten Speicherplätzen. Damit können die Ersatzspeicherplätze in dem separaten
Chip mit wesentlich geringere Adreßbreite adressiert werden, was wiederum eine geringere Speichertiefe der zweiten
bzw. dritten Speicherelemente ermöglicht.
•&eite-10-
Claims (7)
1. Speicherschaltung, die einen fortlaufenden, virtuel-
len, ersten Adreßbereich (AO ·.. AN) bereitstellt, und aufweist:
eine Speichereinrichtung (2), die eine bestimmte Anzahl
von defekten Speicherplätzen enthält, die einen Nominalspeicherbereich (30) und einen Ersatzspeicherbereich
(32) und einen zweiten Adreßbereich (AO ... AM) aufweist, der größer ist als der erste Adreßbereich,
eine Speicherplatzzuordnungseinrichtung (10), die den fortlaufenden, virtuellen, ersten Adreßbereich bereitstellt
und für eine angelegte Adresse des ersten Adreßbereichs, die auf einen defekten Speicherplatz in dem Nominalspeicherbereich
(30) der Speichereinrichtung (2) verweist, eine Ersatzadresse zuweist, die auf einen funktionsfähigen Speicherplatz
in dem Ersatzspeicherbereich (32) der Speichereinrichtung (2) verweist, und
eine Schalteinrichtung (8), die den Zugriff auf die funktionsfähigen Speicherplätze der Speichereinrichtung
durch Umschalten zwischen den angelegten Adressen und den durch die Speicherplatzzuordnungseinrichtung (10) bereitgestellten
Ersatzadressen steuert.
2. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet,
daß die Speichereinrichtung (2) in Zeilen und Spalten organisiert ist und die Adreßbereiche Zeilen- und
Spaltenadressen aufweisen.
3. Speicherschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß die Speicherzuordnungseinrichtung ein erstes Speicherelement (16; 40) umfaßt, das durch den ersten
Adreßbereich adressierbar ist und Informationen über eine Ersatzadresse enthält, falls die angelegte Adresse auf einen
funktionsunfähigen Speicherplatz in der Speichereinrichtung (2) verweist.
[File:ANM\SC7117A1 .DOC] Ansprüche, 29.07.1994.
Speicherfehler-Kompensation '
Telbus GmbH
öl
4. Speicherschaltung nach Anspruch 3, dadurch gekennzeichnet,
daß das erste Speicherelement (16) ein eine Information darüber enthält, ob der einer Adresse des ersten
Adreßbereichs zugeordnete Speicherplatz in der Speichereinrichtung (2) funktionsfähig ist oder nicht,
daß die Speicherzuordnungseinrichtung (10) ein zweites Speicherelement (18) umfaßt, das zu einer Zeilenadresse des
ersten Adreßbereichs, die auf einen funktionsunfähigen Speicherplatz in dem Nominalspeicherbereich (30) der Speichereinrichtung
(2) verweist, eine Ersatzzeilenadresse bereitstellt, die auf einen funktionsfähigen Speicherplatz in
dem Ersatzspeicherbereich (32) der Speichereinrichtung (2) verweist, und
daß die Speicherzuordnungseinrichtung (10) ein drittes Speicherelement (20) enthält, das zu einer Spaltenadresse
des ersten Adreßbereichs, die auf einen funktionsunfähigen
Speicherplatz verweist, eine Ersatzspaltenadresse bereitstellt.
5. Speicherschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Schalteinrichtung (8) ein erstes Schaltelement
(6) zum Umschalten zwischen der angelegten Zeilenadresse und der Ersatzzeilenadresse und ein zweites Schaltelement
(7) zum Umschalten zwischen der angelegten Spaltenadresse und der Ersatzspaltenadresse enthält.
6. Speicherschaltung nach Anspruch 3, dadurch gekennzeichnet,
daß die erste Speicherelement (40) den angelegten Adressen des ersten Adreßbereichs, die auf einen funktionsunfähigen
Speicherplatz in dem Nominalspeicherbereich (30) der Speichereinrichtung (2) verweisen eine Ersatzspeicherplatznummer
zuordnet, und
[File:ANM\SC7117A1.DOt] Ansprüche, 29.07.1994J
Speicherfehler-Kompensation *,
Speicherfehler-Kompensation *,
Telbus GmbH
daß die SpeicherZuordnungseinrichtung (10) eine Arithmetikeinrichtung
(44) aufweist, die die Ersatzadresse mittels einer arithmetischen Operation errechnet.
7. Speicherschaltung nach wenigstens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der
Ersatzspeicherbereich (32) in der speichereinrichtung (2) in Form eines eigenen Speicherelements bereitgestellt ist.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE9412376U DE9412376U1 (de) | 1994-08-01 | 1994-08-01 | Speicherschaltung zur Kompensation von Bitfehlern in Speicherbausteinen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE9412376U DE9412376U1 (de) | 1994-08-01 | 1994-08-01 | Speicherschaltung zur Kompensation von Bitfehlern in Speicherbausteinen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE9412376U1 true DE9412376U1 (de) | 1995-12-07 |
Family
ID=6911847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE9412376U Expired - Lifetime DE9412376U1 (de) | 1994-08-01 | 1994-08-01 | Speicherschaltung zur Kompensation von Bitfehlern in Speicherbausteinen |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE9412376U1 (de) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0809186A2 (de) * | 1996-05-21 | 1997-11-26 | Information Storage Devices, Inc. | Verfahren und Gerät für Redundanz von nichtflüchtigen integrierten Speichern |
| EP0886213A2 (de) * | 1997-06-20 | 1998-12-23 | Siemens Aktiengesellschaft | Technik zur Reduzierung der Anzahl der Schmelzsicherungen bei einer DRAM mit Redundanz |
| US6096654A (en) * | 1997-09-30 | 2000-08-01 | Siemens Aktiengesellschaft | Gapfill of semiconductor structure using doped silicate glasses |
| US6539506B1 (en) | 1998-10-30 | 2003-03-25 | Siemens Aktiengesellschaft | Read/write memory with self-test device and associated test method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4310901A (en) * | 1979-06-11 | 1982-01-12 | Electronic Memories & Magnetics Corporation | Address mapping for memory |
| US4546455A (en) * | 1981-12-17 | 1985-10-08 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device |
| US4783781A (en) * | 1985-07-12 | 1988-11-08 | Fujitsu Limited | Semiconductor memory device having redundancy configuration with read circuit for defective memory address |
| US5195057A (en) * | 1989-09-18 | 1993-03-16 | Fujitsu Limited | Semiconductor memory device having a redundant memory which can be selectively placed in a not-in-use status |
-
1994
- 1994-08-01 DE DE9412376U patent/DE9412376U1/de not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4310901A (en) * | 1979-06-11 | 1982-01-12 | Electronic Memories & Magnetics Corporation | Address mapping for memory |
| US4546455A (en) * | 1981-12-17 | 1985-10-08 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device |
| US4783781A (en) * | 1985-07-12 | 1988-11-08 | Fujitsu Limited | Semiconductor memory device having redundancy configuration with read circuit for defective memory address |
| US5195057A (en) * | 1989-09-18 | 1993-03-16 | Fujitsu Limited | Semiconductor memory device having a redundant memory which can be selectively placed in a not-in-use status |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0809186A2 (de) * | 1996-05-21 | 1997-11-26 | Information Storage Devices, Inc. | Verfahren und Gerät für Redundanz von nichtflüchtigen integrierten Speichern |
| EP0809186A3 (de) * | 1996-05-21 | 1999-05-06 | Information Storage Devices, Inc. | Verfahren und Gerät für Redundanz von nichtflüchtigen integrierten Speichern |
| EP0886213A2 (de) * | 1997-06-20 | 1998-12-23 | Siemens Aktiengesellschaft | Technik zur Reduzierung der Anzahl der Schmelzsicherungen bei einer DRAM mit Redundanz |
| EP0886213A3 (de) * | 1997-06-20 | 1999-10-13 | Siemens Aktiengesellschaft | Technik zur Reduzierung der Anzahl der Schmelzsicherungen bei einer DRAM mit Redundanz |
| US6096654A (en) * | 1997-09-30 | 2000-08-01 | Siemens Aktiengesellschaft | Gapfill of semiconductor structure using doped silicate glasses |
| US6539506B1 (en) | 1998-10-30 | 2003-03-25 | Siemens Aktiengesellschaft | Read/write memory with self-test device and associated test method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1499182C3 (de) | Datenspeichersystem | |
| DE2758829C2 (de) | Datenverarbeitungsanlage mit mehreren Prozessoren | |
| DE3940302C2 (de) | ||
| DE3015875A1 (de) | Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem | |
| DE2400161A1 (de) | Datenverarbeitungssystem und in diesem enthaltenes speichersystem | |
| DE3015992A1 (de) | Programmierbare logische anordnung | |
| DE3618136C2 (de) | ||
| DE2926322C2 (de) | Speicher-Subsystem | |
| DE69120301T2 (de) | Speicherprüfgerät | |
| DE69022402T2 (de) | System zur integrität der speicherdaten. | |
| DE3888891T2 (de) | Steuersystem zum Umdrehen von Seiten mit grosser Geschwindigkeit. | |
| EP1079307B1 (de) | Verfahren zum Betrieb eines Speichersystems sowie Speichersystem | |
| DE69629540T2 (de) | Verfahren und Gerät zum Sortieren von Elementen | |
| DE19628039B4 (de) | Speicheradressen-Steuerschaltung | |
| DE9412376U1 (de) | Speicherschaltung zur Kompensation von Bitfehlern in Speicherbausteinen | |
| DE1774212C3 (de) | Datenverarbeitungsanlage | |
| EP1332501A2 (de) | Speicherverwaltungslogik zur erweiterten nutzung von festwertspeichern | |
| WO1998049622A1 (de) | Chipkarte mit speicherzugriffsmaximierung und protokollierung | |
| DE10011180B4 (de) | Digitale Speicherschaltung | |
| DE3105503A1 (de) | Assoziativer zugriffsspeicher | |
| EP1429254B1 (de) | Interrupt-Behandlung in einem CAN-Knoten | |
| DE4030629C2 (de) | Anordnung zur Sicherung von mit den Speichereinträgen eines Arbeitsspeichers gekoppelten Steuerinformationen in einem Multiprozessorsystem | |
| DE3918453C2 (de) | LRU-Schaltung | |
| DE10121745A1 (de) | Verfahren und Anordnung zu einem Stack mit einem, in Datengruppen mit mehreren Elementen aufgeteilten Speicher | |
| DE2523686A1 (de) | Einrichtung und verfahren zur adressuebersetzung in einem multiprozessorsystem mit virtueller adressierung |