DE9105035U1 - Mehrlagen-Leiterplatte - Google Patents
Mehrlagen-LeiterplatteInfo
- Publication number
- DE9105035U1 DE9105035U1 DE9105035U DE9105035U DE9105035U1 DE 9105035 U1 DE9105035 U1 DE 9105035U1 DE 9105035 U DE9105035 U DE 9105035U DE 9105035 U DE9105035 U DE 9105035U DE 9105035 U1 DE9105035 U1 DE 9105035U1
- Authority
- DE
- Germany
- Prior art keywords
- prepreg
- conductor
- circuit board
- levels
- conductor levels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 47
- 230000002787 reinforcement Effects 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 238000005476 soldering Methods 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 4
- 238000005553 drilling Methods 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- XOMKZKJEJBZBJJ-UHFFFAOYSA-N 1,2-dichloro-3-phenylbenzene Chemical compound ClC1=CC=CC(C=2C=CC=CC=2)=C1Cl XOMKZKJEJBZBJJ-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 239000005340 laminated glass Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
G 4 4 19
Siemens Aktiengesellschaft
Mehrlagen-Leiterplatte
5
5
Die Erfindung betrifft eine Mehrlagen-Leiterplatte gemäß dem Oberbegriff des Anspruchs 1.
Mehrlagen-Leiterplatten, die z. B. in der DE-OS 36 05 474 und
dem Buch "Hochtechnologie-Multilayer" von H. Müller, Eugen-G.-Leuze-Verlag,
1988, Seiten 18 bis 24 beschrieben sind, bestehen aus übereinandergeschichteten Leiterebenen, die durch Zwischenlagen
elektrisch gegeneinander isoliert sind. Im allgemeinen sind je zwei Leiterebenen auf den beiden Seiten eines Isolierstoffträgers,
z. B. aus Epoxiglas-Laminat, aufgebracht. Die so zweiseitig kaschierten Kerne werden mittels Prepregs verbunden.
Dies sind Klebefolien, z. B. aus harzimprägniertem Glasgewebe. Bei erhöhter Temperatur schmilzt das Harz und härtet unter
Druck und Temperatur aus. Die elektrischen Verbindungen zwisehen den Leiterebenen werden mittels Durchkontaktierungen hergestellt.
Hierzu werden an den Kontaktstellen in den zu verbindenden Leiterebenen Lötaugen vorgesehen, wobei die einzelnen
Lötaugen einer Durchkontaktierung übereinanderliegen. Nach dem Aufeinanderschichten und Verkleben der Kerne wird die Mehrlagen-Leiterplatte
an den Stellen, an denen sich die Lötaugen befinden, durchbohrt. Die Bohrung wird metallisiert, im allgemeinen
verkupfert, so daß die Lötaugen und damit die zugehörigen Leiter über eine Metallhülse elektrisch miteinander verbunden
sind. Solche Durchkontaktierungen beanspruchen auch in den Leiterebenen Platz, in denen sich kein Anschluß an die Metallhülse
befindet. Man setzt daher zur besseren Ausnutzung der Leiterebenenflächen vor allem für die elektrische Verbindung
zwischen innen liegenden Leiterebenen sogenannte partielle oder verborgene Durchkontaktierungen ein, für die jeweils nur ein
Kern zwischen zwei Lötaugen durchbohrt und die Bohrung metallisiert wird. Für die elektrische Verbindung von außen liegenden
Leitern können Sacklöcher gebohrt und metallisiert werden. Alle durch Bohrungen hergestellten elektrischen Verbindungen haben
02 01
wegen der notwendigen Lötaugen den Nachteil, daß sie viel Platz
in den Leiterebenen beanspruchen. Auch beeinträchtigen die Bohrungen, vor allem, wenn sie durch mehrere Leiterebenen gehen,
die elektrischen Eigenschaften der betroffenen Leiter.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Mehrlagen-Leiterplatte zu schaffen, in der die Anzahl der durch
Leiterebenen führenden Bohrungen im Vergleich zu den bekannten Mehrlagen-Leiterplatten verringert ist.
10
Erfindungsgemäß wird diese Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Maßnahmen gelöst.
In der neuen Mehrlagen-Leiterplatte erfordern die elektrischen Verbindungen zwischen Leiterebenen, die nur durch ein Prepreg
getrennt sind, keine Bohrung. Durch die Aussparungen im Prepreg werden die Leiter unmittelbar kontaktiert. Die Kontaktstelle
kann gelötet werden, indem die Aussparung im Prepreg oder ein Leiter an der Kontaktstelle mit Lötpaste bedruckt wird. Auf das
Verlöten kann im allgemeinen verzichtet werden, da die Haftwirkung des Prepregs für einen ausreichenden Kontaktdruck sorgt.
Zur Erzielung eines einwandfreien Kontaktes können die Kontaktflächen mit einem Flußmittel überzogen werden.
Anhand der Zeichnung werden im folgenden die Erfindung sowie Ausgestaltungen und Ergänzungen näher beschrieben und erläutert.
Figur 1 veranschaulicht in einer Schnittdarstellung den Aufbau einer neuen Mehrlagen-Leiterplatte,
Figur 2 zeigt Aufsichten von Leiterebenen mit zu kontaktierenden Leitern und einem Prepreg als Zwischenlage.
In Figur 1 sind mit LEI, LE2 ... LE6 Leiterebenen einer Mehrlagen-Leiterplatte
bezeichnet, die jeweils aus mehreren aus einem mit Kupfer kaschierten Kern geätzten Leiterbahnen bestehen.
Die inneren Leiterebenen LE2, LE3, LEA, LE5 sitzen paarweise auf je einem Isolierstoffträger TRl, TR2 und bilden
02 02
G 44 1 9 ,, #;
mit diesem jeweils einen beidseitig kaschierten Kern Kl bzw. K2. Die äußeren Leiterebenen LEI, LE6 bilden die Außenseiten
der Mehrlagen-Leiterplatte. Die Kerne Kl, K2 sind miteinander mittels eines Prepregs PR2 verklebt, das gleichzeitig die
Leiterebenen LE3, LE4 gegeneinander isoliert. Mittels Prepregs PRl, PR3 sind die Leiterebenen LEI, LE6 auf die Kerne Kl, K2
geklebt.
Die elektrischen Verbindungen zwischen den Leiterebenen LE2, LE3 auf dem Kern Kl und den Leiterebenen LE4, LE5 des Kernes K2
sind in bekannter Weise mittels metallisierter Bohrung BRl, BR2 als sogenannte partielle oder verborgene Durchkontaktierungen
hergestellt. Die elektrischen Verbindungen zwischen den Leiterebenen LE3, LE4 sind durch Druckkontakt hergestellt. Hierzu werden
die Leiterebenen LE3, LE4 mit einem fotoempfindlichen Lack
beschichtet, an der Kontaktstelle belichtet und freientwickelt. In einem galvanischen Prozeß werden an den freientwickelten
Flächen Verstärkungen Vl, V2 aufgebaut, bis deren gesamte Stärke etwa gleich der Dicke des Prepregs PR2 ist. In diesem
wird an der Kontaktstelle eine Durchbrechung DR angebracht, deren Form der Form der Verstärkungen Vl, V2 entspricht. Im
Falle, daß die Durchbrechung gebohrt wird, ist sie selbstverständlich kreisrund, vorteilhaft wird sie jedoch gestanzt, so
daß sie auch rechteckig sein kann.
Figur 2 zeigt eine Aufsicht auf die beiden Leiterebenen LE3, LE4. Die Leiterbahnen sind mit LB, LB1 bezeichnet. Die Verstärkungen
Vl, V2 sind nicht breiter als die Leiterbahnen. Damit sich eine ausreichende Kontaktfläche ergibt und die Verstärkungen
eine genügende Festigkeit haben, sind sie jedoch rechteckförmig länglich ausgebildet. Die Durchbrechung DR im Prepreg
PR2 ist in diesem Falle ein schmaler Schlitz.
Nach dem Zusammenpressen und Erhitzen der Kerne Kl und K2 sind die Leiterebenen LE3, LE4 miteinander verbunden, und zwar
durch einfache Druckkontaktierung ohne Bohrung. Die Haftwirkung des Prepregs sorgt für einen ausreichenden Kontaktdruck.
Die Verbindungen durch Isolierstoffträger erfolgen über Boh-
02 03 ... .; .,,. ..
G 4 4 19
rungen BRl, BR2. Dadurch ergeben sich zahlreiche Varianten zum Verbinden verschiedener Leiterebenen, und man ist in der Wahl
der Leiterbahnen und der Verbindungsstellen sehr flexibel, zumal, wie anhand von Figur 2 gezeigt, die Druckkontaktierung
praktisch keinen zusätzlichen Platz beansprucht.
Selbstverständlich brauchen nicht alle Verbindungen zwischen durch Prepregs getrennte Leiterebenen durch Druckkontaktierung
hergestellt zu werden. Beispielsweise sind die Verbindungen der beiden äußeren Leiterebenen LEI, LE2 bzw. LE5, LE6 nach dem
Verkleben durch metallisierte Sacklöcher SLl, SL2 hergestellt.
Eine sechslagige Leiterplatte gemäß Figur 1 kann in folgenden Verfahrensschritten hergestellt werden. Zunächst werden beide
doppeltkaschierten Isolierstoffträger, die späteren Kerne Kl, K2, mit den Bohrungen BRl, BR2 versehen und die Leiterebenen
LE2, LE5 hergestellt. Mit den Prepregs PRl, PR3 werden Kupferfolien auf die Leiterebenen LE2, LE5 geklebt. Mit dem Verkleben
erhält man zwei dreilagige Teilkerne, auf denen die Leiterebenen LE3, LE4 hergestellt werden können. Die Bohrungen BRl,
BR2 werden galvanisch metallisiert; in demselben Arbeitsgang können die Verstärkungen Vl, V2 erzeugt werden. Das Prepreg
PR2 wird an der Kontaktstelle mit der Durchbrechung DR versehen, und die beiden Teilkerne werden verpreßt, wobei die
Kontaktflächen der Verstärkungen Vl, V2 aufeinandergedrückt und elektrisch verbunden werden. Anschließend werden aus den
die Außenseiten bildenden Kupferfolien die Leiterebenen LEI, LE6 geätzt und die Sacklöcher SLl, SL2 metallisiert.
02 04
Claims (4)
1. Mehrlagen-Leiterplatte mit mehreren Leiterebenen, die durch isolierende Zwischenlagen voneinander getrennt sind, von denen
mindestens eine ein Prepreg ist und mit senkrecht zu den Leiterebenen, in Bohrungen verlaufenden Durchkontaktierungen zwischen
Leiterebenen, dadurch gekennzeichnet, daß zur Kontaktierung von zwei durch das Prepreg (PR)
gegeneinander isolierten Leiterbahnen (LB, LB1) mindestens eine
von diesen eine Verstärkung (V, V) aufweist, derart, daß die Summe der Verstärkungen etwa gleich der Dicke des Prepregs ist,
und daß das Prepreg an der Kontaktstelle mit einer Durchbrechung (DR) versehen ist.
2. Mehrlagen-Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß die beiden Leiterbahnen
(LB, LB1) an der Kontaktstelle jeweils eine Stärke von etwa der
halben Dicke des Prepregs haben.
3. Mehrlagen-Leiterplatte nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Durchbrechung
(DR) des Prepregs (PR) gestanzt ist und die Form eines Rechtecks hat, dessen Breite etwa gleich der der Leiterbahnen
(LB, LB1) ist.
4. Mehrlagen-Leiterplatte nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Leiter
durch galvanischen Auftrag von Kupfer verstärkt sind.
03 01
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE9105035U DE9105035U1 (de) | 1991-04-24 | 1991-04-24 | Mehrlagen-Leiterplatte |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE9105035U DE9105035U1 (de) | 1991-04-24 | 1991-04-24 | Mehrlagen-Leiterplatte |
Publications (1)
Publication Number | Publication Date |
---|---|
DE9105035U1 true DE9105035U1 (de) | 1992-06-17 |
Family
ID=6866643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE9105035U Expired - Lifetime DE9105035U1 (de) | 1991-04-24 | 1991-04-24 | Mehrlagen-Leiterplatte |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE9105035U1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0530840A1 (de) * | 1991-09-05 | 1993-03-10 | Matsushita Electric Industrial Co., Ltd. | Elektrische Leiterplattenbaugruppe und Herstellungsverfahren für eine elektrische Leiterplattenbaugruppe |
DE9403108U1 (de) * | 1994-02-24 | 1994-04-14 | Siemens AG, 80333 München | Niederinduktive Hochstromverschienung für Stromrichtermodule |
-
1991
- 1991-04-24 DE DE9105035U patent/DE9105035U1/de not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0530840A1 (de) * | 1991-09-05 | 1993-03-10 | Matsushita Electric Industrial Co., Ltd. | Elektrische Leiterplattenbaugruppe und Herstellungsverfahren für eine elektrische Leiterplattenbaugruppe |
US5406459A (en) * | 1991-09-05 | 1995-04-11 | Matsushita Electric Industrial Co., Ltd. | Surface mounting module for an electric circuit board |
DE9403108U1 (de) * | 1994-02-24 | 1994-04-14 | Siemens AG, 80333 München | Niederinduktive Hochstromverschienung für Stromrichtermodule |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69315907T2 (de) | Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken | |
DE2702844C2 (de) | Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung | |
DE3822071C2 (de) | Verfahren zur Herstellung von mehrlagigen starr-flexiblen Leiterplatten | |
AT398877B (de) | Zwei- oder mehrlagige leiterplatte, verfahren zum herstellen einer solchen leiterplatte und laminat für die herstellung einer solchen leiterplatte nach einem solchen verfahren | |
DE69317145T2 (de) | Verfahren zur Herstellung eines organischen Substrats zur Verwendung in Leiterplatten | |
DE4422827C2 (de) | Geschichtete vergossene elektrische Wicklung sowie Transformatoreinheit und Verfahren zu deren Herstellung | |
DE69207520T2 (de) | Elektrische Leiterplattenbaugruppe und Herstellungsverfahren für eine elektrische Leiterplattenbaugruppe | |
DE2539925A1 (de) | Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte | |
DE3020196C2 (de) | Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung | |
DE3545989C2 (de) | ||
DE4422216A1 (de) | Mehrlagige metallische Leiterplatte und gegossener Baustein | |
DE3639402A1 (de) | Verfahren zur herstellung einer mehrschichtigen leiterplatte sowie danach hergestellte leiterplatte | |
DE4317125A1 (de) | Monolithischer Mehrschicht-Chip-Induktor und Verfahren zu dessen Herstellung | |
CH630202A5 (en) | Process for producing a printed circuit board having rigid areas and at least one flexible area | |
DE4020498A1 (de) | Verbessertes verfahren zur herstellung von leiterplatten nach dem drahtschreibeverfahren | |
DE10245688A1 (de) | Mehrschichtkeramikelektronikteil, Elektronikteilaggregat und Verfahren zum Herstellen eines Mehrschichtkeramikelektronikteils | |
DE4320316C1 (de) | Leiterplatte, Mehrlagenleiterplatte-Innenlage und Mehrlagenleiterplatte sowie Verfahren zur Herstellung derselben | |
DE69100960T2 (de) | Leiterplatte. | |
DE3445690C2 (de) | Verfahren zur Herstellung einer Trägerplatte für eine gedruckte Schaltung | |
DE9105035U1 (de) | Mehrlagen-Leiterplatte | |
DE2047204A1 (de) | Mehrschichtige Leiterplatte | |
DE3420497C2 (de) | ||
DE1920061U (de) | Traegerplatte nach art der gedruckten schaltung mit in mehreren ebenen vorgesehenen metalleiterbahnen, die zum teil miteinander im elektrischer kontakt stehen. | |
EP0183936A1 (de) | Multisubstrat-Schaltungsanordnung und Verfahren zur Herstellung der elektrischer Verbindungen | |
DE3639443C2 (de) |