DE7145628U - INTEGRATED TRANSISTOR WITH SATURATION INDICATOR - Google Patents

INTEGRATED TRANSISTOR WITH SATURATION INDICATOR

Info

Publication number
DE7145628U
DE7145628U DE19717145628U DE7145628U DE7145628U DE 7145628 U DE7145628 U DE 7145628U DE 19717145628 U DE19717145628 U DE 19717145628U DE 7145628 U DE7145628 U DE 7145628U DE 7145628 U DE7145628 U DE 7145628U
Authority
DE
Germany
Prior art keywords
zone
transistor
saturation indicator
saturation
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19717145628U
Other languages
German (de)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE7145628U publication Critical patent/DE7145628U/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2644Adaptations of individual semiconductor devices to facilitate the testing thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821Combination of lateral and vertical transistors only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

PATENTANWALT
DIPL-ING. LEO FLEUCHAUS
PATENT ADVOCATE
DIPL-ING. LEO FLEUCHAUS

8 MÖNCHEN 71, [ 3i ΟβΖ. 19718 MONKS 71, [3i ΟβΖ. 1971

Molchioretraße 42Molchioretraße 42

Mein Zeichen: M25My reference: M25

Motorola, Inc. 9401 West Grand Avenue Franklin Park, Illinois V.St.A.Motorola, Inc. 9401 West Grand Avenue Franklin Park , Illinois V.St.A.

Integrierter Transistor mit SättigungsanzeigerIntegrated transistor with saturation indicator

Die Erfindung betrifft einen integrierten Transistor mit Sättigungsanzeiger.The invention relates to an integrated transistor with a saturation indicator.

Während des normalen Betriebs eines Transistors ist der Emitter in Vorwärtsrichtung betrieben, während der Kollektor gegenüber der Basis in Sperrichtung betrieben wird. Ist de~> Transistor so stark durchgesteuert, d^.ß sowohl der Emitter als auch der Kollektor gegenüber der Basis in Vorwärtsrichtung betrieben werden, so wird der Transistor als gesättigt bezeichnet und im Zustand der Sättigung folgt der Ausgang des Transistors entweder am Kollektor oder am Emitter nicht der Basisansteuerung. Demzufolge kann eine elektronische Ausrüstung, die mit einem gesättigten Transistor verbunden ist, nicht einwandfrei arbeiten und Aussagen, die von einem Rechner unter Einbeziehung des gesättigten Transistors getroffen werden, sind als ungültig zu bezeichnen. Dieser Überlegung folgend, ist eine Anzeige erforderlich, aus der hervorgeht, daß sich ein Transistor in Sättigung befindet.During normal operation of a transistor, the emitter is operated in the forward direction, while the collector is operated in the reverse direction with respect to the base. Is de ~> Transistor turned on so strongly that both the emitter and If the collector is also operated in the forward direction with respect to the base, the transistor is said to be saturated and in the state of saturation, the output of the transistor either at the collector or at the emitter does not follow the base control. As a result, electronic equipment connected to a saturated transistor cannot operate properly and statements made by a calculator involving the saturated Transistors are hit, are to be described as invalid. Following this consideration, a notification is required from which it can be seen that a transistor is in saturation.

Wb/wb DavonWb / wb Of which

M251P-692 ^ M251P-692 ^

Davon ausgehend, daß die in vielen elektronischen Ausrüstungen verwendeten Transistoren in integrierter Form aufgebaut sind, erweist sich ein Sättigungsanzeiger als vorteilhaft, der zur Überwachung des Transistors in letzteren integriert werden kann.Assuming that the transistors used in many electronic equipment are built in an integrated form, a saturation indicator proves to be advantageous, which can be integrated in the latter to monitor the transistor.

Der Erfindung liegt demnach die Aufgabe zugrunde, einen Sättigungsanzeigsr für Transistoren zu schiffan- Darüber hinaus wird bezweckt, einen Sättigungsanzeiger für Transistoren zu schaffen, der als Teil einer integrierten Schaltung, die den Transistor enthält, einbezogen werden kann. It is therefore an object of the invention to provide a saturation indicator for transistors. It is also intended to provide a saturation indicator for transistors which can be incorporated as part of an integrated circuit containing the transistor.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß eine erste Zone einer Leitfähigkeit auf einem Substrat angeordnet ist und als Kollektor eines Transistors wirkt, daß eine zweite Zone einer entgegengesetzten Leitfähigkeit zumindest teilweise innerhalb der ersten Zone liegt und als Basis des Transistors wirkt, daß eine dritte Zone einer ersten Leitfähigkeit zumindest teilweise in nerhalb der zweiten Zone liegt und als Emitter des Transistors wirkt und eine vierte Zone eines zweiten Störstellengdhalts in der ersten Zone liegt und von der zweiten Zone dureh einen Teil der ersten Zone getrennt ist, wobei diese vierte Zone aI? Sättigungsanzeigebezirk wirkt. This object is achieved according to the invention in that a first zone of conductivity is arranged on a substrate and acts as a collector of a transistor, that a second zone of opposite conductivity is at least partially within the first zone and acts as the base of the transistor, that a third zone a first conductivity lies at least partially within the second zone and acts as the emitter of the transistor and a fourth zone of a second impurity content lies in the first zone and is separated from the second zone by part of the first zone , this fourth zone aI? Saturation display area acts.

Eine besonders vorteilhafte Verwirklichung der ErfindungA particularly advantageous implementation of the invention

liegt darin, daß eine zusätzliche halbleitende Zone des gleichen Störstellengehalts wie die Basis des Transistors innerhalb der integrierten Schaltung vorgesehen ist, die zumindest teilweise den Kollektor des Transistors umgibt. Im Zustand der Sättigung fließt ein Strom zwischen der Basiszone und der zusätzlichen Zone, wonach der Fluß dieses Stromes ein Signal bzw. eine Abschaltvorrichtung zur Trennung der elektronischen Ausrüstung steuern kann. is that an additional semiconducting zone of the same impurity content as the base of the transistor is provided within the integrated circuit, which at least partially surrounds the collector of the transistor. In the state of saturation , a current flows between the base zone and the additional zone, after which the flow of this current can control a signal or a switch-off device for the separation of the electronic equipment.

Weitere Merkmale und Vorteile der Erfindung gehen aus der nachfolgenden Beschreibung in Verbindung mit den Ansprüchen und der Zeichnungen hervor. Es zeigen: Further features and advantages of the invention emerge from the following description in conjunction with the claims and the drawings. Show it:

- Figur 1 - eine Querschnittsdarstellung eines Teiles einer inte grierten Schaltung unter Einbezug der erfindungsgemässen Anordnung uud - Figure 1 - a cross-sectional view of part of an integrated circuit including the inventive arrangement uud

- 2 - - Figur 2 -- 2 - - Figure 2 -

Μ251Ρ-692Μ251Ρ-692

- Figur 2 - eine Draufsicht eines Teiles der in Figur 1 gezeigten, integrierten Schaltung.- Figure 2 - a plan view of part of the one shown in Figure 1, integrated circuit.

Vorgesehen ist ein Substrat 10 mit einer Leitfähigkeit vom Typ P, auf dem sich eine epitaxiale Schicht 12 einer Leitfähigkeit vom Typ N befindet. In der epitaxialen Zone 12 ist eine Basiszone 14 einer Leitfähigkeit vom Typ P und in der Mitte der Zone 14 eine Zone 16 einer Leitfähigkeit vom Typ N vorgesehen. Die Zonen 12, 14 und 16 bilden demnach den Kollektor, die Basis und den Emitter eines NPN-Transistors und die Elektroden 18, 20 und 22 jeweils die Elektroden für den Kollektor 12, die Basis 14 und den Emitter 16. Eine N+-Zone 23 ist in der Kollektor-Zone 12 unter dem Kontakt 18 angeordnet, um die Bildung einer nicht ohmschen Verbindung zwischen dem Kollektor 12 und dem Kontakt 18 zu verhindern. Normalerweise ist der Emitter 16 gegenüber der Basis 14 negativ vorgespannt und der Kollektor 12 gegenüber der Basis 14 positiv vorgespannt. Wird jedoch die Basis 14 ausreichend stark durchgesteuert, so daß nicht nur der Emitter 16 gegenüber der Basis 14, sondern auch der Kollektor 12 gegenüber der Basis 14 negativ vorgespannt ist, so wird der NPN-Transistor als gesättigt be= zeichnet und dieser Transistor arbeitet nicht mehr linear. Um diesen Sättigungszustand anzeigen zu können, ist der U-förmige Bezirk 24 eines Materials der Leitfähigkeit P in der epitaxialen lchicht 12 in der Weise angeordnet, daß dieser teilweise den Kollektorelektrodenkontakt 18 umgibt, wobei für den U-förmigen Bezirk 2^ eine Elektrode 26 vorgesehen ist.A substrate 10 with a conductivity of the P type is provided, on which there is an epitaxial layer 12 of a conductivity of the N type. In the epitaxial zone 12, a base zone 14 of a conductivity of the P type is provided and in the center of the zone 14 a zone 16 of a conductivity of the N type is provided. The zones 12, 14 and 16 accordingly form the collector, the base and the emitter of an NPN transistor and the electrodes 18, 20 and 22 each form the electrodes for the collector 12, the base 14 and the emitter 16. An N + zone 23 is arranged in the collector zone 12 under the contact 18 in order to prevent the formation of a non-ohmic connection between the collector 12 and the contact 18. Typically, the emitter 16 is negatively biased relative to the base 14 and the collector 12 is positively biased relative to the base 14. However, if the base 14 is controlled sufficiently so that not only the emitter 16 is biased negatively with respect to the base 14, but also the collector 12 with respect to the base 14, the NPN transistor is designated as saturated and this transistor does not work more linear. In order to be able to indicate this saturation state, the U-shaped region 24 of a material with conductivity P is arranged in the epitaxial layer 12 in such a way that it partially surrounds the collector electrode contact 18, an electrode 26 being provided for the U-shaped region 2 ^ is.

Befindet sich der beschriebene NPN-Transistor im Zustand der Sättigung, so folgt hieraus nicht nur eine Löcherinjektion von der Basiszone 14 in die Kollektorzone 12, sondern gleichfalls in die P-Zone 24. Demzufolge fließt ein Strom in einer Schaltung 28 zwischen der Basis-Elektrode 20 und der Elektrode 26 für die Zone 24, wodurch der in der Schaltung 28 enthaltene Anzeiger 30 auslöst, um anzuzeigen, daß der Transistor einerseits gesättigt ist und daß die elektronische Anordnung, zu der dieser Transistor gehört, nichtIf the described NPN transistor is in the state of saturation, this does not just result in a hole injection of of the base zone 14 into the collector zone 12, but also into the P zone 24. As a result, a current flows in a circuit 28 between the base electrode 20 and the electrode 26 for the zone 24, whereby the indicator 30 contained in the circuit 28 is triggered, to indicate that, on the one hand, the transistor is saturated and that the electronic device to which this transistor belongs is not

- 3 - einwandfrei- 3 - perfect

M251P-692M251P-692

einwandfrei arbeitet; zum anderen kann der Anzeiger 30 vorteilhafterweise an eine Schutzschaltung angeschlossen werden, die die Vorrichtung abschaltet, zu der der gesättigte Transistor gehört .works flawlessly; on the other hand, the indicator 30 can advantageously be connected to a protection circuit that turns off the device to which the saturated transistor belongs .

Während die Zone 24 nur aus Gründen der Vereinfachung in U-Form dargestellt wurde, kann diese Zone in gleicher Weise jede andere torm besitzen, vorausgesetzt, daß diese von der Basiszone durch einen Teil der Kollektorzone getrennt ist.While zone 24 is only for the sake of simplicity has been shown in a U-shape, this zone can equally have any other torm, provided that this is different from the base zone is separated by part of the collector zone.

Davon abgesehen, daß sich die Beschreibung auf einen NPN-Transistor und einen Sättigungsanzeiger in integrierter Schaltungsform bezieht, kann durch Änderung der Leitfähigkeitstypen der verwendeten Materialien ein PNP-Transistor mit einem Sättigungsanzeiger ebenfalls in integrierter Form aufgebaut werden.Apart from the fact that the description refers to an NPN transistor and a saturation indicator in integrated circuit form can be done by changing the conductivity types of the materials used a PNP transistor with a saturation indicator can also be built in an integrated form.

Zusammenfassend wurde ein integrierter Transistor mit Sättigungsanzeiger beschrieben, bevor festgestellt wurde, daß im Sättigungszustand eines Transistors der Ausgang nicht der Basisansteuerung folgt und demnach der Ausgang der Ausrüstung, die den gesättigten Transistor enthält, nicht einwandfrei bzw. ungültig ist. Der srfindungsgemäß aufgebaute, integrierte Transistor mit Sättigungsanzeiger umfaßt eine zusätzlich?. Elektrode, über die ein etwaig vorliegender Säxtigung .zustand des Transistors gemeldet wird.In summary, an integrated transistor was made with Saturation indicator described before it was established that in the saturation state of a transistor, the output of the base drive is not follows and therefore the output of the equipment containing the saturated transistor is incorrect or invalid. The integrated transistor with saturation indicator constructed according to the invention includes an additional ?. Electrode, via which any saturation .status of the transistor is reported.

- 4 - Patentansprüche- 4 - Claims

Claims (1)

M251P-692M251P-692 - Einsprüche - Appeals Integrierter Transistor mit Sättigungsanzeiger, dadurch gekennze ichnet, daß eine erste Zone (12) einer Leitfähigkeit (N) auf einem P-Substrat (10) angeordnet ist und als Kollektor (12) eines Transistors wirkt, daß eine zweite Zone einer entgegengesetzten Leitfähigkeit (P) zumindest teilweise innerhalb der ersten Zone liegt und als Basis (14) des Transistors wirkt, daß eine dritte Zone einer ersten Leitfähigkeit zumindest teilweise innerhalb der zweiten Zone liegt und als Emitter (15) des Transistors wirkt und eine vierte Zone eines zweiten Störstellengehalts in der ersten Zone liegt und von der zweiter. Zone durch einen Teil der ersten Zone getrennt ist, wobei diese vierte Zone als Sättigungsanzeigebezirk (30) wirkt.Integrated transistor with saturation indicator, characterized in that a first zone (12) is a Conductivity (N) is arranged on a P substrate (10) and acts as a collector (12) of a transistor that a second zone of opposite conductivity (P) at least lies partially within the first zone and acts as the base (14) of the transistor that a third zone of a first conductivity lies at least partially within the second zone and acts as an emitter (15) of the transistor and a fourth zone a second impurity content is in the first zone and from the second. Zone separated by part of the first zone this fourth zone acts as a saturation indicator area (30). Integrierter Transistor mit Sättigungsanzeiger nach Anspruch 1, dadurch gekennzeichnet, daß Kontakte (18) auf dem Sättigungsanzeigebezirk (30) und auf der Basiszone (I1+) vorgesehen sind und eine Schaltung mit einem Sättigungsanzeiger zwischen den Kontakten angeschlossen ist.Integrated transistor with saturation indicator according to Claim 1, characterized in that contacts (18) are provided on the saturation indicator area (30) and on the base zone (I 1 +) and a circuit with a saturation indicator is connected between the contacts. Integrierter Transistor mit Sättigungsanzeiger nach Anspruch I5 dadurch gekennzeichnet, daß die erste Zone aus einem Material einer Leitfähigkeit des Typs N besteht.Integrated transistor with saturation indicator according to Claim I 5, characterized in that the first zone consists of a material of type N conductivity. Integrierter Transistor mit Sättigungsanzeiger nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (10) aus einem Material einer Leitfähigkeit des Typs P und die erste Zone aus einem Material einer Leitfähigkeit des Typs N besteht.Integrated transistor with saturation indicator according to Claim 1, characterized in that the substrate (10) made of a P-type material and the first zone consists of an N-type material. Integrierter Transistor mit Sättigungsanzeiger nach Anspruch 1, dadurch gekennzeichnet, daß der Sättigungsanzeigebezirk (30) zumindest teilweise die zweite Zone umgibt.Integrated transistor with saturation indicator according to Claim 1, characterized in that the saturation indicator area (30) is at least partially surrounds the second zone.
DE19717145628U 1970-12-10 1971-12-03 INTEGRATED TRANSISTOR WITH SATURATION INDICATOR Expired DE7145628U (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US9678870A 1970-12-10 1970-12-10

Publications (1)

Publication Number Publication Date
DE7145628U true DE7145628U (en) 1972-03-16

Family

ID=22259081

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19712160108 Pending DE2160108A1 (en) 1970-12-10 1971-12-03 Integrated transistor with saturation indicator
DE19717145628U Expired DE7145628U (en) 1970-12-10 1971-12-03 INTEGRATED TRANSISTOR WITH SATURATION INDICATOR

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19712160108 Pending DE2160108A1 (en) 1970-12-10 1971-12-03 Integrated transistor with saturation indicator

Country Status (2)

Country Link
DE (2) DE2160108A1 (en)
NL (1) NL7116857A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01144667A (en) * 1987-11-30 1989-06-06 Toshiba Corp Substrate potential detection circuit

Also Published As

Publication number Publication date
DE2160108A1 (en) 1972-06-29
NL7116857A (en) 1972-06-13

Similar Documents

Publication Publication Date Title
DE2217456C3 (en) Transistor circuit with anti-saturation circuit
DE1439922B2 (en) SWITCHABLE SEMICONDUCTOR COMPONENT WITH A PNPN OR AN NPNP SEMICONDUCTOR BODY
DE2047166B2 (en) Integrated semiconductor device
DE2554296A1 (en) INTEGRATED CIRCUIT WITH COMPLEMENTARY FIELD EFFECT TRANSISTORS
DE1238574B (en) Controllable and switchable semiconductor component
DE3108491C2 (en)
DE3411020C2 (en)
DE3881264T2 (en) Gate controllable bilateral semiconductor circuit arrangement.
DE1115837B (en) Flat transistor with a plaque-shaped semiconductor body
DE4310606C2 (en) GTO thyristors
DE3022122C2 (en)
DE3337156C2 (en)
DE68916697T2 (en) Gate controlled bi-directional semiconductor circuit device.
DE1955272A1 (en) Voltage regulator and method of voltage regulation
DE2054863A1 (en) Voltage amplifier
DE2102103A1 (en) Field effect controlled diode
DE2822094A1 (en) MONOLITHIC INTEGRATED CMOS CIRCUIT
DE1614250C3 (en) Semiconductor arrangement with groups of intersecting connections
DE7145628U (en) INTEGRATED TRANSISTOR WITH SATURATION INDICATOR
DE1813130B2 (en) Method of manufacturing a zener diode
DE3005367C2 (en)
DE2742361C2 (en)
DE1132662B (en) Flat transistor with two ohmic control electrodes for the emitter-collector current at the base zone
DE1185292B (en) Double semiconductor component with an Esaki transition and another transition connected in parallel
DE69330307T2 (en) Integrated semiconductor circuit with a layer for isolating the individual elements on a substrate