DE7133775U - Semiconductor component - Google Patents

Description

Patentanwalt«Patent attorney "

Dr.-Ing. Wilhelm Reichel
Dipl-Ino. Wolfgang ReichelDr.-Ing. Wilhelm Reichel
Dipl-Ino. Wolfgang Reichel

6 Frankfurt a. M. 16 Frankfurt a. M. 1

Parksiraße 13 6926Parksiraße 13 6926

GEMRAL EIECTRIC COMPAJiT-, Schenectady, K.Y. VStA.GEMRAL EIECTRIC COMPAJiT-, Schenectady, K.Y. VStA.

HalbleiterbauelementSemiconductor component

Die Neuerung bezieht sich auf Halbleiterbauelemente mit einem Halbleitersubstratkörper e^'nes ersten Leitfähigkeitstyps, in dem ein in der Leitfähigkeit abgeänderter Bereich vorgesehen ist, der einen PN-Übergang bildet,und sie befaßt sich insbesondere mit selbstausgerichteten Anregungs-Aufnahme-Vorrichtungen für Oberflächenladungen, die einen Teil von Leiter-Isolator-Halbleiter (CIS-) - Speicher - und - Übertragungsanordnungen bilden.The innovation relates to semiconductor components with a Semiconductor substrate body e ^ 'nes first conductivity type in which a conductivity modified region is provided which forms a PN junction, and it is particularly concerned with self-aligned excitation-receiving devices for surface charges, which are a part of conductor-insulator-semiconductor Form (CIS) storage and transmission arrangements.

Es wurden bereits Verfahren und Vorrichtungen zur Speicherung und Übertragung von Oberflächenladungen von einem Teil eines Halbleitersubstratkorpers zu einem anderen vorgeschlagen. Es wurde ferner die Verwendung von PH-Übergängen, zur Aufnahme von Ladungen aus einem Speicherelement vorgeschlagen, so daß die Information, in der Eorm einer gespeicherten Ladung vorgesehen ist, aus der CIS-Anordnung ausgelesen werden kann. Es lassen sich swar verschiedene Verfahren zur Herstellung eines PJJ-Übergangs zur Aufnahme von Oberflächenladungen anwenden, es ist jedoch erwünscht, ein Verfahren und eine Vorrichtung zur Aufnahme von Ladungen vorzusehen, die an die Technologie angeglichen sind, die bei der Herstellung der Speicherelemente selbst verwendet wird. Ferner erfordert der Wunsch nach CIS-SpeicheranordnungenThere have been methods and apparatus for storing and transferring surface charges from a portion of a Semiconductor substrate body proposed to another. There was also the use of PH transitions to accommodate Charges from a storage element are proposed so that the information is provided in the form of a stored charge can be read from the CIS arrangement. Various methods of making a PJJ junction can be used for receiving surface charges, however, it is desirable to have a method and apparatus for receiving it to provide charges that are matched to the technology used in the manufacture of the storage elements themselves will. Furthermore, the desire for CIS memory arrays requires

713377S-7.1Z72713377S-7.1Z72

mit großer Speicherdichte notwendigerweise die Verwendung von außerordentlich kleinen Speicherelementen. Wenn jedoch die Größe der Speicherelemente abnimmt, dann wird die Größe der gespeicherten Ladung, die durch sie gespeichert werden kann, auch vermindert. Man möchte deshalb eine Auxnahmevorrichtung schaffen, die neben der Aufnahme der gespeicherten Ladung auch eine Laduugsverstärkung vorsehen kann. Man möchte ferner eine Vorrichtung schaffen, die neben der Aufnahme von Oberflächenladungen auch die Übertragung von Oberflächenladungen in ein Speicherelement anregen kann.with high storage density necessarily the use of extremely small storage elements. However, if the As the size of the storage elements decreases, so does the amount of stored charge that can be stored by them reduced. One would therefore like to create an auxiliary pickup device which, in addition to accepting the stored charge, also has a charge amplification can provide. One would also like to create a device that, in addition to taking up surface charges can also stimulate the transfer of surface charges into a storage element.

Der Neuerung liegt deshalb die Aufgabe zugrunde , eine tung zur Anregung der Übertragung und zur Aufnahme von Oberflächenladungen zu schaffen, die an ein CIS-Speicherelement angeglichen ist.The innovation is therefore based on the task of creating a device to stimulate the transfer and to absorb surface charges to create that matched to a CIS storage element is.

Diese Aufgabe wird bei einem Halbleiterbauelement der eingangs erwähnten Art dadurch gelöst, daß mindestens ein Leiterteil isoliert über dem Substratkörper und neben dem PN-Übergang angeordnet ist und daß eine Übertragungsvorrichtung üur Übertragung von elektrischen Ladungen zwischen dem PN-Übergang und einem Verarmungsbereich, der sich in dem Halbleitersubstratkörper unter dem Leiterteil befindet, vorgesehen ist.In the case of a semiconductor component of the type mentioned at the outset, this object is achieved in that at least one conductor part is insulated is arranged above the substrate body and next to the PN junction and that a transmission device for the transmission of electrical charges between the PN junction and a depletion region, which is located in the semiconductor substrate body under the Head part is located, is provided.

Die neuerungsgemäße Anordnung kann so aufgebaut sein, daß sie die von einem CIS-Speicherelement aufgenommene Ladung verstärkt. Die Anregung-Aufnahme-Vorrichtungen gemäß der Erfindung sind vorzugsweise mit dem CIS-Speichereleineat selbstausgerichtetThe arrangement according to the innovation can be constructed in such a way that it amplifies the charge received by a CIS storage element. The stimulus-receiving devices according to the invention are preferably self-aligned with the CIS storage line

Das neuerungsgemäße Halbleiterbauelement zur Anregung und Aufnahme von Oberflächenladungen von einem Speicherelement in einer CIS-Anordnung wird dadurch hergestellt, daß in einem Kalbleiterkörper ein an der Oberfläche liegender in der Leitfähigkeit abgeänderter Bereich gebildet wird, so daß ein PN-Übergang entsteht, in dem ein Leiterteil, der isoliert über dem Halbleiterkörper angeordnet ist, als Diffusionsbegrenzungsmaske bei der Herstellung des in der Leitfähigkeit abgeänderton Bereichs verwendet wird. Wenn man den in der Leitfähigkeit abgeänderten Bereich kontaktiert und zwischen diesem Bereich und dein Halbleiterkörper eine Vorspannung anlegt, dann kann eine elektrische Oberflächenladung, die unter einem danebenliegenden Leiterteil liegt, zur Übertragung (oärr Injizierung) in ein Speicherelement angeregt werden oder =33 kann eine Ladung aus einem Speicherelement in der. CIS-Anordnung herausgeholt werden. Eine Ladungsverstärkung wird dadurch erreicht, daß ein zweiter Diffusionsbereich entgegengesetzten Leitfähigkeitstyps innerhalb des ersten Diffusionsbereich gebildet wird und das der zweite Diffusionsbereich kontaktiert, wird und gegenüber dem Halbleiterkörper so vorgespannt wird, daß das Ausgangssignal, welches von dem zweifach diffundierten Bauelement abgegeben wird, im wesentlichen gleich dem Produkt aus der Stromverstärkung des zweifach diffundierten Bauelements und der G-röße der elektrischen Oberflächenladung unter dem daneben angeordneten Leiterteil ist.The semiconductor component according to the innovation for the excitation and absorption of surface charges from a storage element in a CIS arrangement is produced in that in one Calble conductor body one lying on the surface in terms of conductivity Modified area is formed, so that a PN junction is created in which a conductor part that insulates over the semiconductor body is arranged as a diffusion limiting mask is used in the manufacture of the conductivity modified range. If you change the conductivity Contacted area and a bias voltage is applied between this area and your semiconductor body, then a electrical surface charge, which lies under an adjacent conductor part, for transfer (or injection) into a Storage element can be excited or = 33 a charge from a storage element in the. CIS arrangement can be taken out. A charge amplification is achieved in that a second diffusion region of opposite conductivity type within of the first diffusion region is formed and that the second diffusion region makes contact and is opposite to the semiconductor body is biased so that the output signal given by the double diffused device is substantially equal to the product of the current gain of the doubly diffused component and the size of the electrical surface charge is under the ladder part arranged next to it.

Ausführungsformen der Neuerung werden nachstehend anhand der Zeichnungen beispielshalber beschrieben. Dabei zeigen:Embodiments of the innovation are described below with reference to the drawings by way of example. Show:

Pig. 1 einen Schnitt durch ©inen Teil einer CIS-Anordnung mit einer Ladungsaufnahmevorrichtung gemäß einer Ausführungsform der Neuerung undPig. 1 shows a section through part of a CIS arrangement with a charge receiving device according to an embodiment of the innovation and

7133775-7.121727133775-7.12172

-A--A-

eine Toilansicht einer CI3-Anordnung mit nebeneinander liagenden Inforinationsspeicherkanälen, wobei sich an den Enden der Speicherkanäle Anregungs-Aufnahme-Vorrichtungen für Oberflächenladungen befinden.a toilet view of a CI3 arrangement with side by side lying information storage channels, with the ends of the storage channels excitation-receiving devices for surface charges.

In ?igur 1 ist ein Teilschnitt durch eine CiS-AnordnungFigure 1 is a partial section through a CiS arrangement

10 scheinatisch dargestellt, die einen Halbleiterkörper10 schematically shown that a semiconductor body

11 mit mehreren Leiterteilen 12 bis 16 aufweist, die isoliert über dem Halbleiterkörper 11 angeordnet sind. Die Leiterteile 12, I4 und 16 bilden eine erste Gruppe, die im wesentlichen den gleichen Abstand von der einen Hauptoberfläche des Halbleiterkörpers hat und die Leiterteile 13 und 15 bilden eine zweite Gruppe, die in einem etwas größeren Abstand von der einen Hauptoberfläche des Halbleiterkörpers 11 angeordnet ist. Die Leiterteile der ersten Gruppe sind ebenso wie die Leiterteile der zweiten Gruppe von dein Halbleiterkörper 11 durch Isolierwerkstoff 17 getrennt. Auf diese Weise sind alle Leiterteile elektrisch voneinander isoliert, und die Leiterteile 13 und 15 überlappen isoliert die danebenliegenden Leiterteile der ersten Gruppe.11 having a plurality of conductor parts 12 to 16, the are arranged isolated over the semiconductor body 11. The ladder parts 12, I4 and 16 form a first group, which has substantially the same distance from the one main surface of the semiconductor body and which Conductor parts 13 and 15 form a second group, which is at a slightly greater distance from one main surface of the semiconductor body 11 is arranged. the Conductor parts of the first group, like the conductor parts of the second group, are of the semiconductor body 11 separated by insulating material 17. In this way, all conductor parts are electrically isolated from each other, and the conductor parts 13 and 15 overlap the adjoining conductor parts of the first group in isolation.

In Figur 1 ist auch ein an der Oberfläche liegender,in seiner Leitfähigkeit abgeänderter Bereich 18 dargestellt, der in dem Halbleiterkörper 11 einen asymmirisch leitenden PN-Übergang bildet. Zur einfacheren Beschreibung sei angenommen, daß der Halbleiterkörper 11 einen ersten Leitfähigkeitstyp aufweist, daß er beispielsweise N-leitend ist, und daß der in der Leitfähigkeit abgeänderte Bereich 18 entgegengesetzten Leitfähigkeitstyp aufweist oder entgegengesetzt dotiert ist, so daß er beispielsweise P-leitend ist, wodurch ein PN-Übergang 19 entsteht. Innerhalb der Grenzen des P-leitenden Bereichs ist ein flacherer Bereich 20 des ersten Leitfähigkeitstyps gebildet,und es wird damit ein PN-Übergang 21 gebildet, Die Bereiche 13 und 20 werden vorzugsweise durch Dif-In Figure 1 is also a surface lying, in its conductivity modified area 18 shown, which in the semiconductor body 11 an asymmetrically conductive PN junction forms. For a simpler description it is assumed that that the semiconductor body 11 has a first conductivity type has that it is, for example, N-conductive, and that the area modified in conductivity 18 has the opposite conductivity type or is doped opposite, so that it is for example Is P-conductive, whereby a PN junction 19 is formed. Within the limits of the P-type area a flatter region 20 of the first conductivity type is formed, and a PN junction 21 is formed therewith, The areas 13 and 20 are preferably

'/■<■■'/ ■ <■■

fusion aus geeigneten Verunreinigungsquellen, so wie es weiter unten beschrieben ist, gebildet. Es wird ein Kontakt 22 mit dem Diffusionsbereich 20 hergestellt und ein Kontakt an dem Halbleiterkörper 11 angebracht, so daß der CIS-Anordnung Vorspannungen zugeführt werden können. Es wird jedoch kein Kontakt an dem Diffusionsbereich 18 angebracht, da eine Leitung durch überlappende Verarmungsbereiche, so wie es weiter unten beschrieben ist, erreicht wird.fusion formed from suitable sources of contamination as described below. It becomes a contact 22 is made with the diffusion region 20 and a contact is attached to the semiconductor body 11, so that the CIS arrangement Biases can be supplied. However, no contact is made on the diffusion region 18 as a conduit is achieved by overlapping regions of depletion, as described below.

Die Arbeitsweise der CIS-Anordnung nach Fig. 1 laßt sich am besten verstehen, wenn man die Folge der Vorgänge betrachtet, die dann auftreten, wenn eine elektrische Ladung längs des oberflächennahen Teils des Halbleiterkörpers 11 (beispielsweise von rechts nach links) übertragen wird. Es sei angenommen, daß eine einen Verarmungsbereich bildende Spannung dem Leiterteil 15 zugeführt wird und daß in dem gebildeten Verarmungsbereich eine elektrische Ladung gespeichert wird. Diese Ladung hat zunächst unter dem Leiterteil 16 gelegen oder sie vrar durch Minoritätsträger über einen Punktkontakt, einen PN-Übergang oder durch elektromagnetische Strahlung eingeführt worden. Unabhängig davon, welche Mittel verwendet werden, eine Ladung in dem Verarmungsbereich unter dem Leiterteil 15 zu erzeugen, kann die Ladung in einen Verarmungsbereich unter dem Leiterteil 14 übertragen werden, wenn eine einen Verarmungsbereich bildende Spannung dem Leiterteil 14 zugeführt wird, während die den Verarmungsbereich bildende Spannung von dem Leiterteil 15 entfernt wird.The operation of the CIS arrangement according to Fig. 1 can be best understood if one considers the sequence of processes that occur when an electrical charge is transmitted along the part of the semiconductor body 11 near the surface (for example from right to left). Assume that one constituting a depletion region Voltage is supplied to the conductor part 15 and that an electric charge is stored in the depletion region formed will. This charge was initially located under the ladder section 16 or was carried over by minority carriers a point contact, a PN junction or by electromagnetic Radiation has been introduced. Regardless of the means used, one charge to generate in the depletion area under the conductor part 15, For example, the charge can be transferred to a depletion area under the conductor part 14 if one is a depletion area voltage forming the conductor part 14, while the voltage forming the depletion region is supplied from the conductor part 15 is removed.

In ähnlicher V/eise kann dann diese Ladung in einen Verarmungsbereich unter dem Leiterteil 13 und schließlich in einen Verarmungsbereich unter dem leiterteil 12 übertragen werden.In a similar way this charge can then be transferred to an area of depletion transferred under the conductor part 13 and finally into a depletion area under the conductor part 12 will.

Wenn eine gegenüber dem Halbleiterkörper 11 negative Vorspannung dem Kontakt 22 über einen Widerstand 24 zugeführt wird, dann werden die Ρϊί-Übergänge 19 und 21 in Sperricdatung vorgespannt und es bildet sich ein Verarmungsbereich 25. Wenn sich ein Verarmungsbereich genügender Tiefe unter dem leiterteil 12 gebildet hat, wie es oben beschrieben ist, dann überlappen sich die Verarmungsbereiche 25 und 26 oder sie vereinigen sich. Irgendeine elektrische Ladung, die in dem Verarmungsbereich 26 unter dem Leiterteil 12 gespeichert ist, wird in de .τι P-leitenden !Diffusionsbereich 18 durch Oberfiächenleitung übertragen. Wenn Ladung in den P-leitencien Bereich 18 eingebracht wird, dann wird die P tentialschwelle zwischen dem P-leitenden Bereich 18 und dem ^+-leitenden Bereich 20 genügend vermindert, so daß Elektronen von der negativen Spannungsquelle über dem .Widerstand 24, de.n IT-leitenden Bereich 20, de:n P-leitenden Bereich 18 und durch den Halbleiterkörper 11 zu dem Bezugspotential fließen.If a relative to the semiconductor body 11 is negative Bias voltage is supplied to the contact 22 via a resistor 24, then the Ρϊί-junctions 19 and 21 biased in locking data and it forms a depletion area 25. If a depletion area has formed sufficient depth under the conductor part 12, as described above, then the overlap Depletion areas 25 and 26 or they merge. Any electric charge stored in the depletion area 26 under the conductor part 12 is removed in de .τι P-conductive! diffusion area 18 through surface conduction transfer. When charge in the P-conductive area 18 is introduced, then the potential threshold between the P-conductive area 18 and the ^ + - conductive Area 20 reduced enough so that electrons from the negative voltage source via the .Widerstand 24, de.n IT-conductive area 20, de: n P-conductive area 18 and through the semiconductor body 11 to the reference potential flow.

Ficht alle Elektronen, die in dem !!"+-leitenden Bereich 20 injiziert oder in diesem Bereich angeregt werden,erreichen den N-leitenden Bereich 11. Einige Elektronen rekombinieren mit den Löchern, die in den P-leitenden Bereich von dem Verarmungsbereich 26 unter dem Leiterteil 12 eingeführt werden,und sie erreichen folglich niemals den N-leitenden Bereich 11. Der Unterschied zwischen dem vollständig injizierten Elektronenstrom und dem Teil,Spends all electrons in the !! "+ - conductive area 20 are injected or excited in this area, reach the N-conductive area 11. Some electrons recombine with the holes in the P-type area from the depletion area 26 under the conductor part 12, and consequently they never reach the N-type region 11. The difference between the fully injected electron stream and the part

der durch den ίΓ-leitenden Bereich 11 hindurchgeht, ist durch einen Transportfaktor gekennzeichnet, der nur wenig geringer ist als 1, da viel mehr Elektronen den !■!-leitenden 3ereich 11 erreichen, als sich mit Löchern des Verarmungsbereiches 26 kombinieren. Der Transportfaktor ist am größten, wenn der Bereich des PIT-Üb er gangs 13, der zwischen dem Bereich 18 und dem Halbleiterkörper 11 gebildet ist, nicht groß ist verglichen mit der Fläche des Ρϊί-Üb er gangs 21, der zwischen dem Bereich 20 und dem 3ereich 18 gebildet ist, wobei der Abstand Zwischen den PN-übergängen so klein wie möglich ist. In der Praxis erfordern jedoch andere Überlegungen, beispielsweise die Übergangskapazität, Kompromisse beim Transportfaktor.which passes through the ίΓ-conductive region 11 is characterized by a transport factor that is only slightly less than 1, since there are many more electrons ! ■! -Conductive 3 area 11 than deal with holes of the depletion region 26 combine. The transport factor is greatest when the area of the PIT transition 13 formed between the region 18 and the semiconductor body 11 is not large compared to the area of the Ρϊί transition 21, which is between the area 20 and the 3region 18 is formed, the distance between the PN junctions being as small as possible. Require in practice however, other considerations, such as transition capacity, compromise the transportation factor.

Ein anderer wichtiger Parameter der betrachtet werden muß, ist das Verhältnis der injizierten Elektronen zum Gesamtstrom der Elektronen sowie der löcher, die über den Übergang 20 fließen. .Bed einem Transistor wird dieses Verhältnis als Emitter-Wirkungsgrad bezeichnet; dieser Ausdruck wird auch hier verwendet. Der Emitterwirkungsgrad läßt sich am einfachsten dadurch besonders groß machen, daß der Emitter (Bereich 20) relativ-zur Basis (3ereich 18) stark lotiert wird, so daß das Verhältnis der lö-cher in '■".er Basis zu den Elektronen im Emitter sehr gering ist.Another important parameter to consider is the ratio of injected electrons to the total flow of electrons as well as the holes that flow over the junction 20. .Bed a transistor will this ratio is called the emitter efficiency; this term is also used here. The emitter efficiency The easiest way to make it particularly large is that the emitter (area 20) is relative to the Base (3 area 18) is heavily plumbed so that the ratio of the holes in the base to the electrons in the Emitter is very low.

Durch Vergrößerung des Transportfaktors und des Emitterwirkungsgrades wird das Verhältnis des durch den Halbleiterkörper 11 fließenden Stroms zu dem Strom, der in den 'P-Bereioh 18 fließt, der durch Rekombinationen, mit den Löchern verloren geht, auch möglichst groß gemacht. Dieses Verhältnis wird Stromverstärkungsfaktor des Bauelements genannt.By increasing the transport factor and the emitter efficiency the ratio of the current flowing through the semiconductor body 11 to the current flowing in the 'P-Bereioh 18, which flows through recombinations, with the holes is lost, also made as large as possible. This ratio becomes the current amplification factor of the Called component.

.Der Wunnoh, den .StromverstarJcungsfatctor möglichst groß zu machen, ergibt sich ohne weiteres daraas, daß elektrische Ladungen, die in dem Verarmungsbereich unter dem Leiterteil 12 gespeichert werden, und die durch die Ladungsaufnahmevorrichtung gemäß der Neuerung aufgenommen werden, um den Verstärkungsfaktor des Bauelements selbst verstärkt werden. Je größer also der Stromverstärkungsfaktor ist, desto kleiner ist die Größe der erforderlichen Speicher fläche und damit ergibt sich die Möglichkeit, Speicheranordnungen größerer Dichte zu schaffen. Wenn sich keine Oberfiächenladung unter dem Leiterteil 12 befindet, dann reicht der Strom, der zwischen dem !!+-leitenden Bereich 20 und dem IT-leitenden Bereich 11 fließt nicht aus,ein Ausgangssignal zu erzeugen..The Wunnoh, the .StomverstarJcungsfatctor as large as possible To make, it is readily apparent that electric charges in the depletion region below the Ladder part 12 are stored, and which are picked up by the charge receiving device according to the innovation, be amplified by the gain factor of the component itself. So the greater the current amplification factor is, the smaller the size of the required memory area and thus the possibility of memory arrangements to create greater density. If there is no surface charge is located under the conductor part 12, then the current is sufficient between the !! + - conductive area 20 and the IT conductive area 11 does not flow out, an output signal to create.

In Pig. 1 ist eine doppeltdiffundierte Ladungsaufnahmevorrichtung dargestellt, die jedoch Verstärkungseigenschaften aufweist, wie sie oben angegeben worden sind, bei der eine einfache diffundierte Vorrichtung entweder zur Anregung oder zur Aufnahme von Oberflächenladuagern· von einer CIS-Anordnung verwendet werden kann. Der Aufbau ist dabei in Einzelheiten in Fig. 2 dargestellt, in der eine teilweise Ansicht einer CIS-Anordnung 30 von oben dargestellt ist, die zwei nebeneinanderliegende Datenspeicher- und "^:bertragungskanäle 31 und 32 aufweist, die querverlaufende, überlappende Leiterteile 33, 34 u. 35 enthält, die den Leiterteilen 12, 14 u. 16 in Pig. 1 ähnlich sind. Leiterteile 36 u. 37 überlappen die Leiterteile 33, 34 u. 35 isoliert, ähnlich wie die Leiterteile 13 u. 15· Neben dem Leiterteil 33 befindet sich innerhalb des Bereichs des einen Endes des Datenkanals 31 beispielsweise ein P- leitender Diffusionsbereich 38, der beispielsweise in einem darunterliegenden IT-leitendenIn Pig. 1 shows a double diffused charge receiving device, but having amplification properties as indicated above, in which a simple diffused device can be used either to excite or to accept surface charges from a CIS device. The structure is shown in detail in Figure 2, in a partial view of a CIS array 30 is shown from above, the two adjacent data storage and ^". Bertragungskanäle 31 and 32 comprises the transverse, overlapping conductor portions 33, 34 and 35, which are similar to the conductor parts 12, 14 and 16 in Pig Within the area of one end of the data channel 31 there is, for example, a P-conductive diffusion area 38, which is for example in an IT-conductive one underneath

- 10 -- 10 -

HaluleiwersuLstratkörper 33 gs^ildet int.Der Diffusion.sbereich 38 "bildet mit dem Halbleitersubstratkörper 39 einen PN-Übergang 40, der unter den Leiterteil 33, ähnlich wie der PH-Übergang 19 in Pig. 1^ ragt. Es ist ein Kontakt zu dem Diffusionsbereich 38 über eine Elektrode 41 vorgesehen, die isoliert über der CIS-Anordnung angeordnet ist.HaluleiwersuLstratkörper 33 gs ^ 38 ″ forms a PN junction 40 with the semiconductor substrate body 39, which is similar to that under the conductor part 33 like the PH junction 19 in Pig. 1 ^ protrudes. It is a Contact to the diffusion region 38 via an electrode 41 provided, which is arranged isolated over the CIS arrangement.

Der Datenkanal 32 zeigt einen ähnlichen P- leitenden Diffusionsbereich 42 auf, der einen PH-Übergang 43 bildet, der sich in dem Halbleitersubstratkörper 39 befindet. Eine Elektrode 44 kontaktiert den P-leitenden Bereich 42 und bildet einen Verbindungsweg mit einem Halbleiterbauelement, beispielsweise einem !Feldeffekttransistor 45· Der T_ransistor 45 enthält eine Steuerelektrode 46, die beispielsweise isoliert über danebenliegenden P-leitenden Diffusionsbereichen 47 u. 48 angeordnet ist, die den Quellenbereich und den Senkenbereich des T_ransistors bilden. Elektroden 49 und 50 kontaktieren die Diffusionsbereiche 47 bzw. 48_;und sie können beispielsweise mit einer Vcrspannungs- und Ausgangsschaltung verbunden sein, wie es bei einer integrierten Schaltung üblich ist.The data channel 32 has a similar P-conducting diffusion region 42 which forms a PH junction 43 which is located in the semiconductor substrate body 39. An electrode 44 contacts the P-type region 42 and forms a communication path with a semiconductor device, for example a! Field effect transistor 45 · The T _r ansistor 45 contains a control electrode 46, for example, isolated u on adjacent P-type diffusion regions 47th 48 is arranged, which the source region and drain region of the T _r ansistors form. Electrodes 49 and 50 contact diffusion regions 47 and 48 _{, respectively;} and they can be connected, for example, to a voltage and output circuit, as is usual with an integrated circuit.

Die Arbeitsweise der in Pig. 2 dargestellten Ausführungsform läßt sich am besten verstehen, wenn man eine typische Folge von Vorgängen betrachtet, die beim Anregen, übertragen und Aufnehmen von Oberflächenladungen in der CIS-Anordnung auftreten. Es sei beispielsweise angenommen, daß Oberflächenladungen in den Datenspeicher- und - Übertragungskanal 31 injiziert werden sollen. Dies kann dadurch zweckmäßigerweise gesteuert werden, daß eine einen Verarmungsbereich bildendeThe working of the in Pig. 2 illustrated embodiment can best be understood if one looks at a typical sequence of processes which, when stimulated, transferred, and Surface charge pickup may occur in the CIS array. Assume, for example, that surface charges are to be injected into the data storage and transmission channel 31. This can expediently thereby can be controlled that one forming a depletion region

Spannung an das Leiterteil 3? angelegt vnrri und da υ eine Sperrvorspannung an den PN-Übergang 40 angelegt wird. Durch Auswahl der Größe und der Dauer der an den PN-Übergang angelegten Spannung wird eine Ladung einer ausgewählten Größe in den Verarmungsbereich unter dem Leiterteil 33 indiziert und im wesentlichen auf den näheren Bereich des Datenspeicher- und -Übertragungskanals begrenzt. Wenn den Leiterteilen 34 und 36 verarmungsbereichbildende Spannungen zugeführt /erden, während die einen Verarmungsbereich bildende Spannung von dem Leiterteil 33 entfernt wird, dann werden die Oberflächenladungen zu dem Verarmungsbereich,der unter diesen Leiterteilen liegt, übertragen. Es kann nun eine andere Ladung aus dem P-leitenden Bereich injiziert werden und dieaeVoltage on the conductor part 3? created vnrri and da υ one Reverse bias is applied to PN junction 40. By choosing the size and duration of the applied to the PN junction Voltage is indicated and a charge of a selected size in the depletion area under the conductor part 33 essentially limited to the immediate area of the data storage and transmission channel. When the ladder sections 34 and 36 depletion-generating voltages supplied / grounded, while the depletion-forming voltage is removed from the conductor part 33, then the surface charges become transferred to the depletion area which is under these conductor parts. It can now be another charge injected from the P-type region and the ae

Ladung kann längs des Datenspeicher- und-Übertragungskanals 31 von links nach rechts übertrager: v/erden. Auf diese .Veise werden Daten in Form vo_ elektrischen Oberflächenladungen in der CIS-Anordnung 30 angeregt oder injiziert.Charge can travel along the data storage and transmission channel 31 from left to right transformer: v / earth. In this way data in the form of electrical surface charges in the CIS arrangement 30 are excited or injected.

In ähnlicher Weise werden Daten in Form von Oberflächenladungen aus der CIS-Anordnung abgegeben oder aus ihr entnommen. Es sei beispielshalber angenommen, daß sich die Oberflächenladungen in dem Datenkanal 32, wenn man an die Leiterteile 33 u. 34 entsprechende verarmungsbereichbildende Spannungen anlegt, von rechts nach links bewegen. Wenn eine Oberflächenladung bei dem Verarmungsbereich, der den in Sperfichtungvvorgespannten PN-Übergang 43 umgibt, ankommt, wird die Ladung in diesen Verarmungsbereich übertragen. Dieses wird dadurch erreicht, daß zunächst die Kapazität des PN-Übergangs 43 auf eine bestimmte Spannung aufgeladen wird und daß dann der aufgeladene PN-Übergang von der ladenden Spannungsquelle elektrisch isoliert wird mit Ausnahme der Verbindung zu der Steuerelektrode 46 des Transistors 45- Die ÜbertragungSimilarly, data in the form of surface charges is output from or extracted from the CIS array. It is assumed by way of example that the surface charges in the data channel 32, if the conductor parts 33 and 34 are connected to corresponding depletion area-forming Apply tension, move from right to left. When a surface charge is present at the depletion area corresponding to the in The charge is transferred into this depletion region. This is achieved in that first the capacitance of the PN junction 43 is charged to a certain voltage and that then the charged PN junction is electrically isolated from the charging voltage source with the exception of the connection to the control electrode 46 of the transistor 45- The transfer

der Ladung von dem YorarnuLussbere^^ unter dem Leiterteil zu dem Pli-'übergang 43 ändert die "bestimmte Jpa.nnu.rr; proportional aur Cröße der ladung. Diese Änderung der Spannung verursacht eine Änderung des zwischen dem Q'aellenbereich 4 7 und dem Senkenbereich 43 fließenden Stroms, die üb er v/acht v/erden kann und die als Anzeige für das Vorhandensein einer abgegebenen Oberflächenladung verwendet v/erden kann. Die Folge der Vorgänge wiederholt sich dann wieder. Auf diese V/eise werden Ladungen von dem Datenspeicher- und -Übertragungskanal abgegeben.the cargo from the YorarnuLussbere ^^ under the ladder section to the Pli transition 43 the "certain Jpa.nnu.rr; changes proportionally on the size of the cargo. This caused the voltage change a change between the Q'aellenbereich 4 7 and the sink portion 43 of the flowing current that are above v / eight and which can be used as an indicator of the presence of a discharged surface charge. the The sequence of events then repeats itself again. In this way, charges are removed from the data storage and transfer channel submitted.

Menn man ein doppeliäiffundiertes bauelement ähnlich dem Bauelement nach Fig. 1 verwendet, ergibt sich die gleiche Folge der Vorgänge, wie sie anhand von Fig. 2 beschrieben worden ist, jedoch ist das von diesem Bauelement abgegebene Ausgangssignal etwa gleich der Größe der Oberflächenladung multipliziert mit dem Stromverstärkungsfaktor des Bauelements . Menn one component is a doppeliäiffundiertes similar to the device of FIG. 1 is used there is the same sequence of operations as with reference to FIG. Has been described in 2, but the output signal delivered by this device is approximately equal to the magnitude of the surface charge multiplied by the Current amplification factor of the component.

Claims (1)

- 13 Schutzansprüche - 13 claims for protection 1. Halbleiterbauelement zur Anregung und Aufnahme von Oberflächenladungen, mit einem Halbleitersubstratkörper von einem ersten Leitfähigkeitstyp,
f gekennzeichnet durch |; eine über dem Halbleitersubstratkörper (11 bzw. 39) angeordnete £' Isolierschicht (17), in der wenigstens ein Datenspeicher- und I -Übertragungskanal (31, 32) für die Übertragung von elektrischen I Ladungen längs den oberflächennahen Bereichen des Substratkör-I pers vorgesehen ist; durch eine erste Gruppe von über dem Kanal |: in gegenseitigem Abstand angeordneten Leiterteilen (33, 34, 35); I durch eine zweite Gruppe von über der ersten Gruppe in gegensei-I tigern Abstand angeordneten Leiterteilen (36, 37), von denen I jedes Leiterteil de;.· zweiten Gruppe zwei benachbarte Leitertei-1. Semiconductor component for the excitation and absorption of surface charges, with a semiconductor substrate body of a first conductivity type,
f characterized by |; an insulating layer (17) arranged over the semiconductor substrate body (11 or 39), in which at least one data storage and transmission channel (31, 32) is provided for the transfer of electrical charges along the areas of the substrate body near the surface is; by a first group of conductor parts (33, 34, 35) arranged above the channel |: at a distance from one another; I by a second group of conductor parts (36, 37) arranged at a mutual distance above the first group, of which I each conductor part de;. I Ie der ersten Gruppe überlappt bzw. überragt; durch wenigstensI Ie of the first group overlaps or towers above; through at least I; einen in der Leitfähigkeit abgewandelten Bereich (38) im oberif flächennahen Bereich des Substratkörpers unter dem Kanal (31)I; a modified conductivity area (38) in the oberif area of the substrate body close to the surface under the channel (31) % und in Deckung mit einem Rand eines der Leiterteile i,33) der % and in congruence with an edge of one of the ladder parts i, 33) the ersten Gruppe; durch Mittel zum Vorspannen (41 usw.) des in der Leitfähigkeit abgewandelten Bereichs, derart, daß eine elektrische Ladung von gewählter Größe in dem Substratkörper unter dem Kanal und dem einen Leiterteil eingeführt wird; und durch Mittel zur Ausbildung eines Verarmungsbereichs in dem oberflächennahen Bereich des Halbleiterkörpers unter dem einen Leiterteil, wobei der Verarmungsbereich die in den Substratkörper von dem in der Leitfähigkeit abgewandelten Bereich eingeführte Ladung j: aufnimmt.first group; by means for biasing (41, etc.) the conductivity-modified area so that an electrical Charge of selected size is introduced into the substrate body under the channel and the one conductor part; and by means for the formation of a depletion area in the near-surface area of the semiconductor body under the one conductor part, wherein the depletion region is the charge introduced into the substrate body from the conductivity-modified region j: records. \ 2. Halbleiterbauelement nach Anspruch 1, \ 2. Semiconductor component according to claim 1, ! gekennzeichnet, durch! marked by j Mittel zum Anlegen von Verarmungsbereiche bildenden Spannungenj means for applying depletion-forming voltages ! an die Leiterteile der ersten Gruppe (33, 34, 35) und der zweiten Gruppe (36, 37) zwecks Übertragung der Ladung längs den oberflächennahen Bereichen des Substratkörpers unter dem Kanal (31).! to the ladder parts of the first group (33, 34, 35) and the second Group (36, 37) for the purpose of transferring the charge along the near-surface areas of the substrate body under the channel (31). 3. Halbleiterbauelement nach Anspruch 2, gekennzeichnet durch Mittel zum Abnehmen der Ladung von dem Halbleitersubstratkörper. 3. Semiconductor component according to claim 2, characterized by means for removing the charge from the semiconductor substrate body. 4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß die Mittel zum Abnehmen der Ladung eines zweiten in der Leitfähigkeit abgewandelten Bereich in Deckung mit e^nem Rand eines zweiten Leiterteils der ersten Gruppe von Leiterteilen einschließen.4. Semiconductor component according to claim 3, characterized in that that the means for removing the charge of a second area, modified in conductivity, coincides with an edge a second ladder portion of the first group of ladder portions. 5. Halbleiterbauelement nach Anspruch 4, gekennzeichnet dur ch einen Bereich (20) vom ersten Leitfähigkeitstyp innerhalb des zweiten in der Leitfähigkeit abgewandelten Bereichs (18) zur Bildung einer ladungsverstärkenden Anordnung, und durch Mittel (22, 24) zum Vorspannen der verstärkenden Anordnung zwecks Abnehmens der Ladung von dem Substratkörper mit Verstärkung.5. Semiconductor component according to claim 4, characterized by a region (20) of the first conductivity type within the second conductivity modified region (18) for forming a charge amplifying structure, and by means (22, 24) for biasing the reinforcing structure to remove the charge from the substrate body with reinforcement.