DE69937545T2

DE69937545T2 - Gerät und verfahren zur generierung eines spreizkodes und kanalsignalspreizung unter verwendung eines spreizkodes in einem cdma-übertragungssystem

Info

Publication number: DE69937545T2
Application number: DE69937545T
Authority: DE
Inventors: Je-Woo Songnam-Shi Kim; Jung-Hyo Woo; Chang-Soo Park; Jae-Min Kangnam-gu AHN
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1998-09-29
Filing date: 1999-09-29
Publication date: 2008-03-06
Anticipated expiration: 2019-09-30
Also published as: WO2000019732A2; WO2000019732A3; CA2311788A1; AU734411B2; CN1286852A; US6490267B1; RU2183910C2; EP1048138B1; DE69937545D1; AU6008599A; CA2311788C; EP1048138A2; BR9907130A; CN1156106C

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich im allgemeinen auf eine Spreizspektrumsvorrichtung und ein Spreizspektrumsverfahren für ein CDMA-Kommunikationssystem und insbesondere auf eine Vorrichtung und ein Verfahren zum Erzeugen von Spreizsequenzen.
2. Beschreibung des Standes der Technik
CDMA-Mobilkommunikationssysteme (CDMA-Codemultiplexzugriff) haben sich von einem bestehenden Mobilkommunikationsstandard entwickelt, der hauptsächlich einen Sprachdienst in den IMT-2000-Standard einbringt, der nicht nur Sprachdienste sondern auch einen Hochgeschwindigkeits-Datenübertragungsdienst bereitstellen kann. Beispielsweise kann der IMT-2000-Standard qualitativ hochwertige Sprach-, Bewegtbild- und Internetsuchdienste bereitstellen. In CDMA-Kommunikationssystemen enthalten Kommunikationsverbindungen zwischen einer Basisstation und einer Mobilstation eine Weiterlei tungsverbindung zum Senden von der Basisstation zur Mobilstation und eine Rückleitungsverbindung zum Senden von der Mobilstation zur Basisstation.
Bei CDMA-Kommunikationssystemen nutzt die Rückleitungsverbindung normalerweise ein komplexes PN-Code-Spreizschema (PN-Pseudo-Zufallsrauschen) als Spreizspektrumsverfahren. Beim komplexen PN-Code-Spreizschema besteht jedoch ein Problem, wenn es beim Leistungsverstärker zu einem Anstieg des Verhältnisses von Spitzen- zu Durchschnitts-Sendeleistung (PAR) infolge der Benutzerdaten kommt. Bei der Rückleitungsverbindung bewirkt ein Anstieg des Verhältnisses von Spitzen- zu Durchschnitts-Sendeleistung einen "Regrowth", der im folgenden beschrieben wird und den Aufbau sowie die Leistungsfähigkeit des Leistungsverstärkers in Mobilstationen beeinflusst. Die Charakteristikkurve des Leistungsverstärkers in der Mobilstation hat einen linearen Bereich und einen nicht-linearen Bereich. Wenn die Sendeleistung der Mobilstation zunimmt, tritt das Signal der Mobilstation in den nicht-linearen Bereich ein und stört die Frequenzbereiche der anderen Benutzer, was als "Regrowth"-Phänomen bezeichnet wird. Um nicht die Frequenzbereiche anderer Benutzer zu stören, sollte der Zellbereich in der Größe reduziert sein und sollten Mobilstationen im Zellbereich zur entsprechenden Basisstation mit einer geringeren Sendeleistung senden. Somit besteht Bedarf an einem Spreizverfahren, das das PAR verringert, während die Beeinträchtigung des Bitfehlerraten-(BER-) Leistungsverhaltens, das das gesamte Systemleistungsverhalten beeinflusst, minimiert wird.
Eine Beschreibung des komplexen PN-Spreizschemas ist hier unter Bezugnahme auf einen Sender in einem herkömmlichen CDMA-Kommunikationssystem gegeben.
1 zeigt einen Kanalsender, enthaltend eine Spreizspektrumsvorrichtung für ein CDMA-Kommunikationssystem. Wie gezeigt, enthält der Kanalsender eine Orthogonal-Spreizeinrichtung 101, einen komplexen Vervielfacher 102, einen PN-Sequenz-Generator 103 und einen Tiefpassfilter- und Modulationsteil 104.
Unter Bezugnahme auf 1 werden die Sendedaten jedes Kanals der Orthogonal-Spreizeinrichtung 101 nach der Kanalcodierung, der Wiederholung und der Verschachtelung durch entsprechende Kanal-Codierer (nicht gezeigt) zugeführt. Die Orthogonal-Spreizeinrichtung 101 multipliziert anschließend die Eingangskanaldaten mit einem einzigartigen Orthogonal-Code, der dem entsprechenden Kanal zugeordnet ist, um die Eingangskanaldaten orthogonal zu spreizen. Es werden normalerweise Walsh-Codes für die Orthogonal-Codes verwendet. Der PN-Sequenz-Generator 103 erzeugt Spreizsequenzen für Spreiz-Sendesignale der entsprechenden Kanäle. Es werden normalerweise PN-Sequenzen für die Spreiz-Sequenzen verwendet. Der komplexe Vervielfacher 102 vervielfacht komplex die Signale, die aus der Orthogonal-Spreizeinrichtung 101 ausgegeben werden, durch die Spreizsequenzen, die aus dem PN-Sequenz-Generator 103 ausgegeben werden, um komplexe Spreizsignale zu erzeugen. Der Tiefpassfilterungs- und Modulationsteil 104 führt eine Basisbandfilterung der komplexen Signale aus, die aus dem komplexen Vervielfacher 102 ausgegeben werden, und wandelt anschließend die basisband-gefilterten Signale in HF-(Hochfrequenz-) Signale um.
2 ist ein detailliertes Diagramm, das den Kanalsender von 1 für die Rückleitungsverbindung zeigt.
Unter Bezugnahme auf 2 werden die Sendedaten jedes Kanals einer Kanalcodierung, -Wiederholung, Kanalverschachtelung und Binärabbildung derart unterzogen, dass ein Signal "0" auf "+1" abgebildet wird und ein Signal "1" auf "–1" abgebildet wird, bevor es in den entsprechenden Kanal eingegeben wird. Die Daten der entsprechenden Kanäle werden durch einzigartige Orthogonal-Codes in Vervielfachern 111, 121, 131 und 141 vervielfacht. In 2 enthalten Kanalsender einen Pilotkanalsender, einen Steuerkanalsender, einen Zusatzkanalsender und einen Grundkanalsender. Wie es zuvor erläutert wurde, werden Walsh-Codes normalerweise für die Orthogonal-Codes verwendet, die die jeweiligen Kanäle spreizen. Die Orthogonal-Spreizdaten des Steuerkanals, des Zusatzkanals und des Grundkanals werden mit Verstärkungen, die sich für jeden Kanal eignen, mit der ersten bis dritten Verstärkungssteuereinheit 122, 132 und 142 vervielfacht. Die Kanaldaten werden mit Binär-Addiereinrichtungen 112 und 133 addiert und anschließend dem komplexen Vervielfacher 102 zugeführt. Hier werden die Ausgänge der Binär-Addiereinrichtungen 112 und 133 als "kanalisierte Daten" bezeichnet.
Der komplexe Vervielfacher 102 vervielfacht die Ausgänge der Addiereinrichtungen 112 und 133 mit Spreizcodes, um eine Spreizung auszuführen. Wie es oben erläutert wurde, werden die PN-Codes, die aus dem PN-Sequenz-Generator 103 ausgegeben werden, für die Spreizcodes verwendet. Die PN-Codes, die in den komplexen Vervielfacher 102 eingegeben werden, haben eine Rate gleich einer Chip-Rate und können einen Wert aufweisen, der aus "+1" und "–1" besteht. Hier wird, solange es nicht anders vermerkt ist, davon ausgegangen, dass die PN-Codes einen Wert von "+1" und "–1" haben.
Im Bezug auf den komplexen Vervielfacher 102 werden kanalisierte Daten, die aus der Addiereinrichtung 112 ausgegeben werden, den Vervielfachern 113 und 143 zugeführt, und kanalisierte Daten, die aus der Addiereinrichtung 133 ausgegeben werden, den Vervielfachern 123 und 134 zugeführt. Weiterhin wird ein Spreizcode PN_i, der aus dem PN-Sequenz-Generator 103 ausgegeben wird, den Vervielfachern 113 und 123 zugeführt, und ein Spreizcode PN_q, der aus dem PN-Sequenz-Generator 103 ausgegeben wird, wird den Vervielfachern 134 und 143 zugeführt. Darüber hinaus werden Ausgänge aus den Vervielfachern 113 und 134 voneinander durch eine Additionseinrichtung 114 subtrahiert und dann einem ersten Tiefpassfilter 115 zugeführt; und Ausgänge aus den Vervielfachern 123 und 143 werden zueinander durch eine Additionseinrichtung 135 addiert und anschließend dem zweiten Tiefpassfilter 136 zugeführt.
Ein reales Signal aus den Ausgängen der Binär-Addiereinrichtung 114 wird in das erste Tiefpassfilter 115 eingegeben, und ein imaginäres Signal wird in das zweite Tiefpassfilter 136 eingegeben. Die Ausgangssignale der Tiefpassfilter werden durch die vierte und die fünfte Verstärkungs-Steuereinheit 116 bzw. 137 verstärkungsgesteuert, anschließend moduliert, zueinander addiert und durch einen Sendekanal gesendet. Der Tiefpassfilter- und Modulationsteil 104 führt eine Tiefpassfilterung und Modulation der Ausgangsdaten der Binär-Addiereinrichtungen 114 und 135 aus und gibt daraufhin die modulierten Daten aus der Binär-Addiereinrichtung 118 aus.
Es wurden zahlreiche Verfahren vorgeschlagen, um das PAR der Signale zu verringern, die aus dem ersten und dem zweiten Tiefpassfilter 115 und 136 ausge geben werden, wobei diese Verfahren darauf basieren, wie der PN-Sequenz-Generator 103 die Spreizcodes PN_i und PN_q erzeugt. Im allgemeinen hängt das Verhältnis von Spitzen- zu Durchschnittsleistung PAR sowohl von Nulldurchgängen, die auftreten, wenn die Vorzeichen von PN_i und PN_q gleichzeitig geändert werden, als auch einem Haltephasenzustand ab, der erfolgt, wenn die Vorzeichen von PN_i und PN_q nicht geändert werden. Insbesondere treten die Nulldurchgänge (ZC) auf, wenn beispielsweise ein Ausgangszustand im ersten Quadranten zum dritten Quadranten übergeht, wodurch eine Phasenverschiebung n verursacht wird. Weiterhin tritt ein Halte-Phasen-Zustand auf, wenn beispielsweise ein Ausgangszustand im ersten Quadranten im ersten Quadranten verbleibt, wodurch keine Phasenverschiebung erfolgt.
Wie es oben erläutert wurde, kann beim herkömmlichen QPSK-Spreizen (QPSK-Quadraturphasenumtastung) eine Phase der erzeugten Spreizcodes vom ersten Quadranten entweder zum zweiten, dritten oder vierten Quadranten gemäß dem Wert des PN-Codes übergehen. Wenn ein herkömmliches Spreizcode-Erzeugungsverfahren verwendet wird, kann demzufolge das PAR-Leistungsverhalten infolge des Nulldurchgangs-Phänomens und des Haltephasenphänomens beeinträchtigt werden. Daher wird beim CDMA-Kommunikationssystem während der Spreizung das PAR in Abhängigkeit von PN_i und PN_q erhöht.
US 5.471.497 bezieht sich auf ein Verfahren und eine Vorrichtung für die Variable Signalsendung in einem Spreizspektrums-Kommunikationssystem unter Anwendung der Nebenklassen-Codierung.
US 5.687.166 beschreibt ein Modulationssystem für die Spreizspektren-CDMA-Kommunikation.
ÜBERSICHT ÜBER DIE ERFINDUNG
Das Ziel der vorliegenden Erfindung besteht darin, eine Spreizspektrumsvorrichtung und ein Spreizspektrumsverfahren für ein CDMA-Kommunikationssystem anzugeben, mit denen es möglich ist, das Verhältnis von Spitzen- zu Durchschnittsleistung ohne Beeinträchtigung des BER-Leitungsverhaltens in einem CDMA-Kommunikationssystem zu verringern.
Dieses Ziel wird durch die Erfindung erreicht, wie sie in den unabhängigen Ansprüchen definiert ist.
Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen definiert.
Ein Aspekt der vorliegenden Erfindung besteht darin, eine Vorrichtung und ein Verfahren zum Erzeugen einer Spreizsequenz anzugeben, mit denen das Verhältnis von Spitzen- zu Durchschnittsleistung verringert werden kann, ohne das BER-Leitungsverhalten in einem CDMA-Kommunikationssystem zu beeinträchtigen.
Ein weiterer Aspekt der vorliegenden Erfindung besteht darin, eine Vorrichtung und ein Verfahren zum wiederholten Erzeugen einer durch QPSK und π/2-DPSK (DPSK-Differential Phasenumtastung) phasenverschobenen PN-Sequenz als Spreizsequenz in einem CDMA-Kommunikationssystem anzugeben.
Ein weiterer Aspekt der vorliegenden Erfindung besteht darin, eine Vorrichtung und ein Verfahren zum Erzeugen einer durch QPSK, π/2-DPSK und Nulldurchgang oder Haltephase verschobenen PN-Sequenz als Spreizsequenz in einem CDMA-Kommunikationssystem anzugeben.
Ein weiterer Aspekt der vorliegenden Erfindung besteht darin, eine Vorrichtung und ein Verfahren zum Erzeugen einer Spreizsequenz anzugeben, die alternativ eine DPSK-Phasenverschiebung und eine QPSK-Phasenverschiebung durch Mischen einer PN-Sequenz mit einem spezifischen Orthogonal-Code in einem CDMA-Kommunikationssystem erzeugt.
Ein weiterer Aspekt der vorliegenden Erfindung besteht darin, eine Vorrichtung und ein Verfahren anzugeben, dei eine durch DPSK und QPSK phasenverschobene Spreizsequenz durch Mischen einer erzeugten PN-Sequenz mit einer vorherigen Spreizsequenz erzeugen, und eine Spreizsequenz erzeugen, die alternie rend eine DPSK-Phasenverschiebung und eine QPSK-Phasenverschiebung durch Wählen einer erzeugten Spreizsequenz in einem CDMA-Kommunikationssystem ausführt.
Ein weiterer Aspekt der vorliegenden Erfindung besteht darin, eine Vorrichtung und ein Verfahren anzugeben, die eine Spreizsequenz erzeugen, die das Muster einer QPSK-Phasenverschiebung, einer DPSK-Phasenverschiebung, eines Nulldurchgangs oder Haltens und eine DPSK-Phasenverschiebung durch Mischen einer PN-Sequenz mit einem speziellen Orthogonalcode in einem CDMA-Kommunikationssystem wiederholt.
Ein weiterer Aspekt der vorliegenden Erfindung besteht darin, eine Vorrichtung und ein Verfahren anzugeben, die eine QPSK-Phasenverschiebung, eine DPSK-Phasenverschiebung und eine 270° oder 0° Phasenverschiebungs-Spreizsequenz durch Mischen einer erzeugten PN-Sequenz mit einer vorherigen Spreizsequenz erzeugen und eine Spreizsequenz erzeugen, die wiederholt eine QPSK, eine DPSK und einen Nulldurchgang oder ein Halten sowie eine DPSK-Phasenverschiebung durch Wählen der erzeugten Spreizsequenz in einem CDMA-Kommunikationssystem erzeugt.
Ein weiterer Aspekt der vorliegenden Erfindung besteht darin, eine Vorrichtung und ein Verfahren anzugeben, die alternierend eine durch QPSK und π/2-DPSK phasenverschobene PN-Sequenz als eine Spreizsequenz erzeugen und ein Kanalsignal mit Hilfe der erzeugten Spreizsequenz in einem CDMA-Kommunikationssystem spreizen/entspreizen.
Ein weiterer Aspekt der vorliegenden Erfindung besteht darin, eine Vorrichtung und ein Verfahren anzugeben, die eine durch QPSK, π/2-DPSK, Nulldurchgang oder Halten phasenverschobene PN-Sequenz als einen Spreizcode erzeugen und ein Kanalsignal mit Hilfe der erzeugten Spreizsequenz in einem CDMA-Kommunikationssystem spreizen/entspreizen.
Es wird eine Spreizcode-Erzeugungsvorrichtung für ein CDMA-Kommunikationssystem angegeben. Die Vorrichtung besteht aus einem PN- Sequenz-Generator zum Erzeugen von PN_i- und PN_q-Sequenzen; einem Orthogonalcode-Generator zum Erzeugen erster und zweiter Orthogonalcodes, die DPSK-Zustandsübergänge in Intervallen von wenigstens zwei Chips erzeugen; und einem Spreizcode-Generator zum Erzeugen von Spreizcodes C_i und C_q durch Mischen der PN_i- und PN_q Sequenzen mit den ersten und zweiten Orthogonalcodes, so dass die aktuelle Phase der Spreizcodes C_i und C_q alternierend QPSK- und DPSK-Zustandsübergänge mit Bezug auf die Phase der vorherigen Spreizcodes C_i und C_q erzeugt.
KURZ BESCHREIBUNG DER ZEICHNUNGEN
Die obigen und anderen Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen besser verständlich.
1 ist ein Blockschaltbild, das einen Kanalsender für ein CDMA-Kommunikationssystem darstellt;
2 ist eine detaillierte Darstellung eines Rückleitungsverbindungs-Kanalsenders für ein CDMA-Kommunikationssystem;
3 bis 6 sind Diagramme, die einen einfachen Zustandsübergang für den Nulldurchgang, das Halten die +π/2-DPSK bzw. die #π/2-DPSK zeigen;
7 ist ein Diagramm, das ein π/2-DPSK-Spreizsequenz-Erzeugungschema für eine Spreizspektrumsvorrichtung in einem CDMA-Kommunikationssystem zeigt;
8 ist ein Diagramm, das ein QPSK-, π/2-DPSK-Spreizsequenz-Erzeugungsschema für eine Spreizspektrumsvorrichtung in einem CDMA-Kommunikationssystem zeigt;
9 ist ein Zeitgabediagramm, das die Erzeugung einer QPSK-, π/2-DPSK-Spreizsequenz unter Verwendung des Schemas von 8 zeigt;
10 ist ein Zeitgabediagramm, das die QPSK-, π/2-DPSK-Zustandsübergänge in einem QPSK-, π/2-DPSK-Spreizsequenz-Erzeugungsschema darstellt;
11 ist ein Zeitgabediagramm, das die π/2-DPSK-, QPSK-Zustandsübergänge in einem π/2-DPSK-, QPSK-Spreizsequenz-Erzeugungsschema zeigt;
12 ist ein Zeitgabediagramm, das die π/2-DPSK-, QPSK-Zustandsübergänge zeigt, wenn eine Spreizsequenz mit einem Chip im voraus in einem CDMA-Kommunikationssystem erzeugt wird.
13 ist ein Zeitgabediagramm, das die π/2-DPSK-, QPSK-Zustandsübergänge darstellt, wenn eine Spreizsequenz mit einer Verzögerung eines Chips in einem CDMA-Kommunikationssystem erzeugt wird;
14 ist ein Blockschaltbild eines Spreizcode-Generators, der D-Q-Zustandsübergänge unter Verwendung einer Verzögerung eines Chips gemäß einer Ausführungsform der vorliegenden Erfindung in einem CDMA-Kommunikationssystem implementiert;
15 ist ein Blockschaltbild eines Spreizcode-Generators, der D-Q-Zustandsübergänge unter Verwendung einer Verzögerung eines Chips gemäß einer weiteren Ausführungsform der vorliegenden Erfindung in einem CDMA-Kommunikationssystem implementiert;
16 ist ein Blockschaltbild eines D-Q-Spreizcode-Generators gemäß einer Ausführungsform der vorliegenden Erfindung in einem CDMA-Kommunikationssystem;
17 ist ein Zeitgabediagramm des D-Q-Spreizcode-Generators gemäß einer Ausführungsform der vorliegenden Erfindung in einem CDMA-Kommunikationssystem;
18 ist ein Blockschaltbild eines D-Q-Spreizcode-Generators gemäß einer weiteren Ausführungsform der vorliegenden Erfindung in einem CDMA-Kommunikationssystem;
19 ist ein Blockschaltbild, das ein Schema zum Erzeugen eines Spreizcodes darstellt, der die QPSK, die DPSK und den Nulldurchgang sowie das Halten gemäß einer Ausführungsform der vorliegenden Erfindung in einem CDMA-Kommunikationssystem kombiniert;
20A ist ein Blockschaltbild, das einen Q-D-Z-D-Spreizcode-Generator gemäß einer Ausführungsform der vorliegenden Erfindung in einem CDMA-Kommunikationssystem darstellt;
20B ist ein Diagramm, das Symboländerungen im Zusammenhang der Zeit im Bezug auf die Ausgabe des Dezimators in 20A zeigt;
21A ist ein Blockschaltbild, das einen Q-D-Z-D-Spreizcode-Generator gemäß einer weiteren Ausführungsform der vorliegenden Erfindung in einem CDMA-Kommunikationssystem zeigt;
21B ist ein Diagramm, das Symboländerungen im Zusammenhang der Zeit im Bezug auf eine Ausgabe eines Dezimators in 21A zeigt; und
22 ist ein Flussdiagramm, das einen Vorgang zum Erzeugen einer Spreizsequenz gemäß einer Ausführungsform der vorliegenden Erfindung in einem CDMA-Kommunikationssystem zeigt.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird hier im folgenden unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben. In der folgenden Beschreibung werden hinlänglich bekannte Funktionen oder Konstruktionen nicht im Detail beschrieben, da sie die Erfindung mit unnötigen Details umständlich machen würden.
Es folgt eine Beschreibung, die die Zustandsübergangs-Eigenschaften eines Spreizcodes betrifft. Aus Gründen der Einfachheit wird davon ausgegangen, das sich der Ausgangszustand des Spreizcodes im ersten Quadranten befindet. 3 bis 6 zeigen einfache Zustandsübergänge, wobei 3 einen Nulldurchgang, 4 ein Halten, 5 eine +π/2-DPSK und 6 eine #π/2-DPSK zeigt. Die obigen Übergangszustände können in unterschiedlichen Verfahren implementiert werden.
Die herkömmliche QPSK-Spreizung (im folgenden zur Abkürzung "Q" genannt) ist speicherlos; mit anderen Worten kann ein Übergang zum aktuellen Zustand an jedem Quadranten unabhängig vom vorherigen Zustand vorgenommen werden. Geht man beispielsweise davon aus, dass der vorherige Zustand den Wert (1,1) im ersten Quadranten hat, kann der aktuelle Zustand denselben Wert (1,1) im ersten Quadranten, einen Wert (–1,1) des zweiten Quadranten, einen Wert (–1,–1) des dritten Quadranten oder einen Wert (1,–1) des vierten Quadranten annehmen.
Das Nulldurchgangs-Phänomen, das auftritt, wenn Spreizsequenzen C_i und C_q, die von einem Spreizcode-Generator erzeugt werden, gleichzeitig das Vorzeichen ändern, und das Halte-Phänomen, das auftritt, wenn sich keine Vorzeichen der Spreizsequenzen ändern, bewirkt eine Beeinträchtigung des PAR-Leistungsverhaltens. Daher ist es im CDMA-Kommunikationssystem möglich, das PAR-Leistungsverhalten durch Unterdrücken des Nulldurchgangs- und des Halte-Phänomens der Spreizcodes C_i und C_q während des Spreizens zu unterdrücken. Bei einer Ausführungsform der vorliegenden Erfindung wird ein erstes Verfahren angegeben, das alternierend die QPSK- und die DPSK-Phasenverschiebungen ausführt, um das Nulldurchgangs- und das Haltephänomen der Spreizsequenz zu unterdrücken. Wenngleich jede Phasenverschiebung zu jedem Zustand in der QPSK auftreten kann, wie es in 3 bis 6 gezeigt ist, wird anschließend eine DPSK-Phasenverschiebung als nächstes ausgeführt, wodurch es möglich wird, das Nulldurchgangs- und das Halte-Phänomen zu verhindern. Ein zweites Verfahren wiederholt ein Muster eines QPSK, einer DPSK eines Nulldurchgangs oder eines Haltens sowie eine DPSK-Phasenverschiebung für die Spreizsequenz. Unter Verwendung der obigen beiden Verfahren ist es möglich, das Nulldurchgangs- und das Halte-Phänomen der Spreizsequenz zu verhindern und den kontinuierlichen Nulldurchgang oder das Halten zu unterdrücken.
Zunächst folgt eine Beschreibung, die das erste Spreizsequenz-Erzeugungsverfahren gemäß einer Ausführungsform der vorliegenden Erfindung betrifft.
7 zeigt ein Schema zum Erzeugen einer ±π/2-DPSK- (im folgenden kurz "D" genannt) Spreizsequenz mit Hilfe eines Orthogonalcodes in einem CDMA-Kommunikationssystem.
Unter Bezugnahme auf 7 vervielfacht ein Vervielfacher 211 einen Orthogonalcode OC₁ durch einen PN-Code, um einen Spreizcode C_i zu erzeugen, und ein Vervielfacher 212 multipliziert einen Orthogonal-Code OC₂ durch den PN-Code, um einen Spreizcode C_q zu erzeugen. Wenn der PN-Code +1, –1, +1, –1 ist und die Ausgangswerte der Orthogonalcodes OC₁ und OC₂ beide +1 sind, gibt der Vervielfacher 211 +1,–1,–1,+1,–1 aus und gibt der Vervielfacher 212 +1,+1,–1,–1,–1 aus. Somit werden die kombinierten Ausgaben (C_i,C_q) der Vervielfacher 211 und 212 zu (+1,+1),(–1,+1),(–1,–1),(+1,–1),(–1,1), so dass der Zustandsübergang der Spreizcodes für den ersten Quadranten, den zweiten Quadranten, den dritten Quadranten, den vierten Quadranten und den dritten Quadranten auftritt, wodurch jedesmal eine ±π/2-Phasenverschiebung auftritt.
8 zeigt eine QPSK-, π/2-DPSK-Spreizsequenz, die ein Schema in einer Spreizspektrumsvorrichtung für ein CDMA-Kommunikationssystem erzeugt.
Unter Bezugnahme auf 8 dezimiert ein 2-Dezimator 222 PN_i und vervielfacht ein Vervielfacher 223 einen Orthogonalcode OC₂ durch die Ausgabe des 2-Dezimators 222. Ein Vervielfacher 221 vervielfacht einen Orthogonalcode OC₁ durch PN_q, um einen Spreizcode C_i zu erzeugen, und ein Vervielfacher 224 vervielfacht die Ausgabe des Vervielfachers 223 mit PN_q, um einen Spreizcode C_q zu erzeugen.
9 ist ein Zeitgabediagramm des QPSK-, π/2-DPSK-Spreizsequenz-Schemas aus 8. In 8 wird davon ausgegangen, das Ausgangswerte der Orthogonalcodes OC1 und OC2 beide +1 sind. In 9 repräsentiert Bezugszeichen 311 PN_i, Bezugszeichen 312 PN_i, das vom 2-Dezimator 222 ausgegeben wird, Bezugszeichen 313 die Ausgabe des Vervielfachers 223, Bezugszeichen 314 PN_q, Bezugszeichen 315 die Spreizsequenz C_i, die vom Vervielfacher 221 ausgegeben wird, Bezugszeichen 316 die Spreizsequenz C_q, die vom Vervielfacher 224 ausgegeben wird, und Bezugszeichen 317 den Zustandsübergang des Spreizcodes.
Unter Bezugnahme auf 8 und 9 bilden die Ausgabe des Vervielfachers 221 und die Ausgabe des Vervielfachers 224 die Spreizcodes C_i bzw. C_q. Aus den Bezugszeichen 315, 316, 317 werden die Spreizcodes C_i und C_q (+1,+1), (–1,+1), (–1, –1), (+1,–1), (+1,+1), (–1,+1), (+1,–1), (+1,+1), (–1,–1), (–1,+1), (+1,–1), (+1,+1), (+1,+1), (–1,+1), (+1,+1), (+1,–1), so dass die Zustandsübergänge der Spreizcodes von ei nem Ausgangszustand zum ersten Quadranten (Q-Übergang), zum zweiten Quadranten (D-Übergang), zum dritten Quadranten (Q-Übergang), zum vierten Quadranten (D-Übergang), zum ersten Quadranten (Q-Übergang), zum zweiten Quadranten (D-Übergang), zum vierten Quadranten (Q-Übergang), zum ersten Quadranten (D-Übergang), zum dritten Quadranten (Q-Übergang), zum zweiten Quadranten (D-Übergang), zum vierten Quadranten (Q-Übergang), zum ersten Quadranten (D-Übergang), zum ersten Quadranten (Q-Übergang), zum zweiten Quadranten (D-Übergang), zum ersten Quadranten (Q-Übergang) und zum vierten Quadranten (D-Übergang) sind. Das heißt, die Spreizcodes, die vom Spreizcode-Generator von 8 erzeugt werden, erzeugen den wiederholten Zustandsübergang zwischen QPSK und π/2-DPSK, wie es mit Bezugszeichen 317 von 9 gezeigt ist.
10 ist ein Zeitgabediagramm, das eine kanalisierte Datenausgabe aus einer Orthogonal-Spreizeinrichtung und die Ausgabe eines Spreizcode-Generators zeigt, der Q-D-Zustandsübergänge ausführt. In 10 repräsentiert Bezugszeichen 411 eine kanalisierte Datenausgabe aus einer Orthogonal-Spreizeinrichtung, die in einen komplexen Vervielfacher eingegeben wird, und Bezugszeichen 412 Spreizcodes, die aus einem Spreizcode-Generator ausgegeben werden. Unter Bezugnahme auf 10 wird ein Spreizcode, der einen QPSK-Zustandsübergang ausführt, vom Spreizcode-Generator zu dem Zeitpunkt, zu dem kanalisierte Daten in den komplexen Vervielfacher eingegeben werden, auf der Basis eines Zeitbezuges eingegeben.
11 ist ein Zeitgabediagramm, das die kanalisierte Datenausgabe aus einer Orthogonal-Spreizeinrichtung und die Ausgabe eines Spreizcode-Generators zeigt, der D-Q-Übergänge ausführt. In 11 kennzeichnet Bezugszeichen 421 kanalisierte Daten, die aus einer Orthogonal-Spreizeinrichtung ausgegeben werden, die in einen komplexen Vervielfacher eingegeben werden, und Bezugszeichen 422 Spreizcodes, die von einem Spreizcode-Generator ausgegeben werden. Unter Bezugnahme auf 11 wird ein Spreizcode, der einen π/2-DPSK-Zustandsübergang ausführt, vom Spreizcode-Generator zu einem Zeitpunkt, zu dem kanalisierte Daten in den komplexen Vervielfacher eingegeben werden, auf der Basis eines Zeitbezuges eingegeben.
Somit besteht die Möglichkeit, einen Spreizcode-Generator zum Erzeugen einer D-Q-Spreizsequenz von 11 unter Verwendung desselben Spreizcode-Generators zum Erzeugen von Q-D-Spreizsequenzen in 10 einzusetzen. Ein erstes Anwendungsverfahren besteht darin, die kanalisierten Daten um einen Chip auf der Basis des Zeitbezuges zu verzögern oder vorzuziehen.
12 ist ein Zeitgabediagramm für den Fall, bei dem die kanalisierten Daten um einen Chip auf der Basis eines Zeitbezuges in 10 vorgezogen werden. In 12 kennzeichnet Bezugszeichen 431 um einen Chip vorgezogene kanalisierte Daten, die von einer Orthogonal-Spreizeinrichtung ausgegeben werden und in einen komplexen Vervielfacher eingegeben werden, und Bezugszeichen 432 Spreizcodes, die von einem Spreizcode-Generator ausgegeben werden. Unter Bezugnahme auf 12 wird ein Spreizcode, der einen π/2-DPSK-Zustandsübergang ausführt, vom Spreizcode-Generator zu einem Zeitpunkt, zu dem die kanalisierten Daten in den komplexen Vervielfacher eingegeben werden, auf der Basis eines Zeitbezuges eingegeben, wodurch ein D-Q-Zustandsübergangs-Schema angewendet wird.
13 ist ein Zeitgabediagramm für den Fall, bei dem die kanalisierte Daten um einen Chip auf der Basis eines Zeitbezuges in 10 verzögert werden. In 13 kennzeichnet Bezugszeichen 441 um einen Chip verzögerte kanalisierte Daten, die von einer Orthogonal-Spreizeinrichtung ausgegeben werden und in einen komplexen Vervielfacher eingegeben werden, und Bezugszeichen 442 Spreizcodes, die von einem Spreizcodegenerator ausgegeben werden. Unter Bezugnahme auf 13 wird ein Spreizcode, der einen π/2-DPSK-Zustandsübergang ausführt, vom Spreizcode-Generator zu einem Zeitpunkt, zu dem die kanalisierten Daten in den komplexen Vervielfacher eingegeben werden, auf der Basis eines Zeitbezuges eingegeben, wodurch ein D-Q-Zustandsübergang angewendet wird.
Wie es der vorangegangenen Beschreibung zu entnehmen ist, besteht die Möglichkeit, einen D-Q-Zustandsübergang mit Hilfe eines Spreizcode-Generators, der den Q-D-Zustandsübergang ausführt, durch Vorziehen oder Verzögern der kanalisierten Daten um einen Chip anzuwenden.
Ein zweites Anwendungsverfahren besteht darin, einen D-Q-Zustandsübergang durch Vorziehen oder Verzögern einer Ausgabe des Q-D-Spreizcode-Generators um einen Chip anzuwenden. Es folgt eine Beschreibung, die ein Verfahren zum Verzögern des Ausgangssignals um einen Chip betrifft, das relativ einfach angewendet werden kann.
Unter Bezugnahme auf 14 vervielfacht eine Orthogonal-Spreizeinrichtung 511, der kanalcodierte Daten empfängt, die codierten Daten durch einen zugewiesenen Orthogonal-Code, um orthogonal gespreizte, kanalisierte Daten zu erzeugen. Hier wird ein Walsh-Code für den Orthogonal-Code verwendet. Ein Ein-Chip-Verzögerungsglied 515 verzögert die kanalisierten Daten um einen Chip. Ein Spreizcode-Generator 513 erzeugt Spreizcodes zum Spreizen der kanalisierten Daten. Hier kann der Spreizcode-Generator 513 eine Spreizsequenz erzeugen, die die D-Q-Phasenverschiebung wiederholt, und kann zudem eine Spreizsequenz erzeugen, die Q-D-ZCH-D wiederholt. Ein komplexer Vervielfacher 512 vervielfacht komplex die um einen Chip verzögerten kanalisierten Daten durch die Spreizcodes, um Spreiz-Sendesignale zu erzeugen. Hier können die PN-Codes für die Spreizcodes verwendet werden. Die PN-Codes haben eine Rate gleich der Chip-Rate und können einen Wert von +1 und –1 haben. Ein Tiefpassfilterungs- und Modulationsteil 514 führt eine Tiefpassfilterung der Spreizsignale aus, die vom komplexen Vervielfacher 512 ausgegeben werden, und moduliert anschließend die tiefpassgefilterten Signale zu HF-Signalen. Ein QPSK-Modulator kann als Modulator verwendet werden.
In 14 verzögert ein Ein-Chip-Verzögerungsglied 515 die kanalisierten Daten um einen Chip, um die um einen Chip verzögerten kanalisierten Daten dem komplexen Vervielfacher 512 bereitzustellen. Somit kann der Spreizcode-Generator 513 entweder den D-Q-Zustandsübergang oder den Q-D-ZCH-D-Zustandsübergang anwenden.
15 zeigt ein Schema zur Anwendung eines D-Q-Zustandsübergangs oder eines Q-D-ZCH-D-Zustandsübergangs unter Verwendung eines Ein-Chip- Verzögerungsgliedes gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
Unter Bezugnahme auf 15 vervielfacht eine Orthogonal-Spreizeinrichtung 511, der kanalcodierte Daten empfängt, die codierten Daten mit einem zugewiesenen Orthogonal-Code, um orthogonal gespreizte kanalisierte Daten zu erzeugen. Hier wird ein Walsh-Code für den Orthogonalcode verwendet. Ein Spreizcode-Generator 513 erzeugt Spreizcodes zum Spreizen der kanalisierten Daten. Ein Ein-Chip-Verzögerungsglied 516 verzögert die Spreizcodes, die vom Spreizcode-Generator 513 ausgegeben werden, um einen Chip. Ein komplexer Vervielfacher 512 vervielfacht komplex die kanalisierten Daten mit den um einen Chip verzögerten Spreizcodes, um Spreiz-Sendesignale zu erzeugen. Hier können die PN-Codes für die Spreizcodes verwendet werden. Die PN-Codes haben eine Rate gleich der Chip-Rate und können einen Wert von +1 und –1 haben. Bei der Ausführungsform wird davon ausgegangen, dass die PN-Codes einen Wert von +1 und –1 haben. Ein Tiefpassfilterungs- und Modulationsteil 514 führt eine Tiefpassfilterung der Spreizsignale aus, die aus dem komplexen Vervielfacher 512 ausgegeben werden, und moduliert anschließend die tiefpassgefilterten Signale zu HF-Signalen. Ein QPSK-Modulator kann als Modulator verwendet werden.
In 15 verzögert das Ein-Chip-Verzögerungsglied 516 die Ausgabe des Spreizcode-Generators 513 um ein Chip, um die um einen Chip verzögerten Spreizcodes dem komplexen Vervielfacher 512 zuzuführen. Somit ist es möglich, entweder ein D-Q-Zustandsübergangs-Schema oder ein Q-D-ZCH-D-Zustandsübergangs-Schema unter Verwendung eines Q-D-Spreizcode-Generators anzuwenden.
Alternativ besteht für den Spreizcode-Generator 513 ebenfalls die Möglichkeit, den D-Q-Zustandsübergang ohne Verwendung des Ein-Chip-Verzögerungsgliedes anzuwenden, das in 14 und 15 gezeigt ist. Dies kann durch Verzögern der Ausgabe des 2-Dezimators 812 im herkömmlichen Q-D-Spreizcode-Generator von 8 um einen Chip erfolgen.
16 zeigt einen D-Q-Spreizcode-Generator gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
Unter Bezugnahme auf 16 dezimiert ein 2-Dezimator 612 PN_i und verzögert ein Verzögerungsglied 615 die Ausgabe des 2-Dezimators 612 um einen Chip. Die Verzögerungszeit des Verzögerungsgliedes 615 kann auf eine weitere vorbestimmte Chipzeit anstelle eines einzigen Chips eingestellt werden. Ein Vervielfacher 613 vervielfacht den Orthogonal-Code OC₂ um die Ausgabe des Verzögerungsgliedes 615. Ein Vervielfacher 611 vervielfacht einen Orthogonal-Code OC₁, um PN_q, um einen Spreizcode C_i zu erzeugen, und ein Vervielfacher 614 vervielfacht die Ausgabe des Vervielfachers 613 um PN_q, um einen Spreizcode C_q zu erzeugen.
17 ist ein Zeitgabediagramm des QPSK-, π/2-DPSK-Spreizsequenz-Erzeugungsschemas von 16. In 17 wird davon ausgegangen, dass die Ausgangswerte der Orthogonalcodes OC₁ und OC₂ beide +1 sind. In 17 kennzeichnet Bezugszeichen 711 PN_i, Bezugszeichen 712 PN_i das von 2-Dezimator 612 ausgegeben wird, Bezugszeichen 713 das verzögerte PN_i, das vom Verzögerungsglied 615 ausgegeben wird, Bezugszeichen 714 die Ausgabe des Vervielfachers 613, der den Orthogonalcode OC₂, der von der Vezögerung ausgegeben wird, vervielfacht, Bezugszeichen 715 PN_q, Bezugszeichen 716 den Spreizcode C_i, der vom Vervielfacher 611 ausgegeben wird, der PN_q um den Orthogonalcode OC₁ vervielfacht, Bezugszeichen 717 den Spreizcode C_q, der vom Vervielfacher 614 ausgegeben wird, der PN_q mit der Ausgabe des Vervielfachers 613 vervielfacht, und Bezugszeichen 718 die Zustandsübergänge der Spreizcodes.
In 17 wird davon ausgegangen, dass die Ausgangswerte der Orthogonalcodes OC₁ und OC₂ beide +1 sind. Unter Bezugnahme auf 16 und 17 bilden die Ausgabe des Vervielfachers 611 und die Ausgabe des Vervielfachers 614 die Spreizcodes C_i bzw. C_q. Wie es mit dem Bezugszeichen 718 gezeigt ist, werden die Spreizcodes C_i und C_q, die von den Vervielfachern 611 und 614 ausgegeben werden, zu (+1,–1), (–1,–1), (–1,+1), (+1,+1), (+1,–1), (–1,–1), (+1,+1), (+1,–1), (–1,+1), (–1,–1), (+1,+1), (+1,–1), (+1,–1), (–1,–1), (+1,–1). Somit sind für den Fall von 16 die Zustandsübergänge der Spreizcodes (C_i, C_q) von einem Ausgangszustand zum vierten Quadranten (Q-Übergang), zum dritten Quadranten (D-Übergang), zum zweiten Quadranten (Q-Übergang), zum ersten Quadranten (D-Übergang), zum vierten Quadranten (Q-Übergang), zum dritten Quadranten (D-Übergang), zum ersten Quadranten (Q-Übergang), zum vierten Quadranten (D-Übergang), zum zweiten Quadranten (Q-Übergang), zum dritten Quadranten (D-Übergang), zum ersten Quadranten (Q-Übergang), zum vierten Quadranten (Q-Übergang), zum vierten Quadranten (D-Übergang), zum dritten Quadranten (Q-Übergang) und zum vierten Quadranten (D-Übergang). Es wird darauf hingewiesen, dass die Zustandsübergänge zwischen π/2-DPSK und QPSK auf der Basis des Zeitbezuges wechseln.
18 zeigt ein Schema zum wiederholten Ausführen eines QPSK- und π/2-DPSK-Zustandsübergangs durch Kombinieren von PN-Sequenzen ohne Verwendung von Othogonalcodes gemäß einer weiteren Ausführungsform der vorliegenden Erfindung. In 18 repräsentieren Signale A QPSK-Signale, die PN_i und PN_q sind, die ohne Phasenverschiebung ausgegeben werden, und D die π/2-DPSK-Signale.
Unter Bezugnahme auf 18 verzögert ein Verzögerungsglied einen vorherigen Spreizcode C_i und Verzögert ein Verzögerungsglied 821 einen vorherigen Spreizcode C_q. Ein Vervielfacher 815 vervielfacht einen PN_q Code mit "–1", um den PN_q Code umzukehren. Ein Vervielfacher 814 vervielfacht den vorherigen Spreizcode C_q, der vom Verzögerungsglied 821 ausgegeben wird mit der Ausgabe des Vervielfachers 815. Ein erster Selektor 812, der den PN_i-Code als ein erstes Signal A und die Ausgabe des Vervielfachers 814 als ein zweites Signal D empfängt, wählt eines der Eingangssignale A und D unter Steuerung einer Steuereinheit 831. Ein Vervielfacher 824 vervielfacht den vorherigen Spreizcode C_i, der vom Verzögerungsglied 811 ausgegeben wird, um den PN_q-Code. Ein zweiter Selektor 822, der den PN_g-Code als ein erstes Signal A und die Ausgabe des Vervielfachers 824 als ein zweites Signal D empfängt, wählt eines der Eingangssignale A und D unter Steuerung der Steuereinheit 831. Hier repräsentieren die ersten Signale A QPSK-Signale, die PN_i und PN_q sind, die ohne Phasenverschiebung ausgegeben werden, und die zweiten Signale D die π/2-DPSK-Signale.
Während des Betriebs steuert die Steuereinheit 831 den ersten und den zweiten Selektor 812 und 822, um nacheinander die Signale A und D in einer vorbestimmten Reihenfolge zu wählen. Es besteht zudem die Möglichkeit, unterschiedliche Spreizverfahren anzuwenden, die das geringere PAR haben, während die Beeinträchtigung des BER-Leistungsverhaltens minimiert wird, indem QPSK und π/2-DPSK kombiniert werden. Da bei der Ausführungsform in 18 das eingegebene PN_i und PN_q unverändert ausgegeben werden (d.h. ohne Phasenverschiebung), wird QPSK zuerst ausgeführt, um die Werte entsprechend einem des ersten bis vierten Quadranten (+1,+1), (–1,+1), (–1,–1), (+1,–1) auszugeben, worauf π/2-DPSK ausgeführt wird, um die vorherigen Ausgaben um die ±π/2-Phase zu verschieben. Dies kann duch aufeinander folgendes, wiederholtes Wählen der Signale A und D unter Verwendung der ersten und zweiten Selektoren 812 und 822 erfolgen. Die PN_i- und PN₀-Codes in 18 können gleich den herkömmlichen PN-Spreizcodes sein.
19 zeigt ein Schema zum Erzeugen von Spreizcodes durch Kombinieren von QPSK, π/2-DPSK und des Nulldurchgangs oder des Haltens gemäß einer Ausführungsform der vorliegenden Erfindung. In 19, repräsentieren die Signale A QPSK-Signale, die PN_i und PN_q sind, die ohne Phasenverschiebung ausgegeben werden, und die Signale B und D π/2-DPSK-Signale und Signale C ZCH-Signale.
Unter Bezugnahme auf 19 verzögert ein Verzögerungsglied einen vorherigen Spreizcode C_i und verzögert ein Verzögerungsglied 921 einen vorherigen Spreizcode C_q. Ein Vervielfacher 913 vervielfacht einen PN_i-Code um den vorherigen Spreizcode C_i, der vom Verzögerungsglied 911 ausgegeben wird. Ein Vervielfacher 915 vervielfacht einen PN_q Code um "–1", um den PN_q-Code umzukehren. Ein Vervielfacher 914 vervielfacht den vorherigen Spreizcode C_q, der vom Verzögerungsglied 921 ausgegeben wird, um die Ausgabe des Vervielfachers 915. Ein erster Selektor 912, der den PN_i-Code als ein erstes Signal, die Ausgabe des Vervielfachers 913 als ein drittes Signal C und die Ausgabe des Vervielfachers 914 als ein zweites und ein viertes Signal B und D empfängt, wählt eines der Eingangssignale A, B, C und D unter Steuerung einer Steuereinheit 931.
Ein Vervielfacher 923 vervielfacht den PN_i-Code um den vorherigen Spreizcode C_q, der vom Verzögerungsglied 921 ausgegeben wird. Ein Vervielfacher 924 vervielfacht den vorherigen Spreizcode C_i, der vom Verzögerungsglied 911 ausgegeben wird, um den PN_q-Code. Ein zweiter Selektor 922, der den PN_q Code als ein erstes Signal A, die Ausgabe des Vervielfachers 923 als ein drittes Signal C und die Ausgabe des Vervielfachers 924 als zweites und viertes Signal B und D empfängt, wählt eines der Eingangssignale A, B, C und D unter Steuerung der Steuereinheit 931. Hier repräsentieren die ersten Signale A QPSK-Signale, die PN_i und PN_q sind, die ohne Phasenverschiebung ausgegeben werden, das zweite und vierte Signal B und D π/2-DPSK-Signale und die dritten Signale C ZCH-Signale.
Während des Betriebs steuert die Steuereinheit den ersten und den zweiten Selektor 912 und 922, um nacheinander die Signale A, B, C und D in einer vorbestimmten Reihenfolge zu wählen. Es ist zudem möglich, unterschiedliche Spreizverfahren, die das geringere PAR haben, anzuwenden, während die Beeinträchtigung des BER-Leistungsverhaltens minimiert wird, indem QPSK, ZC, π/2-DPSK und HOLD (im folgenden mit "H" abgekürzt) kombiniert werden. Es kann beispielsweise ein erstes Spreizverfahren geben, das nacheinander QPSK-π/2-DPSK-ZCH-π/2-DPSK (im folgenden Q-D-Z-D genannt), ein zweites Spreizverfahren, das HOLD-π/2-DPSK, und ein drittes Spreizverfahren, das ZC-π/2-DPSK verwendet. Darüber hinaus besteht die Möglichkeit, ein Spreizverfahren zu verwenden, das durch die Kombination des obigen ersten, zweiten und dritten Spreizverfahren gegeben ist. Dieses Verfahren kann mit der folgenden Ausführungsform angewendet werden.
Es folgt nun eine Beschreibung, die einen Vorgang des Erzeugens von Spreizcodes gemäß Q-D-Z-D in 19 betrifft. Da bei diesem Verfahren die eingegebenen PN_i und PN_q unverändert ausgegeben werden (d.h. ohne Phasenverschiebung), wird QPSK zuerst ausgeführt, um die Werte entsprechend einem des ersten bis vierten Quadranten (+1,+1), (–1,+1), (–1,–1), (+1, –1) auszugeben; als nächstes wird π/2-DPSK ausgeführt, um die vorherigen Ausgaben um die ±π/2-Phase zu verschieben; anschließend wird ZCH ausgeführt, um entweder dieselben Werte wie die zuvor ausgegebenen Werte auszugeben, oder die Vorzeichen beide zuvor ausgegebener Werte zu ändern; schließlich wird ±π/2-DPSK ausgeführt. Dies kann erfolgen, indem nacheinander wiederholt die Signale A, B, C und B unter Verwendung des ersten und des zweiten Selektors 912 und 922 gewählt werden. Die PN_i- und PN_q Codes von 19 können gleich den herkömmlichen PN-Spreizcodes sein.
Darüber hinaus folgt eine Beschreibung, die einen weiteren Zustandsübergang betrifft, der in 19 erscheint. Zunächst kann QPSK-ZCH ausgeführt werden, indem zwischen den Signalen A und C mit Hilfe des ersten und des zweiten Selektors 912 und 922 gewechselt wird, und es kann ZCH-QPSK ausgeführt werden, indem zwischen den Signalen C und A mit Hilfe des ersten und des zweiten Selektors 912 und 922 gewechselt wird. Es wird hier davon ausgegangen, dass dieselben Spreizcodes erzeugt werden, wenn sich die Sequenzen des Ausgebens von Spreizcodes unterscheiden, wie bei QPSK-ZCH und ZCH-QPSK, d.h. wenn eine Ein-Chip-Zeitverzögerung auftritt. ZCH-π/2-DPSK (oder π/2-DPSK-ZCH) kann durch Wechseln zwischen den Signalen C und B (oder den Signalen B und C) unter Verwendung des ersten und zweiten Selektors 912 und 922 ausgeführt werden; QPSK-π/2-DPSK-ZCH-π/2-DPSK kann durch Wiederholen des Musters zum Auswählen der Signale A, B, C und D unter Verwdendung des ersten und des zweiten Selektors 912 und 922 ausgeführt werden; π/2-DPSK-QPSK-ZCH-π/2-DPSK kann durch Wiederholen des Musters zum Wählen der Signale A, B, C und D unter Verwendung des ersten und zweiten Selektors 912 und 922 ausgeführt werden; und QPSK-ZCH-QPSK-π/2-DPSK kann durch Wiederholen des Musters zum Wählen der Signale A, C, A und B unter Verwendung des ersten und zweiten Selektors 912 und 922 ausgeführt werden.
20A zeigt ein Schema zum Erzeugen von Spreizsequenzen gemäß Q-D-Z-D. Unter Bezugnahme auf 20A, führt ein 4-Dezimator 1011 eine 4-Dezimierung an einem PN₁-Code aus und führt ein 4-Dezimator 1021 eine 4-Dezimierung an einem PB₂-Code aus. Bei der Ausführungsform bedeutet "Dezimieren", dass die Symbole denselben Wert für eine vorbestimmte Chip-Dauer haben. Es folgt eine detaillierte Beschreibung, die die Ausgabe der Dezimatoren betrachtet.
20B zeigt eine Symboländerung hinsichtlich der Zeit im Bezug auf die Dezimierung. In 20B repräsentiert Bezugszeichen 1115 das Ergebnis der 4- Dezimierung, wenn PN₁ +1 im 4-Dezimator 1011 von 20A ist, und Bezugszeichen 1117 repräsentiert das Ergebnis der 4-Dezimierung, wenn PN₂ –1 im 4-Dezimator 1021 von 20A ist.
Ein Vervielfacher 1013 von 20A vervielfacht die Ausgabe eines Vervielfachers 1012 durch den PN₃-Code, um einen Spreizcode C_i auszugeben, und ein Vervielfacher 1023 vervielfacht die Ausgabe eines Vervielfachers 1022 durch PN₃, um einen Spreizcode C_q auszugeben. Im Bezug auf den Betrieb des Spreizcode-Erzeugungsschemas von 20A, werden die Codes PN₁ und PN₂ die erzeugt werden, wie es mit den Bezugszeichen 1111 und 1113 von 20B gezeigt ist, durch die Dezimatoren 1011 und 1021 dezimiert, wie es mit den Bezugszeichen 1115 und 1117 gezeigt ist, und anschließend mit den Orthogonalcodes OC₁ und OC₂ in den Vervielfachern 1012 und 1022 vervielfacht. Anschließend werden die Ausgaben der Vervielfacher 1012 und 1022 durch den PN₃-Code in den Vervielfachern 1013 und 1023 Vervielfacht, wodurch die fertigen Spreizcodes C_i und C_q ausgegeben werden. Sobald der PN₁- und PN₂-Code bestimmt sind, werden sie für 4 Chips beibehalten. Die PN₁- und PN₂-Codes, die von den Dezimatoren 1011 und 1021 ausgegeben werden, werden mit den entsprechenden Orthogonalcodes 1011 und 1021 OC₁ und OC₂ in den Vervielfachern 1012 bzw. 1022 vervielfacht. An diesem Punkt wird QPSK zum ersten Chipzeitpunkt ausgeführt. Wenn davon ausgegangen wird, dass eine Ausgabe beim vorherigen Chip im ersten Quadranten (+1,+1) existiert, wird eine Ausgabe zum zweiten Chip-Zeitpunkt im zweiten Quadranten (–1,+1) oder im vierten Quadranten (+1,–1) auftreten, die π/2-DPSK entspricht. Eine Ausgabe am dritten Chipzeitpunkt tritt im zweiten Quadranten (–1+1) oder im vierten Quadranten (+1,–1) durch die Orthogonalcodes und den PN₃-Code auf und entspricht ZCH. Am vierten Chip-Zeitpunkt tritt eine Ausgabe im ersten Quadranten (+1,+1) oder im dritten Quadranten (–1,–1) auf, die π/2-DPSK entspricht.
21 zeigt ein weiteres Schema zum Erzeugen von Spreizcodes gemäß Q-D-Z-D.
Unter Bezugnahme auf 21A vervielfacht ein Vervielfacher 1211 einen PN-Code durch einen Orthogonalcode OC₁, und ein Vervielfacher 1221 vervielfacht den PN₁-Code durch einen Orthogonalcode OC₂. Ein Seriell-/Parallel-(S/P-) Wandler 1231 wandelt einen serielle PN_q-Code in parallele Daten um. Ein 2-Dezimator 1241 dezimiert den PN_q Code, der aus dem S/P-Wandler 1231 ausgegeben wird, um ungeradzahlige PN_q Codewerte auszugeben, und ein 2-Dezimator 1251 dezimiert den PN_q-Code, der aus dem S/P-Wandler 1231 ausgegeben wird, um ungeradzahlige PN_q-Codewerte auszugeben.
Es folgt nun eine detaillierte Beschreibung, die die Ausgabe des S/P-Wandlers 1231 und die Ausgaben der 2-Dezimatoren 1241 und 1251 betrifft, im Bezug auf 21B, die eine Symboländerung hinsichtlich der Zeit darstellt. Im Bezug auf die Ausgaben der 2-Dezimatoren 1241 und 1251 werden die ungeradzahligen PN_q Codewerte geändert, wie es mit dem Bezugszeichen 1314 von 21B gezeigt, und werden die geradzahligen PN_q-Codewerte geändert, wie es mit Bezugszeichen 1315 von 21B gezeigt ist. Ein Vervielfacher 1212 von 21A vervielfacht die Ausgabe des Dezimators 1241 durch die Ausgabe des Vervielfachers 1211, um einen Spreizcode C_i zu erzeugen, und ein Vervielfacher 1222 vervielfacht die Ausgabe des Dezimators 1251 durch die Ausgabe des Vervielfachers 1221, um einen Spreizcode C_q zu erzeugen. Wenngleich das Schema von 20A drei PN-Codes verwendet, kann das Schema von 21A dieselbe Funktion unter Verwendung lediglich zweier PN-Codes ausführen.
Unter Bezugnahme auf 21A und 21B wird der PN_i-Code mit den Orthogonalcodes OC1 und OC2 in den Vervielfachern 1211 bzw. 1221 vervielfacht. Daneben wird der PN_q Code nach dem Durchlauf des S/P-Wandlers 1231 und der 2-Dezimatoren 1241 und 1251 mit den Ausgaben der Vervielfacher 1211 und 1221 in den Vervielfachern 1212 und 1222 multipliziert, um als Spreizcodes C_i und C_q ausgegeben zu werden. Der Spreizcode-Generator von 21A verwendet den PN_q-Code für die PN_i- und PN₂-Codes von 20A und verwendet den PN_i-Code für den PN₃-Code von 20A.
22 ist ein Flussdiagramm, das ein Verfahren zeigt, das den Anstieg des PAR nicht nur dann zeigt, wenn ein Spreizcode einen Nulldurchgang (ZC) durchläuft, sondern auch, wenn der Spreizcode denselben Wert beibehält (d.h. HOLD). Um in 22 den Nulldurchgang und das Halten des Spreizcodes PN_i und PN_q bei Auf treten eines ZCH zu verhindern, wird die Phase der Spreizcodes um +π/2 oder (–π/2) verschoben und andernfalls PN_i und PN_q unverändert ausgegeben. Dieses Verfahren ist ein hybrides Verfahren von π/2-DPSK und QPSK und kann ZC sowie HOLD ausschließen.
Unter Bezugnahme auf 22 werden Codewerte in Schritt 1411 eingegeben und P1₁- sowie PN_Q-Werte mit vorherigen C_i- und C_q-Werten in Schritt 1412 verglichen. Wenn C_i#PN_i und C_q#PN_q ist, schreitet der Vorgang zu Schritt 1413 fort, bei dem eine Phase der Spreizcodes um +π/2 verschoben wird. Wenn jedoch einer der Werte PM_i und PN_q gleich den vorherigen Werten C_i und C_q ist, schreitet der Vorgang zu Schritt 1415 fort. Wenn C_i=PN_i und C_q PN_q in Schritt 1415 ist, schreitet der Vorgang zu Schritt 1414 fort, bei dem eine Phase des Spreizcodes um –π/2 verschoben wird. Wenn jedoch einer der Werte PN_i und PN_q nicht gleich den entsprechenden vorherigen Werten C_i und C_q ist, schreitet der Vorgang zu Schritt 1416 fort, bei dem der Wert PN_i unverändert als C_i ausgegeben wird und der Wert PN_Q unverändert als C_q ausgegeben wird.
Wie es oben erläutert wurde, erzeugt das neuartige Spreizsequenz-Erzeugungsschema eine Spreizsequenz, die wiederholte Zustandsübergang zwischen π/2-DPSK und QPSK ausführt, um dadurch PAR zu verringern.
Wenngleich die vorliegende Erfindung unter Bezugnahme auf eine bestimmte Ausführungsform derselben beschrieben wurde, wird der Fachmann verstehen, dass unterschiedliche Änderungern in Form und Detail an ihr vorgenommen werden können, ohne vom Geltungsbereich der Erfindung abzuweichen, wie er in den beigefügten Ansprüchen definiert ist.

Claims

Spreizspektrum-Vorrichtung für ein CDMA-Kommunikationssystem, die umfasst: einen PN-Sequenz-Generator zum Generieren von PN_i- und PN_q-Sequenzen; einen Orthogonalcode-Generator zum Generieren erster und zweiter Orthogonalcodes, wobei der Orthogonaicode-Generator DPSK-Zustandsübergänge in Intervallen von wenigstens zwei Chips durchführt; und einen Spreizcode-Generator (211, 212), der Spreizcodes C_i und C_q generiert, indem er die PN_i- und PN_q-Sequenzen mit den ersten und den zweiten Orthogonalcodes so mischt, dass eine aktuelle Phase der Spreizcodes C_i und C_q abwechselnd QPSK- und DPSK-Zustandsübergänge in Bezug auf eine vorhergehende Phase der Spreizcodes C_i und C_q durchläuft.
Spreizspektrum-Vorrichtung nach Anspruch 1, wobei der Spreizcode-Generator umfasst: einen ersten Vervielfacher (221), der die PN_q-Sequenz mit einem ersten Orthogonalcode mischt, um einen zweiten Spreizcode C_i zu generieren, wobei der erste Orthogonalcode eine Zwei-Chip-Sequenz ist, die aus +1, +1 besteht; einen Dezimator (222) zum 2-Dezimieren der PN_i-Sequenz; einen zweiten Vervielfacher (223) zum Mischen der 2-dezimierten PN_i mit einem zweiten Orthogonalcode auf Basis einer Chip-Einheit, wobei der zweite Orthogonalcode eine Zwei-Chip-Sequenz ist, die aus +1, –1 besteht; und einen dritten Vervielfacher (224) zum Mischen eines Ausgangs des zweiten Vervielfachers mit der PN_q-Sequenz auf Basis einer Chip-Einheit, um einen zweiten Spreizcode C_q zu generieren.
Spreizspektrum-Vorrichtung nach Anspruch 2, die des Weiteren ein Ein-Chip-Verzögerungsglied umfasst, das zwischen den Dezimator und den zweiten Vervielfacher geschaltet ist.
Spreizspektrum-Vorrichtung nach Anspruch 3, wobei der Spreizcode-Generator so eingerichtet ist, dass er die Spreizcodes so generiert, dass, wenn die vorhergehenden Spreizcodes C_i und C_q einen QPSK-Zustandsübergang durchlaufen haben, die Spreizcodes C_i und C_q einen DPSK-Zustandsübergang durchlaufen, und wenn die vorhergehenden Spreizcodes C_i und C_q einen DPSK-Zustandsübergang durchlaufen haben, die aktuellen Spreizcodes C_i und C_q einen QPSK-Zustandsübergang durchlaufen.
Spreizspektrum-Vorrichtung nach Anspruch 4, wobei der QPSK-Zustandsübergang aus ±π/2-, Nulldurchgang- und Haltezuständen ausgewählt wird und der DPSK-Zustandsübergang ein ±π/2-Phasenverschiebungs-Zustand ist.
Spreizspektrum-Vorrichtung für ein CDMA-Kommunikationssystem, die umfasst: einen PN-Sequenz-Generator zum Generieren von PN_i- und PN_q-Sequenzen; und einen Spreizcode-Generator (811–831), der Spreizcodes C_i und C_q generiert, indem er die PN_i- und PN_q-Sequenzen mit vorhergehenden Spreizcodes C_i und C_q so mischt, dass eine aktuelle Phase der Spreizcodes C_i und C_q abwechselnd QPSK- und DPSK-Zustandsübergänge in Bezug auf eine vorhergehende Phase der Spreizcodes C_i und C_q durchläuft.
Spreizspektrum-Vorrichtung nach Anspruch 6, wobei der Spreizcode-Generator umfasst: ein erstes Verzögerungsglied (811) zum Verzögern des Spreizcodes C_i um einen Chip; ein zweites Verzögerungsglied (821) zum Verzögern des Spreizcodes C_q um einen Chip; einen ersten Vervielfacher (814) zum Mischen des verzögerten Spreizcodes C_q mit der invertierten PN_q-Sequenz; einen zweiten Vervielfacher (824) zum Mischen des verzögerten Spreizcodes C_i mit der PN_q-Sequenz; einen ersten Selektor (812), der abwechselnd die PN_i-Sequenz und einen Ausgang des ersten Vervielfachers zum Ausgeben des Spreizcodes C_i auswählt; und einen zweiten Selektor (822), der abwechselnd die PN_q-Sequenz und einen Ausgang des zweiten Vervielfachers zum Ausgeben des Spreizcodes C_q auswählt.
Spreizspektrum-Vorrichtung nach Anspruch 7, wobei der Spreizcode-Generator so eingerichtet ist, dass er die Spreizcodes so generiert, dass, wenn die vorhergehenden Spreizcodes C_i und C_q QPSK-Zustandsübergänge durchlaufen haben, die Spreizcodes C_i und C_q einen DPSK-Zustandsübergang durchlaufen, und wenn die vorhergehenden Spreizcodes C_i und C_q einen DPSK-Zustandsübergang durchlaufen haben, die aktuellen Spreizcodes C_i und C_q einen QPSK-Zustandsübergang durchlaufen.
Spreizspektrum-Vorrichtung nach Anspruch 8, wobei der QPSK-Zustandsübergang aus ±π/2-, Nulldurchgang- und Haltezuständen ausgewählt wird und der DPSK-Zustandsübergang ein ±π/2-Phasenverschiebungs-Zustand ist.
Spreizspektrum-Vorrichtung nach Anspruch 1 oder 6, die des Weiteren umfasst: eine Orthogonal-Spreizeinrichtung zum orthogonalen Spreizen wenigstens eines Kanalsignals; und einen komplexen Vervielfacher zum Spreizen des wenigstens einen orthogonalen gespreizten Kanalsignals mit dem wenigstens einen Spreizcode.
Spreizspektrum-Vorrichtung nach Anspruch 10, wobei der Spreizcode-Generator umfasst: einen ersten Vervielfacher, der die PN_q-Codesequenz mit einem ersten Orthogonalcode auf Basis einer Chip-Einheit mischt, um den zweiten Spreizcode C_i zu generieren, wobei der erste Orthogonalcode eine Zwei-Chip-Sequenz ist, die aus +1, +1 besteht; einen Dezimator zum 2-Dezimieren der PN_i-Codesequenz; einen zweiten Vervielfacher, der die 2-dezimierte PN_i-Codesequenz mit einem zweiten Orthogonalcode auf Basis einer Chip-Einheit mischt, wobei der zweite Orthogonalcode eine 2-Chip-Sequenz ist, die aus +1, –1 besteht; und einen dritten Vervielfacher, der einen Ausgang des zweiten Vervielfachers mit der PN_q-Codesequenz auf Basis einer Chip-Einheit mischt, um den zweiten Spreizcode C_q zu generieren.
Spreizspektrum-Vorrichtung nach Anspruch 11, die des Weiteren ein Ein-Chip-Verzögerungsglied umfasst, das zwischen den Dezimator und den zweiten Vervielfacher geschaltet ist.
Spreizspektrum-Vorrichtung nach Anspruch 10, wobei der Spreizcode-Generator umfasst: ein erstes Verzögerungsglied zum Verzögern des zweiten Spreizcodes C_i um einen Chip; ein zweites Verzögerungsglied zum Verzögern des zweiten Spreizcodes C_q um einen Chip; einen ersten Vervielfacher zum Mischen des verzögerten zweiten Spreizcodes C_q mit einer invertierten PNq-Codesequenz; einen zweiten Vervielfacher zum Mischen des verzögerten zweiten Spreizcodes C_i mit der PN_q-Codesequenz; und einen ersten Selektor, der abwechselnd die PN_i-Codesequenz und einen Ausgang des ersten Vervielfachers zum Ausgeben des zweiten Spreizcodes C_i auswählt; und einen zweiten Selektor, der abwechselnd die PNq-Codesequenz und einen Ausgang des zweiten Vervielfachers zum Ausgeben des zweiten Spreizcodes C_q auswählt.
Spreizspektrum-Vorrichtung nach Anspruch 10, die des Weiteren umfasst: eine Orthogonal-Spreizeinrichtung zum orthogonalen Spreizen wenigstens eines Kanalsignals; und ein Verzögerungsglied, das den wenigstens einen zweiten Spreizcode um einen Chip verzögert und so das verzögerte wenigstens eine orthogonal gespreizte Kanalsignal als einen Eingang des komplexen Vervielfachers bereitstellt.
Spreizspektrum-Vorrichtung nach Anspruch 10, die des Weiteren umfasst: eine Orthogonal-Spreizeinrichtung zum orthogonalen Spreizen wenigstens eines Kanalsignals; und ein Verzögerungsglied, das das wenigstens eine orthogonal gespreizte Signal um einen Chip verzögert, und so das verzögerte wenigstens eine orthogonal gespreizte Kanalsignal als einen Eingang des komplexen Vervielfachers bereitstellt.
Spreizspektrum-Verfahren für ein CDMA-Kommunikationssystem, das die folgenden Schritte umfasst: Generieren erster und zweiter Orthogonalcodes, um DPSK-Zustandsübergänge mit PN_i- und PN_q-Sequenzen in Intervallen von wenigstens zwei Chips zu durchlaufen; und Generieren von Spreizcodes C_i und C_q durch Mischen der PN_i- und PN_q-Codesequenzen mit den ersten und zweiten Orthogonalcodes, so dass eine aktuelle Phase der Spreizcodes C_i und C_q abwechselnd QPSK- und DPSK-Zustandsübergänge in Bezug auf eine vorhergehende Phase von Spreizcodes C_i und C_q durchläuft.
Spreizspektrum-Verfahren nach Anspruch 16, wobei der Schritt des Generierens von Spreizcodes die folgenden Schritte umfasst: Mischen der PNq-Codesequenz mit einem ersten Orthogonalcode, um einen zweiten Spreizcode C_i zu generieren, wobei der erste Orthogonalcode eine Zwei-Chip-Sequenz ist, die aus +1, +1 besteht; und 2-Dezimieren der PN_i-Codesequenz, Mischen der 2-dezimierten PN_i mit einem zweiten Orthogonalcode auf Basis einer Chip-Einheit, wobei der zweite Orthogonalcode eine 2-Chip-Sequenz ist, die aus +1, –1 besteht, und Mischen der gemischten Sequenz mit der PN_q-Codesequenz auf Basis einer Chip-Einheit, um einen zweiten Spreizcode C_q zu generieren.
Spreizspektrum-Verfahren für ein CDMA-Kommunikationssystem, das die folgenden Schritte umfasst: Generieren von PN_i- und PN_q-Codesequenzen; und Generieren von Spreizcodes C_i und C_q durch Mischen der PN_i- und PN_q-Codesequenzen mit vorhergehenden Spreizcodes C_i und C_q, so dass eine aktuelle Phase der Spreizcodes C_i und C_q abwechselnd QPSK- und DPSK-Zustandsübergänge in Bezug auf eine vorhergehende Phase der Spreizcodes C_i und C_q durchläuft.
Spreizspektrum-Verfahren nach Anspruch 18, wobei der Schritt des Generierens von Spreizcodes die folgenden Schritte umfasst: Verzögern sowohl des Spreizcodes C_i als auch des Spreizcodes C_q um einen Chip; Mischen des verzögerten zweiten Spreizcodes C_q mit einer invertierten PN_q-Codesequenz, um ein erstes gemischtes Signal zu generieren, und Mischen des verzögerten zweiten Spreizcodes C_i mit der PN_q-Codesequenz, um ein zweites gemischtes Signal zu generieren; und abwechselndes Auswählen der PN_i-Codesequenz und des ersten gemischten Signals zum Ausgeben des zweiten Spreizcodes C_i, und abwechselndes Auswählen der PN_q-Sequenz und des zweiten gemischten Signals zum Ausgeben des zweiten Spreizcodes C_q.
Spreizspektrum-Verfahren nach Anspruch 16 oder 18, das des Weiteren den folgenden Schritt umfasst: Spreizen eines orthogonal gespreizten Kanalsignals mit den Spreizcodes C_i und
Spreizspektrum-Verfahren nach Anspruch 20, das den folgenden Schritt umfasst: orthogonales Spreizen wenigstens eines Kanalsignals; und Verzögern des wenigstens einen zweiten Spreizcodes um einen Chip, um so den verzögerten wenigstens einen zweiten Spreizcode zum Spreizen mit dem wenigstens einen orthogonal gespreizten Kanalsignal bereitzustellen.
Spreizspektrum-Verfahren nach Anspruch 20, das die folgenden Schritte umfasst: orthogonales Spreizen wenigstens eines Kanalsignals; und Verzögern des wenigstens einen orthogonal gespreizte Kanalsignals um einen Chip, um so das verzögerte wenigstens eine orthogonal gespreizte Kanalsignal zum Spreizen mit dem wenigstens einen zweiten Spreizcode bereitzustellen.