DE69827204T2

DE69827204T2 - Schutzvorrichtung für elektrische Last und Versorgungseinrichtung mit einer solchen Vorrichtung

Info

Publication number: DE69827204T2
Application number: DE69827204T
Authority: DE
Inventors: Benoit Giffard
Original assignee: Commissariat a lEnergie Atomique CEA
Current assignee: Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date: 1997-08-01
Filing date: 1998-07-30
Publication date: 2005-12-15
Anticipated expiration: 2018-07-31
Also published as: FR2766984A1; JPH1197623A; US6061219A; FR2766984B1; EP0895331B1; EP0895331A1; DE69827204D1

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft eine Schutzvorrichtung einer elektrischen Last und eine Versorgungsschaltung mit einer solchen Vorrichtung.
Die erfindungsgemäße Vorrichtung kann für einen breiten Bereich elektrischer Lasten verwendet werden. Jedoch ist ein bevorzugtes Anwendungsgebiet das des elektrischen Schutzes der elektrischen und elektronischen Karten und Bauteile.
Insbesondere eignet sich die erfindungsgemäße Vorrichtung für den Schutz einer elektrischen Last gegen eine unerwünschte Überspannung oder Unterspannung in einer Versorgungsspannung in dieser Last.
Stand der Technik
Unter den bekannten Vorrichtungen zum Schutz einer Last unterscheidet man üblicherweise die mit der elektrischen Last seriengeschalteten Vorrichtungen und die mit der elektrischen Last parallelgeschalteten Vorrichtungen.
Eine mit der elektrischen Last parallelgeschaltete Vorrichtung ist im Allgemeinen zu konzipiert, dass sie die Spannung an ihren Anschlüssen begrenzt oder annulliert, wenn diese Spannung einen vorher festgelegten Wert erreicht. Als Beispiel für eine solche Vorrichtung kann man die Transil-Dioden und die Trisil-Thyristoren (Schutzmarken) der Firma SGS THOMSON ELECTRONIQUES nennen.
Eine in einer Schaltung mit einer zu schützenden elektrischen Last seriengeschaltete Schutzvorrichtung ist im Allgemeinen so konzipiert, dass sie den in der Schaltung fließenden Strom begrenzt oder annulliert, wenn dieser Strom einen vorher festgelegten Wert erreicht. Als Beispiel für eine solche Vorrichtung kann man die elektromechanischen Schaltautomaten nennen, mit denen die Schalttafeln des öffentlichen Stromversorgungsnetzes ausgerüstet sind, oder einen wie in dem Dokument EP 0780952 beschriebenen Schaltautomat.
Darstellung der Erfindung
Die Aufgabe der Erfindung besteht darin, einen Schutzvorrichtung einer elektrischen Last vorzuschlagen, die in miniaturisierter Form realisiert werden kann und eventuell als IC in einem Halbleitersubstrat.
Eine weitere Aufgabe ist es, die Herstellungskosten dieser Vorrichtung besonders niedrig zu halten.
Außerdem soll eine Vorrichtung vorgeschlagen werden, die fähig ist, große Überspannungen in Bezug auf eine vorher festgelegte Unterbrechungs- bzw. Einsatzspannung (tension de coupure) auszuhalten.
Um diese Aufgaben zu erfüllen, hat die Erfindung eine Schutzvorrichtung für eine elektrische Last mit einem Leitungszweig, der einen Eingangsanschluss mit einem Ausgangsanschluss verbindet, wobei der Leitungszweig seriengeschaltet umfasst:

– einen Kanal eines ersten Transistors des "normalerweise leitenden" Typs mit einem ersten Leitfähigkeitstyp, und
– einen Kanal eines zweiten Transistors des "normalerweise leitenden" Typs mit einem dem ersten entgegengesetzten zweiten Leitfähigkeittyp,

Unter elektrischer Last versteht man eine oder mehrere elektrische oder elektronische Vorrichtungen, die von einem elektrischen Strom durchflossen werden. Die elektrischen oder elektronischen Vorrichtungen können sowohl schwache Stromverbraucher umfassen, wie zum Beispiel elektronische Karten, als auch starke Stromverbraucher, wie etwa Elektromotoren.
Unter "normalerweise leitendendem Transistor" ("Normally-On") versteht man einen Transistor, der sich in einem Durchlasszustand (leitender Zustand) befindet, wenn die zwischen seinem Gate und seiner Source (V_gs) angelegte Spannung null ist, und er bleibt leitend, solange diese Spannung höher ist als die Schwellenspannung des Transistors (auch Schaltschwelle genannt).
Der erste und der dritte Transistor sind vorteilhafterweise Hochspannungstransistoren, das heißt fähig, Spannungen von zum Beispiel mehreren hundert Volt auszuhalten. Entsprechend einer speziellen Wahl können der erste und der dritte Transistor vom Typ IGBT (Insulated Gate Bipolar Transistor) sein, und der zweite Transistor kann zum Beispiel vom MOS-Typ sein.
Vorzugsweise werden der erste, zweite und dritte Transistor so gewählt, dass sie jeweils eine erste, zweite und dritte Schaltschwelle aufweisen, derart, dass der dritte Transistor in einem Durchlassbetriebszustand bleibt, während ein Strom den ersten und den zweiten Transistor durchquert.
Bei dieser Realisierungsart wird die Unterbrechung des die Vorrichtung durchfließenden Stroms durch die Sperrung des ersten oder des zweiten Transistors gesteuert.
Die Schaltschwelle des dritten Transistors wird so gewählt, dass er gesperrt ist, wenn die Spannung (V_DD) zwischen dem Eingangs- und Ausgangsanschluss niedriger als eine Spannung ist, die das Gate des zweiten Transistors beschädigen würde.
Das Gate des zweiten Transistors hält also die Spannung nicht aus, die zwischen dem Eingangs- und dem Ausgangsanschluss anliegt, wenn diese zu hoch ist für das Gate des zweiten Transistors.
Dank dieser Charakteristik ist das Gate des zweiten Transistors geschützt und die Vorrichtung ist fähig, sehr hohe Spannungen auszuhalten.
Nach einem anderen Aspekt der Erfindung kann die Vorrichtung außerdem eine Zenerdiode mit Sperrvorspannung umfassen, die das Gate des zweiten Transistors mit dem Ausgangsanschluss verbindet.
Die Zenerdiode ermöglicht, zu vermeiden, dass die Gatespannung des zweiten Transistors – die schwebend ist, wenn der dritte Transistor gesperrt ist –, zu hohe Werte annimmt. Die Zenerdiode ermöglicht nämlich das Abfließen eines eventuellen Fehl- bzw. Rest- bzw. Leckstrom des dritten Transistors.
Weitere Merkmale und Vorteile der Erfindung gehen besser aus der nachfolgenden Beschreibung mit Bezug auf die Figuren der beigefügten Zeichnungen hervor. Diese Beschreibung ist rein erläuternd und nicht einschränkend. Insbesondere sind die bei der anschließend beschriebenen Realisierung verwendeten Transistoren vom MOS-Typ, aber selbstverständlich können andere Transistorentypen verwendet werden, zum Beispiel Transistoren des Bipolar- oder MOS-Bipolar-Typs (zum Beispiel IGBT).
Kurzbeschreibung der Figuren
Die 1 ist ein elektronischer Schaltplan, der eine spezielle Realisierung der erfindungsgemäßen Schutzvorrichtung darstellt.
Die 2 ist eine Strom-Spannungs-Kennkurve der Vorrichtung der 1.
Die 3 ist ein Schaltplan einer Versorgungsschaltung einer Last, mit der Schutzvorrichtung der 1.
Detaillierte Beschreibung einer speziellen Realisierung der Erfindung
Die Bezugszeichen 1 und 2 der 1 bezeichnen jeweils den Eingangs- und den Ausgangsanschluss einer erfindungsgemäßen Vorrichtung. In der nachfolgenden Beschreibung wird unterstellt, dass der Eingangsanschluss 1 ein positiver Anschluss ist, verbunden mit einem positiven Potential V_DD, und der Ausgangsanschluss 2 ein Masseanschluss ist, verbunden mit einem Massepotential, das arbiträr auf 0 Volt festgelegt ist.
Ein Leitungszweig 4 umfasst, ausgehend von dem Eingangsanschluss, den Kanal eines ersten Feldeffekt-Transistors 10 und den Kanal eines zweiten Feldeffekt-Transistors 20.
Der erste Feldeffekt-Transistor 10 ist ein MOS-Transistor mit N-Kanal, das heißt ein NMOS-Transistor, der eine negative Schwellenspannung V_T10 hat. Der zweite Feldeffekt-Transistor 20 ist ein PMOS-Transistor, der eine positive Schwellenspannung V_T20 hat.
Bekanntlich ist ein NMOS-Transistor leitend, wenn seine Gatespannung V_gs höher ist als seine Schwellenspannung, und ein PMOS-Transistor ist leitend, wenn seine Gatespannung niedriger ist als seine Schwellenspannung.
Der erste und der zweite Transistor 10, 20 sind "normalerweise leitende" Transistoren und sind folglich im leitenden Zustand oder Durchlasszustand, wenn die zwischen Gate und Source gemessene Spannung null ist.
Zur besseren Lesbarkeit der Figuren bezeichnen die Bezugszeichen 10s, 20s, 10d, 20d, und 10g, 20g jeweils die Sourcen, Drains und Gates des ersten und zweiten Transistors.
Ein dritter Transistor 30, ebenfalls vom NMOS-Typ, normalerweise leitend, mit der Schwellenspannung V_T30, verbindet das Gate 20g des zweiten Transistors mit dem Eingangsanschluss 1. Das Gate 30g des dritten Transistors ist mit einem Knotenpunkt 6 verbunden, der sich zwischen dem ersten und dem zweiten Transistor befindet, und, noch genauer, zwischen den Sourcen 10s und 20s des ersten und zweiten Transistors. Source und Drain des dritten Transistors tragen jeweils die Bezugszeichen 30s und 30d.
Eine Zenerdiode 8 verbindet das Gate 20g des zweiten Transistors 20 mit dem Ausgangsanschluss 2.
Schließlich ist das Gate 10g des ersten Transistors direkt mit dem Ausgangsanschluss 2 verbunden.
Die obige Schaltung weist folgende Relationen auf:
V_g10 = 0
V_g30 = αV_DD
V_g20 = V_DD (wenn der dritte Transistor leitend ist),
V_s10 = αVDD
V_s30 = V_DD (wenn der dritte Transistor leitend ist),
V_s20 = αV_DD.
Bei diesen Relationen geben V_g und V_s jeweils die Gate- und Sourcespannung an, und die Indizes 10, 20, 30 beziehen sich auf den ersten, zweiten und dritten Transistor. Der Term α ist so, dass 0 ≤ α ≤ 1, und drückt den Zustand des Potentials des Knotens 6 aus, der sich zwischen dem ersten und dem zweiten Transistor befindet und konstruktionsbedingt zwischen 0 V (Anschluss 2) und V_DD (Anschluss 1) enthalten ist.
Wenn die an den Eingangsanschluss angelegte Spannung niedrig ist, das heißt als Absolutwert niedriger als die Schwellenspannungen V_T10, V_T20 und V_T30, sind der erste, der zweite und der dritte Transistor leitend. Zwischen dem Einganganschluss und dem Ausgangsanschluss fließt dann ein Strom, der auch eine eventuell mit der Vorrichtung verbundene Last durchquert. Der Strom durchquert die Kanäle des ersten und zweiten Transistors.
Wenn ein Stromstoss stark ist, nimmt die zwischen den Anschlüssen 1 und 2 gemessene Spannung V_DD zu.
Wenn die Spannung V_DD als Absolutwert ausreichend groß wird, werden der erste oder der zweite oder beide Transistoren gesperrt. Die Schwellen des ersten, zweiten und dritten Transistors werden nämlich vorzugsweise so gewählt, dass der dritte Transistor leitend bleibt, solange in dem den ersten und zweiten Transistor umfassenden Zweig 4 ein Strom fließt.
Bei der Sperrung des ersten oder des zweiten Transistors (oder beider Transistoren) bestätigt sich wenigstens eine der folgenden Bedingungen:

– V_gs10 = –αV_DD > V_T10 vorzugsweise, wenn α näher bei 1 ist;
– V_gs20 = V_DD(1 – α) > V_T10 vorzugsweise, wenn α näher bei 0 ist.

Die Sperrung wenigstens eines der beiden Transistoren 10 oder 20 führt in dem Zweig 4 zu einer Unterbrechung des Stroms, das heißt des die Vorrichtung durchfließenden Stroms.
Wenn kein Strom die Vorrichtung durchfließt, kann die Spannung V_DD zunehmen, bis zu sehr hohen Werten, die von der Konzeption der Vorrichtung und insbesondere der Wahl der Komponenten abhängen.
Eine an das Gate des zweiten Transistors angelegte hohe Spannung hätte die Wirkung, die Gateoxidschicht zu verändern, die das Gate von dem Kanal dieses Transistors trennt.
Die Schwellenspannung V_T30 des dritten Transistors wird also so gewählt, dass seine Sperrung bei einer an die Vorrichtung angelegten Spannung V_DD erfolgt, die höher ist als die Sperrspannung des ersten und zweiten Transistors, aber niedriger als eine Spannung V_DD, die das Gate des zweiten Transistors beschädigen würde. Wenn also der dritte Transistor gesperrt ist, wird die an die Vorrichtung angelegte Spannung V_DD auf seine Anschlüsse gelegt bzw. übertragen und das Gate des zweiten Transistors, schwebend geworden, ist geschützt. An den Anschlüssen der Vorrichtung kann dann eine höhere Spannung ausgehalten werden.
Die Zenerdiode 8 ist vorgesehen, um zu verhindern, dass die Schwebespannung des Gates des zweiten Transistors hohe Werte annimmt, indem in Richtung Ausgangsanschluss (Masse) ein eventueller Fehl- bzw. Rest- bzw. Leckstrom des dritten Transistors 30 abfließt.
Es folgt die Berechnung des Terms α, wenn die Spannung V_DD einen vorher festgelegten Grenzwert V_Ddlim erreicht.
Man berechnet α für V_DD = V_T20 – V_T10 = V_DDlim
Wenn der erste Transistor 10 gerade gesperrt ist, mit V_gs10 = V_T10, dann Vgs10 = Vg10 – Vs10 = 0 – αVDD = –α[VT20 – VT10] = VT10
Für den zweiten Transistor 20 bekommt man dann
(dies entspricht der Sperrung des zweiten Transistors 20).
Der erste und zweite Transistor sind also unter folgenden Bedingungen gesperrt:
und VDD = VDDlim = VT20 – VT10.
Festzustellen ist, dass der so ermittelte Wert von α stabil ist. Wenn nämlich α leicht zunimmt, bleibt der erste Transistor 10 gesperrt, während der zweite Transistor 20 leitend wird, was die Wirkung hat, dass α abnimmt. Wenn hingegen α leicht abnimmt, bleibt der zweite Transistor 20 gesperrt, während der erste Transistor leitend wird, was eine Erhöhung von α zur Folge hat.
Wenn schließlich V_DD den Wert V_DDlim erreicht, nimmt α den oben ermittelten stabilen Wert an.
Bei einer speziellen Anwendung wählt man die Schwellenspannungen des ersten und zweiten Transistors in Absolutwerten gleich und niedriger als die Absolutwert-Schwellenspannung des dritten Transistors.
Man wählt zum Beispiel:
V_T10 = –2,0 V,
V_T20 = +2,0 V
V_T30 = –2,0 V.
Die Werte von V_DDlim und α sind also jeweils V_DDlim = +4,0 V und α = 0,5 für V_DD = V_DDlim.
Für diesen Betriebpunkt bestätigt sich die folgende Relation: Vgs30 = αVDDlim – VDDlim = –2,0 V.
Die zwischen dem Gate und der Source des dritten Transistors gemessene Spannung V_gs30 ist also nicht niedriger seine Schwellenspannung.
Der dritte Transistor, der in dem beschriebenen Beispiel vom NMOS-Typ ist, bleibt also leitend, solange ein Strom den ersten und zweiten Transistor durchquert.
Die Durchlassspannung der Zenerdiode wird als Absolutwert höher gewählt als V_DDlim, also zum Beispiel mit 5 V.
Die 2 zeigt eine Strom-Spannungs-Kennkurve der entsprechend dem oben angegebenen Zahlenbeispiel realisierten Vorrichtung.
Der Strom ist in Ampere auf der Ordinatenachse aufgetragen und die Spannung in Volt auf der Abszissenachse.
Man sieht, dass die Vorrichtung bei niedrigen V_DD-Werten leitend ist. Der die Vorrichtung durchquerende Strom durchläuft ein Maximum und wird dann ab dem Wert V_DD = V_DDlim = V_T20 – V_T10 gesperrt.
Die 3 zeigt eine Versorgungsschaltung einer elektrischen Last mit einer wie oben beschriebenen Schutzvorrichtung.
Die Schutzvorrichtung ist global mit 100 bezeichnet. Die Bezugszeichen 110 und 112 bezeichnen jeweils eine Stromversorgungsquelle und eine zu schützende Last.
Der Eingangsanschluss 1 der Schutzvorrichtung 100 ist mit einem positiven Anschluss der Versorgungsquelle 110 verbunden. Der Ausgangsanschluss 2 ist mit der elektrischen Last 112 verbunden.
In der Schaltung sind die Schutzvorrichtung 100 und die Last 112 also seriengeschaltet zwischen den Anschlüssen der Energieversorgungsquelle.
Die erfindungsgemäße Vorrichtung kann mit einer reduzierten bzw. kleinen Anzahl diskreter Bauteile realisiert werden.
Jedoch ist es auch möglich, sie in integrierter Form in einem Substrat zu realisieren, zum Beispiel in einem Siliciumsubstrat.
Vorteilhafterweise kann die Schutzvorrichtung in demselben Substrat integriert werden wie eine elektronische Schaltung, welche die zu schützende Last bildet.

Claims

Schutzvorrichtung für eine elektrische Last mit einem Leitungszweig (4), der einen Eingangsanschluss (1) mit einem Ausgangsanschluss (2) verbindet, wobei der Leitungszweig in Reihe geschaltet umfasst: – einen Kanal eines ersten Transistors (10) des "normalerweise leitenden" Typs mit einem ersten Leitfähigkeitstyp, und – einen Kanal eines zweiten Transistors (20) des "normalerweise leitenden" Typs mit einem zweiten, dem ersten entgegengesetzten Leitfähigkeittyp, und bei der ein Gate (10g) des genannten ersten Transistors (10) mit dem Ausgangsanschluss (2) verbunden ist, und ein Gate (20g) des genannten zweiten Transistors (20) durch einen dritten Transistor (30) des "normalerweise leitenden" Typs des ersten Leitfähigkeitstyps mit dem Eingangsanschluss (1) verbunden ist, wobei der dritte Transistor ein Gate (30g) aufweist, das mit einem Knotenpunkt (6) verbunden ist, der sich zwischen den Kanälen des ersten und zweiten Transistors befindet.
Vorrichtung nach Anspruch 1, die außerdem eine Zener-Diode (8) mit Sperr-Vorspannung umfasst, die das Gate des zweiten Transistors (20) mit dem Ausgangsanschluss (2) verbindet.
Vorrichtung nach Anspruch 1, bei welcher der erste, zweite und dritte Transistor jeweils eine erste, zweite und dritte Schwellenspannung (V_T10, V_T20, V_T30) aufweist, die so gewählt wird, dass der dritte Transistor (30) in einem Durchlasszustand bleibt, solange ein Strom den ersten und den zweiten Transistor durchquert.
Vorrichtung nach Anspruch 3, bei welcher die Schwellenspannung des dritten Transistors so gewählt wird, dass der dritte Transistor gesperrt wird, wenn die zwischen dem Eingangs- und Ausgangsanschluss angelegte Spannung niedriger ist als eine Degradationsspannung des Gates des zweiten Transistors.
Vorrichtung nach Anspruch 3, bei welcher die Schwellenspannungen des ersten und zweiten Transistors (10, 20) bei entgegengesetzten Vorzeichen im Wesentlichen den gleichen Absolutwert haben und dabei einen niedrigeren Absolutwert als die Schwellenspannung des dritten Transistors (30) haben.
Vorrichtung nach Anspruch 1, bei welcher der erste und der dritte Transistor vom Typ "Hochspannungstransistoren" sind.
Vorrichtung nach Anspruch 1, bei welcher der erste und der dritte Transistor vom IGBT-Typ sind und der zweite Transistor vom MOS-Typ ist.
Vorrichtung nach Anspruch 1, bei welcher der erste, zweite und dritte Transistor MOS-Transistoren sind.
Vorrichtung nach Anspruch 1, bei welcher der Eingangsanschluss ein positiver Anschluss ist, bei welcher der erste und der dritte Transistor Transistoren des N-Typs sind, und bei welcher der zweite Transistor vom P-Typ ist.
Vorrichtung nach Anspruch 1, realisiert in Form einer integrierten Schaltung.
Versorgungsschaltung einer elektrischen Last, eine elektrische Last (112) umfassend, in Reihe geschaltet mit einer Schutzvorrichtung (100), dadurch gekennzeichnet, dass die Schutzvorrichtung (100) einem der vorangehenden Ansprüche entspricht.