DE69823450T2 - Vorrichtung mit einer Oxidschicht auf GaN und Verfahren zur Herstellung - Google Patents

Vorrichtung mit einer Oxidschicht auf GaN und Verfahren zur Herstellung Download PDF

Info

Publication number
DE69823450T2
DE69823450T2 DE69823450T DE69823450T DE69823450T2 DE 69823450 T2 DE69823450 T2 DE 69823450T2 DE 69823450 T DE69823450 T DE 69823450T DE 69823450 T DE69823450 T DE 69823450T DE 69823450 T2 DE69823450 T2 DE 69823450T2
Authority
DE
Germany
Prior art keywords
oxide
gan
oxide layer
layer
article
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69823450T
Other languages
English (en)
Other versions
DE69823450D1 (de
Inventor
William Scott Summit Hobson
Minghwei Watchung Hong
James Robert Bethlehem Lothian
Joseph Petrus Summit Mannaerts
Fan Warren Ren
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Application granted granted Critical
Publication of DE69823450D1 publication Critical patent/DE69823450D1/de
Publication of DE69823450T2 publication Critical patent/DE69823450T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

  • Gebiet der Erfindung
  • Diese Erfindung betrifft Gegenstände, die eine Metall-Oxid-Halbleiter-Struktur (MOS-Struktur) umfassen, und Verfahren zur Herstellung der Gegenstände.
  • Hintergrund
  • Die heutige Leistungselektronik basiert auf Silicium. Obgleich die momentane Si-Technologie die momentanen Anforderungen erfüllen kann, sind die über das Jahr 2000 hinaus erwarteten Anforderungen für die Hochleistungselektronik so hart, dass es unwahrscheinlich scheint, dass sie durch eine Si-gestützte Technologie erfüllt werden können. Zu den Anforderungen zählen die thermische Stabilität, die Geschwindigkeit (Mobilität und Sättigungsgeschwindigkeit) und ein hohes Durchschlagfeld.
  • Angesichts der erwarteten Unfähigkeit der Si-gestützten Leistungselektronik (z. B. Dioden, Thyristoren, Gateabschalt-Thyristoren, MOSFETs), die zukünftigen Anforderungen zu erfüllen, werden mögliche alternative Technologien betrachtet, wobei Halbleiter mit breitem Bandabstand vielversprechend erscheinen. Ein Vergleich der physikalischen Eigenschaften und der Verfügbarkeit der wichtigsten Anwärter unter den Halbleitern legt nahe, dass SiC (Siliciumcarbid) und GaN (Galliumnitrid) unter anderem wegen ihrer ausgezeichneten Durchschlag- und Transporteigenschaften die am meisten erwünschten Halbleiter mit hohem Bandabstand für die Leistungselektronik sind.
  • Bevor Leistungsvorrichtungen in einer SiC-gestützten oder GaN-gestützten Technologie implementiert werden können, müssen viele Verarbeitungsprobleme gelöst werden. Bedeutend unter diesen Problemen ist das Wachstum einer Oxidlage auf dem Halbleiter, so dass die anspruchsvollen Grenzflächenanforderungen erfüllt sind.
  • Das Wachstum eines Oxids hoher Qualität auf SiC ist nachgewiesen worden. Siehe beispielsweise S. Ryu u. a. IEEE Electron Device Letters, Bd. 18(5), S. 194, Mai 1997. Allerdings ist es bisher unmöglich, das Aufwachen eines Oxids hoher Qualität auf GaN zu bewirken. Somit es sehr wünschenswert, dass eine Technik verfügbar ist, die das Aufwachsen dieses Oxids auf GaN bewirkt. Diese Anmeldung offenbart eine solche Technik sowie einen Gegenstand, der eine Lage mit diesem Oxid auf GaN umfasst.
  • Glossar und Definitionen
  • Mit einem Oxid "hoher Qualität" auf einer Halbleiterfläche ist hier ein Oxid gemeint, das die Modulation der Halbleiteroberflächenladung durch Änderung der Diodenspannung, d. h. der Spannung über die MOS-Struktur, ermöglicht.
  • Ein "Ga-Gd-Oxid" (oder "Gd-Ga-Oxid") ist hier ein Mischoxid, das Ga, Gd und Sauerstoff enthält, wobei die Menge des Sauerstoffs nicht notwendig die stöchiometrische Menge ist, die einem Gemisch von Ga2O3 und Gd2O3 entspricht. Tatsächlich gibt es Anzeichen dafür, dass die Menge des Sauerstoffs typischerweise unter der stöchiometrischen liegt.
  • Mit einer "im Wesentlichen atomar reinen" Fläche ist hier eine Fläche gemeint, die weniger als 1% einer Einzellage (vorzugsweise weniger als 0,1%) Störstellenatomabdeckung aufweist. Der Grad der Störstellenatomabdeckung kann mit einer bekannten Technik (XPS) gemessen werden. Siehe beispielsweise P. Pianetta u. a., Phys. Rev. Letters, Bd. 35(20), S. 1356 (1975). Die Bedingung ist typischerweise erfüllt, wenn die Bedingungen so sind, dass
    Figure 00020001
    höchstens 100 Langmuir beträgt, wobei p(t) der Störstellenpartialdruck, tc die Zeit des Abschlusses der Störstellenentfernung von der GaN-Fläche und tm die Zeit der Fertigstellung der ersten Einzellage des Ga-Gd-Oxids auf der GaN-Fläche ist. Ein "Langmuir" ist ein herkömmliches Maß für die Flächenexposition, d. h. 1,33 × 10–4 Pa-Sekunden (1 × 10–6 Torrsekunden).
  • Eine Fläche ist hier "im Wesentlichen atomar geordnet", falls eine Flächenrekonstruktion beobachtet wird. Mittel zum Beobachten einer Flächenrekonstruktion sind herkömmlich.
  • Zusammenfassung der Erfindung
  • Die Erfindung ist in einem Gegenstand, der eine Halbleitervorrichtung umfasst, z. B. in einer Diode, in einem Thyristor oder in einem MOS-Feldeffekttransistor (MOSFET), ausgeführt. Die Halbleitervorrichtung umfasst eine Oxidlage auf einer Hauptfläche eines Halbleiterkörpers. Typischerweise umfasst die Vorrichtung außerdem eine Metalllage auf der Oxidlage.
  • Es ist wesentlich, dass der Halbleiterkörper ein GaN-Körper (typischerweise ein GaN-Einkristallkörper) ist und dass die Oxidlage eine Ga-Gd-Oxidlage hoher Qualität umfasst.
  • Außerdem ist die Erfindung in einem Verfahren zum Herstellen eines Gegenstands ausgeführt, der eine Halbleitervorrichtung umfasst, die eine Oxidlage auf einer Hauptfläche eines Halbleiterkörpers aufweist. Es ist wesentlich, dass der Halbleiterkörper ein GaN-Körper ist und dass das Verfahren das Bilden einer Oxidlage auf einer Hauptfläche des GaN-Körpers dadurch, dass die Hauptfläche einem verdampfenden Stoff von einer Ga5Gd3O12-Verdampfungsquelle ausgesetzt wird, umfasst, so dass ein Ga-Gd-Oxid hoher Qualität ausgebildet wird. Dies erfordert typischerweise eine Verarbeitung der GaN-Fläche, so dass wenigstens der wichtige Abschnitt der Fläche im Wesentlichen atomar rein und im Wesentlichen atomar geordnet ist, wobei die atomare Reinheit wenigstens aufrechterhalten wird, bis auf der GaN-Fläche die erste Einzellage von Ga-Gd-Oxid ausgebildet wird.
  • Kurzbeschreibung der Zeichnung
  • 1 zeigt schematisch eine MOS-Struktur gemäß der Erfindung;
  • 2 und 3 zeigen elektrische Daten für eine beispielhafte MOS-Struktur gemäß der Erfindung;
  • 4 zeigt schematisch eine beispielhafte Vorrichtung gemäß der Erfindung, d. h. einen GaN-gestützten MOSFET; und
  • 5 und 6 zeigen die Oxidzusammensetzung für zwei verschiedene Substrattemperaturen.
  • Ausführliche Beschreibung
  • Die Erfinder haben festgestellt, dass ein Verfahren, das ähnlich einem kürzlich bekannt gewordenen Verfahren, das das Aufwachsen eines Oxids mit Vorrichtungsqualität auf GaAs bewirkt, verwendet werden kann, um das Aufwachsen eines Oxids hoher Qualität auf GaN zu bewirken. Angesichts der wesentlichen Unterschiede hinsichtlich der chemischen und physikalischen Eigenschaften zwischen GaAs und GaN wird diese Feststellung als unerwartet angesehen. Beispielsweise besitzt das Erstere ein kovalente Bindung und weist eine kubische Symmetrie auf, während das Letztere eine Ionenbindung besitzt und eine hexagonale Symmetrie aufweist. Siehe z. B. S. Kurtin u. a., Physical Review Letters, Bd. 22(26), S. 1433 (1969).
  • Hinsichtlich des Verfahrens, das das Aufwachsen eines Oxids auf GaAs bewirkt, siehe beispielsweise die US-Patente 5.550.089 und 5.451.548 sowie die US-Patentanmeldungen lfd. Nr. 08/408.678, 08/741.010 und 08/804.782.
  • Wichtige Merkmale des Verfahrens gemäß der Erfindung sind:
    • a) Vorsehen des GaN-Körpers;
    • b) Vorbereiten der Hauptfläche, so dass wenigstens ein wichtiger Abschnitt der Fläche im Wesentlichen atomar rein und im Wesentlichen atomar geordnet ist; und
    • c) Bilden der Oxidlage durch einen Prozess, der das Aussetzen des wichtigen atomar reinen und atomar geordneten Abschnitts einem verdampfenden Stoff von einer Ga5Gd3O12-Verdampfungsquelle umfasst, so dass eine erste Einzellage des Oxids gebildet wird, bevor eine 1%ige Flächenabdeckung mit Störstellenatomen erreicht ist, wobei das Aufwachsen der Ga-Gd-Oxidlage fortgesetzt wird, bis die gewünschte Dicke erreicht ist.
  • Der GaN-Körper ist allgemein ein Einkristallkörper mit einer Hauptfläche, die typischerweise eine (0001)-Orientierung besitzt oder (im Bereich von etwa 5°) nahe bei der (0001)-Orientierung liegt. Obgleich der GaN-Körper ein getrennter Körper (z. B. ein Wafer) sein kann, ist der GaN-Körper in vielen Fällen eine Einkristalllage auf einem Einkristallsubstrat (z. B. auf einem Al2O3-Substrat). Diese Kombinationen sind kommerziell verfügbar und dem Fachmann auf dem Gebiet bekannt.
  • Ein wichtiges Merkmal des Verfahrens gemäß der Erfindung ist die Vorbereitung der Hauptfläche des GaN-Körpers, so dass wenigstens ein wichtiger Abschnitt der Fläche im Wesentlichen atomar rein und im Wesentlichen atomar geordnet ist. Dies kann durch eine geeignete Technik (z. B. durch Spalten in UHV, beispielhaft bei 1,33 × 10–6 Pa) erreicht werden. Eine bevorzugte Technik umfasst das Erwärmen des GaN-Körpers in UHV während einer Zeitdauer, die ausreichend ist, so dass sie zu einer im Wesentlichen vollständigen Desorption des ursprünglichen Oxids und weiterer Störstellen von der Fläche führt und zur Flächenrekonstruktion führt. Es ist wünschenswert, dass der Zustand der Fläche, z. B. mittels Reflexions-Hochenergie-Elektronenbeugung, in situ beobachtet wird. Die Temperatur des GaN-Körpers liegt typischerweise im Bereich von 530°C–630°C, beispielhaft bei 580°C, und die Zeit bei dieser Temperatur typischerweise im Bereich von 1 Minute bis 1 Stunde, beispielhaft bei 5 Minuten. Der Druck in der Desorptionskammer beträgt typischerweise 1,33 × 10–6 Pa (10–8 Torr) oder weniger, beispielhaft 1,33 × 10–8 Pa (10–10 Torr).
  • Ein weiteres wichtiges Merkmal des Verfahrens gemäß der Erfindung ist die In-situ-Ablagerung (d. h. die Ablagerung, ohne der umgebenden Atmosphäre auszusetzen) der Oxidlage auf der im Wesentlichen atomar reinen und geordneten GaN-Fläche. Die Ablagerung kann in der gleichen Unterdruckkammer wie die Störstellendesorption ausgeführt werden.
  • Ein nochmals weiteres wichtiges Merkmal des Verfahrens gemäß der Erfindung ist die Wahl der Ablagerungstechnik und des Ablagerungsmaterials. Trotz Bemühungen zur Verwendung anderer Materialien wurden bisher die besten Ergebnisse durch die E-Strahl-Ablagerung eines Gallium-Gadolinium-Granat-Einkristalls (GGG-Einkristalls; Ga5Gd3O12-Einkristalls) erhalten. Allerdings ist nicht auszuschließen, dass später eine andere akzeptable Ablagerungstechnik und/oder ein anderes akzeptables Ablagerungsmaterial entdeckt werden. Angesichts der Anforderung einer im Wesentlichen atomar reinen GaN-Fläche ist offensichtlich, dass diese Technik mit dem UHV verträglich sein muss. Außerdem muss das Ablagerungsmaterial mit der Anforderung verträglich sein, dass sich bei tm höchstens eine 1%ige Störstellenabdeckung angesammelt hat. Dies legt die Notwendigkeit eines Ablagerungsmaterials nahe, das beim Erwärmen und Schmelzen keine wesentlichen Störstellenmengen freisetzt. Ein GGG-Einkristall ist ein solches Material, wie es polykristallines GGG und möglicherweise andere dichte Materialien, die Ga-Oxid freisetzen, sein können.
  • Wie in der obenerwähnten '782-er Patentanmeldung ausführlich beschrieben worden ist, hängt die Zusammensetzung des abgeschiedenen Ga-Gd-Oxidfilms von der Substrattemperatur ab. Siehe die 5 und 6 hierin, die zeigen, dass das Ga : Gd-Verhältnis stark von der Temperatur abhängt. Die Substrattemperatur während der Oxidablagerung liegt typischerweise im Bereich von 20°C–650°C, wobei der Bereich von 400–600°C momentan bevorzugt wird.
  • Nach Abschluss der Oxidablagerung (Dicke beispielhaft im Bereich von 10–100 nm) wird, beispielhaft durch eine Schattenmaske, allgemein auf dem Oxid ein Kontaktmaterial abgelagert. Dies ist herkömmlich und erfordert keine ausführliche Darstellung. Beispielhaft ist das Kontaktmetall in der Reihenfolge von dem Oxid Pt/Ti/Pt/Au.
  • An beispielhaften MOS-Strukturen gemäß der Erfindung wurden herkömmliche elektrische Messungen ausgeführt. Die Messungen haben den Nachweis erbracht, dass die MOS-Strukturen gemäß der Erfindung die Grundanforderungen für eine MOS-Vorrichtung, d. h. niedriger Leckstrom sowohl unter Vorspannung in der Durchlassrichtung als unter Vorspannung in der Sperrrichtung und ausgezeichnete Ladungsmodulation, erfüllten.
  • 1 zeigt schematisch eine beispielhafte MOS-Struktur 10 gemäß der Erfindung, wobei sich die Bezugszeichen 11–14 jeweils auf ein dielektrisches Substrat (z. B. Al2O3), auf eine GaN-Lage, auf die Ga-Gd-Oxidlage und auf die Metallkontaktlage beziehen. Die elektrischen Kontakte sind ebenfalls angegeben.
  • 2 zeigt die Kapazität in Abhängigkeit von der Spannung für eine beispielhafte MOS-Struktur auf einem n-GaN (Si-dotierten GaN). Die Figur zeigt die ausgezeichnete Ladungsmodulation von der Anreicherung (positiv) bis zur Verarmung (negativ) in Reaktion auf die Spannungsänderung bei verschiedenen Frequenzen. Im Unterschied zu typischen SiO2/Si-MOS-Strukturen wurde, möglicherweise als eine Folge der Ionenbindung des GaN, die zu einer sehr langen Trägerlaufzeit führen kann, keine Invasion beobachtet. Siehe beispielsweise Kurtin u. a., op. cit.
  • 3 zeigt den Strom in Abhängigkeit von der Spannung für die MOS-Struktur aus 2. Im Gegensatz zu Schottky-Kontakten, die bei etwa 0,7 V eingeschaltet werden, zeigt die Figur sowohl unter Vorspannung in der Durchlass- als auch in der Sperrrichtung bis zu etwa ±4 Volt einen sehr niedrigen Leckstrom.
  • Die obenbeschriebene MOS-Struktur ist selbst als spannungsgesteuerter Kondensator nützlich, besitzt aber eine größere Nützlichkeit in aktiven, GaN-gestützten elektronischen Vorrichtungen wie etwa in GaN-gestützten MOSFETs, die die wesentlichen Elemente für eine GaN-gestützte CMOS-Technologie sind. Die Verwendung der MOS-Struktur gemäß der Erfindung in GaN-gestützten aktiven Vorrichtungen ist beabsichtigt. Eine beispielhafte solche Vorrichtung ist schematisch in 4 gezeigt, in der sich die Bezugszeichen 40–45 jeweils auf ein Al2O3-Substrat, auf den p-(z. B. mit 2 × 17 cm–3 Mg dotierten)GaN-Körper, auf die n-(z. B. Si-implantierten)Source- und Drain-Gebiete und auf die ohmschen (z. B. Ti-Al/WSi/Au-) Drain- und Sourcekontakte beziehen. Das Bezugszeichen 46 bezieht sich auf das Ga-Gd-Oxid (Gateoxid), das Bezugszeichen 47 auf den Metall-(z. B. Pt/Ti/Pt/Au-)Gatekontakt und das Bezugszeichen 48 auf das Feldoxid (beispielhaft ebenfalls Ga-Gd-Oxid). Das Bezugszeichen 49 bezieht sich auf Isolationsimplantationsgebiete (beispielsweise implantierten Sauerstoff).
  • Beispiel
  • Eine MOS-Struktur gemäß der Erfindung wurde wie folgt vorbereitet. Es wurde ein (0001)-orientiertes Saphirsubstrat mit einem Durchmesser von 2 Zoll mit einem (0001)-orientierten 3-μm-GaN-Einkristall darauf vorbereitet. Der Saphir/GaN-Körper wurde von einem kommerziellen Lieferer erhalten. Das Aufwachsen des GaN wurde durch MOCVD unter Verwendung von Triethylgallium und -ammonium bewirkt. Zur Dotierung des n-GaN mit etwa 1017 cm–3 Si wurde Disilan verwendet.
  • Der Saphir/GaN-Körper wurde mit Indium auf einem Molybdänblock angebracht. Eine kleine Menge In wurde außerdem auf dem GaN angeordnet, um einen ohmschen Kontakt für das GaN zu schaffen. Der Mo-Block mit dem Saphir/GaN-Körper darauf wurde in einer Kammer eines MBE-Systems angeordnet und 5 Minuten in UHV auf 580°C erwärmt, um die ursprünglichen Oxide zu desorbieren. Zur Überwachung der Probenfläche wurde die Reflexions-Hoch energie-Elektronenbeugung (RHEED) verwendet, die angab, dass die Fläche im Wesentlichen atomar rein und atomar geordnet war. Die Kammer war mit einer mittels E-Strahl erwärmten Bedampfungsvorrichtung ausgestattet, die mit einer Menge eines GGG-Einkristalls (Gallium-Gadolinium-Granat-Einkristalls; Ga5Gd3O12-Einkristalls) beschickt wurde.
  • Nach der Oxiddesorption wurde die Probe auf 535°C gehalten und die GaN-Fläche der Probe einem verdampfenden Stoff von einer Verdampfungseinrichtung ausgesetzt, so dass sich mit einer Rate von etwa 0,05 nm/s auf der Fläche eine 40 nm-GaGd-Oxidlage bildete. Die Erwärmung und die Oxidablagerung wurden unter Unterdruckbedingungen ausgeführt, so dass die GaN-Fläche zum Zeitpunkt der Fertigstellung der ersten Einzellage des Ga-Gd-Oxids im Wesentlichen atomar rein war (< 1% einer Einzellagen-Störstellenabdeckung).
  • Nach Abschluss der Oxidablagerung wurde auf der Oxidfläche mit einem E-Strahl-Ablagerungssystem unter Verwendung einer Schattenmaske eine gemusterte Metalllage (5 nm Pt/25 nm Ti/50 nm Pt/300 nm Au) abgeschieden. Damit wurde die Bildung einer MOS-Struktur abgeschlossen, worauf herkömmliche elektrische Messungen folgten. Beispielhafte Ergebnisse sind in den 2 und 3 gezeigt, die nachweisen, dass die MOS-Struktur gemäß der Erfindung ein Oxid hoher Qualität auf dem GaN aufwies und die Grundanforderungen für eine MOS-Vorrichtung erfüllte.

Claims (5)

  1. Gegenstand, der eine Metall-Oxid-Halbleiter-Vorrichtung (MOS-Vorrichtung) enthält, die auf einer Hauptfläche eines Halbleiterkörpers eine Oxidlage aufweist; dadurch gekennzeichnet, dass der Halbleiterkörper ein GaN-Einkristallkörper ist und die Oxidlage eine Ga-Gd-Oxidlage hoher Qualität ist, die so gewählt ist, dass die MOS-Vorrichtung bei einer angelegten Spannung einer ersten Polarität eine Ladungsverarmung zeigt und bei einer angelegten Spannung einer zweiten Polarität eine Ladungsanreicherung zeigt.
  2. Gegenstand nach Anspruch 1, bei dem die Hauptfläche eine Orientierung besitzt, die im Bereich von 5° der (0001)-Orientierung liegt.
  3. Gegenstand nach Anspruch 1, bei dem die MOS-Vorrichtung ein Feldeffekttransistor ist und die Ga-Gd-Oxidlage eine Gateoxidlage ist, die zwischen der Hauptfläche und einer Metallkontaktlage angeordnet ist.
  4. Gegenstand nach Anspruch 1, bei dem das Ga-Gd-Oxid ferner so gewählt ist, dass die Vorrichtung bei 20°C einen Kriechstrom von höchstens 0,1 nA zeigt, falls über die Ga-Gd-Oxidlage eine Spannung von ±4 V angelegt wird.
  5. Verfahren zum Herstellen eines Gegenstandes, der eine Metall-Oxid-Halbleiter-Vorrichtung (MOS-Vorrichtung) umfasst, die auf einer Hauptfläche eines Halbleiterkörpers eine Oxidlage aufweist; dadurch gekennzeichnet, dass a) ein Halbleiterkörper vorgesehen wird, der ein GaN-Einkristallkörper ist; b) die Hauptfläche des Halbleiterkörpers so vorbereitet wird, dass wenigstens ein wichtiger Abschnitt der Oberfläche im Wesentlichen atomar rein und im Wesentlichen atomar geordnet ist; und c) die Oxidlage auf der Hauptfläche des GaN-Körpers dadurch gebildet wird, dass die Hauptfläche einem verdampften Stoff von einer Ga5Gd3O12-Verdampfungsquelle ausgesetzt wird, so dass eine erste Einzellage des Oxids gebildet ist, bevor eine 1%ige Oberflächenabdeckung mit Störstellenatomen erreicht ist.
DE69823450T 1997-10-10 1998-09-29 Vorrichtung mit einer Oxidschicht auf GaN und Verfahren zur Herstellung Expired - Lifetime DE69823450T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/948,874 US5912498A (en) 1997-10-10 1997-10-10 Article comprising an oxide layer on GAN
US948874 1997-10-10

Publications (2)

Publication Number Publication Date
DE69823450D1 DE69823450D1 (de) 2004-06-03
DE69823450T2 true DE69823450T2 (de) 2005-04-07

Family

ID=25488342

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69823450T Expired - Lifetime DE69823450T2 (de) 1997-10-10 1998-09-29 Vorrichtung mit einer Oxidschicht auf GaN und Verfahren zur Herstellung

Country Status (6)

Country Link
US (1) US5912498A (de)
EP (1) EP0911882B1 (de)
JP (1) JP3023090B2 (de)
KR (1) KR100516252B1 (de)
DE (1) DE69823450T2 (de)
TW (1) TW460985B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008020793A1 (de) 2008-04-22 2009-11-05 Forschungsverbund Berlin E.V. Halbleiterbauelement, Vorprodukt und Verfahren zur Herstellung

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3457511B2 (ja) * 1997-07-30 2003-10-20 株式会社東芝 半導体装置及びその製造方法
US6936900B1 (en) * 2000-05-04 2005-08-30 Osemi, Inc. Integrated transistor devices
JP2003015156A (ja) * 2001-06-28 2003-01-15 Kyocera Corp 液晶表示装置及びこれを用いた液晶プロジェクタ装置
AU2003217189A1 (en) * 2002-01-22 2003-09-02 Massachusetts Institute Of Technology A method of fabrication for iii-v semiconductor surface passivation
US6989556B2 (en) * 2002-06-06 2006-01-24 Osemi, Inc. Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure
KR100703154B1 (ko) * 2002-06-07 2007-04-05 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 강자성 ⅳ족계 반도체，강자성 ⅲ-ⅴ족계 화합물 반도체또는 강자성 ⅱ-ⅵ족계 화합물 반도체와 그 강자성 특성의조정방법
US7187045B2 (en) * 2002-07-16 2007-03-06 Osemi, Inc. Junction field effect metal oxide compound semiconductor integrated transistor devices
US20070138506A1 (en) * 2003-11-17 2007-06-21 Braddock Walter D Nitride metal oxide semiconductor integrated transistor devices
WO2005061756A1 (en) * 2003-12-09 2005-07-07 Osemi, Inc. High temperature vacuum evaporation apparatus
JP2007335677A (ja) * 2006-06-15 2007-12-27 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いたノーマリオフ型電界効果トランジスタ及びその製造方法
WO2010014281A1 (en) * 2008-07-30 2010-02-04 Maxpower Semiconductor Inc. Semiconductor on insulator devices containing permanent charge
US20140339568A1 (en) * 2013-05-16 2014-11-20 Sumitomo Electric Industries, Ltd. Semiconductor device with substrate via hole and method to form the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS493899A (de) * 1972-05-04 1974-01-14
FR2514566A1 (fr) * 1982-02-02 1983-04-15 Bagratishvili Givi Dispositif emetteur de lumiere semi-conducteur a base de nitrure de gallium et procede de fabrication dudit dispositif
DE4323814A1 (de) * 1992-09-25 1994-03-31 Siemens Ag MIS-Feldeffekttransistor
US5550089A (en) * 1994-03-23 1996-08-27 Lucent Technologies Inc. Gallium oxide coatings for optoelectronic devices using electron beam evaporation of a high purity single crystal Gd3 Ga5 O12 source.
US5451548A (en) * 1994-03-23 1995-09-19 At&T Corp. Electron beam deposition of gallium oxide thin films using a single high purity crystal source
KR0164984B1 (ko) * 1995-12-04 1999-01-15 강박광 화학증착에 의해 알킬산디알킬알루미늄으로부터 산화알루미늄막을 형성하는 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008020793A1 (de) 2008-04-22 2009-11-05 Forschungsverbund Berlin E.V. Halbleiterbauelement, Vorprodukt und Verfahren zur Herstellung

Also Published As

Publication number Publication date
KR100516252B1 (ko) 2005-11-25
JPH11243088A (ja) 1999-09-07
EP0911882B1 (de) 2004-04-28
TW460985B (en) 2001-10-21
KR19990036983A (ko) 1999-05-25
DE69823450D1 (de) 2004-06-03
US5912498A (en) 1999-06-15
JP3023090B2 (ja) 2000-03-21
EP0911882A1 (de) 1999-04-28

Similar Documents

Publication Publication Date Title
DE69422229T2 (de) Verfahren zum Herstellen einer Halbleiterdünnschicht und Verfahren zur Herstellung einer Hall-Effekt-Anordnung
EP0711363B1 (de) Hochohmiges siliziumkarbid und verfahren zu dessen herstellung
EP1604390B1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE2538325C2 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE69823450T2 (de) Vorrichtung mit einer Oxidschicht auf GaN und Verfahren zur Herstellung
DE4226888C2 (de) Diamant-Feldeffekt-Transistor und Verfahren zu dessen Herstellung
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005018318B4 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE68919561T2 (de) Verfahren zur Oberflächenpassivierung eines zusammengesetzten Halbleiters.
DE10392313T5 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE112016005028T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE69414898T2 (de) Licht emittierende Vorrichtung und Verfahren zu ihrer Herstellung
DE112017007060T5 (de) Leistungshalbleitereinheit
DE102016124650B4 (de) Halbleiterwafer und verfahren
WO2002013275A1 (de) Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
DE3335189A1 (de) Verfahren zum herstellen einer heterostruktur
DE4009837A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE102016114896A1 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE2153862A1 (de) Verfahren zur Herstellung einer monokristallinen Halbleiter-Auf-Isolator (SOI)-Anordnung
DE19712796A1 (de) Epitaktischer SiC-Wafer, Verfahren zu seiner Herstellung und Halbleiter-Vorrichtung, die diesen verwendet
DE2430687C3 (de) Kaltemissionshalbleitervorrichtung
DE10034263B4 (de) Verfahren zur Herstellung eines Quasisubstrats
DE3124456A1 (de) Halbleiterbauelement sowie verfahren zu dessen herstellung
DE69827058T2 (de) Verbindungshalbleiter-Interfacestruktur und deren Herstellungsverfahren
DE10250915B4 (de) Verfahren zur Abscheidung eines Materials auf einem Substratwafer

Legal Events

Date Code Title Description
8364 No opposition during term of opposition