DE69737378T2 - Schutzschaltung - Google Patents

Schutzschaltung Download PDF

Info

Publication number
DE69737378T2
DE69737378T2 DE69737378T DE69737378T DE69737378T2 DE 69737378 T2 DE69737378 T2 DE 69737378T2 DE 69737378 T DE69737378 T DE 69737378T DE 69737378 T DE69737378 T DE 69737378T DE 69737378 T2 DE69737378 T2 DE 69737378T2
Authority
DE
Germany
Prior art keywords
nmos transistor
input terminal
protection circuit
electrically connected
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69737378T
Other languages
English (en)
Other versions
DE69737378D1 (de
Inventor
Tetsuro 7-12 Toranomon 1-chome Yanai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Application granted granted Critical
Publication of DE69737378D1 publication Critical patent/DE69737378D1/de
Publication of DE69737378T2 publication Critical patent/DE69737378T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Protection Of Static Devices (AREA)
  • Elimination Of Static Electricity (AREA)
  • Logic Circuits (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung:
  • Diese Erfindung betrifft eine integrierte Halbleiterschaltungsvorrichtung und insbesondere eine Schutzschaltung zum Bereitstellen eines Schutzes gegenüber Rauschen, wie beispielsweise einer statischen Elektrizität oder von ähnlichem, das an einen Eingangsanschluss oder einen Ausgangsanschluss einer integrierten Schaltungsvorrichtung angelegt ist.
  • Beschreibung des zugehörigen Standes der Technik:
  • Bei einer herkömmlichen Schutzschaltung zum Bereitstellen eines Schutzes gegenüber der Eingabe eines Rauschens, wie beispielsweise einer statischen Elektrizität oder von ähnlichem, ist der Sourceanschluss eines Schutz-N-Kanal-MOS-Transistors (der hierin nachfolgend lediglich als "NMOS-Transistor" abgekürzt wird) elektrisch mit einem Eingangsanschluss verbunden, ist sein Drainanschluss elektrisch mit einem Energieversorgungsanschluss verbunden und ist sein Gateanschluss elektrisch mit einem Erdungsanschluss verbunden. Die herkömmliche Schutzschaltung schützt eine innere Schaltung gegen das Rauschen unter Verwendung eines Durchbruchs im NMOS-Transistor. Beispielsweise ist eine solche Schutzschaltung in US-A-4,987,464 offenbart.
  • Wenn Rauschen einer positiven pulsförmigen Spannung (z.B. 1000 V) aufgrund der statischen Elektrizität oder von ähnlichem über einen externen Anschlussflecken an den Eingangsanschluss angelegt wird, bricht der Schutz-NMOS-Transistor durch. Somit fließt ein Strom von seinem Sourceanschluss, der elektrisch mit dem Eingangsanschluss verbunden ist, zu seinem Drainanschluss, der elektrisch mit dem Energieversorgungsanschluss verbunden ist. Das bedeutet, dass deshalb, weil das Rauschen vom Eingangsanschluss zum Energieversorgungsanschluss entladen wird, die innere Schaltung gegenüber dem Rauschen geschützt ist.
  • Andererseits wird dann, wenn ein Rauschen negativer Spannung (z.B. –1000 V) aufgrund der statischen Elektrizität oder von ähnlichem an den Eingangsanschluss angelegt wird, der Schutz-NMOS-Transistor EIN-geschaltet. Als Ergebnis wird ein Strom erzeugt und fließt von seinem Drainanschluss, der elektrisch mit dem Energieversorgungsanschluss des Schutz-NMOS-Transistors verbunden ist, zu seinem Sourceanschluss, der elektrisch mit dem Eingangsanschluss verbunden ist. Daher wird deshalb, weil das Rauschen im Wesentlichen vom Eingangsanschluss zum Energieversorgungsanschluss entladen wird, die innere Schaltung vor dem Rauschen geschützt.
  • Wenn eine negative Spannung, die den Schwellenwert des Schutz-NMOS-Transistors übersteigt, an den Eingangsanschluss bei der herkömmlichen Schutzschaltung angelegt wird, fließt ein Strom vom Energieversorgungsanschluss der entsprechenden integrierten Schaltungsvorrichtung zu ihrem Eingangsanschluss. Zu dieser Zeit wird die nahe Umgebung des Drainanschlusses des Schutz-NMOS-Transistors zu einem hohen elektrischen Feld gebracht. Heiße Elektronen, die aufgrund des hohen elektrischen Felds erzeugt werden, werden eine Stoßionisierung verursachen, um dadurch zuzulassen, dass ein Substratstrom zwischen seinem Drainanschluss und einem Substrat fließt. Als Ergebnis wird das an das Substrat der integrierten Schaltungsvorrichtung angelegte Potential höher. Dies wird eine Interferenz mit einem stabilen Betrieb der integrierten Schaltungsvorrichtung verursachen. Daher sind Verbesserungen bezüglich dieses Punkts erwünscht gewesen.
  • Weiterhin sind herkömmliche Schutzschaltungen z.B. in den folgenden Dokumenten nach dem Stand der Technik offenbart: US-A-4,930,036; EP-A2-0 280 236 und WO-A-95/19657. Jedoch verwenden die in diesen Dokumenten beschriebenen Schutzschaltungen nicht den oben beschriebenen Durchbrucheffekt in den Schutz-Feldeffekttransistoren, die in den Schutzschaltungen umfasst sind.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Mit dem Vorangehenden im Blick, ist es eine Aufgabe der vorliegenden Erfindung, eine Schutzschaltung zur Verfügung zu stellen, die einen stabileren Betrieb einer integrierten Schaltungsvorrichtung erhalten kann.
  • Gemäß der vorliegenden Erfindung wird zum Erreichen der obigen Aufgabe eine Schutzschaltung zum Schützen einer inneren Schaltung zur Verfügung gestellt, wobei die Schutzschaltung einen Anschlussflecken als Eingangsanschluss auf weist, der mit der inneren Schaltung verbunden ist. Die Schutzschaltung weist weiterhin einen ersten Feldeffekttransistor mit einer ersten Elektrode, die elektrisch an eine erste Potentialquelle angeschlossen ist, einer zweiten Elektrode, die elektrisch an den Anschlussflecken angeschlossen ist, und einem Gate, das elektrisch an einen Knoten angeschlossen ist; ein Element, wie vorzugsweise eine Diode oder einen dritten Feldeffekttransistor, das zwischen dem Knoten und dem Anschlussflecken zum Ausbilden eines Strompfads angeschlossen ist, der sich von dem Knoten zu dem Anschlussflecken erstreckt, wenn ein negatives Potential an den Anschlussflecken angelegt wird, das niedriger als eine vorbestimmte Spannung ist; und eine Widerstandseinrichtung, wie vorzugsweise einen Widerstand oder einen vierten Feldeffekttransistor, die zwischen dem Knoten und einer zweiten Potentialquelle angeschlossen ist, auf.
  • Bei bevorzugten Ausführungsbeispielen der vorliegenden Erfindung weist die Schutzschaltung weiterhin einen zweiten Feldeffekttransistor mit einer ersten Elektrode, die elektrisch an den Anschlussflecken angeschlossen ist, einer zweiten Elektrode, die elektrisch an die zweite Potentialquelle angeschlossen ist, und einem Gate, das elektrisch an die zweite Potentialquelle oder den Knoten angeschlossen ist, auf.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Während die Beschreibung mit Ansprüchen schließt, die den Gegenstand besonders herausstellen und unterscheidend beanspruchen, der als die Erfindung angesehen wird, wird geglaubt, dass die Erfindung, ihre Aufgaben und Vorteile aus der folgenden Beschreibung, genommen in Zusammenhang mit den beigefügten Zeichnungen, besser verstanden werden, wobei:
  • 1 ein Schaltungsdiagramm ist, das ein erstes Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • 2 ein Schaltungsdiagramm ist, das ein zweites Ausführungsbeispiel der vorliegenden Erfindung darstellt;
  • 3 ein Schaltungsdiagramm ist, das ein viertes Ausführungsbeispiel der vorliegenden Erfindung zeigt; und
  • 4 ein Schaltungsdiagramm ist, das ein fünftes Ausführungsbeispiel der vorliegenden Erfindung zeigt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Hierin nachfolgend werden bevorzugte Ausführungsbeispiele der vorliegenden Erfindung detailliert unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden.
  • 1 ist ein Schaltungsdiagramm, das ein erstes Ausführungsbeispiel der vorliegenden Erfindung zeigt. Wie es in 1 gezeigt ist, ist der Sourceanschluss eines ersten NMOS-Transistors 5 elektrisch an einen Eingangsanschluss 3 angeschlossen, wohingegen sein Drainanschluss elektrisch an einen Energieversorgungsanschluss 1 als erstes Potentialquelle angeschlossen ist. Dem Energieversorgungsanschluss 1 wird ein Energieversorgungspotential von 5 V zugeführt. Der Sourceanschluss eines zweiten NMOS-Transistors 6 ist elektrisch an einen Erdungsanschluss 2 als zweite Potentialquelle angeschlossen, wohingegen sein Drainanschluss elektrisch an den Eingangsanschluss 3 angeschlossen ist. Dem Erdungsanschluss 2 wird ein Potential von 0 V zugeführt. Weiterhin ist der Eingangsanschluss 3 elektrisch an einen nicht dargestellten externen Anschlussflecken angeschlossen. Diese NMOS-Transistoren 5 und 6 dienen als Schutz-NMOS-Transistoren zum Schützen einer inneren Schaltung 4 vor Rauschen, wie beispielsweise einer statischen Elektrizität oder von ähnlichem. Der Gateanschluss des ersten NMOS-Transistors 5 ist elektrisch an einen Knoten 8 angeschlossen. Eine Diode 7 (als erstes Beispiel eines Elements) ist zwischen dem Knoten 8 und dem Eingangsanschluss 3 vorgesehen. Weiterhin ist ein Widerstand 9 (als erstes Beispiel einer Widerstandseinrichtung) zwischen dem Knoten 8 und dem Erdungsanschluss 2 vorgesehen.
  • Wenn während des normalen Betriebs ein Signal hohen Pegels (z.B. 5 V) zum Eingangsanschluss 3 der vorliegenden Schaltung eingegeben wird, brechen die NMOS-Transistoren 5 und 6 nicht durch. Demgemäß wird das Signal hohen Pegels wie es zur inneren Schaltung 4 ist transferiert. Andererseits werden dann, wenn dem Eingangsanschluss 3 ein Signal niedrigen Pegels (z.B. 0 v) zugeführt wird, die NMOS-Transistoren 5 und 6 nicht EIN-geschaltet. Demgemäß wird das Signal niedrigen Pegels auch wie es ist zur inneren Schaltung 4 transferiert.
  • Somit tragen dann, wenn das an den Eingangsanschluss 3 angelegte Signal etwa 0 bis 5 V zum Aktivieren der inneren Schaltung 4 ist, die Schutztransistoren 5 und 6 nicht zum normalen Betrieb bei.
  • Wenn ein Rauschen einer pulsförmigen positiven Spannung (z.B. 1000 V) augrund der statischen Elektrizität oder von ähnlichem an den Eingangsanschluss 3 angelegt wird, führt die vorliegende Schaltung einen Schutzbetrieb durch. Das bedeutet, dass dann, wenn eine Spannung, die größer als die Spannung zum Bringen der NMOS-Transistoren 5 und 6 zum elektrischen Durchbruch ist, an den Eingangsanschluss 3 angelegt wird, die NMOS-Transistoren 5 und 6 durchbrechen, so dass ein Strom von ihren Sourceanschlüssen zu ihren Drainanschlüssen fließt. Daher fließen jeweils Ströme vom Eingangsanschluss 3 zum Energieversorgungsanschluss 1 und vom Eingangsanschluss 3 zum Erdungsanschluss 2. Das Rauschen positiver Spannung wird aufgrund der Ströme in den Energieversorgungsanschluss 1 und den Erdungsanschluss 2 entladen, so dass die innere Schaltung 4 davor geschützt wird.
  • Als Nächstes werden dann, wenn ein Rauschen negativer Spannung (z.B. –1000 V) an den Eingangsanschluss 3 der vorliegenden Schaltung angelegt wird, die NMOS-Transistoren 5 und 6 EIN-geschaltet. Zu dieser Zeit fließt ein Strom vom Energieversorgungsanschluss 1 über den ersten NMOS-Transistor 5 zum Eingangsanschluss 3, vom Erdungsanschluss 2 über den zweiten NMOS-Transistor 6 zum Eingangsanschluss 3 und vom Erdungsanschluss 2 über den Widerstand 9 und die Diode 7 zum Eingangsanschluss 3.
  • Da der Strom von jeweils dem Energieversorgungsanschluss und den Erdungsanschlüssen 2 zum Eingangsanschluss 3 fließt, wird das Rauschen im Wesentlichen in den Energieversorgungsanschluss 1 und die Erdungsanschlüsse 2 entladen. Als Ergebnis wird die innere Schaltung 4 gegenüber dem Rauschen geschützt.
  • Zu dieser Zeit wird der Strom, der vom Erdungsanschluss 2 zum Knoten 8 fließt, weniger reduziert oder durch den Widerstand 9 auf niedrig begrenzt. Da das an den Gateanschluss des ersten NMOS-Transistors 5 angelegte Potential identisch zum Potential am Knoten 8 ist, wird das an seinen Gateanschluss angelegte Potential aufgrund eines über dem Widerstand 9 entwickelten Spannungsabfalls erniedrigt. Der Strom, der zwischen dem Sourceanschluss und dem Drainanschluss des ersten NMOS-Transistors 5 fließt, wird aufgrund der geringeren Reduzierung bezüglich des Gatepotentials auch auf niedrig begrenzt. Demgemäß kann die Auswahl des geeigneten Werts des Widerstands 9 eine geringere Reduzierung bezüglich des Potentials des Gateanschlusses des ersten NMOS-Transistors 5 und eine Reduzierung bezüglich eines vom ersten NMOS-Transistor 5 aufgrund einer Stoßionisierung erzeugten Substratstroms zur Verfügung stellen. Es ist somit möglich, einen stabilen Betrieb einer integrierten Schaltungsvorrichtung zu erhalten.
  • 2 ist ein Schaltungsdiagramm, das eine integrierte Halbleiterschaltungsvorrichtung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Übrigens sind Teile, die denjenigen gemeinsam sind, die beim ersten Ausführungsbeispiel verwendet sind, durch dieselben Bezugszeichen identifiziert.
  • Das vorliegende Ausführungsbeispiel ist dadurch gekennzeichnet, dass ein dritter NMOS-Transistor 21 (als zweites Beispiel eines Elements) zwischen einem Knoten 8 und einem Eingangsanschluss 3 vorgesehen ist und der Gateanschluss des dritten NMOS-Transistors 21 elektrisch an den ersten Knoten 8 angeschlossen ist.
  • Der normale Betrieb der vorliegenden Schaltung und das Anlegen eines Rauschens einer positiven pulsförmigen Spannung (z.B. 1000 V) aufgrund einer statischen Elektrizität oder von ähnlichem an einen Eingangsanschluss 3 sind gleich dem ersten Ausführungsbeispiel.
  • Als Nächstes werden dann, wenn ein Rauschen negativer Spannung (z.B. –1000 V) aufgrund der statischen Elektrizität oder von ähnlichem an den Eingangsanschluss 3 der vorliegenden Schaltung angelegt wird, der erste und der zweite NMOS-Transistor 5 und 6 und der dritte NMOS-Transistor 21 EIN-geschaltet. Zu dieser Zeit fließt ein Strom von einem Energieversorgungsanschluss 1 über den ersten NMOS-Transistor 5 zum Eingangsanschluss 3. Weiterhin fließt ein Strom von einem Erdungsanschluss 2 über den zweiten NMOS-Transistor 6 zum Eingangsanschluss 3. Darüber hinaus fließt ein Strom von einem weiteren Erdungsanschluss 2 über einen Widerstand 9 und den dritten NMOS-Transistor 21 zum Eingangsanschluss 3.
  • Da der Strom von jeweils dem Energieversorgungsanschluss 1 und den Erdungsanschlüssen 2 zum Eingangsanschluss 3 fließt, wird das Rauschen negativer Spannung im Wesentlichen in den Energieversorgungsanschluss 1 und die Er dungsanschlüsse 2 entladen. Demgemäß wird eine innere Schaltung 4 vor dem Rauschen negativer Spannung geschützt.
  • Übrigens ist die Funktion eines Begrenzens des Potentials auf Niedrig, das beim obigen Betrieb an den Gateanschluss des NMOS-Transistors angelegt wird, gleich dem ersten Ausführungsbeispiel.
  • Die Diode 7 und der dritte NMOS-Transistor 21 müssen normalerweise in einem anderen Prozess als einem Prozess zum Herstellen eines IC hergestellt werden. Jedoch kann das Ersetzen der Diode durch den NMOS-Transistor 21 auf die oben beschriebene Weise einen Diodenherstellungsprozessschritt beim Herstellungsprozess eliminieren. Das bedeutet, dass drei NMOS-Transistoren im selben Prozess hergestellt werden können. Als Ergebnis wird der Herstellungsprozess vereinfacht und kann somit die Schutzschaltung gemäß der vorliegenden Erfindung mit niedrigeren Kosten hergestellt werden.
  • Als drittes Ausführungsbeispiel der vorliegenden Erfindung wird der Schwellenwert des dritten NMOS-Transistors 21, der beim zweiten Ausführungsbeispiel verwendet wird, auf einen Schwellenwert eingestellt, der niedriger als derjenige des ersten NMOS-Transistors 5 ist.
  • Der normale Betrieb der vorliegenden Schaltung und das Anlegen eines Rauschens einer positiven pulsförmigen Spannung (z.B. 1000 V) aufgrund einer statischen Elektrizität oder von ähnlichem an einen Eingangsanschluss 3 sind gleich dem ersten Ausführungsbeispiel.
  • Als Nächstes werden dann, wenn ein Rauschen negativer Spannung (z.B. –1000 V) aufgrund der statischen Elektrizität oder von ähnlichem an den Eingangsanschluss 3 bei der vorliegenden Schaltung angelegt wird, die NMOS-Transistoren 5, 6 und 21 EIN-geschaltet. Zu dieser Zeit fließt ein Strom von einem Energieversorgungsanschluss 1 über den ersten NMOS-Transistor 5 zum Eingangsanschluss 3. Weiterhin fließt ein Strom von einem Erdungsanschluss 2 über den zweiten NMOS-Transistor 6 zum Eingangsanschluss 3. Darüber hinaus fließt ein Strom von einem weiteren Erdungsanschluss 2 über einen Widerstand 9 und den dritten NMOS-Transistor 21 zum Eingangsanschluss 3.
  • Da der Strom von jeweils dem Energieversorgungsanschluss 1 und den Erdungsanschlüssen 2 zum Eingangsanschluss 3 fließt, wird das Rauschen negativer Spannung im Wesentlichen in den Energieversorgungsanschluss 1 und die Erdungsanschlüsse 2 entladen. Als Ergebnis wird eine innere Schaltung 4 vor dem Rauschen, wie beispielsweise der statischen Elektrizität oder von ähnlichem, geschützt.
  • Wenn die Differenz bezüglich eines Potentials zwischen dem Knoten 8 und dem Eingangsanschluss 3 gleich dem Schwellenwert des dritten NMOS-Transistors 21 zu dieser Zeit wird, dann wird der dritte NMOS-Transistor 21 in einen EIN-Zustand gebracht. Somit erreicht das Potential am Knoten 8, d.h. das an die Gateelektrode des ersten NMOS-Transistors 5 angelegte Potential, einen Wert nahe dem Schwellenwert des dritten NMOS-Transistors 21. Als Ergebnis wird das an die Gateelektrode des schützenden ersten NMOS-Transistors 5 angelegte Potential auf ein Potential nahe dem Schwellenwert des dritten NMOS-Transistors 21 fixiert. Daher kann das Gatepotential des ersten NMOS-Transistors 5 auf das Potential begrenzt werden, das niedriger als das Gatepotential des ersten NMOS-Transistors 5 ist, der beim zweiten Ausführungsbeispiel verwendet wird. Das bedeutet, dass der Strom, der zwischen dem Sourceanschluss und dem Drainanschluss des ersten NMOS-Transistors 5 fließt, im Vergleich mit dem zweiten Ausführungsbeispiel weniger reduziert oder auf niedrig begrenzt werden kann. Somit kann deshalb, weil ein vom ersten NMOS-Transistor 5 aufgrund einer Stoßionisierung erzeugter Substratstrom weiter begrenzt werden kann, eine exzellentere Schutzschaltung hergestellt werden.
  • 3 ist ein Schaltungsdiagramm, das ein viertes Ausführungsbeispiel der vorliegenden Erfindung darstellt. Teile, die denjenigen gemeinsam sind, die bei dem ersten und dem zweiten Ausführungsbeispiel verwendet sind, sind durch dieselben Bezugszeichen identifiziert. Das vorliegende Ausführungsbeispiel ist dadurch charakterisiert, dass der beim ersten Ausführungsbeispiel verwendete Widerstand 9 durch einen vierten NMOS-Transistor 31 ersetzt ist. Die Gateelektrode des vierten NMOS-Transistors 31 ist elektrisch an einen Energieversorgungsanschluss 1 angeschlossen. Demgemäß wird der vierte NMOS-Transistor 31 immer auf EIN gehalten. Ein EIN-Widerstand des vierten NMOS-Transistors 31 wird als Widerstandseinrichtung verwendet.
  • Der normale Betrieb der vorliegenden Schaltung und das Anlegen eines Rauschens einer positiven pulsförmigen Spannung (z.B. 1000 V) aufgrund einer statischen Elektrizität oder von ähnlichem an einen Eingangsanschluss 3 sind gleich dem ersten Ausführungsbeispiel.
  • Als Nächstes werden dann, wenn ein Rauschen negativer Spannung (z.B. –1000 V) an den Eingangsanschluss 3 bei der vorliegenden Schaltung angelegt wird, die NMOS-Transistoren 5, 6 und 21 jeweils zu einem EIN-Zustand gebracht. Zu dieser Zeit wird ein Strom erzeugt, der von einem Erdungsanschluss 2 über den zweiten NMOS-Transistor 6 zum Eingangsanschluss 3 fließt. Weiterhin fließt ein Strom von einem weiteren Erdungsanschluss 3 über den vierten NMOS-Transistor 31 und den dritten NMOS-Transistor 21 zum Eingangsanschluss 3. Darüber hinaus fließt ein Strom vom Energieversorgungsanschluss 1 über den ersten NMOS-Transistor 5 zum Eingangsanschluss 3.
  • Da der Strom von jeweils dem Energieversorgungsanschluss 1 und den Erdungsanschlüssen 2 zum Eingangsanschluss 3 fließt, wird das Rauschen negativer Spannung im Wesentlichen in den Energieversorgungsanschluss 1 und die Erdungsanschlüsse 2 entladen. Als Ergebnis wird eine innere Schaltung 4 vor dem Rauschen negativer Spannung geschützt.
  • Da der Feldeffekt-NMOS-Transistor normalerweise einen Widerstandswert von etwa einigen Kiloohm hat, wenn er in einem EIN-Zustand ist, dient der vierte NMOS-Transistor 31 als Widerstandseinrichtung, und somit wird der Strom, der vom Erdungsanschluss 2 zu einem Knoten 8 fließt, durch den vierten NMOS-Transistor 31 auf niedrig begrenzt. Weiterhin wird deshalb, weil das an die Gateelektrode des ersten NMOS-Transistors 5 angelegte Potential durch einen im vierten NMOS-Transistor 31 entwickelten Spannungsabfall reduziert wird, ein Strom, der zwischen dem Source und dem Drain des ersten NMOS-Transistors 5 fließt, auch auf niedrig begrenzt.
  • Da das Widerstandselement 9 in einem Prozess hergestellt wird, der unterschiedlich von demjenigen für den NMOS-Transistor ist, lässt das Ersetzen des Widerstandselements 9 durch den NMOS-Transistor ein Löschen eines Widerstandselement-Herstellungsprozesses beim Herstellen einer integrierten Schaltungsvorrichtung zu. Als Ergebnis kann ein derartiger Vorteil hervorgebracht werden, dass der Herstellungsprozess vereinfacht werden kann und die integrierte Schaltungsvorrichtung mit niedrigeren Kosten hergestellt werden kann.
  • Die Herstellung eines Widerstandselements von einigen Kiloohm unter Verwendung einer Polysiliziumverbindung oder von ähnlichem benötigt eine Verbindung von einigen mm. Da jedoch der vierte NMOS-Transistor als ein Ein-Widerstand dient und normalerweise einen Widerstandswert von einigen Kiloohm hat, kann ein größerer Widerstandswert durch einen kleineren Bereich erhalten werden. Daher wird auch ein derartiger vorteilhafter Effekt erhalten, dass der Bereich des Widerstandselements reduziert werden kann.
  • 4 ist ein Schaltungsdiagramm, das ein fünftes Ausführungsbeispiel der vorliegenden Erfindung zeigt. Teile, die denjenigen gemeinsam sind, die bei dem ersten und dem zweiten Ausführungsbeispiel verwendet sind, sind durch gleiche Bezugszeichen identifiziert. Das vorliegende Ausführungsbeispiel ist dadurch charakterisiert, dass der Gateanschluss des zweiten NMOS-Transistors 6 elektrisch an den Knoten 8 angeschlossen ist.
  • Der normale Betrieb der vorliegenden Schaltung und das Anlegen eines Rauschens einer positiven pulsförmigen Spannung (z.B. 1000 V) aufgrund einer statischen Elektrizität oder von ähnlichem an einen Eingangsanschluss 3 sind gleich dem ersten Ausführungsbeispiel.
  • Als Nächstes werden dann, wenn ein Rauschen negativer Spannung (z.B. –1000 V) an den Eingangsanschluss 3 der vorliegenden Schaltung angelegt wird, der erste und der zweite NMOS-Transistor 5 und 6 EIN-geschaltet. Zu dieser Zeit fließt ein Strom von einem Energieversorgungsanschluss 1 über den ersten NMOS-Transistor 5 zum Eingangsanschluss 3. Weiterhin fließt ein Strom von einem Erdungsanschluss 2 über den zweiten NMOS-Transistor 6 zum Eingangsanschluss 3. Darüber hinaus fließt ein Strom von einem weiteren Erdungsanschluss 2 über einen Widerstand 9 und den dritten NMOS-Transistor 21 zum Eingangsanschluss 3.
  • Da die Ströme von dem Energieversorgungsanschluss 1 und den Erdungsanschlüssen 2 zum Eingangsanschluss 3 fließen, wird das Rauschen negativer Spannung im Wesentlichen in den Energieversorgungsanschluss 1 und die Erdungsanschlüsse 2 entladen. Als Ergebnis wird eine innere Schaltung 4 vor der statischen Elektrizität geschützt.
  • Zu dieser Zeit wird der Strom, der vom Erdungsanschluss 2 zum Knoten 8 fließt, durch den Widerstand 9 auf niedrig begrenzt. Da die an die Gateanschlüsse des ersten und des zweiten NMOS-Transistors 5 und 6 angelegten Potentiale identisch zu dem Potential am Knoten 8 sind, werden die Gatepotentiale der NMOS-Transistoren 5 und 6 durch einen über dem Widerstand entwickelten Spannungsabfall auf niedrig begrenzt. Als Ergebnis wird auch der Strom, der zwischen dem Sourceanschluss und dem Drainanschluss von jedem der NMOS-Transistoren 5 und 6 fließt, auf niedrig begrenzt.
  • Solche Verbindungen können den Fluss eines Substratstroms begrenzen, der vom zweiten NMOS-Transistor 6 erzeugt wird, der elektrisch zwischen dem Erdungsanschluss 2 und dem Eingangsanschluss 3 angeschlossen ist, sowie den Fluss eines Substratstroms, der vom ersten NMOS-Transistor 5 erzeugt wird. Da der Effekt eines Begrenzens des Flusses der Substratströme, die von beiden Schutztransistoren erzeugt werden, auf der Erdungs- und der Quellenseite erhalten werden kann, kann ein stabiler Betrieb einer integrierten Schaltungsvorrichtung erreicht werden.
  • Obwohl die vorliegende Erfindung beim vorliegenden Ausführungsbeispiel als die Schutzschaltung beschrieben worden ist, die zum Eingangsanschluss gehört, ist die vorliegende Erfindung nicht notwendigerweise auf die Verwendung des Eingangsanschlusses begrenzt. Die vorliegende Erfindung kann auch als die Schutzschaltung in Bezug auf einen Ausgangsanschluss verwendet werden.
  • Gemäß einer typischen der integrierten Halbleiterschaltungsvorrichtungen der vorliegenden Erfindung, wie sie oben beschrieben worden ist, ist ein Element zum Ausbilden eines Strompfads, der sich von einem Knoten zu einem Anschlussflecken erstreckt, zwischen dem Knoten und dem Anschlussflecken vorgesehen und ist ein Widerstandselement zwischen dem Knoten und einer zweiten Energiequelle vorgesehen. Aufgrund des Vorsehens dieser Komponenten kann das Anlegen der Spannung an die Gateanschlüsse der Schutztransistoren und der Fluss der Ströme in die Schutztransistoren begrenzt werden. Das bedeutet, dass deshalb, weil der Fluss der in den Transistoren erzeugten Substratströme beschränkt werden kann, eine integrierte Halbleiterschaltungsvorrichtung zur Verfügung gestellt wird, die einen stabileren Betrieb von ihr erhalten kann, während die Funktion eines Bereitstellens eines Schutzes gegenüber einer inneren Schaltung auf dieselbe Weise wie beim Stand der Technik beibehalten wird.
  • Während die vorliegende Erfindung unter Bezugnahme auf die illustrativen Ausführungsbeispiele beschrieben worden ist, soll diese Beschreibung nicht in einem beschränkenden Sinn gedacht sein. Verschiedene Modifikationen der illustrativen Ausführungsbeispiele sowie andere Ausführungsbeispiele der Erfindung werden Fachleuten auf dem Gebiet bei Bezugnahme auf diese Beschreibung offensichtlich werden. Es ist daher beabsichtigt, dass die beigefügten Ansprüche irgendwelche solche Modifikationen oder Ausführungsbeispiele abdecken werden, wie sie in den Schutzumfang der Erfindung fallen.

Claims (8)

  1. Schutzschaltung zum Schützen einer inneren Schaltung (4), wobei die Schutzschaltung einen Anschlussflecken (3) als Eingangsanschluss aufweist, der an die innere Schaltung (4) angeschlossen ist, gekennzeichnet durch: einen ersten Feldeffekttransistor (5) mit einer ersten Elektrode, die elektrisch an eine erste Potentialquelle (1) angeschlossen ist, einer zweiten Elektrode, die elektrisch an den Anschlussflecken (3) angeschlossen ist, und einem Gate, das elektrisch an einen Knoten (8) angeschlossen ist; ein Element (7, 21), das zwischen dem Knoten (8) und dem Anschlussflecken (3) angeschlossen ist, zum Ausbilden eines sich vom Knoten (8) zum Anschlussflecken (3) erstreckenden Strompfads, wenn ein negatives Potential, das niedriger als eine vorbestimmte Spannung ist, an den Anschlussflecken (3) angelegt ist; und eine Widerstandseinrichtung (9, 31), die zwischen dem Knoten (8) und einer zweiten Potentialquelle (2) angeschlossen ist.
  2. Schutzschaltung nach Anspruch 1, wobei die Schutzschaltung weiterhin einen zweiten Feldeffekttransistor (6) mit einer ersten Elektrode, die elektrisch an den Anschlussflecken (3) angeschlossen ist, und einer zweiten Elektrode und einem Gate, die elektrisch an die zweite Potentialquelle (2) angeschlossen sind, aufweist.
  3. Schutzschaltung nach Anspruch 1, wobei die Schutzschaltung weiterhin einen zweiten Feldeffekttransistor (6) mit einer ersten Elektrode, die elektrisch an den Anschlussflecken (3) angeschlossen ist, einer zweiten Elektrode, die elektrisch an die zweite Potentialquelle (2) angeschlossen ist, und einem Gate, das elektrisch and den Knoten (8) angeschlossen ist, aufweist.
  4. Schutzschaltung nach einem der Ansprüche 1 bis 3, wobei das Element (7) eine Diode ist.
  5. Schutzschaltung nach einem der Ansprüche 1 bis 3, wobei das Element (21) ein dritter Feldeffekttransistor ist.
  6. Schutzschaltung nach Anspruch 5, wobei eine Schwellenspannung der dritten Feldeffekttransistors (21) niedriger als eine Schwellenspannung des ersten Feldeffekttransistors (5) ist.
  7. Schutzschaltung nach einem der Ansprüche 1 bis 6, wobei die Widerstandseinrichtung (31) ein vierter Feldeffekttransistor ist.
  8. Schutzschaltung nach einem der Ansprüche 1 bis 6, wobei die Widerstandseinrichtung (9) ein Widerstand ist.
DE69737378T 1996-04-19 1997-04-11 Schutzschaltung Expired - Lifetime DE69737378T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09784396A JP3464340B2 (ja) 1996-04-19 1996-04-19 半導体集積回路装置
JP9784396 1996-04-19

Publications (2)

Publication Number Publication Date
DE69737378D1 DE69737378D1 (de) 2007-04-05
DE69737378T2 true DE69737378T2 (de) 2007-11-29

Family

ID=14203009

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69737378T Expired - Lifetime DE69737378T2 (de) 1996-04-19 1997-04-11 Schutzschaltung

Country Status (7)

Country Link
US (1) US5942931A (de)
EP (1) EP0802604B1 (de)
JP (1) JP3464340B2 (de)
KR (1) KR100364876B1 (de)
CN (1) CN1096747C (de)
DE (1) DE69737378T2 (de)
TW (1) TW399366B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191633B1 (en) * 1997-09-12 2001-02-20 Nec Corporation Semiconductor integrated circuit with protection circuit against electrostatic discharge
KR100487413B1 (ko) * 1998-04-22 2006-04-21 주식회사 하이닉스반도체 이에스디(esd)보호회로
FR2782581B1 (fr) * 1998-08-18 2000-09-22 St Microelectronics Sa Dispositif de protection contre les decharges electrostatiques
JP3720999B2 (ja) * 1999-02-18 2005-11-30 沖電気工業株式会社 入力保護回路
US6968157B2 (en) * 2001-08-22 2005-11-22 University Of Maryland System and method for protecting devices from interference signals
US6563360B1 (en) * 2002-01-15 2003-05-13 Hewlett Packard Development Company, L.P. System for controlling electrical signal level
US6949961B2 (en) * 2003-10-06 2005-09-27 Semiconductor Components Industries, L.L.C. Power switch structure with low RDSon and low current limit
KR100612945B1 (ko) * 2005-03-31 2006-08-14 주식회사 하이닉스반도체 정전방전 보호회로
CN102624226A (zh) * 2012-03-12 2012-08-01 苏州佳世达电通有限公司 一种升压电路及具有该升压电路的电子装置
CN103151014A (zh) * 2013-03-12 2013-06-12 上海贝岭股份有限公司 一种用于液晶驱动电路的保护电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3916263A (en) * 1971-12-13 1975-10-28 Honeywell Inf Systems Memory driver circuit with thermal protection
US3790856A (en) * 1973-06-04 1974-02-05 Gte Automatic Electric Lab Inc Overvoltage protection circuit for dual outputs of opposite polarity
US3909674A (en) * 1974-03-28 1975-09-30 Rockwell International Corp Protection circuit for MOS driver
JPH0758734B2 (ja) * 1987-02-23 1995-06-21 株式会社東芝 絶縁ゲ−ト型セミカスタム集積回路
US4819047A (en) * 1987-05-15 1989-04-04 Advanced Micro Devices, Inc. Protection system for CMOS integrated circuits
JPH0695545B2 (ja) * 1988-01-07 1994-11-24 株式会社東芝 半導体集積回路
US4980792A (en) * 1988-02-02 1990-12-25 National Semiconductor Corporation BiCMOS power transition circuit
US4808839A (en) * 1988-04-04 1989-02-28 Motorola, Inc. Power field effect transistor driver circuit for protection from overvoltages
US4839769A (en) * 1988-05-09 1989-06-13 Motorola, Inc. Driver protection circuit
US4930036A (en) * 1989-07-13 1990-05-29 Northern Telecom Limited Electrostatic discharge protection circuit for an integrated circuit
US5001373A (en) * 1990-01-09 1991-03-19 Ford Motor Company Active clamp circuit with immunity to zener diode microplasmic noise
US5488321A (en) * 1993-04-07 1996-01-30 Rambus, Inc. Static high speed comparator
US5473500A (en) * 1994-01-13 1995-12-05 Atmel Corporation Electrostatic discharge circuit for high speed, high voltage circuitry

Also Published As

Publication number Publication date
TW399366B (en) 2000-07-21
EP0802604A2 (de) 1997-10-22
US5942931A (en) 1999-08-24
EP0802604A3 (de) 1998-06-10
KR100364876B1 (ko) 2003-02-19
CN1096747C (zh) 2002-12-18
KR970072377A (ko) 1997-11-07
CN1170280A (zh) 1998-01-14
JPH09284119A (ja) 1997-10-31
EP0802604B1 (de) 2007-02-21
DE69737378D1 (de) 2007-04-05
JP3464340B2 (ja) 2003-11-10

Similar Documents

Publication Publication Date Title
DE60130146T2 (de) Esd-schutzeinrichtungen
DE60031214T2 (de) Spannungsschutzschaltung und -Verfahren für einen Eingangs/Ausgangsanschluss
DE10341068A1 (de) NPN-Darlington-ESD-Schutzschaltung
DE102017223391A1 (de) Kompakte und robuste RC-ausgelöste Hochleistungs-ESD-Klemme
DE69737378T2 (de) Schutzschaltung
WO2006072292A1 (de) Schaltungsanordnung und verfahren zum schutz einer schaltung vor elektrostatischen entladungen
DE10216015A1 (de) Überspannungsschutzschaltung
DE102017125802A1 (de) Elektronikschaltkreis, integrierter Schaltkreis und Motoranordnung
DE4031432C2 (de)
DE3238486C2 (de) Integrierte Halbleiterschaltung
DE3008280A1 (de) Komplementaerer verstaerker
DE60122626T2 (de) Halbleiter-Überstrombegrenzer
DE3430972C2 (de) Integrierte Schaltung
DE10255130B4 (de) Schaltungsanordnung zum Schutz integrierter Schaltungen vor elektrostatischen Entladungen mit parallelem Strompfad
DE102020124401A1 (de) Effizienter hochspannungsschutz von digital-i/o
DE2925331A1 (de) Schaltung mit doppelzweckanschluss
DE10136798B4 (de) Eingangsschnittstellenschaltung für eine integrierte Halbleiterschaltungsvorrichtung
DE102015122109A1 (de) Spannungsfester Schalter
EP0495142B1 (de) Verpolungs- und Überspannungsschutz für Schaltungsanordnungen
DE19637013A1 (de) Treiberschaltung
DE19938403C2 (de) Schaltung
EP0957420A2 (de) Klemmschaltung
DE69812755T2 (de) Schutzschaltung gegen Kurzschlüsse
DE4434792C1 (de) Integrierte, in einem ersten und einem zweiten Betriebsmodus betreibbare Schaltungsanordnung
DE3727948A1 (de) Flip-flop-schaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: OKI SEMICONDUCTOR CO.,LTD., TOKYO, JP