DE69624865T2

DE69624865T2 - Winner-Take-All Schaltkreis

Info

Publication number: DE69624865T2
Application number: DE69624865T
Authority: DE
Inventors: Mitsuhiko Fujio; Kunihiko Iizuka; Hirofumi Matsui; Masayuki Miyamoto
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-05-24
Filing date: 1996-05-24
Publication date: 2003-07-03
Anticipated expiration: 2016-05-25
Also published as: EP0744624A2; US5703503A; DE69624865D1; JP3176821B2; EP0744624A3; JPH08321747A; EP0744624B1

Description

Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine Winner-take-all- Schaltung zum Beurteilen eines Kanals, der ein Analogsignal empfängt, das den größten oder kleinsten Wert unter mehrfachen Kanälen aufweist, auf eine Eingabe von Analogsignalen hin.

Hintergrund der Erfindung

In einer Mehrkanalschaltung wird ein Kanal, der ein Analogsignal empfängt, das den größten oder kleinsten Wert aufweist, im Allgemeinen durch ein Konvertieren jedes analogen Eingangssignals in digitale Daten und eine Verarbeitung derselben in einer vorbestimmten Weise beurteilt. Deswegen erhöht sich der Aufwand einer Verrechnung drastisch mit einer Erhöhung in der Anzahl von Kanälen, was einen Datenprozessor mit einem guten Betriebsverhalten erfordert. Jedoch wird ein derartiger Datenprozessor mit komplizierteren Schaltungen gefertigt und verbraucht mehr Energie.
Um dieses Problem zu lösen, ist eine Technik eingeführt worden, die einen Kanal beurteilt, der eine analoge Eingangsspannung, die den größten Wert unter mehrfachen Kanälen aufweist, auf einen Empfang von Analogspannungen hin beurteilt. Ein Beispiel einer derartigen Technik ist in Fig. 3.31 auf S. 100, Analog VLSI: Signal and Information Processing, Ismail, Fiez, McGraw-Hill, Inc. veranschaulicht. Fig. 4 zeigt ein elektrisches Schaltungsdiagramm einer Winner-take-all-(WTA-)Schaltung 1 in Übereinstimmung mit dem oben erwähnten Stand der Technik.
Die j-Kanal (j = 1, 2, ..., n)-WTA-Schaltung 1 schließt Basisschaltungen c1-cn ein, die jeweils eine Eingangsspannung Vij empfangen, die in ihre jeweiligen Kanäle eintreten.
Genauer umfasst die Basisschaltung c1 fünf Feldeffekttransistoren q1-q5, die jeweils aus einem MOS (Metalloxid-Halbleiter) ausgeführt sind. Die Eingangsspannung Vi1 geht in den Gate- Anschluss des N-MOS-Transistors q1 ein. Der Drain-Anschluss des Transistors q1 ist mit den Drain- und Gate-Anschlüssen des P-MOS-Transistors q2 verbunden. Der. Source-Anschluss des Transistors q2 ist mit einer Energiequellenleitung 2 eines hohen Pegels Vdd verbunden.
Der P-MOS-Transistor q3 ist bereitgestellt, eine Stromspiegelschaltung zusammen mit dem Transistor q2 zu bilden. Die Gate- Anschlüsse beider Transistoren q3 und q2 sind mit dem Drain- Anschluss des Transistors q1 verbunden. Der Source-Anschluss des Transistors q3 ist mit der Energiequellenleitung 2 verbunden, und der Drain-Anschluss desselben ist mit dem Drain- Anschluss des N-MOS-Transistors q4 verbunden. Eine konstante Spannung Vb2 ist an den Gate-Anschluss des Transistors q4 angelegt, und der Source-Anschluss desselben ist mit einer Energiequellenleitung 3 eines Massepegels verbunden. Eine Ausgangsspannung Vol kommt aus einem Verbindungspunkt 4 der Transistoren q3 und q4 in Abhängigkeit der Impedanz dazwischen heraus.
Der Source-Anschluss des Transistors q1 ist mit dem Drain- Anschluss des N-MOS-Transistors q5 verbunden. Der Source- Anschluss des Transistors q5 ist mit der Energiequellenleitung 3 verbunden, und eine konstante Spannung Vb1 ist mit dem Gate- Anschluss desselben verbunden. Es sei darauf hingewiesen, dass die Transistoren q1-q5 in dem Sättigungsbereich arbeiten.
Die anderen Basisschaltungen c2-cn sind von dem gleichen Aufbau wie die Basisschaltung c1. Verbindungspunkte 5 der Transistoren q1 und q5 in sämtlichen der Basisschaltungen c1-cn werden über eine Verbindungsleitung cm1 verbunden und auf dem gleichen Potenzial gehalten.
In jeder so aufgebauten Basisschaltung cj ist die Beziehung zwischen einem Strom I1, der durch den Transistor q1 fließt, und der Ausgangsspannung Voj in Fig. 5 veranschaulicht.
D. h., der Pegel der Ausgangsspannung Voj ist niedrig, Vdd/3 oder niedriger, wenn der Strom I1 gleich oder niedriger als ein Strom Ia ist; die Ausgangsspannung Voj variiert in einem Bereich (Zwischenwert) zwischen Vdd/3 und 2·Vdd/3 ausschließlich, wenn der Strom I1 höher als der Strom Ia und niedriger als ein Strom Ib ist; und der Pegel der Ausgangsspannung Voj ist hoch, 2·Vdd/3 oder höher, wenn der Strom I1 gleich oder höher als der Strom Ib ist. Somit wird beurteilt, ob die Ausgangsspannung Voj den hohen Pegel, den niedrigen Pegel oder einen Zwischenwert in Abhängigkeit von einem Beurteilungsbereich aufweist, der durch die Ströme Ia und Ib bestimmt wird.
Die Ströme Ia und Ib werden jeweils ausgedrückt als:
r(2, 3)·I4 - ΔIa und r(2, 3)·I4 + ΔIb
wobei I4 ein Probenvorspannstrom ist, der durch den Transistor q4 fließt und durch die konstante Spannung Vb2 bestimmt wird, und r(2, 3) ein Verhältnis der Gate-Breite-zu-Länge-(W/L-) Verhältnisse der Transistoren q2 und q3 ist.
Somit wird, wenn jede Eingangsspannung Vij in ihre jeweiligen Basisschaltungen cj eingeht, eine Ausgangsspannung in Abhängigkeit jeder Eingangsspannung Vij, die eine Bedingung, Strom I1k ≥ Ib und I1j ≤ Ia (j ≠ k), erfüllt, ausgedrückt als: Vok = hoher Pegel und Voj = niedriger Pegel. Auf diese Weise wird eine einzige Eingangsspannung Vik, die den größten Wert aufweist, aus der Vielzahl von Eingangsspannungen Vi1-Vin erfasst.
Jedoch weist, wie durch die Bezugszeichen I01, I02 und I03 in Fig. 6(a) angezeigt, wenn mehr als ein Strom I1 gleich oder höher als der Strom Ib vorhanden ist, eine Ausgangsspannung Voj, die jedem der obigen Ströme entspricht, einen hohen Pegel auf, wodurch die WTA-Schaltung 1 außer Stande gesetzt wird, zu beurteilen, welche Eingangsspannung den größten Wert aufweist. Deswegen wird der Beurteilungsbereich der WTA-Schaltung 1 nicht wirksam genutzt, und die Konkurrenzauflösung bleibt niedrig.
Um dieses Problem zu beseitigen, ist eine wirksame Verwendung des Beurteilungsbereichs durch ein Schieben des Pegels des Stroms I1 zu der Seite des niedrige Pegels vorgeschlagen worden, wie durch die Bezugszeichen I01a, I02a, I03a in Fig. 6(b) gezeigt. Eine Beispieltechnik ist in "A High-Precision VLSI Winner-Take-All Circuit for Self-Organizing Neural Networks", J. Choi und B. J. Sheu, IEEE Journal of Solid-State Circuits, Band 28, Nr. 5, S. 576-584, Mai 1993, offenbart. Fig. 7 veranschaulicht ein elektrisches Schaltungsdiagramm einer Beispiel- WTA-Schaltung 11 in Übereinstimmung mit dem oben erwähnten Stand der Technik, und gleiche Komponenten sind mit gleichen Bezugszeichen bezüglich Fig. 6 bezeichnet, und die Beschreibung dieser Komponenten wird zur Erleichterung einer Erklärung nicht wiederholt.
Jede Basisschaltung caj in der WTA-Schaltung 11 schließt eine Rückkopplungsstrom-Erzeugungsschaltung 12 ein, die Transistoren q6-q10 umfasst. In der Rückkopplungsstrom-Erzeugungsschaltung 12 geht eine Ausgangsspannung Voj von dem Verbindungspunkt 4 in den Gate-Anschluss des N-MOS-Transistors q7 ein. Der Source-Anschluss des Transistors q7 ist mit der Energiequellenleitung 3 über den N-MOS-Transistor q6 verbunden. Es sei darauf hingewiesen, dass die Source-Anschlüsse der Transistoren q7 in sämtlichen Basisschaltungen ca1-can über eine Verbindungsleitung cm2 verbunden und auf dem gleichen Potenzial gehalten werden. Eine vorbestimmte konstante Spannung Vb3 wird an den Gate-Anschluss des Transistors q6 angelegt. Deswegen wird ein Vorspannstrom I6, der durch den Transistor q6 fließt, in jeder Basisschaltung caj durch die konstante Spannung Vb3 geregelt.
Der Drain-Anschluss des Transistors q7 ist mit der Energiequellenleitung 2 über den P-MOS-Transistor q8 verbunden. Der P-MOS-Transistor q9 ist bereitgestellt, um eine Stromspiegelschaltung zusammen mit dem Transistor q8 zu bilden. Der Transistor q9 koppelt einen Strom proportional zu demjenigen, der durch den Transistor q7 fließt, als ein Rückkopplungsstrom IF zu dem Verbindungspunkt 5 positiv zurück.
Der N-MOS-Transistor q10 ist bereitgestellt, um ein Paar mit dem Transistor q7 auszubilden. Sowohl die Gate- als auch die Drain-Anschlüsse des Transistors q10 sind mit der Energiequellenleitung 2 verbunden, während sowohl der Source-Anschluss desselben als auch der Source-Anschluss des Transistors q7 mit dem Drain-Anschluss des Transistors q6 verbunden sind. Es sei darauf hingewiesen, dass sämtliche Transistoren q6-q10 in dem Sättigungsbereich arbeiten.
Dies bedeutet, dass, wenn die Ausgangsspannung Voj höher als eine Gesamtheit einer Spannung der Verbindungsleitung cm2 und eine Konduktanzschwellenspannung Vth für den MOSFET wird, der Rückkopplungsstrom IF mehr zu dem Verbindungspunkt 5 positiv rückgekoppelt wird. Dann nimmt der Strom I1, der durch den Transistor q1 fließt, d. h., der Strom I3, der durch den Transistor q3 fließt, ab. Schließlich fällt die Ausgangsspannung Voj unterhalb des obigen Gesamtwerts, worauf der Transistor q7 ausschaltet, und dann wird der Vorspannstrom I6, der durch den Transistor q6 fließt, von dem Transistor q10 zugeführt. Der obige Betrieb wird in den Basisschaltungen sämtlicher der Kanäle aufeinander folgend in der Reihenfolge einer Kleinheit der Eingangsspannungen Vi1-Vin, die in die jeweiligen Kanäle eintreten, durchgeführt. Folglich verschieben sich die Ströme I1 sämtlicher der Basisströme zu der Seite des niedrigen Pegels nacheinander, und schließlich gibt die Basisschaltung, die diesen bestimmten Strom I1 erzeugt, eine Ausgangsspannung Voj als ein Ergebnis alleine aus.
Hierin sei k (k ≥ 2) die Anzahl von Kanälen, die Ausgangsspannungen Voj's eines hohen Pegels ausgeben. Dann kann, wenn weniger k Kanäle vorhanden sind, beispielsweise nur zwei Eingangsspannungen Ausgangsspannungen eines hohen Pegels herbeiführen und der gesamte Rest Ausgangsspannungen eines niedrigen Pegels herbeiführen, die WTA-Schaltung 11 einen Strom nicht ausreichend zurückkoppeln. Dann können die Pegel des Stroms I1 nicht in der gleichen Weise verschoben werden, wie sie in. Fig. 6(b) veranschaulicht war, d. h., der Strom Ib positioniert sich zwischen den beiden Stromwerten, die den beiden obigen Eingangsspannungen entsprechen, wodurch die WTA-Schaltung 11 außer Stand gesetzt wird, zu beurteilen, welche der beiden Spannungen den größeren Wert aufweist.
Zum weiteren Verständnis wird die folgende Beschreibung den Grund beschreiben, warum der Rückkopplungsstrom unter der obigen Bedingung unzureichend wird. Die elementare Gleichung eines Stroms I in dem Sättigungsbereich für den MOSFET wird ausgedrückt als:
I = K·(W/L)·(Vgs - Vth)² (1)
wobei K eine Proportionalkonstante ist, die durch die physikalischen Eigenschaften des MOSFET bestimmt wird, W/L ein Breite-zu-Länge-Verhältnis des Gates ist, Vgs die Gate-Source- Spannung ist, und Vth eine Konduktanzschwellenspannung für den MOSFET ist; es sei drauf hingewiesen, dass, je größer das W/L ist, desto mehr der MOSFET einen Strom leitet.
Hier sei n die Anzahl sämtlicher Kanäle, das zuvor erwähnte k sei die Anzahl von Eingangskanälen, die den größten Wert und geringfügig kleinere aufweisen, und die übrigen (n-k) Eingangskanäle sollten Eingänge eines niedrigen Pegels und Ausgänge von 0 V aufweisen. Dann überschreitet der Betrag des Rückkopplungsstroms IF zu dem Verbindungspunkt 5 nicht
IF = r(9, 8)·n·I6{k/(k + r(10, 7)·n)} (2)
wobei n·16 eine Gesamtheit der Vorspannströme I6 ist, die durch die Transistoren q6 sämtlicher der Basisschaltungen c1- cn fließen, und, wie zuvor erwähnt, der Vorspannstrom I6 durch die konstante Spannung Vb3 in jeder Basisschaltung cj bestimmt wird. Deswegen kann der Rückkopplungsstrom IF, der durch die Gleichung (2) gefunden wird, als ein Wert beschrieben werden, der gefunden wird durch:
(a) Ableiten von n·16 durch k Transistoren q7, die Ausgangsspannungen Voj's eines hohen Pegels ausgeben und n Transistoren q10; und
(b) Multiplizieren eines abgeleiteten Werts mit r(9, 8).
Es sei darauf hingewiesen, dass r(9, 8) ein Verhältnis der Gate-Breite-zu-Länge-Verhältnisse der Transistoren q9 und q8 ist, die die Stromspiegelschaltung bilden, und r(10, 7) ein Verhältnis der Gate-Breite-zu-Länge-Verhältnisse der Transistoren q10 und q7 ist.
Wenn k Eingänge, die im Wesentlichen den gleichen Pegel aufweisen, getrennt werden, wird der Betrag des Stroms I1, der durch den Transistor q1 fließt, durch ein Gleichgewicht zwischen der Referenzspannung, d. h. der Source-Spannung des Transistors q1 und einer Eingangsspannung Vij definiert. Somit können k Basisschaltungen für die k Kanäle, die die Eingangsspannungen Vij's empfangen, die den größten Wert und geringfügig kleinere aufweisen, und die Ausgangsspannungen Voj's eines hohen Pegels ausgeben, einen ausreichenden Vorspannstrom 15 sicherstellen, der von dem Transistor q1 zu dem Transistor q5 fließen sollte. Dagegen können die anderen (n-k) Basisschaltungen, die Ausgangsspannungen Voj's eines niedrigen Pegels ausgeben, die Vorspannströme 15 nicht sicherstellen. Somit erfordern die (n-k) Basisschaltungen einen Rückkopplungsstrom I- Fa, der ausgedrückt wird als:
IFa = (n - k)·I5 (3)
Hier werden, unter der Annahme, dass k, das die Anzahl von Kanälen darstellt, die Spannungen Voj's ausgeben, eine konstante Zahl ist, die Rückkopplungsströme IF und IFa auf der Grundlage der Reihenfolgen bezüglich sämtlicher der n Kanäle verglichen. Beispielsweise sei n = ∞, dann nimmt der Rückkopplungsstrom IF eine konstante Zahl an, wohingegen der Rückkopplungsstrom IFa divergiert. Somit wird es, wenn n größer wird, schwieriger, einen Rückkopplungsstrom IF zuzuführen, derart, dass er dem Rückkopplungsstrom IFa genügt, der in der Praxis erforderlich ist, ungeachtet dessen, welche Werte den Parametern r(9, 8), r(10, 7), I5 und I6 gegeben werden.
Dies ist der Grund, warum die Pegel des Stroms I1 nicht verschoben werden können, wie oben erklärt wurde, wenn weniger k Kanäle vorhanden sind, die die Eingangsspannungen Vij's empfangen, die den größten Wert und geringfügig kleinere verglichen mit sämtlichen der n Kanäle aufweisen. Dies führt eine Verschlechterung der Konkurrenzauflösung herbei.
Um dieses Problem zu lösen, kann die Stromkapazität des Transistors q10, wenn n = 1, auf 1/n verringert werden, wenn n > 1. Jedoch muss die Elektrodenfläche oder -musterbreite des Transistors q10 getrennt für n = 16, 32, 64, ... ausgelegt werden, und deswegen ist diese Lösung keineswegs praktisch. Außerdem wird, wenn zu viele Eingangskanäle vorhanden sind, die Elektrodenfläche oder -musterbreite des Transistors q10 so mikroskopisch, dass sie durch irgendeine vorhandene Auslegungsregel nicht ausgelegt werden kann.
Die US-A-5 059 814 (MEAD CARVER A et al.) betrifft eine Winner-take-all-Schaltung, die in einem neuronalen Netzcomputersystem eingesetzt werden kann, das nicht nur den Pfad mit dem höchsten Stimulationseingangswert anzeigen wird, sondern auch eine Anzeige des Grads eines "Gewinnens" bereitstellt.
PEDRONI V A: 'INHIBITORY MECHANISM ANALYSIS OF COMPLEXITY O(N) MOS WINNER-TAKE ALL NETWORKS' IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: FUNDAMENTAL THEORY AND APPLICATIONS, Band 42, Nr. 3, 1. März 1995, S. 172-175, XP000510189 betrifft Modifikationen an Spannungsfolgerschaltungen in Winner-take-all- Schaltungen.

Zusammenfassung der Erfindung

Es ist wünschenswert, eine Winner-take-all-Schaltung bereitzustellen, die einen Kanal, der ein Analogsignal empfängt, das den größten oder kleinsten Wert unter mehrfachen Kanälen aufweist, auf eine Eingabe von Analogsignalen hin präzise beurteilen kann, mit einem einfachen Aufbau, dem ein A/D- (Analog/Digital-)Konverter fehlt.
Die vorliegende Erfindung stellt eine Winner-take-all- Schaltung bereit, wie in Anspruch 1 offenbart.
In der oben aufgebauten Winner-take-all-Schaltung schließt jede Erfassungseinheit eine serielle Schaltung, die aus den zweiten, ersten und fünften Transistoren besteht, und eine weitere serielle Schaltung, die aus den dritten und vierten Transistoren besteht, zwischen den ersten und zweiten Energiequellenleitungen ein, die in Fig. 1 gezeigt ist. Beispielsweise wird, wenn die Winner-take-all-Schältung einen Kanal, der eine Eingangsspannung empfängt, die den größten Wert aufweist, beurteilen soll, die erste Energiequellenleitung auf der Seite der zweiten und dritten Transistoren auf einen hohen Pegel eingestellt, während die zweite Energiequellenleitung auf der anderen Seite der fünften und vierten Transistoren auf einen niedrigen Pegel eingestellt wird. Auch sind in der oben aufgebauten Winner-take-all-Schaltung beispielsweise die zweiten und dritten Transistoren jeweils P-MOSFETs, während die ersten, vierten und fünften Transistoren jeweils N-MOSFETs sind.
Eine Eingangsspannung geht in den ersten Transistor ein, der das Durchfließen eines Stroms in einen Betrag zulässt, der durch ein Gleichgewicht zwischen der Referenzspannung, die an dessen Source-Anschluss angelegt ist, und der Eingangsspannung definiert ist, d. h., eine Potenzialdifferenz zwischen den Gate- und Source-Anschlüssen. Eine vorbestimmte konstante Spannung wird an den Gate-Anschluss des fünften Transistors angelegt, der zwischen dem ersten Transistor und der zweiten Energiequellenleitung angeordnet ist, so dass es der fünfte Transistor zulässt, dass ein vorbestimmter Betrag eines Stroms durchfließt.
Auch bildet der zweite Transistor, der zwischen dem ersten Transistor und der ersten Energiequellenleitung angeordnet ist, ein Paar mit dem dritten Transistor aus, um eine Stromspiegelschaltung zu bilden. Somit fließt ein Strom proportional zu einem, der durch den ersten Transistor fließt, durch den dritten Transistor. Der vierte Transistor, der zwischen dem dritten Transistor und der zweiten Energiequellenleitung angeordnet ist, wird mit einer vorbestimmten konstanten Spannung versorgt und lässt somit das Durchfließen eines vorbestimmten Betrags eines Stroms auf die gleiche Weise wie der fünfte Transistor zu.
Sämtliche Erfassungseinheiten sind parallel verbunden, und die Verbindungspunkte der ersten und fünften Transistoren in sämtlichen Erfassungseinheiten sind verbunden und auf dem gleichen Potenzial (Referenzspannung) gehalten. In jeder Erfassungseinheit nimmt, wenn eine Eingangsspannung zunimmt, ein Betrag des Stroms, der durch den ersten Transistor und somit den dritten Transistor fließt, zu, während die Impedanz des dritten Transistors kleiner als die Impedanz des vierten Transistors wird. Deswegen nimmt eine Ausgangsspannung von jeder Erfassungseinheit über den Verbindungspunkt der dritten und vierten Transistoren proportional zu der Eingangsspannung zu. Somit gibt jede Erfassungseinheit eine Ausgangsspannung eines hohen Pegels in Abhängigkeit von einer relativ hohen Eingangsspannung, verglichen mit der Referenzspannung aus, die tatsächlich das Potenzial ist, das auf dem gleichen. Pegel in jeder Erfassungseinheit aufrechterhalten wird.
Zusätzlich schließt die oben aufgebaute Winner-take-all- Schältung eine Rückkopplungsstrom-Erzeugungsschaltung ein, die die sechsten bis neunten Transistoren umfasst. In der Rückkopplungsstrom-Erzeugungsschaltung ist der sechste Transistor, der das Durchfließen eines vorbestimmten Betrags eines Stroms wie die ersten und fünften Transistoren zulässt, mit der zweiten Energiequellenleitung verbunden. Ein Strom in einem Betrag, der durch ein Gleichgewicht zwischen der Anschlussspannung des sechsten Transistors und einer Ausgangsspannung von der Erfassungseinheit definiert ist, fließt in den siebten Transistor bis den sechsten Transistor. Die Stromspiegelschaltung, die aus den achten und neunten Transistoren besteht, koppelt einen Strom proportional zu demjenigen, der durch den siebten Transistor fließt, als den Rückkopplungsstrom zu dem Verwendungspunkt des ersten und fünften Transistors oder dem Punkt, wo die Referenzspannung dem ersten Transistor zugeführt wird, zurück.
Deswegen ist, je höher eine Eingangsspannung an dem ersten Transistor ist, desto höher eine Ausgangsspannung von dem Verbindungspunkt der dritten und vierten Transistoren, wodurch der Rückkopplungsstrom erhöht wird. Somit nimmt in jeder Erfassungseinheit die Referenzspannung in Abhängigkeit von einem Verhältnis eines Betrags des Stroms, der durch den ersten Transistor fließt, zu dem vorbestimmten Betrag der Stroms, der durch den fünften Transistor fließt, zu. Schließlich nehmen die Ströme, die durch die ersten Transistoren fließen, ab, und eine einzige Ausgangsspannung wird beurteilt, den größten Wert aufzuweisen. Wenn die Winner-take-all-Schaltung einen Kanal beurteilen soll, der eine Eingangsspannung empfängt, die den kleinsten Wert aufweist, wird eine Polarität der Transistoren und der Energiequelle umgedreht. Dann nehmen die Ströme, die durch die ersten Transistoren fließen, schließlich zu, und eine einzige Eingangsspannung wird beurteilt, den kleinsten Wert aufzuweisen. Deswegen ist es gemäß der obigen Winner-take-all- Schaltung möglich geworden, eine Eingangsspannung genau zu beurteilen, die den größten oder kleinsten Wert unter einer Vielzahl von Eingangsspannungen aufweist.
Neben dem obigen Aufbau schließt die obige Winner-take-all- Schaltung weiter den zehnten Transistor ein, der als eine gemeinsame Schaltung zwischen der zweiten Energiequellenleitung und jedem sechsten Transistor dient. Somit führt, wenn eine Eingangsspannung klein ist, der zehnte Transistor einen vorbestimmten Betrag eines Stroms, der durch den sechsten Transistor fließen sollte, von der zweiten Energiequellenleitung durch ein Nebenschließen des siebten Transistors zu. Es sei darauf hingewiesen, dass in der Winner-take-all-Schaltung der vorliegenden Erfindung die Parameter I5, I6, r(9, 8) und r(10, 7) jeweils auf Werte derart eingestellt sind, dass sie die obige Gleichung erfüllen.
Folglich wird der Strom I6, von welchem der Rückkopplungsstrom erzeugt wird, in einem ausreichenden Betrag zugeführt, um den Strom I5 in einem Betrag sicherzustellen, der notwendig ist, um die Referenzspannung zu erzeugen. Wenn die Winner-take-all- Schaltung einen Kanal beurteilen soll, der eine Eingangsspannung empfängt, den größten Wert aufweist, erzeugt die Rückkopplungsstrom-Erzeugungsschaltung einen ausreichenden Rückkopplungsstrom auch dann, wenn relativ wenige Kanäle vorhanden sind, die Eingangsspannungen empfangen, die den größten Wert und geringfügig kleinere bezüglich sämtlicher der Kanäle aufweisen. Ebenso erzeugt, wenn die Winner-take-all-Schaltung einen Kanal beurteilen soll, der eine Eingangsspannung empfängt, die den kleinsten Wert aufweist, die Rückkopplungsstrom- Erzeugungsschaltung einen ausreichenden Rückkopplungsstrom auch dann, wenn relativ wenige Kanäle vorhanden sind, die Eingangsspannungen empfangen, die den kleinsten Wert und geringfügig größere bezüglich sämtlicher der Kanäle aufweisen. Deswegen werden die Pegel der Ströme, die durch die ersten Transistoren fließen, in einer Weise verschoben, um die Erfassung eines Kanals zu ermöglichen, der eine Eingangsspannung empfängt, die den größten oder kleinsten Wert aufweist. Folglich kann die Winner-take-all-Schaltung der vorliegenden Erfindung eine hohe Konkurrenzauflösung ergeben und den Kanal, der eine Eingangsspannung empfängt, die den größten oder kleinsten Wert aufweist, auf eine präzise Weise beurteilen.
Es ist vorzuziehen, dass die obige Winner-take-all-Schaltung weiter Diskriminierungsschaltungen in an die Erfassungseinheiten angepassten Anzahlen einschließt. Jede Diskriminierungsschaltung ist eine Beurteilungsschaltung zum Empfängen einer Ausgangsspannung von der Erfassungseinheit und zum Ausgeben der Ausgangsspannung nach einem Diskriminieren eines Pegels davon. Auch ist jede Diskriminierungsschaltung vom gleichen Aufbau wie die Erfassungseinheit und umfasst fünf Transistoren, die jeweils äquivalent zu den ersten bis fünften Transistoren sind.
Gemäß dem obigen Aufbau wird, auch wenn eine Vielzahl von Eingangsspannungen vorhanden sind, die einer Beurteilung unterworfen werden, ob sie den größten oder kleinsten Wert aufweisen, der Pegel der Ausgangsspannung für jede Erfassungseinheit durch die Diskriminierungsschaltung diskriminiert, wodurch verhindert wird, dass die Ausgangsspannung durch die Basisschaltungen geteilt wird. Folglich kann die Winner-take-all- Schaltung der vorliegenden Erfindung die Größe der Eingangsspannung in einer präzisen Weise beurteilen.
Für ein umfassenderes Verständnis der Natur und der Vorteile der Erfindung sollte auf die folgende detaillierte Beschreibung, die in Verbindung mit den zugehörigen Zeichnungen zu nehmen ist, Bezug genommen werden.

Kurze Beschreibung der Zeichnungen

In den Zeichnungen zeigen:
Fig. 1 ein elektrisches Schaltungsdiagramm einer Winner-take- all-(WTA-)Schaltung in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 2 ein elektrisches Schaltungsdiagramm einer WTA-Schaltung in Übereinstimmung mit einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 3 eine elektrisches Schaltungsdiagramm einer WTA- Schaltung in Übereinstimmung mit noch einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 4 ein elektrisches Schaltungsdiagramm einer WTA-Schaltung nach dem Stand der Technik;
Fig. 5 einen Graphen, der einen Betrieb einer Basisschaltung in jeder der obigen WTA-Schaltungen erklärt;
Fig. 6(a) und 6(b) Graphen, die jeweils ein Problem erklären, das durch die obige herkömmliche Basisschaltung verursacht wird, und einen Betrieb einer Rückkopplungsstrom-Erzeugungsschaltung detaillieren, die befähigt ist, das Problem zu beseitigen; und
Fig. 7 ein elektrisches Schaltungsdiagramm einer weiteren WTA- Schaltung nach dem Stand der Technik.

Beschreibung der Ausführungsformen

(Erste Ausführungsform)

Unter Bezugnahme auf Fig. 1 wird die folgende Beschreibung ein Ausführungsbeispiel der vorliegenden Erfindung beschreiben.
Fig. 1 ist ein elektrisches Schaltungsdiagramm einer Winner- take-all-(WTA-)Schaltung 21 in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung. Die j-Kanal (j = 1, 2, ..., n)-WTA-Schaltung 21 schließt Basisschaltungen C1-Cn ein, die jeweils eine analoge Eingangsspannung Vij empfangen, die in ihre jeweiligen Kanäle eingeht.
Genauer umfasst die Basisschaltung C1 eine Erfassungseinheit 31 und eine Rückkopplungsstrom-Erzeugungsschaltung 32: Die erstere schließt fünf Feldeffekttransistoren Q1-Q5 ein, die jeweils aus einem MOS ausgeführt sind, und die letztere schließt vier Feldeffekttransistoren Q6-Q9 ein, die jeweils aus einem MOS ausgeführt sind. In der ersteren geht eine Eingangsspannung Vi1 in den Gate-Anschluss des N-MOS-Transistors Q1 ein. Der Drain-Anschluss desselben ist sowohl mit den Drain- als auch mit den Gate-Anschlüssen des P-MOS-Transistors verbunden.
Der Source-Anschluss des Transistors Q2 ist mit einer Energiequellenleitung 22 (erste Energiequellenleitung) eines hohen Pegels Vdd verbunden. Der P-MOS-Transistor Q3 ist bereitgestellt, zusammen mit dem Transistor Q2 eine Stromspiegelschaltung zu bilden. Die Gate-Anschlüsse der Transistoren Q3 und Q2 sind mit dem Drain-Anschluss des Transistors Q1 verbunden. Der Source-Anschluss des Transistors Q3 ist mit der Energiequellenleitung 22 verbunden, während der Drain-Anschluss desselben mit dem Drain-Anschluss des N-MOS-Transistors Q4 verbunden ist.
Eine konstante Spannung Vb2 ist an den Gate-Anschluss des Transistors Q4 angelegt, und der Source-Anschluss ist mit der anderen Energiequellenleitung 23 (zweite Energiequellenleitung) eines Massepegels verbunden. Eine Ausgangsspannung Vol läuft von einem Verbindungspunkt 24 der Transistoren Q3 und Q4 in Abhängigkeit von der Ausgangsimpedanz der Transistoren Q3 und Q4. Der Source-Anschluss des Transistors Q1 ist mit dem Drain-Anschluss des N-MOS-Transistors Q5 verbunden. Der Source-Anschluss des Transistors Q5 ist mit der Energiequellenleitung 23 verbunden, und eine konstante Spannung Vb1 ist an den Gate-Anschluss desselben angelegt.
Die Ausgangsspannung Vol von dem Verbindungspunkt 24 geht in den Gate-Anschluss des N-MOS-Transistors Q7 in der Rückkoppelungsstrom-Erzeugungsschaltung 32 ein. Der Source-Anschluss des Transistors Q7 ist mit der Energiequellenleitung 23 über den N-MOS-Transistor Q6 verbunden. Eine konstante Spannung Vb3 ist an den Gate-Anschluss des Transistors Q6 angelegt. Somit wird ein Vorspannstrom I6, der durch den Transistor Q6 fließt, durch die konstante Spannung Vb3 geregelt und verbleibt auf einem konstanten Pegel.
Der Drain-Anschluss des Transistors Q7 ist mit der Energiequellenleitung 22 über den P-MOS-Transistor Q8 verbunden. Der Transistor Q9 ist bereitgestellt, um eine Stromspiegelschaltung zusammen mit dem Transistor Q8 zu bilden. Der Transistor Q9 koppelt einen Strom proportional zu einem, der durch den Transistor Q7 fließt, als einen Rückkopplungsstrom IF zu dem Verbindungspunkt 25 der Transistoren Q1 und Q5 zurück.
Die Basisschaltungen C2-Cn sind von dem gleichen Aufbau wie die Basisschaltung C1. Verbindungspunkte 25 in sämtlichen Basisschaltungen C1-Cn sind über eine Verbindungsleitung CM1 verbunden und werden auf dem gleichen Potenzial gehalten. In gleicher Weise sind Verbindungspunkte 26 der Transistoren Q6 und Q7 in sämtlichen der Basisschaltungen C1-Cn über eine Verbindungsleitung CM2 verbunden und werden auf dem gleichen Potenzial gehalten.
Neben Basisschaltungen C1-Cn und n Eingangskanälen schließt die WTA-Schaltung 21 der vorliegenden Ausführungsform einen N-MOS-Transistor Q10 ein, der als ein gemeinsamer Transistor für sämtliche der Basisschaltungen C1-Cn dient, um jedem Transistor Q6 einen Vorspannstrom I6 zuzuführen. Die Gate- und Drain-Anschlüsse des Transistors Q10 sind mit der Energiequellenleitung 22 eines hohen Pegels Vdd verbunden, während der Source-Anschluss desselben mit dem Drain-Anschluss jedes Transistors Q6, nämlich der Verbindungsleitung CM2, verbunden ist. Es sei darauf hingewiesen, dass sämtliche der Transistoren Q1- Q10 in dem Sättigungsbereich arbeiten.
Für ein weiteres Verständnis der oben aufgebauten Eingangserfassungsschaltung 21 wird der Betrieb der Erfassungsschaltung 31 unten stehend erklärt werden. Der Vorspannstrom 15, der durch jeden Transistor Q5 fließt, wird durch eine konstante Spannung Vb1 geregelt, wie zuvor erwähnt. Auch sind die Transistoren Q5 parallel über die Verbindungsleitung CM1 verbunden. Somit lässt der Transistor Q1 das Durchfließen eines Stroms I1 oder eines Stroms, der durch ein Gleichgewicht zwischen der Eingangsspannung Vij und der Source-Spannung des Transistors Q1 definiert ist, zu. Die Source-Spannung des Transistors Q1 entspricht den Rückkopplungsströmen IF von sämtlichen der Transistoren Q9 und eine Gesamtheit der Ströme I5, die durch ihre jeweiligen Transistoren Q5 fließen (n·I5).
Dementsprechend tritt eine Ausgangsspannung Voj, die eine Spannung ist, die durch ein Gleichgewicht zwischen der Impedanz des Transistors Q3, durch welchen der Strom I3 fließt, und der Impedanz des Transistors Q4, in welchem der Strom I4, der durch die konstante Spannung Vb2 geregelt wird, fließt, definiert ist, aus dem Verbindungspunkt 24 heraus und geht in den Gate-Anschluss des Transistors Q7 ein. Dann nimmt der Transistor Q7 einen Strom I7 von dem Transistor Q8 auf. Der Strom I7 ist ein Strom, der durch ein Gleichgewicht zwischen der Ausgangsspannung Voj, die in den Transistor Q7 eingeht, und der Source-Spannung des Transistors Q7 definiert ist. Die Source-Spannung des Transistors Q7 ist durch die Gesamtheit der Ströme I6 (n·I6) definiert, die durch die Vorspann- Spannung Vb3 in sämtlichen der Transistoren Q6, die parallel verbunden sind, geregelt werden. Folglich koppelt der Transistor Q7 den Strom I7 zu dem Verbindungspunkt 25 als den Rückkopplungsstrom TF über den Transistor Q9 zurück.
D. h., wie in Fig. 5 gezeigt, dass der Pegel der Ausgangsspannung Voj niedrig ist, gleich oder niedriger als Vdd/3, wenn der Strom I1 gleich oder niedriger als ein Strom Ia ist; die Ausgangsspannung Voj in einem Bereich zwischen Vdd/3 und 2·Vdd/3 ausschließlich variiert, wenn der Strom I1 höher als der Strom Ia und niedriger als ein Strom Ib ist; und der Pegel der Ausgangsspannung Voj hoch, gleich oder höher als 2·Vdd/3 ist, wenn der Strom I1 gleich oder höher als der Strom Ib ist.
Hier werden die Ströme Ia und Ib jeweils ausgedrückt als:
R(2, 3)·I4 - ΔIa, und r(2, 3)·I4 + ΔIb
wobei I4 ein Probenvorspannstrom ist, der durch die Konstantspannung Vb2 geregelt wird und durch den Transistor Q4 fließt, und r(2, 3) das Verhältnis der Gate-Breite-zu-Länge-Verhältnisse der Transistoren Q2 und Q3 ist.
Wie zuvor erklärt, erzeugt, wenn die Ausgangsspannung Voj höher als eine Gesamtheit der Spannung der Verbindungsleitung CM2 und der Konduktanzschwellenspannung Vth für den MOSFET wird, die Rückkopplungsstrom-Erzeugungsschaltung 32 einen größeren Rückkopplungsstrom, der zu dem Verbindungspunkt 25 positiv rückzukoppeln ist. Deswegen leitet, je höher die Ausgangsspannung Voj ist, desto weniger der Transistor Q1 den Strom I1, oder desto weniger leitet der Transistor Q3 den Strom I3. Auf der anderen Seite schaltet der Transistor Q7 ab, wenn die Ausgangsspannung Voj unter den obigen Gesamtwert fällt. Dann wird der Vorspannstrom I6, der durch den Transistor Q6 fließt, von dem Transistor Q10 zugeführt.
Da der obige Betrieb in sämtlichen der Basisschaltungen aufeinander folgend in der Reihenfolge einer Kleinheit der Eingangsspannungen Vij's, die in ihre jeweiligen Basisschaltungen eingehen, durchgeführt wird, verschiebt sich der Strom I1 in jeder Basisschaltung auf die Seite eines niedrigen Pegels nacheinander, und schließlich gibt, wenn ein einzelner Strom I1 den Strom Ib überschreitet, die Basisschaltung, die diesen bestimmten Strom I1 erzeugt, alleine eine Ausgangsspannung Voj eines hohen Pegels folglich aus, wodurch es der WTA-Schaltung 21 ermöglicht wird, den Kanal zu beurteilen, der eine Eingangsspannung empfängt, die den größten Wert aufweist.
In der vorliegenden Ausführungsform dient der einzelne Transistor Q10 als ein gemeinsamer Transistor für die Basisschaltungen C1-Cn zum Zuführen des Vorspannstroms I6 zu jedem Transistor Q6. Somit fließt von sämtlichen der Vorspannströme n·I6 der Strom I10 durch den Transistor Q10, sei es dass sämtliche der n Kanäle zunehmen oder abnehmen. Auch wird der Rückkopplungsstrom IF durch eine Gleichung (4) unten stehend ausgedrückt, die sich aus der Gleichung (2) oben ergibt:
IF = r(9, 8)·n·I6·{k/(k + r(10, 7)} (4)
wobei k die Anzahl von Kanälen ist, die Eingangsspannungen empfangen, die den größten Wert und geringfügig kleinere (im Wesentlichen auf demselben Pegel) aufweisen, r(9, 8) das Verhältnis der Gate-Breite-zu-Länge-Verhältnisse der Transistoren Q9 und Q8 ist, die die Stromspiegelschaltung bilden, und r(10, 7) das Verhältnis der Gate-Breite-zu-Länge-Verhältnisse der Transistoren q10 und Q7 ist.
Somit muss, wie in der Gleichung (3) oben gezeigt, um immer einen ausreichenden Rückkopplungsstrom IF sicherzustellen, die Beziehung IF > IFa erfüllt werden, wobei IFa ein Strom ist, der erforderlich ist, um den Vorspannstrom 15 (n-k) Kanälen zuzuführen, die Ausgangsspannungen Voj's eines niedrigen Pegels ausgeben. Jedoch ist aus Gleichung (3) oben zu verstehen, dass der Rückkopplungsstrom IFa eine Funktion ist, die abnimmt, wenn die k Kanäle zunehmen. Wohingegen aus Gleichung (4) oben zu verstehen ist, dass der Rückkopplungsstrom IF eine Funktion ist, die zunimmt, wenn die k Kanäle zunehmen. Dies bedeutet, dass die Beziehung IF > IFa erfüllt sein muss, wenn k = 2.
Ein Substituieren von k = 2 in Gleichung (4) oben ergibt:
R(9, 8)·n·I6·{2/(2 + r(10, 7))} > (n - 2]·I5 (5)
Somit ist, wenn
R(9, 8)·I6{2/(2 + r(10, 7))} > I5 (6)
erfüllt ist, Gleichung (5) oben für n ≥ 2 erfüllt, und somit ist IF > IFa erfüllt.
Deswegen kann ein ausreichender Rückkopplungsstrom IF durch ein jeweiliges Einstellen der Parameter I5, I6, r(8, 9) und r(10, 7) auf adäquate Werte derart, dass die Gleichung (6) erfüllt wird, sichergestellt werden. Folglich wird der Beurteilungsbereich, wie in Fig. 6(b) gezeigt, verschoben, wodurch es ermöglicht wird, die Konkurrenzauflösung zu verbessern.
Um spezifischer zu sein, sei I5 : I6 = 2 : 1 und r(9, 8) = 4, dann wird r(10, 7) < 2 von der Gleichung (6) oben erhalten. Somit sind die Transistoren Q1 bis Q10 und eine Konstantspannungsquelle, die die konstanten Spannungen Vb1, Vb2 und Vb3 erzeugt, in einer derartigen Weise ausgelegt, sämtliche oben spezifizierten Bedingungen zu erfüllen.
Wie erklärt worden ist, wird der Nebenschluss-Transistor Q10 als der einzelne gemeinsame Transistor zum Zuführen des Vorspannstroms I6 zu dem Transistor Q6 in jeder Basisschaltung Cj bereitgestellt. Zusätzlich sind die Transistoren Q1 bis Q10 ausgelegt, die oben spezifizierten Bedingungen zu erfüllen. Somit wird in der vorliegenden Ausführungsform der Strom 16, von welchem der Rückkopplungsstrom IF erzeugt wird, in einem ausreichenden Betrag zugeführt, um den Strom I5 in einen Betrag derart sicherzustellen, der notwendig ist, die Referenzspannung für den ersten Transistor Q1 zu erzeugen.
Somit kann, auch wenn weniger k Kanäle vorhanden sind, die die Eingangsspannungen empfangen, die den größten Wert und geringfügig kleinere aufweisen, der Rückkopplungsstrom IF derart, dass der Beurteilungsbereich verschoben werden kann, in einer ausreichenden Weise sichergestellt werden, wodurch die Konkurrenzauflösung verbessert wird. Außerdem erfordert der Transistor Q10 keine Modifikation, auch wenn sämtliche der n Kanäle zunehmen oder abnehmen. Aus diesem Grund kann der Transistor Q10 durch die vorhandenen Auslegungsregeln darüber hinaus dazu verwendet werden, eine verbesserte allgemeine Vielseitigkeit bereitzustellen.
Die Basisschaltungen können in jedem Eingangskanal j kaskadiert werden, so das ein Ausgang von der Basisschaltung in der ersten Stufe in einen in der zweiten Stufe eingeht, und ein Ausgang von dem einen in der zweiten Stufe in den einen in der dritten Stufe eingeht, und so weiter. Gemäß dieses Aufbaus wird die Verstärkung eines kleinen Signals um einen Faktor der Potenz der Anzahl der Stufen erhöht, wodurch die Konkurrenzauflösung verbessert wird. Beispielsweise wird, wenn jede Basisschaltung drei Stufen aufweist und eine Verstärkung pro Stufe A ist, dann die Verstärkung für das kleine Signal um einen Faktor von A³ erhöht.
Übrigens könnte in der obigen WTA-Schaltung 21 der Ausgang von der Basisschaltung Cj das Ergebnis einer Größenerfassung der Eingangsspannungen Vi1-Vin unter spezifizierten Bedingungen nicht korrekt wiedergeben. Um genauer zu sein, sollten, wenn eine Vielzahl von Kanälen vorhanden ist, die den größten Wert und geringfügig kleinere aufweisen, sämtliche Ausgänge in Abhängigkeit derartiger Eingänge auf dem hohen Pegel sein. In der Praxis fallen jedoch, wenn die k Kanäle, die derartige Spannungseingänge empfangen, zunehmen, die Ausgangsspannungen allmählich von dem hohen Pegel von beispielsweise 3 V, und ein Kaskadieren der Basisschaltungen C1-Cn, wie zuvor erwähnt, löst dieses Problem nicht.

(Zweite Ausführungsform)

Unter Bezugnahme auf Fig. 2 wird die folgende Beschreibung ein weiteres Ausführungsbeispiel der vorliegenden Erfindung beschreiben.
Fig. 2 ist ein elektrisches Schaltungsdiagramm einer Winner- take-all-(WTA-)Schaltung 41, die das Problem lösen kann, das das Gegenstück der ersten Ausführungsform nicht lösen kann. In der Zeichnung sind gleiche Komponenten mit gleichen Bezugszeichen bezüglich Fig. 1 gekennzeichnet, und die Beschreibung dieser Komponenten wird zur Erleichterung der Erklärung nicht wiederholt.
Die vorliegende Ausführungsform ist dadurch gekennzeichnet, dass eine Diskriminierungsschaltung Dj in einer Stufe bereitgestellt ist, die jeder Basisschaltung Cj folgt. Obwohl es unten stehend beschrieben werden wird, beurteilt jede Diskriminierungsschaltung Dj, ob die Ausgangsspannung Voj von ihrer jeweiligen Basisschaltung Cj höher oder niedriger als ein gemeinsamer vorbestimmter Pegel ist, und sie gibt eine Ausgangsspannung Vaj eines hohen Pegels oder eines niedrigen Pegels auf der Grundlage der Beurteilung aus.
Jede Diskriminierungsschaltung Dj schließt Transistoren Q11 bis Q15 ein, die von dem gleichen Aufbau wie die Erfassungsschaltung 31 ist, die die Transistoren Q1 bis Q5 umfasst. Eine Ausgangsspannung Voj von der Basisschaltung Vj in der vorangehenden Stufe geht in den Gate-Anschluss des Transistors Q11 ein. Die Ausgangsspannung Vaj, die das Beurteilungsergebnis darstellt, geht aus einem Verbindungspunkt 44 der Transistoren Q13 und Q14 aus.
Verbindungspunkte 45 der Transistoren Q11 und Q15 in sämtlichen der Diskriminierungsschaltungen Dj sind über die Verbindungsleitung CM11 verbunden. Die Probenspannung, die in der ersten Ausführungsform bezeichnet ist, wird jedem Transistor Q11 zugeführt. Eine konstante Spannung Vb11 wird an den Gate- Anschluss des Transistors Q15 angelegt, und ein Vorspannstrom I15, der durch den Transistor Q15 fließt, wird durch die konstante Spannung Vb11 geregelt. In gleicher Weise wird eine konstante Spannung Vb12 an den Gate-Anschluss des Transistors Q14 angelegt, und ein Vorspannstrom I14, der durch den Transistor Q14 fließt, wird durch die konstante Spannung Vb12 geregelt.
Somit kann die Diskriminierungsschaltung Dj als die WTA- Schaltung 21 erklärt werden, der die Rückkopplungsstrom- Erzeugungsschaltung 32 in der Basisschaltung Cj fehlt, mit anderen Worten, eine WTA-Schaltung, die einen Rückkopplungsbetrieb nicht durchführt.
Es sei angenommen, dass in der oben aufgebauten WTA-Schaltung 41 die k Kanäle, die Eingangsspannungen empfangen, die den größten Wert und geringfügig kleinere aufweisen, jeweils Ausgangsspannungen Vo's ausgeben, und die anderen (n-k) Kanäle Eingangsspannungen empfangen und Ausgangsspannungen in dem niedrigen Pegel von 0 V ausgeben. Dann ist, gemäß dem Erhaltungsgesetz des Stroms eine Gesamtheit der Ströme I6, n·I6, die in jeden Transistor Q6 von der Verbindungsleitung CM2 fließen, gleich einer Summe des Stroms I10, der in die Verbindungsleitung CM2 von dem Transistor Q10 und einer Gesamtheit des Stroms I7, der von jedem Transistor Q7 fließt, was ausgedrückt wird als:
n·I6 = Kr·(Vdd - Vcm2 - Vth1)² + k·Kf·(Vo - Vcm2 - Vth1)² = r(10, 7)·Kf·(Vdd - Vcm2 - Vth1)² + k·Kf·(Vo - Vcm2 - Vth1)² (7)
wobei Kr und Kf konstante Zahlen sind, die durch die Formen der Transistoren Q10 bzw. Q7 bestimmt sind, und Kr = r(10, 7)·Kf; Vcm2 die Spannung der. Verbindungsleitung CM2 ist; Vth1 eine Gate-Source-Konduktanzspannung für die Transistoren Q10 und Q7 ist.
Auf der anderen Seite ist ein Wert, der durch ein Multiplizieren des Ausdrucks, der die Gesamtheit der Ströme 17 in Gleichung (7) oben darstellt, mit dem Verhältnis der Gate-Breitezu-Länge-Verhältnisse der Transistoren Q9 und Q8, r(9, 8) gefunden wird, im Wesentlichen gleich dem Rückkopplungsstrom I- Fa, der durch die Gleichung (3) oben ausgedrückt wird. Somit wird ein derartiger Wert gefunden durch:
r(9, 8)·k·Kf·(Vo - Vcm2 - Vth1)² = z(n - k)·I5 (8)
Deswegen ergeben die Gleichungen (7) und (8):
r(9, 8)·{n·I6 - r(10, 7)·Kf·(Vdd - Vcm2 - Vth1)²} = (n - k)·I5
n·I6 - r(10, 7)·Kf·(Vdd - Vcm2 - Vth1)² = (n - k)·I5/r(9, 8)
somit
Vcm2 + Vth1 = Vdd - {(n·I6 - (n - k)·I5/r(9, 8)/(r(10, 7)·Kf)}1/2. (9)
Weiter wird Gleichung (8) neu geschrieben als:
Vo - Vcm2 - Vth1 = {(n - k)·I5/(r(9, 8)k·Kf)}1/2. (10)
Somit ergeben die Gleichungen (9) und (10) die Gleichung (11) unten, welche Vo ergibt:
Vo = Vdd + {(n - k)·I5/(r(9, 8)·k·Kf)}1/2 - {(n·I6 - (n - k)·I5/r(9, 8)/(r(10, 7)·Kf)}1/2. (11)
Deswegen sind die zweiten und dritten Ausdrücke in Gleichung (11) oben monoton abnehmende Funktionen proportional zu einer Zunahme der k Kanäle, die die Eingangsspannungen empfangen, die den größten Wert und geringfügig kleinere aufweisen. Somit ist zu verstehen, dass die Ausgangsspannung Voj von jeder Basisschaltung Cj abnimmt, wenn die k Kanäle, die die Eingangsspannungen empfangen, die den größten Wert und geringfügig kleinere aufweisen, zunehmen.
Im Gegensatz dazu müssen die folgenden Bedingungen erfüllt sein, um es jeder Diskriminierungsschaltung Dj zu ermöglichen, eine Vaj eines hohen Pegels auszugeben: eine Eingangsspannung Vi in den Transistor Q10 muss gleich oder größer sein als diejenige, die es dem Transistor Q11 ermöglicht, das Durchfließen eines Stroms I11 derart zuzulassen, dass dieser die Ausgangsspannung Vaj an den Verbindungspunkt 44 größer als 2·Vdd/3 macht, was in Fig. 5 gezeigt ist.
Auf der anderen Seite wird, unter Bezugnahme auf Gleichung (1) oben, der Strom I11, der durch den Transistor Q11 fließt, ausgedrückt aus:
I11 = K1·(Vi - Vcm11 - Vthn)² (12)
wobei K1 eine konstante Zahl ist, die durch die Form des Transistors Q11 bestimmt wird, Vi die Eingangsspannung von der Basisschaltung Cj in der vorhergehenden Stufe ist, Vcm11 die Spannung der Verbindungsleitung CM11 ist und Vthn die Gate- Source-Konduktanzschwellenspannung für den Transistor Q11 ist.
Auch wird der Vorspannstrom I15, der durch den Transistor Q15 fließt, ausgedrückt als:
I15 = r(5, 1)·K1·(Vb11 - Vthn)² (13)
wobei r(5, 1) das Verhältnis der Gate-Breite-zu-Länge- Verhältnisse der Transistoren Q15 und Q11 ist, Vb11 die konstante Spannung ist, die an den Gate-Anschluss des Transistors Q15 angelegt ist, und Vthn die Gate-Source- Konduktanzschwellenspannung für den Transistor Q15 ist.
Um es dem Transistor Q15, der das Durchfließen des Vorspannstroms I15 zulässt, zu ermöglichen, in dem Sättigungsbereich zu arbeiten, muss die Gleichung (14) unten, die aus der Gleichung (13) oben abgeleitet ist, erfüllt sein:
Vcm11 ≥ Vb11 - Vthn = {I15/(r(5, 1)·K1)}1/2 (14)
Somit ergeben die Gleichungen (12) und (14):
Vi = (I11/K1)1/2 + Vcm11 + Vthn ≥ (I11/K1)1/2 + (I15/(r(5, 1)·K1)}1/2 + Vthn (15)
Die Bedingung, es jeder Diskriminierungsschaltung Dj zu ermöglichen, eine Ausgangsspannung Vaj eines hohen Pegels auszugeben, wird, wie in Fig. 5 gezeigt, ausgedrückt als: I11 ≥ r(2, 3)·I14 + ΔIb. Somit wird aus den obigen Gleichungen eine Bedingung, die wie unten ausgedrückt ist, aufgestellt:
Vi ≥ {(r(2, 3)·I14 + ΔIb)/K1}1/2 + {I15/(r(5, 1)·K1)}1/2 + Vthn (16)
wobei r(2, 3) das Verhältnis der Gate-Breite-zu-Länge- Verhältnisse der Transistoren Q12 und Q13 ist, I14 ein Vorspannstrom ist, der durch die konstante Spannung Vb12 bestimmt wird und durch den Transistor Q14 fließt.
Somit kann, wenn die k Kanäle, die Eingangsspannungen empfangen, die den größten Wert und geringfügig kleinere aufweisen, zunehmen, und der Pegel der Ausgangsspannung Voj von der Basisschaltung Cj in der vorangehenden Stufe abnimmt, die Diskriminierungsschaltung Dj eine Ausgangsspannung Vaj eines hohen Pegels nur ausgeben, wenn die Ausgangsspannung Voj oder eine Eingangsspannung Vi, nämlich die Gleichung (16) oben erfüllt.
Um genauer zu sein, sei Vdd = 3V, Vthn = 0,7V, I5 : I4 : I6 = 2 : 2 : 1, r(2, 3) = 1, R(5, 1) = 1, r(9, 8) = 4, I6/Kf = 1/20, I5/K1 = 1/10 und ΔIb/K1 = 1/80, dann wird die Ausgangsspannung Voj unter Verwendung der Gleichung (11) oben gefunden zu:
Voj = 3 + {(n - k)·2/(4·20·k)}1/2 - {(n/20 - (n - k)·2/(4·20))/r(10, 7)}1/2 = 3 + {(n - k)/40·k)}1/2 - {(n + k)/(40·r(10, 7))}1/2.
Weiter sei r(10, 7) = 1/2, um eine Bedingung zu erfüllen, die durch das Substituieren der obigen Parameter in Gleichung (6) oben gefunden wird: r(10, 7) < 2, dann ist:
Voj = 3 + {(n - k)/(40·k)}1/2 - {(n + k)/20}1/2.
Deswegen wird, mit n = 64 gegeben (wobei n die Anzahl sämtlicher Kanäle darstellt), dann die Ausgangsspannung Voj gefunden wie folgt:
Voj = 3 + {(64 - k)/(40·k)}1/2 - {(64 + k)/20}1/2.
Die Ausgangsspannungen Voj von jeder Basisschaltung Cj sind, wenn die k Kanäle variiert werden, die eine Eingangsspannung empfangen, die den größten Wert und geringfügig kleinere aufweist, in einer Tabelle 1 unten stehend offenbart. TABELLE 1
Hier wird der kleinste Wert von Vi, der es jeder Diskriminierungsschaltung Dj ermöglicht, eine Ausgangsspannung Vaj eines hohen Pegels auszugeben, durch ein Substituieren der obigen Parameter in Gleichung (16) oben gefunden, somit ist:
Vi ≥ (1/10 + 1/80)1/2 + (1/10)1/2 + 0,7 = 0,335 + 0,316 + 0,7 = 1,351(V).
Deswegen deckt die Tabelle 1 auf, dass mit den oben spezifizierten Parametern die Ausgangsspannungen Vaj's in Abhängigkeit von den Eingangsspannungen, die die größten Werte und geringfügig kleinere aufweisen, in dem hohen Pegel aufrechterhalten werden können, wenn k, das die Anzahl der Kanäle darstellt, die die Eingangsspannungen empfangen, die den größten Wert und geringfügig kleinere aufweisen, nicht größer als 13 ist. Es ist bekannt, dass in einem Fall einer WTA-Beurteilung in einer Bildverarbeitung k = 10, wenn n = 64. Somit kann jede Basisschaltung Cj das Beurteilungsergebnis auf eine präzise Weise ausgeben, indem die Parameter in einer derartigen Weise eingestellt werden, es den Diskriminierungsschaltungen Dj's zu ermöglichen, in den erwarteten k Kanälen von den n Kanälen Ausgangsspannungen Vaj's eines hohen Pegels einzeln auszugeben.
Wie in der ersten Ausführungsform erklärt worden ist, nimmt, auch wenn die Basisschaltungen Cj's in jedem Eingangskanal j kaskadiert werden, die Ausgangsspannung Vo ab, wenn die k Kanäle, die die Eingangsspannungen empfangen, die den größten Wert und geringfügig kleinere aufweisen, zunehmen, und fällt unter den hohen Pegel von 2·Vdd/3, oder 2 V, und nimmt einen Zwischenwert zwischen den hohen und niedrigen Pegeln an. Im Gegensatz dazu kann die WTA-Schaltung 41 der vorliegenden Ausführungsform ein derartiges Problem auf die oben beschriebene Weise lösen.
Zusätzlich können, wenn die Basisschaltungen Cj's kaskadiert werden, so viel wie vier Transistoren (die Transistoren Q6 bis Q9), multipliziert mit n, das die Anzahl sämtlicher Kanäle darstellt, plus der Transistor Q10, d. h. 4n + 1 pro Stufe in der zweiten Ausführungsform verglichen mit der ersten Ausführungsform weggelassen werden. Folglich kann nicht nur der Schaltungsaufbau vereinfacht werden, sondern es kann auch die Leistungsaufnahme verringert werden.

(Dritte Ausführungsform)

Unter Bezugnahme auf Fig. 3 wird die folgende Beschreibung noch ein weiteres Ausführungsbeispiel der vorliegenden Erfindung beschreiben:
Fig. 3 ist ein elektrisches Schaltungsdiagramm einer Winner- take-all-(WTA-)Schaltung 51 der vorliegenden Erfindung. Die WTA-Schaltung 51 ist von dem gleichen Aufbau wie das Gegenstück der zweiten Ausführungsform, außer dass die Polarität sämtlicher Transistoren umgekehrt ist.
Um genauer zu sein, sind die Transistoren Q1, Q4, Q5, Q6, Q7, Q10, Q11, Q14, Q15 aus N-MOSFETs in der zweiten Ausführungsform ausgeführt, aber dieselben sind hier aus P-MOSFETs ausgeführt. In gleicher Weise sind die Transistoren Q2, Q3, Q8, Q9, Q12 und Q13 aus P-MOSFETs in der zweiten Ausführungsform ausgeführt, aber die gleichen sind hier aus N-MOSFETs ausgeführt. Somit sind die Komponenten, die jenen in dem Gegenstück in der zweiten Ausführungsform entsprechen, mit den gleichen Bezugszeichen gekennzeichnet, wobei ein kleiner Buchstabe a an dem Ende angebracht ist und identische Komponenten mit den gleichen Bezugszeichen gekennzeichnet sind.
Somit arbeiten die Transistoren Q1a bis Q15a in einer Weise, die umgekehrt zu den Transistoren Q1 bis Q15 in der zweiten Ausführungsform ist, in Abhängigkeit ihrer jeweiligen Eingangsspannungen Vij's, und ein Kanal, dessen Eingangsspannung Vij den kleinsten Wert aufweist, gibt die Ausgangsspannung Vaj eines niedrigen Pegels gleich oder niedriger als Vdd/3 aus. Deswegen kann ein Modifizieren der Leitungsrichtung der Transistoren Q1 bis Q15 und ein Variieren der konstanten Spannungen Vb1, Vb2, Vb3, Vb11 und Vb12 in der WTA-Schaltung 41 einen weiteren Typ einer WTA-Schaltung ausbilden, die befähigt ist, den Kanal zu beurteilen, der eine Eingangsspannung empfängt, die den kleinsten Wert aufweist.

Claims

1. Winner-take-all-Schaltung zum Beurteilen, welche Eingangsspannung den größten oder kleinsten Wert unter einer Vielzahl von Eingangsspannungen (Vin) aufweist, umfassend:

(1) eine Vielzahl von Erfassungseinheiten (31), wobei jede einschließt:

(a) einen ersten Transistor (Q1) zum Leiten eines Stroms in einem Betrag, der durch ein Gleichgewicht zwischen einer Eingangsspannung (Vin) und einer Referenzspannung definiert ist,

(b) einen zweiten Transistor (Q2), der zwischen dem ersten Transistor (Q1) und einer ersten Energiequellenleitung (22) angeordnet ist,

(c) einen dritten Transistor (Q3), der mit der ersten Energiequellenleitung (22) verbunden ist, um ein Paar mit dem zweiten Transistor (Q2) auszubilden, um eine Stromspiegelschaltung zu bilden,

(d) einen vierten Transistors (Q4), der zwischen dem dritten Transistor und einer zweiten Energiequellenleitung (23) angeordnet ist, um einen vorbestimmten Betrag eines Stroms zu leiten, und

(e) einen fünften Transistors (Q5), der zwischen dem ersten Transistor (Q1) und der zweiten Energiequellenleitung (23) angeordnet ist, um einen vorbestimmten Betrag eines Stroms zu leiten,

wobei jede Erfassungseinheit (31) eine Spannung, die ein Ergebnis einer Größenerfassung unter den Eingangsspannungen (Vin) darstellt, von einem Verbindungspunkt der dritten und vierten Transistoren (Q3, Q4) ausgibt, wobei die Vielzahl der Erfassungseinheiten (31) parallel verbunden sind, um Verbindungspunkte der ersten und fünften Transistoren (Q1, Q5) in sämtlichen der Erfassungseinheiten (31) auf dem gleichen Potenzial zu halten,

(2) eine Vielzahl von Rückkopplungsstrom- Erzeugungsschaltungen (32), wobei die Anzahl der Rückkopplungsstrom-Erzeugungsschaltungen (32) die gleiche wie die Anzahl der Erfassungseinheiten (31) ist, wobei jede Rückkopplungsstrom-Erzeugungsschaltung (32) einschließt

(f) einen sechsten Transistor (Q6), der mit der zweiten Energiequellenleitung (23) verbunden ist, um einen vorbestimmten Betrag eines Stroms zuleiten;

(g) einen siebten Transistor (Q7), der mit dem sechsten Transistor (Q6) verbunden ist, um einen Strom in einem Betrag zu leiten, der durch ein Gleichgewicht zwischen einer Anschlussspannung des sechsten Transistors (Q6)und einer Ausgangsspannung von der Erfassungseinheit (31) definiert ist;

(h) einen achten Transistor (Q8), der zwischen dem siebten Transistors (Q7) und der ersten Energiequellenleitung (22) angeordnet ist; und

(i) einen neunten Transistor (Q9), der mit der ersten Energiequellenleitung (22) verbunden ist, um ein Paar mit dem achten Transistor (Q8) auszubilden, um eine Stromspiegelschaltung zu bilden und um einen Rückkopplungsstrom zu dem Verbindungspunkt zwischen den ersten und fünften Transistoren (Q1, Q5) zuzuführen, um die Referenzspannung zu variieren;

dadurch gekennzeichnet, dass die Schaltung weiter umfasst:

(3) einen zehnten Transistor (Q10), der als ein gemeinsamer Transistor dient, der zwischen der ersten Energiequellenleitung (22) und dem sechsten Transistor (Q6) angeordnet ist, um jedem sechsten Transistor (Q6) einen Biasstrom, der durch eine Anschlussspannung jedes sechsten Transistors (Q6) definiert ist, zuzuführen,

und darin, dass I5, I6, r(9, 8) und r(10, 7) jeweils auf spezifische Werte eingestellt sind, um die folgende Gleichung zu erfüllen:

r(9, 8)·I6·{2/(2 + r(10, 7)} > I5, wobei

r(9, 8) das Verhältnis der Gate-Breite-zu-Länge-Verhältnisse der neunten und achten Transistoren (Q9, Q8) ist, r(10, 7) das Verhältnis der Gate-Breite-zu-Länge- Verhältnisse der zehnten und siebten Transistoren (Q10, Q7) ist, und I5 und I6 Ströme sind, die jeweils durch die fünften und sechsten Transistoren (Q5, Q6) fließen.

2. Winner-take-all-Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass sämtliche der ersten bis zehnten Transistoren (Q1-Q10) in einem Sättigungsbereich arbeiten.

3. Winner-take-all-Schaltung nach Anspruch 1, weiter umfassend Diskriminierungsschaltungen (Dj), wobei die Anzahl einer Diskriminierung in Anpassschaltungen (Dj) die gleiche ist wie die Anzahl von Erfassungseinheiten (31), wobei jede Diskriminierungsschaltung (Dj) eine Beurteilungsschaltung ist, um eine Ausgangsspannung von jeder Erfassungseinheit (31) einzeln zu empfangen, und um die Ausgangsspannung nach einer Beurteilung eines Pegels davon auszugeben, wobei die Diskriminierungsschaltung (Dj) vom gleichen Aufbau wie jede Erfassungseinheit (31) ist, die fünf Transistoren (Q11-Q15) einschließt, die jeweils äquivalent zu den ersten bis fünften Transistoren (Q1-Q5) sind.

4. Winner-take-all-Schaltung nach Anspruch 3, dadurch gekennzeichnet, dass die ersten, vierten, fünften, sechsten, siebten und zehnten Transistoren (Q1, Q4, Q5, Q6, Q7, Q10) N-MOS-Feldeffekttransistoren sind, und dass die zweiten, dritten, achten und neunten Transistoren (Q2, Q3, Q8, Q9) P-MOS-Feldeffekttransistoren sind.

5. Winner-take-all-Schaltung nach Anspruch 3, dadurch gekennzeichnet, dass die ersten, vierten, fünften, sechsten, siebten und zehnten Transistoren (Q1, Q4, Q5, Q6, Q7, Q10) P-MOS-Feldeffekttransistoren sind, und dass die zweiten, dritten, achten und neunten Transistoren (Q2, Q3, Q8, Q9) N-MOS-Feldeffekttransistoren sind.

6. Winner-take-all-Schaltung nach Anspruch 3, dadurch gekennzeichnet, dass sämtliche der ersten bis zehnten Transistoren (Q1-Q10) in einem Sättigungsbereich arbeiten.