DE69607701T2 - Vorrichtung zur seriellen Übertragung von asynchronen Daten mit Flanken- und Zeitgeberunterbrechnung - Google Patents

Vorrichtung zur seriellen Übertragung von asynchronen Daten mit Flanken- und Zeitgeberunterbrechnung

Info

Publication number
DE69607701T2
DE69607701T2 DE69607701T DE69607701T DE69607701T2 DE 69607701 T2 DE69607701 T2 DE 69607701T2 DE 69607701 T DE69607701 T DE 69607701T DE 69607701 T DE69607701 T DE 69607701T DE 69607701 T2 DE69607701 T2 DE 69607701T2
Authority
DE
Germany
Prior art keywords
timer
add
address
bit
thereafter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69607701T
Other languages
English (en)
Other versions
DE69607701D1 (de
Inventor
Hisaji Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE69607701D1 publication Critical patent/DE69607701D1/de
Application granted granted Critical
Publication of DE69607701T2 publication Critical patent/DE69607701T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
    • H04L12/4135—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD] using bit-wise arbitration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/4026—Bus for use in automation systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Selective Calling Equipment (AREA)
  • Information Transfer Systems (AREA)

Description

  • Die vorliegende Erfindung betrifft eine asynchrone serielle Datenübertragungsvorrichtung.
  • In einem asynchronen Übertragungssystem müssen bei Beginn einer Übertragung Übertragungsparameter, wie eine Übertragungsbaudrate, eine Länge von Datenbits, eine Form einer Parität, eine Länge von Stopbits einer Haupteinheit, d. h. einer Sendeseite, vollständig mit jenen einer Nebeneinheit, d. h. einer Empfangsseite übereinstimmen. In diesem Fall sind, wenn es nur eine Haupteinheit und nur eine Nebeneinheit gibt, die Datenformate verhältnismäßig einfach, und es ist daher einfach, dafür zu sorgen, daß eines der Datenformate dem anderen entspricht.
  • Andererseits ist in einem asynchronen Übertragungssystem für eine audiovisuelle Vorrichtung, wie Fernsehgeräte und Videobandrekorder, ein durch das International Electrotechnical C0mmittee (IEC) standardisiertes Digitalbus- (D2B-) Protokoll verhältnismäßig komplex. Da erforderlich ist, daß eine serielle Datenübertragungsvorrichtung dafür auf eine Operation zur genauen Synchronisation, eine Busbelegungsoperation in einer Sendeoperation und eine Hochgeschwingigkeitsoperation anspricht, ist die serielle Datenübertragungsvorrichtung komplexer und kostspieliger geworden.
  • SAE Technical Papers, Nr. 840317, Februar 1994, Seiten 177- 184, Ronald L. Mitchell: "A Small Area Network for Cars" betrifft die Verwendung des D2B-Busses in Automobilanwendungen.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine einfache asynchrone serielle Datenübertragungsvorrichtung bereit zustellen. Diese Aufgabe wird mit den Merkmalen der Ansprüche gelöst.
  • Insbesondere wird eine Flankenunterbrechungsoperation ausgeführt, um einen Zeitgeber als Reaktion auf die Flanke zu betreiben. Die Flankenunterbrechungsoperation wird gestoppt, wenn der Zeitgeber betrieben wird. Eine Zeitgeberunterbrechungsoperation führt als Reaktion auf die Zeitgebereinrichtung, deren Inhalt einen vorherbestimmten Wert erreicht, eine Abrufoperation von Bitdaten am Datenübertragungsbus in einem Empfangsmodus oder eine Sendeoperation von Bitdaten am Datenübertragungsbus in einem Sendemodus aus.
  • Die vorliegende Erfindung wird im Vergleich zum Stand der Technik aus der Beschreibung, wie sie im folgenden bekannt gegeben wird, unter Bezugnahme auf die beigefügten Zeichnungen klarer zu verstehen sein. Es zeigen;
  • Fig. 1 ein Zeitdiagramm, das ein Signalformat eines bekannten Start-Stop-Übertragungssystems zeigt;
  • Fig. 2 ein Signalformat eines bekannten D2B-Protokolls;
  • Fig. 3 ein Blockschaltbild, das eine bekannte serielle Datenübertragungsvorrichtung darstellt;
  • Fig. 4 ein Blockschaltbild, das eine Ausführungsform der erfindungsgemäßen seriellen Datenübertragungsvorrichtung darstellt;
  • Fig. 5 ein Signalformat eines Protokolls, das in der Vorrichtung der Fig. 4 verwendet wird;
  • Fig. 6 ein Zeitdiagramm, das ein Bit des Signalformats der Fig. 5 zeigt; und
  • Fig. 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18A, 18B, 18C, 18D, 19, 20, 21 und 22 Ablaufdiagramme, die die Operation der CPU der Fig. 4 zeigen.
  • Vor der Beschreibung der bevorzugten Ausführungsform wird ein bekanntes serielles Datenübertragungssystem unter Bezugnahme auf die Fig. 1, 2 und 3 erläutert.
  • In Fig. 1, die ein Signalformat eines bekannten Start-Stop- Übertragungssystems zeigt, das ein typisches asynchrones Übertragungssystem ist, besteht ein Rahmen aus einem Startbit ST, 5 bis 8 Datenbits D, einem Paritätsbit P und einem oder zwei Stopbits SP. Das Startbit ST zeigt einen Beginn einer Übertragung an und weist einen Impuls von "0" auf, der eine Länge von einem Bit aufweist. Man beachte, daß ein Pegel unmittelbar vor dem Startimpuls ST "1" ist. Die Datenbits D zeigen einen Inhalt der Sendedaten. Das Paritätsbit P zeigt ein Prüfbit der Datenbits D. Das heißt, das Paritätsbit P zeigt ein Additionsergebnis jedes der Datenbits D (mod 2) an. Die Stopbits SP zeigen ein Ende der Übertragung ebenso wie eine Vorschubmeldung des nächsten Starts einer Übertragung an, und weisen einen Impuls von "1" auf. In Fig. 1 ist ein Zeitabschnitt T für ein Bit konstant.
  • Im asynchronen Übertragungssystem müssen bei Beginn einer Übertragung Übertragungsparameter, wie eine Übertragungsbaudrate, eine Länge von Datenbits, eine Form der Parität, eine Länge von Stopbits einer Haupteinheit, d. h. einer Sendeseite, vollständig mit jenen einer Nebeneinheit, d. h. einer Empfangsseite übereinstimmen. In diesem Fall, wenn es nur eine Haupteinheit und nur eine Nebeneinheit gibt, sind die Datenformate verhältnismäßig einfach, und es ist daher einfach, dafür zu sorgen, daß eines der Datenformate dem anderen entspricht.
  • Andererseits ist in einem asynchronen Übertragungssystem für eine audiovisuelle Vorrichtung, wie Fernsehgeräte und Videobandrekorder, ein durch das International Electrotechnical C0mmittee (IEC) standardisiertes Digitalbus- (D2B-) Protokoll, das in Fig. 2 gezeigt wird, verhältnismäßig komplex.
  • Bezugnehmend auf Fig. 2, besteht ein Rahmen eines D2B-Pro tokolls aus einem Anfangsblock 101, einem Hauptadreßfeld 102, einem Nebenadreßfeld 103, einem Steuerfeld 104 und einem Datenfeld 105. Der Anfangsblock 101 umfaßt ein Startbit ST, das einen Beginn einer Übertragung anzeigt, und ein Modusbit M, das eine Übertragungsbaudrate anzeigt. Das Hauptadreßfeld 102 umfaßt Hauptadreßbits, die eine Adresse einer Haupteinheit anzeigen, und ein Paritätsbit P. Das Nebenadreßfeld 103 umfaßt Nebenadreßbits, die eine Adresse einer Nebeneinheit anzeigen, ein Paritätsbit P und ein Rückmeldebit A. Das Steuerfeld 104 umfaßt Steuerbits, die einen Inhalt einer Übertragung von der Haupteinheit an die Nebeneinheit und umgekehrt und einer Übertragung eines Kommandos von der Haupteinheit an die Nebeneinheit anzeigen, ein Paritätsbit P und ein Rückmeldebit A. Das Datenfeld 105 umfaßt eine Reihe von 8-Bit-Daten (oder Kommandos), an die sich jeweils ein Datenendetikett E, ein Paritätsbit P und ein Rückmeldebit A anschließt. Man beachte, daß wenn das Datenendetikett E "0" ist, die Daten beendet sind, während wenn das Datenendetikett E "1" ist, die Daten fortgesetzt werden.
  • In Fig. 3, die eine bekannte serielle Dateriübertragungsvorrichtung für das D2B-Protokoll der Fig. 2 darstellt, ist eine serielle Datenübertragungsvorrichtung 1 zwischen einen D2B-Bus 2, der durch Leitungen D2B+ und D2B gebildet wird, und einer Hauptschnittstelle 3 geschaltet. Die Hauptschnittstelle 3 ist mit einem Hauptkontroller 4 verbunden. Die serielle Datenübertragungsvorrichtung 1 umfaßt einen D2B-Empfänger 11 zum Empfangen von Daten vom D2B-Bus 2 und einen D2B-Sender 12 zum Senden von Daten an den D2B-Bus 2. Ein Schieberegister 13 speichert Daten vom D2B-Empfänger 11. Ein Entscheidungsdetektor 14 führt eine Belegungsoperation am D2B-Bus 2 durch. Ein Paritätsprüfschaltung 15 führt eine Paritätsprüfoperation an jedem Feld durch. Das Schieberegister 13, der Entscheidungsdetektor 14 und die Paritätsprüfschaltung 15 sind mit einem Protokollkontroller 16 verbunden, der die serielle Datenübertragung steuert.
  • Die Hauptschnittstelle 3 umfaßt einen Lesedatenpuffer 31 zum Speichern von Daten aus der seriellen Datenübertragungsvorrichtung 1 in einem Empfangsmodus. Ebenso umfaßt die Hauptschnittstelle 3 einen Schreibdatenpuffer 32 zum Speichern von Daten, die an die serielle Datenübertragungsvorrichtung 1 in einem Sendemodus gesendet werden sollen.
  • Ein Empfangsoperation der seriellen Datenübertragungsvorrichtung 1 der Fig. 3 wird wie folgt ausgeführt. Das heißt, Daten aus dem D2B-Empfänger 11 werden in das Schieberegister 13 geschrieben. Wenn eine Menge von Daten, die in das Schieberegister 13 geschrieben werden, eine vorherbestimmte Menge erreicht, werden die Daten des Schieberegisters 13 parallel an den Protokollkontroller 16 übertragen. Gleichzeitig wird eine Paritätsprüfoperation durch die Paritätsprüfschaltung 15 an den Daten aus dem D2B-Empfänger 11 durchgeführt, und das Ergebnis der Paritätsprüfung wird an den Protokollkontroller 16 übertragen. Dann wenn das Paritätsprüfergebnis erfolgreich ist, sendet der Protokollkontroller 16 empfangene Daten an den Lesedatenpuffer 31 der Hauptschnittstelle 3.
  • Eine Sendeoperation der seriellen Datenübertragungsvorrichtung 1 der Fig. 2 wird wie folgt ausgeführt. Das heißt, wenn der Protokollkontroller 16 Daten empfängt, die aus dem Schreibdatenpuffer 32 der Hauptschnittstelle 3 gesendet werden sollen, führt der Entscheidungsdetektor 14 eine Belegungsoperation am D2B-Bus 2 durch, und nachdem der D2B-Bus 2 durch die serielle Datenübertragungsvorrichtung 1 belegt ist, sendet der Protokollkontroller 16 die Daten über den D2B-Sender 12 an den D2B- Bus 2.
  • Da erforderlich ist, daß die serielle Datenübertragungsvor richtung 1 der Fig. 3 auf eine genaue Synchronisation, eine Busbelegungsoperation in einer Sendeoperation und einer Hochgeschwingigkeitsoperation anspricht, ist die serielle Datenübertragungsvorrichtung 1 komplexer und kostspieliger geworden.
  • In Fig. 4, die eine Ausführungsform der vorliegenden Erfindung darstellt, weist eine serielle Datenübertragungsvorrichtung 1' einen Filter 17, einen Flankendetektor 18, einen Zeitgeber 19, eine Zentraleinheit (CPU) 20 und eine serielle Schnittstelle 21, die anstelle des Schieberegisters 13 vorgesehen sind, den Entscheidungsdetektor 14, die Paritätsprüfschaltung 15 und den Protokollkontroller 16 der Fig. 3 auf. Das heißt, wenn ein Ausgangssignal des Flankendetektors 18 einem Unterbrechungsanschluß INT1 der CPU 20 eingegeben wird, wird eine Flankendetektionsunterbrechungsroutine, die später erläutert werden wird, ausgeführt. Ebenso wird, wenn ein Ausgangssignal des Zeitgebers 19 einem Unterbrechungsanschluß INT2 der CPU 20 eingegeben wird, eine Zeitgeberunterbrechungsroutine, die später erläutert werden wird, ausgeführt.
  • In Fig. 5, die ein Signalformat zeigt, das in der seriellen Datenübertragungsvorrichtung der Fig. 4 verwendet wird, weist ein Anfangsblock 101A ein Mehradreßbit anstelle des Modusbits M des Anfangsblocks 101 der Fig. 2 auf, und ein Datenfeld 105A weist kein Datenendetikett E des Datenfeldes 105 der Fig. 2 auf. Auch wird ein Nachrichtenlängenfeld 106 hinzugefügt, um die Anzahl der Bytes des Datenfeldes 105A zu definieren. Das Nachrichtenlängenfeld 106 weist Nachrichtenlängenbits auf, denen sich ein Paritätsbit P und ein Rückmeldebit A anschließen.
  • In Fig. 6, die ein Zeitdiagramm ist, das ein Bit des Signalformats der Fig. 5 ist, besteht eine Dauer jedes Bits aus einem Bereitschaftszeitabschnitt, der einen Wert "1" aufweist, einem Synchronisationszeitabschnitt, der einen Wert "0" auf weist, einem Datenzeitabschnitt, der einen Wert aufweist, der vom Wert des Bits abhängt, und einem Hängezeitabschnitt, der einen Wert "1" aufweist. In diesem Fall ist eine Länge des Synchronisationszeitabschnitts annährend dieselbe wie eine Länge des Datenzeitabschnitts.
  • Die Flankendetektionsunterbrechungsroutine wird in Fig. 7 gezeigt.
  • Zuerst wird bei Schritt 701 festgestellt, ob eine Flankendetektionsunterbrechungsoperation zulässig ist oder nicht. Man beachte, daß, wenn eine Zeitgeberunterbrechungsoperation ausgeführt wird, die Flankendetektionsunterbrechungsoperation verboten ist. Nur wenn die Flankendetektionsunterbrechungsoperation zulässig ist, geht die Steuerung zu Schritt 702 über. Andernfalls geht die Steuerung direkt zu Schritt 706 über. Danach wird bei Schritt 702 eine im Zeitgeber 19 einzustellende Abtastzeit berechnet.
  • Danach wird bei Schritt 703 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird gestartet.
  • Danach wird bei Schritt 704 die Flankendetektionsunterbrechungsoperation verboten, während bei Schritt 705 die Zeitgeberunterbrechungsoperation zugelassen wird.
  • Die Flankendetektionsunterbrechungsroutine der Fig. 7 wird durch Schritt 706 vollendet.
  • Die Zeitgeberunterbrechungsroutine wird in Fig. 8 gezeigt.
  • Zuerst wird bei Schritt 801 festgestellt, ob eine Zeitgeberunterbrechungsoperation zulässig ist oder nicht. Man beachte, daß die Zeitgeberunterbrechungsoperation durch Schritt 705 der Fig. 7 zugelassen wird. Wenn die Zeitgeberunterbrechungsoperation verboten ist, geht die Steuerung zu Schritt 802 über. Wenn die Zeitgeberunterbrechungsoperation zulässig ist, geht die Steuerung zu Schritt 803 über.
  • Bei Schritt 803 wird eine Adresse ADD bestimmt. Man beachte, daß die Adresse ADD für einen Empfangsmodus auf ADD1 initialisiert wird, und die Adresse ADD für einen Sendemodus auf ADD1' initialisiert wird.
  • Wenn ADD gleich ADD1 ist, wird bei Schritt 804 ein Empfangsprozeß eines Startbits ST ausgeführt.
  • Wenn ADD gleich ADD2 ist, wird bei Schritt 805 ein Empfangsprozeß eines Mehradreßbits ausgeführt.
  • Wenn ADD gleich ADD3, ADD4, ..., oder ADD15 ist, wird bei Schritt 807 ein Empfangsprozeß eines Haugtadreßfeldes ausgeführt.
  • Wenn ADD gleich ADD16, ADD17, ..., oder ADD29 ist, wird bei Schritt 809 ein Empfangsprozeß eines Nebenadreßfeldes ausgeführt.
  • Wenn ADD gleich ADD30, ADD31, ..., oder ADD35 ist, wird bei Schritt 811 ein Empfangsprozeß eines Steuerfeldes ausgeführt.
  • Wenn ADD gleich ADD36, ADD37, ..., oder ADD45 ist, wird bei Schritt 813 ein Empfangsprozeß eines Nachrichtenlängenfeldes ausgeführt.
  • Wenn ADD gleich ADD46, ADD47, ..., oder ADD55 ist, wird bei Schritt 815 ein Empfangsprozeß eines Datenfeldes ausgeführt.
  • Wenn ADD gleich ADD1' ist, wird bei Schritt 806 ein Sendeprozeß eines Mehradreßbits ausgeführt.
  • Wenn ADD gleich ADD2', ADD3', ..., oder ADD14' ist, wird bei Schritt 808 ein Sendeprozeß eines Hauptadreßfeldes ausgeführt.
  • Wenn ADD gleich ADD15', ADD16', ..., oder ADD28' ist, wird bei Schritt 810 ein Sendeprozeß eines Nebenadreßfeldes ausgeführt.
  • Wenn ADD gleich ADD29', ADD30', ..., oder ADD34' ist, wird bei Schritt 812 ein Sendeprozeß eines Steuerfeldes ausgeführt.
  • Wenn ADD gleich ADD35', ADD36', ..., oder ADD44' ist, wird bei Schritt 814 ein Sendeprozeß eines Nachrichtenlängenfeldes ausgeführt.
  • Wenn ADD gleich ADD45', ADD46', oder dergleichen ist, wird bei Schritt 816 ein Sendeprozeß eines Datenfeldes ausgeführt. Als nächstes wird ein Empfangsmodus unter Bezugnahme auf die Fig. 9, 10, 11, 12, 13, 14 und 15 erläutert.
  • In Fig. 9, die ein detailliertes Ablaufdiagramm des Schrittes 804 der Fig. 8 ist, wird bei Schritt 901 ein Startimpuls ST vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 902 bewirkt, daß die Adresse ADD gleich ADD2 ist. Danach wird bei Schritt 903 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 904 vollendet.
  • In Fig. 10, die ein detailliertes Ablaufdiagramm des Schrittes 805 der Fig. 8 ist, wird bei Schritt 1001 ein Mehradreß- (MA-) Bit vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 1002 bewirkt, daß die Adresse ADD gleich ADD3 ist. Danach wird bei Schritt 1003 die Abtastzeit im Zeitgeber 19 eingestellt und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1004 vollendet.
  • In Fig. 11, die ein detailliertes Ablaufdiagramm des Schrittes 807 der Fig. 8 ist, wird, wenn ADD = ADD3, bei Schritt 1101-1 ein höchstwertiges Bit (MSB) M11 der Hauptadreßbits, die in diesem Fall 12 Bits sind, vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 1102-1 bewirkt, daß die Adresse ADD gleich ADD4 ist. Danach wird bei Schritt 1103-1 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1104-1 vollendet.
  • Ebenso wird, wenn ADD = ADD4, bei Schritt 1101-2 ein Hauptadreßbit M10 vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 1102-2 bewirkt, daß die Adresse ADD gleich ADD5 ist. Danach wird bei Schritt 1003-2 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1104-2 vollendet.
  • Entsprechend wird, wenn ADD = ADD14, bei Schritt 1101-12 ein niederwertigstes Bit (LSB) M00 der Hauptadreßbits vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 1102-12 bewirkt, daß die Adresse ADD gleich ADD15 ist. Danach wird bei Schritt 1103-12 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1104-12 vollendet.
  • Ferner wird, wenn ADD = ADD15, bei Schritt 1101-13 ein Paritätsbit P der Hauptadreßbits vom Filter 17 der Fig. 4 abgerufen. Danach wird bewirkt, daß bei Schritt 1102-13, die Adresse ADD gleich ADD16 ist. Danach wird bei Schritt 1103-13 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1104-13 vollendet.
  • In Fig. 12, die ein detailliertes Ablaufdiagramm des Schrittes 809 der Fig. 8 ist, wird, wenn ADD = ADD16, bei Schritt 1201-1 ein MSB S11 der Nebenadreßbits, die in diesem Fall 12 Bits sind, vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 1202-1 bewirkt, daß die Adresse ADD gleich ADD17 ist. Danach wird bei Schritt 1203-1 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1204-1 vollendet.
  • Ebenso wird, wenn ADD = ADD17, bei Schritt 1201·-2 ein Nebenadreßbit 510 vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 1202-2 bewirkt, daß die Adresse ADD gleich ADD18 ist. Danach wird bei Schritt 1203-2 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1204--2 vollendet.
  • Entsprechend wird, wenn ADD = ADD27, bei Schritt 1201-12 ein LSB S00 der Nebenadreßbits vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 1202-12 bewirkt, daß die Adresse ADD gleich ADD28 ist. Danach wird bei Schritt 1203-12 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1204-12 vollendet.
  • Ferner wird, wenn ADD = ADD28, bei Schritt 1201-13 ein Paritätsbit P der Nebenadreßbits vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 1202-13 bewirkt, daß die Adresse ADD gleich ADD29 ist. Danach wird bei Schritt 1203--13 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1204-13 vollendet.
  • Zusätzlich wird, wenn ADD = ADD29, bei Schritt 1201-14 festgestellt, ob die empfangenen Hauptadreßbits M11 bis M00 und die empfangenen Nebenadreßbits 511 bis S00 gemäß ihren empfangenen Paritäten P korrekt sind oder nicht. Auch wird festgestellt, ob empfangenen Nebenadreßbits 511 bis S00 die Adresse dieser Nebeneinheit anzeigen oder nicht. Als Ergebnis geht nur dann, wenn die empfangenen Hauptadreßbits und die empfangenen Nebenadreßbits korrekt sind und die empfangenen Nebenadreßbits die Adresse dieser Nebeneinheit anzeigen, die Steuerung zu Schritt 1202-14 über. Andernfalls geht die Steuerung zu Schritt 1206- 14 über. Bei Schritt 1202-14 wird festgestellt, ob das empfangene Mehradreß- (MA-) Bit "0" (aktiv) ist oder nicht. Nur wenn das Mehradreßbit "1" ist, geht die Steuerung zu Schritt 1203- 14 über. Andernfalls geht die Steuerung direkt zu Schritt 1204- 14 über. Bei Schritt 1203-14 wird ein Rückmeldebit A über die serielle Schnittstelle 21 und den D2B-Sender 12 an die Haupt einheit gesendet. Danach wird bei Schritt 1204-14 bewirkt, daß die Adresse ADD gleich ADD30 ist. Dann wird bei Schritt 1205- 14 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Andererseits wird bei Schritt 1206-14 bewirkt, daß die Adresse ADD gleich ADD1 ist, und bei Schritt 1207-14 wird die Flankendetektionsunterbrechungsoperation zugelassen, und die Zeitgeberunterbrechungsoperation wird verboten, wodurch der Empfangsmodus folglich initialisiert wird. Dann wird die Routine der Fig. 8 durch Schritt 1208-14 vollendet.
  • In Fig. 13, die ein detailliertes Ablaufdiagramm des Schrittes 811 der Fig. 8, wird, wenn ADD = ADD30, bei Schritt 1301-1 ein MSB C03 der Steuerbits, die in diesem Fall 4 Bits sind, vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 1302-1 bewirkt, daß die Adresse ADD gleich ADD31 ist. Danach wird bei Schritt 1303-1 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1304-1 vollendet.
  • Ebenso wird, wenn ADD = ADD31, bei Schritt 1301-2 ein Steuerbit C02 vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 1302-2 bewirkt, daß die Adresse ADD gleich ADD32 ist. Danach wird bei Schritt 1303-2 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1304-2 vollendet.
  • Entsprechend wird, wenn ADD = ADD33, bei Schritt 1301-4 ein LSB C0O der Steuerbits vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 1302-4 bewirkt, daß die Adresse ADD gleich ADD34 ist. Danach wird bei Schritt 1303-4 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1304-4 vollendet.
  • Ferner wird, wenn ADD = ADD34, bei Schritt 1301-5 ein Paritätsbit P der Steuerbits vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 1302-5 bewirkt, daß die Adresse ADD gleich ADD35 ist. Danach wird bei Schritt 1303-5 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1304-5. vollendet.
  • Zusätzlich wird, wenn ADD = ADD35, bei Schritt 1.301-6 festgestellt, ob die empfangenen Steuerbits C03 bis C00 gemäß ihren empfangenen Paritäten P korrekt sind oder nicht. Als Ergebnis geht, nur wenn die empfangenen Steuerbits korrekt sind, die Steuerung zu Schritt 1302-6 über. Andernfalls geht die Steuerung zu Schritt 1306-6 über. Bei Schritt 1302-6 wird festgestellt, ob das empfangene Mehradreß- (MA-) Bit "0" (aktiv) ist oder nicht. Nur wenn das Mehradreßbit "1" ist, geht die Steuerung zu Schritt 1303-6 über. Andernfalls geht die Steuerung direkt zu Schritt 1304-6 über. Bei Schritt 1303-6 wird ein Rückmeldebit A über die serielle Schnittstelle 21 und den D2B-Sender 12 an die Haupteinheit gesendet. Danach wird bei Schritt 1304- 6 bewirkt, daß die Adresse ADD gleich ADD36 ist. Dann wird bei Schritt 1305-6 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Andererseits wird bei Schritt 1306-6 bewirkt, daß die Adresse ADD glaich ADD1 ist, und bei Schritt 1307-6 wird die Flankendetektionsunterbrechungsoperation zugelassen, und die Zeitgeberunterbrechungsoperation wird verboten, wodurch der Empfangsmodus folglich initialisiert wird. Dann wird die Routine der Fig. 8 durch Schritt 1308-6 vollendet.
  • In Fig. 14, die ein detailliertes Ablaufdiagramm des Schrittes 813 der Fig. 8 ist, wird; wenn ADD = ADD36, bei Schritt 1401-1 ein MSB L07 der Nachrichtenlängenbits, die in diesem Fall 8 Bits sind, vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 1402-1 bewirkt, daß die Adresse ADD gleich ADD37 ist. Danach wird bei Schritt 1403-1 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1404-1 vollendet.
  • Ebenso wird, wenn ADD = ADD37, bei Schritt 1402-1 ein Nachrichtenlängenbit L06 vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 1402-2 bewirkt, daß die Adresse ADD gleich ADD38 ist. Danach wird bei Schritt 1403-2 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1404-2 vollendet.
  • Entsprechend wird, wenn ADD = ADD43, bei Schritt 1401-8 ein LSB L00 der Nachrichtenlängenbits vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 1402-8 bewirkt, daß die Adresse ADD gleich ADD44 ist. Danach wird bei Schritt 1403-8 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1404-8 vollendet.
  • Ferner wird, wenn ADD = ADD44, bei Schritt 1401-9 ein Paritätsbit P der Nachrichtenlängenbits vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 1402-9 bewirkt, daß die Adresse ADD gleich ADD45 ist. Danach wird bei Schritt 1403-9 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1404-9 vollendet.
  • Zusätzlich wird, wenn ADD = ADD45, bei Schritt 1401-10 festgestellt, ob die empfangenen Nachrichtenlängenbits L07 bis L00 gemäß ihren empfangenen Paritäten P korrekt sind oder nicht. Als Ergebnis geht, nur wenn die empfangenen Nachrichtenlängenbits korrekt sind, die Steuerung zu Schritt 1402-10 über. An dernfalls geht die Steuerung zu Schritt 1406-10 über. Bei Schritt 1402-10 wird festgestellt, ob das empfangene Mehradreß- (MA-) Bit "0" (aktiv) ist oder nicht. Nur wenn das Mehradreßbit "1" ist, geht die Steuerung zu Schritt 1403-10 über. Andernfalls geht die Steuerung direkt zu Schritt 1404-10 über. Bei Schritt 1403-10 wird ein Rückmeldebit A über die serielle Schnittstelle 21 und den D2B-Sender 12 zur Haupteinheit gesendet. Danach wird bei Schritt 1404-10 bewirkt, daß die Adresse ADD gleich ADD46 ist. Dann wird bei Schritt 1405-10 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Andererseits wird bei Schritt 1406-10 bewirkt, daß die Adresse ADD gleich ADD1 ist, und bei Schritt 1407-10 wird die Flankendetektionsunterbrechungsoperation zugelassen, und die Zeitgeberunterbrechungsoperation wird verboten, wodurch der Empfangsmodus folglich initialisiert wird. Dann wird die Routine der Fig. 8 durch Schritt 1408-10 vollendet.
  • Man beachte, daß die Nachrichtenlängenbits (M07, M06, ..., M00) Anzahl der Bytes von Daten im Datenfeld wie folgt definieren:
    • Nachrichtenlänge L Anzahl der Bytes
  • 01H 1
  • 02H 2
  • FFH 255
  • OOH 256
  • In Fig. 15, die ein detailliertes Ablaufdiagramm des Schrittes 815 der Fig. 8 ist, wird, wenn ADD = ADD46, bei Schritt 1501-1 ein MSB D07 von Ein-Byte-Daten vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 1502-1 bewirkt, daß die Adresse ADD gleich ADD47 ist. Danach wird bei Schritt 1503-1 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1504-1 vollendet.
  • Ebenso wird, wenn ADD = ADD47, bei Schritt 1501-2 ein zweites Bit D06 der Ein-Byte-Daten vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 1502-2 bewirkt, daß die Adresse ADD gleich ADD48 ist. Danach wird bei Schritt 1503-2 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1504-2 vollendet.
  • Entsprechend wird, wenn ADD = ADD53, bei Schritt 1501-8 ein LSB D00 der Ein-Byte-Daten vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 1502-8 bewirkt, daß die Adresse ADD gleich ADD54 ist. Danach wird bei Schritt 1503-12 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 vaird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1504-8 vollendet.
  • Ferner wird, wenn ADD = ADD54, bei Schritt 1501-9 ein Paritätsbit P der Ein-Byte-Daten vom Filter 17 der Fig. 4 abgerufen. Danach wird bei Schritt 1502-9 bewirkt, daß die Adresse ADD gleich ADD55 ist. Danach wird bei Schritt 1503-9 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1504-9 vollendet.
  • Zusätzlich wird, wenn ADD = ADD55, bei Schritt 1501-10 festgestellt, ob die empfangenen Ein-Byte-Datenbits D07 lbis D00 gemäß ihren empfangenen Paritäten P korrekt sind oder nicht. Als Ergebnis geht, nur wenn die empfangenen Datenbits korrekt sind, die Steuerung zu Schritt 1502-10 über. Andernfalls geht die Steuerung zu Schritt 1509-10 über. Bei Schritt 1502-10 wird festgestellt, ob der Lesedatenpuffer 31 der Fig. 4 leer ist oder nicht. Nur wenn der Lesedatenpuffer 31 leer ist, geht die Steuerung zu Schritt 1503-10 über. Andernfalls geht die Steuerung zu Schritt 1509-10 über. Bei Schritt 1503-10 wird festgestellt, ob das empfangene Mehradreß- (MA-) Bit "0" (aktiv) ist oder nicht. Nur wenn das Mehradreßbit "1" ist, geht die Steuerung zu Schritt 1504-10 über. Andernfalls geht die Steuerung direkt zu Schritt 1505-10 über. Bei Schritt 1504-10 wird ein Rückmeldebit A über die serielle Schnittstelle 21 und den D2B-Sender 12 an die Haupteinheit gesendet. Bei Schritt 1505-10 wird die empfangene Anzahl L der Bytes um 1 abwärts gezählt, d. h.
  • L ← L-1.
  • Dann wird bei Schritt 1505-11 festgestellt, ob die Anzahl L 0 erreicht hat oder nicht. Nur wenn L 0 erreicht, geht die Steuerung zu Schritt 1509-10 über. Andernfalls geht die Steuerung zu Schritt 1507-10 über. Bei Schritt 1507-10 wird bewirkt, daß die Adresse ADD gleich ADD30 ist. Dann wird bei Schritt 1508-10 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Andererseits wird bei Schritt 1509-10 bewirkt, daß die Adresse ADD gleich ADD1 ist, und bei Schritt 1510-10 wird die Flankendetektionsunterbrechungsoperation zugelassen, und die Zeitgeberunterbrechungsoperation wird verboten, wodurch folglich der Empfangsmodus initialisiert wird. Dann wird die Routine der Fig. 8 durch Schritt 1511-11 vollendet.
  • Als nächstes wird ein Sendemodus unter Bezugnahme auf die Fig. 16, 7, 17, 18A, 18B, 18C, 18D, 19, 20, 21 und 22 erläutert.
  • In Fig. 16, die eine Übertragungsanforderungsroutine ist, wird diese Routine ausgeführt, wenn zu sendende Daten in den Schreibdatenpuffer 32 der Fig. 4 geschrieben werden.
  • Bei Schritt 1601 wird festgestellt, ob die serielle Datenübertragungsvorrichtung 1' sich gegenwärtig in einem Empfangsmodus befindet oder nicht. Man beachte, daß wenn sich die serielle Datenübertragungsvorrichtung 1' der Fig. 4 in einem Empfangsmodus befindet, die Adresse ADD gleich ADD2, ADD3, ..., oder ADD55 ist. Daher wird bei Schritt 1601 festgestellt, ob die Adresse ADD einer der Adressen ADD2, ADD3, ..., und ADD55 ist. Wenn die Adresse ADD nicht eine der Adressen ADD2, ADD3, ..., und ADD55 ist, geht die Steuerung zu den Schritten 1602, 1603 und 1604 über. Wenn die Adresse ADD eine der Adressen ADD2, ADD3, und ADD55 ist, geht die Steuerung direkt zu Schritt 1606 über.
  • Bei Schritt 1602 wird ADD1' in die Adresse ADD gesetzt.
  • Danach wird bei Schritt 1603 die Flankendetektionsunterbrechungsoperation zugelassen, während bei Schritt 1604 die Zeitgeberunterbrechungsoperation verboten wird.
  • Danach wird bei Schritt 1605 ein Startimpuls ST an den D2B- Bus 2 gesendet.
  • Dann wird die Routine der Fig. 16 durch Schritt 1606 vollendet.
  • Nachdem die Flankendetektionsunterbrechungsoperation bei Schritt 1603 zugelassen wird und das Startimpulssignal ST vom D2B-Sender 12 der seriellen Datenübertragungsvorrichtung 1' an den D2B-Bus 2 gesendet wird, wird der Startimpuls ST durch den D2B-Empfänger 11 der serielle Datenübertragungsvorrichtung 1' als solcher empfangenen. Als Ergebnis wird die in Fig. 7 gezeigte Flankendetektionsunterbrechungsroutine ausgeführt. Das heißt, die Steuerung geht über Schritt 701 zu Schritt 702 über. Bei Schritt 702 wird eine einzustellende Abtastzeit im Zeitgeber 19 berechnet. Dann wird bei Schritt 703 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird gestartet.
  • Danach wird bei Schritt 704 die Flankendetektionsunterbrechungsoperation verboten, während bei Schritt 705 die Zeitgeberunterbrechungsoperation zugelassen wird. Die Flankendetektionsunterbrechungsroutine der Fig. 7 wird durch Schritt 706 vollendet. Folglich kann die in Fig. 8 gezeigte Zeitgeberunterbrechungsroutine im wesentlichen unter der Bedingung ausgeführt werden, daß ADD = ADDV.
  • In Fig. 17, die ein detailliertes Ablaufdiagramm des Schrittes 806 ist, wird bei Schritt 1701 ein Synchronisationssignal an den D2B-Bus 2 gesendet, und bei Schritt 1702 wird eine Warteoperation ausgeführt, um das Synchronisationssignal während eines Synchronisationszeitabschnittes aufrechtzuerhalten (siehe Fig. 6). Dann wird bei Schritt 1703 ein Mehradreßbitsignal MA(T) an den D2B-Bus 2 gesendet, und bei Schritt 1704 wird eine Warteoperation ausgeführt, um das Mehradreßbitsignal während eines Wartezeitabschnittes TD aufrechtzuerhalten. Dann wird bei Schritt 1705 ein Signal MA(R) vom Filter 17 der Fig. 4 abgerufen.
  • Danach wird bei Schritt 1706 festgestellt, ob das empfangene Signal MA(R) mit dem Mehradreßsignal MA(T) übereinstimmt oder nicht. Als Ergebnis geht, nur wenn MA(R) = MA(T), so daß sich das Mehradreßsignal MA(T) sicher auf dem D2B-Bus 2 befindet, die Steuerung zu den Schritten 1707 und 1708 über. Andernfalls geht die Steuerung zu den Schritten 1709 und 1710 über.
  • Bei Schritt 1707 wird bewirkt, daß die Adresse ADD gleich ADD2' ist. Dann wird bei Schritt 1708 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet.
  • Andererseits wird bei Schritt 1709 bewirkt, daß die Adresse ADD gleich ADD1 ist, und bei Schritt 1710 wird das Flankendetektionsunterbrechungsoperation zugelassen, und die Zeitgeberunterbrechungsoperation wird verboten, wodurch folglich der Sendemodus in einen Bereitschaftszustand für einen Empfangsmodus geändert wird.
  • Die Routine der Fig. 8 wird durch Schritt 1711 vollendet.
  • Die Fig. 18A, 18B, 18C und 18D sind detaillierte Ablaufdiagramme des Schrittes 808 der Fig. 8.
  • Wenn ADD = ADD2', wird bei Schritt 1801-1 ein Synchronisationssignal an den D2B-Bus 2 gesendet, und bei Schritt 1802-1 wird eine Warteoperation ausgeführt, um das Synchronisationssignal während eines Synchronisationszeitabschnittes aufrechtzuerhalten (siehe Fig. 6). Dann wird bei Schritt. 1803-1 ein MSB M11 der Hauptadreßbits an den D2B-Bus 2 gesendet, und bei Schritt 1804-1 wird eine Warteoperation ausgeführt, um das MSB M11 während eines Wartezeitabschnittes TD aufrechtzuerhalten. Dann wird bei Schritt 1805-1 ein Signal M11 (R) vom Filter 17 der Fig. 4 abgerufen.
  • Danach wird bei Schritt 1806-1 festgestellt, ob das empfangene Signal M11(R) mit dem MSB M11(T) übereinstimmt oder nicht. Als Ergebnis geht, nur wenn M11(R) = M11(T), so daß das MSB M11(T) sich sicherlich auf dem D2B-Bus 2 befindet, die Steuerung zu den Schritten 1807-1 und 1808-1 über. Andernfalls geht die Steuerung zu den Schritten 1809-1 und 1810-1 über.
  • Bei Schritt 1807-1 wird bewirkt, daß die Adresse: ADD gleich ADD3' ist. Dann wird bei Schritt 1808-1 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Andererseits wird bei Schritt 1809-1 bewirkt, daß die Adresse ADD gleich ADD1 ist, und bei Schritt 1810--1 wird die Flankendetektionsunterbrechungsoperation zugelassen, und die Zeitgeberunterbrechungsoperation wird verboten, wodurch folglich der Sendemodus in einen Bereitschaftszustand für einen Empfangsmodus geändert wird.
  • Die Routine der Fig. 8 wird durch Schritt 1811-1 vollendet.
  • Ebenso wird, wenn ADD = ADD3', bei Schritt 1801-2 ein Synchronisationssignal an den D2B-Bus 2 gesendet, und bei Schritt 1802-2 wird eine Warteoperation ausgeführt, um das Synchronisationssignal während eines Synchronisationszeitabschnittes aufrechtzuerhalten (siehe Fig. 6). Dann wird bei Schritt 1803- 2 ein Hauptadreßbit M10 an den D2B-Bus 2 gesendet, und bei Schritt 1804-2 wird eine Warteoperation ausgeführt, um das Hauptadreßbit M10 während eines Wartezeitabschnittes TD aufrechtzuerhalten. Dann wird bei Schritt 1805-2 ein Signal M10 (R) vom Filter 17 der Fig. 4 abgerufen.
  • Danach wird bei Schritt 1806-2 festgestellt, ob das empfangene Signal M10(R) mit dem Hauptadreßbit M10(T) übereinstimmt oder nicht. Als Ergebnis geht, nur wenn M10(R) = M10(T), so daß sich das Hauptadreßbit M10 (T) sicher auf dem D2B-Bus 2 befindet, die Steuerung zu den Schritten 1807-2 und 1808-2 über. Andernfalls geht die Steuerung zu den Schritten 1809-2 und 1810-2 über.
  • Bei Schritt 1807-2 wird bewirkt, daß die Adresse ADD gleich ADD4' ist. Dann wird bei Schritt 1808-2 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet.
  • Andererseits wird bei Schritt 1809-2 bewirkt, daß die Adresse ADD gleich ADD1 ist, und bei Schritt 1310·-2 wird die Flankendetektionsunterbrechungsoperation zugelassen und die Zeitgeberunterbrechungsoperation wird verboten, wodurch folglich der Sendemodus in einen Bereitschaftszustand für einen Empfangsmodus geändert wird.
  • Die Routine der Fig. 8 wird durch Schritt 1811-2 vollendet.
  • Ferner wird, wenn ADD = ADD13', bei Schritt 1801-12 ein Synchronisationssignal an den D2B-Bus 2 gesendet, und bei Schritt 1802-12 wird eine Warteoperation ausgeführt, um das Synchronisationssignal während eines Synchronisationszeitabschnittes aufrechtzuerhalten (siehe Fig. 6). Dann wird bei Schritt 1803- 12 ein LSB M00 der Hauptadreßbits an den D2B-Bus 2 gesendet, und bei Schritt 1804-12 wird eine Warteoperation ausgeführt, um das LSB M00 während eines Wartezeitabschnittes TD aufrechtzuerhalten. Dann wird bei Schritt 1805-12 ein Signal M00(R) vom Filter 17 der Fig. 4 abgerufen.
  • Danach wird bei Schritt 1806-2 festgestellt, ob das empfangene Signal M00 (R) mit dem LSB M00 (T) übereinstimmt oder nicht. Als Ergebnis geht, nur wenn M00 (R) = M00 (T), so daß sich das LSB M00(T) sicher auf dem D2B-Bus 2 befindet, die Steuerung zu den Schritten 1807-12 und 1808-12 über. Andernfalls geht die Steuerung zu den Schritten 1809-12 und 1810-12 über.
  • Bei Schritt 1807-12 wird bewirkt, daß die Adresse ADD gleich ADD14' ist. Dann wird bei Schritt 1808-12 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet.
  • Andererseits wird bei Schritt 1809-12 bewirkt, daß die Adresse ADD gleich ADD1 ist, und bei Schritt 1810-12 wird die Flankendetektionsunterbrechungsoperation zugelassen und die Zeitgeberunterbrechungsoperation wird verboten, wodurch folglich der Sendemodus in einen Bereitschaftszustand für einen Empfangsmodus geändert wird.
  • Die Routine der Fig. 8 wird durch Schritt 1811-12 vollendet.
  • Zusätzlich wird, wenn ADD = ADD14', bei Schritt 1801-13 ein Synchronisationssignal an den D2B-Bus 2 gesendet, und bei Schritt 1802-13 wird eine Warteoperation ausgeführt, um das Synchronisationssignal während eines Synchronisationszeitabschnittes aufrechtzuerhalten (siehe Fig. 6). Dann wird bei Schritt 1803-13 ein Paritätsbit P der Hauptadreßbits an den D2B- Bus 2 gesendet, und bei Schritt 1804-12 wird eine Warteoperation ausgeführt, um das Paritätsbit P während eines Wartezeitab schnittes TD aufrechtzuerhalten. Dann wird bei Schritt 1805-13 ein Signal P(R) vom Filter 17 der Fig. 4 abgerufen.
  • Danach wird bei Schritt 1806-13 festgestellt, ob das empfangene Signal P(R) mit dem Paritätsbit P(T) übereinstimmt oder nicht. Als Ergebnis geht, nur wenn P(R) = P(T), so daß sich das Paritätsbit P(T) sicher auf dem D2B-Bus 2 befindet, die Steuerung zu den Schritten 1807-13 und 1808-13 über. Andernfalls geht die Steuerung zu den Schritten 1809-13 und 1810-13 über.
  • Bei Schritt 1807-13 wird bewirkt, daß die Adresse ADD gleich ADD15' ist. Dann wird bei Schritt 1808-13 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet.
  • Andererseits wird bei Schritt 1809-13 bewirkt, daß die Adresse ADD gleich ADD1 ist, und bei Schritt 1810-13 wird die Flankendetektionsunterbrechungsoperation zugelassen und die Zeitgeberunterbrechungsoperation wird verboten, wodurch folglich der Sendemodus in einen Bereitschaftszustand für einen Empfangsmodus geändert wird.
  • Die Routine der Fig. 8 wird durch Schritt 1811-13 vollendet. Man beachte, daß in den Fig. 17, 18A, 18B, 18C und 18D die Wartezeit TD der Warteoperation bei Schritt 1704, 1804-1, 1804-2, ..., 1804-12 und 1804-13 repräsentiert wird durch
  • TD = 2ab/(1 - a) + (1 + a) (Td + 2Tt + Tr) + Tf
  • wobei a eine Genauigkeit einer Frequenz ist;
  • b ein Synchronisationszeitabschnitt ist;
  • Td eine Verzögerungszeit des D2B-Senders 12 ist;
  • Tt eine Verzögerungszeit des D2B-Busses 2 ist;
  • Tr eine Verzögerungszeit des D2B-Empfängers 11 ist; und
  • Tf eine Verzögerungszeit des Filters 17 ist.
  • Daher beträgt, wenn a = 0,05%, b = 20 us, Td = 1,6 us, Tt
  • - 0,9 us, Tr = 0,75 us, und Tf = 0,5 us, TD dann 9 us.
  • In Fig. 19, die ein detailliertes Ablaufdiagramm. des Schrittes 810 der Fig. 8 ist, wird, wenn ADD = ADD15', bei Schritt 1901-1 ein MSB 511 der Nebenadreßbits, die in diesem Fall 12 Bits sind, über die serielle Schnittstelle 21 und den D2B-Sender 12 an den D2B-Bus 2 gesendet. Danach wird bei Schritt 1902-1 bewirkt, daß die Adresse ADD gleich ADD16' ist. Danach wird bei Schritt 1903-1 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1904-1 vollendet.
  • Man beachte, daß, wenn das Bit 511 "0" ist, die serielle Schnittstelle 21 so eingestellt wird, daß das Synchronisationssignal und das Datensignal beide "0" sind (siehe Fig. 6), während wenn das Bit 511 "1" ist, die serielle Schnittstelle 21 so eingestellt wird, daß das Synchronisationssignal "0" ist und das Datensignal "1" ist (siehe Fig. 6).
  • Ebenso wird, wenn ADD = ADD16', bei Schritt 1901-2 ein Nebenadreßbit 510 über die serielle Schnittstelle 21 und den D2B- Sender 12 an den D2B-Bus 2 gesendet. Danach wird bei Schritt 1902-2 bewirkt, daß die Adresse ADD gleich ADD17' ist. Danach wird bei Schritt 1903-2 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1904-2 vollendet.
  • Entsprechend wird, wenn ADD = ADD26', bei Schritt 1901-12 ein LSB S00 der Nebenadreßbits über die serielle Schnittstelle 21 und den D2B-Sender 12 an den D2B-Bus 2 gesendet. Danach wird bei Schritt 1902-12 bewirkt, daß die Adresse ADD gleich ADD27' ist. Danach wird bei Schritt 1903-12 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1904-12 vollendet.
  • Ferner wird, wenn ADD = ADD27', bei Schritt 1901-13 ein Pa ritätsbit P der Nebenadreßbits über die serielle Schnittstelle 21 und den D2B-Sender 12 an den D2B-Bus 2 gesendet. Danach wird bei Schritt 1902-13 bewirkt, daß die Adresse ADD gleich ADD28' ist. Danach wird bei Schritt 1903-13 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 1904-·13 vollendet.
  • Zusätzlich wird, wenn ADD = ADD28', bei Schritt 1901-14 festgestellt, ob das gesendete Mehradreß- (MA-) Bit "0" (aktiv) ist oder nicht. Nur wenn das Mehradreßbit "1" ist, geht die Steuerung zu Schritt 1902-14 über. Andernfalls·geht die Steuerung direkt zu Schritt 1902-14 über. Bei Schritt 1902-14 wird das Rückmeldebit A von der Nebeneinheit abgerufen, und bei Schritt 1903-14 wird festgestellt, ob das Rückmeldebit "0" (aktiv) ist oder nicht. Nur wenn das Rückmeldebit A "0" ist, geht die Steuerung zu den Schritten 1904-14 und 1905-14 über. Andernfalls geht die Steuerung zu den Schritten 1906-14 und 1907- 14 über. Bei Schritt 1904-14 wird bewirkt, daß die Adresse ADD gleich ADD29' ist. Dann wird bei Schritt 1905-14 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Andererseits wird bei Schritt 1906-14 bewirkt, daß die Adresse ADD gleich ADD1 ist, und bei Schritt 1907-14 wird die Flankendetektionsunterbrechungsoperation zugelassen, und die Zeitgeberunterbrechungsoperation wird verboten, wodurch folglich der Sendemodus in einen Bereitschaftszustand für einen Empfangsmodus geändert wird. Dann wird die Routine der Fig. 8 durch Schritt 1908-14 vollendet.
  • In Fig. 20, die ein detailliertes Ablaufdiagramm des Schrittes 812 der Fig. 8 ist, wird wenn ADD = ADD29', bei Schritt 2001-1 ein MSB C03 der Steuerbits, die in diesem Fall 4 Bits sind, über die serielle Schnittstelle 21 und den D2B-Sender 12 an den D2B-Bus 2 gesendet. Danach wird bei Schritt 2002-1 be wirkt, daß die Adresse ADD gleich ADD30' ist. Danach wird bei Schritt 2003-1 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 2004-1 vollendet.
  • Ebenso wird, wenn ADD = ADD30', bei Schritt 2001--2 ein Steuerbit C02 über die serielle Schnittstelle 21 und den. D2B-Sender 12 an den D2B-Bus 2 gesendet. Danach wird bei Schritt 2002-2 bewirkt, daß die Adresse ADD gleich ADD31' ist. Danach wird bei Schritt 2003-2 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 2004-2 vollendet.
  • Entsprechend wird, wenn ADD = ADD32', bei Schritt 2001-4 ein LSB C0O der Steuerbits über die serielle Schnittstelle 21 und den D2B-Sender 12 an den D2B-Bus 2 gesendet. Danach wird bei Schritt 2002-4 bewirkt, daß die Adresse ADD gleich ADD33' ist. Danach wird bei Schritt 2003-4 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 2004-4 vollendet.
  • Ferner wird, wenn ADD = ADD33', bei Schritt 2001-5 ein Paritätsbit P der Steuerbits über die serielle Schnittstelle 21 und den D2B-Sender 12 an den D2B-Bus 2 gesendet. Danach wird bei Schritt 2002-5 bewirkt, daß die Adresse ADD gleich ADD34' ist. Danach wird bei Schritt 2003-4 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 2004-4 vollendet.
  • Zusätzlich wird, wenn ADD = ADD34', bei Schritt 2001-6 festgestellt, ob das gesendete Mehradreß- (MA-) Bit "0" (aktiv) ist oder nicht. Nur wenn das Mehradreßbit "1" ist, geht die Steuerung zu Schritt 2002-6 über. Andernfalls geht die Steuerung direkt zu Schritt 2002-6 über. Bei Schritt 2002-6 wird das Rückmeldebit A von der Nebeneinheit abgerufen, und bei Schritt 2003- 6 wird festgestellt, ob das Rückmeldebit A "0" (aktiv) ist oder nicht. Nur wenn das Rückmeldebit A "0" ist, geht die Steuerung zu den Schritten 2004-6 und 2004-6 über. Andernfalls geht die Steuerung zu den Schritten 2006-6 und 2007-6 über. Bei Schritt 2004-6 wird bewirkt, daß die Adresse ADD gleich ADD35' ist. Dann wird bei Schritt 2005-6 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Andererseits wird bei Schritt 2006-6 bewirkt, daß die Adresse ADD gleich ADD1 ist, und bei Schritt 2007-6 wird die Flankendetektionsunterbrechungsoperation zugelassen, und die Zeitgeberunterbrechungsoperation wird verboten, wodurch folglich der Sendemodus in einen Bereitschaftszustand für einen Empfangsmodus geändert wird.
  • Dann wird die Routine der Fig. 8 durch Schritt 2008-6 vollendet. In Fig. 21, die ein detailliertes Ablaufdiagramm des Schrittes 814 der Fig. 8 ist, wird, wenn ADD = ADD36', bei Schritt 2101-1 ein MSB L07 der Nachrichtenlängenbits, die in diesem Fall 8 Bits sind, über die serielle Schnittstelle 21 und den D2B-Sender 12 an den D2B-Bus 2 gesendet. Danach wird bei Schritt 2102-1 bewirkt, daß die Adresse ADD gleich ADD37' ist. Danach wird bei Schritt 2103-1 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 2104-1 vollendet.
  • Ebenso wird, wenn ADD = ADD37', bei Schritt 2101-2 ein Nachrichtenlängenbit L06 über die serielle Schnittstelle 21 und den D2B-Sender 12 an den D2B-Bus 2 gesendet. Danach wird bei Schritt 2102-2 bewirkt, daß die Adresse ADD gleich ADD28' ist. Danach wird bei Schritt 2103-2 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 2104-2 vollendet.
  • Entsprechend wird, wenn ADD = ADD42', bei Schritt 2101-8 ein LSB S00 der Nebenadreßbits über die serielle Schnittstelle 21 und den D2B-Sender 12 an den D2B-Bus 2 gesendet. Danach wird bei Schritt 2102-8 bewirkt, daß die Adresse ADD gleich ADD43' ist. Danach wird bei Schritt 2103-8 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 2104-8 vollendet.
  • Ferner wird, wenn ADD = ADD43', bei Schritt 2101-9 ein Paritätsbit P der Nebenadreßbits über die serielle Schnittstelle 21 und den D2B-Sender 12 an den D2B-Bus 2 gesendet. Danach wird bei Schritt 2102-9 bewirkt, daß die Adresse ADD gleich ADD44' ist. Danach wird bei Schritt 2103-9 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 2104-9 vollendet.
  • Zusätzlich wird, wenn ADD = ADD44', bei Schritt 2101-10 festgestellt, ob das gesendete Mehradreß- (MA-) Bit "0" (aktiv) ist. Nur wenn das Mehradreßbit "1" ist, geht die Steuerung zu Schritt 2102-10 über. Andernfalls geht die Steuerung direkt zu Schritt 2102-10 über. Bei Schritt 2102-10 wird das Rückmeldebit A von der Nebeneinheit abgerufen, und bei Schritt 2103-10 wird festgestellt, ob das Rückmeldebit "0" (aktiv) ist oder nicht. Nur wenn das Rückmeldebit A "0" ist, geht die Steuerung zu den Schritten 2104-10 und 2104-10 über. Andernfalls geht die Steuerung zu den Schritten 2106-10 und 2107-10 über. F3ei Schritt 2104-10 wird bewirkt, daß die Adresse ADD gleich ADD45' ist. Dann wird bei Schritt 2105-10 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Andererseits wird bei Schritt 2106-10 bewirkt, daß die Adresse ADD gleich ADD1 ist, und bei Schritt 2107-10 wird die Flankendetektionsunterbrechungsoperation zugelassen, und die Zeitgeberunterbrechungsoperation wird verboten, wodurch folglich der Sendemodus in einen Bereitschaftszustand für einen Empfangsmodus geändert wird. Dann wird die Routine der Fig. 8 durch Schritt 2108-10 vollendet.
  • In Fig. 22, die ein detailliertes Ablaufdiagramm des Schrittes 814 der Fig. 8 ist, wird, wenn ADD = ADD45', bei Schritt 2201-1 ein MSB D07 von Ein-Byte-Daten über die serielle Schnittstelle 21 und den D2B-Sender 12 an den D2B-Bus 2 gesendet. Danach wird bei Schritt 2202-1 bewirkt, daß die Adresse ADD gleich ADD46' ist. Danach wird bei Schritt 2203-1 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 2204-1 vollendet.
  • Ebenso wird, wenn ADD = ADD46', bei Schritt 2201-2 ein zweites Bit D06 der Ein-Byte-Daten über die serielle Schnittstelle 21 und den D2B-Sender 12 an den D2B-Bus 2 gesendet. Danach wird bei Schritt 2202-2 bewirkt, daß die Adresse ADD gleich ADD47' ist. Danach wird bei Schritt 2203-2 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 2204-2 vollendet.
  • Entsprechend wird, wenn ADD = ADD52', bei Schritt 2201-8 ein LSB D00 der Ein-Byte-Daten über die serielle Schnittstelle 21 und den D2B-Sender 12 an den D2B-Bus 2 gesendet. Danach wird bei Schritt 2202-8 bewirkt, daß die Adresse ADD gleich ADD53' ist. Danach wird bei Schritt 2203-8 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 2204-8 vollendet.
  • Ferner wird, wenn ADD = ADD53', bei Schritt 2201-9 ein Paritätsbit P der Ein-Byte-Daten über die serielle Schnittstelle 21 und den D2B-Sender 12 an den D2B-Bus 2 gesendet. Danach wird bei Schritt 2202-9 bewirkt, daß die Adresse ADD gleich ADD54' ist. Danach wird bei Schritt 2203-9 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Dann wird die Routine der Fig. 8 durch Schritt 2204-9 vollendet.
  • Zusätzlich wird, wenn ADD = ADD54', bei Schritt 2201-10 festgestellt, ob das gesendete Mehradreß- (MA-) Bit "0" (aktiv) ist oder nicht. Nur wenn das Mehradreßbit "1" ist, geht die Steuerung zu Schritt 2202-10 über. Andernfalls geht die Steuerung direkt zu Schritt 2202-10 über. Bei Schritt 22.02-10 wird das Rückmeldebit A von der Nebeneinheit abgerufen, und bei Schritt 2203-10 wird festgestellt, ob das Rückmeldebit A "0" (aktiv) ist oder nicht. Nur wenn das Rückmeldebit A "0" ist, geht die Steuerung zu Schritt 2204-10 über. Andernfalls geht die Steuerung zu den Schritten 2208-10 und 2209-10 über. Bei Schritt 2204-10 wird die gesendete Anzahl L von Bytes um 1 abwärts gezählt, d. h.
  • L ← L-1.
  • Dann wird bei Schritt 2205-10 festgestellt, ob die Anzahl L 0 erreicht hat oder nicht. Nur wenn L 0 erreicht, geht die Steuerung zu den Schritten 2208-10 und 2209-10 über. Andernfalls geht die Steuerung zu den Schritten 2206-10 und 22()7-10 über. Bei Schritt 2206-10 wird bewirkt, daß die Adresse ADD gleich ADD45' ist. Dann wird bei Schritt 2207-10 die Abtastzeit im Zeitgeber 19 eingestellt, und der Zeitgeber 19 wird neugestartet. Andererseits wird bei Schritt 2208-10 bewirkt, daß die Adresse ADD gleich ADD1 ist, und bei Schritt 2209-10 wird die Flankendetektionsunterbrechungsoperation zugelassen, und die Zeitgeberunterbrechungsoperation wird verboten, wodurch folglich der Sendemodus in einen Bereitschaftszustand für einen Empfangsmodus geändert wird. Dann wird die Routine der Fig. 8 durch Schritt 2210-10 vollendet.
  • Wie im vorhergehenden erläutert, kann gemäß der vorliegenden Erfindung, da ein Zeitgeber als Reaktion auf eine Flanke eines seriellen Signals betrieben wird und eine Abrufoperation von Bitdaten oder eine Sendeoperation als Reaktion auf den Zeit geber ausgeführt wird, ein Empfang und eine Übertragung von seriellen Daten ausgeführt werden, ohne eine komplexe Hardware zu benötigen.

Claims (10)

1. Serielle Datenübertragungsvorrichtung, die mit einem Datenübertragungsbus (2) verbunden ist, mit:
einer Flankendetektionseinrichtung (18) zum Detektieren einer Flanke eines Signals auf dem Datenübertragungsbus; gekennzeichnet durch:
eine Zeitgebereinrichtung (19) eine erste Betriebseinrichtung zum Starten der Zeitgebereinrichtung (19) als Reaktion auf die Flanke, wobei die erste Betriebseinrichtung gesperrt wird, wenn die Zeitgebereinrichtung (19) zählt; und
ein zweite Betriebseinrichtung zum Ausführen einer Operation des Empfangens eines einzelnen Bits auf dem Datenübertragungsbus (2) und/oder einer Operation des Sendens eines einzelnen Bits an den Datenübertragungsbus (2) wenn die Zeitgebereinrichtung (19) einen vorherbestimmten Zählwert erreicht.
2. Vorrichtung nach Anspruch 1, wobei die zweite Betriebseinrichtung angepaßt ist, die Zeitgebereinrichtung (19) als Reaktion auf die Zeitgebereinrichtung (19), die einen vorherbestimmten Zählwert erreicht, neu zu starten.
3. Vorrichtung nach Anspruch 1 oder 2, wobei die zweite Betriebseinrichtung angepaßt ist, als Reaktion auf das empfangene einzelne Bit die Zeitgebereinrichtung (19) zu stoppen und die erste Betriebseinrichtung freizugeben.
4. Vorrichtung nach Anspruch 3, wobei die zweite Betriebseinrichtung angepaßt ist, die Vorrichtung in einen Bereitschaftszustand für einen Empfangsmodus zu setzen, wenn die erste Betriebseinrichtung freigegeben wird.
5. Vorrichtung nach Anspruch 1 oder 2, wobei die zweite Betriebseinrichtung angepaßt ist, als Reaktion auf das gesendete einzelne Bit die Zeitgebereinrichtung (19) zu stoppen und die erste Betriebseinrichtung freizugeben.
6. Vorrichtung nach Anspruch 5, wobei die zweite Betriebseinrichtung angepaßt ist, die Vorrichtung in einem Bereitschaftszustand für einen Empfangsmodus zu setzen, wenn die erste Betriebseinrichtung freigegeben wird.
7. Vorrichtung nach einem der Ansprüche 1 bis 6, wobei die zweite Betriebseinrichtung aufweist:
eine Empfangseinrichtung zum Empfangen eines einzelnen Bits auf dem Datenübertragungsbus (2) bei einem Timing, das von einem Timing, wenn die Sendeoperation ausgeführt wird, verzögert ist; und
eine Einrichtung zum Vergleichen von Daten, die durch die Empfangseinrichtung empfangen werden, mit dem einzelnen Bit, das durch die Sendeoperation gesendet wird, um dadurch festzustellen, ob die Vorrichtung den Datenübertragungsbus (2) belegt oder nicht.
8. Vorrichtung nach Anspruch 7, wobei die zweite Betriebseinrichtung ferner eine Einrichtung aufweist zum Versetzen der Vorrichtung in einen Bereitschaftszustand für einen Empfangsmodus, wenn die Vorrichtung den Datenübertragungsbus (2) nicht belegt.
9. Vorrichtung nach einem der Ansprüche 1 bis 8, wobei die erste Betriebseinrichtung eine Flankenunterbrechungs-Betriebseinrichtung ist.
10. Vorrichtung nach einem der Ansprüche 1 bis 9, wobei die zweite Betriebseinrichtung eine Zeitgeberunterbrechungs- Betriebseinrichtung ist, die ferner angepaßt, ist, die Zeitgebereinrichtung neu zu starten.
DE69607701T 1995-07-28 1996-07-26 Vorrichtung zur seriellen Übertragung von asynchronen Daten mit Flanken- und Zeitgeberunterbrechnung Expired - Fee Related DE69607701T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19368895A JP2704144B2 (ja) 1995-07-28 1995-07-28 シリアルデータ伝送装置及びその制御方法

Publications (2)

Publication Number Publication Date
DE69607701D1 DE69607701D1 (de) 2000-05-18
DE69607701T2 true DE69607701T2 (de) 2000-11-02

Family

ID=16312133

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69607701T Expired - Fee Related DE69607701T2 (de) 1995-07-28 1996-07-26 Vorrichtung zur seriellen Übertragung von asynchronen Daten mit Flanken- und Zeitgeberunterbrechnung

Country Status (5)

Country Link
US (1) US5838747A (de)
EP (1) EP0756401B1 (de)
JP (1) JP2704144B2 (de)
KR (1) KR100203608B1 (de)
DE (1) DE69607701T2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180054B2 (ja) * 1997-05-16 2001-06-25 インターナショナル・ビジネス・マシーンズ・コーポレ−ション ネットワーク・セキュリティ・システム
US6779030B1 (en) * 1997-10-06 2004-08-17 Worldcom, Inc. Intelligent network
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
USRE48433E1 (en) 2005-01-27 2021-02-09 The Chamberlain Group, Inc. Method and apparatus to facilitate transmission of an encrypted rolling code
US8422667B2 (en) 2005-01-27 2013-04-16 The Chamberlain Group, Inc. Method and apparatus to facilitate transmission of an encrypted rolling code
US9148409B2 (en) 2005-06-30 2015-09-29 The Chamberlain Group, Inc. Method and apparatus to facilitate message transmission and reception using different transmission characteristics
EP2309677B1 (de) * 2009-10-06 2012-09-05 Nxp B.V. Aufweck-Detektorsystem eines Bus-Sende-Empfangsgerätes
US20110316668A1 (en) * 2010-06-24 2011-12-29 Laird Edward T Method and Apparatus to Facilitate Message Transmission and Reception Via Wireline Using Different Transmission Characteristics
GB2516837B (en) 2013-07-31 2015-12-09 Ip Access Ltd Network elements, wireless communication system and methods therefor
US10484139B2 (en) * 2014-09-19 2019-11-19 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Address verification on a bus
US10652743B2 (en) 2017-12-21 2020-05-12 The Chamberlain Group, Inc. Security system for a moveable barrier operator
US11074773B1 (en) 2018-06-27 2021-07-27 The Chamberlain Group, Inc. Network-based control of movable barrier operators for autonomous vehicles
US11423717B2 (en) 2018-08-01 2022-08-23 The Chamberlain Group Llc Movable barrier operator and transmitter pairing over a network
US10997810B2 (en) 2019-05-16 2021-05-04 The Chamberlain Group, Inc. In-vehicle transmitter training

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4308418A1 (de) * 1993-03-17 1994-09-22 Elsa Gmbh Bitratenerkennung
US5450450A (en) * 1993-03-31 1995-09-12 Panasonic Technologies, Inc. Asynchronous data transmitting and receiving system
JP2752030B2 (ja) * 1993-04-16 1998-05-18 沖電気工業株式会社 ローカルエリアネットワーク回線における信号送受信装置

Also Published As

Publication number Publication date
JPH0946361A (ja) 1997-02-14
KR970009026A (ko) 1997-02-24
DE69607701D1 (de) 2000-05-18
EP0756401A3 (de) 1997-07-30
EP0756401B1 (de) 2000-04-12
EP0756401A2 (de) 1997-01-29
KR100203608B1 (ko) 1999-06-15
US5838747A (en) 1998-11-17
JP2704144B2 (ja) 1998-01-26

Similar Documents

Publication Publication Date Title
DE69607701T2 (de) Vorrichtung zur seriellen Übertragung von asynchronen Daten mit Flanken- und Zeitgeberunterbrechnung
DE69026331T2 (de) Station zu Station Vollduplexkommunikation bei Kommunikationsnetzwerken
DE69126685T2 (de) Gerät zur Verbindung elektronischer Geräte
DE69531017T2 (de) Datenübertragungssystem und Verfahren
DE3853125T2 (de) Verfahren und Vorrichtung zur Steuerung von Endgeräten eines Übertragungsnetzes.
DE68923196T2 (de) Übertragungssystem für ein Datenpaket in einem ISDN-System mit flexiblem Rahmenformat für mehrere Arten des integrierten Netzes.
DE69127198T2 (de) Nachrichtenlenkung in einem Nezt, das aus über Brücken verbundenen Lokalnetzsegmenten besteht
DE69710619T2 (de) Preiswertes redundantes kommunikationssystem
DE68928452T2 (de) Unterbrechungssteuerung
DE3706980A1 (de) Verfahren zum suchen und wiederherstellen von verbindungen in einem datenkommunikationssystem, in dem eine sendestation mit empfangsstationen ueber einen datenbus in verbindung steht
DE602005000282T2 (de) Verfahren und Vorrichtung zur automatischen Erkennung der Bitrate von CAN-Bus-Netzwerk
DE3883528T2 (de) Parallel-Verarbeitungsverfahren und Vorrichtung zum Empfang und Senden von HDLC/SDLC-Bitströmen.
DE60206780T2 (de) Netzwerkverbindungsvorrichtung, verbindungssystem und netzwerkverbindungsverfahren
DE69837581T2 (de) Vorrichtung und Verfahren zur wahlweisen Versorgung von Datenpaketen zwischen Medienbereichen in einem Netz-Repeater
DE3635106A1 (de) Kommunikationsverfahren und -system fuer serielle daten
DE69509499T2 (de) Verfahren und einrichtung zur übertragung zwischen knoten in einem kommunikationsnetzwerk
WO2009135707A1 (de) Teilnehmerknoten eines kommunikationssytems mit funktional getrenntem sende-ereignisspeicher
EP0555456B1 (de) Verfahren zur datenübertragung und datenverarbeitungsanlage mit verteilten rechnerknoten
DE102006004191B4 (de) Deterministisches Kommunikations-System
DE10296916B4 (de) Kommunikationsvorrichtung und Verfahren zum Unterstützen von Vielfachzugriff mit Leitungsüberwachung/Kollisionserfassung
DE10307424A1 (de) Datenvermittlungsvorrichtung und Multiplex-Kommunikationssysteme
DE69429076T2 (de) Zugriffsprotokoll
DE602004001196T2 (de) Verfahren und Vorrichtung zur Datenübertragung für hybride isochrone/asynchrone Netzwerke
EP3032779B1 (de) Verfahren zur bestimmung der signalqualität in einem can-protokoll basierten netzwerk
DE4005087C1 (en) Connector unit for domestic power installation - has adaptor for specific function allowing data transmission via bus and data lines

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee