DE69533103T2 - METHOD AND DEVICE FOR EQUIPPING A CONTROLLED CHARGE PUMP FOR VERY LOW NEGATIVE VOLTAGES - Google Patents

METHOD AND DEVICE FOR EQUIPPING A CONTROLLED CHARGE PUMP FOR VERY LOW NEGATIVE VOLTAGES Download PDF

Info

Publication number
DE69533103T2
DE69533103T2 DE69533103T DE69533103T DE69533103T2 DE 69533103 T2 DE69533103 T2 DE 69533103T2 DE 69533103 T DE69533103 T DE 69533103T DE 69533103 T DE69533103 T DE 69533103T DE 69533103 T2 DE69533103 T2 DE 69533103T2
Authority
DE
Germany
Prior art keywords
circuit
voltage
charge pump
source
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69533103T
Other languages
German (de)
Other versions
DE69533103D1 (en
Inventor
Dimitris Pantelakis
Kerry Tedrow
Johnny Javanifard
George Canepa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of DE69533103D1 publication Critical patent/DE69533103D1/en
Publication of DE69533103T2 publication Critical patent/DE69533103T2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)

Description

HINTERGRUND DER ERFINDUNGBACKGROUND OF THE INVENTION

Gebiet der ErfindungField of the invention

Diese Erfindung bezieht sich auf Computersysteme und insbesondere auf Verfahren und Einrichtungen zur Bereitstellung einer genauen geregelten Spannung einer Ladungspumpe bei einem äußerst geringen Energieverbrauch.These This invention relates to computer systems and more particularly Methods and devices for providing a well-regulated Voltage of a charge pump with a very low energy consumption.

Entwicklungsverlauf des Standes der TechnikDevelopment course of the State of the art

Es hat eine neue Entwicklungstendenz zur Reduzierung des Energiebedarfs tragbarer Computer gegeben. Um den Energieverbrauch zu reduzieren, wurde ein großer Teil der in Personalcomputern verwendeten, integrierten Schaltungen neu entworfen, so daß diese mit niedrigen Spannungspegeln arbeiten. Die in tragbaren Computern verwendeten Schaltungen und Komponenten werden so ausgelegt, dass sie mit Spannungspegeln, wie zum Beispiel 5 Volt und 3,3 Volt, arbeiten. Dies trägt erheblich zur Reduzierung des Energiebedarfs derartiger Computer bei.It has a new trend towards reducing energy demand given portable computer. To reduce energy consumption became a big one Part of the integrated circuits used in personal computers redesigned so that this work with low voltage levels. The in portable computers used circuits and components are designed so that they work with voltage levels, such as 5 volts and 3.3 volts. This carries significantly reducing the energy requirements of such computers at.

Einige Merkmale tragbarer Computer erfordern jedoch höhere Spannungen als diese Versorgungsspannungen. Beispielsweise wurde damit begonnen, elektrisch lösch- und programmierbare Flash-Nur-Lese-Speicher (Flash-EEPROM-Speicher) als eine neue Form eines Langzeitspeichers mit wahlfreiem Zugriff zu verwenden. Ein Beispiel eines Flash-EEPROM-Speicherarrays, die an Stelle eines Festplattenlaufwerks verwendet werden kann, ist in der US-Patentanmeldung Nr. 07/969,131 mit dem Titel A Method and Circuitry For A Solid State Memory Disk, S. Wells, eingereicht am 31. Oktober 1992, beschrieben und dem Zessionar der vorliegenden Erfindung übertragen. Ein derartiges Array schafft ein kleineres und leichteres funktionales Äquivalent für ein Festplattenlaufwerk, das schneller arbeitet und nicht so empfindlich gegenüber einer physischen Beschädigung ist. Derartige Speicherarrays sind besonders in tragbaren Computern nützlich, wo räumliche Anforderungen überdurchschnittlich hoch sind und das Gewicht bedeutend ist. Diese Flash-EEPROM-Speicherarrays erfordern jedoch sehr viel höhere Spannungen und wesentlich mehr Energie zum Programmieren und Löschen von Daten, als durch die Batterien der tragbaren Computern mit geringer Versorgungsspannung unmittelbar bereitgestellt werden kann.Some However, portable computer characteristics require higher voltages than these supply voltages. For example, it has begun to electrically extinguish and Programmable Flash Read Only Memory (Flash EEPROM Memory) as a new form of long-term random access memory to use. An example of a flash EEPROM memory array that is in the place of a hard disk drive can be used in U.S. Patent Application No. 07 / 969,131 entitled A Method and Circuitry For A Solid State Memory Disk, S. Wells on October 31, 1992, and assigned to the assignee of the present Transfer invention. Such an array provides a smaller and lighter functional equivalent for a hard disk drive, that works faster and not so sensitive to one physical damage is. Such memory arrays are particularly useful in portable computers useful, where spatial Requirements above average are high and the weight is significant. These flash EEPROM memory arrays however, require much higher ones Voltages and much more energy to program and delete Data, as by the batteries of portable computers with low Supply voltage can be provided immediately.

Ladungspumpen können in tragbaren Computern zur Bereitstellung einer hohen Spannung aus einer niedrigeren Spannungsquelle verwendet werden. Ein Problem bei der Verwendung von Ladungspumpen besteht jedoch darin, dass der an einem Ausgangsanschluss bereitgestellte Spannungspegel dazu neigt, wesentlich vom gewünschten Wert abzuweichen. Der Ausgang einer Spannungspumpe wird mit einer Folge von Ladungsimpulsen versorgt, die gespeichert werden, um eine Quellspannung bereitzustellen. Die Ladungspumpe erzeugt diese Form der Ausgabe, da die Ausgangsstufe wie eine Diode funktioniert, die nur bei einer geeigneten vorgespannten Bedingung Ladung zum Ausgang überträgt. Dies erzeugt eine Spannungswelligkeit am Pumpenausgang, wenn die Stromanforderungen im Verhältnis zur Belastungskapazität hoch sind. Darüber hinaus variiert die Ausgangsspannung bei unterschiedlichen Quellspannungen, Temperaturen, Herstellungsverfahren und Lastströmen. Andererseits ist es zum Programmieren und Löschen der Speicherzellen einer Flash-EEPROM-Speichermatrix erforderlich, sehr genaue Spannungen bereitzustellen. Dieses Problem macht es wünschenswert, zu versuchen, die durch Ladungspumpen bereitgestellte Ausgangsspannung zu regeln, um einen relativ konstanten Wert über Schwankungsbereiche von Quellspannungen, Temperaturen und Herstellungsverfahren zu erhalten.charge pumps can in portable computers to provide a high voltage from one lower voltage source can be used. A problem with the However, use of charge pumps is that of having an output terminal provided voltage level tends to be much of the desired Value to deviate. The output of a voltage pump is connected to a Sequence supplied by charge pulses, which are stored to a To provide source voltage. The charge pump generates this form of Output, since the output stage works like a diode, only transfers charge to the output at a suitable biased condition. This creates a voltage ripple at the pump output when the power requirements in relation to to the load capacity are high. About that In addition, the output voltage varies at different source voltages, Temperatures, manufacturing processes and load currents. On the other hand, it is for Programming and deleting the memory cells of a Flash EEPROM memory matrix required to provide very accurate voltages. This problem does it desirable, to try the output voltage provided by charge pumps to regulate a relatively constant value over fluctuation ranges of To obtain source voltages, temperatures and manufacturing processes.

Eine weitere Möglichkeit, mit der die Energieanforderungen der Flash-EEPROM-Arrays reduziert wurden, ist die Verwendung von Negativ-Gate-Löschtechniken [negative gate erase techniques]. Diese Techniken reduzieren die beim Löschen des Flash-EEPROM-Speicherarrays erforderliche Strommenge und reduzieren damit die verwendete Energie. Infolgedessen ist es besonders wünschenswert, die Ausgangsspannung zu regeln, die von Ladungspumpen, die zum Erzeugen der für Negativ-Gate- Löschvorgänge verwendeten Spannungen genutzt werden, bereitgestellt wird.A another possibility which reduced the power requirements of the Flash EEPROM arrays is the use of negative-gate quenching techniques [negative gate erase techniques]. These techniques reduce the deletion of the Flash EEPROM memory arrays required amount of power and reduce so that the energy used. As a result, it is particularly desirable to regulate the output voltage, that of charge pumps used to generate the for Negative gate deletions were used Voltages are used.

Eine für die Verwendung mit Flash-EEPROM-Speichermatrizen erforderliche Spannung ist eine negative Spannung, die am Gate-Anschluss eines P-Kanal-Entkopplungstransistors verwendet wird, der Teil des Wort-Dekodierers in derartigen Speicherarrays ist. Ein derartiger Transistor muss mit sehr kurzer Verzögerung betrieben werden, sobald eine Operation begonnen hat. Aus diesem Grund muss die verwendete negative Spannung sofort verfügbar sein. Das Bereitstellen einer sofort verfügbaren Spannung aus einer Ladungspumpe erfordert in der Regel, dass die Ladungspumpe jederzeit eingeschaltet ist. Dies an sich erfordert üblicherweise die Aufwendung erheblicher Energie. Es ist deshalb wünschenswert, eine negative Ladungspumpenschaltung mit äußerst geringem Energiebedarf bereitzustellen, die bei sehr geringem Energieverbrauch in Betrieb bleibt.A for the Use voltage required with flash EEPROM memory arrays is a negative voltage at the gate terminal of a P-channel decoupling transistor is used, the part of the word decoder in such memory arrays is. Such a transistor must be operated with a very short delay once an operation has started. That's why the negative voltage used should be immediately available. Deploying an immediately available Voltage from a charge pump usually requires that Charge pump is switched on at any time. This in itself usually requires the expenditure of considerable energy. It is therefore desirable a negative charge pump circuit with extremely low energy consumption to provide the operating at very low power consumption remains.

Das US-Patent Nummer 5,168,174 stellt eine Negativ-Spannung-Ladungspumpe mit Rückkopplungssteuerung vor. Gemäß dem 174er Patent implementiert die Ladungspumpenschaltung eine Rampensteuerung, eine phasenstabile Regelung und ein Trimmen der negativen Spannungsimpulse. Die Schaltung umfasst eine Negativ-Spannung-Ladungspumpen-Teilschaltung, die mehrere Phaseneingänge, einen Phasenfreigabe-Eingang, einen Ausgang, eine Versorgungsspannung und eine Bezugsspannung aufweist. Die Schaltung umfasst weiter eine Rampensteuerungs-Teilschaltung zur Steuerung der Änderungsgeschwindigkeit der Spannung am Ausgang der Ladungspumpen-Teilschaltung und eine Amplitudensteuerungs-Teilschaltung zur Steuerung der Spannungsamplitude am Ausgang der Ladungspumpen-Teilschaltung.U.S. Patent No. 5,168,174 presents a negative voltage charge pump with feedback control. According to the 174 patent For example, the charge pump circuit implements ramp control, phase stable regulation, and trimming of the negative voltage pulses. The circuit includes a negative voltage charge pump subcircuit having a plurality of phase inputs, a phase enable input, an output, a supply voltage, and a reference voltage. The circuit further includes a ramp control subcircuit for controlling the rate of change of the voltage at the output of the charge pump subcircuit and an amplitude control subcircuit for controlling the voltage amplitude at the output of the charge pump subcircuit.

Zusammenfassende Darstellung der ErfindungSummary Presentation of the invention

Es ist folglich eine Aufgabe der vorliegenden Erfindung, ein sehr einfaches Verfahren und eine Einrichtung zur Bereitstellung einer geregelten Ausgangsspannung aus einer Ladungspumpe bereitzustellen, während minimale Energie verbraucht wird.It is therefore an object of the present invention, a very simple Method and device for providing a regulated Provide output voltage from a charge pump, while minimum Energy is consumed.

Es ist eine weitere, spezielle Aufgabe der vorliegenden Erfindung, ein Verfahren und eine Einrichtung zur Bereitstellung einer geregelten Ausgangsspannung aus einer negativen Ladungspumpe unter Aufwendung minimaler Energie bereitzustellen, deren Spannung zum Betreiben eines Wort-Leitungs-Entkopplungstransistors in einem Speicherarray verwendet werden kann.It is another, specific object of the present invention, a method and apparatus for providing a controlled Output voltage from a negative charge pump under expenditure provide minimal energy, their voltage to operate a word line decoupling transistor in a memory array can be used.

Gemäß der vorliegenden Erfindung wird eine Schaltung bereitgestellt zum Bereitstellen einer geregelten negativen Ausgangsspannung aus einer Ladungspumpenschaltung, während geringe Leistungsmengen verbraucht werden, wobei eine Taktschaltung enthalten ist, um Taktimpulse zum Betreiben der Ladungspumpenschaltung derart, dass sie eine Ausgangsspannung zur Verfügung stellt, bereitzustellen, wobei die Schaltung ferner aufweist
eine Vorspannschaltung zum Regeln der Ausgangsspannung, indem die Ausgangsspannung der Ladungspumpenschaltung überwacht wird und die Taktschaltung freigegeben wird, wenn eine unzureichende Ausgangsspannung erfasst wird, wobei die Vorspannungsschaltung einen Spannungsteiler, der zwischen einem Ausgangsanschluss der Ladungspumpenschaltung und einer Quelle des Potentials angeordnet ist, und eine Komparatorschaltung, die so geschaltet ist, dass sie in Abhängigkeit von einer von dem Spannungsteiler erzeugten Spannung funktioniert, enthält,
dadurch gekennzeichnet, dass die Vorspannschaltung aufweist: eine impuls-freigegebene Schaltung zum Freigeben der Vorspannschaltung während eines Bruchteils der der Ladungspumpenschaltung zur Verfügung stehenden Gesamtbetriebszeit.According to the present invention, a circuit is provided for providing a regulated negative output voltage from a charge pump circuit while consuming small amounts of power, including a clock circuit for providing clock pulses for operating the charge pump circuit to provide an output voltage Circuit further comprises
a bias circuit for controlling the output voltage by monitoring the output voltage of the charge pump circuit and enabling the clock circuit when an insufficient output voltage is detected, the bias circuit comprising a voltage divider disposed between an output terminal of the charge pump circuit and a source of potential, and a comparator circuit which is connected to operate in response to a voltage generated by the voltage divider,
characterized in that the bias circuit comprises: a pulse enabled circuit for enabling the bias circuit during a fraction of the total operating time available to the charge pump circuit.

Diese und andere Aufgaben und Merkmale der Erfindung werden unter Bezugnahme auf die nachfolgende detaillierte Beschreibung gemeinsam mit den Zeichnungen, in denen gleiche Elemente in den verschiedenen Ansichten mit gleichen Bezugszeichen versehen sind, besser verständlich.These and other objects and features of the invention will become more apparent to the following detailed description together with the Drawings in which the same elements in the different views are provided with the same reference numerals, better understood.

Kurzbeschreibung der ZeichnungenSummary the drawings

1 ist eine Blockdarstellung eines Computersystems, dessen Elemente so kombiniert werden können, dass sie die vorliegende Erfindung bereitstellen. 1 Figure 12 is a block diagram of a computer system whose elements can be combined to provide the present invention.

2 ist ein Blockschaltbild, das die Verwendung einer negativen Ladungspumpenschaltung gemäß der vorliegenden Erfindung zum Steuern eines Wort-Leitungs-Entkopplungstransistors für ein Flash-EEPROM-Speicherarray veranschaulicht. 2 FIG. 12 is a block diagram illustrating the use of a negative charge pump circuit according to the present invention for controlling a word line decoupling transistor for a flash EEPROM memory array. FIG.

3 ist ein Blockschaltbild einer negativen Ladungspumpenschaltung, das ihre Wirkungsweise in der vorliegenden Erfindung veranschaulicht. 3 Figure 11 is a block diagram of a negative charge pump circuit illustrating its operation in the present invention.

4 ist ein Blockschaltbild einer Schaltung zum Bereitstellen der vorliegenden Erfindung. 4 Figure 12 is a block diagram of a circuit for providing the present invention.

5 ist ein Zeitdiagramm, das die Werte verschiedener Signale, die in der Schaltung von 3 verwendet werden, darstellt. 5 is a timing diagram showing the values of various signals in the circuit of 3 used represents.

Bezeichnungen und TerminologieDesignations and terminology

Einige Teile der nachfolgenden detaillierten Beschreibung werden in Form symbolischer Darstellungen von Operationen an Datenbits in einem Computerspeicher präsentiert. Diese Beschreibungen und Darstellungen sind die Mittel, die von Datenverarbeitungsfachleuten verwendet werden, um den Inhalt ihrer Arbeit anderen Fachleuten in wirksamster Weise mitzuteilen. Die Operationen sind diejenigen, die physische Manipulationen physischer Größen erfordern. Üblicherweise, aber nicht notwendigerweise, nehmen diese Größen die Form elektrischer oder magnetischer Signale an, die gespeichert, übertragen, kombiniert, verglichen und anderweitig manipuliert werden können. Es hat sich gelegentlich als zweckmäßig erwiesen, hauptsächlich aus Gründen der allgemeinen Verwendung, diese Signale als Bits, Werte, Elemente, Symbole, Zeichen, Ausdrücke, Zahlen oder dergleichen zu bezeichnen. Es sollte jedoch bedacht werden, dass all diese und ähnlichen Begriffe den zugehörigen physikalischen Größen zugeordnet sein sollen und lediglich geeignete Kennzeichnungen sind, die auf diese Größen angewendet werden.Some Parts of the following detailed description will be in the form symbolic representations of operations on data bits in one Computer memory presented. These descriptions and representations are the means used by Data processing professionals are used to the content of their Communicate work to other professionals in the most effective way. The Operations are those that physical manipulations are physical Require sizes. Usually, but not necessarily, these quantities take the form of electrical or magnetic Signals that are stored, transmitted, combined, compared and otherwise manipulated. It has occasionally been found to be useful mainly because of general use, these signals as bits, values, elements, Symbols, signs, expressions, numbers or the like. However, it should be remembered that all these and similar terms the associated assigned to physical quantities should be and are only suitable markings on these sizes are applied.

Ferner werden die ausgeführten Manipulationen oft mit Begriffen wie Hinzufügen oder Vergleichen bezeichnet, die üblicherweise mentalen Arbeitsweisen, die von einem menschlichen Anwender ausgeführt werden, zugeordnet werden. Es ist keine derartige Fähigkeit eines menschlichen Anwenders bei den meisten Fällen der hier beschriebenen Operationen, die einen Teil der vorliegenden Erfindung bilden, erforderlich oder gewünscht; die Operationen sind Maschinenoperationen. Verwendbare Maschinen zum Ausführen der Operationen der vorliegenden Erfindung umfassen Mehrzweckdigitalcomputer oder andere, ähnliche Einrichtungen. In allen Fällen sollte die Unterscheidung zwischen den Verfahrensoperationen zum Betreiben eines Computers und dem Berechnungsverfahren selbst beachtet werden. Die vorliegende Erfindung bezieht sich auf ein Verfahren und eine Einrichtung zum Betreiben eines Computers zur Verarbeitung elektrischer oder anderer (z. B. mechanischer, chemischer) physischer Signale, um andere gewünschte physikalische Signale zu erzeugen.Furthermore, the manipulations performed are often referred to by terms such as adding or comparing, usually mental operations performed by a human user be executed to be assigned. No such capability of a human user is required or desired in most cases of the operations described herein that form part of the present invention; the operations are machine operations. Applicable machines for carrying out the operations of the present invention include general purpose digital computers or other similar devices. In all cases, the distinction between the method operations for operating a computer and the calculation method itself should be noted. The present invention relates to a method and apparatus for operating a computer to process electrical or other (e.g., mechanical, chemical) physical signals to produce other desired physical signals.

Detaillierte Beschreibungdetailed description

Es wird auf 1 Bezug genommen, in der ein Computersystem 10 dargestellt ist. Das System 10 umfasst eine Zentralverarbeitungseinheit 11, die die verschiedenen Anweisungen ausführt, die dem Computersystem 10 zur Steuerung seiner Operationen bereitgestellt werden. Die Zentralverarbeitungseinheit 11 ist mit einem Bus 12 verbunden, der Informationen zu verschiedenen Komponenten des Systems 10 übertragen kann. Mit dem Bus 12 ist ein Hauptspeicher 13 verbunden, der üblicherweise aus dynamischem Speicher mit wahlfreiem Zugriff aufgebaut ist, der in einer den Fachleuten im bisherigen Stand der Technik bekannten Art und Weise angeordnet ist, um Informationen während einer Zeitdauer, in der das System 10 mit Energie versorgt ist, zu speichern. Mit dem Bus 12 ist außerdem ein Nur-Lese-Speicher 14 verbunden, der verschiedene, den Fachleuten bekannte Speichereinrichtungen umfassen kann, von denen jede zum Festhalten eines bestimmten Speicherzustandes bei einem energielosen Zustand des Systems 10 geeignet ist. Der Nur-Lese-Speicher 14 speichert üblicherweise verschiedene, durch den Prozessor 11 verwendete Grundfunktionen, wie zum Beispiel grundlegende Eingabe-/Ausgabeprozesse und Inbetriebnahmeprozesse, die üblicherweise als BIOS-Prozesse bezeichnet werden.It will open 1 Reference is made to a computer system 10 is shown. The system 10 includes a central processing unit 11 that executes the various instructions given to the computer system 10 be provided to control its operations. The central processing unit 11 is with a bus 12 connected to the information about various components of the system 10 can transfer. By bus 12 is a main memory 13 typically constructed of random access dynamic random access memory arranged in a manner known to those skilled in the art to provide information during a period of time in which the system is in use 10 is powered to save. By bus 12 is also a read-only memory 14 which may include various memory devices known to those skilled in the art, each of which may be for holding a particular memory state when the system is de-energized 10 suitable is. The read-only memory 14 usually stores different, through the processor 11 used basic functions, such as basic input / output processes and start-up processes, commonly referred to as BIOS processes.

Mit dem Bus 12 sind außerdem verschiedene periphere Komponenten verbunden, wie zum Beispiel ein Langzeitspeicher 16 und Schaltungen, wie zum Beispiel ein Bildspeicher 17, zu dem Daten geschrieben werden, die zu einer Ausgabeeinrichtung, wie zum Beispiel einem Monitor 18, zur Anzeige übertragen werden sollen. Statt des üblicherweise als Langzeitspeicher verwendeten elektromechanischen Festplattenlaufwerks kann ein Flash-EEPROM-Speicherarray als Langzeitspeicher 16 verwendet werden. Derartige Flash-EEPROM-Speicherarrays werden mit Techniken programmiert und gelöscht, die größere Spannungen nutzen, als diejenigen, die üblicherweise für die integrierten Schaltungen höherentwickelter, tragbarer Computer verfügbar sind. Derartige Flash-EEPROM-Speicherarrays können Schaltungen zum Programmieren und Löschen des Speicherarrays umfassen. Infolgedessen können gemäß der vorliegenden Erfindung derartige Langzeitspeicherarrays Schaltungen bereitstellen, die hohe Spannungen aus den niedrigeren Spannungen erzeugen, die aus den Batterien zur Verfügung stehen, die in den tragbaren Computern, in denen derartige Arrays üblicherweise zu finden sind, verfügbar sind.By bus 12 In addition, various peripheral components are connected, such as a long-term memory 16 and circuits, such as a frame buffer 17 to which data is written that goes to an output device, such as a monitor 18 , to be transmitted to the display. Instead of the electromechanical hard disk drive usually used as a long-term memory, a flash EEPROM memory array can be used as a long-term memory 16 be used. Such flash EEPROM memory arrays are programmed and erased with techniques that utilize higher voltages than those commonly available for the integrated circuits of more sophisticated portable computers. Such flash EEPROM memory arrays may include circuitry for programming and erasing the memory array. As a result, in accordance with the present invention, such long term memory arrays can provide circuitry that generates high voltages from the lower voltages available from the batteries available in the portable computers in which such arrays are commonly found.

Ein Flash-EEPROM-Speicherarray wird aus Speicherzellen hergestellt, die Floating-Gate-Feldeffekttransistor-Bauelemente enthalten. Derartige Speichertransistoren können durch Änderung der auf dem Floating-Gate gespeicherten Ladung programmiert werden, und der Zustand (programmiert oder gelöscht) kann durch Abfragen der Zellen erfasst werden. Das herkömmliche Verfahren zum Löschen eines Flash-EEPROM-Speicherzellenarrays löscht alle Zellen gleichzeitig (oder zumindest einige große Blöcke davon). Üblicherweise erfordert dies das Anlegen von zwölf Volt an die Source-Anschlüsse aller Speicherzellen, die Erdung der Gate-Anschlüsse und das Belassen der Drain-Anschlüsse auf schwimmendem Potential. Diese herkömmliche Form des Löschens von Flash-EEPROM-Speicherarrays wird als Positiv-Source-Löschen bezeichnet. Dieses Positiv-Source-Löschen wurde wegen der Diodenwirkung zwischen der Source und dem Substrat der N-Flash-EEPROM-Speicherzellen als übermäßig Strom verbrauchend angesehen. Aus diesem Grund haben die Entwickler versucht, Negativ-Gate-Löschtechniken bereitzustellen, um den Stromverlust durch den Diodeneffekt zu verhindern. Auf diese Weise können Ladungspumpen ausreichend Strom zur Erzeugung der Energie für das wirksame Löschen und Programmieren der Flash-EEPROM-Speicher bereitstellen.One Flash EEPROM memory array is made from memory cells include the floating gate field effect transistor devices. Such memory transistors can by change the charge stored on the floating gate is programmed, and the state (programmed or deleted) can be obtained by querying the Cells are detected. The conventional one Procedure for deleting a Flash EEPROM memory cell arrays erase all cells simultaneously (or at least some big blocks of it). Usually this requires applying twelve volts to the source terminals of all memory cells, the grounding of the gate terminals and leaving the drain terminals on floating potential. This conventional form of deleting Flash EEPROM memory arrays are referred to as positive source erase. This positive source deletion has been because of the diode action between the source and the substrate of the N-flash EEPROM memory cells as excess electricity viewed consuming. Because of this, the developers have tried Negative gate erase techniques to prevent the power loss due to the diode effect. That way you can Charge pumps provide sufficient power to generate the energy for the effective one Clear and programming the flash EEPROM memory provide.

Gemäß der neueren Negativ-Löschtechnik wird eine große negative Spannung (üblicherweise minus neun oder zehn Volt) am Gate-Anschluss des Speicherbauelements bereitgestellt und Vcc (üblicherweise fünf Volt) wird am Source-Anschluss bereitgestellt. Die fünf Volt am Source-Anschluss sind nicht ausreichend, die Source-Substrat-Flächendiode des Bauelements zu schädigen; es fließt nur eine relativ unwesentliche Menge Source-Strom. Infolgedessen erfordert die Negativ-Löschtechnik weitaus weniger Strom von der Ladungspumpe, obwohl ähnliche Spannungsunterschiede zwischen den Gate- und Source-Anschlüssen des Bauelements angelegt werden.According to the newer ones Negative extinguishing technology is a big negative voltage (usually minus nine or ten volts) is provided at the gate terminal of the memory device and Vcc (usually five volts) is provided at the source terminal. The five volts at the source terminal are not sufficient to the source-substrate area diode of the device damage; it flows only a relatively negligible amount of source current. Consequently requires the negative extinguishing technique much less power from the charge pump, though similar Voltage differences between the gate and source terminals of Component be created.

Um die Negativ-Löschtechnik für ein Flash-EEPROM-Speicherarray auszunutzen, ist es erforderlich, eine genaue negative Spannung an den Gate-Anschluss eines P-Kanal-Entkopplungstransistors anzulegen, um die Dekodierungsschaltung von dem Speicherarray zu entkoppeln. 2 ist ein Blockschaltbild eines Flash-EEPROM-Speicherarrays mit dazugehörigen Schaltungen, die mit einem Wort-Leitungs-Zugriff in Verbindung stehen. 2 zeigt ein Array 26 des Flash-EEPROM-Speicherbauelements 28. Es ist eine einzeilige Dekodierschaltung zur Verwendung mit dem Array 26 dargestellt. Die Schaltung umfasst einen Inverter 25, der eine bestimmte Zeile des Arrays 26 mit der Dekodierschaltung verbindet. Der Inverter 25 wird zum Anlegen einer hohen Spannung (wie zum Beispiel zwölf Volt) verwendet, die zum Pro grammieren der Speicherzellen der Matrix 26 und zum Anlegen von fünf Volt an die Gate-Anschlüsse der Speichertransistoren während einer Leseoperation genutzt wird. Der Inverter 25 ist mit der Wort-Leitung über einen Entkopplungstransistor 27 verbunden. Der Transistor 27 ist ein P-FET-Bauelement, das auf eine negative Spannung an seinem Gate-Anschluss mit dem Verbinden der hohen Spannung mit der Wort-Leitung reagiert. Der Entkopplungstransistor 27 wird zur Entkopplung des negativen Löschpotentials verwendet, so dass die N+-Sperrschichten der N-Transistoren im Wort-Dekodierer nicht in Durchlaßrichtung vorgespannt werden. Eine negative Ladungspumpenschaltung 21 ist ebenso mit der Wort-Leitung über ein P-FET-Bauelement 22 verbunden. Die negative Ladungspumpenschaltung 21 wird verwendet, um eine negative Spannung an der Wort-Leitung und den Gate-Anschlüssen der Flash-EEPROM-Speicherzellen des Arrays 26 zum Löschen dieser Zellen bereitzustellen. Wie oben dargelegt wurde, wird die negative Spannung an die Gate-Anschlüsse angelegt, während eine kleine positive Spannung an die Source-Anschlüsse der Speicherzellen angelegt wird, um das Löschen der in den Flash-Zellen gespeicherten Zustände zu bewirken.It is to exploit the negative erase technique for a Flash EEPROM memory array required to apply an accurate negative voltage to the gate terminal of a P-channel decoupling transistor to decouple the decoder circuit from the memory array. 2 Figure 12 is a block diagram of a Flash EEPROM memory array with associated circuits associated with word line access. 2 shows an array 26 of the flash EEPROM memory device 28 , It is a one-line decode circuit for use with the array 26 shown. The circuit includes an inverter 25 that is a particular line of the array 26 connects to the decoder circuit. The inverter 25 is used to apply a high voltage (such as twelve volts) used to program the memory cells of the matrix 26 and to apply five volts to the gate terminals of the memory transistors during a read operation. The inverter 25 is connected to the word line via a decoupling transistor 27 connected. The transistor 27 is a P-FET device which responds to a negative voltage on its gate terminal by connecting the high voltage to the word line. The decoupling transistor 27 is used to decouple the negative erase potential so that the N + -type layers of the N-type transistors in the word decoder are not forward biased. A negative charge pump circuit 21 is also with the word line over a P-FET device 22 connected. The negative charge pump circuit 21 is used to apply a negative voltage to the word line and gate terminals of the flash EEPROM memory cells of the array 26 to clear these cells. As stated above, the negative voltage is applied to the gate terminals while a small positive voltage is applied to the source terminals of the memory cells to effect erasure of the states stored in the flash cells.

Das Löschen des Speicherbauelements 28 erfordert, dass positive fünf Volt an den Source-Anschluss des Bauelements 28 angelegt werden, dass Minus neun Volt an den Gate-Anschluss angelegt werden, und dass der Drain-Anschluss aufschwimmendes Potential gebracht wird. Die fünf Volt am Source-Anschluss sind nicht ausreichend, die Source-Substrat-Flächendiode des Bauelements zu beschädigen; es fließt nur eine relativ unwesentliche Menge Source-Strom. Infolgedessen erfordert die Negativ-Gate-Löschtechnik weitaus weniger Strom von der Ladungspumpe, als die Positiv-Löschtechnik. Der Betrieb des Transistorbauelements 27 zur Auswahl der Programmierspannung oder zur Entkopplung der negativen Löschspannung wird durch eine negative Spannung gesteuert, die durch eine geregelte negative Ladungspumpe mit äußerst geringem Energiebedarf gemäß der vorliegenden Erfindung bereitgestellt wird. Es ist wünschenswert, diese Pumpe zu regeln, um sicherzustellen, dass ausreichend Spannung zum Einschalten des Entkopplungstransi stors 27 während des Programmierens und Lesens zur Verfügung steht. Diese verwendete Spannung sollte nicht zu groß sein, um eine Beanspruchung des Entkopplungstransistors zu vermeiden.The erasing of the memory device 28 requires that positive five volts to the source terminal of the device 28 can be applied that minus nine volts are applied to the gate terminal, and that the drain terminal is brought floating potential. The five volts at the source terminal are not sufficient to damage the source-substrate area diode of the device; it only flows a relatively insignificant amount of source current. As a result, the negative gate quenching technique requires far less current from the charge pump than the positive quenching technique. The operation of the transistor device 27 to select the programming voltage or to decouple the negative erase voltage is controlled by a negative voltage provided by a regulated negative charge pump with extremely low power consumption according to the present invention. It is desirable to control this pump to ensure that sufficient voltage to turn on the Entkopplungstransi stors 27 while programming and reading is available. This voltage used should not be too large to avoid stress on the decoupling transistor.

In einem tragbaren Computer können negative Spannungen, die zum Betreiben verschiedener Teile eines Flash-EEPROM-Speicherarrays erforderlich sind, wie zum Beispiel die an den Gate-Anschluss eines Entkopplungstransistors angelegte Spannung, durch eine Ladungspumpe geliefert werden. 3 stellt eine negative Ladungspumpe 31 dar, die zur Bereitstellung einer derartigen negativen Spannung verwendet werden kann. 3 stellt eine erste Bootstrap-Pumpenanordnung dar, die zur Bereitstellung einer Anzahl unterschiedlicher, negativer Spannungspegel genutzt werden kann, einschließlich der hohen negativen, für das Löschen von Flash-EEPROM-Speicherarrays erforderlichen Spannungen gemäß der Negativ-Löschtechnik. Wie für Fachleute ersichtlich sein wird, kann eine ähnliche Ladungspumpe mit durch N-Kanaltransistoren ersetzten P-Kanaltransistoren und einem positiven Spannungseingang genutzt werden, um die hohen positiven Spannungen zum Ausführen der Positiv-Source-Löschoperationen und anderer Vorgänge, wie zum Beispiel die positive Ausgangsspannungen erfordernde Programmierung, bereitzustellen. Wie in 3 gezeigt, umfasst die Pumpe 31 eine Anzahl von Stufen von P-Feldeffekttransistoren(FETs) 32, 33 und 34, die in Reihe zwischen Masse und einem Ausgangsanschluss Vout geschaltet sind. Die Eingangstaktsignale werden der Schaltung 31 von Quellen geliefert, die mittels der Kondensatoren 36 und 37 dargestellt sind. Ein zweiter Satz Eingangstaktsignale wird von den Quellen geliefert, die durch die Kondensatoren 40 und 41 dargestellt werden. Jede Stufe der Schaltung 31 umfasst ein P-Kanal-FET-Bauelement 43 oder 44, das zum Vorladen des Gate-Anschlusses des Bauelements 32 oder 33 dieser Stufe verwendet wird. Die erste Stufe umfasst die Transistorbauelemente 32 und 43 und die Kondensatoren 36 und 40.In a portable computer, negative voltages required to drive various portions of a flash EEPROM memory array, such as the voltage applied to the gate of a decoupling transistor, may be provided by a charge pump. 3 puts a negative charge pump 31 which can be used to provide such a negative voltage. 3 FIG. 12 illustrates a first bootstrap pump assembly that may be used to provide a number of different negative voltage levels, including the high negative voltages required for erasing Flash EEPROM memory arrays according to the negative erase technique. As will be appreciated by those skilled in the art, a similar charge pump with N-channel transistors replaced P-channel transistors and a positive voltage input can be used to control the high positive voltages for performing the positive-source erase operations and other operations such as the positive output voltages requiring programming. As in 3 shown, includes the pump 31 a number of stages of P field effect transistors (FETs) 32 . 33 and 34 connected in series between ground and an output terminal Vout. The input clock signals become the circuit 31 supplied by sources using the capacitors 36 and 37 are shown. A second set of input clock signals is provided by the sources passing through the capacitors 40 and 41 being represented. Every stage of the circuit 31 includes a P-channel FET device 43 or 44 , which is used to pre-charge the gate terminal of the device 32 or 33 this level is used. The first stage includes the transistor devices 32 and 43 and the capacitors 36 and 40 ,

In 3 sind vier einzelne Taktsignale gezeigt, die als Phase 1, Phase 2, Phase 3 und Phase 4 bezeichnet werden. Jedes dieser Taktsignale stellt einen hohen Vcc-Wert und einen nie drigen Masse-Wert bereit. Um die Arbeitsweise der Schaltung 31 zu verstehen, wird die Arbeitsweise einer einzelnen Stufe, die das Bauelement 33 umfasst, erörtert. Dem Zeitdiagramm von 3 folgend, sind die Takte der Phase 2 und Phase 4 zuerst niedrig. Da der Takt der Phase 2 niedrig ist, ist das Steuerbauelement 44 am Anfang eingeschaltet. Wenn das Taktsignal der Phase 1 auf Niedrig geht, lädt der durch den Kondensator 36 angelegte, negative Spannungsimpuls den Kondensator 41 am Gate-Anschluss des Bauelements 33 über das Bauelement 44 auf den negativen Spannungspegel des Source-Anschlusses des Bauelements 33. Wenn dann der Takt der Phase 2 auf Hoch geht, schaltet sich das Bauelement 44 ab, wodurch das Gate des Bauelements 33 entkoppelt wird und der Kondensator 41 auf einem negativ geladenen Pegel belassen wird.In 3 For example, four individual clock signals are shown, referred to as Phase 1, Phase 2, Phase 3, and Phase 4. Each of these clock signals provides a high Vcc value and a low mass value. To the operation of the circuit 31 To understand, the operation of a single stage, which is the device 33 includes, discussed. The time diagram of 3 Next, the phase 2 and phase 4 clocks are low first. Since the phase 2 clock is low, the control device is 44 turned on at the beginning. When the Phase 1 clock signal goes low, it charges through the capacitor 36 applied, negative voltage pulse the capacitor 41 at the gate terminal of the device 33 about the component 44 to the negative voltage level of the source terminal of the device 33 , Then, when the clock of phase 2 goes high, the device turns off 44 which causes the gate of the device 33 is decoupled and the capacitor 41 is left at a negatively charged level.

Wenn der Takt der Phase 3 dann auf Niedrig geht, ist die Spannung am Gate-Anschluss des Bauelements 33 aufgrund des auf einen negativen Wert vorgeladenen Kondensators 41 merklich niedriger als die Spannung am Source-Anschluss. Dies schaltet das Bauelement 33 in dem Bereich ein, in dem es keinen Abfall der Schwellspannung (Vt) wahrnimmt. Das Entfernen des Vt-Abfalls bedeutet, dass ein erhöhter Strom schneller vom Kondensator 36 zur nächsten Stufe übertragen wird. Der negative Spannungsimpuls der Phase 1 am Kondensator 36 beginnt den Kondensator 37 zu laden (auf einen wert von Minus Vcc).When the phase 3 clock goes low then the voltage at the gate of the device is low 33 due to the capacitor pre-charged to a negative value 41 noticeably lower than the voltage at the source terminal. This turns the device 33 in the area in which it perceives no drop in the threshold voltage (Vt). Removing the Vt waste means that increased current flows faster from the capacitor 36 is transferred to the next stage. The negative voltage pulse of phase 1 on the capacitor 36 starts the capacitor 37 to load (at a value of minus Vcc).

Wenn der Takt der Phase 3 auf Hoch geht, beginnt das Bauelement 33 sich auszuschalten. Wenn der Takt der Phase 2 auf Niedrig geht, geht der Kondensator 37 auf etwa Minus zweimal Vcc und das Bauelement 44 schaltet sich ein, wodurch das Gate das Bauelement 33 entladen und in Richtung der Spannung der Drain gebracht wird, so dass sich das Bauelement 33 sofort ausschaltet. Wenn der Takt der Phase 1 dann auf Hoch geht, bleibt die das Bauelement 33 ausgeschaltet und das Bauelement 44 bleibt eingeschaltet, so dass die Ladung an den Drain- und Gate-Anschlüssen des Bauelements 33 ausgeglichen wird.When the phase 3 clock goes high, the device starts 33 to turn off. When the phase 2 clock goes low, the capacitor goes low 37 at about minus twice Vcc and the device 44 turns on, causing the gate to become the device 33 discharged and brought in the direction of the voltage of the drain, so that the device 33 immediately turns off. If the clock of phase 1 then goes high, which remains the device 33 switched off and the device 44 stays on, allowing the charge on the drain and gate terminals of the device 33 is compensated.

Die Schaltung als Ganzes betrachtet; wenn das Bauelement 32 als Antwort auf die negative Flanke des Taktes der Phase 4 eingeschaltet wird, wurde der Kondensator 40 an seinem Gate- Anschluss durch das ausgeschaltete Bauelement 43 an Masse gelegt. Auf diese Weise wird der Gate-Anschluss des Bauelements 32 sehr viel niedriger gezwungen als der Source-Anschluss und das Bauelement 32 wird ohne einen Vt-Abfall eingeschaltet und lädt den Kondensator 36 und den Kondensator 41 sehr schnell auf Massepegel. Wenn der Takt der Phase 4 auf Hoch geht, beginnt das BAuelement 32 sich auszuschalten. Der Abfall des Impulses der Phase 1 veranlasst den Kondensator 36 auf Minus Vcc zu gehen und vervollständigt das Ausschalten des Bauelements 32 durch das Entladen des Kondensators 40 über das Bauelement 43. Der niedrige Wert des Taktes der Phase 1 führt das Laden des Kondensators 41 fort, bis der Anstieg des Taktes der Phase 2 das BAuelement 44 ausschaltet, wobei das Gate des Bauelements 33 geladen bleibt. Wie oben dargelegt, schaltet sich das Bauelement 33 vollständig ohne einen Vt-Abfall ein, wenn der Takt der Phase 3 auf Niedrig geht und der Gate-Anschluss des auf einen negativen Wert geladenen Bauelements 33 unter den Source-Anschluss geht. Dies gestattet eine schnelle Ladung des Kondensators 37 auf einen negativen Wert von etwa Minus zweimal Vcc. Die gleiche Abfolge würde über jede beliebige Anzahl vorhandener Stufen fortgesetzt, bis die Ladung auf dem Kondensator 37 ausreichend ist, um das Bauelement 34 einzuschalten, um einen gepumpten Spannungspegel am Ausgang der Schaltung 31 bereitzustellen. Es sollte beachtet werden, dass das Bauelement 34 in einem Bereich arbeitet, in dem es einen Vt-Abfall aufweist, da kein Bootstrap-Transistor bereitgestellt wird.The circuit considered as a whole; if the device 32 turned on in response to the negative edge of the phase 4 clock became the capacitor 40 at its gate terminal by the switched-off device 43 grounded. In this way, the gate terminal of the device 32 forced much lower than the source terminal and the device 32 is turned on without a Vt drop and charges the capacitor 36 and the capacitor 41 very fast to ground level. When the phase 4 clock goes high, the device starts 32 to turn off. The drop in the phase 1 pulse causes the capacitor 36 to go to minus Vcc and completes turning off the device 32 by discharging the capacitor 40 about the component 43 , The low value of the phase 1 clock leads to the charging of the capacitor 41 until the rise of the phase 2 clock is the building element 44 turns off, the gate of the device 33 remains charged. As stated above, the device turns off 33 completely without a Vt drop when the phase 3 clock goes low and the gate terminal of the negative value loaded device 33 goes under the source connection. This allows a fast charge of the capacitor 37 to a negative value of about minus twice Vcc. The same sequence would continue over any number of existing stages until the charge on the capacitor 37 is sufficient to the device 34 to turn on a pumped voltage level at the output of the circuit 31 provide. It should be noted that the device 34 in a region where it has a Vt drop since no bootstrap transistor is provided.

Diese grundlegende Arbeitsweise fährt in der dargelegten Art und Weise fort. Die in 2 dargestellte, zweistufige Pumpenschaltung 31 liefert am Ausgangsanschluss eine negative Spannung von etwa N (wobei N die Anzahl der Stufen ist) mal der gepumpten Spannung Vcc, abzüglich des Vt-Abfalls des Bauelements 44. Sehr wesentlich ist, dass die Schaltung 31 eine sehr wirksame Arbeitsweise bereitstellt, da die Schaltung 31 mit Ausnahme der letzten Stufe nicht die Schwellwertspannungsabfälle der üblichen Ladungspumpenschaltungen aufweist. Dies gestattet es, am Ausgang mehr und schneller Strom bereitzu stellen. Diese erhöhte Wirksamkeit gestattet es, die Ladungspumpe in weniger Stufen auszuführen und erfordert deshalb weniger Chipfläche auf einer integrierten Schaltung.This basic operation continues in the manner set forth. In the 2 illustrated, two-stage pump circuit 31 provides at the output terminal a negative voltage of about N (where N is the number of stages) times the pumped voltage Vcc minus the Vt drop of the device 44 , Very important is that the circuit 31 Provides a very effective way of working as the circuit 31 with the exception of the last stage does not have the threshold voltage drops of the usual charge pump circuits. This makes it possible to provide more and faster power at the output. This increased efficiency makes it possible to carry out the charge pump in fewer stages and therefore requires less chip area on an integrated circuit.

Es wird auf 4 Bezug genommen; darin ist ein Blockschaltbild einer Schaltung 50 dargestellt, die gemäß der vorliegenden Erfindung ausgeführt ist. Die Schaltung 50 enthält eine negative Ladungspumpe 51, die eine, wie zum Beispiel in 3 dargestellte Ladungspumpe sein kann. Die Ladungspumpe 51 empfängt in der oben beschriebenen Art und Weise Eingangstaktsignale und erzeugt einen Ausgangsspannungswert. Die Ausgangsspannung ist im bevorzugten Ausführungsbeispiel eine negative Spannung, die an die Gate-Anschlüsse der P-Kanal-Entkopplungstransistoren in einem Flash-EEPROM-Speicherarray, das für die Nutzung von Negativ-Löschtechniken ausgeführt ist, angelegt werden kann. Die Schaltung 50 ist besonders zur Bereitstellung der negativen Spannung ausgeführt, die zum Anlegen an die Wort-Leitung eines Flash-EEPROM-Speicherarrays zum Lesen der in den Speicherzellen gespeicherten Werte verwendet wird.It will open 4 Reference is made; therein is a block diagram of a circuit 50 represented, which is executed according to the present invention. The circuit 50 contains a negative charge pump 51 that one, such as in 3 can be shown charge pump. The charge pump 51 receives input clock signals in the manner described above and generates an output voltage value. The output voltage, in the preferred embodiment, is a negative voltage which may be applied to the gate terminals of the P-channel decoupling transistors in a flash EEPROM memory array adapted for use with negative erase techniques. The circuit 50 is particularly designed to provide the negative voltage used to apply to the word line of a flash EEPROM memory array for reading the values stored in the memory cells.

Um sowohl die von der Spannungspumpe 51 genutzte Energie zu reduzieren und die erzeugte Ausgangsspannung zu regeln, wird eine ganz besondere Vorspannungsschaltung verwendet. Die Schaltung umfasst ein P-Feldeffekttransistor-(FET)-Bauelement 54, dessen Source-Anschluss an eine Quellspannung Vcc angeschlossen ist. Die Drain des P-Bauelements 54 ist mit den Source-Anschlüssen einer Anzahl im Wesentlichen identischer P-FET-Bauelemente 56, 57 und 58 verbunden. Die Gate-Anschlüsse jedes der P-FET-Bauelemente 56, 57, 58 und ein ähnliches P-FET-Bauelement 70 sind miteinander verbunden. Da die Gates der Bauelemente 56, 57, 58 und 70 verbunden sind und der Source-Anschluss jedes Bauelement mit der Quellspannung Vcc verbunden ist, wird der Strom durch das Bauelement 56 durch jedes der anderen Bauelemente 57, 58 und 70 gespiegelt. Der Strompfad durch das Bauelement 56 verläuft durch die Drain- und Source-Anschlüsse eines N-FET-Bauelements 59 zur Masse. Der Strompfad durch das Bauelement 57 verläuft durch die Drain- und Source-Anschlüsse eines N-FET-Bauelements 60 und einen Widerstand 61 zur Masse. Der Strompfad durch das Bauelement 58 verläuft durch eine Reihenschaltung, die eine Mehrzahl ähnlicher, über Dioden verbundene P-FET-Bauelemente 63–67 umfasst, die zusammen als Teilerschaltung fungieren, zum Ausgangsanschluss der Pumpe 51.To get both from the voltage pump 51 To reduce the energy used and to control the generated output voltage, a very special bias circuit is used. The circuit includes a P field effect transistor (FET) device 54 whose source terminal is connected to a source voltage Vcc. The drain of the P-device 54 is substantially more identical to the source ports of a number P-FET devices 56 . 57 and 58 connected. The gate terminals of each of the P-FET devices 56 . 57 . 58 and a similar P-type FET device 70 are connected. Because the gates of the components 56 . 57 . 58 and 70 are connected and the source terminal of each device is connected to the source voltage Vcc, the current through the device 56 through each of the other components 57 . 58 and 70 mirrored. The current path through the device 56 passes through the drain and source terminals of an N-type FET device 59 to the mass. The current path through the device 57 passes through the drain and source terminals of an N-type FET device 60 and a resistance 61 to the mass. The current path through the device 58 passes through a series circuit comprising a plurality of similar diode-connected P-FET devices 63 - 67 which together function as a divider circuit, to the output terminal of the pump 51 ,

Die Transistoren 56 und 57 bilden einen ersten Stromspiegel. Die Transistoren 59 und 60 bilden ebenso einen Stromspiegel mit einer Verstärkung größer als eins. Da die Bauelemente 56 und 57 übereinstimmen, übertragen sie gleiche Ströme in einer Anordnung, die unabhängig von der Stromversorgung ist. Der durch diese Anordnung bereitgestellte Strom wird dem Bauelement 57 zu der den Transistor 58 umfassenden Stromspiegelanordnung und zu der den Transistor 70 umfassenden Stromspiegelanordnung gespiegelt.The transistors 56 and 57 form a first current mirror. The transistors 59 and 60 also form a current mirror with a gain greater than one. Because the components 56 and 57 match, they transmit equal currents in an arrangement that is independent of the power supply. The current provided by this arrangement becomes the device 57 to the transistor 58 comprehensive current mirror arrangement and to the transistor 70 mirrored comprehensive current mirror assembly.

Ein N-FET-Bauelement 69 und ein P-FET-Bauelement 70 haben ihre Source- und Drain-Anschlüsse zwischen der Quellspannung Vcc und Masse in Reihe geschaltet. Diese Bauelemente stellen eine Komparatoranordnung bereit, die steuert, ob eine Schaltung 53, die die Taktimpulse zum Betreiben der Pumpe 51 bereitstellt, freigegeben oder gesperrt ist. Der Gate-Anschluss des N-Bauelements 69 ist zwischen die Bauelemente 63 und 64 im Teilernetzwerk geschaltet. Da das P-Bauelement 70 so geschaltet ist, dass es den Strom durch die Bauelemente 56 und 57 spiegelt, wirkt es als Stromquelle für die Komparatoranordnung, die den Eingang der Schaltung 53 speist.An N-FET device 69 and a P-FET device 70 have their source and drain terminals connected in series between the source voltage Vcc and ground. These devices provide a comparator arrangement that controls whether a circuit 53 that the clock pulses to operate the pump 51 is provided, released or blocked. The gate terminal of the N device 69 is between the components 63 and 64 switched in the divider network. Because the P-component 70 is switched so that it is the current through the components 56 and 57 reflects, it acts as a current source for the comparator arrangement, which is the input of the circuit 53 fed.

Die Bauelemente 56, 57, 58, 59, 60 und 70 sind vorgespannt, um einen sehr kleinen Strom bereitzustellen, und wenn die Quellspannung Vcc über ein leitendes Bauelement 54 angelegt wird, leiten sie normalerweise. Das Bauelement 54 wird durch eine niederwertige Spannung, die an seinem Gate-Anschluss angelegt wird, freigegeben. Diese niederwertige Spannung wird von einer Quelle von Impulsfreigabesignalen 55 für eine, in Bezug auf die Gesamtdauer des ersten langsamen Taktsignals, kurz gewählte Dauer bereitgestellt. Während der Dauer des Impulsfreigabesignals fließt Strom durch die Bauelemente 56 und 59 zur Masse. Dieser Strom wird durch das Bauelement 57 und das Bauelement 58 gespiegelt. Der geringe Vorspannungsstrom durch das Bauelement 58 ist ausreichend, um den Strom durch die Bauelemente 63–67 des Teilernetzwerkes aufrechtzuerhalten, so dass eine Schwellwertspannung über jedem Bauelement des Teilers abfällt. Wenn die Ausgangsspannung der Pumpe 51 auf ihrem gewünschten negativen Pegel ist, ist die am Gate-Anschluss des Bauelements 69 bereitgestellte Spannung niedriger als eine Schwellwertspannung.The components 56 . 57 . 58 . 59 . 60 and 70 are biased to provide a very small current, and when the source voltage Vcc via a conductive device 54 is created, they usually conduct. The component 54 is enabled by a low voltage applied to its gate terminal. This low voltage is sourced from a source of pulse enable signals 55 for a short duration selected in relation to the total duration of the first slow clock signal. During the duration of the pulse enable signal, current flows through the devices 56 and 59 to the mass. This current is through the device 57 and the device 58 mirrored. The low bias current through the device 58 is sufficient to control the current through the components 63 - 67 of the divider network, so that a threshold voltage across each device of the divider drops. When the output voltage of the pump 51 is at its desired negative level, that is at the gate terminal of the device 69 provided voltage lower than a threshold voltage.

Da der Strom durch das Bauelement 56 schließlich durch das Bauelement 70 gespiegelt wird, wird das Bauelement freigegeben, wenn das Bauelement 54 freigegeben wird. Wenn die Spannung am Ausgang der Ladungspumpe 51 über (positiver als) dem gewünschten negativen Ausgangspegel liegt, ist das N-Bauelement 69 eingeschaltet und überträgt diesen Strom zur Masse, um ein Eingangssignal eines ersten niedrigen Pegels für die Taktschaltung 53 der Pumpe bereitzustellen. Dieses niederwertige Eingangssignal an der Taktschaltung 53 der Pumpe gibt die Taktsignale frei, die zum Betreiben der Ladungspumpe 51 erforderlich sind, um eine negative Ausgangsspannung für die Entkopplungstransistoren des Speicherarrays bereitzustellen. Andernfalls wird die Ladungspumpe 51 gesperrt.As the current through the device 56 finally through the device 70 is mirrored, the device is released when the device 54 is released. When the voltage at the output of the charge pump 51 is above (more positive than) the desired negative output level, is the N device 69 turned on and transmits this current to ground, to an input signal of a first low level for the clock circuit 53 to provide the pump. This low-order input signal to the clock circuit 53 The pump releases the clock signals used to operate the charge pump 51 are required to provide a negative output voltage for the decoupling transistors of the memory array. Otherwise, the charge pump will 51 blocked.

Um sicherzustellen, dass die durch die Ladungspumpe 51 erzeugte Ausgangsspannung auf einem relativ konstantem Wert ist, wird der Vorspannungsstrom durch das Bauelement 57 in die Bauelemente 58 und 70 gespiegelt. Da das Bauelement 70 als eine Stromquelle für den Komparator wirkt, wird das Bauelement 70 versuchen, den gleichen Strom wie das Bauelement 57 zu übertragen. Zur gleichen Zeit variiert die Spannung am Gate-Anschluss des Bauelements 69 mit dem am Ausgangsanschluss bereitgestellten Wert. Wenn die Spannung am Ausgangsanschluss höher als gewünscht (nicht ausreichend negativ) ist, ist das Bauelement 69 eingeschaltet und eine relativ geringe Spannung wird an den Taktgenerator 53 der Pumpe angelegt, um die Ladungspumpe 51 freizugeben. wenn die Spannung am Ausgangsanschluss negativer als der gewünschte Ausgangswert ist, schaltet sich das Bauelement 69 ab und ein hoher Spannungswert (Vcc) wird an den Taktgenerator 53 der Pumpe von der Quell-Vcc angelegt, um den Takt zu sperren. Wenn dies auftritt, wird der Spannungspegel am Ausgang der Ladungspumpe 51 durch die Ausgangslastschaltung über einen gewissen Zeitabschnitt relativ konstant gehalten. Der Spannungspegel am Ausgang steigt graduell an, da sich die Ladung auf der kapazitiven Ausgangslast über eine Zeitdauer, die etwa der verbleibenden Länge des langsamen Taktes entspricht, abbaut. Auf diese Weise bewirkt die Vorspannungsanordnung die Regelung der Ausgangsspannung der Pumpe 51 durch wahlweises Freigeben des Bauelements 69 während des Zustandes, in dem ein die Pumpe freigebender Impuls an das Bauelement 54 geliefert wird.To make sure that through the charge pump 51 generated output voltage is at a relatively constant value, the bias current through the device 57 in the components 58 and 70 mirrored. As the component 70 acting as a current source for the comparator, becomes the device 70 try the same current as the device 57 transferred to. At the same time, the voltage at the gate terminal of the device varies 69 with the value provided at the output port. If the voltage at the output terminal is higher than desired (not sufficiently negative), then the device is 69 turned on and a relatively low voltage is applied to the clock generator 53 the pump is applied to the charge pump 51 release. if the voltage at the output terminal is more negative than the desired output, the device will turn on 69 and a high voltage value (Vcc) is applied to the clock generator 53 the pump from the source Vcc applied to lock the clock. When this occurs, the voltage level at the output of the charge pump becomes 51 held relatively constant by the output load circuit over a certain period of time. The voltage level at the output gradually increases because the charge on the capacitive output load degrades over a period of time approximately equal to the remaining length of the slow clock. In this way, the biasing arrangement causes the regulation of the output voltage of the pump 51 by selectively enabling the device 69 during the condition in which a pulse releasing the pump to the device 54 is delivered.

Wenn das impulsfreigebende Signal endet und das Bauelement 54 gesperrt ist, wird die Vorspannungsschaltung ausgeschaltet und das Bauelement 70 wird gesperrt. Jedoch wird das hochwertige, die Pumpe freigebende Signal dann invertiert und zu einem P-FET-Bauelement 75 geliefert. Das Bauelement 75 wird freigegeben, um die Quellspannung Vcc an die Taktschaltung 53 der Pumpe anzulegen und die Pumpe 51 zu sperren. Dies schaltet die Pumpe 51 vollständig ab. Da die Pumpe 51 nur während der kurzen Zeit des impulsfreigebenden Signals arbeitet, ist die tatsächlich durch die Pumpe 51 verbrauchte Energie sehr gering, verglichen mit dem, was geliefert werden würde, um die Pumpe die gesamte Zeit arbeiten zu lassen. Auf diese Art und Weise wird eine geregelte Ladungspumpenschaltung mit sehr geringem Energiebedarf geschaffen.When the pulse-enabling signal ends and the device 54 is disabled, the bias circuit is turned off and the device 70 will be blocked. However, the high quality pump releasing signal is then inverted and turned into a P-type FET device 75 delivered. The component 75 is enabled to supply the source voltage Vcc to the clock circuit 53 the pump and the pump 51 to lock. This turns off the pump 51 completely off. Because the pump 51 only works during the short time of the pulse-releasing signal that is actually through the pump 51 consumed energy is very low compared to what would be delivered to keep the pump running all the time. In this way, a regulated charge pump circuit is created with very low energy consumption.

Es sollte beachtet werden, dass die Schaltung 50 die Energieanforderungen der Ladungspumpe 51 nicht nur deshalb reduziert, weil sie nur eine sehr kurze Zeit arbeitet. Sie reduziert die Energieanforderungen ebenso, weil sie, anders als die meisten geregelten Schaltungen, nicht die Erzeugung einer Spannungsreferenz erfordert, die konstant Energie liefern muss. Aus diesem Grund verwendet die Schaltung eine sehr geringe Menge Energie, verglichen mit Schaltungen des Standes der Technik.It should be noted that the circuit 50 the energy requirements of the charge pump 51 not only because it works for a very short time. It also reduces power requirements because, unlike most regulated circuits, it does not require the generation of a voltage reference that must deliver constant power. For this reason, the circuit uses a very small amount of power compared with prior art circuits.

Claims (3)

Eine Schaltung zum Bereitstellen einer geregelten negativen Ausgangsspannung aus einer Ladungspumpenschaltung (51), während geringe Leistungsmengen verbraucht werden, wobei eine Taktschaltung (53) enthalten ist, um Taktimpulse zum Betreiben der Ladungspumpenschaltung (51) derart, daß sie eine Ausgangsspannung zur Verfügung stellt, bereitzustellen, wobei die Schaltung ferner aufweist eine Vorspannschaltung (50) zum Regeln der Ausgangsspannung, indem die Ausgangsspannung der Ladungspumpenschaltung (51) überwacht wird und die Taktschaltung (53) freigegeben wird, wenn eine unzureichende Ausgangsspannung erfaßt wird, wobei die Vorspannschaltung einen Spannungsteiler (63–67), der zwischen einem Ausgangsanschluß der Ladungspumpenschaltung (51) und einer Quelle des Potentials angeordnet ist, und eine Komparatorschaltung (69–70), die so geschaltet ist, daß sie in Abhängigkeit von einer von dem Spannungsteiler (63–67) erzeugten Spannung funktioniert, enthält, dadurch gekennzeichnet, daß die Vorspannschaltung aufweist: eine impuls-freigegebene Schaltung (54–61, 63–67, 69–70 und 75) zum Freigeben der Vorspannschaltung (50) während eines Bruchteils der der Ladungspumpenschaltung (51) zur Verfügung stehenden Gesamtbetriebszeit.A circuit for providing a regulated negative output voltage from a charge pump circuit ( 51 ) while consuming small amounts of power, with a clock circuit ( 53 ) in order to generate clock pulses for operating the charge pump circuit ( 51 ) such that it provides an output voltage, the circuit further comprising a bias circuit ( 50 ) for regulating the output voltage by adjusting the output voltage of the charge pump circuit ( 51 ) and the clock circuit ( 53 ) is released when an insufficient output voltage is detected, wherein the bias circuit comprises a voltage divider ( 63 - 67 ) connected between an output terminal of the charge pump circuit ( 51 ) and a source of the potential, and a comparator circuit ( 69 - 70 ) which is connected in such a way that it depends on one of the voltage dividers ( 63 - 67 ), characterized in that the bias circuit comprises: a pulse-enabled circuit ( 54 - 61 . 63 - 67 . 69 - 70 and 75 ) for enabling the bias circuit ( 50 ) during a fraction of the charge pump circuit ( 51 ) available total operating time. Die Schaltung nach Anspruch 1, wobei der Spannungsteiler (63–67) eine Mehrzahl von als Diode geschalteten Transistorbauelementen aufweist.The circuit of claim 1, wherein the voltage divider ( 63 - 67 ) comprises a plurality of diode-connected transistor devices. Die Schaltung nach Anspruch 1, wobei die Schaltung (54–61, 63–67, 69–70 und 75) zum Freigeben der Vorspannschaltung (50) während eines Bruchteils der der Ladungspumpenschaltung (51) zur Verfügung stehenden Gesamtbetriebszeit aufweist: einen Transistorschalter (54), der mit der Quelle des Potentials verbunden ist; eine Quelle von freigebenden Impulsen (55) für den Transistorschalter (54); eine Schaltung (56–61, 63–67) zum Erzeugen eines ersten Stroms in Abhängigkeit von der Quelle des Potentials, die von dem Transistorschalter (54) zur Verfügung gestellt wird; und eine Stromspiegelschaltung (56–60, 70) zum Liefern eines zweiten Stroms an die Vorspannschaltung (50), wobei der zweite Strom den ersten Strom spiegelt.The circuit of claim 1, wherein the circuit ( 54 - 61 . 63 - 67 . 69 - 70 and 75 ) for enabling the bias circuit ( 50 ) during a fraction of the charge pump circuit ( 51 ) has a total of: 54 ), which is connected to the source of the potential; a source of releasing impulses ( 55 ) for the transistor switch ( 54 ); a circuit ( 56 - 61 . 63 - 67 ) for generating a first current as a function of the source of the potential that the transistor switch ( 54 ) is made available; and a current mirror circuit ( 56 - 60 . 70 ) for supplying a second current to the bias circuit ( 50 ), the second stream reflecting the first stream.
DE69533103T 1994-03-23 1995-03-16 METHOD AND DEVICE FOR EQUIPPING A CONTROLLED CHARGE PUMP FOR VERY LOW NEGATIVE VOLTAGES Expired - Fee Related DE69533103T2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/217,095 US5532915A (en) 1994-03-23 1994-03-23 Method and apparatus for providing an ultra low power regulated negative charge pump
US217095 1994-03-23
PCT/US1995/003318 WO1995026071A1 (en) 1994-03-23 1995-03-16 Method and apparatus for providing an ultra low power regulated negative charge pump

Publications (2)

Publication Number Publication Date
DE69533103D1 DE69533103D1 (en) 2004-07-08
DE69533103T2 true DE69533103T2 (en) 2005-06-23

Family

ID=22809658

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69533103T Expired - Fee Related DE69533103T2 (en) 1994-03-23 1995-03-16 METHOD AND DEVICE FOR EQUIPPING A CONTROLLED CHARGE PUMP FOR VERY LOW NEGATIVE VOLTAGES

Country Status (8)

Country Link
US (1) US5532915A (en)
EP (1) EP0758499B1 (en)
JP (1) JP3688710B2 (en)
KR (1) KR100263275B1 (en)
AU (1) AU2227795A (en)
CA (1) CA2185333C (en)
DE (1) DE69533103T2 (en)
WO (1) WO1995026071A1 (en)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0145758B1 (en) * 1994-08-24 1998-08-01 김주용 Voltage control circuit of semiconductor device
KR0179852B1 (en) * 1995-10-25 1999-04-15 문정환 Charge pumping circuit
DE69515669T2 (en) * 1995-10-31 2000-07-27 Stmicroelectronics S.R.L., Agrate Brianza Negative charge pump circuit for electrically erasable semiconductor memory device
US5760637A (en) * 1995-12-11 1998-06-02 Sipex Corporation Programmable charge pump
US6188590B1 (en) 1996-12-18 2001-02-13 Macronix International Co., Ltd. Regulator system for charge pump circuits
WO1998027477A1 (en) * 1996-12-18 1998-06-25 Macronix International Co., Ltd. A regulator system for charge pump circuits
US6023187A (en) * 1997-12-23 2000-02-08 Mitsubishi Semiconductor America, Inc. Voltage pump for integrated circuit and operating method thereof
US6094037A (en) * 1998-06-18 2000-07-25 International Business Machines Corporation Feedback apparatus including ultra low valve current source
KR100293455B1 (en) * 1998-08-31 2001-07-12 김영환 Apparatus for suppling voltage of semiconductor memory device
JP4074748B2 (en) * 1998-09-03 2008-04-09 マクロニクス インターナショナル カンパニー リミテッド Voltage source regulated to introduce tunneling current into floating gate memory device
US6160440A (en) * 1998-09-25 2000-12-12 Intel Corporation Scaleable charge pump for use with a low voltage power supply
US6215708B1 (en) 1998-09-30 2001-04-10 Integrated Device Technology, Inc. Charge pump for improving memory cell low VCC performance without increasing gate oxide thickness
JP3820149B2 (en) 1999-06-25 2006-09-13 ザ ボード オブ トラスティーズ オブ ザ ユニバーシティ オブ イリノイ Dynamically switchable power converter
US6310789B1 (en) 1999-06-25 2001-10-30 The Procter & Gamble Company Dynamically-controlled, intrinsically regulated charge pump power converter
KR100300077B1 (en) * 1999-07-28 2001-11-01 김영환 Charge pump circuit having adaptive oscillation period
US6359947B1 (en) * 1999-08-31 2002-03-19 Intel Corporation Split clock buffers for a negative charge pump
US6370046B1 (en) 2000-08-31 2002-04-09 The Board Of Trustees Of The University Of Illinois Ultra-capacitor based dynamically regulated charge pump power converter
US6628108B1 (en) 2000-12-22 2003-09-30 Intel Corporation Method and apparatus to provide a low voltage reference generation
KR100638461B1 (en) * 2004-12-30 2006-10-24 매그나칩 반도체 유한회사 Charge pump device in flash memory
JP4901252B2 (en) * 2006-03-20 2012-03-21 ローム株式会社 Negative boost charge pump circuit, LCD driver IC, liquid crystal display device
EP2302635B1 (en) * 2009-09-18 2016-01-13 STMicroelectronics Srl Method for biasing an EEPROM non-volatile memory array and corresponding EEPROM non-volatile memory device
US9002447B2 (en) 2013-03-14 2015-04-07 Medtronic, Inc. Implantable medical device having power supply for generating a regulated power supply
CN107481759B (en) * 2016-06-08 2020-06-09 中芯国际集成电路制造(上海)有限公司 External double-voltage input selection switch circuit and electronic device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4638464A (en) * 1983-11-14 1987-01-20 International Business Machines Corp. Charge pump system for non-volatile ram
IT1225608B (en) * 1988-07-06 1990-11-22 Sgs Thomson Microelectronics ADJUSTMENT OF THE VOLTAGE PRODUCED BY A VOLTAGE MULTIPLIER.
KR920006991A (en) * 1990-09-25 1992-04-28 김광호 High Voltage Generation Circuit of Semiconductor Memory Device
US5168174A (en) * 1991-07-12 1992-12-01 Texas Instruments Incorporated Negative-voltage charge pump with feedback control
US5392205A (en) * 1991-11-07 1995-02-21 Motorola, Inc. Regulated charge pump and method therefor
US5397928A (en) * 1992-01-17 1995-03-14 Sipex Corporation Voltage tripler using a charge pump having a single multiplexed charge transfer capacitor
US5216588A (en) * 1992-02-14 1993-06-01 Catalyst Semiconductor, Inc. Charge pump with high output current
US5337284A (en) * 1993-01-11 1994-08-09 United Memories, Inc. High voltage generator having a self-timed clock circuit and charge pump, and a method therefor
US5355356A (en) * 1993-05-19 1994-10-11 Maxoptix Corporation Charge pump for restoring DC in an optical recording read channel
US5410465A (en) * 1993-06-11 1995-04-25 Tan; Charles M. C. Integrated circuit charge pump voltage level converter
US5422586A (en) * 1993-09-10 1995-06-06 Intel Corporation Apparatus for a two phase bootstrap charge pump
US5414669A (en) * 1993-09-10 1995-05-09 Intel Corporation Method and apparatus for programming and erasing flash EEPROM memory arrays utilizing a charge pump circuit
US5394027A (en) * 1993-11-01 1995-02-28 Motorola, Inc. High voltage charge pump and related circuitry
US5422600A (en) * 1994-06-23 1995-06-06 Motorola, Inc. Amplifier input stage with charge pump supplying a differential transistor pair

Also Published As

Publication number Publication date
KR100263275B1 (en) 2000-08-01
CA2185333C (en) 2004-06-01
US5532915A (en) 1996-07-02
AU2227795A (en) 1995-10-09
EP0758499A4 (en) 1997-06-04
EP0758499B1 (en) 2004-06-02
EP0758499A1 (en) 1997-02-19
JPH09510860A (en) 1997-10-28
JP3688710B2 (en) 2005-08-31
CA2185333A1 (en) 1995-09-28
DE69533103D1 (en) 2004-07-08
WO1995026071A1 (en) 1995-09-28

Similar Documents

Publication Publication Date Title
DE69533103T2 (en) METHOD AND DEVICE FOR EQUIPPING A CONTROLLED CHARGE PUMP FOR VERY LOW NEGATIVE VOLTAGES
DE69525554T2 (en) POWER SUPPLIES FOR FLASH MEMORY
DE69533858T2 (en) HIGH-PRECISION VOLTAGE CONTROL FOR PROGRAMMING MULTI-STAGE FLASH STORAGE
DE69425930T2 (en) Integrated semiconductor circuit
DE69232211T2 (en) Flash memory with better erasability and its switching
DE19859494C2 (en) Non-volatile multilevel semiconductor memory device with a circuit for setting the data reading time
DE4343722C2 (en) Precision reference voltage circuit suitable for use in computer systems
DE3424765C2 (en) Microcomputer
DE69325152T2 (en) Non-volatile semiconductor memory device
DE69320296T2 (en) Negative power supplies for floating gate memories
DE3875767T2 (en) SEMICONDUCTOR FIXED MEMORY DEVICE.
DE69524259T2 (en) DECODED WORD ADDRESS LINE DRIVER WITH POSITIVE AND NEGATIVE VOLTAGE MODES
DE10034743B4 (en) Flash memory device and programming method therefor
DE69434550T2 (en) Non-volatile semiconductor memory device which reduces the requirements for the dielectric strength
DE19749602C2 (en) Substrate voltage generator circuit
DE4014117A1 (en) ELECTRICALLY ERASABLE PROGRAMMABLE FIXED VALUE STORAGE WITH NAND CELL BLOCKS
DE4036973A1 (en) CIRCUIT TO GENERATE HIGH VOLTAGE FOR A SEMICONDUCTOR MEMORY CIRCUIT
DE4040492C2 (en)
DE69520266T2 (en) Fast NOR-NOR programmable logic field with single phase clock
DE69908340T2 (en) SIDE MODE ERASE PROCEDURE IN FLASH MEMORY
DE3878370T2 (en) NON-VOLATILE SEMICONDUCTOR MEMORY ARRANGEMENT.
DE68922841T2 (en) Semiconductor memory device capable of preventing data degradation of a non-selected cell.
DE69423988T9 (en) Non-volatile semiconductor memory device with command control system
DE69514788T2 (en) Negative word line voltage control circuit for electrically erasable semiconductor memory devices
DE69422763T2 (en) Distributed negative gate power supply

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee