DE69516624T2 - Multiplikationsschaltung - Google Patents
MultiplikationsschaltungInfo
- Publication number
- DE69516624T2 DE69516624T2 DE1995616624 DE69516624T DE69516624T2 DE 69516624 T2 DE69516624 T2 DE 69516624T2 DE 1995616624 DE1995616624 DE 1995616624 DE 69516624 T DE69516624 T DE 69516624T DE 69516624 T2 DE69516624 T2 DE 69516624T2
- Authority
- DE
- Germany
- Prior art keywords
- amplifier
- output
- inv1
- capacitive coupling
- inv2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008878 coupling Effects 0.000 claims description 20
- 238000010168 coupling process Methods 0.000 claims description 20
- 238000005859 coupling reaction Methods 0.000 claims description 20
- 101150110971 CIN7 gene Proteins 0.000 claims description 10
- 101150110298 INV1 gene Proteins 0.000 claims description 10
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 3
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06J—HYBRID COMPUTING ARRANGEMENTS
- G06J1/00—Hybrid computing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Automation & Control Theory (AREA)
- Evolutionary Computation (AREA)
- Fuzzy Systems (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Analogue/Digital Conversion (AREA)
Description
- Die vorliegende Erfindung betrifft eine Multiplikationsschaltung zur Erzeugung einer Analogspannung als Multiplikationsergebnis einer analogen Berechnung
- Die Erfinder der vorliegenden Erfindung haben eine Multiplikationsschaltung in der japanischen Anmeldung Nr. Hei 05-020676 und in US-A-5,420,676 vorgeschlagen. Diese Multiplikationsschaltung, wie sie in Fig. 2 gezeigt ist, erzeugt eine analoge Spannung entsprechend einer Multiplikation eines digitalen Multiplikators mit einer analogen Eingangsspannung durch eine kapazitive Kopplung. Der Ausgang der kapazitiven Kopplung wird zwei Stufen von Umkehrverstärkern INV1 und INV3 oder INV2 und INV3 eingegeben, so daß der Ausgang stabil und genau beibehalten wird. Diese Verstärker bestehen aus MOS Umkehrschaltungen mit 3 Stufen, deren Ausgänge durch Rückkopplungskapazitäten mit ihren Eingängen verbunden sind.
- Der Umkehrverstärker behält Linearität und Stabilität in der Beziehung zwischen dem Eingang und dem Ausgang durch eine große offene Verstärkung von Multiplikationsverstärkungen von MOS Umkehrschaltungen in drei Stufen bei.
- Diese Multiplikationsschaltung führt eine Multiplikation eines digitalen Multiplikators mit einer analogen Date durch, kann jedoch keine Multiplikation einer digitalen Date mit einer digitalen Date ausführen.
- US-A-4,654,815 beschreibt einen multiplizierenden Digital/Analogwandler, der Schaltereinrichtungen und eine Kondensatormehrfacheinrichtung umfaßt, um die digitale Eingangsspannung umzuwandeln.
- Die vorliegende Erfindung wurde erfunden, damit die herkömmlichen Probleme gelöst werden, und hat zum Zweck, eine Multiplikationsschaltung zur Ausgabe einer analogen Date als Multiplikationsergebnis einer Multiplikation einer digitalen Date mit einer digitalen Date bereitzustellen.
- Die Multiplikationsschaltung gemäß der vorliegenden Erfindung führt eine Gewichtung einer analogen Eingangsspannung durch kapazitive Kopplungen von zwei Stufen oder mehr durch. Die kapazitive Kopplung wird dem Gewicht nach entsprechend der zu multiplizierenden digitalen Date gesteuert.
- Gemäß der vorliegenden Erfindung wird eine digitale Date mit einer digitalen Date multipliziert, und das Rechenergebnis wird als eine analoge Date ausgegeben, die bei einer anderen analogen Berechnung oder für andere Zwecke verwendet werden kann.
- Fig. 1 ist ein Schaltungsdiagramm der ersten Ausführungsform einer Multiplikationsschaltung gemäß der vorliegenden Erfindung, und
- Fig. 2 ist ein Schaltungsdiagramm, das eine Multiplikationsschaltung zum Vergleich mit der vorliegenden Erfindung zeigt.
- Nachfolgend wird eine Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
- In Fig. 1 weist eine Multiplikationsschaltung eine Mehrzahl erster Schalterkreise SW11, SW12, SW13 und SW14 auf, die mit Kapazitäten C11, C12, C13 bzw. C14 einer kapazi tiven Kopplung CP1 verbunden sind. Die kapazitive Kopplung weist ferner eine an Masse liegende Kapazität C10 auf.
- Der Ausgang der kapazitiven Kopplung CP1 wird einem Umkehrverstärker INV1 eingegeben, der aus MOS Umkehrschaltungen I1, I2 und I3 in 3 Stufen besteht, und der Ausgang des Umkehrverstärkers INV1 ist mit seinem Eingang über eine Rückkopplungskapazität Cf1 verbunden. Der INV1 bewahrt Linearität und Stabilität zwischen dem Eingang und dem Ausgang durch eine große Verstärkung wie die Multiplikation einer dreifachen Verstärkung der MOS Umkehrschaltungen.
- Die Schaltereinrichtungen SW11, SW12, SW13 und SW14 sind Schalter mit zwei Eingängen und einem Ausgang, um alternativ eine gemeinsame analoge Eingangsspannung Vd oder Masse mit den Kapazitäten C11, C12, C13 und C14 zu verbinden. Die Schaltereinrichtungen SW11, SW12, SW13 und SW14 werden durch ein digitales Signal A mit 4 Bits gesteuert. Wenn ai (i = 1 bis 4) "1" ist, dann ist C1i mit Vd verbunden, und wenn a1 "0" ist, dann liegt C1i an Masse, wenn jedes Bit des Signals A als a1, a2, a3 und a4 bezeichnet wird. Wenn der Ausgang von INV1 gleich Vo ist, dann ist die Formel 1 definiert.
- Vo = -Vd Σ ai · C1i/Cf1 (1)
- Die Schaltereinrichtungen SW21, SW22, SW23 und SW24 sind Schalter mit zwei Eingängen und einem Ausgang und werden durch das digitale Signal B mit 4 Bits gesteuert. Wenn jedes Bit des Signals B mit b1, b2, b3 und b4 bezeichnet wird, wird Vo verbunden, wenn b1 "1" ist, und wird Masse verbunden, wenn b1 "0" ist. Der Ausgang Vaus des INV2 ist in Formel 2 definiert.
- Vaus = -Vo bi · C21/Cf2 (2)
- Die Formel 3 wird erhalten, wenn die Formel 1 in die Formel 2 eingesetzt wird. Formel 3
- Wenn die Formel 4 definiert ist, dann wird die Formel 5 erhalten.
- C1i = 2i-1, C21 = 2i-1, Cf1 = Cf2 = 16
- C10 = 1, C20 = 1 (4)
- Vaus = Vd(A/16)(B/16) (5)
- Indem dis Schaltungsgröße der kapazitiven Kopplungen CP1 und CP2 vergrößert wird, ist die Multiplikation großer digitaler Daten möglich. Indem die Anzahl der Stufen der Umkehrverstärker vergrößert wird, werden mehrstufige Multiplikationen von digitalen Variablen durchführbar. Gemäß dem Versuch des Erfinders kann eine ausreichende Linearitätskennlinie durch Umkehrschaltungen mit drei Stufen erhalten werden. Um die ausreichende Leistung der Schaltung zu minimieren, wird eine Multiplikation mit Umkehrverstärkern bevorzugt.
- Die Multiplikationsschaltung gemäß der vorliegenden Erfindung führt eine Gewichtung einer analogen Eingangsspannung durch kapazitive Kopplungen von zwei Stufen oder mehr durch, und die kapazitive Kopplung wird dem Gewicht nach entsprechend der zu multiplizierenden digitalen Date gewichtet, so daß sie eine Multiplikationsschaltung zur Ausgabe einer analogen Daten als Multiplikationsergebnis einer Multiplikation einer digitalen Date mit einer digitalen Date schafft.
Claims (2)
1. Multiplikationsschaltung mit einer Mehrzahl Gewichtungsschaltungen, die in
Reihe geschaltet sind, umfassend:
i) eine Mehrzahl erster Schaltereinrichtungen (SW11, ..., SW14), denen eine
gemeinsame, analoge Eingangsspannung (Vd) eingegeben wird, wobei die
Schaltereinrichtungen durch digitale Signal gesteuert werden;
ii) eine erste, kapazitive Kopplung (CP1) mit einer Mehrzahl Kapazitäten, von
denen jede mit einer der ersten Schaltereinrichtungen verbunden ist;
dadurch gekennzeichnet, daß die Multiplikationsschaltung des weiteren umfaßt
iii) einen ersten Verstärker (INV1) mit einer hohen, offenen Verstärkung, mit dem
Ausgang der ersten kapazitiven Kopplung (CP1) verbunden ist;
iv) eine erste Rückkopplungskapazität (Cf1), die einen Ausgang des ersten
Verstärkers (INV1) mit seinem Eingang verbindet;
v) eine Mehrzahl zweiter Schaltereinrichtungen (SW21, ..., SW24), die mit dem
Ausgang des ersten Verstärkers (INV1) verbunden ist;
vi) eine zweite, kapazitive Kopplung (CP2), die mit einem Ausgang der zweiten
Schaltereinrichtung verbunden ist;
vii) einen zweiten Verstärker (INV2), der mit einem Ausgang der zweiten
kapazitiven Kopplung (CP2) verbunden ist;
viii) eine zweite Rückkopplungskapazität (Cf2) zur Verbindung eines Ausgangs
des zweiten Verstärkers (INV2) mit seinem Eingang.
2. Multiplikationsschaltung gemäß Anspruch 1, in der
i) die erste, kapazitive Kopplung (CP1) eine Mehrzahl Kapazitäten (C10, ..., C14)
umfaßt, von denen jede mit einer der ersten Schaltereinrichtungen (SW11, ...,
SW14) verbunden ist;
ii) der erste Verstärker (INV1) MOS Umkehrschaltungsstufen in ungerader Zahl
umfaßt;
iii) der zweite Umkehrverstärker (INV2) MOS Umkehrschaltungsstufen in
ungerader Anzahl umfaßt;
iv) der zweite Verstärker (INV2) seriell mit einer ungeraden Anzahl MOS
Umkehrschaltungen verbunden ist; und
v) der erste und der zweite Verstärker (INV1, INV2) Umkehrverstärker sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26112294A JP3511320B2 (ja) | 1994-09-30 | 1994-09-30 | 乗算回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69516624D1 DE69516624D1 (de) | 2000-06-08 |
DE69516624T2 true DE69516624T2 (de) | 2000-08-31 |
Family
ID=17357410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1995616624 Expired - Fee Related DE69516624T2 (de) | 1994-09-30 | 1995-09-20 | Multiplikationsschaltung |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0707274B1 (de) |
JP (1) | JP3511320B2 (de) |
DE (1) | DE69516624T2 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69611768T2 (de) * | 1995-04-26 | 2001-05-31 | Sharp Kabushiki Kaisha, Osaka | Multiplizierschaltung |
DE69709437T2 (de) * | 1996-05-21 | 2002-08-14 | Yozan Inc., Tokio/Tokyo | Invertierende Verstärkerschaltung |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4654815A (en) * | 1985-02-07 | 1987-03-31 | Texas Instruments Incorporated | Analog signal conditioning and digitizing integrated circuit |
JPH0520676A (ja) | 1991-07-12 | 1993-01-29 | Sony Corp | 強磁性金属微粒子 |
JP2985996B2 (ja) * | 1992-11-27 | 1999-12-06 | 株式会社高取育英会 | 乗算回路 |
-
1994
- 1994-09-30 JP JP26112294A patent/JP3511320B2/ja not_active Expired - Fee Related
-
1995
- 1995-09-20 DE DE1995616624 patent/DE69516624T2/de not_active Expired - Fee Related
- 1995-09-20 EP EP19950114823 patent/EP0707274B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0707274A1 (de) | 1996-04-17 |
DE69516624D1 (de) | 2000-06-08 |
JP3511320B2 (ja) | 2004-03-29 |
JPH08101876A (ja) | 1996-04-16 |
EP0707274B1 (de) | 2000-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69431721T2 (de) | Elektrische ladungsübertragungsanordnung | |
DE3642070C2 (de) | ||
DE2719471A1 (de) | Zweistufiger kapazitiver analog- digital- und digital-analogwandler | |
DE2654970B2 (de) | Tastatur-Codier-Schaltung | |
DE3885188T2 (de) | Elektrische Schaltung mit Verwendungsmöglichkeit in einem A/D-Wandler. | |
DE3120669C2 (de) | A/D - und D/A - Umsetzer | |
DE3706104A1 (de) | Verfahren und schaltungsanordnung zum multiplexen eines digital programmierbaren kapazitiven elements | |
DE69602959T2 (de) | Vorrichtung zur digitalverarbeitung eines analogsignals, welches auch wieder in analoger form ausgegeben werden soll | |
DE69014481T2 (de) | Vorrichtung zur Umwandlung von elektrischen analogen unsymmetrischen Signalen in vollständig differentielle Signale. | |
DE3634637A1 (de) | Differentiell geschalteter kondensator-integrator mit einem einzelnen integrationskondensator | |
DE4222844A1 (de) | Mosfet-analog-multiplizierer | |
DE69516624T2 (de) | Multiplikationsschaltung | |
DE69621512T2 (de) | Differenzschaltungen mit geschalteten Kapazitäten | |
DE69611768T2 (de) | Multiplizierschaltung | |
DE3689865T2 (de) | Gerät zur Umwandlung digitaler Werte in analoge Werte. | |
EP0747849A1 (de) | SC-Integrator mit umschaltbarer Polarität | |
DE69516230T2 (de) | Multiplizierer | |
DE69111510T2 (de) | Verstärker mit variabler Verstärkung. | |
DE69701344T2 (de) | Multiplizier- und Addierschaltung | |
DE69705634T2 (de) | Analoge elektrische zelle, insbesondere zur implantierung in einen integrierten schaltkreis und integrierter schaltkreis damit | |
DE2933667C3 (de) | Verlustbehafteter Abtastintegrator mit elektronischen Schaltern. insbesondere zur Realisierung getakteter aktiver Filterschaltungen | |
DE69700559T2 (de) | Schaltung zur Berechnung der diskreten Cosinustransformation | |
DE3638020A1 (de) | Abtastdatenintegrator mit umgeschalteter kapazitaet unter verwendung eines verstaerkers mit einer verstaerkung von eins | |
EP1191348B1 (de) | Schaltungsanordnung zur umschaltbaren Verstärkung von Analogsignalen | |
DE2432373A1 (de) | Breitband-splittingschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: YOZAN, INC., TOKIO/TOKYO, JP SHARP K.K., OSAKA, JP |
|
8339 | Ceased/non-payment of the annual fee |