DE69516624T2 - Multiplikationsschaltung - Google Patents

Description

Gebiet der Erfindung
• Die vorliegende Erfindung betrifft eine Multiplikationsschaltung zur Erzeugung einer Analogspannung als Multiplikationsergebnis einer analogen Berechnung
Hintergrund der Erfindung
• Die Erfinder der vorliegenden Erfindung haben eine Multiplikationsschaltung in der japanischen Anmeldung Nr. Hei 05-020676 und in US-A-5,420,676 vorgeschlagen. Diese Multiplikationsschaltung, wie sie in Fig. 2 gezeigt ist, erzeugt eine analoge Spannung entsprechend einer Multiplikation eines digitalen Multiplikators mit einer analogen Eingangsspannung durch eine kapazitive Kopplung. Der Ausgang der kapazitiven Kopplung wird zwei Stufen von Umkehrverstärkern INV1 und INV3 oder INV2 und INV3 eingegeben, so daß der Ausgang stabil und genau beibehalten wird. Diese Verstärker bestehen aus MOS Umkehrschaltungen mit 3 Stufen, deren Ausgänge durch Rückkopplungskapazitäten mit ihren Eingängen verbunden sind.
• Der Umkehrverstärker behält Linearität und Stabilität in der Beziehung zwischen dem Eingang und dem Ausgang durch eine große offene Verstärkung von Multiplikationsverstärkungen von MOS Umkehrschaltungen in drei Stufen bei.
• Diese Multiplikationsschaltung führt eine Multiplikation eines digitalen Multiplikators mit einer analogen Date durch, kann jedoch keine Multiplikation einer digitalen Date mit einer digitalen Date ausführen.
• US-A-4,654,815 beschreibt einen multiplizierenden Digital/Analogwandler, der Schaltereinrichtungen und eine Kondensatormehrfacheinrichtung umfaßt, um die digitale Eingangsspannung umzuwandeln.
Zusammenfassung der Erfindung
• Die vorliegende Erfindung wurde erfunden, damit die herkömmlichen Probleme gelöst werden, und hat zum Zweck, eine Multiplikationsschaltung zur Ausgabe einer analogen Date als Multiplikationsergebnis einer Multiplikation einer digitalen Date mit einer digitalen Date bereitzustellen.
• Die Multiplikationsschaltung gemäß der vorliegenden Erfindung führt eine Gewichtung einer analogen Eingangsspannung durch kapazitive Kopplungen von zwei Stufen oder mehr durch. Die kapazitive Kopplung wird dem Gewicht nach entsprechend der zu multiplizierenden digitalen Date gesteuert.
• Gemäß der vorliegenden Erfindung wird eine digitale Date mit einer digitalen Date multipliziert, und das Rechenergebnis wird als eine analoge Date ausgegeben, die bei einer anderen analogen Berechnung oder für andere Zwecke verwendet werden kann.
Ausführliche Beschreibung der Zeichnungen
• Fig. 1 ist ein Schaltungsdiagramm der ersten Ausführungsform einer Multiplikationsschaltung gemäß der vorliegenden Erfindung, und
• Fig. 2 ist ein Schaltungsdiagramm, das eine Multiplikationsschaltung zum Vergleich mit der vorliegenden Erfindung zeigt.
Bevorzugte Ausführungsform der vorliegenden Erfindung
• Nachfolgend wird eine Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
• In Fig. 1 weist eine Multiplikationsschaltung eine Mehrzahl erster Schalterkreise SW11, SW12, SW13 und SW14 auf, die mit Kapazitäten C11, C12, C13 bzw. C14 einer kapazi tiven Kopplung CP1 verbunden sind. Die kapazitive Kopplung weist ferner eine an Masse liegende Kapazität C10 auf.
• Der Ausgang der kapazitiven Kopplung CP1 wird einem Umkehrverstärker INV1 eingegeben, der aus MOS Umkehrschaltungen I1, I2 und I3 in 3 Stufen besteht, und der Ausgang des Umkehrverstärkers INV1 ist mit seinem Eingang über eine Rückkopplungskapazität Cf1 verbunden. Der INV1 bewahrt Linearität und Stabilität zwischen dem Eingang und dem Ausgang durch eine große Verstärkung wie die Multiplikation einer dreifachen Verstärkung der MOS Umkehrschaltungen.
• Die Schaltereinrichtungen SW11, SW12, SW13 und SW14 sind Schalter mit zwei Eingängen und einem Ausgang, um alternativ eine gemeinsame analoge Eingangsspannung Vd oder Masse mit den Kapazitäten C11, C12, C13 und C14 zu verbinden. Die Schaltereinrichtungen SW11, SW12, SW13 und SW14 werden durch ein digitales Signal A mit 4 Bits gesteuert. Wenn ai (i = 1 bis 4) "1" ist, dann ist C1i mit Vd verbunden, und wenn a1 "0" ist, dann liegt C1i an Masse, wenn jedes Bit des Signals A als a1, a2, a3 und a4 bezeichnet wird. Wenn der Ausgang von INV1 gleich Vo ist, dann ist die Formel 1 definiert.
Formel 1
• Vo = -Vd Σ ai · C1i/Cf1 (1)
• Die Schaltereinrichtungen SW21, SW22, SW23 und SW24 sind Schalter mit zwei Eingängen und einem Ausgang und werden durch das digitale Signal B mit 4 Bits gesteuert. Wenn jedes Bit des Signals B mit b1, b2, b3 und b4 bezeichnet wird, wird Vo verbunden, wenn b1 "1" ist, und wird Masse verbunden, wenn b1 "0" ist. Der Ausgang Vaus des INV2 ist in Formel 2 definiert.
Formel 2
• Vaus = -Vo bi · C21/Cf2 (2)
• Die Formel 3 wird erhalten, wenn die Formel 1 in die Formel 2 eingesetzt wird. Formel 3
• Wenn die Formel 4 definiert ist, dann wird die Formel 5 erhalten.
Formel 4
• C1i = 2i-1, C21 = 2i-1, Cf1 = Cf2 = 16
• C10 = 1, C20 = 1 (4)
Formel 5
• Vaus = Vd(A/16)(B/16) (5)
• Indem dis Schaltungsgröße der kapazitiven Kopplungen CP1 und CP2 vergrößert wird, ist die Multiplikation großer digitaler Daten möglich. Indem die Anzahl der Stufen der Umkehrverstärker vergrößert wird, werden mehrstufige Multiplikationen von digitalen Variablen durchführbar. Gemäß dem Versuch des Erfinders kann eine ausreichende Linearitätskennlinie durch Umkehrschaltungen mit drei Stufen erhalten werden. Um die ausreichende Leistung der Schaltung zu minimieren, wird eine Multiplikation mit Umkehrverstärkern bevorzugt.
• Die Multiplikationsschaltung gemäß der vorliegenden Erfindung führt eine Gewichtung einer analogen Eingangsspannung durch kapazitive Kopplungen von zwei Stufen oder mehr durch, und die kapazitive Kopplung wird dem Gewicht nach entsprechend der zu multiplizierenden digitalen Date gewichtet, so daß sie eine Multiplikationsschaltung zur Ausgabe einer analogen Daten als Multiplikationsergebnis einer Multiplikation einer digitalen Date mit einer digitalen Date schafft.

Claims (2)

1. Multiplikationsschaltung mit einer Mehrzahl Gewichtungsschaltungen, die in Reihe geschaltet sind, umfassend:

i) eine Mehrzahl erster Schaltereinrichtungen (SW11, ..., SW14), denen eine gemeinsame, analoge Eingangsspannung (Vd) eingegeben wird, wobei die Schaltereinrichtungen durch digitale Signal gesteuert werden;

ii) eine erste, kapazitive Kopplung (CP1) mit einer Mehrzahl Kapazitäten, von denen jede mit einer der ersten Schaltereinrichtungen verbunden ist; dadurch gekennzeichnet, daß die Multiplikationsschaltung des weiteren umfaßt

iii) einen ersten Verstärker (INV1) mit einer hohen, offenen Verstärkung, mit dem Ausgang der ersten kapazitiven Kopplung (CP1) verbunden ist;

iv) eine erste Rückkopplungskapazität (Cf1), die einen Ausgang des ersten Verstärkers (INV1) mit seinem Eingang verbindet;

v) eine Mehrzahl zweiter Schaltereinrichtungen (SW21, ..., SW24), die mit dem Ausgang des ersten Verstärkers (INV1) verbunden ist;

vi) eine zweite, kapazitive Kopplung (CP2), die mit einem Ausgang der zweiten Schaltereinrichtung verbunden ist;

vii) einen zweiten Verstärker (INV2), der mit einem Ausgang der zweiten kapazitiven Kopplung (CP2) verbunden ist;

viii) eine zweite Rückkopplungskapazität (Cf2) zur Verbindung eines Ausgangs des zweiten Verstärkers (INV2) mit seinem Eingang.

2. Multiplikationsschaltung gemäß Anspruch 1, in der

i) die erste, kapazitive Kopplung (CP1) eine Mehrzahl Kapazitäten (C10, ..., C14) umfaßt, von denen jede mit einer der ersten Schaltereinrichtungen (SW11, ..., SW14) verbunden ist;

ii) der erste Verstärker (INV1) MOS Umkehrschaltungsstufen in ungerader Zahl umfaßt;

iii) der zweite Umkehrverstärker (INV2) MOS Umkehrschaltungsstufen in ungerader Anzahl umfaßt;

iv) der zweite Verstärker (INV2) seriell mit einer ungeraden Anzahl MOS Umkehrschaltungen verbunden ist; und

v) der erste und der zweite Verstärker (INV1, INV2) Umkehrverstärker sind.