DE69514588T2 - Verfahren zum Testen und Reparieren eines integrierten Schaltkreises und zum Herstellen einer Passivierungsstruktur - Google Patents

Verfahren zum Testen und Reparieren eines integrierten Schaltkreises und zum Herstellen einer Passivierungsstruktur

Info

Publication number
DE69514588T2
DE69514588T2 DE69514588T DE69514588T DE69514588T2 DE 69514588 T2 DE69514588 T2 DE 69514588T2 DE 69514588 T DE69514588 T DE 69514588T DE 69514588 T DE69514588 T DE 69514588T DE 69514588 T2 DE69514588 T2 DE 69514588T2
Authority
DE
Germany
Prior art keywords
layer
forming
integrated circuit
portions
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69514588T
Other languages
English (en)
Other versions
DE69514588D1 (de
Inventor
Frank Randolph Bryant
Abha Rani Singh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics lnc USA filed Critical STMicroelectronics lnc USA
Application granted granted Critical
Publication of DE69514588D1 publication Critical patent/DE69514588D1/de
Publication of DE69514588T2 publication Critical patent/DE69514588T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

  • Diese Erfindung betrifft im allgemeinen Passivierungsstrukturen, und insbesondere hermetische Doppelmasken-Passivierungsstrukturen.
  • Moderne integrierte Speicherschaltungen, insbesondere Schreib/Lese-Schaltungen, wie etwa statische Direktzugriffsspeicher bzw. Schreib/Lese-Speicher (SRAM) und dynamische Direktzugriffsspeicher bzw. Schreib/Lese- Speicher (DRAM), haben eine relativ große physikalische Größe und eine hohe Dichte an darin untergebrachten Speicherplätzen. Mit abnehmender Größe der Minimalstruktur in integrierten Schaltungschips schrumpft entsprechend auch die Defektgröße, die einen Ausfall verursachen kann. Im Ergebnis ist es insbesondere bei großen Chipabmessungen schwieriger, eine befriedigende Fertigungsausbeute zu erzielen, wenn die Größe von zu einem Ausfall führenden Fehler abnimmt. Um die Anfälligkeit von relativ großen integrierten Schaltungen auf einen einzelnen kleinen Defekt zu verringern, verwenden moderne integrierte Schaltungen manchmal Ersatzzeilen und Ersatzspalten, welche in dem Speicherabschnitt der Schaltung defekte Zeilen bzw. Spalten ersetzen können. Der Austausch von einer der Ersatzzeilen oder Ersatzspalten wird üblicherweise durch Öffnen von Verbindungsstrukturen, z. B. von Schmelzverbindungen, in Decoderschaltungen durchgeführt, so daß auf die Ersatzzeile oder Ersatzspalte nach Empfang der Adresse für die defekte Zeile oder Spalte in der Primärspeichermatrix zugegriffen wird. Konventionelle Schmelzverbindungen weisen Polysilizium-Schmelzverbindungen auf, welche durch einen Laserstrahl geöffnet bzw. getrennt werden können. Schmelzverbindungen und Anti- Schmelzverbindungen vom Avalanche-Typ können ebenfalls verwendet werden, um geeignete Verbindungen zur Verfügung zu stellen.
  • Beispiele von Speicherbauelementen, welche konventionelle Redundanzkonfigurationen enthalten, sind beschrieben in Hardy, et al., "A Fault Tolerant 330NS/375 uM 16KX1 NMOS Static RAM", J. Solid State Circuits, Vol. SC-16, Nr. 5 (IEEE, 1981), S. 435-43, und Childs, et al., "An 1818NS 4KX4 SMOS SRAM", J. Solid State Circuits, Vol. SC-19, Nr. 5 (IEEE, 1984) S. 545-51. Ein Beispiel für einen konventionellen Redundanzdecoder ist im U.S. Patent Nr. 4,573,146, erteilt am 25. Februar 1986 im Namen von SGS- Thomson Microelectronics, Inc., beschrieben. Ferner ist in dem U.S. Patent 5,257,222, erteilt am 26. Oktober 1993 im Namen von SGS-Thomson Microelectronics, Inc., eine Spaltenredundanzarchitektur für einen Lese/Schreib- Speicher beschrieben.
  • In der Vergangenheit wurden in erster Linie drei verschiedene Techniken verwendet, um Passivierungsstrukturen auszubilden, welche die integrierte Schaltung vor dem Verkappen für die Kapselung schützen. Die sicherste Struktur verwendet drei Schichten - eine Schicht zum Schützen der integrierten Schaltung während dem Testen und dem Reparieren, eine zweite Schicht zum Abdecken der Öffnungen, welche durch eine Laser-Trennverbindung gebildet werden, und eine dritte Schicht als eine Deckschutzschicht. Diese Struktur liefert eine vollständig hermetische Abdichtung des Bauelements, bildet aber die teuerste Alternative, weil sie drei Maskierungs- bzw. Maskenebenen benötigt, jeweils eine für jede der drei Passivierungsschichten.
  • Um die Kosten der Passivierungsstruktur zu verringern, haben einige Hersteller die zweite Passivierungsschicht aus der oben beschriebenen Struktur weggelassen. Während dies den Prozeß auf zwei Maskierungsebenen reduziert, bilden die Öffnungen, welche durch die Laser- Trennverbindung ausgebildet werden, Stellen eines möglichen Feuchtigkeitseintritts (zusammen mit beweglichen Io nen), weil die Öffnungen nur durch die Deckschutzschicht, typischerweise aus Polyimid, abgedeckt sind. Da es keine hermetische Abdichtung gibt, kann Feuchtigkeit eindringen und die darunterliegende integrierte Schaltung verunreinigen.
  • Eine dritte Alternative besteht darin, die Maskierung der integrierten Schaltung mit der ersten Passivierungsschicht wegzulassen, derart, daß die gesamte Oberfläche der integrierten Schaltung während des Testens zum Identifizieren fehlerhafter Zeilen und Spalten frei zugänglich ist. Verwendet man diese Methode, werden die Test- und Lasertrenn-Schritte ohne die Beihilfe einer Schutzschicht durchgeführt, welche den Großteil der integrierten Schaltung abdeckt, wodurch die integrierte Schaltung während dieser Phase einer Verunreinigung ausgesetzt ist.
  • Die EP-A-0602271, auf welche der Oberbegriff des Anspruches 1 gestützt ist, beschreibt ein Verfahren zum Testen eines Halbleiterbauelements. Die Fig. 2 bis 5 dieses Dokuments offenbaren: die Bildung einer PSG Schicht auf einer integrierten Schaltung; das Entfernen von Abschnitten der PSG Schicht, welche über Kontaktstellen und Verbindungsstrukturen der integrierten Schaltung liegen; das Testen der integrierten Schaltung durch Prüfen der freigelegten Kontaktstellen; das Verändern des Zustandes der Verbindungsstrukturen; die Bildung einer Siliziumnitridschicht auf der Oberfläche der integrierten Schaltung; und das selektive Ätzen der Siliziumnitridschicht, um die Kontaktstellen freizulegen, unter Verwendung einer strukturierten Photoresistschicht, welche nach dem Ätzschritt entfernt wird.
  • In der Industrie ist das Bedürfnis nach einem Prozeß zum Bereitstellen einer Passivierungsstruktur aufgekommen, welche die integrierte Schaltung zu allen Zeiten schützt, jedoch weniger Maskierungsschritte verwendet.
  • Nach einem Aspekt der vorliegenden Erfindung wird ein Verfahren zum Testen und Reparieren einer integrierten Schaltung und zum Ausbilden einer Passivierungsstruktur auf der integrierten Schaltung geschaffen, mit folgenden Schritten:
  • Ausbilden einer ersten Passivierungsschicht auf der integrierten Schaltung;
  • Entfernen von Abschnitten der ersten Passivierungsschicht, die auf Kontaktstellen und Verbindungsstrukturen der integrierten Schaltung liegen;
  • Testen der integrierten Schaltung durch Prüfen der freigelegten Kontaktstellen;
  • Verändern des Zustandes von einer oder mehreren der Verbindungsstrukturen, derart, daß eine oder mehrere der Verbindungsstrukturen in einem Trennzustand sind;
  • Ausbilden einer zweiten Passivierungsschicht auf der Oberfläche der integrierten Schaltung; und
  • gekennzeichnet durch, Ausbilden einer Deckschutzschicht auf der zweiten Passivierungsschicht;
  • Entfernen von Abschnitten der Deckschutzschicht auf den Kontaktstellen und den Umgebungsbereichen, während die Deckschutzschicht auf den Verbindungsstrukturen zurückbleibt, wodurch Abschnitte der zweiten Passivierungsschicht freigelegt werden;
  • Entfernen der freigelegten Abschnitte der zweiten Passivierungsschicht; und
  • Beibehalten bzw. Erhalten der verbleibenden Abschnitte der Deckschutzschicht nach dem Entfernen der freigelegten Abschnitte der zweiten Passivierungsschicht.
  • Bei der vorliegenden Erfindung wird eine Passivierungsstruktur auf einer integrierten Schaltung geschaffen durch Ausbilden einer ersten Passivierungsschicht auf der integrierten Schaltung und Entfernen von Abschnitten der ersten Passivierungsschicht, um Kontaktstellen und Schmelzverbindungen auf der integrierten Schaltung freizulegen. Nach dem Testen der integrierten Schaltung und Trennen von einer oder mehreren der Schmelzverbindungen wird eine zweite Passivierungsstruktur auf der Oberfläche der integrierten Schaltung sowie eine Deckschutzschicht auf der zweiten Passivierungsschicht ausgebildet. Sodann werden Abschnitte der Deckschutzschicht rund um die Kontaktstellen herum entfernt, wodurch Abschnitte der zweiten Passivierungsschicht freigelegt werden. Die freigelegten Abschnitte der zweiten Passivierungsschicht werden unter Verwendung der Deckschutzschicht als Maske entfernt.
  • Die vorliegende Erfindung liefert deutliche Vorteile gegenüber dem Stand der Technik. Von Bedeutung ist, daß die zu der Passivierungsstruktur gehörenden Maskierungsebenen gegenüber dem Stand der Technik reduziert sind, ohne die Zuverlässigkeit der Bauelemente zu beeinträchtigen.
  • Für ein noch umfassenderes Verständnis der vorliegenden Erfindung und deren Vorteile wird nun Bezug genommen auf die nachfolgende Beschreibung in Verbindung mit der beigefügten Zeichnung. In der Zeichnung zeigen:
  • Fig. 1a-e Querschnittsseitenansichten einer bekannten Passivierungsstruktur in einem ersten, zweiten, dritten, vierten und fünften Stadium, unter Verwendung von zwei Passivierungsschichten und einer Deckschutzschicht;
  • Fig. 2 eine Querschnittsseitenansicht einer bekannten Passivierungsstruktur, welche eine einzige Passivie rungsschicht, die vor dem Testen ausgebildet wird, und eine Deckschutzschicht verwendet;
  • Fig. 3 eine Querschnittsseitenansicht einer bekannten Passivierungsstruktur, welche eine einzige Passivierungsschicht, die nach dem Testen gebildet wird, und eine Deckschutzschicht verwendet; und
  • Fig. 4a-e Querschnittsseitenansichten einer Passivierungsstruktur in einem ersten, zweiten, dritten, vierten und fünften Stadium, welche zwei Passivierungsschichten und eine Deckschutzschicht verwendet, wobei die Passivierung unter Verwendung von zwei Maskierungsebenen ausgebildet werden kann.
  • Das bevorzugte Ausführungsbeispiel der vorliegenden Erfindung und dessen Vorteile werden am besten verstanden unter Bezugnahme auf die Fig. 1 bis 4 der Zeichnung. Dieselben Bezugsnummern werden für die gleichen bzw. korrespondierenden Teile in den verschiedenen Figuren verwendet.
  • Die Fig. 1a-e zeigen fünf Stadien der Ausbildung einer bekannten Passivierungsstruktur, welche zwei Passivierungsschichten verwendet, wobei eine vor dem Testen und eine nach der Laserreparatur ausgebildet wird, und eine Deckschutzschicht. Diese bekannte Struktur benötigt drei Maskierungsebenen, um die Passivierungsstruktur auszubilden.
  • Bei der Darstellung der Ausbildung der Passivierungsstruktur sind die Schritte zum Ausbilden des Bauelements auf der integrierten Schaltung nicht dargestellt. Bauelemente (allgemein dargestellt im Block 11) werden auf der Oberfläche des Substrats 11 unter Verwendung von bekannten Techniken ausgebildet. Eine oder zwei Zwischenverbindungsschichten (allgemein dargestellt in bzw. als Schicht 13) werden ausgebildet, um die Bauelemente in ge wünschter Weise zu verbinden. In dem Anfangsstadium, wie es in Fig. 1a gezeigt ist, wird eine Metallkontaktstelle 10 (im allgemeinen ein Teil einer der Zwischenverbindungsschichten 13) als eine Verbindung zu der Schaltung bereitgestellt, welche auf der Oberfläche des Substrates 12 ausgebildet ist. Ein Polysilizium-Gate 14 ist auf dem Substrat 12 ausgebildet, um als eine aufschmelzbare Verbindung bzw. Schmelzverbindung zu dienen. Obwohl aus Darstellungszwecken nicht im Maßstab gezeigt, ist das Polysilizium-Gate 14 typischerweise auf einer Ebene unterhalb der Kontaktstelle 10 ausgebildet.
  • In Fig. 1b wird eine erste Passivierungsschicht 16 auf der Oberfläche des Wafers ausgebildet. Die Passivierungsschicht 16 wird geätzt, um eine Öffnung 18 zu dem Polysilizium-Gate 14 und eine Öffnung 20 über der Kontaktstelle 10 bereitzustellen. Vorzugsweise wird eine dielektrische Schicht (nicht gezeigt) mit einer Dicke von 2000-8000 Angstrom (1 Angstrom = 0,1 nm) über dem Polysilizium-Gate 14 gelassen, um den Laserreparaturschritt zu unterstützen, der unten im Zusammenhang mit Fig. 1c beschrieben wird. Die erste Passivierungsschicht 16 kann beispielsweise durch Abscheidung eines dielektrischen Films, gefolgt durch eine Strukturierung und ein Ätzen zum Ausbilden der Öffnungen 18 und 20 ausgebildet werden. Das Strukturieren und Ätzen ist der erste Maskierungsschritt, der in diesem Prozeß verwendet wird, um die Passivierungsstruktur auszubilden. Während die Fig. 1a nur ein einziges Gate 14 und eine Kontaktstelle 10 zeigt, wird darauf hingewiesen, daß es eine Vielzahl von Gates 14 und Kontaktstellen 10 gibt, die auf der integrierten Schaltung ausgebildet sind.
  • Nach dem Ätzen zum Ausbilden der Öffnungen 18 und 20 kann die integrierte Schaltung getestet werden, indem die Schaltung an den Kontaktstellen 10 geprüft wird. Dieser Test ermittelt, welche Zeilen und/oder Spalten abgetrennt werden sollen, um eine fehlerfreie Schaltung zu bilden. Wenn die richtigen Zeilen und/oder Spalten ermittelt wurden, werden die zugehörigen Polysilizium-Gates 14 unter Verwendung eines Lasers verdampft. Die Fig. 1c zeigt einen abgetrennten Abschnitt 22 in dem Polysilizium-Gate 14.
  • Nach dem Laserreparaturschritt wird eine zweite Passivierungsschicht 24 auf der gesamten Oberfläche des Wafes ausgebildet, wodurch der abgetrennte Abschnitt 22 in dem Polysilizium-Gate 14 abgedichtet wird. Diese Schicht bildet eine hermetische Abdichtung auf allen derartigen abgetrennten Abschnitten 22. Die zweite Passivierungsschicht 24 wird geätzt, um ein Fenster 26 über der Kontaktstelle 10 auszubilden.
  • Die zweite Passivierungsschicht 24 kann beispielsweise eine abgeschiedene Siliziumnitridschicht aufweisen. Die Siliziumnitridschicht kann mit Hilfe einer Plasmaätzung nach einem Maskierungsschritt geätzt werden, um die Kontaktstelle 10 freizulegen. Dies ist der zweite Maskierungsschritt, der bei der Realisierung der Passivierungsstruktur verwendet wird.
  • Die Fig. 1e zeigt eine Querschnittsseitenansicht der Passivierungsstruktur nach einem fünften Stadium, wobei eine Deckschutzschicht (auch als "Chip-Schicht (die coat)" bezeichnet) 30 auf dem gesamten Wafer ausgebildet wird. Die Deckschutzschicht wird strukturiert und geätzt, um den Bereich um die Kontaktstellen 10 herum freizulegen. Dieser Schritt umfaßt den dritten Maskierungsschritt, der in diesem Prozeß verwendet wird.
  • Der in den Fig. 1a-e gezeigte Prozeß ist ein Niedrigrisiko-Prozeß, da eine vollständig hermetische Abdichtung auf dem gesamten Bauelement ausgebildet wird. Jedoch ist dieses Verfahren wegen der drei oben beschriebenen Maskierungsebenen teuer. Um die Kosten zum Herstellen der Passivierungsstruktur zu verringern, verzichten einige Hersteller auf eine der zwei Passivierungsschichten, um einen Maskierungsschritt zu vermeiden. Diese Strukturen sind in den Fig. 2 und 3 dargestellt.
  • Fig. 2 zeigt eine bekannte Struktur, welche in einem ähnlichen Prozeß wie derjenige nach den Fig. 1a-e hergestellt wurde, mit der Ausnahme, daß der in Fig. 1d gezeigte Schritt weggelassen wird. Folglich wird die zweite Passivierungsschicht, welche in der Struktur der Fig. 1a-1e die abgetrennten Abschnitte 22 des Polysilizium- Gates 14 nach dem Laserreparaturschritt abdeckt, aus der Struktur weggelassen, und die Deckschutzschicht 30 füllt die abgetrennten Abschnitte 22 auf. Während nur zwei Maskierungsebenen in diesem Prozeß verwendet werden, nämlich eine Maskierungsebene zum Ausbilden der Öffnungen 18 und 20 in der ersten Passivierungsschicht 16 und eine zum Strukturieren der Deckschutzschicht 30, sind die abgetrennten Abschnitte 22 nicht hermetisch abgedichtet. Folglich bilden die Öffnungen, welche durch eine Laserreparatur in dem Polysilizium-Gate 14 ausgebildet werden, Stellen eines möglichen Feuchtigkeitseintritts. Falls Polysiliziumglas (PSG) für die erste Passivierungsschicht 16 verwendet wird, muß die Konzentration von hydroskopischem Phosphor ebenfalls begrenzt sein, wodurch dessen Effektivität beschränkt wird. Kurz gesagt: während diese Struktur die Kosten für die Ausbildung der Passivierungsstruktur verringert, ist die Zuverlässigkeit der resultierenden integrierten Schaltung beeinträchtigt.
  • Fig. 3 zeigt ein drittes bekanntes Ausführungsbeispiel für die Ausbildung einer Passivierungsstruktur, bei welcher die Anzahl der Maskierungsebenen verringert wird, indem die integrierte Schaltung ohne die Mithilfe einer Schutzschicht (d. h. einer Passivierungsschicht 16) gete stet wird, um die integrierte Schaltung während dem Testen zu schützen. Wenn der Test ohne die Mithilfe einer Schutzschicht durchgeführt wird, kann es zu einem Ausbeuteverlust kommen, der von einer Vielzahl von Quellen herrührt. Erstens, falls die Testsonden die Kontaktstellen 10 während dem Testen verfehlen, ist es möglich, daß die Metalleitungen, welche die Bauelemente auf der integrierten Schaltung verbinden, zerstört werden, wodurch die integrierte Schaltung zerstört wird. Zweitens, selbst wenn in einer Reinraumumgebung durchgeführt, kann die Bauelementoberfläche verunreinigt werden, was dazu führt, daß Ionenverunreinigungen in die Oberfläche eindringen. Diese Verunreinigungen verschlechtern die Zuverlässigkeit des Bauelements. Drittens, eine Verunreinigung in der Form von Teilchen kann Kurzschlüsse zwischen den Metalleitungen des Bauelements bilden. Viertens, wenn die Zeit, in welcher die Metalleitungen des Bauelements der Umgebungsfeuchtigkeit ausgesetzt werden, vergrößert wird, nimmt die Wahrscheinlichkeit für eine Aluminiumkorrosion zu.
  • Aufgrund des vorstehend Beschriebenen ist es klar, daß mit dem Ziel, die Kosten der Passivierungsstruktur nach der Fig. 1e zu reduzieren, alternative Verfahren die Zuverlässigkeit der Bauelemente beeinträchtigt haben.
  • Die Fig. 4a-e zeigen Querschnittsseitenansichten einer Passivierungsstruktur nach den jeweiligen Prozeßstufen.
  • Die Fig. 4a zeigt ein Anfangsstadium, bei welchem die Polysilizium-Schmelzverbindung 14 und eine Kontaktstelle 10 auf einem Substrat 12 ausgebildet wurden. Wie es im Bezug auf Fig. 1a diskutiert wurde, würden in einer aktuellen integrierten Schaltung mehrfache Kontaktstellen und mehrfache Schmelzverbindungen auf der integrierten Schaltung ausgebildet werden. Die Kontaktstellen 10 sind mit den Bauelementen verbunden, welche vorher auf der Stirnseite des Substrates 12 ausgebildet wurden. Verschiedene Bauelemente sind über eine oder mehrere Zwischenverbindungsschichten gekoppelt, typischerweise unter Verwendung von Metallschichten, welche über den Bauelementen ausgebildet sind (und davon durch dielektrische Schichten getrennt sind), und unter Verwendung von gemeinsamen Bitleitungen und Wortleitungen, welche als Teil der Bauelemente ausgebildet sind.
  • Gemäß Fig. 4b wird eine erste Passivierungsschicht 16 auf dem Wafer ausgebildet und geätzt, um die Öffnungen 18 und 20 auszubilden, wie es in Verbindung mit Fig. 1b gezeigt wurde. Die erste Passivierungsschicht 16 kann einen dielektrischen Film von ungefähr 2k Angstrom bis 15k Angstrom aufweisen. Das Material der Passivierungsschicht kann Siliziumoxid, PSG oder Siliziumoxynitrid (SixOyNz) sein.
  • Nach Ausbildung der ersten Passivierungsschicht 16 werden die Bauelemente auf dem Wafer unter Verwendung bekannter Techniken getestet, um fehlerhafte Elemente zu identifizieren. Sodann wird eine Laserreparatur durch Ausbilden von abgetrennten Regionen 22 in dem Polysilizium-Gate 14 durchgeführt, wie es in Verbindung mit Fig. 1c gezeigt wurde.
  • Nach dem Laserreparaturschritt wird ein zweiter dielektrischer Film 32 von ungefähr 200-5.000 Angstrom auf der Oberfläche des Wafers abgeschieden. Diese zweite Passivierungsschicht 32 kann beispielsweise Siliziumoxid, PSG, Siliziumoxynitrid oder Siliziumnitrid aufweisen. Typischerweise sollte die zweite Passivierungsschicht aus einem anderen Material wie die erste Passivierungsschicht 16 sein, weil in einem späteren Schritt ein selektiver Ätzvorgang verwendet wird. Alternativ kann dasselbe Material verwendet werden für beide Passivierungsschichten, und ein zeitlich begrenzter Ätzvorgang kann die zweite Passivierungsschicht 32 entfernen, während eine ausreichende Dicke der ersten Passivierungsschicht 16 zurückgelassen wird.
  • Anders wie im Stand der Technik wird die zweite Passivierungsschicht 32 nicht strukturiert und maskiert. Statt dessen wird die Deckschutzschicht, beispielsweise ein Polymid, 34 auf dem gesamten Wafer ausgebildet. Eine Maske 36 wird auf der Deckschutzschicht 34 mit Hilfe von photolithographischen Techniken strukturiert.
  • In Fig. 4d ist die Deckschutzschicht 34 mit Hilfe einer organischen oder anderen geeigneten Ätzung geätzt worden, welche selektiv gegenüber der zweiten Passivierungsschicht 32 ist. Die Ätzung entfernt Abschnitte der Deckschutzschicht, welche die Kontaktstellen 10 umgeben.
  • In Fig. 4e werden die verbleibenden Abschnitte der Deckschutzschicht 34 als eine Maske für die zweite Passivierungsschicht 32 verwendet. Unter Verwendung einer Plasmaätzung, welche selektiv gegenüber der Deckschutzschicht 34 und der ersten Passivierungsschicht 16 ist, werden die Abschnitte der zweiten Passivierungsschicht 32 rund um die Kontaktstellen 10 entfernt, wodurch die Öffnung 20 zu den Kontaktstellen freigelegt wird. Sodann können die Kontaktstellen 10 mit den Zuleitungen kontaktiert werden und die integrierten Schaltungen können für die Kapselung verkappt werden.
  • Wie es aus den oben dargestellten Prozeßschritten ersichtlich ist, wird eine Passivierungsstruktur mit einer vollständigen hermetischen Abdichtung unter Verwendung von zwei Passivierungsschichten und einer Deckschutzschicht gezeigt, die unter Anwendung von lediglich zwei Maskierungsschritten ausgeführt werden. Folglich sind die Kosten zum Herstellen der Passivierungsschicht ohne Auswirkung auf die Zuverlässigkeit der darunterliegenden Bauelemente reduziert.
  • Obwohl die vorliegende Erfindung und deren Vorteile im Detail beschrieben wurden, sollte verstanden werden, daß verschiedene Abwandlungen, Ersetzungen und Änderungen gemacht werden können, ohne den Schutzbereich der Erfindung, wie er in den beigefügten Ansprüchen festgelegt ist, zu verlassen.

Claims (11)

1. Verfahren zum Testen und Reparieren einer integrierten Schaltung und Ausbilden einer Passivierungsstruktur auf der integrierten Schaltung, mit folgenden Schritten:
Ausbilden einer ersten Passivierungsschicht (16) auf der integrierten Schaltung;
Entfernen von Abschnitten der ersten Passivierungsschicht (16), die auf Kontaktstellen (10) und Verbindungsstrukturen (14) der integrierten Schaltung liegen;
Testen der integrierten Schaltung durch Prüfen der freigelegten Kontaktstellen (10);
Verändern des Zustandes von einer oder mehreren der Verbindungsstrukturen (14), derart, daß eine oder mehrere der Verbindungsstrukturen (14) in einem Trennzustand sind;
Ausbilden einer zweiten Passivierungsschicht (32) auf der Oberfläche der integrierten Schaltung; und
gekennzeichnet durch,
Ausbilden einer Deckschutzschicht (34) auf der zweiten Passivierungsschicht (32);
Entfernen von Abschnitten der Deckschutzschicht (34) auf den Kontaktstellen (10) und den Umgebungsbereichen, während die Deckschutzschicht auf den Verbindungsstrukturen (14) zurückbleibt, wodurch Abschnitte der zweiten Passivierungsschicht (32) freigelegt werden;
Entfernen der freigelegten Abschnitte der zweiten Passivierungsschicht (32); und
Beibehalten der verbleibenden Abschnitte der Deckschutzschicht (34) nach dem Entfernen der freigelegten Abschnitte der zweiten Passivierungsschicht (32).
2. Verfahren nach Anspruch 1, bei welchem der Schritt des Entfernens von Abschnitten der Deckschutzschicht (34) die Schritte aufweist:
Ausbilden einer Maske auf Abschnitten der Deckschutzschicht (34); und
Ätzen von Abschnitten der Deckschutzschicht, die nicht durch die Maske abgedeckt sind.
3. Verfahren nach Anspruch 2, bei welchem der Schritt des Ausbildens einer Deckschutzschicht (34) den Schritt des Ausbildens einer Polyimidschicht auf der zweiten Passivierungsschicht (32) umfaßt.
4. Verfahren nach Anspruch 3, bei welchem die Abschnitte der Deckschutzschicht (34) unter Verwendung eines organischen Ätzprozesses geätzt werden.
5. Verfahren nach Anspruch 3, bei welchem die freigelegten Abschnitte der zweiten Passivierungsschicht (32) unter Verwendung eines Plasmaätzvorganges entfernt werden.
6. Verfahren nach Anspruch 1, bei welchem beim Verändern des Zustandes von einer oder mehreren der Verbindungsstrukturen (14) eine oder mehrere Schmelzverbindungen getrennt werden.
7. Verfahren nach Anspruch 6, bei welchem beim Trennen von einer oder mehreren Schmelzverbindungen (14) Abschnitte von einer oder mehreren Schmelzverbindungsstrukturen verdampft werden.
8. Verfahren nach Anspruch 7, bei welchem beim Verdampfen Abschnitte von einem oder mehreren Polysilizium-Gates verdampft werden.
9. Verfahren nach Anspruch 1, bei welchem beim Ausbilden der ersten Passivierungsschicht (16) eine aus der Gruppe Siliziumdioxid, PSG oder Siliziumoxynitrid ausgewählte Schicht auf der integrierten Schaltung ausgebildet wird.
10. Verfahren nach Anspruch 1, bei welchem beim Ausbilden der zweiten Passivierungsschicht (32) eine aus der Gruppe Siliziumdioxid, PSG, Siliziumoxynitrid oder Siliziumnitrid, ausgewählte Schicht auf der integrierten Schaltung ausgebildet wird.
11. Verfahren zum Ausbilden einer integrierten Schaltung, mit den Schritten:
Ausbilden von Bauelementen in einem Substrat;
Ausbilden von Kontaktstellen (10), welche auf dem Substrat liegen;
Ausbilden von Verbindungsstrukturen (14) zum selektiven Verbinden von Bauelementen;
Ausbilden von Zwischenverbindungen, welche eines der Bauelemente und Kontaktstellen verbinden; und
Ausbilden einer Passivierungsstruktur nach dem Verfahren nach einem der Ansprüche 1 bis 10.
DE69514588T 1994-07-29 1995-07-10 Verfahren zum Testen und Reparieren eines integrierten Schaltkreises und zum Herstellen einer Passivierungsstruktur Expired - Fee Related DE69514588T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US28282994A 1994-07-29 1994-07-29

Publications (2)

Publication Number Publication Date
DE69514588D1 DE69514588D1 (de) 2000-02-24
DE69514588T2 true DE69514588T2 (de) 2000-06-21

Family

ID=23083308

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69514588T Expired - Fee Related DE69514588T2 (de) 1994-07-29 1995-07-10 Verfahren zum Testen und Reparieren eines integrierten Schaltkreises und zum Herstellen einer Passivierungsstruktur

Country Status (3)

Country Link
US (2) US5698456A (de)
EP (1) EP0696056B1 (de)
DE (1) DE69514588T2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046101A (en) * 1997-12-31 2000-04-04 Intel Corporation Passivation technology combining improved adhesion in passivation and a scribe street without passivation
US6875681B1 (en) * 1997-12-31 2005-04-05 Intel Corporation Wafer passivation structure and method of fabrication
DE19800566A1 (de) * 1998-01-09 1999-07-15 Siemens Ag Verfahren zum Herstellen eines Halbleiterbauelementes und ein derart hergestelltes Halbleiterbauelement
US6352940B1 (en) * 1998-06-26 2002-03-05 Intel Corporation Semiconductor passivation deposition process for interfacial adhesion
US20070190751A1 (en) * 1999-03-29 2007-08-16 Marr Kenneth W Semiconductor fuses and methods for fabricating and programming the same
US6352881B1 (en) 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
US6368902B1 (en) 2000-05-30 2002-04-09 International Business Machines Corporation Enhanced efuses by the local degradation of the fuse link
US7423337B1 (en) 2002-08-19 2008-09-09 National Semiconductor Corporation Integrated circuit device package having a support coating for improved reliability during temperature cycling
US20040038458A1 (en) * 2002-08-23 2004-02-26 Marr Kenneth W. Semiconductor fuses, semiconductor devices containing the same, and methods of making and using the same
US7301222B1 (en) 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
US7282375B1 (en) * 2004-04-14 2007-10-16 National Semiconductor Corporation Wafer level package design that facilitates trimming and testing
KR20060077536A (ko) * 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그의 제조방법
EP1717863B1 (de) 2005-04-28 2011-11-02 Ixys Corporation Leistungshalbleiteranordnung mit Passivierungsschichten
US20150255362A1 (en) * 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5889814A (ja) * 1981-11-25 1983-05-28 Toshiba Corp 箔巻変圧器
US4573146A (en) 1982-04-20 1986-02-25 Mostek Corporation Testing and evaluation of a semiconductor memory containing redundant memory elements
JPS59214239A (ja) * 1983-05-16 1984-12-04 Fujitsu Ltd 半導体装置の製造方法
JPS6065545A (ja) * 1983-09-21 1985-04-15 Hitachi Micro Comput Eng Ltd 半導体装置の製造方法
JPS6122650A (ja) * 1984-07-11 1986-01-31 Hitachi Ltd 欠陥救済方法および装置
US5017510A (en) * 1987-06-01 1991-05-21 Texas Instruments Incorporated Method of making a scalable fuse link element
JPH0654774B2 (ja) * 1987-11-30 1994-07-20 株式会社東芝 半導体装置及びその製造方法
US4849363A (en) * 1988-03-18 1989-07-18 Digital Equipment Corporation Integrated circuit having laser-alterable metallization layer
JPH02256258A (ja) * 1988-11-17 1990-10-17 Mitsubishi Electric Corp 半導体装置の製造方法
US5132774A (en) * 1990-02-05 1992-07-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including interlayer insulating film
US5272101A (en) * 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
US5021861A (en) * 1990-05-23 1991-06-04 North Carolina State University Integrated circuit power device with automatic removal of defective devices and method of fabricating same
EP0602271B1 (de) * 1992-12-17 2004-04-28 Samsung Electronics Co. Ltd. Verfahren zum Testen und Reparieren von Speicherchips auf einem Wafer, wobei jeder Chip einen Redundanzschaltkreis aufweist
US5326709A (en) * 1991-12-19 1994-07-05 Samsung Electronics Co., Ltd. Wafer testing process of a semiconductor device comprising a redundancy circuit
US5257229A (en) 1992-01-31 1993-10-26 Sgs-Thomson Microelectronics, Inc. Column redundancy architecture for a read/write memory
JPH05326718A (ja) * 1992-05-25 1993-12-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5369299A (en) * 1993-07-22 1994-11-29 National Semiconductor Corporation Tamper resistant integrated circuit structure
US5622892A (en) * 1994-06-10 1997-04-22 International Business Machines Corporation Method of making a self cooling electrically programmable fuse

Also Published As

Publication number Publication date
EP0696056B1 (de) 2000-01-19
US5698894A (en) 1997-12-16
EP0696056A2 (de) 1996-02-07
DE69514588D1 (de) 2000-02-24
EP0696056A3 (de) 1996-09-11
US5698456A (en) 1997-12-16

Similar Documents

Publication Publication Date Title
DE69514588T2 (de) Verfahren zum Testen und Reparieren eines integrierten Schaltkreises und zum Herstellen einer Passivierungsstruktur
DE10310329B4 (de) Verfahren zur Herstellung einer integrierten Schaltungsvorrichtung, nach dem Verfahren hergestellte integrierte Schaltungsvorrichtung und Sicherungsbox
DE19619737C2 (de) Halbleitereinrichtung mit einer Ersatzschaltung und einer Sicherungsschicht und Verfahren zur Herstellung einer derartigen Halbleitereinrichtung
DE10164049B4 (de) Passive Bauelementstruktur und diese enthaltendes integriertes Schaltkreisbauelement und Halbleiterbauelement
DE60011190T2 (de) Gemischte Sicherungstechnologien
DE10125407B4 (de) Verbesserte elektronische Sicherungen durch die lokale Verschlechterung der schmelzbaren Verbindung
DE19531691C2 (de) Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür
DE60105873T2 (de) Halbleiterspeicher-Herstellungssystem und Halbleiterspeicher-Herstellungsverfahren
DE69529602T2 (de) Sicherungsbank doppelter Dichte für die Programmierung einer integrierten Schaltung durch Laser durchgebrannte Sicherungen
DE3513034C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19629249B4 (de) Verfahren zum Analysieren von Defekten von Halbleitereinrichtungen mit drei Dimensionen
DE10250817A1 (de) Halbleiterbauelement mit Schmelzsicherungsstruktur und Herstellungsverfahren
DE4433535C2 (de) Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen
DE68917003T2 (de) Verfahren zur Herstellung von Halbleiterbauelementen, die gegen Musterverunreinigungen geschützt sind.
EP0783182A2 (de) Schmelzsicherung in einer integrierten Halbleiterschaltung
DE69632020T2 (de) Verfahren zum Reparieren von rauscharmen Metallleitungen für Dünnfilm-Bildsensoren
DE4421633A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE69632661T2 (de) Verfahren zum Trimmen einer Sicherung in einer integrierten Halbleiterschaltung
DE3223619C2 (de) Halbleiterschaltungsanordnung mit aus polykristallinem Silizium bestehenden Sicherungen
DE19721310A1 (de) Verfahren zum Reparieren eines Halbleiterspeichers, Elektronenstrahlspeicher-Reparaturvorrichtung und Redundanzspeicherschaltung, auf welche das Verfahren zum Reparieren eines Halbleiterspeichers anwendbar ist
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
US5736433A (en) Double mask hermetic passivation method providing enhanced resistance to moisture
DE19626026A1 (de) Rückbearbeitungsverfahren zum Analysieren eines Fehlverhaltens in einer Halbleitervorrichtung
DE19631133B4 (de) Halbleitervorrichtung mit einer Sicherungsschicht
DE3937504C2 (de) Verfahren zur Herstellung einer reparierbaren Halbleitereinrichtung und reparierbare Halbleitereinrichtung mit einem Redundanzschaltkreis

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee