DE69506585T2 - Verfahren und gerät zur prüfung von halbleiterplatten - Google Patents

Verfahren und gerät zur prüfung von halbleiterplatten

Info

Publication number
DE69506585T2
DE69506585T2 DE69506585T DE69506585T DE69506585T2 DE 69506585 T2 DE69506585 T2 DE 69506585T2 DE 69506585 T DE69506585 T DE 69506585T DE 69506585 T DE69506585 T DE 69506585T DE 69506585 T2 DE69506585 T2 DE 69506585T2
Authority
DE
Germany
Prior art keywords
substrate
bands
contacts
contact
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69506585T
Other languages
English (en)
Other versions
DE69506585D1 (de
Inventor
Brian John Royal Oak Mi 48067 Hayden
Lawrence Leroy Novi Mi 48375 Kneisel
Cuong Nan Northville Mi 48167 Pham
Bethany Joy Birmingham Mi 48009 Walles
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ford Motor Co Ltd
Ford Motor Co
Original Assignee
Ford Motor Co Ltd
Ford Motor Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ford Motor Co Ltd, Ford Motor Co filed Critical Ford Motor Co Ltd
Publication of DE69506585D1 publication Critical patent/DE69506585D1/de
Application granted granted Critical
Publication of DE69506585T2 publication Critical patent/DE69506585T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0483Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Description

  • Die vorliegende Erfindung betrifft einen Testsockel, um einen offenen, integrierten Schaltkreis zu testen. Insbesondere richtet sich die vorliegende Erfindung auf einen Testsockel, um eine bekanntlich gute Leiterplatte zu testen, indem eine Legierung mit Gedächtniseffekt als Kontakt verwendet wird.
  • Die Technologie der integrierten Schaltkreise hat solche Fortschritte gemacht, daß es möglich ist, einen offenen, integrierten Schaltkreis direkt auf einer Schaltplatte anzubringen, ohne ihn in einem Gehäuse mit Lötstiften für die Montage einzuschließen. Ein Verfahren zur Montage eines offenen, integrierten Schaltkreises wird "Flip-Chip" genannt, was allgemein auf dem Fachgebiet bekannt ist. Bei der Anwendung der Flip-Chip-Technik wird der integrierte Schaltkreis vor seiner Installation direkt auf der Schaltplatte getestet.
  • Die Prüfung einer bekanntlich guten Leiterplatte gestaltet sich aufgrund der Größe des Gehäuses und der sich gegebenenfalls verändernden Höhen der Verbindungsflächen schwierig. Die Herstellung und das Aufrechterhalten einer zuverlässigen elektrischen Verbindung in dem gesamten Testverfahren ist besonders wichtig. Die bekannten Befestigungsvorrichtungen für die Tests sind auch nur beschränkt haltbar.
  • Ein Typ von Testgerät für ein Bauteil mit Lötstiften ist im US-Patent Nr. 4,950,173 beschrieben. Das Gerät verwendet eine Legierung mit Gedächtniseffekt mit einer Öffnung zur Einführung eines Anschlusses des Bauteiles durch die Legierung. Die Anschlüsse des Bauteils werden von der Legierung ergriffen und der Schaltkreis wird dann geprüft. Das Gerät wird auch als teuer angesehen, weil seine Lebensdauer auf eine relativ geringe Anzahl von Testzyklen beschränkt ist.
  • Ein Problem bei der Anbringung eines Systems, das den Anschluß eines Bauteiles erfaßt, an eine bekanntlich gute Leiterplatte, die keine Lötstifte besitzt, besteht darin, daß die Lötflächen auf einer bekanntlich guten Leiterplatte nicht sehr groß sind. Folglich liegt eine nur geringe Oberfläche vor, an die eine Kraft angreifen kann, um einen festen elektrischen Kontakt herzustellen.
  • Es wäre demnach erwünscht, ein Verfahren und ein Gerät für die zuverlässige Prüfung bekanntlich guter Leiterplatten bereitzustellen, wobei letzteres auch haltbar sein soll.
  • Hirano et al. beschreiben in "Proceedings of the 1994 IEEE Multi-Chip Module Conference MCMC-94", vom 15.-17. März 1994 in Santa Cruz, Kalifornien, auf S. 89- 94 ein Mikrosondenarray aus Silizium zum Testen und Einbrennen, in dem ein Kontakt auf einer zu prüfenden Leiterplatte gegen eine entsprechende Sonde gedrückt wird, die die Form eines Metallbuckels auf einer elastischen Membran aus Polyimid hat, die einen elektrischen Leiter trägt und sich entlang einer Furche in einem Substrat erstreckt, so daß sich die Membran bei der Durchführung elektrischer Testmessungen in die Furche hinein verformt. Die Leiterplatte kann zur Durchführung des eigenständigen Einbrennens mit einem Heizschaltkreis ausgestattet sein.
  • Das US-Patent Nr. 5,187,020 beschreibt eine nachgiebige Kontaktfläche zur Durchführung elektrischer Messungen auf eine Leiterplatte, worin die elektrischen Kontakte auf der Leiterplatte gegen entsprechende Flächen aus elastischen, elektrisch leitfähigen Polymermaterialien, die Hohlräume in einem Substrat ausfüllen, gedrückt werden.
  • Beide diese Vorschläge aus dem Stand der Technik beruhen auf der inhärenten Elastizität der Kontaktflächen der Sonden für die Herstellung der elektrischen Kontakte.
  • Ein Gegenstand der vorliegenden Erfindung ist die Bereitstellung eines verbesserten Verfahrens und Geräts zur Prüfung einer bekanntlich guten Leiterplatte, so daß zwischen dem Testsockel und dem Bauteil, ungeachtet der Variationen in der Größe und der Höhe der Verbindungsfläche, ein geeigneter elektrischer Kontakt aufrechterhalten wird.
  • Im Einklang mit der Erfindung ist die Membran ein elektrisch leitendes Band aus einer Legierung mit Gedächtniseffekt, und sie befindet sich in einem Testgerät für eine offene, integrierte Schaltkreisplatte mit einem sich davon erstreckenden Kontakt, das ein Substrat mit einer dem elektrischen Kontakt entsprechenden Furche umfaßt, eine elastische Membran, die sich durchgehend durch die Furche erstreckt, sowie eine Vorrichtung, um die Leiterplatte so gegen das Substrat zu halten, daß die Membran auf eine vorbestimmte Weise vom Kontakt in die Furche verformt wird, und wobei das Gerät ebenso eine Heizvorrichtung umfaßt, um das Substrat zu erhitzen und somit das Band oder die Verbindung gegen den Kontakt zu drücken.
  • Die Erfindung stellt auch ein Verfahren bereit, um eine offene, integrierte Leiterplatte mit einer Vielzahl von sich davon erstreckenden Kontakten zu testen, worin die Kontakte gegen jeweilige elastische, elektrisch leitfähige Flächen in einem Substrat gedrängt werden und elektrische Signale zwischen den Kontakten und den Kontaktflächen ausgetauscht werden, worin die Kontaktflächen Bänder aus einer Legierung mit Formgedächtnis umfassen, die sich über den Furchen im Substrat erstrecken, und die Bänder deformiert werden, indem die Unterseite der jeweiligen Kontakte in die jeweiligen Furchen gezwungen werden, die Bänder auf eine vorbestimmte Temperatur erhitzt werden, um sie in eine Richtung heraus aus den jeweiligen Furchen zu bringen, wodurch die elektrische Verbindung zwischen den Kontakten und den Bändern gewährleistet wird, und die Bänder nach dem Entfernen der Kontakte von den Bändern durch Kühlung im wesentlichen auf die Form vor dem Test zurückgebracht werden.
  • Die Erfindung wird nun weiter auf dem Wege eines Beispiels und unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben werden, in denen:
  • Abb. 1 eine Perspektivansicht einer bekanntlich guten Leiterplatte bezüglich eines Testsockels nach der vorliegenden Erfindung ist;
  • Abb. 2 eine Perspektivansicht eines alternativen Testsockels nach der vorliegenden Erfindung ist; und
  • Abb. 3 vier Querschnittsansichten (A-D) wiedergibt, die die verschiedenen Phasen der Bänder des Testsockels nach der vorliegenden Erfindung darstellen.
  • Unter Bezugnahme auf Abb. 1 wird ein offener, integrierter Schaltkreis 10 für das Testverfahren auf einem Testsockel 12 angebracht. Der integrierte Schaltkreis 10 besitzt eine Anzahl von Verbindungsflächen 14 um den Umfang des integrierten Schaltkreises 10 herum, die elektrische Signale zum integrierten Schaltkreis 10 senden und davon empfangen.
  • Der Testsockel 12 besteht aus einem Substrat 16 mit einer Anzahl leitfähiger Bänder 18, Furchen 20 unter den Bändern 18 und einem Vakuumniederhalter 22, um den integrierten Schaltkreis 10 am Substrat 16 zu befestigen.
  • Das Substrat 16 ist vorzugsweise auf einem nicht leitfähigen Material wie Silizium oder 7070 Glas gebildet. Das Material sollte bei den Temperaturen, unter denen der integrierte Schaltkreis 10 getestet wird, beständig sein und sich nicht verformen. Das Substrat 16 besitzt eine Reihe von Furchen 20, deren Breite und Länge größer ist als jene der Verbindungsflächen 14. Die Furchen 20 sind auf die Verbindungsflächen 14 ausgerichtet. Wie in Abb. 1 gezeigt ist, ist für jede Seite des integrierten Schaltkreises 10 mit den Verbindungsflächen 14 eine Furche 20 gebildet, so daß, wenn der integrierte Schaltkreis 10 und das Substrat 16 zusammengebracht werden, die Verbindungsflächen 14 innerhalb der Furchen 20 liegen. Die Furchen 20 werden auf herkömmliche Weise gebildet, etwa durch Plasmaätzen oder chemisches Ätzen. Die Furchen 20 erstrecken sich vorzugsweise durch das Substrat 16, sie können aber auch tief genug ausgebildet sein, um Spiel für die Verbindungsfläche 14 bereitzustellen.
  • Die leitfähigen Bänder 18 sind aus einer gewöhnlichen, bekannten Legierung mit Gedächtniseffekt wie Legierung auf NiTi-Basis hergestellt, die den Formgedächtniseffekt aufweist. Eine Legierung mit Formgedächtnis ist ein Material, das in der Lage ist, sich nach der Verformung an seine ursprüngliche Form zu erinnern. Wenn diese Materialien bei niedrigeren Temperaturen geformt werden (in der martensitischen Phase), verbleiben sie so, bis sie erhitzt werden (in der austenitischen Phase). Nach dem Erhitzen einer Legierung mit Formgedächtnis wird sie auf ihren ursprünglichen Zustand vor der Verformung zurückkehren. Typisch ist ein Band 18 für jede Verbindungsfläche 14 bereitgestellt, weil der Betrieb des integrierten Schaltkreises 10 durch die Prüfung des Betriebs bei jeder Verbindungsfläche 14 getestet wird. Die Bänder 18 haben eine ausreichende Länge, so daß sie sich nicht dauerhaft verformen, wenn die Verbindungsflächen 14 gegen die Bänder 18 in die Furche 20 plaziert werden. Damit sich die Bänder 18 nicht dauerhaft verformen, sollte die Verformung in den Bändern 18 nicht 3% der Länge überschreiten. Die Dicke der Bänder wird so ausgewählt, daß nach der thermischen Umwandlung, wie weiter unten beschrieben wird, das Band eine Kraft von einem Gramm auf die Verbindungsflächen 40 ausübt. Die Bänder 18 sind vorzugsweise vergoldet, um die Oxidation zu verhindern.
  • Der Vakuumniederhalter 22 ist vorzugsweise ein einzelnes Loch im Substrat 16, das eine Kraft liefert, die den integrierten Schaltkreis 10 am Substrat 16 festhält. Es könnten andere Vorrichtungen zum Ausüben einer Kraft verwendet werden, etwa ein Deckel aus Gummi oder Klammern.
  • Nun ist unter Bezugnahme auf Abb. 2 ein Bereich des Substrats 16 gezeigt. Als Alternative zur Konfiguration aus Abb. 1 ist für jede Verbindungsfläche 14 eine einzelne Furche 20 gebildet. Obwohl das Bilden einer Furche für jede Verbindungsfläche 14 kostspielig sein kann, führen die einzelnen Furchen 20 die Verbindungsflächen zur Ausrichtung auf die Bänder 18. Wenn der integrierte Schaltkreis 10 nicht auf die Furchen 20 ausgerichtet ist, werden sich die Verbindungsflächen 14 nicht innerhalb der Furchen 20 befinden.
  • Nun befinden sich unter Bezugnahme auf Abb. 3 (Ansicht A) die Bänder 18 im Betrieb in der martensitischen Phase. Die Verbindungsflächen 14 sind auf die leitfähigen Bänder oder Verbindungen 18 ausgerichtet.
  • In der nächsten Zeichnung (Ansicht B) sind die Verbindungsflächen 14 des integrierten Schaltkreises 10 in die Furchen 20 eingefügt. Die Bänder 18 verformen sich um die Verbindungsfläche 14. Der Vakuumniederhalter 22 hält den integrierten Schaltkreis 10 gegen das Substrat 16.
  • In der nächsten Zeichnung (Ansicht C) wird die Befestigung mit dem Heizer 26 erhitzt. Die Bänder 18 gehen in die austenitische Phase über, was die Bänder 18 dazu veranlaßt, den ebenen Zustand von Ansicht A anzustreben. Die Bänder 18 liefern eine Gegenkraft zur abwärts gerichteten Kraft, die in Ansicht B ausgeübt wird. Die Gegenkraft gewährleistet einen guten elektrischen Kontakt zwischen den leitfähigen Bändern 18 und der Verbindungsfläche 14. Es muß angemerkt werden, daß gegebenenfalls nicht alle Lötflächen eine gleichmäßige Entfernung vom integrierten Schaltkreis 10 auf Grund von Variationen in der Fertigung besitzen. Die austenitische Phase ermöglicht es, daß sich die Bänder 18 an die Variabilität der Verbindungsflächen anpassen. Die Temperatur, auf die das System erhitzt werden muß, um in die austenitische Phase zu gelangen, hängt von der Zusammensetzung des Bandes 18 ab. Wenn beispielsweise das Band aus 48% Ni und 52% Ti besteht, beträgt die Temperatur 125ºC, was dann die gleiche Temperatur ist, bei der die integrierten Schaltkreise eingebrannt werden.
  • In der nächsten Zeichnung (Ansicht D) wird die Befestigung auf Raumtemperatur gebracht. Die Bänder 18 gehen in ihre ursprüngliche Form im martensitischen Zustand zurück. Die Befestigung kann für Testzwecke viele Male wiederholt werden. Wenn die Zusammensetzung der Legierung mit Formgedächtniseffekt verändert wird, kann je nach der Zusammensetzung der Legierung das Erhitzen der Testbefestigung, um die Bänder in die austenitische Phase zu bringen, unter Umständen nicht erforderlich sein.
  • Wie es dem Fachmann augenscheinlich sein wird, können zahlreiche Modifizierungen der Erfindung vorgenommen werden, wobei man sich stets im Bereich der beigefügten Patentansprüche befindet. Beispielsweise betraf die obige Beschreibung integrierte Schaltkreise in Chipform, jedoch kann die Erfindung auch auf Wafern angewandt werden, indem mikrobearbeitete Sockel bereitgestellt werden, die die Verbindungsflächen jeder Wafer auf einem einzelnen Substrat reproduzieren.

Claims (11)

1. Ein Testgerät für eine offene, integrierte Schaltkreisplatte (10) mit einem sich davon erstreckenden Kontakt (14), das folgendes umfaßt:
Ein Substrat (16) mit einer dem elektrischen Kontakt (14) entsprechenden Furche (20);
eine elastische Membran (18), die sich durchgehend durch die Furche (20) erstreckt; und
eine Vorrichtung (22), um die Leiterplatte (10) so gegen das Substrat zu halten, daß die Membran auf eine vorbestimmte Weise vom Kontakt in die Furche verformt wird;
dadurch gekennzeichnet, daß
die Membran ein elektrisch leitfähiges Band oder Verbindung (18) aus einer Legierung mit Formgedächtnis ist; und
das Gerät ebenso eine Heizvorrichtung umfaßt, um das Substrat zu erhitzen und somit das Band (18) gegen den Kontakt (14) zu drücken.
2. Ein Testgerät nach Anspruch 1, worin die Legierung mit Formgedächtnis NiTi ist.
3. Ein Testgerät nach Anspruch 2, worin das Band oder die Verbindung (18) vergoldet ist.
4. Ein Testgerät nach irgendeinem der vorhergehenden Ansprüche, worin die Furche länger als der Kontakt ist, so daß der Kontakt beim Testen in die Furche passt.
5. Ein Testgerät nach irgendeinem der vorhergehenden Ansprüche, worin die Haltevorrichtung (22) eine Vakuumvorrichtung ist.
6. Ein Testgerät nach Anspruch 5, worin die Vakuumvorrichtung eine Öffnung (22) im Substrat umfaßt.
7. Ein Testgerät nach irgendeinem der vorhergehenden Ansprüche, worin die Furche in oder durch das Substrat geätzt ist.
8. Ein Testgerät nach irgendeinem der vorhergehenden Ansprüche, worin das Substrat aus Silizium besteht.
9. Ein Testgerät nach irgendeinem der vorhergehenden Ansprüche, um eine Leiterplatte mit einer Vielzahl von elektrischen Kontakten zu testen, worin das Substrat eine Vielzahl von Furchen besitzt, die alle ein dem Kontakt entsprechendes Band aufweisen.
10. Ein Verfahren, um eine offene, integrierte Leiterplatte (10) mit einer Vielzahl von sich davon erstreckenden Kontakten (14) zu testen, worin die Kontakte gegen jeweilige elastische, elektrisch leitfähige Flächen in einem Substrat (16) gedrängt werden und elektrische Signale zwischen den Kontakten und den Flächen ausgetauscht werden, dadurch gekennzeichnet, daß die Flächen Bänder (18) aus einer Legierung mit Formgedächtnis umfassen, die sich über den Furchen (20) im Substrat erstrecken, und die Bänder deformiert werden, indem die Unterseite der jeweiligen Kontakte (14) in die jeweiligen Furchen gezwungen werden, die Bänder auf eine vorbestimmte Temperatur erhitzt werden, um sie in eine Richtung heraus aus den jeweiligen Furchen zu bringen, wodurch die elektrische Verbindung zwischen den Kontakten und den Bändern gewährleistet wird, und die Bänder nach dem Entfernen der Kontakte von den Bändern durch Kühlung im wesentlichen auf die Form vor dem Test zurückgebracht werden.
11. Ein Verfahren nach Anspruch 10, worin die Leiterplatte mittels eines Vakuums gegen das Substrat gehalten wird.
DE69506585T 1994-12-19 1995-11-01 Verfahren und gerät zur prüfung von halbleiterplatten Expired - Fee Related DE69506585T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/358,297 US5510721A (en) 1994-12-19 1994-12-19 Method and adjustment for known good die testing using resilient conductive straps
PCT/GB1995/002557 WO1996019734A1 (en) 1994-12-19 1995-11-01 Method and apparatus for semiconductor die testing

Publications (2)

Publication Number Publication Date
DE69506585D1 DE69506585D1 (de) 1999-01-21
DE69506585T2 true DE69506585T2 (de) 1999-04-29

Family

ID=23409107

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69506585T Expired - Fee Related DE69506585T2 (de) 1994-12-19 1995-11-01 Verfahren und gerät zur prüfung von halbleiterplatten

Country Status (6)

Country Link
US (1) US5510721A (de)
EP (1) EP0799424B1 (de)
JP (1) JPH10510923A (de)
CN (1) CN1170461A (de)
DE (1) DE69506585T2 (de)
WO (1) WO1996019734A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642054A (en) * 1995-08-08 1997-06-24 Hughes Aircraft Company Active circuit multi-port membrane probe for full wafer testing
US6245444B1 (en) 1997-10-02 2001-06-12 New Jersey Institute Of Technology Micromachined element and method of fabrication thereof
US6140827A (en) 1997-12-18 2000-10-31 Micron Technology, Inc. Method and apparatus for testing bumped die
EP1116420B1 (de) * 1998-08-18 2002-06-26 Infineon Technologies AG Leiterplatte zur verwendung bei der prüfung von elektrischen bauteilen
US6183267B1 (en) 1999-03-11 2001-02-06 Murray Hill Devices Ultra-miniature electrical contacts and method of manufacture
CN100419452C (zh) * 2006-07-11 2008-09-17 中国船舶重工集团公司第七○九研究所 微电子标准物质制备技术
JP5943742B2 (ja) 2012-07-04 2016-07-05 三菱電機株式会社 半導体試験治具およびそれを用いた半導体試験方法
EP4151261A1 (de) 2015-03-31 2023-03-22 Fisher & Paykel Healthcare Limited Benutzerschnittstelle und system zur versorgung eines atemwegs mit gasen
CA3033581A1 (en) 2016-08-11 2018-02-15 Fisher & Paykel Healthcare Limited A collapsible conduit, patient interface and headgear connector
CN115552259A (zh) * 2020-05-13 2022-12-30 三菱电机株式会社 电子器件检查装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588618A (en) * 1970-03-02 1971-06-28 Raychem Corp Unsoldering method and apparatus using heat-recoverable materials
US3670409A (en) * 1970-11-19 1972-06-20 Gte Automatic Electric Lab Inc Planar receptacle
US4099991A (en) * 1974-10-10 1978-07-11 Essex Group Method for effecting reverse shape memory phenomena in Cu-Zn-Si brass alloy
US4487465A (en) * 1981-12-07 1984-12-11 Raychem Corporation Heat recoverable connecting device
JPS59230741A (ja) * 1983-06-15 1984-12-25 株式会社日立製作所 形状記憶複合材料
US4830622A (en) * 1987-08-19 1989-05-16 George Erickson Integrated circuit socket and board
JPH01235857A (ja) * 1988-03-15 1989-09-20 Seiko Instr & Electron Ltd プロービング装置
US5012187A (en) * 1989-11-03 1991-04-30 Motorola, Inc. Method for parallel testing of semiconductor devices
US5187020A (en) * 1990-07-31 1993-02-16 Texas Instruments Incorporated Compliant contact pad
US5172050A (en) * 1991-02-15 1992-12-15 Motorola, Inc. Micromachined semiconductor probe card
US5264787A (en) * 1991-08-30 1993-11-23 Hughes Aircraft Company Rigid-flex circuits with raised features as IC test probes

Also Published As

Publication number Publication date
CN1170461A (zh) 1998-01-14
WO1996019734A1 (en) 1996-06-27
DE69506585D1 (de) 1999-01-21
US5510721A (en) 1996-04-23
EP0799424B1 (de) 1998-12-09
EP0799424A1 (de) 1997-10-08
JPH10510923A (ja) 1998-10-20

Similar Documents

Publication Publication Date Title
DE69829986T2 (de) Testkarte zur wafer-prüfung
DE69926241T2 (de) Leiterplatten-verbindungsvorrichtung und herstellungsverfahren
DE69636701T2 (de) Verfahren und Vorrichtung zur Prüfung von Halbleiterchips
DE69533336T2 (de) Testkarte und ihre anwendung
DE60035667T2 (de) Kontaktor mit Kontaktelement auf der LSI-Schaltungsseite, Kontaktelement auf der Testplattinenseite zum Testen von Halbleitergeräten und Herstellungsverfahren dafür
DE60115437T2 (de) Testsystem von integrierten schaltungen
DE69635227T2 (de) Kontakträger zum bestücken von substraten mit federkontakten
DE19718870B4 (de) Prüfgerät für ungekapselte Halbleiterchips
DE60020487T2 (de) Lötfreier Kugelmatrixverbinder
KR101192669B1 (ko) 프루브 카드용 접속 어셈블리
KR101242004B1 (ko) 프로브 카드
DE10050077A1 (de) Anschlußstruktur sowie diese Anschlußstruktur enthaltende Anschlußanordnung
DE69506585T2 (de) Verfahren und gerät zur prüfung von halbleiterplatten
DE10311368A1 (de) Verfahren zum Vermeiden einer Back-End-Umverdrahtung in Ball-Grid-Array-Gehäusen und daraus hergestellte Anordnung
US6100708A (en) Probe card and wafer testing method using the same
DE102014010031A1 (de) Elektrische Verbindungsvorrichtung
DE60216232T2 (de) Nickellegierungssondenkartenrahmenlaminat
DE102014010030A1 (de) Elektrische Verbindungsvorrichtung
DE68926258T2 (de) Verfahren zum Herstellen eines uniaxial elektrisch leitenden Artikels
DE19962702A1 (de) Prüfsockel einer BGA-Vorrichtung
DE10250634A1 (de) Nachgiebige Entlastungsverkapselung auf Waferebene
DE3545560A1 (de) Elektrischer druckpassungssockel fuer eine direkte verbindung mit einem halbleiterchip
DE69727941T2 (de) Sonde und Verfahren zur Prüfung einer elektrischen Leiterplatte
DE10345395B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE19814164A1 (de) Träger in Chipgrößenordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee