DE69329125T2

DE69329125T2 - Dekodiervorrichtung

Info

Publication number: DE69329125T2
Application number: DE69329125T
Authority: DE
Inventors: Masahiko Enari
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-01-20
Filing date: 1993-01-19
Publication date: 2001-03-29
Anticipated expiration: 2013-01-20
Also published as: JPH05199122A; US5565991A; EP0552908A3; DE69329125D1; EP0552908B1; ES2148199T3; EP0552908A2

Description

Die Erfindung betrifft ein Decodiergerät sowie insbesondere ein Decodiergerät zur Decodierung beispielsweise eines mit variabler Länge codierten Bildes.
Unter verschiedenen, für eine hocheffiziente Codierung vorgeschlagenen Verfahren ist das sogenannte Hybrid-DCT- Verfahren gemäß der CMTT/2-Empfehlung 723 als repräsentatives hocheffizientes Codierverfahren auf dem Gebiet von Bildern bekannt. Ebenso wird ein B2-Code als Codes variabler Länge für diese Codierverfahren vorgeschlagen. Diese Codierverfahren und der B2-Code werden detailliert durch Y. Ohtsuka, in "Encoding technologies for current television and HDTV", J. of Television Association, Jahrgang 45, Nr. 7, Seiten 800- 802(1991) beschrieben.
In dem Hybrid-DCT-Verfahren überträgt der B2-Code für die Nicht-Null-Koeffizienten und den Null-Lauf-Wert abwechselnd Erweiterungscodes und Informationscodes unter Verwendung zweier Bits als ein Paar mit einem Erweiterungscode "0" als Partition (Stopcode). Jedoch wird der Stopcode nicht nur für die maximale Code-Länge übertragen. Auch kürzere Codes sind den Nicht-Null- Koeffizienten und dem Null-Lauf-Wert in absteigender Reihenfolge der Häufigkeit ihres Auftretens zugewiesen.
Der B2-Code weist als Merkmal auf, daß der Erweiterungscode und der Informationscode klare Positionen aufweisen. Ist der Erweiterungscode fehlerbehaftet, kann sich als Phänomen ergeben, daß ein Code wie zwei Codes oder zwei Codes wie ein Code erscheinen, jedoch breitet sich der Fehler nicht zu dem nächsten DCT-Block aus, solange ein E0B-Code richtig erfasst wird, welcher anzeigt, dass alle nachfolgenden Koeffizienten bis zum Ende des DCT-Blocks Null sind.
Fig. 5 zeigt ein Beispiel des B2-Codes und Fig. 3 zeigt eine bekannte Variable-Länge-Decodierschaltung (variable length decoding circuit) zur Decodierung der Codes, die durch das B2-Codesystem mit variabler Länge codiert sind.
Unter Bezugnahme auf Fig. 3 empfängt ein Dateneingangsanschluss 121 Daten in Form eines Wortes einer vorbestimmten Bitbreite mit nach dem B2-Codesystem codierten Codes von zwei Bit als Minimum bis zu einer maximalen Codebitlänge.
Ein Anschluss 122 empfängt das Taktsignal und ein Datenausgangsanschluss 123 gibt die mit variabler Länge decodierten Daten aus.
Die von dem Dateneingangsanschluss 121 eingehenden B2- Code-Daten werden einer Schiebeschaltung 101 zugeführt und werden von dort mit einer Verschiebung zu dem führenden Bit des B2-Codes ausgegeben. Die Schiebeschaltung 101 ist mit einem Eingangsanschluss S für das Schiebemaß ausgestattet.
Das Ausgangssignal der Schiebeschaltung 101 wird einem Anschluss a einer Nachschlagetabelle (look-up table bzw. LUT) 102 zugeführt, von der ein Anschluss b die B2-Code- Länge ausgibt, während ein Anschluss c Nicht-Null- (d. h. einen ("0" beinhaltenden) quantisierten Koeffizienten)/Null-Lauf-Mischdaten (non-zero/zero-run mixed data) ausgibt, und ein Anschluss d einen Nicht- Null-/Null-Lauf-Zustandsmerker (im weiteren als Flag bezeichnet) ausgibt.
Die von dem LUT 102 ausgegebene B2-Code-Länge und die bis zum unmittelbar vorhergehenden Taktsignal in einem Register 104 gespeicherte kumulative Bitzahl der B2-Code- Längen werden in einer Addiereinrichtung 103 addiert, wobei die von dort ausgegebene kumulative Summe dem Anschluss S der Schiebeschaltung 101 zugeführt wird.
Befindet sich das Nicht-Null-/Null-Lauf-Flag des LUT 102 auf dem Hoch- bzw. H-Pegel, werden die Nicht-Null-/Null- Lauf-Mischdaten von dem LUT 102 über eine UND- Gattergruppe 105 übertragen und von dem Datenausgangsanschluss 123 ausgegeben.
Befindet sich das Nicht-Null-/Null-Lauf-Flag der LUT 102 auf dem Niedrig- bzw. N-Pegel, werden die Ausgangssignale des Datenausgangsanschlusses 123 alle durch die UND- Gattergruppe 105 zu Null gemacht. Dabei zeigen die Nicht- Null-/Null-Lauf-Mischdaten den Null-Lauf-Wert an, welche einer Bitinvertierung in einer Invertiereinrichtung 106 und einer Addition mit "1" in einer Addiereinrichtung 107 unterzogen werden, und einem Anschluss D einer Zähleinrichtung 108 zugeführt werden.
Befindet sich das Nicht-Null-/Null-Lauf-Flag auf dem N- Pegel, welches zu dessen Anschluss E zugeführt wird, bewirkt die Zähleinrichtung 108 einen Zählvorgang als Reaktion auf das einem Anschluss C zugeführte Taktsignal. Das Ausgangssignal der Zähleinrichtung 108 wird einer Enderfassungseinrichtung 109 zugeführt.
Das Ausgangssignal (Nullperiodenendflag) der Enderfassungsschaltung 109, das Ergebnis einer Erfassung des Null-Lauf-Werts "1", welches von einer "1"- Erfassungseinrichtung 110 ausgegeben wird, und das Nicht- Null-/Null-Lauf-Flag werden einer logischen Summation in einem ODER-Gatter 111 zugeführt, dessen Ausgangssignal einem Anschluss E eines Registers 104 zugeführt wird.
Befindet sich der Anschluss E des Registers 104 auf dem H-Pegel, wählt das Register einen Anschluss A zur Eingabe aus und erneuert die kumulative Bitzahl. Befindet sich der Anschluss E auf dem N-Pegel, wird ein Anschluss B ausgewählt und die kumulative Bitzahl behalten.
Die Fig. 4A bis 4G entsprechen Zeitverläufen zur Darstellung der Wirkungsweisen der herkömmlichen Variable-Länge-Decodierschaltung.
Eingegebene Daten gemäß Fig. 4B werden durch die Kombination von Nicht-Null-/Null-Lauf-Mischdaten und Nicht-Null-/Null-Lauf-Flag gemäß Fig. 5 codiert, wobei gemäß Fig. 6 codierte Daten durch die in Fig. 3 gezeigte Variable-Länge-Decodierschaltung mit Zeitverläufen gemäß Fig. 4A bis 4G decodiert werden können.
Jedoch ist die vorstehend erklärte bekannte Konfiguration mit nachstehendem Nachteil verbunden.
Falls infolge eines Fehlers auf dem Übertragungskanal vor der Erfassung des EOB-Codes die Null-Lauf-Daten bis zu einem Wert variieren, der größer als die Anzahl der Taktsignale zur Verarbeitung des verbleibenden DCT-Blocks ist, oder die Nicht-Null-Daten sich in Null-Lauf-Daten ändern, breitet sich der Fehler bei der herkömmlichen Variable-Länge-Decodierschaltung gemäss Fig. 3 zu dem nächsten DCT-Block fort, wodurch das decodierte Bild beispielsweise in der Position an dem Bildrahmen abweicht.
Unter Berücksichtigung des Vorstehenden ist Aufgabe der Erfindung die Bereitstellung einer Decodierschaltung, in der sich ein Fehler in den Daten nicht zu einem nachfolgenden Bild ausbreitet.
Erfindungsgemäß wird ein Decodiergerät bereitgestellt, mit:
einer Empfangseinrichtung zum Empfang eines Codes variabler Länge, der Lauflängendaten oder Nicht- Lauflängendaten entspricht, welche Bildelemente eines Bildes definieren,
einer Decodiereinrichtung zur Decodierung des Codes variabler Länge in Synchronisation zu einem vorbestimmten zeitlichen Steuersignal, um entsprechend Lauflängendaten oder Nicht-Lauflängendaten zu erzeugen,
einer Zähleinrichtung zur Zählung des zeitlichen Steuersignals zur Bestimmung der Anzahl (A) von verbleibenden, zu decodierenden Bildelementen,
einer Vergleichseinrichtung zum Vergleich der verbleibenden Anzahl (A) mit einer in den Lauflängendaten definierten Lauflänge (B), und
einer Ausgabeeinrichtung zum Ersetzen der Lauflängendaten durch Nicht-Lauflängendaten, wenn die Lauflänge (B) die Anzahl (A) von verbleibenden, zu decodierenden Bildelementen übersteigt.
Die offenbarten Ausführungsbeispiele stellen ein gemäß Patentanspruch 5 definiertes, für eine Blockcodierung geeignetes Decodierverfahren ohne Ausbreitung von Fehlern zwischen nachfolgenden Blöcken bereit.
Die Ausführungsbeispiele stellen ferner ein für eine Hochgeschwindigkeitsverarbeitung geeignetes Decodiergerät bereit.
Die Merkmale der Erfindung und ihre Vorteile werden anhand der nachstehenden Beschreibung unter Bezugnahme auf die beigefügte Zeichnung und aus den angefügten Patentansprüchen verständlich.

KURZBESCHREIBUNG DER ZEICHNUNG

Fig. 1 zeigt ein Blockschaltbild einer die Erfindung anwendenden Variable-Länge-Decodierschaltung,
Fig. 2A bis 2G zeigen Zeitverläufe eines Beispiels der Funktionsweise des Ausführungsbeispiels,
Fig. 3 zeigt ein Blockschaltbild einer herkömmlichen Variable-Länge-Decodierschaltung,
Fig. 4A bis 4G zeigen Zeitverläufe der Funktionsweise der herkömmlichen Variable-Länge-Decodierschaltung.
Fig. 5 zeigt eine Ansicht eines Beispiels eines B2-Codes und
Fig. 6 zeigt eine Ansicht der Entsprechung zwischen den Nicht-Null-/Null-Lauf-Flags und den codierten Daten.

AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.
Fig. 1 zeigt ein Blockschaltbild der Anordnung einer die Erfindung verwirklichenden Variable-Länge- Decodierschaltung.
Gemäß Fig. 1 empfängt ein Dateneingangsanschluss 21 Daten in Form eines Wortes einer vorbestimmten Bitbreite, welche nach dem B2-Codesystem codierte Codes von zwei Bit als minimaler bis zu einer maximalen Codebitlänge beinhalten.
Ein Eingangsanschluss 22 empfängt ein Taktsignal und ein Datenausgangsanschluss 23 gibt die mit variabler Länge decodierten Daten aus.
Die vom Dateneingangsanschluss 21 eingegangenen B2-Code- Daten werden einer Schiebeschaltung 1 zugeführt und werden von dort mit einer Verschiebung zu dem führenden Bit des B2-Codes ausgegeben. Die Schiebeschaltung 1 ist mit einem Eingangsanschluss S für das Eingeben des Schiebemaßes ausgestattet.
Das Ausgangssignal der Schiebeschaltung 1 wird einem Anschluss a einer Nachschlagetabelle (LUT) 2 zugeführt, von der ein Anschluss b die B2-Code-Länge ausgibt, während ein Anschluss c Nicht-Null-/Null-Lauf-Mischdaten ausgibt, und ein Anschluss d ein Nicht-Null-/Null-Lauf- Flag ausgibt. Das LUT 2 weist ein ROM, ein RAM und eine logische Schaltung auf.
Ferner sind eine Addiereinrichtung 3 und ein Register 4 vorgesehen. Die von dem LUT 2 ausgegebene B2-Code-Länge und die bis zu dem unmittelbar vorhergehenden Taktsignal in dem Register 4 gespeicherte kumulativ verwendete Bitzahl der B2-Code-Längen werden der Addiereinrichtung 3 zugeführt und in der Addiereinrichtung 3 addiert. Die von der Addiereinrichtung 3 ausgegebene kumulative Summe wird dem Anschluss 5 der Schiebeschaltung 1 zugeführt.
Eine UND-Gatter-Gruppe 5 überträgt die von dem LUT 2 ausgegebenen Nicht-Null-/Null-Lauf-Mischdaten zur Ausgabe von dem Datenausgangsanschluss 23, falls das Nicht-Null- /Null-Lauf-Flag des LUT 2 sich auf dem H-Pegel befindet.
Falls das Nicht-Null-/Null-Lauf-Flag sich auf dem N-Pegel befindet, werden die Daten des Ausgangsanschlusses 23 alle durch die UND-Gatter-Gruppe 5 zu Null gemacht. Dabei zeigen die Nicht-Null-/Null-Lauf-Mischdaten den Null- Lauf-Wert an, welcher einer Bitinvertierung durch eine Invertiereinrichtung 6, danach einer Addition einer "1" durch eine Addiereinrichtung 7 unterzogen wird, und einem Anschluss D einer Hochzähleinrichtung 8 zugeführt wird.
Die Hochzähleinrichtung 8 führt einen Hochzählvorgang infolge des einem Anschluss C zugeführten Taktsignals aus, falls das dem Anschluss E zugeführte Nicht-Null- /Null-Lauf-Flag sich auf dem N-Pegel befindet. Das Ausgangssignal der Hochzähleinrichtung 8 wird einer Enderfassungseinrichtung 9 zugeführt.
Das Ausgangssignal (Nullperiodenendflag bzw. zero period end flag) der Enderfassungsschaltung 9, das Ergebnis einer Erfassung des Null-Lauf-Werts "1" von einer "1"- Erfassungseinrichtung 10 und das Nicht-Null-/Null-Lauf- Flag werden einer logischen Summation in einem ODER- Gatter 11 zugeführt, dessen Ausgangssignal einem Anschluss E des Registers 4 zugeführt wird.
Befindet sich der Anschluss E auf dem H-Pegel, wählt das Register 4 einen Anschluss A zur Eingabe aus und erneuert die kumulativ verwendete Bitzahl, sofern sich jedoch der Anschluss E auf dem N-Pegel befindet, wird ein Anschluss B ausgewählt und die kumulative Bitzahl behalten.
Ein einem Rücksetzeingangsanschluss 24 zugeführtes Rücksetzsignal kann den Decodiervorgang initialisieren. Wird beispielsweise ein 8 · 8 DCT (diskrete Cosinus- Transformation)- Block ausgebildet, geht das Rücksetzsignal bei jeweils 64 Taktimpulsen ein.
Ebenso sind eine Vorgangsnummereinstelleinheit 12 und eine Abwärtszähleinrichtung 13 vorgesehen. Ist die Decodierung beispielsweise eines 8 · 8 DCT-Blocks durchzuführen, wird eine Vorgangsnummer bzw. Vorgangszahl "63" beispielsweise durch DIP-Schalter in der Vorgangsnummereinstelleinheit 12 eingestellt. Wird ein Rücksetzsignal einem Anschluss RST der Abwärtszähleinrichtung 13 zugeführt, empfängt die Abwärtszähleinrichtung 13 von einem Anschluss D die in der Vorgangsnummereinstelleinheit 12 eingestellte Vorgangsnummer, zählt dann die Vorgangsnummer synchron zu den von einem Anschluss CLK eingegangenen Taktimpulsen abwärts und gibt den Zählwert von einem Anschluss Q aus.
Eine Vergleichseinrichtung 14 empfängt am Anschluss A den von der Abwärtszähleinrichtung 13 ausgegebenen Zählwert und am Anschluss B die von dem LUT 2 ausgegebenen Nicht- Null-/Null-Lauf-Mischdaten, und gibt ein A < B Flag als H-Pegel aus, falls die eingegebenen Daten am Anschluss A kleiner als die am Anschluss B sind.
Das A < B Flag der Vergleichseinrichtung 14 wird einem ODER-Gatter 15 zugeführt, welches, falls das Flag sich auf dem H-Pegel befindet, zwangsweise das Nicht-Null- /Null-Lauf-Flag von dem LUT 2 auf den H-Pegel bringt, wodurch die Hochzähleinrichtung 8 und das ODER-Gatter 11 veranlasst werden, Null-Lauf-Daten als Nicht-Null-Daten zu gebrauchen.
Gleichzeitig wird das A < B Flag der Vergleichseinrichtung 14 einem NICHT-UND-Gatter 16 zugeführt, welches ebenso das durch eine Invertiereinrichtung 18 invertierte Nicht-Null-/Null- Lauf-Flag empfängt und welches das negative logische Produkt aus dem A < B Flag und dem invertierten Nicht- Null-/Null-Lauf-Flag ausgibt.
Das Ausgangssignal des NICHT-UND-Gatters 16 und das Ausgangssignal des ODER-Gatters 15 werden einer logischen Multiplikation in einem UND-Gatter 17 unterzogen, dessen Ausgangssignal der UND-Gattergruppe 5 zugeführt wird, wodurch die Null-Lauf-Daten durch Nicht-Null-Daten "0" ersetzt werden.
Fig. 2A bis 2G zeigen Zeitverläufe eines Beispiels der Funktionsweise des Ausführungsbeispiels.
In den Fig. 2A bis 2G zeigt Fig. 2A das Taktsignal, Fig. 2B das Rücksetzsignal, Fig. 2C das Ausgangssignal der Abwärtszähleinrichtung 13, Fig. 2D die Nicht-Null- /Null-Lauf-Mischdaten, Fig. 2E das Nicht-Null-/Null-Lauf- Flag, Fig. 2F das A < B Flag und Fig. 2G das Ausgangssignal des Datenausgangsanschlusses 23.
Gemäß den Fig. 2A bis 2G werden die Nicht-Null-/Null- Lauf-Daten zu den Zeitpunkten t und u größer als der Zählwert der Abwärtszähleinrichtung 13, jedoch wird das A < B Flag aufgrund des Nicht-Null-Zustands nicht beachtet.
Auch wenn sich ein Datenfehler an dem Übertragungskanal zu einem Zeitpunkt s ergibt, wodurch die Null-Lauf-Daten sich auf einen größeren Wert als die Zahl der für eine Verarbeitung des verbleibenden DCT-Blocks erforderlichen Taktimpulse vor der Erfassung des EOB-Codes ändern, wird das A < B Flag auf den H-Pegel gebracht, wodurch das Nicht-Null-/Null-Lauf-Flag zwangsweise auf den Nicht- Null-Zustand gebracht wird, und die Null-Lauf-Daten durch die Nicht-Lauf-Längen-Daten "0" ersetzt werden.
Gemäß vorstehender Beschreibung werden in dem Ausführungsbeispiel die Taktimpulse von der Initialisierung des Decodiervorgangs an gezählt und der erlangte Zählwert wird mit der decodierten Lauflänge verglichen. Ist in dem Vergleich die decodierte Lauflänge größer als die Anzahl der vor der nächsten Initialisierung des Decodiervorgangs verbleibenden Taktimpulse, wird die decodierte Lauflänge durch "0" oder durch einen anderen Nicht-Lauf-Längenwert ersetzt. Auch wenn folglich die Null-Lauf-Daten infolge eines sich auf dem Übertragungskanal ereignenden Datenfehlers eventuell zu einem größeren Wert als die Anzahl der zur Verarbeitung des verbleibenden DCT-Blocks erforderlichen Taktimpulse vor der Erfassung des EOB-Codes variieren, wird das Nicht-Null-/Null-Lauf-Flag zwangsweise auf den Nicht-Null-Zustand gebracht und werden die Null-Lauf- Daten durch die Nicht-Null-Daten "0" ersetzt, so dass der Datenfehler sich nicht auf den nächsten DCT-Block ausbreitet.
Die Erfindung ist insbesondere effektiv auf ein Decodiergerät eines sogenannten Systems mit einer adaptiven diskreten Cosinus-Transformation bzw. eines ADCT-Systems anzuwenden. Die Erfindung ist nicht nur bei der Codierung eines Stehbildes, sondern auch bei der Codierung eines Bewegtbildes anwendbar.
Die vorstehende Beschreibung war auf die Decodierung eines B2-Code-Systems beschränkt, das ein 8 · 8 DCT gebraucht, jedoch ist die Erfindung nicht auf ein derartiges Ausführungsbeispiel beschränkt und natürlich leicht auf die Decodierung weiterer Nicht-Block- Codiersysteme wie beispielsweise Variable-Länge- Codiersysteme (variable length encoding systems) wie etwa einer Lauf-Längen-Codierung oder anderer Codiersysteme als den B2-Code anwendbar.
Die Erfindung ist auf ein System anwendbar, das aus einer Vielzahl von Geräten wie etwa einem Computer und einem Drucker zusammengesetzt ist, oder auf ein System, das aus einem einzelnen Gerät wie etwa einem Fernsehgerät zusammengesetzt ist.
Ebenso ist die Erfindung natürlich anwendbar, falls die Decodierung durch Ausstattung eines Computers mit einem Programm erreicht wird.
Gemäß vorstehender Beschreibung kann die Erfindung eine Decodierschaltung bereitstellen, in der der Datenfehler sich nicht auf nachfolgende Bilder ausbreitet.
Dabei ist die Erfindung nicht auf das vorstehend beschriebene Ausführungsbeispiel beschränkt, sondern kann verschiedenen Modifikationen und Abwandlungen innerhalb des Schutzbereichs der angefügten Patentansprüche unterworfen werden.

Claims

1. Dekodiergerät mit:

einer Empfangseinrichtung (21) zum Empfang eines Codes variabler Länge, der Lauflängendaten oder Nicht- Lauflängendaten entspricht, welche Bildelemente eines Bildes definieren,

einer Dekodiereinrichtung (1-11) zur Decodierung des Codes variabler Länge in Synchronisation zu einem vorbestimmten zeitlichen Steuersignal (22), um entsprechend Lauflängendaten oder Nicht-Lauflängendaten zu erzeugen,

einer Zähleinrichtung (13) zur Zählung des zeitlichen Steuersignals zur Bestimmung der Anzahl (A) von verbleibenden, zu decodierenden Bildelementen,

einer Vergleichseinrichtung (14) zum Vergleich der verbleibenden Anzahl (A) mit einer in den Lauflängendaten definierten Lauflänge (B), und

einer Ausgabeeinrichtung (15-18) zum Ersetzen der Lauflängendaten durch Nicht-Lauflängendaten, wenn die Lauflänge (B) die Anzahl (A) von verbleibenden, zu decodierenden Bildelementen übersteigt.

2. Decodiergerät nach Anspruch 1, wobei die Nicht- Lauflängendaten "0" entsprechen.

3. Decodiergerät nach Anspruch 1, wobei die Zähleinrichtung (13) zur Durchführung des Zählvorgangs für jeden Block einer vorbestimmten Größe eingerichtet ist.

4. Decodiergerät nach Anspruch 3, wobei die Größe des Blocks in Bezug zu der Größe einer orthogonalen Transformation steht.

5. Dekodierverfahren mit:

einem Empfangsschritt zum Empfangen eines Codes variabler Länge, der Lauflängendaten oder Nicht- Lauflängendaten entspricht, welche Bildelemente eines Bildes definieren,

einem Decodierschritt zum Decodieren des Codes variabler Länge in Synchronisation zu einem vorbestimmten zeitlichen Steuersignal und zum entsprechenden Erzeugen von Lauflängendaten oder Nicht-Lauflängendaten,

einem Zählschritt zum Zählen des zeitlichen Steuersignals zur Bestimmung der Anzahl (A) von verbleibenden, zu decodierenden Bildelementen,

einem Vergleichsschritt zum Vergleichen der verbleibenden Anzahl mit einer in den Lauflängendaten definierten Lauflänge (B), und

einem Ausgabeschritt zum Ersetzen der Lauflängendaten durch Nicht-Lauflängendaten, wenn die Lauflänge (B) die Anzahl (A) von verbleibenden, zu decodierenden Bildelementen übersteigt.

6. Decodierverfahren nach Anspruch 5, wobei die Nicht-Lauflängendaten "0" entsprechen.

7. Decodierverfahren nach Anspruch 5, wobei das Zählen in dem Zählschritt für jeden Block einer vorbestimmten Größe durchgeführt wird.

8. Decodierverfahren nach Anspruch 7, wobei die Größe des Blocks in Bezug zu der Größe einer orthogonalen Transformation steht.