DE69221028T2

DE69221028T2 - Puffersteuerung für einen Kanal mit variabler Bitrate

Info

Publication number: DE69221028T2
Application number: DE69221028T
Authority: DE
Inventors: Brian Geoffry Haskell; Amy Ruth Reibman
Original assignee: AT&T Corp
Current assignee: AT&T Corp
Priority date: 1991-05-23
Filing date: 1992-05-14
Publication date: 1997-11-13
Anticipated expiration: 2012-05-15
Also published as: US5159447A; KR950005618B1; JP2648418B2; EP0515101B1; EP0515101A3; JPH06253277A; EP0515101A2; DE69221028D1; KR920022903A

Description

Die vorliegende Erfindung betrifft Verfahren zum Steuern mindebtens eines Codierers mit variabler Rate und eine Vorrichtung in einer Codierereinheit zum Codieren eines ursprünglichen Videosignals.
Bei bisher bekannten Videokompressionssystemen werden komprimierte Videodaten über Kanäle mit einer konstanten Bitrate übertragen. Bei dieser Art von Videocodiersystem ist ein Codiererzwischenspeicher ein wesentliches Element. Der Codiererzwischenspeicher wird verwendet, um das von einem Codierer gelieferte Signal mit variabler Bitrate in ein Signal konstanter Bitrate zur Übertragung zu übersetzen. Es wird oft eine Zwischenspeicher-/Quantisierersteuerung eingesetzt, um die Vollheit des Zwischenspeichers zu regulieren, indem die Informationsmenge festgelegt wird, die von dem Codierer zu dem Codiererzwischenspeicher geliefert werden kann.
Es ist wichtig, daß dem Codiererzwischenspeicher kein Daten-"Überlauf" oder -"Unterlauf" gestattet wird. Ein Überlauf des Codiererzwischenspeichers führt zum Verlust von Daten. Unterlauf des Zwischenspeichers führt zu einer ineffizienten Verwendung der Bandbreite des Übertragungskanals. Es ist weiterhin wichtig, einen Überlauf oder Unterlauf des Decodiererzwischenspeichers zu vermeiden. Ein Überlauf des Decodiererzwischenspeichers tritt ein, wenn die Rate, mit der Informationen von dem Kanal ankommen, größer ist als die Rate, mit der der Decodierer die Informationen verarbeiten kann. Ein Unterlauf des Decodiererspeichers tritt ein, wenn der Decodiererzwischenspeicher leer ist und der Decodierer einen neuen Rahmen anzeigen muß, aber kein neuer Rahmen decodiert worden ist.
Für Übertragungskanäle mit fester Rate sind Steueranordnungen bekannt, um Überlauf und Unterlauf sowohl des Codierers als auch des Decodierers zu verhindem Allerdings sind derartige bekannte Steueranordnungen nicht wirksam, wenn zum Übertragen des codierten Videosignals ein Kanal mit wirklich variabler Bitrate oder ein Kanal mit effektiv variabler Bitrate eingesetzt wird. Ein derartiger Kanal mit wirklich variabler Bitrate ist das diensteintegrierende Breitbanddigitalnetz (B-ISDN). Ein Kanal mit tatsächlich variabler Bitrate kann für ein bestimmtes Signal entstehen, wenn codierte Signale auf eine gemultiplexte Art zubammen übertragen oder gespeichert werden, z.B. ein codiertes Videosignal, das mit zugehörigen Audiosignalen und anderen Bit wie z.B. Steuerbit gemultiplext wird, um auf einer Bildplatte einen einzigen gespeicherten gemultiplexten Bitstrom zu bilden. Beim Ausblenden aus dem gemultiplexten Bitstrom werden die komprimierten Videosignaldaten in der Regel derart in Bursts verfügbar, daß die Videodaten als mit variabler Rate ankommend betrachtet werden müssen. Dies gilt selbst dann, wenn das gemultiplexte Signal selbst mit einer konstanten Bitrate übertragen oder von einem Speichermittel abgerufen wird. Die Übertragungsbitrate eines derartigen Kanals mit effektiv variabler Bitrate ist die Rate, mit der Bit aus dem diesem Kanal zugeordneten Codiererzwischenspeicher entfernt werden.
Eine Lösung nach dem Stand der Technik zum Verhindern von Zwischenspeicherüberlauf und -unterlauf in einem Decodierer, wenn ein Kanal mit effektiv variabler Bitrate eingesetzt wird, erfordert die Verwendung eines zusätzlichen Zwischenspeichers zum Anschalten an den Kanal mit variabler Bitrate. Die Verwendung eines derartigen zusätzlichen Zwischenspeichers ist wegen der Kosten und anderer Begrenzungen, die er der Systemkonfiguration auferlegt, nicht wünschenswert.
Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren nach Anspruch 1 bereitgestellt.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird eine Vorrichtung nach Anspruch 3 bereitgestellt.

Kurze Beschreibung der Zeichnung

Figur 1 zeigt in vereinfachter Form eines Blockschaltbildes eine beispielhafte Videocodierereinheit gemäß der Erfindung, einen Kanal mit variabler Rate und eine beispielhafte Decodierereinheit;
Figur 2 zeigt ein beispielhaftes Codiersystem, bei dem eine Vielzahl von einzelnen nichtcodierten Bitströmen codiert und in einen einzelnen Bitstrom gemultiplext werden;
Figur 3 zeigt eine erste beispielhafte Ausführungsform eines Demultiplexers und Decodierers;
Figur 4 zeigt eine alternative beispielhafte Ausführungsform eines Demultiplexers und Decodierers;
Figur 5 zeigt ein beispielhaftes Systemtaktdiagramm für den Multiplexiervorgang des in Figur 2 gezeigten beispielhaften Codiersystems;
Figur 6 zeigt eine ausführlichere Ansicht einer in Figur 2 gezeigten beispielhaften Codiererratensteuerung;
Figur 7 zeigt in vereinfachter Form eines Blockschaltbildes eine ausführliche Ansicht einer in Figur 2 gezeigten Multiplexsystemsteuerung; und
Figuren 8 und 9 veranschaulichen, wenn sie wie in Figur 10 gezeigt verbunden werden, die Grundlagen der Zwischenspeichersteuerung für eine in Figur 1 gezeigte beispielhafte Codierereinheit, wenn ein Kanal mit effektiv variabler Rate durch eine Leaky-Bucket-Beschränkung beschränkt ist.

Ausführliche Beschreibung

In Figur 1 ist in vereinfachter Form eines Blockschaltbildes eine beispielhafte Videocodierereinheit 15, ein Kanal 30 mit variabler Bitrate (Rate) und eine beispielhafte Decodierereinheit 45 gezeigt. Ein ursprüngliches Videosignal VIDIN, mit Rahmen, die mindestens eine Bilddarstellung enthalten, wird als Eingangssignal an den Videocodierer 10 geliefert. Derartige Videosignale sind in der Technik wohlbekannt. Der Videocodierer 10 erzeugt einen Bitstrom CODEIM mit Rahmen, der eine erste codierte Version des Signals VIDIN enthält. Jeder Rahmen des Bitstroms CODEIM enthält eine codierte Version der die Bilder eines Rahmens des Signals VIDIN darstellenden Signale. Videocodierer und die zum Codieren von Videosignalen eingesetzten Verfahren sind wohlbekannt. Der Bitstrom CODEIM wird im Codiererzwischenspeicher 20 gespeichert, von dem aus er auf FIFO-Art (FIFO = first in, first out = Durchlauf) an eine Kanalschnittstelle 80 geliefert wird. Die Kanalschnittstelle 80 entfernt aus dem Bitstrom CODEIM eine vorbestimmte Anzahl von Bit, die gleich null sein kann, und liefert als Ausgabe die resultierende zweite codierte Version des Signals VIDIN als Bitstrom CODETR. Verfahren, codierte Videosignale so anzuordnen, daß Bit entfernt werden können, sind wohlbekannt. Der Bitstrom CODETR wird danach über den Kanal 30 mit variabler Rate zum Decodiererzwischenspeicher 40 übertragen.
Die Anzahl von aus jedem Rahmen des Bitstroms CODEIM zu entfernender Bit, um den Bitstrom CODETR zu erzeugen, wird durch die Differenz zwischen der wirklichen Bitrate Ri, die von dem Kanal 30 mit variabler Rate zur Übertragung des jeweiligen Rahmens zur Verfügung gestellt wird, und einem vorausgesagten Wert Rreq für diese Bitrate, die vom Kanal 30 über die Verbindung 63 angefordert wird, und von der erwartet wird, daß sie für die Übertragung des jeweiligen Rahmens zur Verfügung steht, bestimmt. Nur im Fall von Ri < Rreq werden überhaupt welche der Bit verworfen. Ein derartiges Verwerfen von Bit muß als Notmaßnahme betrachtet werden, die nur im Fall schwerwiegender und nicht vorhersagbarer Blockierung des Kanals 30 mit variabler Bitrate zu ergreifen ist. Eine Aufgabe der Erfindung besteht darin, jedes Verwerfen von Bit und jeden sich daraus ergebenden Informationsverlust zu vermeiden. Die Steuerung über die Anzahl von erzeugten Bit wird deshalb von dem Videocodierer 10 ausgeübt.
Bei einigen Realisierungen könnte der Kanal 30 mit variabler Rate die Bit selbst entfernen, so daß sein Ausgangssignal möglicherweise nicht gleich seinem Eingangssignal ist. Bei derartigen Realisierungen wird die Kanalschnittstelle 80 möglicherweise nur die Bit zum Löschen markieren, und die eigentliche Löschung von einigen oder allen Bit wird vom Kanal 30 durchgeführt, wenn er bestimmt, daß die angeforderte Bitrate nicht zur Verfügung gestellt werden kann. Alternativ ist die Kanalschnittstelle 60 möglicherweise nicht erforderlich, und der Kanal 30 mit variabler Bitrate kann selbst bestimmen, welche Bit aus dem Format des Bitstroms CODEIM weggelassen werden sollten.
Die Bitrate Ri, die vom Kanal 30 mit variabler Bitrate tatsächlich für einen bestimmten Rahmen zur verfügung gestellt wird, wobei i ein Rahmenindex ist, wird der Kanalratensteuerung 60 über die Verbindung 67 mitgeteilt. Die Kanalratensteuerung 60 teilt wiederum die wirkliche Bitrate über die Verbindung 85 der Kanalschnittstelle 80 mit. Die vorausgesagte Bitrate wird auch über die Verbindung 85 an die Kanalschnittstelle 80 geliefert, die die Verbindung 25 einsetzt, um vom Codiererzwischenspeicher 20 den Bitstrom CODEIM mit der angeforderten Rate Rreq abzurufen. Es wird angemerkt, daß der Ausdruck Verbindung, wie er hier verwendet wird, eine beliebige Form von Kommunikationszusammenschaltungsvorrichtung bedeuten kann, was ohne Begrenzung serielle Übertragung, parallelen Bus und geteilten Speicher umfassen kann. Der Codiererzwischenspeicher 20 kann gelegentlich leer werden, woraufhin die Kanalschnittstelle 80 die übertragung sofort beendet. Dies führt in den meisten Fällen zu einer Verringerung von Ri.
Die Bitraten, die von dem Kanal 30 mit variabler Bitrate geliefert werden können, sind nicht zufällig, werden aber gemäß einer vorbestimmten Funktion beschränkt. Derartige Kanalbeschränkungsfunktionen sind wohlbekannt, wie z.B. die Leaky-Bucket-Funktion. Wegen der beschränkten Natur des Kanals 30 mit variabler Bitrate kann die Gewährung einer bestimmten angeforderten Bitrate Rreq dazu dienen, der Bitrate, die möglicherweise dem Kanal 30 mit variabler Rate für die Gewährung zukünftiger Anforderungen zur Verfügung steht, Begrenzungen aufzuerlegen. Es wird weiterhin bemerkt, daß der Kanal 30 mit variabler Rate eine Verzögerung aufweisen kann. So zum Beispiel kann der Kanal 30 mit variabler Rate ein Bildplattensystem sein.
Nach dem Durchgang durch den Kanal 30 mit variabler Rate wird der Bitstrom CODETR im Decodiererzwischenspeicher 40 vorübergehend gespeichert. Der Bitstrom CODETR wird auf FIFO-Weise als Eingang vom Decodiererzwischenspeicher 40 an den Videodecodierer 50 geliefert. Der Videodecodierer 50 liefert als Ausgabe ein Videosignal VIDOUT, eine rekonstruierte Version des ursprünglichen Videosignals VIDIN. Videodecodierer und die dort eingesetzten Verfahren sind in der Technik wohlbekannt.
Der gesamte Prozeß, von der erstmaligen Lieferung als Ausgabe eines Rahmens des codierten Bitstroms CODEIM vom Codiererzwischenspeicher 20, bis die entsprechende Version dieses Rahmens im CODETR, der vom Decodiererzwischenspeicher 40 empfangen wird, an den Videodecodierer 50 geliefert wird, nimmt LT Sekunden in Anspruch, ohne jegliche Verzögerung im Kanal 30 mit variabler Rate. Diese Zeitperiode von LT Sekunden, wobei T die Zeitperiode eines nichtcodierten Videorahmens und L ein Systemverzögerungsparameter von nicht weniger als eins (1) und nicht notwendigerweise eine ganze Zahl ist, wird von dem, der die Erfindung umsetzt, willkürlich gewählt. Nach dem Empfang des ersten Bit des Bitstroms CODETR durch den Decodiererzwischenspeicher 40 wartet der Decodierer zwischenspeicher 40 genau LT Sekunden lang, bevor er den ersten Rahmen an den Videodecodierer 50 liefert. Um die Darstellung zu verdeutlichen, werden die hier präsentierten Ausführungsformen der Erfindung beschrieben, als ob es sich bei L um eine ganze Zahl handeln würde. Ausführungsformen der Erfindung, bei denen L keine ganze Zahl ist, sind für den Fachmann ohne weiteres offensichtlich.
Der Codiererzwischenspeicher 20 und der Decodiererzwischenspeicher 40 weisen jeweils eine vorbestimmte feste Maximalgröße Bemax bzw. Bdmax auf, die dem Videocodierer 10, der Kanalratensteuerung 60 und der Codiererratensteuerung 70 im voraus bekannt sind. Außerdem ist der Wert des Verzögerungsfaktors L dem Videocodierer 10, der Kanalratensteuerung 60, der Codiererratensteuerung 70 und dem Decodiererzwischenspeicher 40 im voraus bekannt.
Von dem Videocodierer 10 kann jedes beliebige Verfahren der Bildcodierung verwendet werden, das gestattet, die Anzahl von Bit zu spezifizieren, die als codierte Darstellung jedes Bildes erzeugt werden. Derartige Verfahren sind in der Technik wohlbekannt. Die Codiererratensteuereinheit 70 liefert dem Videocodierer 10 ein Signal RANGE. Das Signal RANGE ist eine Darstellung des Bereichs akzeptabler Anzahlen von Bit, die beim Codieren jedes Rahmens des ursprünglichen Videosignals VIDIN in den Bitstrom CODEIM erzeugt werden können. Der Bereich, der die Anzahl von Bit beschränkt, die der Videocodierer erzeugen kann, wird so bestimmt, daß weder der Codiererzwischenspeicher 20 noch der Decodiererzwischen speicher 40 einen Überlauf oder Unterlauf erfahren. Das Verfahren, wie dieser Bereich bestimmt wird, wird unten beschrieben. Der Videocodierer 10 codiert jeden Rahmen des Signals VIDIN und erzeugt dadurch einen Teil des Bitstroms CODEIM, der den Rahmen i darstellt und tatsäch lich in einer Rahmenperiode [(i-1)T,iT] Ei Bit enthält. Ei ist eine Zahl, die für den Rahmen i in den durch die Codiererratensteuereinheit 70 im Signal RANGE gegebenen Bereich fällt. Der Rahmenzahlindex i bezeichnet jeden Rahmen hinsichtlich eines vorbestimmten Startrahmens. Die Ei Bit, die ein Teil des Bitstroms CODEIM sind, werden als Eingabe an den Codiererzwischenspeicher 20 geliefert und dort so lange gespeichert, bis es für sie an der Zeit ist, übertragen zu werden.
Eine Wahl einer Menge von geschätzten Kanalbitraten Ri, Ri+1,..., Ri+L+1 durch die Kanalratensteuereinheit 60 wird von dem Erfordernis gesteuert, zu verhindern, daß der Codiererzwischenspeicher 20 und der Decodiererzwischenspeicher 40 Überlaufen oder unterlaufen. Diese Wahl wird auch durch die bitratenmäßige Beschränkung des Kanals 30 mit variabler Rate gesteuert.
Diese bitratenmäßige Beschränkung des Kanals 30 mit variabler Rate kann sich zeitlich verändern. Zusätzliche Faktoren, die möglicherweise bei der Wahl der geschätzten Kanalbitraten berücksichtigt werden, sind die Kosten der Übertragung für jedes Bit und die Tatsache, daß bei einigen Kanalbeschränkungen (zum Beispiel der wohlbekannten Leaky-Bucket-Beschränkung) die Kanalbitrate zu einem früheren Zeitpunkt bewahrt werden könnte, um zu einem späteren Zeitpunkt eine weniger strenge Kanalrate zu erzeugen. Dies könnte wünschenswert sein, wenn ein Rahmen des ursprünglichen Videosignals VIDIN, der unter Verwendung von Intraframe-Techniken codiert worden ist, bald übertragen werden muß.
Die Kanalratensteuerung 60 liefert als Eingang den gegenwärtigen geschätzten Wert Ri zu dem Kanal 30 mit variabler Rate als Anforderung für die Bitrate Rreq auf Leitung 63. Wenn der Kanal 30 mit variabler Rate die Anforderung nach Bitrate gewährt, wird die wirkliche Kanalbitrate Ri gleich Rreq auf Leitung 67 zurückgegeben. Ansonsten wird auf Leitung 67, wenn der Kanal 30 mit variabler Bitrate nicht in der Lage ist, die Anforderung zu gewähren, die gewährte wirkliche Kanalbitrate Ri, die kleiner ist als Rreq, zurückgegeben.
Die Codiererratensteuereinheit 70 empfängt von der Kanalratensteuereinheit 60 als Eingänge die von dem Kanal 30 mit variabler Rate gewährte wirkliche Rate Ri und die geschätzten möglichen zukünftigen Kanalbitratenwerte für die nächsten L-1 Rahmen Ri+&sub1;, ..., Ri+L-1, die auf noch zu beschreibende Weise gewählt werden. Die Codiererratensteuereinheit 70 empfängt als Eingabe auch die wirkliche Anzahl von Bit Ei, die als Ausgabe von dem Videocodierer 10 für jede Rahmenperiode i geliefert werden. Der Bereich für Ei, der als Ausgabe von der Codiererratensteuereinheit 70 geliefert wird, wird auf noch zu beschreibende Weise derart bestimmt, daß weder beim Codiererzwischenspeicher 20 noch beim Decodiererzwischenspeicher 40 ein Überlauf oder Unterlauf auftritt.
Die Kanalratensteuereinheit 60 empfängt als Eingabe auch die wirkliche aktuelle Kanalbitrate Ri vom Kanal 30 über die Verbindung 67 und die Anzahl von Bit Ei, die von dem Videocodierer 10 wirklich als Ausgabe in der aktuellen Rahmenperiode geliefert werden. Eine geschätzte Kanalbitrate Ri+L, die die Anzahl von Bit beschreibt, die in der Rahmenperiode um L Rahmen später über den Kanal 30 übertragen werden sollen, wird von der Kanalratensteuereinheit 60 gewählt. Wie schon oben bemerkt, wird jede dieser gewählten Kanalbitraten als Eingabe an die Codiererratensteuereinheit 70 geliefert.
Die folgende theoretische Darlegung sollte für einen Fachmann nützlich sein, um die ausführliche Funktionsweise der Kanalratensteuerung 60 und der Codiererratensteuerung 70 zu verstehen, insbesondere wenn der Kanal 30 mit variabler Rate beispielsweise durch die Leaky-Bucket-Beschränkung beschränkt ist. E(t) ist als die Anzahl von zum Zeitpunkt t durch den Codierer ausgegebenen Bit (oder Byte oder Pakete) definiert. Die momentane Bitrate R(t) des Kanals 30 mit variabler Rate ist zu jeder gegebenen Zeit veränderlich. Be(t) und Bd(t) sind die momentanen Vollheitswerte des Codiererzwischenspeichers 20 bzw. des Decodiererzwischenspeichers 40. Der Codiererzwischenspeicher 20 und der Decodiererzwischenspeicher 40 haben jeweils eine vorbestimmte feste Maximalgröße Bemax bzw. Bdmax. Bei gegebener Bemax ist die Codierereinheit 15 so ausgelegt, daß sichergestellt wird, daß der Codiererzwischenspeicher 20 nie überläuft, d.h.
Bedingungen, die notwendigerweise den Raten Ei und Ri auferlegt werden, um sicherzustellen, daß der Decodierer zwischenspeicher 40 niemals überläuft oder unterläuft, d.h.
werden hier beschrieben.
Das Problem wird diskret gemacht, indem Ei (i = 1,2,...) als die Anzahl von Bit in dem Intervall [(i-1)T,iT] definiert wird, wobei T die Dauer eines nichtcodierten Rahmens des nichtcodierten Videosignals VIDIN ist. Deshalb gilt
Analog dazu ist Ri die Anzahl von Bit, die während der i-ten Rahmenperiode über den Kanal 30 mit variabler Bitrate übertragen werden,
wobei dies die wirkliche, von dem Kanal 30 mit variabler Rate gewährte Rate ist.
Der Codiererzwischenspeicher 20 empfängt vom Videocodierer 10 Bit mit einer Rate E(t) und liefert als Ausgabe Bit des codierten Videobitstroms CODEIM mit einer Rate R(t). Unter der Annahme, daß der Codiererzwischenspeicher 20 und der Decodiererzwischenspeicher 40 vor dem Anlaufen zum Zeitpunkt t = 0 leer sind, und gegeben, daß
so beträgt die Vollheit des Codiererzwischenspeichers nach dem Codieren von Rahmen i dann also
Dies läßt sich explizit schreiben als
oder rekursiv als
Nachdem die Decodierereinheit 45 damit beginnt, Daten im Decodiererzwischenspeicher 40 zu empfangen, wartet sie LT Sekunden lang, bevor sie, wie oben beschrieben, mit dem Decodieren beginnt. Wiederum wird aus Gründen der Deutlichkeit angenommen, daß es sich bei L um eine ganze Zahl handelt, obwohl dies nicht notwendig ist.
Für die Decodierereinheit 45 wird ein neuer Zeitindex τ definiert. Bei Beginn der Decodierung ist τ gleich null. Folglich gilt

t = τ + LT + Kanal.Verzögerung (9)

wobei Kanal.Verzögerung die Übertragungsverzögerungszeit über den Kanal 30 mit variabler Rate ist. Die Codierereinheit 15 kann die anfängliche Vollheit Bd(0) (bei τ = 0) des Decodiererzwischenspeichers 40 berechnen, wenn L vorbestimmt ist oder explizit als ein Parameter an die Decodierereinheit 45 übertragen wird. Die anfängliche Vollheit des Decodiererzwischenspeichers 40 ist gegeben durch
Die Vollheit des Decodiererzwischenspeichers 40 zum Zeitpunkt τ = iT kann bestimmt werden durch
Für (i-1)T ≤ τ ≤ iT verändert sich die Vollheit des Decodiererzwischenspeichers 40 je nach der Kanalbitrate R(t) und der Rate, mit der der Videodecodierer 50 Daten aus dem Decodiererzwischenspeicher 40 ausblendet. Insbesondere gilt
Die zum Verhindern von Unterlauf oder Überlauf des Codiererzwischenspeichers 20 und des Decodiererzwischenspeichers 40 erforderlichen Bedingungen liegen für einen allgemeinen Kanal mit variabler Rate vor. Um Überlauf und Unterlauf des Codiererzwischenspeichers zu verhindern, ist aus Gleichung (1) und Gleichung (8) erforderlich, daß
was eine Beschränkung für die Anzahl von Bit Ei darstellt, die für jeden codierten Rahmen des Bitstroms CODEIM für eine von dem Kanal 30 mit variabler Rate gewährte gegebene Kanalbitrate Ri geliefert werden können. Wenn zum Beispiel der Kanal 30 mit variabler Rate eine konstante Rate aufweist, kann die Codierereinheit 15 ein Überlaufen oder Unterlaufen des Codiererzwischenspeichers 20 durch Verändern der Qualität der vom Videocodierer 10 verwendeten Codierung verhindern. Wenn die Codierereinheit 15 feststellt, daß sich der Codiererzwischenspeicher 20 der Vollheit nähert, wird die Bitrate des als Eingabe von dem Videocodierer 10 an den Codiererzwischenspeicher 20 gelieferten Bitstroms CODEIM verringert. Eine derartige Verringerung der Bitrate des Bitstroms CODEIM kann dadurch erreicht werden, daß die Qualität der von dem Videocodierer 10 durchgeführten Codierung verringert wird. Ein Verfahren, die Codierqualität zu verringern, besteht darin, eine gröbere Quantisierungsschrittgröße zu verwenden. Derartige Verfahren, die Codierqualität zu verringern, sind in der Technik wohlbekannt. Umgekehrt, wenn der Codiererzwischenspeicher 20 zu unterlaufen droht, kann der Videocodierer 10 den Bitstrom CODEIM mit einer höheren Bitrate erzeugen, entweder durch Steigerung der Qualität der vom Videocodierer 10 durchgeführten Codierung oder durch Ausgeben von Stopfbit, die mit der Codiersyntax übereinstimmen und von dem Videodecodierer 50 verworfen werden können.
Um ein Überlaufen oder Unterlaufen des Decodiererzwischenspeichers 40 zu verhindern, können der Bitrate des Videocodierers 10 für eine gegebene Kanalbitrate folgende Beschränkungen auferlegt werden:
Alternativ kann die Anzahl von Bit pro Rahmen unbeschränkt sein, wodurch sich für die Kanalbitrate Ri die folgende Beschränkung ergibt:
was für i > L das gleiche ist wie
wobei Ei-L - Bdi-L-1 ≤ Ri die Bedingung spezifiziert, unter der ein Unterlaufen des Decodiererzwischenspeichers 40 auftritt, und
die Bedigung spezifiziert, in der ein Überlaufen des Decodiererzwischenspeichers 40 auftritt. Folglich liegt für die Kanalbitrate Ri eine Beschränkung vor, die von der Ausgabe abhängt, die von dem Videocodierer 10 L Rahmen zuvor geliefert wurde.
Ein Zähler, der die Vollheit eines gedachten Zwischenspeichers anzeigt, wird von dem Kanal 30 mit variabler Rate unterhalten, wenn er durch eine Leaky- Bucket-Funktion beschränkt ist. Ri Bit für die Rahmenperiode i werden als Eingabe an den gedachten Zwischenspeicher geliefert (der hier von nun an als "Bucket" bezeichnet wird). Die Rate, mit der Bit als Ausgabe vom Bucket geliefert werden, beträgt Bit pro Rahmenperiode. Die Bucketgröße ist Nmax. Die momentane Bucketvollheit, nachdem der Rahmen i an den Kanal 30 mit variabler Rate geliefert worden ist, beträgt
Um sicherzustellen, daß die Kanalschnittstelle 80 keine hohe Priorität fallen läßt, muß die Rate Ri derart sein, daß der Bucket niemals überläuft, d.h. Ni ≤ Nmax i oder
Gleichung (19) definiert die Leaky-Bucket-Beschränkung auf der Bitrate, die als Eingabe an den Kanal 30 mit variabler Rate geliefert werden kann.
Es handelt sich bei der Leaky-Bucket-Beschränkung allerdings nicht um die einzige Beschränkung. Tatsächlich kann das Verhindern von Überlauf des Decodiererzwischenspeichers 40 eine stärkere Beschränkung der Bitrate auferlegen, die als Eingabe an den Kanal 30 mit variabler Rate geliefert werden kann. Insbesondere kann die rechte Seite der in Gleichung (17) spezifizierten Decodiererratenbeschränkung strenger ausfallen als die Leaky-Bucket-Ratenbeschränkung von Gleichung (19).
Die Grundlagen der Zwischenspeichersteuerung für die beispielhafte Codierereinheit 15, wenn der Kanal 30 mit variabler Rate eine Leaky-Bucket-Ratenbeschränkung aufweist, sind in Form eines Flußdiagramms durch Figuren 8 und 9 dargestellt, wenn sie, wie in Figur 10 gezeigt, verbunden werden. Dementsprechend wird bei der Ankunft des ersten Rahmens des ursprünglichen Videosignals VIDIN bei Schritt 800 in die Routine eingesprungen. Schritt 801 führt zum Zeitpunkt t = 0 vor der Codierung des Rahmens i = 1 eine variable Initialisierung durch. Bei stellt die Vollheit des Codiererzwischenspeichers 20 zum Zeitpunkt t = iT dar, Bdi stellt die Vollheit des Decodiererzwischenspeichers 40 zum Zeitpunkt τ = iT dar und Ni stellt die Vollheit des Leaky-Bucket zum Zeitpunkt t = iT dar, und sie alle werden auf null (0) initialisiert. In Schritt 802 werden Schätzwerte von Raten, die vom Kanal 30 mit variabler Rate für den gegenwärtigen Rahmen i des ursprünglichen Videosignals VIDIN und für die nächsten L zukünftigen Rahmen des ursprünglichen Videosignals VIDIN zur Verfügung stehen, bestimmt. Auch werden die Leaky- Bucket-Vollheitswerte und die Vollheitswerte des Decodiererzwischenspeichers 40 für die gleichen nächsten L zukünftigen Rahmen geschätzt. Zum Schätzen von Kanalbitraten werden die Ungleichungen Gleichung (17) und Gleichung (19) eingesetzt, wobei für k s 0, Ek = 0 ist. Die Leaky-Bucket-Vollheitswerte und die Vollheitswerte des Decodiererzwischenspeichers 40 werden jeweils aus Gleichung (18) und Gleichung (12) bestimmt. Sie werden umgeschrieben, was für j = i,i+1,...,i+L-1
ergibt, wobei Ej-L-Bdj-L-1 ≤ Rj für den Decodiererzwischenspeicher 40 einen Unterlaufzustand anzeigt und
für den Decodiererzwischenspeicher 40 einen Überlaufzustand anzeigt,
In den meisten Fällen können für j < i+L-1 zuvor gemachte Schätzwerte vereinfacht und wiederverwendet werden, wobei in diesem Fall Auswertungen lediglich für j = i+L-1 vorgenommen werden müssen. Wie unten gezeigt, kann sich Bdi-L-1 jedoch verändern, weshalb eine Neuauswertung aller Schätzwerte wünschenswert sein kann. Allgemein ist ein Wert von Rj ≥ 0, der gleich der Obergrenze von Gleichung (20) oder Gleichung (21) ist, und zwar der niedrigeren von diesen entspricht, eine gute Wahl. Wenn jedoch bekannt ist, daß ein Rahmen mit einer großen Anzahl an Bit zu erwarten ist, sind kleinere Werte möglicherweise wünschenswert. Kleinere Werte von Rj können auch dann wünschenswert sein, wenn es sich bei dem Kanal um eine Bildplatte handelt, damit sowenig Bit wie möglich verwendet werden. Wenn kleinere Werte von Rj gewählt werden, so werden sie so gewählt, daß sie größer sind als die untere Grenze von Gleichung (20), um ein Unterlaufen des Decodiererzwischenspeichers zu verhindern.
Wenn i ≤ L ist, werden vom Videodecodierer 50 noch keine Rahmen decodiert, und der Decodiererzwischenspeicher 40 füllt sich lediglich an. Allgemein sollte die Summe aus R&sub1;,...,RL so gewählt werden, daß sie die erwartete Bitrate der ersten paar Rahmen des Bitstroms CODEIM übersteigt, um einen Unterlauf des Decodiererzwischen speichers 40 zu vermeiden.
In Schritt 803 wird Rreq von der Kanalratensteuerung 60 auf den geschätzten Wert für Ri gesetzt, und diese Rate wird vom Kanal 30 mit variabler Rate angefordert. Danach prüft der bedingte Verzweigungspunkt 804, um zu bestimmen, ob die angeforderte Kanalbitrate gewährt wird. Wenn das Prüfungsergebnis in Schritt 804 ein NEIN ist, wodurch angezeigt ist, daß die angeforderte Kanalbitrate von dem Kanal 30 mit variabler Rate nicht gewährt wurde, geht die Steuerung an Schritt 805 weiter, der den von dem Kanal 30 mit variabler Rate gewährten wirklichen Wert von Ri bestimmt. Im Schritt 806 prüft die Kanalratensteuerung 60, um zu bestimmen, ob beim Decodiererzwischenspeicher 40 ein Unterlaufen auftreten wird, indem die wirklich zugeteilte Kanalbitrate Ri verwendet wird. Diese Bestimmung wird durch Auswerten der Ungleichung von Gleichung (20) mit j = i bewerkstelligt. Wenn das Prüfungsergebnis im Schritt 806 ein JA ist, wird die Steuerung an Schritt 807 weitergegeben, in dem die Kanalratensteuerung 60 bewirkt, daß die Kanalschnittstelle 80 aus dem Bitstrom CODEIM selektiv Bit verwirft, um das Signal CODETR zu erhalten. Die Kanalschnittstelle 80 versucht, alle schädlichen Wirkungen auf das Bild innerhalb des Rahmens, die sich ergeben können, so klein wie möglich zu halten, um den Wert von Ei-L zu verringern, damit die Ungleichung von Gleichung (20) erfüllt wird und dadurch ein katastrophales Unterlaufen des Decodiererzwischenspeichers 40 vermieden wird. Die Steuerung wird dann an den Schritt 808 weitergegeben. Auch wenn das Prüfungsergebnis im Schritt 806 ein NEIN ist, was anzeigt, daß kein Unterlaufen des. Decodiererzwischenspeichers 40 auftritt, wird die Steuerung an Schritt 808 weitergegeben.
In Schritt 808 führt die Kanalratensteuerung 60 eine Neuberechnung der Schätzwerte von Raten für den Kanal 30 mit variabler Rate für die Leaky-Bucket-Vollheitswerte und Vollheitswerte des Decodiererzwischenspeichers 40 für die nächsten L zukünftigen Rahmen des ursprünglichen Videosignals VIDIN unter Verwendung des wirklichen (kleineren) Wertes von Ri durch. Diese neuen Schätzwerte werden auf die gleiche Weise abgeleitet wie die in Schritt 802 abgeleiteten Schätzwerte. Die Steuerung wird dann an den Schritt 810 weitergegeben.
Wenn das Prüfungsergebnis im Schritt 804 ein JA ist, was anzeigt, daß von dem Kanal 30 mit variabler Rate die angeforderte Kanalbitrate gewährt wurde, wird die Steuerung an Schritt 809 weitergegeben, der Ri = Rreq zuweist. Danach wird die Steuerung an Schritt 810 weitergegeben.
Schritt 810 schätzt unter Verwendung der in Gleichung (21) spezifizierten Leaky-Bucket-Beschränkung eine obere Grenze (UB) für Ri+L
In Schritt 811 wird von der Codiererratensteuerung 70 eine obere Grenze für Ei bestimmt. Diese obere Grenze wird bestimmt, indem aus der Ungleichung Gleichung (15) Beschränkungen auf das Überlaufen des Codiererzwischenspeichers 20 und aus der Ungleichung Gleichung (16) Beschränkungen auf das Unterlaufen des Decodiererzwischenspeichers 40 verwendet werden.
Das Minimum dieser beiden oberen Grenzen für Ei wird als Ausgabe durch die Codiererratensteuerung 70 als Signal RANGE an den Videocodierer 10 geliefert.
Schritt 812 beginnt die Codierung von Rahmen i durch den Videocodierer 10, vorbehaltlich der Gränzen für Ei, und die Übertragung eines Rahmens vom Codierer zwischenspeicher 20 mit der Rate Ri. In Schritt 813 wird die Codierung von Rahmen i durch den Videocodierer 10 und die Übertragung des vom Codiererzwischenspeicher 20 gelieferten Rahmens durch den Kanal 30 mit variabler Rate beendet. Der Videocodierer 10 liefert dann den wirklichen Wert von Ei als Eingabe an die Kanalratensteuerung 60 und die Codiererratensteuerung 70. Am bedingten Verzweigungspunkt 814 wird der wirkliche Wert von Ei verwendet, um die Ungleichung Gleichung (14) auszuwerten und dadurch zu bestimmen, ob während der Codierung von Rahmen i ein Unterlaufen des Codiererzwischenspeichers 20 aufgetreten ist. Wenn das Prüfungsergebnis im Schritt 814 ein NEIN ist, wird die Steuerung an Schritt 816 weitergegeben. Wenn das Prüfungsergebnis im Schritt 814 ein JA ist, beenden die Kanalratensteuerung 60 und die Kanalschnittstelle 80 die Übertragung frühzeitig, und die Steuerung wird an Schritt 815 weitergegeben, die den neuen niedrigeren Wert von Ri wie folgt berechnet
Danach wird die Steuerung an Schritt 816 weitergegeben. Schritt 816 verwendet wirkliche Werte von Ei und Ri, um unter Verwendung der Gleichungen (8), (22) bzw. (23) wirkliche Werte von Bei, Ni und Bdi-L zu berechnen. In Schritt 817 wird i als Vorbereitung für die Codierung des nächsten Rahmens inkrementiert. Wenn an diesem Punkt Ri = Rreq ist, dann sind alle zuvor in Schritt 2 geschätz ten Werte weiterhin gültig, und für den nächsten Rahmen muß lediglich ein Schätzwert für das jüngste Zeitintervall bewertet werden. Wenn Ri ≠ Rreq ist, dann hat sich Bdi-L verändert und alle in Schritt 2 zuvor geschätzten Werte müssen von neuem bewertet werden.
In Figur 2 wird ein beispielhaftes Codiersystem 100 gezeigt, bei dem eine Vielzahl von einzelnen nichtcodierten Bitströmen 111-1 bis 111-N codiert und zur Übertragung in einen einzelnen Bitstrom 112 gemultiplext werden.
Obwohl der gemultiplexte Bitstrom 112 mit konstanter Rate Ri übertragen wird, werden die komprimierten Versionen jedes Bitstroms bei Ausblendung aus dem gemultiplexten Signal in der Regel derart in Bursts verfügbar, daß jeder Bitstrom so betrachtet wird, als wenn er von einem Kanal mit einer variablen Rate ankäme. Jeder Bitstrom wird somit über einen Kanal mit effektiv variabler Bitrate transportiert. Eine Hauptcharakteristik eines derartigen Kanals mit effektiv variabler Bitrate besteht darin, daß unbekannt ist, welcher Teil der gesamten Kanalbandbreite fur einen beliebigen Zugangsstrom zu einem beliebigen Zeitpunkt zur Verfügung stehen wird. Jeder von einzelnen nichtcodierten Bitströmen 111 kann von einem anderen Ursprung abgeleitet sein. Zu den typischen Ursprüngen, von denen individuelle nichtcodierte Bitströme 111 abgeleitet sein können, zählen Video-, Audio- und Datenströme, ohne darauf begrenzt zu sein. Für das vorliegende Beispiel wird angenommen, daß jeder der Teile von einzelnen nichtcodierten Bitströmen 111 durch die Tatsache einander zugeordnet werden, daß sie während der gleichen Realzeitperiode erzeugt worden sind. Der nichtcodierte Bitstrom 111-1 könnte beispielsweise eine Reihe von Rahmen darstellen, die eine sprechende Person zeigen, und der nichtcodierte Bitstrom 111-2 könnte eine Reihe von Audiorahmen darstellen, die eine digitale Darstellung dessen enthalten, was gesprochen wurde. Jeder der nichtcodierten-Bitströme 111 wird durch Codierer 101 in codierte Signale ENCOD codiert. Zwar stellt dies für die Erfindung keine Begrenzung dar, doch wird für das vorliegende Beispiel speziell auch gefordert, daß Teile von jedem der codierten Signale ENCOD, die während des gleichen Zeitintervalls erzeugt wurden, einander zugeordnet und nach der Codierung zu einem vorbestimmten Teil des gemultiplexten Stroms 112, der diesem Zeitintervall entspricht, verknüpft werden. Dieses Erfordernis erleichtert das Editieren des gemultiplexten Stroms 112. Somit würde, wie oben beschrieben, wenn Video- und Audiosignale gemultiplext werden, jeder Teil des gemultiplexten Stroms 112 einen Videorahmen und eine digitalisierte Darstellung dessen enthalten, was von dem Sprecher während des Zeitintervalls dieses zugeordneten Videorahmens gesprochen wurde.
Aus Gründen der Vereinfachung der Realisierung und der Deutlichkeit der Darstellung wird angenommen, daß in einem dem beispielhaften Codiersystem 100 entsprechenden Demultiplexer- und Decodierer-System, wie z.B. dem in Figur 3 gezeigten beispielshaften Demultiplexer und Decodierer 200, jedes von einzelnen codierten Signalen ENCOD (Figur 2) seinen eigenen zugeordneten Decodierer und einen entsprechenden Decodiererzwischenspeicher wie z.B. die Decodierer 208 und die Decodiererzwischenspeicher 205 aufweist. Weiterhin gibt es, wie in Figuren 3 und 4 gezeigt (was ein weiteres beispielhaftes Demultiplexer- und Decodierer-System zeigt), keine Zwischenspeicherung des gemultiplexten Stroms 112 vor seiner Demultiplexierung zurück in jedes von einzelnen codierten Signalen ENCOD, so daß Realisierungen entwickelt werden können, die vollständig unabhängige Decodierer verwenden. Ein Vorteil eines derartigen Systems besteht darin, daß es ein leichtes Vermischen einer beliebigen Anzahl von Video-, Audio- und anderen Arten von Decodierern in flexible Konfigurationen gestattet. Auch kann eine Ratensteuerung für jeden der Codierer 101 bereitgestellt werden, um bei den Zwischenspeichern sowohl des Codierers als auch des Decodierers einen Überlauf und einen Unterlauf zu verhindern.
Wie in Figur 2 gezeigt wird jeder der einzelnen nichtcodierten Bitströme 111-1 bis 111-N als Eingabe an einen der Codierer 101-1 bis 101-N geliefert. Für das vorliegende Beispiel ist der nichtcodierte Bitstrom 111-1 als Videosignal und der nichtcodierte Bitstrom 111-2 als Audiosignal bezeichnet. Jeder der Codierer 101-1 bis lol-N sind ausgelegt, die in dem einen der einzelnen ihm gelieferten nichtcodierten Bitströme 111 geführte Art von Informationen zu codieren und als Ausgabe eine codierte Darstellung der darin geführten Daten als einen der codierten Bitströme ENCOD-1 bis ENCOD-N zu liefern. Wie gezeigt ist jeder der Codierer 101 einem der Codiererzwischenspeicher 106-1 bis 106-N zugeordnet. Jeder der Codiererzwischenspeicher 106 empfängt den einen der codierten Bitströme ENCOD, der von seinem zugeordneten der Codierer 101 geliefert wurde, als Eingabe und speichert ihn. Die gespeicherten codierten Bitströme ENCOD werden vor der Übertragung durch den Kanal von jedem der Codiererzwischenspeicher 106 auf FIFO-Weise durch einen Multiplex-(MUX)-Koppler 108 an den Multiplexzwischenspeicher 109 geliefert. Der Multiplexzwischenspeicher 109 ist in der Regel viel größer als jeder der Codiererzwischenspeicher 106, da er in der Lage sein muß, Daten zu speichern, die von jedem der Codiererzwischenspeicher 106 geliefert worden sind.
Wie in Figur 3 gezeigt können die Kosten für einen großen Demultiplexzwischenspeicher vor dem Demultiplexen entfallen, indem unabhängige Decodierer 208 eingesetzt werden, die jeweils ihren eigenen Decodiererzwischenspeichern 205 zugeordnet sind. Wie in Figur 4 gezeigt ist eine noch einfachere Anordnung für einen beispielhaften Demultiplexer und Decodierer möglich, wenn durch den Einsatz von Paketwahleinheiten 301 jeder der Decodierer 308 in der Lage ist, seine eigenen Datenpakete identifiziert und direkt aus dem gemultiplexten Bitstrom 112 ausgeblendet zu bekommen. Ein Vorteil, Konfigurationen wie die in Figuren 3 und 4 gezeigten zu verwenden, besteht darin, daß je nach Bedarf zusätzliche Decodierer hinzugefügt werden können, indem sie einfach in den gemultiplexten Bitstrom 112 oder in die entschachtelten einzelnen codierten ankommenden Datenströme eingeschleift werden.
Es wird angenommen, daß jeder der einzelnen nichtcodierten Bitströme 111 (Figur 2) aus einer Folge von "Zugangseinheiten" besteht. Beispielsweise könnte eine Videozugangseinheit ein Videorahmen sein, der ein Bild enthält, während eine Audiozugangseinheit ein Block aus digitalisierten Audioabtastwerten sein könnte, wobei dies keine Begrenzung darstellen soll.
Die Zugangseinheiten von den nichtcodierten Bitströmen 111 werden an die Codierer 101 geliefert, in denen sie codiert und zu einem oder mehreren von "Paketen" von Daten geformt werden, die jedes Signal ENCOD bilden. Zur Verdeutlichung der Darstellung wird im vorliegenden Beispiel angenommen, daß pro Zugangseinheit ein Paket vorliegt. Weitere Ausführungsformen, die im Schutzumfang der Erfindung enthalten sind und bei denen das Verhältnis von Zugangseinheiten zu Paketen nicht Eins beträgt, sind für den Fachmann ohne weiteres offensichtlich. Jedes codierte Paket enthlt eine vorbestimmte Anzahl von Bit, die sich von Paket zu Paket unterscheiden kann. Die Pakete werden als Eingabe an jeden der Codiererzwischenspeicher 106 geliefert.
Die Start- und Endzeiten jeder Zugangseinheit werden von jedem der Codierer 101 über die Verbindungen 102-1 bis 102-N als Eingabe an jeden der Codiererratensteuerungen 103 geliefert. Analog dazu wird die während der Codierung jeder Zugangseinheit erzeugte Zahl von Bit von jedem der Codierer 101 über die Verbindungen 102-1 bis 102-N als Eingabe an jeden der Codiererratensteuerungen 103 geliefert. Jede der Codiererratensteuerungen 103 überwacht die Start- und Endzeiten jeder Zugangseinheit und die zum Codieren jeder Zugangseinheit erzeugte Zahl von Bit. Auch liefern die Codiererratensteuerungen 103 die Start- und Endzeiten jeder Zugangseinheit und die Zahl erzeugter Bit über die Verbindungen 104-1 bis 104-N an eine Multiplexsystemsteuerung 105. Die Multiplexsystemsteuerung 105 benutzt die Start- und Endzeiten jeder Zugangseinheit und die Zahl der erzeugten Bit auf die unten beschriebene Weise. Die Codiererratensteuerungen 103 überwachen auch die Vollheit der Zwischenspeicher 106 auf unten zu beschreibende Weise, zur Verwendung bei der Steuerung der Bitraten der Signale ENCODE, die als Ausgaben vom Codierer 101 geliefert werden.
Pakete, die in Codiererzwischenspeichern 106 gespeichert worden sind, werden periodisch, und zwar gemäß eines zu beschreibenden vorbestimmten Systemtaktes, angesammelt, um "Stapel" zu bilden. Dieses Ansammeln wird von der Multiplexsystemsteuerung 105 gesteuert ausgeführt, die über die Verbindung 107 den MUX-Koppler 108 anweist, vorbestimmte Pakete von vorbestimmten der Codiererzwischenspeicher 106 zum Multiplexerzwischenspeicher 109 weiterzuleiten. Es wird angenommen, daß die Übertragung von Paketen von den Codiererzwischenspeichern 106 zum Multiplexzwischenspeicher 109 lediglich einen Bruchteil einer Stapeldauer erfordert, so daß ein nachfolgender Stapel codiert werden kann, ohne daß ein Überlauf des Codiererzwischenspeichers unnötig riskiert wird. Die Stapel, die die angesammelten Pakete umfassen, werden vor ihrer Übertragung zu dem Kanal im Multiplexer zwischenspeicher 109 provisorisch gespeichert.
Der Systemtakt wird von einem Systemtaktgeber 110 aufrechterhalten, der als Ausgabe einen kontinuierlich steigenden Zeitwert τ liefert. Er wird auf verschiedene Art und Weise, die unten beschrieben sind, verwendet. Zeitwerte, d.h. bestimmte Werte von τ, können auch von dem Multiplexzwischenspeicher 109 periodisch in den gemultiplexten Bitstrom 112 eingeblendet werden. Diese bestimmten Werte von τ können in den gemultiplexten Bitstrom 112 an Stellen eingeblendet werden, die dem jenigen freistehen, der die Erfindung umsetzt. Für das vorliegende Beispiel werden die bestimmten Werte von τ als Teil der Kopfdaten jedes Stapels eingeblendet. Der Grund, weshalb bestimmte Werte von τ in den gemultiplexten Bitstrom 112 eingefügt werden, besteht darin, daß ermöglicht wird, daß ein analoger Systemtaktgeber in dem Demultiplexiersystem, z.B. der Systemtaktgeber 212 (Figur 3), prazise mit dem Systemtaktgeber 110 mitgeführt wird.
Bei dem beispielhaften Demultiplexier- und Decodier-System 200, wie es in Figur 3 dargestellt ist, werden von der Kopplersteuerung 202 Pakete des Multiplexdatenstroms 112, die vom Kanal ankommen, dahingehend identifiziert, zu welchem Strom sie gehören. Die Pakete werden dann von einem Demultiplexerkoppler 203 zu einem entsprechenden der Decodiererzwischenspeicher 205-1 bis 205-N geschaltet. Durch dieses Schalten wird der Multiplexdatenstrom 112 zurück in seine ursprünglichen getrennten codierten Signale ENCOD entschachtelt, die jeweils Pakete mit codierten Zugangseinheiten umfassen. Der Demultiplexerkoppler 203 wird über die Verbindung 204 von einer Kopplersteuerung 202 gesteuert. Die Pakete bleiben so lange in den Decodiererzwischenspeichern 205, bis ihre jeweiligen Decodierer 208-1 bis 208-N bereit sind, sie zu decodieren. Wie bei dem System von Figur 1 wartet jeder Decodierer nach Ankunft des ersten Informationsbit von Kanalleitung 112 genau LT Sekunden lang, bevor er mit dem Decodieren beginnt. L ist ein Systemparameter, der, wie im Zusammenhang mit Figur 1 erörtert, von dem bestimmt wird, der die Erfindung ausführt, und T ist eine unten beschriebene Stapeldauer.
Der Systemtaktgeber 212 erzeugt den Takt τ für den Decodierer 200. Taktinformationen, deren Einblendung oben erörtert wurde, kann auch von der Kopplersteuerung 202 aus dem Multiplexdatenstrom 112 ausgeblendet werden. Wenn ein Systemzeitwert, d.h. ein bestimmter Wert von τ, im Multiplexdatenstrom 112 ankommt, wird er von dem Demultiplexerkoppler 203 zum Systemtaktgeber 212 geleitet und zum Rücksetzen des Systemtaktgebers auf den neu angekommenen Wert verwendet. Derartige Taktinformationen können durch die Codierer 101 in die Datenströme eingesetzt werden, um von den Decodierern 208 oder 308 später bei einer weiteren Synchronisierung von Audio-, Video- und anderen Datensignalen verwendet zu werden.
Beim Demultiplexer und Decodierer 300, eine in Figur 4 gezeigte alternative beispielhafte Ausführungsform, werden von dem Kanal ankommende Pakete des Multiplexdatenstroms 112 parallel an die Paketwähler 301-1 bis 301-N geliefert. Jeder der Paketwähler 301 identifiziert, welche Pakete Teil seines zugeordneten Datenstroms sind. Jedes so identifizierte Paket wird gewählt und an seinen zugeordneten der Decodiererzwischenspeicher 304 geliefert, wo sie gespeichert werden und auf die Decodierung durch einen der Decodierer 308-1 bis 308-N warten. Bei dieser Ausführungsform wird der Systemtakt aus dem Multiplexdatenstrom 112 an jeden der Decodierer 308 geliefert. Jeder der Decodierer 308 unterhält seinen eigenen (nicht gezeigten) unabhängigen Systemzeittaktgeber, der dem Systemtaktgeber 212 gleicht (Figur 3).
Da die Decodiererzwischenspeicher 205 oder 304 lediglich eine endliche Kapazität aufweisen, ist der Codierer 100 (Figur 2) dafür verantwortlich, sicherzustellen, daß sie weder Überlaufen noch unterlaufen. Wie dies bewerkstelligt wird, geht aus Figur 5 hervor, die ein beispielhaftes Systemtaktdiagramm für den Multiplexiervorgang zeigt. Der Systemtakt τ ist entlang der horizontalen Achse gezeigt. Jeder Stapel ist bezüglich einer "Stapeldauer" T definiert. Stapel i entspricht somit einem Systemtaktintervall von [(i-1)T,iT]. Bei dieser Ausführungsform soll jede Zugangseinheit, die in dem Systemtaktintervall [(i-1)T,iT] stoppt, d.h. deren Empfang durch ihren entsprechenden Codierer 101 beendet wird, in Stapel i eingefügt werden. Für das vorliegende Beispiel wird N als 5 gewählt, so daß fünf nicht codierte Datenströme 111 vorliegen, die, wie gezeigt, mit "a", "b", "c", "d" und "e" bezeichnet sind. Zugangseinheiten von den beispielhaften Strömen "a", "b", "c" und "d" sollen in Stapel i eingefügt werden. Außerdem wird eine Zugangseinheit aus dem Strom "e" gezeigt, die nicht in Stapel i eingefügt werden soll, da sie nicht darin abgeschlossen wurde.
Es ist für den Fachmann offensichtlich, daß andere Ausführungsformen innerhalb des Schutzumfangs der Erfindung wählen könnten, Zugangseinheiten so zu definieren, daß sie dann zu einem Stapel gehören, wenn die Zugangseinheiten in dem Systemtaktintervall [(i-1)T,iT] beginnen, d.h. beginnen, von ihren entsprechenden Codierern 101 empfangen zu werden, anstatt dort zu stoppen. Bei einer derartigen Ausführungsform können die Enden der Zugangseinheiten durch die Verwendung von geeigneten, vor den Codierern 111 angeordneten Verzögerungseinrichtungen ausgerichtet werden, damit sie der Funktion und der Erörterung von Figur 5 entsprechen. Dies ist für den Fachmann ohne weiteres offensichtlich.
Der Stapeltakt könnte auch so gewählt werden, daß die Stapelzeit auf einen der Zugangseinheitsströme ausgerichtet ist, d.h. T wäre gleich der Dauer der Zugangseinheit des gewählten Stromes. In Figur 5 ist Strom "a" gewählt, ein "Hauptstrom" zu sein, um einen Stapeltakt festzulegen. Wie gezeigt werden Datenpakete aus den codierten Zugangseinheiten gemultiplext, um eins nach dem anderen übertragen zu werden. Wie aus Figur 5 ersichtlich, findet keine besondere Ausrichtung übertragener Pakete mit dem Stapeltakt statt.
Zum Systemzeitpunkt τ = (i-1)T sind alle Pakete aus dem Stapel i-1 gemultiplext worden, und wie zu sehen endet ihre Übertragung zu einem späteren Zeitpunkt τbuf. Zum Zeitpunkt (i-1)T werden die Pakete, die auf übertragung warten, im Multiplexerzwischenspeicher 109 (Figur 2) gespeichert. Wenn der Kanal mit einer konstanten Bitrate Rm arbeitet, wird die Zahl von zum Zeitpunkt (i-1)T im Multiplexerzwischenspeicher 109 gespeicherten Bit angegeben durch
Dieser Wert muß kleiner bleiben als die Größe des Multiplexerzwischenspeichers 109, um einen ZwischenspeicherÜberlauf zu vermeiden. Er muß auch größer als null (0) sein, um einen Unterlauf des Multiplexerzwischenspeichers 109 zu vermeiden.
Bei der Gesamtverzögerung eines Paketes durch das System, gemessen von dem Zeitpunkt, wenn das Paket als Ausgabe von einem der Codierer 106 geliefert wird, bis zum Zeitpunkt, wenn das Paket als Eingabe an einen der Decodierer 208 (Figur 3) oder 308 (Figur 4) geliefert wird, handelt es sich um eine feste vorbestimmte Konstante τDM = LT, die von demjenigen gewählt wird, der die Erfindung ausführt. Alle Pakete jedes Stroms müssen bis zu dem Zeitpunkt übertragen sein, an dem ihre jeweiligen Decodierer erwarten, sie zu verarbeiten. Ansonsten tritt ein Unterlauf des Decodiererzwischenspeichers auf, d.h. ein Unterlauf desjenigen der Decodiererzwischenspeicher 205 oder 308, für den nicht alle Pakete übertragen wurden
Wie oben beschrieben enthält jede der Codiererratensteuerungen 103 (Figur 2) eine Liste der Startzeiten für alle nichtgemultiplexten Pakete. Diese Startzeiten werden über die Verbindungen 104 auch an die Multiplexsystemsteuerung 105 geliefert. Der kleinste Wert dieser Startzeiten plus die Systemverzögerung τDM ist der späteste Zeitpunkt, zu dem die Übertragung des nächsten zu multiplexierenden Pakets enden kann. Wenn die Übertragung zu diesem Zeitpunkt nicht beendet ist, besteht die Möglichkeit eines Unterlauf 5 des Decodiererzwischenspeichers. In Figur 5 gehört die kleinste Startzeit aller nichtmultiplexierten Pakete zum Paket Pe(i+1)1 von Strom "e". Diese kleinste Startzeit ist mit τmin bezeichnet. Der Decodierer für den Strom "e" erwartet, das Paket Pe(i+1)1 präzise TDN Sekunden später zum Zeitpunkt τmax = τmin + τDM zu decodieren. Somit müssen das Paket Pe(i+1)1 sowie beliebige zuvor gemultiplexte Pakete vor τmax übertragen sein. Da das Paket Pe(i+1)1 zu dem Stapel i+1 gehört, müssen alle Datenpakete im Stapel i vor τmax übertragen sein.
Dieses Erfordernis, die Übertragung zu beenden, ist demjenigen gleichwertig, für die Datenmenge, die darauf wartet, gemultiplext zu werden, eine obere Grenze festzulegen, d.h. eine Begrenzung der maximalen Datenmenge, die in jedem der Codiererzwischenspeicher 106 und im Multiplexzwischenspeicher 109 gespeichert werden kann. Die Summe der Vollheitswerte der Codiererzwischenspeicher 106 darf insbesondere
nicht überschreiten, um in den Decodiererzwischenspeichern 205 (Figur 3) oder 304 (Figur 4) einen Zwischenspeicherunterlauf zu vermeiden.
Ein Verfahren, um sicherzustellen, daß dieses Zwischenspeichervollheitsniveau nicht überschritten wird, besteht darin, die Gesamtmenge an Zwischenspeicherungskapazität im Codiersystem 100 zu begrenzen. Das heißt, daß ein Unterlauf des Decodiererzwischenspeichers nicht auftreten kann, wenn die kombinierte Kapazität der Codiererzwischenspeicher 106 und des Multiplexerzwischenspeichers 109 unter τDMRm gehalten wird. Wenn allerdings einige der nichtcodierten Bitströme 111 nur sehr sporadisch auftreten und ihre entsprechenden Codiererzwischenspeicher 106 die meiste Zeit über fast leer sind, kann es unwirtschaftlich sein, für die kombinierte Zwischenspeichergröße eine derartige Begrenzung festzulegen. Auch kann bei nichtkonstanter Kanalbitrate eine derartige Begrenzung der Zwischenspeichergröße möglicherweise unprazise und unwirtschaftlich sein. Bei dieser beispielhaften Ausführungsform überwacht somit die Multiplexsystemsteuerung 105, wie unten beschrieben, die Summe der Vollheitswerte der Codiererzwischenspeicher 106 und des Multiplexerzwischenspeichers 109, um sicherzustellen, daß das Niveau der kombinierten Vollheitswerte das von Gleichung (29) vorgeschriebene Niveau nicht überschreitet
Sobald eine Zugangseinheit stoppt, können ihre Datenpakete durch den MUX-Koppler 108 von einem der Codiererzwischenspeicher 106 zum Multiplexerzwischenspeicher 109 übertragen werden. Wie in Figur 5 gezeigt, ist das erste Paket, das endet, vom Strom "d" und als Pdi1 bezeichnet. Wenn dieses Paket Ndi1 Bit enthält, dann muß nach dem Multiplexen von Pdi1 τbuf wie folgt neu berechnet werden:
Wenn das so gemultiplexte Paket nach Feststellung durch die Multiplexsystemsteuerung 105 den frühsten Startzeitpunkt τmin der nicht gemultiplexten Pakete aufweist, wird τmin auf den frühsten Startzeitpunkt der verbleibenden nicht gemultiplexten Pakete rückgesetzt und τmax = τmin + τDM. Hierdurch wird ein größerer Wert τmax und im Multiplexerzwischenspeicher 109 zusätzlicher freier Raum geschaffen. In Figur 5 weist das Paket Pdi nicht den frühsten Startzeitpunkt auf, weshalb τmin nicht neu berechnet wird.
Die Codiererratensteuerungen 103 sind auch dafür verantwortlich, einen Überlauf der Decodiererzwischenspeicher 204 oder 305 zu verhindern.
Diese Fähigkeit ist wünschenswert, um zu vermeiden, daß übermäßig große Decodiererzwischenspeichergrößen erforderlich sind, was dazu führen würde, daß Zwischenspeichermittel realisiert wird, das niemals verwendet wird. Zu diesem Zweck hält sich jede der Codiererratensteuerungen 103 über die Vollheit ihres entsprechenden Decodiererzwischenspeichers regelmäßig auf dem Laufenden, um zu prüfen, ob ein Überlauf ihres zugeordneten der Decodiererzwischenspeicher 205 (Figur 3) oder 304 (Figur 4) unmittelbar bevorsteht. Was zum Beispiel den Strom "a" betrifft, so endet, wie in Figur 5 gezeigt, die Decodierung des Stapels i zum Systemzeitpunkt (i+L)T oder davor. Darüberhinaus fällt der Zeitpunkt τbuf in den Decodiertakt des Stapels i-2. Die Codiererratensteuerung 103-1 berechnet den Vollheitswert des Decodiererzwischenspeichers 205-1 oder 304-1 zum Systemzeitpunkt τbuf, wie für die Codiererratensteuerung 70 (Figur 1) beschrieben (Gleichung 23). Die Wahrscheinlichkeit für einen Überlauf des Decodiererzwischenspeichers 205-1 oder 304-1 kann daraus bestimmt werden. Bei der vorliegenden Ausführungsform wird bei drohendem Überlauf der Codierer 101-1 lediglich angewiesen, seine Ausgabedatenrate zu verringern.
Es sind auch andere Handlungen möglich, den Überlauf des Decodiererzwischenspeichers 205-1 bzw. 304-1 zu lindern, und können bei anderen Ausführungsformen eingesetzt werden. So zum Beispiel könnte das aktuelle Paket abgeschlossen und ein neues begonnen werden, mit der Absicht, daß das neue zu einem späteren Zeitpunkt ohne Überlauf gesendet werden kann. Es könnten aber auch Pakete aus anderen Strömen zuerst gemultiplext werden, mit dem Gedanken, daß eine spätere Übertragung ohne Überlauf möglich sein würde. Bei genügend freiem Raum könnten aber auch Stopfbit in den Multiplexerzwischenspeicher 109 gegeben werden, die beim Demultiplexer des Decodierers ignoriert würden und somit dem Decodiererzwischenspeicher mehr Zeit geben, zu leeren.
In Figur 6 ist eine ausführlichere Ansicht der beispielhaften Codiererratensteuerung 103-1 (Figur 2) gezeigt. Jede der anderen Ratensteuerungen 103 hat einen identischen Aufbau, jedoch ihren zugeordneten Zugangseinheiten entsprechende unterschiedliche Zusätze. Es wird daran erinnert, daß aus Gründen der Klarheit der Darstellung jeder der Codierer 101 pro Zugangseinheit lediglich ein Paket codierter Daten erzeugt. Für den Fachmann ist eine Erweiterung auf Ausführungsformen, bei denen pro Zugangseinheit mehrere Pakete erzeugt werden, offensichtlich.
Die Signale 501-1 bis 505-5 werden über die Verbindung 102-1 zwischen dem Codierer 101-1 (Figur 2) und der Codiererratensteuerung 103-1 übertragen. Zudem werden die Signale 506-1 bis 510-1, 511, 512-1, 513 und 514 über die Verbindung 104-1 zwischen der Codiererratensteuerung 103-1 und der Multiplexsystemsteuerung 105 übertragen. Der Codierer 101-1 liefert als Ausgabe auf Leitung 501-1 ein Signal, das den Start eines Pakets anzeigt, was wiederum veranlaßt, daß der Startzeit-FIFO 516 von dem Systemtaktgeber 110 als Eingabe den aktuellen Wert von τ empfängt. Analog dazu liefert der Codierer 101-1 als Ausgabe auf Leitung 502-1 ein Signal, das den Stopp eines Pakets anzeigt, was wiederum veranlaßt, daß der Stoppzeit-FIFO 517 vom Systemtaktgeber 110 als Eingabe den aktuellen Wert von τ empfängt. Der Codierer 101-1 liefert als Ausgabe auf Leitung 503-1 eine laufende Zählung der Größe des gegenwärtig codierten Pakets. Zu dem Zeitpunkt, zu dem ein Paket stoppt, wird dieser Wert in einen Paketgrößen-FIFO 518 eingetragen. Die von dem Startzeit-FIFO 516, dem Stoppzeit-FIFO 517 und dem Paketgrößen-FIFO 518 gelieferten Ausgaben, die Paketen entsprechen, die im Codiererzwischenspeicher 106-1 gespeichert worden sind, aber noch nicht gemultiplext worden sind, werden über die Leitungen 506-1, 507-1 bzw. 509-1 an die Multiplexsystemsteuerung 105 gesandt.
Der Codierer 101-1 hat die Wahl, für Pakete, die er in nächster Zukunft erzeugen wird, Platz zu reservieren. Diese Fähigkeit ist für diskontinuierliche Ursprünge wichtig, die in der Regel sehr wenig Informationen erzeugen, gelegentlich aber eine bedeutende Menge erzeugen können. Die Größen erwarteter zukünftiger Pakete werden als Eingabe vom Codierer 101-1 auf Leitung 504-1 empfangen und über Leitung 510-1 an die Multiplexsystemsteuerung 105 weitergegeben.
Während jedes Paket gemultiplext wird, bewirkt ein Signal NÄCHSTES PAKET von der Multiplexsystem- Steuerung 105 auf Leitung 508-1, daß sowohl der Startzeit-FIFO 516, der Stoppzeit-FIFO 517 und der Paketgrößen-FIFO 518 der Multiplexsystemsteuerung 105 gegebenenfalls ihren nächsten gespeicherten Wert angeben. Falls der Startzeit-FIFO 516 oder der Stoppzeit-FIFO 517 leer sind, wird eine Null-Ausgabe so lange angegeben, bis sie nicht länger leer sind. Falls der Paketgrößen-FIFO 518 leer ist, so wird das, was er als Eingabe erhält, direkt durchgeführt und als Ausgabe geliefert, damit die Multiplexsystemsteuerung 105 die laufende Zählung der Paketgröße empfangen kann.
Jede neue Paketgröße von dem Paketgrößen-FIFO 518 wird als Eingabe auch an einen Sammelspeicher 519 geliefert, der die akkumulierte Summe der Werte, die er als Eingaben empfangen hat, berechnet. Die neuen Paketgrößen vom Paketgrößen-FIFO 518 werden als Eingabe auch an den Decodiererzwischenspeicherzähler 521 geliefert, der seinen Zählwert um den Wert der Paketgröße jedes Paketes inkrementiert. Der Sammeispeicher 519 summiert die Zahl von Bit in dem gegenwärtigen Stapel für seinen zugeordne ten Strom, beim vorliegenden Beispiel Strom 111-1. Am Ende jedes Stapels wird von der Multiplexsystemsteuerung 105 auf Leitung 513 ein Signal CODIERERSTAPEL geliefert. Dies bewirkt, daß die akkumulierte Zahl von Bit in dem gegenwärtigen Stapel vom Sammelspeicher 519 als Ausgabe geliefert und als Eingabe von einem Stapelgrößen-FIFO 520 empfangen wird, der die Anzahl von Bit speichert, aus denen vorausgegangene Stapel bestanden. Das Signal ENCODER PACK bewirkt auch, daß der Sammelspeicher 519 sich selber auf einen Wert von null (0) löscht.
Der Decodiererzwischenspeicherzähler 521 zählt die Zahl von Bit, die in einem entsprechenden Decodiererzwischenspeicher, z.B. dem Decodiererzwischenspeicher 205-1 (Figur 3) zum Zeitpunkt τbuf gespeichert werden (siehe Figur 5). Während zusätzliche Pakete gemultiplext werden, wird der Zähler 521 um die Größe jedes Pakets inkrementiert, um seine Übertragung als Multiplexbitstrom 112 vom Multiplexzwischenspeicher 109 über den Kanal zum Decodiererzwischenspeicher 205-1 widerzuspiegeln. Des weiteren wird τbuf inkrementiert, um die Übertragungszeiten der Pakete gemäß Gleichung (30) widerzuspiegeln.
Wie in Figur 5 gezeigt, überquert τbuf periodisch die Grenze eines decodierten Stapels, wodurch angezeigt wird, daß ein weiterer Stapel aus dem Decodiererzwischenspeicher 205-1 (Figur 3) oder 308 (Figur 4) (je nach dem, welches System realisiert worden ist) ausgelesen worden ist und in den Decodierer 208-1 bzw. Decodierer 308-1 eingelesen worden ist. Zu einem derartigen Zeitpunkt erzeugt die Multiplexsystemsteuerung 105 (Figur 2) ein Signal CODIERERSTAPEL, das als Eingabe auf einer Codiererratensteuerleitung 514 geliefert wird. Dieses Signal bewirkt, daß eine der Größe des decodierten Stapels gleiche Zahl von Bit als Ausgabe von dem Stapelgrößen-FIFO 520 geliefert wird. Auch der Decodiererzwischenspeicherzähler 521 wird um die gleiche Zahl dekrementiert, womit das Verhalten des Decodiererzwischenspeichers 205-1 für den schlimmsten Fall verfolgt wird. Der wirkliche Vollheitswert des Decodiererzwischenspeichers ist kleiner als der von dem Decodiererzwischenspeicherzähler 521 berechnete, da typische Decodierer üblicherweise am Ende eines Stapels die Bit nicht alle auf einmal aus ihrem zugeordneten Decodiererzwischenspeicher ausblenden.
Der Zählwert von dem Decodiererzwischenspeicherzähler 521 wird an eine Schwellwerterfassungseinrichtung 522 geliefert, die prüft, um zu bestimmen, ob ein Überlauf des Decodiererzwischenspeichers unmittelbar bevorsteht. Dies geschieht, indem bestimmt wird, ob der Vollheitswert des Decodiererzwischenspeichers von dem Decodiererzwischenspeicherzähler 521 einen vorbestimmten Schwellwert übersteigt. Dieser vorbestimmte Schwellwert ist auf einen bestimmten Anteil der Zwischenspeichergesamtkapazität voreingestellt. Ein empfohlener Schwellwert liegt bei 95% der Größe des Decodiererzwischenspeichers, allerdings kann dieser Schwellwert von demjenigen bestimmt werden, der die Erfindung ausführt. Wenn in der vorliegenden beispielhaften Ausführungsform ein Überlauf des Decodiererzwischenspeichers unmittelbar bevorsteht, wird ein Signal über das ODER-Gatter 524 und Leitung 505-1 an den Codierer 101-1 gesandt, das den Codierer 101-1 anweist, die Rate, mit der er Bit erzeugt, zu verringern. Allerdings können, wie oben beschrieben, auch andere Alternativen realisiert werden, um einen Überlauf des Decodiererzwischenspeichers zu bewältigen.
Eine Anzeige über die Vollheit des Codiererzwischenspeichers 106-1, die als Eingabe auf Leitung 115-1 empfangen wird, wird über Leitung 512 an die Multiplexsystemsteuerung 105 sowie auch an den Schwellwertdetektor 523 geliefert. Wenn der Überlauf des Codiererzwischenspeichers 106-1 unmittelbar bevorsteht, wird ein Signal von dem Schwellwertdetektor 523 über das ODER-Gatter 524 und Leitung 505 an den Codierer 101-1 geliefert, das den Codierer 101-1 anweist, die Rate, mit der er Bit erzeugt, zu verringern.
Wenn die Multiplexsystemsteuerung 105 feststellt, daß die Übertragungskapazität des Kanals 112 aus unten zu beschreibenden Gründen begrenzt ist, wird über Leitung 511 ein Signal geliefert, das wiederum über das ODER-Gatter 524 und Leitung 505-1 an den Codierer 101-1 geliefert wird und den Codierer 101-1 anweist, die Rate, mit der er Bit erzeugt, zu verringern.
Figur 7 zeigt in vereinfachter Form eines Blockschaltbildes eine ausführliche Ansicht der Multiplexsystemsteuerung 105 (Figur 2). Der Stapelzähler 615 bestimmt, welcher Stapel gemultiplext wird und liefert als Ausgabe seine Zahl i, bei der es sich lediglich um den auf die nächste ganze Zahl aufgerundeten Wert von τ/T handelt. Immer dann, wenn i seinen Wert ändert und dadurch einen neuen Stapel anzeigt, liefert der Stapelzähler 615 als Ausgabe auf Leitung 513 auch ein Signal CODIERERSTAPEL, das an alle Codiererratensteuerungen 103 gesendet wird.
Die Paketstoppzeiten und die Paketgrößen, wie oben beschrieben, werden von jeder der Codiererratensteuerungen 103 an die Multiplexersystemsteuerung 105 geliefert und über die Leitungen 507 bzw. 509 empfangen. Sobald auf einer der Leitungen 507 eine Paketstoppzeit ankommt, die innerhalb der Stapeldauer [(i-1)T,iT] liegt, wird dieses Paket und sein zugeordneter Strom für das Multiplexen ausgewählt. Eine Kennzeichnung des zugeordneten Stroms wird dann von der Paketauswahleinrichtung 612 als Eingabe an die Kopplersteuerung 613 geliefert, die auch die entsprechende Paketgröße liest, die als Eingabe auf einer der Leitungen 509 empfangen worden ist. Die Stromkennzeichnung und die Paketgröße werden dann über die Verbindung 107 an den MUX-Koppler 108 geliefert, wodurch der MUK-Koppler 108 in der Lage ist, sich selbst korrekt zu positionieren und die richtige Zahl von Bit von dem entsprechenden der Codiererzwischenspeicher 106 zu dem Multiplexzwischenspeicher 109 weiterzuleiten. Die Paketwahleinrichtung 612 überträgt danach ein Signal NÄCHSTES PAKET über eine der Leitungen 508 an den oben gekennzeichneten der Codiererratensteuerungen 103.
Dadurch wird bewirkt, daß Parameter für ein neues Paket von der gekennzeichneten der Codiererratensteuerungen 103 geliefert werden.
Paketstartzeiten, die wie oben beschrieben bestimmt worden sind, werden von jeder der Codiererratensteuerungen 103 über Leitungen 506 geliefert. Der kleinste Wert τmin der empfangenen Paketstartzeiten wird durch die Finde-Minimum-Schaltung 619 gefunden, und dieser kleinste Wert wird an das Berechne-τmax-Modul 616 geliefert. Außerdem überträgt jede der Codiererratensteuerungen 103, wie oben beschrieben, ihre RESERVIERUNGSANFORDERUNGEN an die Multiplexsystemsteuerung 105. Die RESERVIERUNGSANFORDERUNGEN werden als Eingaben über Leitungen 504 von dem Berechne-τmax-Modul 616 empfangen.
Das Berechne-τmax-Modul 616 addiert die in Bit angegebenen Werte der in jeder der Reservierungsanforderungen angeforderten Bitraten und dividiert dann den Gesamtwert durch die Kanalbitrate Ri, um die Gesamtbit ratenanforderung in einen Zeitwert τres umzuwandeln. Der Wert τmax wird dann, wie in Figur 5 gezeigt, berechnet durch:
Eine Anzeige über die Vollheit des Multiplexzwischenspeichers 109 wird über Leitung 114 (Figur 2) empfangen und vom Dividierer 620 durch die Kanalbitrate Rm dividiert, um die Vollheitsanzeige in einen gleichwertigen Zeitwert τbuf umzuwandeln. τbuf ist somit die Zeit, die benötigt werden wird, um die im Multiplexzwischenspeicher 109 gespeicherten Bit zu übertragen. τbuf wird dann an ein Erzeuge-Decodierer-Stapelsignal-Modul 614 und an ein Berechne-Verfügbare-Kapazität-Modul 617 geliefert.
Die in Bit angegebenen Werte der Vollheitsanzeigen der Codiererzwischenspeicher 106 werden über Leitungen 512 an die Multiplexsystemsteuerung 105 geliefert und von einem Addierer 620 zusammengerechnet, der ihre summe SUM.encbuf an das Berechne-Verfügbare-Kapazität-Modul 617 liefert. Die in Bit angegebene verfügbare Kapazität wird in dem Berechne-Verfügbare-Kapazität-Modul 617 bestimmt durch
Bei einigen Realisierungen kann einer der Codie rerzwischenspeicher 106 größer ausgeführt werden als hier beschrieben, um eine gewünschte Verzögerung hinzuzufügen. Beispielsweise müßte eine Audiozugangseinheit vor ihrer Codierung in der Regel beträchtlich verzögert werden, um, wie oben beschrieben, zu ihrer entsprechenden Videozugangseinheit zu passen. Unter derartigen Umständen ist es möglicherweise wirtschaftlicher, das codierte komprimierte Audiosignal zu verzögern, indem ihm ein größerer der Codiererzwischenspeicher 106 bereitgestellt wird. Eine Nebenwirkung davon besteht darin, daß die resultierende Codiererzwischenspeichervollheit viel größer ist, als dies ansonsten der Fall wäre. Bei einer derartigen Ausführungsform können die Werte der Vollheitsanzeigen der Codiererzwischenspeicher 106 von den Leitungen 115 oder 512 somit durch den entsprechenden Wert der Paketgröße von der entsprechenden der Codiererratensteuerungen 103 ersetzt werden, die als Eingaben iher eine der Leitungen 509 empfangen werden. In der Tat wird das Ersetzen aller von den Leitungen 512 empfangenen Werte der Vollheitsanzeigen der Codiererzwischenspeicher 106 durch ihre entsprechenden Paketgrßen auf Leitung 509 sich kaum auf die Leistungsfähigkeit des Codierersystems 100 auswirken.
Cavail wird an den Schwellwertdetektor 618 geliefert, der prüft, um zu bestimmen, ob die verfügbare Kapazität zu niedrig ist, durch die Bestimmung, ob die verfügbare Kapazität unterhalb eines vorbestimmten Schwellwertes liegt, der auf einen gewissen Bruchteil, z.B. 5% des Maximums τDMRm eingestellt ist. Falls dies der Fall ist, wird über Leitung 606 ein Signal BITRATE VERRINGERN an alle Codiererratensteuerungen 103 übertragen, um sie anzuweisen, die Raten ihrer erzeugten Bit zu senken.
Das Erzeuge-Decodierer-Stapelsignal-Modul 614 liefert über Leitung 514 immer dann ein Signal DECODIERERSTAPEL an alle Codiererratensteuerungen 103, wenn, wie oben beschrieben, τbuf eine Grenze des decodierten Stapels überquert. Die Grenze des Decodiererstapels ist die Decodiererversion des Endes der Stapeldauer. Es ist dies der späteste Zeitpunkt, zu dem ein beliebiges Paket des Stapels von seinem jeweiligen Decodierer decodiert wird, und er kann somit von dem Decodiererzwischenspeicherzähler 521 in Figur 6 dazu verwendet werden, eine obere Grenze der Vollheit des Decodiererzwischenspeichers zu berechnen. Die Zahl j des decodierten Stapels ist lediglich der auf die nächste ganze Zahl aufgerundete Wert von τbuf/T. Immer dann, wenn j seinen Wert verändert, was anzeigt, daß ein neuer decodierter Stapel aus den Decodiererzwischenspeichern genommen worden ist, wird ein Signal DECODIERERSTAPEL erzeugt.
Die oben beschriebene Ausführungsform nimmt an, daß der Multiplexzwischenspeicher 109 im Vergleich zu jedem der Codiererzwischenspeicher 106, die in der Regel lediglich einen Stapel von einem Strom halten, groß ist, z.B. in der Lag. ist, L Pakete von allen Strömen zu halten. Eine derartige grundlegende Multiplexiermethodik ist allerdings auch für andere Anordnungen gültig, einschließlich großer Codiererzwischenspeicher 103 und eines kleinen oder nicht existenten Multiplexierzwischenspeichers 109. Bei einer derartigen Anordnung weist die Ausgabe des MUX-Kopplers 108 eine begrenzte Bandbreite auf und kann die Codiererzwischenspeicher 106 nicht in einer Zeit leeren, die unter der Dauer des Stapels liegt, was bisher angenommen wurde. Die Codiererzwischenspeicher 106 halten somit nicht nur Pakete, die nicht gemultiplext worden sind, sondern auch Pakete, die gemultiplext worden sind und auf die Übertragung warten. Dies impliziert, daß Multiplexanforderungen von einer Multiplexsystemsteuerung 105 an den Multiplexkoppler 108 durch den Multiplexkoppler 108 in eine Warteschlange eingereiht werden müssen. Darüberhinaus müssen Vollheitsanzeigen des Multiplexzwischenspeichers 109 durch eine Summe der Paketgrößen in der Warteschlange ersetzt werden. Da die Codiererzwischenspeicher 106 bei einer derartigen Ausführungsform außerdem nicht nur nichtmultiplexte Pakete halten, sollten die (wie in Figur 7 gezeigt) über Leitungen 512 empfangenen Vollheitswerte des Codiererzwischenspeichers durch die gleichen Paketgrößen ersetzt werden, wie sie über Leitungen 509 empfangen werden.
Es wird darauf hingewiesen, daß Videosignale hier auf beispielhafte Weise verwendet worden sind und daß der Schutzumfang der Erfindung nicht erfordert, daß es sich bei mindestens einem der Signale, die codiert und über den Kanal mit variabler Bitrate übertragen werden, tatsächlich um Videosignale handelt. Jedes beliebige Signal, das in Einheiten unterteilt werden und codiert werden kann, kann innerhalb des Schutzumfangs der Erfindung verwendet werden.

Claims

1. Verfahren zum Steuern mindestens eines Codierers (10) mit variabler Rate, der ein Signal (VIDIN) als Eingabe erhält und ausgelegt ist, eine mit variabler Bitrate codierte Version des Signals als Ausgabe über einen Codiererzwischenspeicher (20) an einen Kanal (30) mit einer variablen Übertragungsrate für die codierte Ausgabe zu liefern, wobei der Kanal die codierte Version des Signals über mindestens einen Decodiererzwischenspeicher (40) zu mindestens einem Decodierer (50) transportiert, wobei das Verfahren folgende Schritte umfaßt:

Überwachen einer Vollheitsanzeige des mindestens einen Codiererzwischenspeichers;

Anfordern einer gegenwärtigen Übertragungskapazität bei dem Kanal;

wobei das Verfahren gekennzeichnet ist durch:

das Überwachen einer Vollheitsanzeige des mindestens einen Decodiererzwischenspeichers;

das Entwickeln von Schätzungen für mehrere zukünftige Übertragungskapazitäten für den Kanal;

das Durchführen einer Bestimmung hinsichtlich einer von dem Kanal als Reaktion auf die Anforderung zur Verfügung gestellten tatsächlichen Übertragungskapazität; und

das Entwickeln mindestens eines Steuersignals als Reaktion auf die Schätzungen von zukünftigen übertragungsraten, die Anforderung, die Vollheitsanzeige des mindestens einen Codiererzwischenspeichers und die Vollheitsanzeige des mindestens einen Decodiererzwischen speichers, so daß die variable Bitrate der von dem mindestens einen Codierer mit variabler Bitrate gelieferten codierten Version des Signals derart gesteuert wird, daß Überlauf oder Unterlauf von mindestens einem Codiererzwischenspeicher und mindestens einem Decodiererzwischenspeicher vermieden wird.

2. Verfahren nach Anspruch 1, wobei das mindestens eine Steuersignal mindestens einen Bereich annehmbarer Bitraten festlegt, die von dem mindesten einen Codierer mit variabler Rate geliefert werden können.

3. Vorrichtung in einer Codierereinheit (15) zum Codieren eines ursprünglichen Videosignals (VIDIN) mit Rahmen, wobei jeder Rahmen mindestens eine Buddarstellung enthält, und zum Liefern einer codierten Version des ursprünglichen Videosignals mit codierten Rahmen, die mindestens eine codierte Bilddarstellung enthalten, als Ausgabe zur Übertragung an einen Kanal (30) mit variabler Bitrate, wobei der Kanal mit variabler Bitrate ausgelegt ist, die codierte Version des ursprünglichen Videosignals an eine abgesetzte Decodierereinheit (45) mit mindestens einem Decodiererzwischenspeicher (40) zum Speichern der codierten Version des ursprünglichen Videosignals und mindestens einem Videodecodierer (50) zum Erzeugen einer rekonstruierten Version des ursprünglichen Videosignals zu liefern, wobei die Vorrichtung folgendes umfaßt:

Mittel zum Codieren (10) jedes der Rahmen des ursprünglichen Videosignals in eine erste codierte Version, in der jeder Rahmen des ursprünglichen Videosignals durch eine Mehrzahl von Bit dargestellt wird, wobei die tatsächliche Anzahl der Bit für jeden Rahmen innerhalb eines vorbestimmten Bereiches liegt, wobei jeder der ersten codierten Rahmen als Ausgabe als eine erste codierte Version des ursprünglichen Videosignals geliefert wird;

Codiererzwischenspeichermittel (20) zumspeichern der ersten codierten Version des ursprünglichen Videosignals und zum Liefern jedes Rahmens der ersten codierten Version des ursprünglichen Videosignals als Ausgabe;

Mittel zum Bestimmen einer Vollheitsanzeige des mindestens einen Codiererzwischenspeichermittels (20); und

Mittel zum Erzeugen von Bitratenanforderungen (60) für einen an den Kanal zu liefernden aktuellen Rahmen; gekennzeichnet durch

Mittel zum Schätzen einer Vollheitsanzeige des mindestens einen Decodiererzwischenspeichers (40);

Mittel zum Erzeugen eines zweiten codierten Rahmens (80) für jeden Rahmen der ersten codierten Version des ursprünglichen Videosignals, indem eine vorbestimmte Anzahl von Bit daraus entfernt wird, und Liefern der zweiten codierten Version jedes Rahmens des ursprünglichen Videosignals als codierte Version des ursprünglichen Videosignals mit codierten Rahmen zur Übertragung;

Mittel zum Erzeugen einer Menge von geschätzten übertragungsraten (60), von denen erwartet wird, daß sie von dem Kanal für eine vorbestimmte Anzahl von zukünftigen Rahmen der codierten Version des ursprünglichen Videosignals geliefert werden; und

Mittel, die auf eine tatsächliche Anzahl von Bit innerhalb mindestens eines Rahmens der ersten codierten Version des ursprünglichen Videosignals, die Menge von geschätzten Übertragungsraten, die Vollheitsanzeige des mindestens einen Codiererzwischenspeichermittels (20) und die Vollheitsanzeige des mindestens einen Decodiererzwischenspeichers (40) reagieren, um den Bereich (70) derart zu entwickeln, daß Überlauf oder Unterlauf des Codiererzwischenspeichermittels und des mindestens einen Decodiererzwischenspeichers vermieden wird.

4. Vorrichtung nach Anspruch 3, wobei das Mittel zum Anfordern einer Übertragungsrate von dem Kanal zum Übertragen eines aktuellen Rahmens auf die tatsächliche Anzahl von Bit innerhalb mindestens eines Rahmens der ersten codierten Version des ursprünglichen Videosignals und auf mindestens eine, von dem Kanal gewährte Übertragungsrate reagiert

5. Vorrichtung nach Anspruch 3, wobei das Mittel zum Erzeugen der Menge von geschätzten Übertragungsraten auf die tatsächliche Anzahl von Bit innerhalb mindestens eines Rahmens der ersten codierten Version des ursprünglichen Videosignals und auf mindestens eine, von dem Kanal gewährte Übertragungsrate reagiert.