DE69215090T2 - Verfahren und System zum Testen eines integrierten Schaltkreises mit Abfragedesign - Google Patents

Description

Verfahren und System zum Testen eines integrierten Schaltkreises mit Abfragedesign
• Die vorliegende Erfindung bezieht sich auf Verfahren zur Erzeugung eines Mehrfachmusters zum Testen eines integrierten Schaltkreises mit Abfragedesign und zum Messen eines Signais in diesem Schaltkreis sowie auf ein Testsystem zum Testen eines solchen Schaltkreises.
• Eines der bekanntesten Verfahren zum Testen von integrierten Schaltkreisen mit hohem Integrationsgrad ist das gepufferte Abfragedesign (LSSD), das in dem Artikel "A Logic Design Structure for LSI Testability", Proceedings of the Design Automation Conference, Nr. 14, 20.-22. Juni 1977, New Orleans, Louisiana, von E.B. Eichelberger beschrieben wird. Eine umfassende Liste mit Patenten und Publikationen zum Testen elektronischer Strukturen findet sich auch in den US cc Patentschriften US-A-4 590 078 und US-A-4 428 060 sowie bei E.J. Mccluskey in "A Survey of Design for Testability Scan Technigues", VLSI Design, Dezember 1984, SS. 38-61.
• Grundsätzlich werden beim LSSD zahlreiche Kontroll- /Beobachtungspunkte in einem LSI-Schaltkreis verwendet. Die Kontrolle erfolgt dadurch, daß Daten seriell in diese Punkte verschoben werden, die aus Schieberegisterverriegelungsschaltkreisen (SRLs) bestehen. Anschließend wird ein Test durchgeführt. Die sich ergebenden Daten, die in den SRLs gespeichert sind, werden nacheinander zur Beobachtung zurückverschoben. Die Kontrolle/Beobachtung eines LSI-Schaltkreises hängt somit nicht von der Zahl der Pins im Gehäuse ab. Da die Verriegelungen selbst Teil des inneren Schaltkreises sind, können sie dazu verwendet werden, Rückmeldepfade in einem seguentiellen Schaltkreis zu unterbrechen, so daß der Test für Schaltnetze zwischen SRLs automatisch erzeugt werden kann.
• In einem typischen Abfragedesign befinden sich die Schieberegister an spezifischen Punkten, die für die Designfunktion benötigt werden und die zu Testzwecken in der Abfragekette miteinander verbunden sind. Mit der Abfragekette können beliebige Teststati in den Registern für Testanwendungen erzeugt werden. Ein Testmuster wird auf einem Computer erzeugt. Das erzeugte Testmuster wird anschließend in die SRLs verschoben, Testvektoren (ausgewählte Wörter oder Gruppen digitaler Daten) bei primären Eingaben oder Pins des Chip angewendet, die Systemuhren angepaßt, um den Test durchzuführen, die primären Ausgabepins mit den erwarteten Vektorausgaben und den aus den SRLs gelesenen Daten verglichen, um diese mit bekannten richtigen Testvektoren zu vergleichen. Bei der Durchführung dieses Tests werden normalerweise zahlreiche Serien von Testvektoren benötigt, um die Verschiebung in die SRLs vorzunehmen, die Testvektoren anzuwenden und die Ergebnisse wieder zurückzuverschieben. Daraus ergibt sich, daß die Testgenerierungssoftware die erforderlichen Testmuster, die in die SRLs im Chip geladen werden, erzeugen können, um das Potential des LSSD-Tests voll nutzen zu können.
• Eine weitere Klasse von Abfragedesigns ist die Grenzabfragearchitektur wie sie z.B. in IEEE Std 1149.1 beschrieben wird. Ein Überblick über diverse Grenzabfragedesigns sowie eine Liste mit weiteren Quellen findet sich in "The Best Access Port and Boundary-Scan Architecture" von C.M. Maunder und R.E. Tulloss, IEEE Computer Society Press, Los Alamitos, Ca., 1990.
• Ein allgemeiner Nachteil der oben beschriebenen Abfragepfadarchitekturen besteht darin, daß für jeden Test ein separates Testmuster in den Abfragepfad verschoben wird. Wenn die Abfragepfade viele SRLs umfassen und wenn eine große Zahl von Testmustern in den Abfragepfad verschoben werden muß, nimmt der Testvorgang entsprechend viel Zeit in Anspruch.
• Gegenstand der Erfindung ist es daher, ein Verfahren und eine Vorrichtung zum verbesserten Testen eines integrierten Schaltkreises mit Abfragedesign vorzustellen.
• Der Gegenstand der Erfindung ergibt sich durch Anwendung der in den unabhängigen Ansprüchen beschriebenen Merkmale.
• In bekannten Abfragepfadarchitekturen muß ein Testmuster in den Abfragepfad verschoben werden. Nach einem Funktionsschritt werden die sich ergebenden Daten zur Beobachtung herausgeschoben. Ein Beispiel zur Erzeugung von geeigneten Testmustern ist in der veröffentlichen europäischen Patentanmeldung 90 117 819.4 vorgestellt.
• Die Erfindung zielt insbesondere darauf ab, die Zahl der Testmuster, die separat verschoben werden müssen, zu reduzieren. Laut Erfindung werden zwei oder mehr Testmuster überlagert, um ein Mehrfachmuster zu bilden. Die Erfindung macht sich dabei die Tatsache zunutze, daß in der Praxis in den meisten Testmustern ein hoher Prozentsatz von Bitpositionen ohne Auswirkungen vorhanden sind. Es ist daher möglich, zahlreiche Testmuster ohne Störung zu überlagern, wenn die Testmuster in entsprechendem Abstand zueinander verschoben werden, bevor die verschobenen Testmuster überlagert werden.
• Laut dem bevorzugten Ausführungsbeispiel der Erfindung wird das sich ergebende Mehrfachmuster in einen Abfragepfad des getesteten integrierten Schaltkreises verschoben. Wenn ein spezielles Signal getestet werden soll, hängt der Status dieses Signals nur von den SRLs ab, die im entsprechenden Konus enthalten sind. Das Mehrfachmuster wird somit in den Abfragepfad verschoben, so daß die hineingeschobenen Daten in den SRLs dieses Konus gespeichert werden. Anschließend wird die Reaktion auf dieses bestimmte Signal gemessen, und das Mehrf achmuster wird für einen bestimmten Schiebebetrag in den Abfragepfad verschoben. Dieser Schiebebetrag wird durch die Verschiebung von nachfolgenden überlagerten Testmuster zueinander bestimmt. Nachdem das Mehrfachmuster um diese Entfernung verschoben wurde, wird das Signal erneut gemessen. Wenn nachfolgende Testmuster, die überlagert wurden, um das Mehrfachmuster zu bilden, unterschiedlichen Reakti&nan des gemessenen Signals entsprechen, ändert dieses Signal seinen Status, wenn das Mehrfachmuster in den Abfragepfad verschoben ist. Daher ist nur eine relativ kleine Zahl von Schiebeoperationen nötig, so daß das gemessene Signal seinen Status ändert. Das Testverfahren wird dadurch erheblich verbessert und beschleunigt, da für eine Statusänderung des Signals nun nicht mehr länger eine vollständige Verschiebeoperation eines Testmusters notwendig ist.
• In weiteren bevorzugten Ausführungsbeispielen der Erfindung wird die Entfernung, um die die Testmuster zueinander verschoben werden, verringert, so daß der Testvorgang weiterhin beschleunigt wird. Diese Verringerung der Entfernung wird dadurch erreicht, daß mögliche Muster miteinander verbunden werden und damit eine Rangordnung von Testmustern je nach benötigten Schiebeentfernungen festgelegt wird.
• Geringe Schiebeentfernungen haben jedoch nicht immer höchste Priorität. In einigen Fällen ist es auch wichtig, eine bestimmte statistische Verteilung von Testmustern im Mehrfachmuster zu erhalten. Das hat zur Folge, daß nicht immer das Testmuster mit der minimalen Schiebeentfernung gewählt wird.
• Die Erfindung ist besonders dann von Vorteil, wenn das Meßsystem eine hohe Frequenz des zu messenden Signals benötigt, wie dies bei einem E-Strahltester der Fall ist. Die speziellen Probleme im Zusammenhang mit dem E-Strahltesten in einer Abfragepfadumgebung sind in "Design for Contactless Testability in a Scan-Path Environment" von J. Gross und T. Gruening, Contribution for ETC 1991, beschrieben. Die vorliegende Erfindung bietet eine Lösung für die Probleme im Zusammenhang mit dem zeitintensiven Laden von Testmustern in den Abfragepfad.
• Die Erfindung ist ebenfalls von Vorteil, wenn andere Meßsysteme wie Lasertester oder ähnliches verwendet werden. Ein Vollchip-Integrierter Schaltkreistester für dynamische Messungen wird in der Patentschrift EP-B-0 216 077 vorgestellt. Die Erfindung bietet sich vor allem für solche Umgebungen an, da das neue Mehrfachmuster schnelle Signaländerungen und damit kürzere Testzeiten ermöglicht.
• Die Erfindung stellt des weiteren ein System zum Testen eines integrierten Schaltkreises mit Abfragedesign vor. Im neuen Testsystem wird das Mehrfachmuster in einen Abfragepfad eines getesteten integrierten Schaltkreises verschoben, und die diesbezügliche Reaktion eines Signals wird durch ein Meßmittel wie kontaktfreie Meßmittel, z.B. E-Strahl oder Lasermesser, gemessen. Das Ergebnis der Messung wird mit dem erwarteten Signal verglichen. Um den Rauschabstand zu erhöhen, wird die Messung wiederholt durchgeführt, indem das Mehrfachmuster mehrere Male durch den Abfragepfad geschoben wird. Wenn nachfolgende Reaktionen auf das gemessene Signal hinzukommen, wird der Rauschabstand erhöht.
• Dieses Hinzufügen des gemessenen Signals erfolgt durch Mittel zur statistischen Analyse des gemessenen Signals. Diese statistische Analyse erfolgt vorzugsweise separat für jedes unterschiedliche Testmuster, das im Mehrfachmuster enthalten ist. Dieses Ziel wird erreicht, indem man die Testmusteridentifikation desjenigen Testmusters, das in den relevanten Kegel verschoben wird, dem Mittel zur statistischen Analyse bereitsstellt. Dadurch wird jede Messung einem spezifischen Testmuster zugeordnet, so daß die statistische Analyse separat durchgeführt wird. Als Resultat erzeugt das Mittel zur statistischen Analyse eine separate Kurve für jedes Testmuster, wobei die Kurve die Reaktion des gemessenen Signals auf ein spezifisches Testmuster darstellt.
• Nachfolgend werden bevorzugte Ausführungsbeispiele der vorliegenden Erfindung ausführlich beschrieben, wobei auf die folgenden Zeichnungen Bezug genommen wird.
• Figur 1 ist ein schematisches Diagramm, das das Prinzip der Erzeugung des Mehrfachmusters darstellt;
• Figur 2.1 zeigt die Verschiebung der jtestmuster und die nachfolgende Überlagerung zur Erzeugung des Mehrfachmusters;
• Figur 2.2 zeigt die Verschiebung des Mehrfachmusters auf einen Abfragepfad; und
• Figur 3 ist ein Blockdiagramm, das eine bevorzugte Konfiguration eines Testsystems unter Verwendung des Mehrfachmusters der vorliegenden Erfindung darstellt.
• Wir betrachten Figur 1. Hier wird das Prinzip der Erzeugung des Mehrfachmusters der vorliegenden Erfindung ausführlich dargestellt. In dieser Abbildung wird der getestetet integrierte Schaltkreis schematisch abgebildet. In diesem Fall ist der getestete Schaltkreis ein einzelner Chip 1. Der in Figur 1 dargestellte schematische Schaltkreis von Chip 1 ist stark vereinfacht, da nur ein kleiner Teil des Abfragepfads 65, der die SRLs 50 bis 60 enthält, abgebildet ist. Darüber hinaus wird nur ein einziger Kegel zusammen mit seinem Ausgangssignal S in Figur 1 gezeigt. Der Kegel läuft von SRL 51 zu SRL 59 im Abfragepfad 65 und umfaßt die AND-Gatter 10 und 20 sowie das OR-Gatter 30. Die Eingänge des AND-Gatters 10 sind mit den Ausgängen der SRLs 51 und 54 verbunden, während die Eingänge des OR-Gatters 30 mit den Ausgängen der SRLs 56 und 59 verbunden sind. Die Eingänge des AND-Gatters 20 sind mit den Ausgängen des AND-Gatters 10 und des OR-Gatters 30 verbunden. Der Ausgang des AND-Gatters 20 stellt das Signal S am Meßpunkt 40 bereit. Somit ist der Status des Signals S lediglich abhängig von den Ausgängen der SRLs 51, 54, 56 und 59. Die in den SRLs 52, 53, 55, 57 und 58 gespeicherten Daten beeinflussen den Ausgang des AND-Gatters 20 nicht, da diese SRLs nicht mit einem der logischen Gatter 10, 20 oder 30 verbunden sind, obwohl diese SRLs im Kegel enthalten sind. Die SRLs 50 und 60, die nicht im Kegel enthalten sind, beeinflussen per definitionem das Ausgangssignal 5 nicht. Diejenigen SRLs, die das Ausgangssignal 5 nicht beeinflussen, besitzen "gleichgültige" Daten, die darin gespeichert sind, was durch "X" bezeichnet ist.
• Weiterhin wird eine Tabelle mit Testmustern Ax und Bx in Figur 1 dargestellt. Die drei verschiedenen Testmuster Al, A2 und A3 bewirken, daß das Signal S auflogisch eins steht, wenn sie in den Abfragepfad 56 verschoben werden, und wenn der geeignete Takt und die geeigneten Steuersignale nacheinander angewandt werden, wie dies in diesem Technologiebereich bekannt ist. Analog dazu bewirken die Testmuster B1, B2, B3 und B4, daß das Ausgangssignal 5 auflogisch Null steht. Die Testmuster Ax und Bx besitzen die Bitpositionen Pos 1 bis 11, die den SRLs 50 bis 60 entsprechen. Wenn die Testmuster Ax und BX relativ zueinander verschoben und nachfolgend überlagert werden, so wird dadurch das Mehrfachmuster erzeugt. Ein mögliches Mehrf achmuster wird im Schieberegister 70 gespeichert. Das Schieberegister 70 führt Ringschiebeoperationen durch, um die gewünschten Testmuster in den Abfragepfad 65 zu verschieben. Dies wird nachfolgend weiter verdeutlicht.
• In Figur 2.1 wird ein Beispiel für die Entwicklung des Mehrfachmusters der vorliegenden Erfindung veranschaulicht. In diesem Beispiel wird das Testmuster A3 so gewählt, daß es das erste in den Abfragepfad 65 einzulesende Testmuster ist. Somit wird es an den Bitpositionen 1 bis 11 in der in Figur 2.1 gezeigten Tabelle plaziert. Dies erfolgt in Schritt Nr. 1, wodurch das Testmuster A3 bezüglich Bitposition 1 nicht verschoben wird, so daß "DISPLACE" gleich Null bleibt. In Schritt Nr. 2 wird Testmuster B1 ausgewählt. Das Testmuster Bl wird bezüglich der ersten Bitposition und somit auch bezüglich des Testmusters A3 um nur eine Bitposition verlagert. Das Testmuster B1 wird somit auf die Bitpositionen 2 bis 12 plaziert. Aufgrund der Verlagerungen des Testmusters B1 bezüglich des Testmusters A3 und weil die "gleichgültigen" Bitpositionen "X" in beiden Testmustern auftauchen, ist es möglich, diese beiden Testmuster zu überlagern. Analog dazu werden in den folgenden Schritten 3 bis 9 die Testmuster A3, B2, A2, B3, A3, B2 und A3 ausgewählt und verlagert. In den Schritten 6 und 9 ist es erforderlich, die Verlagerung um zwei zu inkrementieren, um eine passende Position der zu überlagernden Muster zu finden. Von Schritt 10 an, wo das Testmuster Bl ausgewählt wird, überlagern sich die Testmuster an Bitposition 21. Das Testmuster B1 wird auf Bitposition 12 bis 21 gesetzt, während das letzte Bit des Testmusters B1 auf die erste Bitposition 1 gesetzt wird. Aufgrund dieses Überflusses an Bitposition 21 ist das resultierende Mehrfachmuster ebenfalls auf 21 Bitpositionen beschränkt. In den folgenden Schritten 11 bis 16 werden die weiteren Testmuster A3, B2, A1, B1, A3 und B2 analog ausgewählt und bezüglich der ersten Bitposition 1 verlagert. Die Testmuster Ax und Bx werden so ausgewählt und verlagert, so daß in jeder Spalte der in Figur 2.1 gezeigten Tabelle, die mit einer der Bitpositionen 1 bis 21 übereinstimmt, nur übereinstimmende Daten enthalten sind. Wenn nicht nur "gleichgültige" Bits "X" in einer Spalte enthalten sind, ist jede Spalte darauf beschränkt, entweder eine Anzahl an zusätzlichen "1"-Bits oder eine Anzahl an zusätzlichen "0"-Bits zu enthalten. Diese Bedingung wird für jede der Spalten 1 bis 21, die gemäß Darstellung in Figur 2.1 den Bitpositionen 1 bis 21 entsprechen, erfüllt. Auf diese Weise ist es möglich, die 16 Testmuster, die in den Schritten 1 bis 16 ausgewählt wurden, zu überlagern. Das resultierende Mehrfachmuster umfaßt aufgrund des ab Schritt 10 vorhandenen Überflusses 21 Bitpositionen. Der Wert der ersten Bitposition 1 des resultierenden Mehrfachmusters wird durch die Spalte bestimmt, die zu Bitposition 1 gehört. Diese Spalte umfaßt die folgenden Bits: XX1X1XXX. Da in der ersten Spalte nur "gleichgültige" Bits "X" und "1"-Bits enthalten sind, ist das Ergebnis einer Überlagerung dieser Bits ein "1"-Bit. Dieselbe Regel gilt für Bitposition 2 des resultierenden Mehrf achmusters. Die Spalte von Bitposition 3 ist folgende: X0XXXXX0. Da in dieser Spalte nur "gleichgültige" Bits "X" und "0"-Bits enthalten sind, ist das resultierende Bit der Überlagerung der Testmuster in diesem Fall ein "0"-Bit. Wenn man diese Regeln auf alle Bitpositionen 1 bis 21 anwendet, erhält man das resultierende Mehrfachmuster llollllollolollllolll. In dem in Figur 2.1 gezeigten Beispiel tritt keine Spalte auf, die ausschließlich "gleichgültige" Bits "X" enthält. Wenn dies dennoch der Fall sein sollte, könnte das resultierende Bit der Überlagerungsoperation willkürlich gewählt werden.
• In Figur 2.2 wird beispielhaft veranschaulicht, wie das resultierende Mehrfachmuster in den getesteten integrierten Schaltkreischip 1 induziert wird. Zuerst wird das Mehrfachmuster in das Schieberegister 70 gesetzt. Während dieser Initialisierungsphase wird kein Testmuster in dem in Figur 1 gezeigten Abfragepfad 65 induziert. Um den Test zu initialisieren, wird das Mehrfachmuster in den Abfragepfad 65 verschoben, so daß ein erster Teil des Mehrfachmusters, der mit dem Testmuster A3 übereinstimmt und in Schritt 1 von Figur 2.1 ausgewählt wird, in den Abfragepfad 65 eingelesen wird. Hierfür sind elf Schiebezyklen erforderlich, da es elf SRLs gibt und daher elf Bitpositionen im Abfragepfad enthalten sind. Die Reaktion auf das Signal S auf den Eingang des Testmusters A3 wird gemessen, um das gemessene Signal S mit dem erwarteten Signal zu vergleichen. Wenn das gemessene Signal S und das erwartete Signal S sich unterscheiden, zeigt dies an, daß der getestete integrierte Schaltkreischip 1 defekt ist. Nachfolgend wird das Mehrfachmuster um einen Schiebezyklus verschoben, um das Testmuster B1 in den Abfragepfad 65 zu induzieren. Es ist nur ein Schiebezyklus erforderlich, da das Testmuster B1 bezüglich Testmuster A3 nur um eine Bitposition verschoben wird. Nach dieser zusätzlichen Schiebeoperation wird die Reaktion des Signals S durch Vergleich des Meßergebnisses mit dem erwarteten Signal S erneut gemessen. Danach werden die Testmuster A3, B2, A2, B3, A3, B2, A3, B1, A3, B2, A1, B1, A3, B2 und A3 analog verschoben und die Reaktion des Signals S darauffür jedes induzierte Testmuster gemessen. Die Anzahl der erforderlichen Schiebezyklen zur Verschiebung eines Testmusters entspricht der relativen Verlagerung nachfolgender Testmuster.
• Nach der Initialisierung, die elf Schiebezyklen erfordert, um das Testmuster A3 in Schritt 1 zu induzieren, sind in diesem Beispiel nur ein oder zwei Schiebezyklen erforderlich, um nachfolgende Testmuster in den folgenden Schritten zu verschieben. Die Anzahl der erforderlichen Schiebezyklen ab Schritt 2 entspricht direkt der relativen Verlagerung nachfolgender Testmuster ab Schritt 2, wie dies in Figur 2.1 dargestellt ist. Die relative Verlagerung des Testmusters B1 in Schritt Nr. 2 von Figur 2.1 bezüglich des weiterlaufenden Testmusters A3 von Schritt Nr. 1 ist eine Bitposition, so daß die entsprechende Anzahl an erforderlichen Schiebezyklen in Schritt 2 von Figur 2.2, um das Testmuster B1 zu induzieren, ebenfalls 1 ist. In Schritt 6 von Figur 2.2 jedoch sind zwei Schiebezyklen erforderlich, um das Testmuster B3 zu induzieren. Der Grund dafür ist die Tatsache, daß das Testmuster B3 in Schritt 6 von Figur 2.1 ausgewählt und bezüglich dem weiterlaufenden Testmuster A2 von Schritt Nr. 5 um zwei Bitpositionen verlagert wird. In Schritt Nr. 16 von Figur 2.2 wird das letzte Testmuster B2 in den Abfragepfad 65 des getesteten integrierten Schaltkreischips 1 induziert. Dies entspricht der Auswahl des Testmusters B2 in Schritt Nr. 16 von Figur 2.1.
• In einigen Fällen ist es wünschenswert, die gesamte Testsequenz der Schritte 1 bis 16 zu wiederholen. Um diese Testsequenz zu wiederholen, wird das Mehrfachmuster um lediglich zwei Schiebezyklen in Schritt 17 verschoben, so daß erneut das Testmuster A3 im Abfragepfad 65 induziert wird und sich das Mehrfachmuster im Schieberegister 70 erneut an derselben Position befindet wie in Schritt 1 von Figur 2.2. Somit stellt Schritt 17 dieselbe Bedingung dar wie Schritt Nr. 1. Entsprechend würde ein weiterer Schiebezyklus bewirken, daß das Testmuster B1 in den Abfragepfad 65 induziert wird, was Schritt Nr. 2 entspricht, so daß in nachfolgenden Schiebezyklen die gesamte Testsequenz der Schritte 1 bis 16 wiederholt wird. Somit ist es möglich, gemäß der vorliegenden Erfindung eine relative große Menge an Testmustern zu induzieren (in diesem Fall 16), und das bei einer geringen Zahl an Schiebezyklen (in diesem Fall 21 Schiebezyklen). Das Testverfahren wird hierdurch im Vergleich zur herkömmlichen Technologie beschleunigt, da gemäß den Testverfahren der herkömmlichen Technologie jedes Testmuster separat verschoben wird, was entsprechend der Anzahl an zu verschiebenden Bits eine Gesamtanzahl an 11 Schiebezyklen ausmacht.
• Dies ist besonders vorteilhaft, wenn ein E-Strahl-Tester für die kontaktlose Prüfung des Signals S verwendet wird. Die besonderen Probleme im Zusammenhang mit E-Strahl-Tests von Abfragepfadanordnungen werden im oben angegebenen Artikel von J. Gross und T. Gruening analysiert. Das Ergebnis dieser Analyse ist, daß Messungen des Signals S mit hohen Zeit- und Spannungsauflösungen praktisch bei den bekannten Abfragepf adanordnungen unmöglich sind. Das liegt daran, daß der E-Strahl-Test im allgemeinen eine periodische Wiederholung des Signals S erfordert, das gemessen werden muß. Entsprechend der bisherigen Technologie ist es erforderlich, die Muster Ax und Bx separat in den Abfragepfad zu verschieben, damit das Signal wiederholt seinen Status von "1" auf "0" oder umgekehrt ändert. Es wird darauf hingewiesen, daß ein Abfragepfad 65 mehrere tausend SRLs enthalten kann, so daß jeder Signalübergang des Signals S entsprechend mehrere tausend Schiebezyklen erfordert. Dies führt dazu, daß eine Überprüfung des Kreises sehr lange dauert und daß ein E-Strahl-Test auf die Überprüfung von Abfragepfadanordnungen praktisch nicht anwendbar ist.
• Die Erfindung löst dieses Problem, da die Testmuster Ax und Bx überlagert sind, so daß nur sehr wenige Schiebezyklen wie beispielsweise 1 oder 2 erforderlich sind, um unterschiedliche Testmuster zu verschieben, und um das Signal S dazu zu veranlassen, seinen Status zu ändern. In der Praxis umfassen die Testmuster bis zu etwa 97% "gleichgültiger" Bits "X", so daß eine Auswahl geeigneter Testmuster in Übereinstimmung mit den oben beschriebenen Regeln auf einfache Weise ausgeführt werden kann.
• In manchen Fällen ist es wünschenswert, nachfolgende Testmuster auszuwählen, so daß die resultierende Verlagerung "DISPLACE" minimal ist, da dies zu einer minimalen Testdauer führt. Dies wird vorteilhaft durch Bestimmung der Verlagerungsabstände für eine Mehrzahl möglicher Testmuster erreicht, und um eine Rangfolge dieser Testmuster auf der Grundlage dieser Bestimmung herzustellen. Das Testmuster mit dem höchsten Rang, oder in anderen Worten das Testmuster mit dem kleinsten Verlagerungsabstand, wird somit ausgewählt.
• In anderen Fällen ist nicht eine möglichst kurze Testdauer, sondern eine bestimmte statistische Verteilung des Testmusters im resultierenden Mehrfachmuster das wichtigste Testkriterium. Hierbei ist es erforderlich, daß jedes Testmuster in der in Figur 2.1 dargestellten Mehrfachmusterentwicklung eine vorbestimmte Anzahl an Malen ausgewählt wird. Eine Möglichkeit, eine Auswahl an Testmustern statistisch zu verteilen, besteht darin, diese Auswahl gleichmäßig zu verteilen, so daß jedes Testmuster im oben beschriebenen Verlagerungsprozeß von Figur 2.1 ebenso häufig vorkommt.
• Wird ein E-Strahl-Tester verwendet, um das Signal S zu messen, ist es besonders vorteilhaft, das Mehrfachmuster mehrmals ringförmig zu verschieben, so daß die oben beschriebene Testseguenz von Figur 2.2 wiederholt ausgeführt wird. Dadurch ist es möglich, das gemessene Signal S statistisch zu analysieren und somit die Qualität dieser Messung zu verbessern. Der Rauschabstand des gemessenen Signals wird beträchtlich verstärkt und die Spannungsauflösung erhöht, wenn beispielsweise Ergebnisse nachfolgender Messungen hinzugefügt werden. Ein Ergebnis einer dieser Messungen wird lediglich früheren Messungen hinzugefügt, um den Rauschabstand zu verbessern, wenn dieser mit seinem erwarteten Wert übereinstimmt. Wenn das nicht der Fall ist, dann zeigt dies, daß der getestete integrierte Schaltkreischip 1 defekt ist. Wenn jedes mögliche Testmuster Ax, Bx mindestens einmal für das Mehrfachmuster ausgewählt wird, dann decken die Tests zu 100% alles ab. Das ist nicht immer notwendig, wie aus der Darstellung in Figur 2.1 ersichtlich ist, da das Testmuster B4 nicht für das Mehrfachmuster dieser Figur ausgewählt wird.
• Es ist außerdem möglich, nachfolgende Messungen des Signais 5 separat für jedes Testmuster statistisch zu analysieren.
• Eine Möglichkeit zur Durchführung dieser statistischen Analyse ist die Berechnung eines separaten Signals SAx,Bx für jedes Testmuster. Das Signal SAx,Bx erhält man wie folgt: wobei Si(BxTAX) das Signal S ist, das in Reaktion auf einen Übergang von Testmuster Bx zu Testmuster Ax gemessen wird. Die Signale SAx,Bx, die man gemäß obiger Gleichung erhält, vereinfachen die Diagnose des getesteten integrierten Schaltkreischips 1. Da die Ergebnisse der N Messungen des Signals S aufgrund eines Übergangs des Testmusters Bx zum Testmuster Ax hinzugefügt werden, wird der Rauschabstand des resultierenden Signais SAx,Bx verstärkt.
• Es wird darauf hingewiesen, daß die oben beschriebenen Verfahren zur Erzeugung eines Mehrfachmusters von einem bekannten Computersystem ausgeführt werden können.
• Nachfolgend wird ein Beispiel der verbesserten Schaltkreisdiagnose aufgrund der oben beschriebenen separaten statistischen Analyse anhand eines Beispiels veranschaulicht. Wenn beispielsweise das OR-Gatter 30 von Figur 1 defekt ist, so daß es unabhängig von der Eingabe eine logische "1" ausgibt, dann wird dieser sogenannte "Stop an Fehler" von der oben beschriebenen separaten Analyse erkannt. Ein Übergang von einem der Testmuster Ax zum Testmuster B4 würde in diesem Fall den Status des Signals S nicht von logisch "1" auflogisch "0" ändern. Wenn das Signal SB4 Ax aufgrund der folgenden Gleichung erhalten wird: dann wird dabei das defekte OR-Gatter 30 identifiziert.
• Nachfolgend wird ein bevorzugtes Ausführungsbeispiel der Hardware des Testsystems der vorliegenden Erfindung unter Bezug auf Figur 3 beschrieben. Das Testsystem der vorliegenden Erfindung umfaßt das Testdatenspeichermittel 80, das Teststeuermittel 90, eine Maßeinheit 110 und eine Steuerung 111. Das Testdatenspeichermittel umfaßt einen Stapel zur sequentiellen Speicherung von Testdaten und Steuercodedaten. Die Testdaten umfassen das Mehrfachmuster, das gemäß dem Verfahren in bezug auf die Figuren 1 und 2 erzeugt wird, während der Steuercode die erforderlichen Schiebezyklen gemäß Figur 2.2 umfaßt. Über die Linien 83 und 84 werden die Anzahl der erforderlichen Schiebezyklen und die Abfragedaten, die in den Abfragepfad 65 des Chips 1 verschoben werden sollen, parallel zur Testsequenzlogik 91 übertragen, die im Teststeuerlogikmittel 90 enthalten ist. Die Testsequenzlogik 91 stellt über die Leitungen 93 und 94 an den Chip 1 die Schiebetakte und Abfragedaten bereit. Am Meßpunkt 40 wird von der Meßeinheit 110, die in diesem Fall ein E-Strahl-Testgerät ist, über die Leitung 113 das Signal S gemessen. Der Meßwert wird über die Leitung 112 an die E-Strahl-Systemsteuerung 92 übertragen, die ebenfalls im Teststeuerlogikmittel 90 enthalten ist. Des weiteren wird eine Identifikationsnummer des Testmusters, das in den Abfragepfad 65 verschoben wird, über die Leitung 85 an die E-Strahl-Systemsteuerung 92 bereitgestellt. Weiterhin wird die E-Strahl-Systemsteuerung 92 über die Leitung 96 an die Testsequenzlogik 91 gekoppelt. Die E- Strahl-Systemsteuerung überträgt über die Leitung 114 Steuersignale an die Steuerung 111. Somit ist die E-Strahl- Systemsteuerung 92 in der Lage, das System zu synchronisieren und über die Leitung 114 Auslöserimpulse für die Steuerung 111 bereitzustellen. Die E-A-Stimuli, die erforderlich sind, um den Chip 1 in den Testknoten zu setzen, werden über die Leitung 95 von der Testseguenzlogik 91 an den Chip 1 angelegt. Diese E-A-Stimuli werden von den E-A-Daten abgeleitet, die über die Leitung 86 vom E-A-Datenpuffer 82, der im Testdatenspeichermittel 80 enthalten ist, an die Testsequenzlogik 91 übertragen werden. Obwohl es sich bei der Meßeinheit 110 in diesem Fall um ein E-Strahl-Testgerät handelt, können auch andere Arten von Meßgeräten im Testsystem der vorliegenden Erfindung eingesetzt werden. Darüber hinaus wird darauf hingewiesen, daß die oben beschriebene statistische Analyse von einem geeigneten Computer 120 ausgeführt werden kann, wenn die Meßwerte über die Leitung 121 an den Computer 120 übertragen werden.

Claims (10)

1. Ein Verfahren zur Erzeugung eines Mehrfachmusters, das mindestens aus einem ersten und einem zweiten Testmuster (Ax, Bx) besteht und zur Überprüfung eines Ausgangssignals S eines integrierten Schaltkreises (1) geeignet ist, der eine Abfragefunktion wie beispielsweise LSSD oder Grenzabfrage enthält,

ein Ausgangssignal S des genannten integrierten Schaltkreises, das den ersten Status annimmt, nachdem das genannte erste Testmuster (Ax) in einen Abfragepfad des genannten integrierten Schaltkreises eingelesen wurde, und wobei das genannte Ausgangssignal S den zweiten Status annimmt, nachdem das genannte zweite Testmuster (Bx) in den genannten Abfragepfad eingelesen wurde,

in denen einige der Schieberegisterverriegelungen im genannten Abfragepfad keinen Einfluß auf den Ausgang S des integrierten Schaltkreises haben; folglich sind die Bitpositionen im Testmuster in Übereinstimmung mit diesen Verriegelungen für das Testergebnis irrelevant;

wobei das Verfahren folgende Schritte umfaßt:

a) Verschiebung des genannten zweiten Testmusters bezüglich des genannten ersten Testmusters um eine Anzahl an Bitpositionen, so daß die relevanten Bits des zweiten Musters sich entweder in Bitpositionen, die für das erste Testmuster irrelevant sind, oder in Bitpositionen, in denen die Werte des ersten und zweiten Testmusters übereinstimmen, befinden;

b) Überlagerung des genannten verschobenen zweiten Musters und des genannten ersten Musters, so daß dabei das genannte Mehrfachmuster erzeugt wird.

2. Das Verfahren gemäß Anspruch 1, weiterhin bestehend aus folgenden Schritten:

a) Auswahl eines weiteren ersten Testmusters (A3),

b) Verschiebung des genannten weiteren Testmusters bezüglich des genannten zweiten Testmusters (B1) um einen weiteren Abstand;

c) Auswahl eines weiteren zweiten Testmusters (B2),

d) Verschiebung des genannten weiteren zweiten Testmusters bezüglich des genannten weiteren ersten Testmusters um einen noch weiteren Abstand;

wobei die genannten Schritte a, b, c, d mehrmals wiederholt durchgeführt werden, wobei das genannte Mehrfachmuster erzeugt wird, indem das genannte erste Testmuster und das genannte erste verschobene und das genannte zweite verschobene Testmuster überlagert werden.

3. Das Verfahren gemäß allen bisherigen Ansprüchen, wobei die genannte Auswahl so getroffen wird, daß der genannte Abstand minimal ist.

.

4. Dasverfahren gemäß allen bisherigen Ansprüchen, wobei weiterhin folgende Schritte enthalten sind:

a) Bestimmung des genannten Abstands für eine Mehrzahl an Testmustern,

b) Aufstellung einer Rangfolge von Testmustern auf der Grundlage der genannten Bestimmung, wobei die Testmuster mit den kleinsten Abständen in der Rangfolge am höchsten stehen,

c) Auswahl eines der genannten Testmuster entsprechend der genannten Rangfolge, das heißt, Auswahl eines der am höchsten stehenden Testmuster.

5. Das Verfahren gemäß allen bisherigen Ansprüchen, wobei die genannte Auswahl der genannten Testmuster statistisch verteilt ist, das heißt, zumindest ungefähr gleich verteilt ist, wobei jedes mögliche Testmuster vorzugsweise mindestens einmal ausgewählt wird, so daß der Mittelwert der genannten Abstände vorzugsweise möglichst gering ist.

6. Ein Verfahren zur Messung eines Signals S in einem integrierten Schaltkreis (1), der eine Abfragefunktion wie beispielsweise LSSD oder Grenzabfrage enthält, wobei ein Mehrfachmuster gemäß dem Verfahren jedes der bisherigen Ansprüche in einen Abfragepfad des genannten integrierten Schaltkreises mit einem Kegel, der zum genannten Signal S gehört, verschoben wird,

wobei das genannte Verfahren folgende Schritte umfaßt:

a) Verschieben eines ersten Teils des genannten Mehrfachmusters in den genannten Abfragepfad, so daß eines der genannten überlagerten Testmuster den genannten Kegel abdeckt,

b) Verschieben eines zweiten Teils des genannten Mehrfachmusters in den genannten Abfragepfad, so daß ein anderes der genannten überlagerten Testmuster den genannten Kegel abdeckt, wodurch die Verschiebungsgröße des genannten Schritts der Verschiebung durch den genannten Abstand bestimmt wird.

7. Das Verfahren gemäß Anspruch 6, wobei das genannte Signal S kontaktlos, beispielsweise durch E-Strahl-Test oder Laser-Test, gemessen wird.

8. Das Verfahren gemäß Anspruch 6 oder 7, das weiterhin einen Schritt zur statistischen Analyse des genannten gemessenen Signals S umfaßt, wobei die genannte statistische Analyse vorzugsweise die Verbesserung des Rauschabstands des genannten gemessenen Signals S durch wiederholtes Hinzufügen der Ergebnisse der genannten Messungen beinhaltet.

9. Das Verfahren gemäß Anspruch 8, wobei die genannte statistische Analyse für jedes Testmuster, das im genannten Mehrfachmuster enthalten ist, separat durchgeführt wird.

10. Ein System zur Überprüfung eines integrierten Schaltkreises mit einer Abfragefunktion wie beispielsweise LSSD oder Grenzabfrage, wobei das genannte System folgendes umfaßt:

-ein Meßmittel (110) zur Messung eines Signals S des genannten integrierten Schaltkreises, beispielsweise ein kontaktloses Meßmittel wie ein E-Strahl-Testgerät oder ein Laser-Testgerät,

-ein Testdatenspeichermittel (80) zur Speicherung eines Mehrfachmusters, das in Übereinstimmung mit einem beliebigen der bisherigen Ansprüche erzeugt wird, sowie zur Speicherung von Verschiebungsgrößen, die durch den genannten Abstand bestimmt sind,

-ein Teststeuerlogikmittel (90) zur Bereitstellung von Abtastdaten und Steuersignalen an den genannten integrierten Schaltkreis und zur Steuerung des genannten Meßmittels, wobei die genannte Teststeuerlogik mit dem genannten Testdatenspeichermittel verbunden ist.