DE69210968T2 - Automatic signal control for a solid-state image sensor with multiple readout registers - Google Patents
Automatic signal control for a solid-state image sensor with multiple readout registersInfo
- Publication number
- DE69210968T2 DE69210968T2 DE69210968T DE69210968T DE69210968T2 DE 69210968 T2 DE69210968 T2 DE 69210968T2 DE 69210968 T DE69210968 T DE 69210968T DE 69210968 T DE69210968 T DE 69210968T DE 69210968 T2 DE69210968 T2 DE 69210968T2
- Authority
- DE
- Germany
- Prior art keywords
- control
- circuit
- control loop
- controller
- amplifiers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 26
- 230000015654 memory Effects 0.000 claims description 11
- 238000003384 imaging method Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/72—Combination of two or more compensation controls
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Signalverarbeitungsvorrichtung, die beispielsweise bei einer Videokamera Verwendung finden kann, die beispielsweise eine CCD (ladungsgekoppelte Einrichtung) oder eine Ladungsübertragungsabbildeinrichtung besitzt, die Mehrfachkanalausgänge besitzt.The present invention relates to a signal processing device which can be used, for example, in a video camera having, for example, a CCD (charge coupled device) or a charge transfer imaging device having multiple channel outputs.
Wenn ein Signal in einer früher vorgeschlagenen Videokamera verarbeitet wird, die eine CCD-Abbildeinrichtung besitzt, die Mehrfachkanalausgänge herleitet, wird eine Signalverarbeitung, beispielsweise eine Abtasthalteverarbeitung (S/H- Verarbeitung), eine Regelungsverarbeitung (AGC) oder dergleichen parallel ausgeführt, wodurch unvermeidlich eine Störung zwischen Kanälen verursacht werden kann.When a signal is processed in a previously proposed video camera having a CCD imager that derives multi-channel outputs, signal processing such as sample-hold (S/H) processing, AGC processing, or the like is carried out in parallel, which may inevitably cause interference between channels.
Es ist ein Verfahren vorgeschlagen worden, wo ein Pilotsignal P, welches einen Ausgangssignal M der CCD-Abbildeinrichtung überlagert ist, in einer späteren Stufe einer parallelen Verarbeitung ermittelt und als Rückführungssignal verwendet wird, um eine Störung zwischen Kanälen, wie in Fig. 1 gezeigt ist, zu unterbinden.A method has been proposed where a pilot signal P superimposed on an output signal M of the CCD imager is detected at a later stage of parallel processing and used as a feedback signal to prevent interference between channels as shown in Fig. 1.
In den Zeichnungen zeigt Fig. 2 in Blockform eine Schaltung, mit der das obige Verfahren realisiert werden kann. Wie in Fig. 2 gezeigt ist, werden Ausgangssignale von den Horizontalspeichern 3, 5 einer CCD-Abbildeinrichtung 1 (bei diesem Beispiel zwei Kanäle) jeweils zu einer Abtast-Halte-Schaltung 7, 9 geliefert, deren Ausgangssignale jeweils zu einstellbaren Verstärkern oder Verstärkern mit automatischer Verstärkungsregelung (AGC) 11, 13 geliefert werden.In the drawings, Fig. 2 shows in block form a circuit with which the above method can be realized. As shown in Fig. 2, output signals from the horizontal memories 3, 5 of a CCD imager 1 (in this example two channels) are supplied to a sample-and-hold circuit 7, 9, respectively, the output signals of which are supplied to adjustable amplifiers or automatic gain control (AGC) amplifiers 11, 13, respectively.
Die Ausgangssignale der Regelverstärker 11, 13 werden zu einer Signalverarbeitungsschaltung 15 und zu Ermittlungsschaltungen 17, 19 einer darauffolgenden Stufe liefert. Die Signalverarbeitungsschaltung 15 verarbeitet die Ausgangssignale der Regelverstärker 11, 13 in einer vorgegebenen Signalverarbeitungsweise, und die Ermittlungsschaltungen 17, 19 ermitteln die Pegel der Ausgangssignale der Regelverstärker 11, 13.The output signals of the control amplifiers 11, 13 are supplied to a signal processing circuit 15 and to detection circuits 17, 19 of a subsequent stage. The signal processing circuit 15 processes the output signals of the control amplifiers 11, 13 in a predetermined signal processing manner, and the detection circuits 17, 19 determine the levels of the output signals of the control amplifiers 11, 13.
Ein Ausgangssignal der Ermittlungsschaltung 17 wird mit einem Referenzpegel a mittels eines Komparators 21 verglichen, und ein Signal, das für einen verglichenen Pegel repräsentativ ist, wird zu den Regelverstärkern 11, 13 zurückgeführt.An output signal of the detection circuit 17 is compared with a reference level a by means of a comparator 21, and a signal representative of a compared level is fed back to the control amplifiers 11, 13.
Ein Ausgangssignal der Ermittlungsschaltung 19 wird zu einen Pufferspeicher 23 und einem Komparator 25 geliefert. Ein Ausgangssignal, daß an einem invertierenden Anschluß des Pufferspeichers 23 entwickelt wird, wird zum Regelverstärker 13 geliefert, und ein Ausgangssignal, welches am nichtinvertierenden Anschluß entwickelt wird, wird zum Regelverstärker 11 geliefert.An output signal of the detection circuit 19 is supplied to a buffer memory 23 and a comparator 25. An output signal developed at an inverting terminal of the buffer memory 23 is supplied to the control amplifier 13, and an output signal developed at the non-inverting terminal is supplied to the control amplifier 11.
Das Eingangssignal wird mit einem Referenzpegel b mittels des Komparators 25 verglichen und ein verglichener Wert wird zu den Horizontalspeichern 3, 5 zurückgeführt.The input signal is compared with a reference level b by means of the comparator 25 and a compared value is fed back to the horizontal memories 3, 5.
Die Ausgangssignale der Abtast-Halte-Schaltungen 7, 9 werden zu einer Ermittlungsschaltung 27 geliefert, in welcher sie in bezug auf ihren Pegel ermittelt werden. Ein Ausgangssignal der Ermittlungsschaltung 27 wird zu einem Komparator 29 geliefert und dort mit einem Referenzpegel c verglichen. Ein verglichenes Ausgangssignal vom Komparator 29 wird dazu verwendet, eine Iris I einer Videokamera (nicht gezeigt) zu steuern.The output signals of the sample-and-hold circuits 7, 9 are supplied to a detection circuit 27 in which they are detected with respect to their level. An output signal of the detection circuit 27 is supplied to a comparator 29 and compared there with a reference level c. A compared output signal from the comparator 29 is used to control an iris I of a video camera (not shown).
Die obige Schaltungsanordnung besitzt jedoch mehrere Regelschaltungen, die im gleichen Zeitpunkt arbeiten. Aus diesem Grund kann die Zeitkonstante und die Empfindlichkeit der Schaltung nicht genau eingestellt werden. Es besteht somit die Gefahr, daß eine Störung zwischen Kanälen nicht exakt unterbunden werden kann.However, the above circuit arrangement has several control circuits that operate at the same time. For this reason, the time constant and the sensitivity of the circuit cannot be set precisely. There is therefore a risk that interference between channels cannot be prevented precisely.
In den Patent Abstracts of Jap. Vol 14 No. 105 (E-895) 26. Feb. 1990 und der JP-A-1305672 wird ein anderes Beispiel eines Signalprozessors für eine CCD-Abbildeinrichtung offenbart, wo eine Rückführung für die Abtastschaltung verwendet wird, um die Unterschiede zwischen den Verstärkungsfaktoren der Ausgangsverstärker in zwei Kanälen möglichst klein zu halten.In Patent Abstracts of Jap. Vol 14 No. 105 (E-895) 26 Feb. 1990 and JP-A-1305672 another example of a signal processor for a CCD imager is disclosed where feedback is used for the sampling circuit in order to minimize the differences between the gains of the output amplifiers in two channels.
Die EP-A 0466647 offenbart eine Videokamera mit einer CCD-Abbildeinrichtung, einer optischen Ermittlungseinrichtung und einer Systemsteuerung. Das CCD-Ausgangssignal wird zur optischen Ermittlungseinrichtung über eine AGC-Schaltung geliefert. Die optische Ermittlungseinrichtung besitzt eine Autofokus-, eine automatische Belichtungs-, und eine automatische Weißbalance-Ermittlungsschaltung, die entsprechende Ermittlungssignale erzeugen, welche über eine serielle Schnittstelle zur Systemsteuerung geliefert werden. Die Systemsteuerung steuert das Öffnen und Schließen einer Iris und den Verstärkungsfaktor der AGC-Schaltung in Abhängigkeit von dem automatischen Belichtungsermittlungssignal.EP-A 0466647 discloses a video camera with a CCD imaging device, an optical detection device and a system controller. The CCD output signal is supplied to the optical detection device via an AGC circuit. The optical detection device has an autofocus, an automatic exposure and an automatic white balance detection circuit which generate respective detection signals which are supplied to the system controller via a serial interface. The system controller controls the opening and closing of an iris and the gain factor of the AGC circuit depending on the automatic exposure detection signal.
Die EP-A 0342708 offenbart eine Videokamera, bei welcher ein automatischer Irisbetrieb und eine automatische Fokussierung eines Linsensystens in einer Zeitmultiplexweise ausgeführt wird.EP-A 0342708 discloses a video camera in which automatic iris operation and automatic focusing of a lens system are carried out in a time-division multiplex manner.
Erfindungsgemäß wird eine Signalverarbeitungsvorrichtung bereitgestellt, mitAccording to the invention, a signal processing device is provided with
(a) einer ersten Regelkreisschaltung, die eine Ermittlungsschaltung, eine Steuerung und mehrere Regelverstärker besitzt, um die Verstärkungsfaktoren der Regelverstärker einzustellen, zu denen Signale geliefert werden, die von einer ladungsgekoppelten Mehrfachkanal-Lese-Abbildeinrichtung ausgegeben werden;(a) a first control loop circuit having a detection circuit, a controller and a plurality of control amplifiers for adjusting the gains of the control amplifiers to which signals output from a multi-channel charge-coupled device read-image device are supplied;
(b) einer Steuerschaltung, die eine Ermittlungsschaltung und die Steuerung aufweist, um eine Iris auf der Grundlage von Signalen zu steuern, die von den Regelverstärkern ausgegeben werden, während die Iris angesteuert wird;(b) a control circuit comprising a detecting circuit and the controller for controlling an iris based on signals output from the control amplifiers while the iris is driven;
(c) einer zweiten Regelkreisschaltung, die mehrere Horizontalregister der Abbildeinrichtung, die Regelverstärker, eine Ermittlüngsschaltung und die Steuerung aufweist, um Pilotsignale zu halten, die den Ausgangssignalen der Abbildeinrichtung bei einem gewünschten Pegel überlagert sind; und(c) a second control loop circuit comprising a plurality of horizontal registers of the imager, the control amplifiers, a detection circuit and the controller for maintaining pilot signals superimposed on the output signals of the imager at a desired level; and
(d) einer dritten Regelkreisschaltung, die Regelverstärker, eine Ermittlungsschaltung einen Pufferspeicher, welcher einen normalen und einen invertierenden Ausgang besitzt, und die Steuerung aufweist, um die Pilotsignale zu halten, die den entsprechenden Ausgangssignalen der Abbildeinrichtung bei etwa dem gleichen Pegel überlagert sind;(d) a third control loop circuit comprising control amplifiers, a detection circuit, a buffer memory having a normal and an inverting output, and the control for maintaining the pilot signals superimposed on the corresponding output signals of the imaging device at approximately the same level;
wobei die Steuerung die erste Regelkreisschaltung, die Steuerschaltung, eine zweite Regelkreisschaltung und die dritte Regelkreisschaltung derart steuert, daß der Betrieb durch die jeweiligen Schaltungen zeitmultiplexartig ausgeführt wird.wherein the controller comprises the first control circuit, the control circuit, a second control circuit and the third Control loop circuitry is controlled in such a way that the operation is carried out by the respective circuits in a time-multiplexed manner.
Bei den Ausführungsformen der Erfindung wird, da die erste Regelschaltung, die Steuerschaltung zur Steuerung der Iris, die zweite Regelschaltung, und die dritte Regelschaltung so gesteuert werden, daß sie zeitmultiplexmäßig arbeiten, die erste bis dritte Regelschaltung nicht im gleichen Zeitintervall betrieben. Damit entsteht in der Praxis der Vorteil, daß eine Störung zwischen Kanälen der CCD-Abbildeinrichtung vermieden werden kann.In the embodiments of the invention, since the first control circuit, the control circuit for controlling the iris, the second control circuit, and the third control circuit are controlled to operate in a time-division multiplexed manner, the first to third control circuits are not operated at the same time interval. This provides the practical advantage that interference between channels of the CCD imaging device can be avoided.
Daher stellen die Ausführungsformen der Erfindung eine Signalverarbeitungsvorrichtung für eine Videokamera bereit, welche eine CCD-Abbildeinrichtung mit Mehrfachkanal-Ausgangssignalen besitzt, bei der die obigen Nachteile der früheren Vorschläge vermieden werden können. Insbesondere stellen die Ausführungsformen der Erfindung ein Signalverarbeitungsgerät für eine Videokamera bereit, die eine CCD-Abbildeinrichtung mit Mehrfachkanal-Ausgängen besitzt, mit der eine Störung zwischen den Kanälen vermieden werden kann, da die entsprechenden Regelschaltungen nicht im gleichen Zeitintervall betrieben werden.Therefore, the embodiments of the invention provide a signal processing apparatus for a video camera having a CCD imager with multi-channel outputs, which can avoid the above disadvantages of the previous proposals. In particular, the embodiments of the invention provide a signal processing apparatus for a video camera having a CCD imager with multi-channel outputs, which can avoid interference between the channels because the respective control circuits are not operated at the same time interval.
Es wird nun eine bevorzugte Ausführungsform der Erfindung mit Hilfe der Zeichnungen beschrieben, in denen:A preferred embodiment of the invention will now be described with the aid of the drawings in which:
Fig. 1 eine graphische Darstellung von Schwingungsformen eines Pilotsignais und eines Ausgangssignals einer CCD-Abbildeinrichtung ist, auf die bei der Erklärung der vorliegenden Erfindung bezug genommen wird;Fig. 1 is a graphical representation of waveforms of a pilot signal and an output signal of a CCD imager to which reference will be made in explaining the present invention;
Fig. 2 ein Blockdiagramm ist, welches eine früher vorgeschlagene Signalverarbeitungsvorrichtung zeigt;Fig. 2 is a block diagram showing a previously proposed signal processing apparatus;
Fig. 3 ein Blockdiagramm ist, welches eine Signalverarbeitungsvorrichtung nach einer Ausführugnsform der vorliegenden Erfindung zeigt; undFig. 3 is a block diagram showing a signal processing apparatus according to an embodiment of the present invention; and
Fig. 4 ein Flußdiagramm ist, auf welches bei der Erklärung des Betriebs der erfindungsgemäßen Ausführungsform bezug genommen wird.Fig. 4 is a flow chart to which reference will be made in explaining the operation of the embodiment of the present invention.
Es wird nun eine Signalverarbeitungsvorrichtung nach einer Ausführungsform der Erfindung mit Hilfe der Zeichnungen beschrieben. In Fig. 3 sind Teile und Elemente, die denen in Fig. 2 entsprechen, mit den gleichen Bezugszeichen versehen und werden aus diesem Grund nicht mehr beschrieben.A signal processing apparatus according to an embodiment of the invention will now be described with reference to the drawings. In Fig. 3, parts and elements similar to those in Fig. 2 are provided with the same reference numerals and will therefore not be described any further.
Wie in Fig. 3 gezeigt ist, werden die Ausgangssignale der Regelverstärker 11 und 13 zu einer Ermittlungsschaltung 2 geliefert, wo deren Pegel ermittelt werden. Signale entsprechend den ermittelten Pegeln werden zu einem Mikrocomputer 4 geliefert.As shown in Fig. 3, the output signals of the control amplifiers 11 and 13 are supplied to a detection circuit 2 where their levels are detected. Signals corresponding to the detected levels are supplied to a microcomputer 4 .
Der Mikrocomputer 4 steuert die Regelverstärker 11, 13 auf der Basis des Eingangssignals von der Ermittlungsschaltung 2. Ein Regelkreis, welcher durch den Regelverstärker 11 (Regelverstärker 13), die Ermittlungsschaltung 2 und den Mikrocomputer 4 gebildet wird, bildet eine erste Regelschaltung.The microcomputer 4 controls the control amplifiers 11, 13 based on the input signal from the detection circuit 2. A control loop formed by the control amplifier 11 (control amplifier 13), the detection circuit 2 and the microcomputer 4 forms a first control circuit.
Ein Regelkreis, der durch den Regelverstärker 11 (Regelverstärker 13), die Ermittlungsschaltung 2, den Mikrocomputer 4 und den Pufferspeicher 23 in dieser Reihenfolge gebildet wird, bildet eine dritte Regelkreisschaltung. Ein Regelkreis, der durch den Horizontalspeicher 3 (Horizontalspeicher 5), den Regelverstärker 11 (Regelverstärker 13), die Ermittlungsschaltung 2 und den Mikrocomputer 4 in dieser Reihenfolge gebildet wird, bildet eine zweite Regelkreisschaltung. Die Iris I wird mit Hilfe der Steuerung des Mikrocomputers 4 angesteuert.A control loop formed by the control amplifier 11 (control amplifier 13), the detection circuit 2, the microcomputer 4 and the buffer memory 23 in this order forms a third control loop circuit. A control loop formed by the horizontal memory 3 (horizontal memory 5), the control amplifier 11 (control amplifier 13), the detection circuit 2 and the microcomputer 4 in this order forms a second control loop circuit. The iris I is controlled by means of the control of the microcomputer 4.
Die zweite Regelkreisschaltung arbeitet so, daß sie die Absolutwerte (Pilotpegel) der Pilotsignale, die den Ausgangssignalen der Horizontalspeicher 3, 5 überlagert sind, an einen gewünschten Pegel angleicht. Die dritte Regelkreisschaltung arbeitet so, daß sie die Pilotsignale in jedem Kanal auf in etwa dem gleichen Pegel hält (d.h., ein Pilotsignalsteuerbetrieb).The second control loop circuit operates to adjust the absolute values (pilot levels) of the pilot signals superimposed on the output signals of the horizontal memories 3, 5 to a desired level. The third control loop circuit operates to maintain the pilot signals in each channel at approximately the same level (i.e., a pilot signal control operation).
Es wird nun eine Verarbeitungsprozedur, die der Mikrocomputer 4 ausführt, mit Hilfe eines Flußdiagramm nach Fig. 4 beschrieben.A processing procedure executed by the microcomputer 4 will now be described with the aid of a flow chart as shown in Fig. 4.
Wenn der Mikrocomputer 4 mit Spannung versorgt und aktiviert ist, wird die erste Initialisierung im Schritt S1 durchgeführt. Bei ersten Initialisierung wird die Iris I geschlossen, und die Ausgangssignale der Regelverstärker 11, 13 werden auf Minimalwerte eingestellt, der Pilotpegel wird auf den Maximalwert eingestellt und der Pegel des Pilotsteuersignals wird auf 0 eingestellt. Nach diesem Einstellmodus wird die optimale Öffnungsgröße der Iris I und die optimalen Ausgangswerte der Regelverstärker 11, 13 ermittelt und stabilisiert. Im Entscheidungsschritt S2 wird durch den Mikrocomputer 4 auf der Basis einer Zeitsteuerung (nicht gezeigt) oder des Pegelwechsels der AGC-Ausgangssignale bestimmt, ob die Iris I und die Regelverstärker 11, 13 stabilisiert wurden oder nicht. Wenn im Entscheidungsschritt S2 JA erhalten wird, schreitet die Verarbeitung weiter zum nächsten Schritt S3, wo der übliche AGC-Steuerbetrieb ausgeführt wird. Dann läuft die Verarbeitung weiter zum nächsten Entscheidungsschritt S4. Im Entscheidungsschritt S4 wird bestimmt, ob sich die AGC-Ausgangssignale geändert haben oder nicht. Wenn sich die AGC-Ausgangssignale geändert haben, was durch JA im Entscheidungsschritt S4 dargestellt wird, schreitet die Verarbeitung weiter zum Schritt S5. Außerdem wird diese Verarbeitung während einer vertikalen Austastperiode ausgeführt.When the microcomputer 4 is supplied with power and activated, the first initialization is carried out in step S1. During the first initialization, the iris I is closed and the output signals of the control amplifiers 11, 13 are set to minimum values, the pilot level is set to the maximum value and the level of the pilot control signal is set to 0. After this setting mode, the optimum aperture size of the iris I and the optimum output values of the control amplifiers 11, 13 are determined and stabilized. In decision step S2, it is determined by the microcomputer 4 on the basis of a timing (not shown) or the level change of the AGC output signals whether the iris I and the control amplifiers 11, 13 have been stabilized or not. If YES is obtained in decision step S2, the processing proceeds to the next step S3 where the usual AGC control operation is carried out. Then, the processing proceeds to the next decision step S4. In decision step S4, it is determined whether or not the AGC output signals have changed. If the AGC output signals have changed, which is represented by YES in decision step S4, the processing proceeds to step S5. In addition, this processing is carried out during a vertical blanking period.
Anschließend werden die Pegel der Regelverstärker 11 und 13 gesteuert und bei gesteuerten Pegeln im Schritt S5 verriegelt, wo die zweite Initialisierung ausgeführt wird. Im Schritt S6 wird der gewünschte oder geeignete Pegel des Pilotsignals, der innerhalb eines dynamischen Bereichs (D) ist, auf der Basis des Ausgangssignals der Ermittlungsschaltung 2 in diesem Zeitpunkt berechnet.Subsequently, the levels of the control amplifiers 11 and 13 are controlled and locked at controlled levels in step S5, where the second initialization is carried out. In step S6, the desired or appropriate level of the pilot signal, which is within a dynamic range (D), is calculated on the basis of the output signal of the detection circuit 2 at that time.
In der zweiten Regelkreisschaltung wird die Zahl der zweiten Regelkreissteuerung so vermindert, daß sie sich an das höchstwertigste Bit (MSB) angleicht. Die zweite Regelkreissteuerung wird in einer horizontalen Austastperiode durchgeführt.In the second loop circuit, the number of the second loop control is reduced to match the most significant bit (MSB). The second loop control is performed in one horizontal blanking period.
Wenn bestimmt wird, daß der berechnete Pegel ein geeigneter Pegel ist, was durch ein JA im Entscheidungsschritt S7 dargestellt wird, schreitet die Verarbeitung weiter zum Schritt S8.If it is determined that the calculated level is an appropriate level, which is represented by a YES in decision step S7, the processing proceeds to step S8.
Im Schritt S8 wird ein Unterschied B zwischen den Pegeln der Pilotsignale ermittelt und die dritte Regelkreissteuerung oder Pilotsteuerung so ausgeführt, daß die Pilotsignale, die den Ausgangssignalen der Horizontalspeicher 3 und 5 überlagert sind, auf in etwa den gleichen Pegel in jedem Kanal gehalten werden.In step S8, a difference B between the levels of the pilot signals is determined and the third control loop or pilot control is carried out so that the pilot signals superimposed on the output signals of the horizontal memories 3 and 5 are kept at approximately the same level in each channel.
Die dritte Regelkreissteuerung wird in einer horizontalen Austastperiode und nach oben/nach unten gemäß des nieder wertigsten Bits (LSB) ausgeführt.The third loop control is performed in a horizontal blanking period and up/down according to the least significant bit (LSB).
Wenn bestimmt wird, daß die Pegel der Pilotsignale miteinander in Übereinstimmung gebracht wurden, was durch ein JA in Entscheidungsschritt S9 dargestellt wird, schreitet die Verarbeitung weiter zum Schritt S10.If it is determined that the levels of the pilot signals have been made consistent with each other, which is represented by a YES in decision step S9, the processing proceeds to step S10.
Im Schritt S10 wird eine andere Verarbeitung durchgeführt. Dann wird im Entscheidungsschritt S11 bestimmt, ob der Mikrocomputer 4 abgeschaltet ist oder nicht. Wenn entschieden wird, daß der Mikrocomputer nicht abgeschaltet ist, was durch ein NEIN im Entscheidungsschritt S11 dargestellt wird, kehrt die Verarbeitung zurück zum Schritt S3. Wenn entschieden wird, daß der Mikrocomputer 4 abgeschaltet ist, was durch ein JA dargestellt ist, endet die Verarbeitung automatisch.In step S10, another processing is performed. Then, in decision step S11, it is determined whether or not the microcomputer 4 is turned off. If it is decided that the microcomputer 4 is not turned off, which is represented by a NO in decision step S11, the processing returns to step S3. If it is decided that the microcomputer 4 is turned off, which is represented by a YES, the processing automatically ends.
Die Verarbeitung in den Schritten S3 bis S10 wird in einem Zeitraum ausgeführt, der kürzer ist als eine vertikale Austastperiode. Wenn die Verarbeitung im Schritt S10 beendet ist, werden neue Daten oder Signale an die Iris I und von den Regelverstärkern 11 und 13 ausgegeben, so daß in der nächsten vertikalen Austastperiode sowohl die Pilotpegelsteuerung als auch die Pilotsteuerung in den Schritten S3 bis S10 durchgeführt werden, wenn sich die Ausgangssignale der Regelverstärker 11 und 13 wesentlich geändert haben.The processing in steps S3 to S10 is carried out in a time period shorter than one vertical blanking period. When the processing in step S10 is completed, new data or signals are output to the iris I and from the control amplifiers 11 and 13, so that in the next vertical blanking period, both the pilot level control and the pilot control in steps S3 to S10 are carried out when the output signals of the control amplifiers 11 and 13 have changed significantly.
Bei der anderen Verarbeitung im Schritt S10 wird sowohl die zweite als auch die dritte Regelkreisschaltung für die Pilotpegelsteuerung und die Pilotsteuerung verriegelt, die erste Regelkreisschaltung für die AGC wird jedoch in einen unverriegelten Zustand versetzt.In the other processing in step S10, both the second and third control loop circuits for the pilot level control and the pilot control are locked, but the first control loop circuit for the AGC is placed in an unlocked state.
Wie oben beschrieben wird gemäß der Ausführungsform der vorliegenden Erfindung, da sowohl die zweite als auch die dritte Regelkreisschaltung für die Pilotpegelsteuerung und die Pilotsteuerung so gesteuert werden, daß sie in einer Zeitmultiplexweise zusammen mit der ersten Regelkreisschaltung für die AGC und die Steuerung der Iris I betrieben werden, die erste bis dritte Regelkreisschaltung nicht im gleichen Zeitintervall betrieben. Daher kann eine Störung zwischen den Kanälen vermieden werden.As described above, according to the embodiment of the present invention, since both the second and third control loop circuits for the pilot level control and the pilot control are controlled to operate in a time-division multiplexed manner together with the first control loop circuit for the AGC and the control of the iris I, the first to third control loop circuits are not operated in the same time interval. Therefore, interference between the channels can be avoided.
Claims (3)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3328714A JPH05167911A (en) | 1991-12-12 | 1991-12-12 | Signal processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69210968D1 DE69210968D1 (en) | 1996-06-27 |
| DE69210968T2 true DE69210968T2 (en) | 1996-11-28 |
Family
ID=18213368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69210968T Expired - Fee Related DE69210968T2 (en) | 1991-12-12 | 1992-12-01 | Automatic signal control for a solid-state image sensor with multiple readout registers |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5671015A (en) |
| EP (1) | EP0546749B1 (en) |
| JP (1) | JPH05167911A (en) |
| CA (1) | CA2084728A1 (en) |
| DE (1) | DE69210968T2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5613156A (en) * | 1994-09-27 | 1997-03-18 | Eastman Kodak Company | Imaging system with 1-N Parallel channels, each channel has a programmable amplifier and ADC with serial controller linking and controlling the amplifiers and ADCs |
| US6147707A (en) * | 1996-02-06 | 2000-11-14 | Canon Kabushiki Kaisha | Method and apparatus for gain adjustment of an image sensor |
| US10973397B2 (en) | 1999-03-01 | 2021-04-13 | West View Research, Llc | Computerized information collection and processing apparatus |
| US8068897B1 (en) | 1999-03-01 | 2011-11-29 | Gazdzinski Robert F | Endoscopic smart probe and method |
| US7914442B1 (en) | 1999-03-01 | 2011-03-29 | Gazdzinski Robert F | Endoscopic smart probe and method |
| US8636648B2 (en) | 1999-03-01 | 2014-01-28 | West View Research, Llc | Endoscopic smart probe |
| US7620312B2 (en) * | 2005-04-11 | 2009-11-17 | Canon Kabushiki Kaisha | Focus detection apparatus and signal processing method for focus detection |
| US8924117B2 (en) | 2012-05-04 | 2014-12-30 | Wabtec Holding Corp. | Brake monitoring system for an air brake arrangement |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4525741A (en) * | 1982-11-03 | 1985-06-25 | Ncr Corporation | Self-adjusting video camera |
| US5043812A (en) * | 1988-04-04 | 1991-08-27 | Zenith Electronics Corporation | TV signal transmission systems and methods |
| US4969045A (en) * | 1988-05-20 | 1990-11-06 | Sanyo Electric Co., Ltd. | Image sensing apparatus having automatic iris function of automatically adjusting exposure in response to video signal |
| JPH01305672A (en) * | 1988-06-02 | 1989-12-08 | Nec Corp | Signal processor for charge coupled device |
| JPH0258981A (en) * | 1988-08-24 | 1990-02-28 | Nikon Corp | Electronic still camera |
| JPH0263271A (en) * | 1988-08-29 | 1990-03-02 | Nikon Corp | Video signal processing circuit |
| JP2702982B2 (en) * | 1988-09-14 | 1998-01-26 | 株式会社日立製作所 | Imaging device |
| JPH031772A (en) * | 1989-05-30 | 1991-01-08 | Sony Corp | Image pickup device |
| JP2822256B2 (en) * | 1990-02-15 | 1998-11-11 | ソニー株式会社 | Exposure compensation device for video camera |
| EP0473966B1 (en) * | 1990-08-09 | 1996-03-27 | Sony Corporation | CCD having a pair of horizontal resisters |
| JPH04298182A (en) * | 1991-03-27 | 1992-10-21 | Sanyo Electric Co Ltd | Video signal processing circuit |
-
1991
- 1991-12-12 JP JP3328714A patent/JPH05167911A/en active Pending
-
1992
- 1992-11-30 US US07/982,969 patent/US5671015A/en not_active Expired - Fee Related
- 1992-12-01 EP EP92310932A patent/EP0546749B1/en not_active Expired - Lifetime
- 1992-12-01 DE DE69210968T patent/DE69210968T2/en not_active Expired - Fee Related
- 1992-12-07 CA CA002084728A patent/CA2084728A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| DE69210968D1 (en) | 1996-06-27 |
| US5671015A (en) | 1997-09-23 |
| EP0546749A3 (en) | 1993-08-11 |
| CA2084728A1 (en) | 1993-06-13 |
| EP0546749B1 (en) | 1996-05-22 |
| JPH05167911A (en) | 1993-07-02 |
| EP0546749A2 (en) | 1993-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69114972T2 (en) | Solid state imaging devices. | |
| DE3687877T2 (en) | CAMERA AND METHOD FOR IMAGE GENERATION. | |
| DE10215525B4 (en) | Imaging apparatus and signal processing method for these | |
| DE3782975T2 (en) | AUTOMATIC FOCUSING. | |
| DE69032629T2 (en) | Still image pickup device | |
| DE69533812T2 (en) | Image scanner with image correction function | |
| DE69111865T2 (en) | Method and device for restoring images, detection and compensation of faulty sensors. | |
| DE69915943T2 (en) | A video camera observation system comprising a video camera with a predetermined mode of operation | |
| DE3643870C2 (en) | Method and circuit for automatic exposure control of a television camera | |
| DE69215323T2 (en) | Black balance setting for video cameras equipped with multiple solid-state imaging devices | |
| DE69220435T2 (en) | Video signal processing | |
| DE69210968T2 (en) | Automatic signal control for a solid-state image sensor with multiple readout registers | |
| DE69321317T2 (en) | Automatic focusing for cameras | |
| WO1999046928A1 (en) | Method for automatically selecting colour calibrations | |
| DE102004032921B4 (en) | Electronic endoscope device | |
| DE69310221T2 (en) | Automatic focusing circuit for automatic focus adjustment depending on video signals | |
| DE69030048T2 (en) | Device for checking lenses | |
| DE69031608T2 (en) | Method and device for setting and stabilizing an iris setting in a video camera by means of two successive control loops | |
| DE3810228C2 (en) | ||
| DE602004001644T2 (en) | The solid state imaging device | |
| DE69130126T2 (en) | Control device for the duration of the charge collection | |
| DE10216806B4 (en) | Method and device for FPN correction of image signal values of an image sensor | |
| DE3024317C2 (en) | Procedure for setting the white balance for a color video camera | |
| DE3144842A1 (en) | CUTOUT EXPOSURE CONTROL | |
| DE3726696C2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |