DE69115351T2 - Dokumentdateneingabesystem für einen Abtaster - Google Patents
Dokumentdateneingabesystem für einen AbtasterInfo
- Publication number
- DE69115351T2 DE69115351T2 DE69115351T DE69115351T DE69115351T2 DE 69115351 T2 DE69115351 T2 DE 69115351T2 DE 69115351 T DE69115351 T DE 69115351T DE 69115351 T DE69115351 T DE 69115351T DE 69115351 T2 DE69115351 T2 DE 69115351T2
- Authority
- DE
- Germany
- Prior art keywords
- port
- scanner
- ports
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000013479 data entry Methods 0.000 title claims description 7
- 238000012545 processing Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00127—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture
- H04N1/00204—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a digital computer or a digital computer system, e.g. an internet server
- H04N1/00236—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a digital computer or a digital computer system, e.g. an internet server using an image reading or reproducing device, e.g. a facsimile reader or printer, as a local input to or local output from a computer
- H04N1/00241—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a digital computer or a digital computer system, e.g. an internet server using an image reading or reproducing device, e.g. a facsimile reader or printer, as a local input to or local output from a computer using an image reading device as a local input to a computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00127—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture
- H04N1/00204—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a digital computer or a digital computer system, e.g. an internet server
- H04N1/00236—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a digital computer or a digital computer system, e.g. an internet server using an image reading or reproducing device, e.g. a facsimile reader or printer, as a local input to or local output from a computer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32561—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using a programmed control device, e.g. a microprocessor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00127—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture
- H04N1/00204—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a digital computer or a digital computer system, e.g. an internet server
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/0008—Connection or combination of a still picture apparatus with another apparatus
- H04N2201/0034—Details of the connection, e.g. connector, interface
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/0077—Types of the still picture apparatus
- H04N2201/0081—Image reader
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Image Input (AREA)
- Facsimiles In General (AREA)
Description
- Die Erfindung bezieht sich auf ein Dokumentendateneingabesystem, das in einem Abtaster abgetastete Daten empfängt und die abgetasteten Daten in einer Festplatte eines Hilfs- (oder Wirts-) Computers speichert, insbesondere auf ein Dokumentendateneingabesystem für einen Abtaster, der zur Verwendung für ein Dokumentenanerkennungssystem mit einem Multiprozessor ausgebildet ist.
- Eine herkömmliche Abtasterschnittstelle, die in Fig. 1 dargestellt ist, enthält einen Hilfscomputer 10, der über eine Abtasterschnittstelleneinheit 11 in einem Abtaster 12 abgetastete Daten erhält und dann auf seiner internen Festplatte abspeichert.
- Bei einem solchen herkömmlichen System stellt der Hilfscomputer 10 eine Betriebsart der Abtasterschnittstelleneinheit 11 mittels eines Registerwertes ein und empfängt über die Abtasterschnittstelleneinheit 11 im Abtaster 12 abgetastete Daten als Eingangsgröße und speichert dann die eingegebenen Daten auf einer Festplatte. Danach werden die auf der Festplatte gespeicherten Daten durch den Hilfscomputer 10 entsprechend dem Wunsch des Benutzers verarbeitet.
- Ein solches herkömmliches System hat jedoch den Nachteil, daß, da die abgetasteten Daten nur auf der Festplatte des Hilfscomputers gespeichert werden, die auf der Festplatte gespeicherten Daten aus dem Hilfscomputer in einen anderen Prozessor übertragen werden müssen, wenn sie von einem anderen Prozessor benötigt werden, und erhebliche Zeit erforderlich ist, um die Daten in den Hilfscomputer zu übertragen, so daß die Verarbeitungseffektivität verringert wird.
- Ein anderes bekanntes System (US-PS 3 558 811) ist im Oberbegriff des Anspruchs 1 definiert.
- Ein Ziel der Erfindung besteht darin, ein Dokumentendateneingabesystem für einen Abtaster anzugeben, der die im Abtaster abgetasteten Daten in einen anderen Mikroprozessor eingeben und in einem Pufferspeicher speichern kann, wenn die abgetasteten Daten in einen Hilfscomputer eingegeben und auf dessen Festplatte gespeichert werden.
- Zu diesem Zweck ist ein Dokumentendateneingabesystem für einen Abtaster gemäß dem kennzeichnenden Teil des Anspruchs 1 vorgesehen. Andere Merkmale sind in den Unteransprüchen definiert.
- Das obige und andere Ziele, Merkmale und Vorteile der Erfindung werden nachstehend anhand der beiliegenden Zeichnungen ausführlicher erläutert. Darin ist
- Fig. 1 ein Diagramm einer Anordnung einer Abtasterschnittstelle gemäß einem bekannten System,
- Fig. 2 ein Blockschaltbild der Anordnung eines erfindungsgemäßen Dokumentendateneingabesystems und
- Fig. 3 ein ausführlicheres Schaltbild der Abtasterschnittstelleneinheit nach Fig. 2.
- Nach Fig. 2 enthält das erfindungsgemäße Dokumentendateneingabesystem einen Hilfs- oder Wirtscomputer 100 zur Steuerung des Betriebs des gesamten Systems und zur Speicherung der abgetasteten Daten auf seiner Festplatte; einen Abtaster 200 zum Abtasten von Dokumentendaten; eine Abtasterschnittstelleneinheit 300, die mit dem Hilfscomputer 100 und dem Abtaster 200 verbunden ist, um eine Schnittstellenoperation dazwischen unter der Steuerung des Hilfscomputers 100 auszuführen; einen Mikroprozessor 400, der mit einem Globalspeicher 401 und einem örtlichen Speicher 402 verbunden ist; und eine Schnittstelleneinheit 310 zum Zwischenspeichern abgetasteter Daten, die die Abtasterschnittstelleneinheit 300 durchlaufen haben, und zwar unter der Steuerung des Hilfscomputers 100, und zur Übertragung der zwischengespeicherten Daten in den Mikroprozessor 400.
- Fig. 3 zeigt die Abtasterschnittstelleneinheit und die Schnittstelleneinheit ausführlicher. Wie Fig. 3 zeigt, ist die Abtasterschnittstelleneinheit 300 so ausgebildet, daß Datenports D&sub0;-D&sub7;, ein Lesesteuersignalport IOR, ein Schreibsteuersignalport IWO, Wählsignalports SA&sub0; und SA&sub1; sowie ein Rücksetzsignalport RSD des Hilfscomputers 100 jeweils mit Datenports D&sub0;-D&sub7;, einem Leseport RD, einem Schreibport RW, Wählports A&sub0; und A&sub1; sowie einem Rücksetzport RS einer Abtasterschnittstelle 302 verbunden sind und ferner Eingabe/Ausgabe-Signalports IO&sub0;-IO&sub3; des Milfscomputers 100 mit einem Chipwählport CS der Abtasterschnittstelle 302 über ein UND-Tor 301 verbunden sind, Ausgabeports PA&sub0;-PA&sub7; der Abtasterschnittstelle 302 über einen Puffer 303 mit Datenports D&sub1;-D&sub8; des Abtasters 200 und Eingabeports PB&sub0;-PB&sub7; der Abtasterschittstelle 302 direkt mit den Datenports D&sub1;-D&sub8; des Abtasters 200 verbunden sind; ein Betriebsartsteuersignalport PC&sub4; der Abtasterschnittstelle 302 mit einem Voreinstellungs/Abtaster-Port PR/SC des Abtasters 200 und einem Freigabeport 2G eines Multiplexers 307 sowie mit einem Freigabeport G des Puffers 303 und einem Freigabeport 1G des Multiplexers 307 über einen Inverter 304 (eine Umkehrstufe oder ein NICHT-Glied) verbunden ist; ein Unterbrechungssignalport PC&sub3;, ein Bestätigungsport PC&sub6; und ein Ausgabepuffer-voll-Port PC&sub7; der Abtasterschnittstelle 302 mit Ports 1A&sub3;, 1Y&sub2; und 1A&sub1; des Multiplexers 307 verbunden sind, ein Eingabepuffervoll-Port PC&sub1; über ein ODER-Tor 306 mit einem Port 2A&sub3; des Multiplexers 307 verbunden ist und ferner Ports 1Y&sub3; und 2Y&sub3;, 1A&sub2; und 1Y&sub1; mit Ports BY, RS und ST des Abtasters 200 verbunden sind; und dann der Port ST mit einem Port 2A&sub2; des Multiplexers 307 und auch der Port 2Y&sub2; über ein ODER-Tor 305 mit einem Strobe- (oder Auftast-) Port PC&sub2; der Abtasterschnittstelle 302 verbunden ist. Ferner ist die Schnittstelleneinheit 310 so ausgebildet, daß die Datenports D&sub0;-D&sub7; der Abtasterschnittstelle 302 mit Datenports D&sub0;-D&sub7; des Zwischenspeichers 312 verbunden sind und Ausgabeports Q&sub0;-Q&sub7; des Zwischenspeichers 312 mit Datenports D&sub0;-D&sub7; des Mikroprozessors 400 verbunden sind; der Eingabe/Ausgabe-Signalport IO&sub1; des Hilfscomputers 100 mit einem Taktport CK des Zwischenspeichers 312, einem Löschport CL eines Flipflop 313 und einem Voreinstellungsport PS eines Flipflop 314 und auch ein Rücksetzsignalport RSD des Hilfscomputers 100 über den Inverter 311 mit dem Voreinstellungsport PS des Flipflop 313 und dem Löschanschluß CL des Flipflop 314 verbunden ist; der Ausgangsport Q des Flipflop 313 mit einem Unterbrechungsport INT des Mikroprozessors 400 verbunden ist und ein Unterbrechungsbestätigungssignalport IACK, ein Ausgabeanforderungsignalport P&sub6; und ein Abschlußsignalport P&sub5; des Mikroprozessors 400 mit dem Taktport CK des Flipflop 313, dem Ausgabefreigabeport OE des Zwischenspeichers 212 und dem Taktport CK des Flipflop 314 verbunden ist; und der Ausgabeport Q des Flipflop 314 mit Eingängen von ODER-Toren 305 und 306 verbunden ist. Bei der Abtasterschnittstelle 302 handelt es sich um eine programmierbare Peripherieschnittstelle (PPI), die derart aufgebaut ist, daß ihre Datenports D&sub0;-D&sub7; wählbar mit ihren Ausgabeports PA&sub0;-PA&sub7;, Eingabeports PB&sub0;-PB&sub7; und Steuerports PC&sub0;-PC&sub7; in Abhängigkeit von Signalen verbunden werden, die ihren Wählports A&sub0; und A&sub1; zugeführt werden. Der Multiplexer 307 ist so aufgebaut, daß seine Ports 1A&sub1;-1A&sub3; mit seinen Ports 1Y&sub1;- 1Y&sub3; verbunden werden, wenn seinen Freigabeports 1G ein Signal mit niedrigem Pobential zugeführt wird, und seine Ports 2A&sub2; und 2A&sub3; mit seinen Ports 2Y&sub2; und 2Y&sub3; verbunden werden, wenn ein Signal mit niedrigem Potential seinem Freigabeport 2G zugeführt wird.
- Nachstehend wird die Wirkungsweise und der Effekt der Erfindung ausführlich beschrieben.
- Wenn dem Rücksetzport RS der Abtasterschnittstelle 302 ein hohes Rücksetzsignal vom Rücksetzsignalport RSD des Hilfscomputers 100 zugeführt wird, wird die Abtasterschnittstelle 302 zurückgesetzt und initialisiert. Da das hohe Rücksetzsignal durch den Inverter 311 in ein niedrigeres Signal invertiert wird, wird das Flipflop 313 in diesem Augenblick auf ein hohes Signal an seinem Ausgangsport Q eingestellt und das Flipflop 314 gelöscht, so daß es an seinem Ausgangsanschluß Q ein niedriges Signal abgibt. Dadurch werden die Ausgangssignale der ODER-Tore 305 und 306 durch Signale des Port 2Y&sub2; des Multiplexers 307 und des Strobe-Ports PC&sub1; der Abtasterschnittstelle 302 bestimmt.
- Wenn der Hilfscomputer 100 in diesem Zustand ein niedriges Betriebsartwählsteuersignal an seinem Eingabe/- Ausgabesignalport 103 abgibt, gibt das UND-Tor 301 ein niedriges Signal ab, durch das die Abtasterschnittstelle 302 freigegeben bzw. aufgetastet wird, und der Hilfscomputer 100 gibt in diesem Augenblick über seine Datenports D&sub0;-D&sub7; Betriebsartdaten AO (Hex) aus, um die Abtasterschnittstelle 302 auf eine Strobe-Eingabe/Ausgabe-Betriebsart einzustellen.
- Danach wird, wenn der Hilfscomputer 100 an seinem Eingabe/Ausgabe-Port IO&sub2; ein niedriges Signal abgibt, durch das UND-Tor 301 ein niedriges Signal abgegeben, das die Abtasterschnittstelle 302 freigibt. Und am Wählsignalport SA&sub0; des Hilfscomputers 100 wird ein niedriges Signal und am Wählsignalport SA&sub1; ein hohes Signal abgegeben, so daß die Steuerports PC&sub0;-PC&sub7; der Abtasterschnittstelle 302 gewählt werden. In diesem Augenblick gibt der Hilfscomputer 100 Voreinstellungsbetriebsdaten an seinen Datenports D&sub0;-D&sub7; ab, so daß hohe Betriebsvoreinstellungssignale am Betriebsartsteuersignalport PC&sub4; der Abtasterschnittstelle 302 abgegeben werden. Das hohe Betriebsvoreinstellungsignal wird dem Voreinstellungs/Abtaster-Port PR/SC des Abtasters 200 zugeführt, so daß der Abtaster 200 eine voreingestellte Betriebsart einnimmt, und da das hohe Betriebsvoreinstellungssignal durch den Inverter 304 in ein niedriges Signal invertiert wird, wird der Puffer 303 freigegeben, so daß sein Eingabeport A mit seinem Ausgabeport Y verbunden und die Eingabeports 1A&sub1;-1A&sub3; des Multiplexers 307 mit seinen Ausgabeports 1Y&sub1;-1Y&sub3; verbunden werden. In diesem Augenblick gibt der Hilfscomputer 100 ein niedriges Signal an seinem Eingabe/Ausgabe-Port IO&sub0; ab, so daß die Freigabe der Abtasterschnittstelle 302 bewirkt wird, und an seinen Wählsignalports SA&sub0; und SA&sub1; werden niedrige Signale ausgegeben, so daß die Ausgabeports PA&sub0;-PA&sub7; der Abtasterschnittstelle 302 gewählt, und dann nimmt die Abtasterschnittstelle 302 einen Schreibzustand durch das niedrige Schreibsignal ein, das vom Schreibsignalport IOW des Hilfscomputers 100 abgegeben wird.
- Die Abtasterschnittstelle 302 erhält mithin über ihre Datenports D&sub0;-D&sub7; die von den Datenports D&sub0;-D&sub7; des Hilfscomputers ausgegebenen Daten und gibt sie über ihre Ausgabeports PA&sub0;-PA&sub7; ab, und die Daten von den Ausgabeports PA&sub0;-PA&sub7; der Abtasterschnittstelle 302 werden den Datenports D&sub1;-D&sub8; des Abtasters 200 über den Puffer 303 zugeführt.
- Wenn das niedrige Schreibsignal in ein hohes Signal invertiert wird, werden am Unterbrechungssignalport PC&sub3; und am Ausgabepuffer-voll-Port PC&sub7; der Abtasterschnittstelle 302 niedrige Signale abgegeben und dem Busy-Port BY und Strobe-Port ST des Abtasters 200 über die Ports 1A&sub3;, 1Y&sub3; und 1A&sub1;, 1Y&sub1; des Multiplexers 307 zugeführt, so daß der Abtaster 200 die seinen Datenports D&sub1;-D&sub8; zugeführten Daten aufnimmt und verarbeitet.
- Nachdem die Daten in den Abtaster 200 eingegeben wurden, wird an seinem Port RS ein niedriges Unterbrechungsbestätigungssignal abgegeben, und da dieses niedrige Unterbrechungsbestätigungssignal dem Bestätigungsport PC&sub6; der Abtasterschnittstelle 302 über die Ports 1A&sub2; und 1Y&sub2; des Multiplexers 307 zugeführt wird, wird vom Unterbrechungssignalport PC&sub3; und vom Ausgabepuffervoll-Port PC&sub7; ein hohes Signal in dem Augenblick ausgegeben, in dem das niedrige Bestätigungssignal in ein hohes Signal umgekehrt wird, so daß die Abtasterschnittstelle 302 initialisiert wird.
- In diesem Zustand wählt der Hilfscomputer 100 die Steuerports PC&sub0;-PC&sub7; der Abtasterschnittstelle 302 in der beschriebenen Weise, um durch Überprüfung des Zustands des Bestätigungsports PC&sub6; festzustellen, ob der Abtaster 200 die Daten gelesen hat. Wenn der Bestätigungsport PC&sub6; ein hohes Signal aufweist, bedeutet dies, daß der Abtaster 200 die Daten gelesen hat, so daß der Hilfscomputer die Daten in der Abtasterschnittstelle 302 aufzeichnen kann.
- Wenn der Hilfscomputer 100 die Übertragung aller Daten in den Abtaster 200 über die Abtasterschnittstelle 302 beendet hat, gibt der Hilfscomputer 100 am Eingabe/Ausgabe-Port IO&sub2; ein niedriges Signal ab, das die Abtasterschnittstelle 302 freigibt, während ein niedriges Signal am Wählsignalport SA&sub0; des Hilfscomputers 100 und ein hohes Signal am Wählsignalport SA&sub1; abgegeben wird, so daß die Steuerports PC&sub0;-PC&sub7; der Abtasterschnittstelle 302 gewählt werden. In diesem Augenblick werden Abtasterbetriebsdaten an den Datenports D&sub0;-D&sub7; des Hilfscomputers 100 ausgegeben, so daß am Betriebsartsteuersignalport PC&sub4; der Abtasterschnittstelle 302 ein niedriges Abtasterbetriebssignal abgegeben wird. Dieses niedrige Abtasterbetriebssignal wird dem Voreinstellungs/- Abtaster-Port PR/SC des Abtasters 200 zugeführt, so daß der Abtaster 200 auf Abtastbetrieb eingestellt wird, und da das niedrige Abtasterbetriebssignal durch den Inverter 304 in ein hohes Signal invertiert wird, wird der Puffer 303 gesperrt, und der Multiplexer 307 befindet sich in einem Zustand, in dem seine Eingabeports 2A&sub2; und 2A&sub3; mit seinen Ausgabeports 2Y&sub2; und 2Y&sub3; verbunden sind.
- Wenn der Abtaster 200 über seine Datenports D&sub1;-D&sub8; Daten an die Eingabeports PB&sub0;-PB&sub7; der Abtasterschnittstelle 302 abgibt, wird dem einen Eingang des ODER-Tores 305 vom Strobe-Port ST des Abtasters ein niedriges Signal über die Ports 2A&sub2; und 2Y&sub2; des Multiplexers 207 zugeführt, und außerdem wird ein niedriges Signal am Ausgangsport Q des Flipflop 314 abgegeben, so daß das ODER-Tor 305 dem Strobe-Port PC&sub2; der Abtasterschnittstelle 302 ein niedriges Signal zuführt und der Eingabepuffer-voll-Port PC&sub1; der Abtasterschnittstelle 302 ein hohes Signal abgibt. Dieses hohe Signal wird dem Busy-Port BY des Abtasters 200 über das ODER-Tor 306 und die Ports 2A&sub3; und 2Y&sub3; des Multiplexers 307 zugeführt, so daß der Abtaster 200 keine Daten überträgt. In diesem Augenblick wählt der Hilfscomputer 100 die Steuerports PC&sub0;-PC&sub7; der Abtasterschnittstelle 302 in der beschriebenen Weise und prüft den Zustand des Strobe-Ports PC&sub2; und liest dann, wenn der Strobe-Port PC&sub2; einen niedrigen Zustand aufweist, die den Eingabeports PB&sub0;-PB&sub7; zugeführten Daten.
- Das heißt, in diesem Augenblick wird vom Eingabe/Ausgabe-Port IO&sub1; des Hilfscomputers 100 ein niedriges Signal abgegeben, das die Abtasterschnittstelle 302 freigibt, und ferner wird ein hohes Signal vom Wählsignalport SA&sub0; und ein niedriges Signal vom Wählsignalport SA&sub1; abgegeben, so daß die Eingabeports PB&sub0;-PB&sub7; der Abtasterschnittstelle 302 gewählt werden. In diesem Augenblick nimmt die Abtasterschnittstelle 302 aufgrund des vom Lesesignalport IOR des Hilfscomputers 100 abgegebenen niedrigen Lesesignals einen Lesezustand ein, so daß die in die Eingabeports PB&sub0;-PB&sub7; der Abtasterschnittstelle 302 eingegebenen Daten über die Datenports D&sub0;-D&sub7; ausgegeben und dann auf der Festplatte gespeichert werden.
- Da ferner das vom Eingabe/Ausgabe-Port IO&sub1; des Hilfscomputers 100 ausgegebene niedrige Signal dem Taktport CK des Zwischenspeichers 312 als Taktsignal zugeführt wird, werden die über die Datenports D&sub0;-D&sub7; der Abtasterschnittstelle 302 ausgegebenen Daten im Zwischenspeicher 312 festgehalten, und ein am Eingabe/Ausgabe-Port IO&sub1; des Hilfscomputers 100 ausgegebenes niedriges Signal löscht das Flipflop 313, so daß es an seinem Ausgabeport Q ein niedriges Signal abgibt, und setzt das Flipflop 314, so daß es an seinem Ausgabeport Q ein hohes Signal abgibt.
- Das am Ausgabeport Q des Flipflop 313 auftretende niedrige Signal wird dem Unterbrechungsport INT des Mikroprozessors 400 als Unterbrechungssignal zugeführt, so daß der Mikroprozessor 400 an seinem Unterbrechungsbestätigungssignalport IACK ein niedriges Unterbrechungsbestätigungssignal abgibt und am Ausgabeport Q des Flipflop 313 wieder ein hohes Signal abgegeben wird.
- Und in diesem Augenblick gibt der Mikroprozessor 400 an seinem Ausgabeanforderungssignalport P&sub6; ein niedriges Ausgabeanforderungssignal ab, so daß der Zwischenspeicher 312 freigegeben wird, und dann werden die im Zwischenspeicher 312 zwischengespeicherten Daten über seine Ausgabeports Q&sub0;-Q&sub7; ausgegeben und den Datenports D&sub0;-D&sub7; des Mikroprozessors 400 zugeführt. Der Mikroprozessor 400 schaltet daher die seinen Datenports D&sub0;-D&sub7; zugeführten Daten in den Globalspeicher 401 durch und komprimiert die Daten entsprechend dem Verarbeitungsprogramm des Benutzers, um sie dann im örtlichen Speicher 402 abzuspeichern.
- Das heißt, während am Eingabepuffer-voll-Port PC&sub1; der Abtasterschnittstelle 302 ein niedriges Signal in dem Augenblick abgegeben wird, in dem ein niedriges Le-sesignal, das am Lesesignalport IOR des Hilfscomputers 100 auftritt, in ein hohes Signal übergeht, wird ein hohes Signal bereits am Ausgabeport Q des Flipflop 314 in der oben beschriebenen Weise abgegeben, so daß durch das ODER-Tor 306 ein hohes Signal abgegeben und ständig dem Busy-Port BY des Abtasters 200 zugeführt wird, so daß der Abtaster 200 nicht die Daten des nächsten Pixels (Bildelements) ausgeben kann. Wenn danach durch das Flipflop 314 ein niedriges Signal in der beschriebenen Weise abgegeben wird, wird durch das ODER-Tor 306 dem Busy-Port BY des Abtasters 200 ein niedriges Signal zugeführt, so daß der Abtaster 200 dann die Daten des nächsten Pixels ausgeben kann.
- Erfindungsgemäß werden mithin, wie oben ausführlich beschrieben wurde, abgetastete Daten über eine Abtasterschnittstelleneinheit auf einer Festplatte eines Hilfscomputers gespeichert, die abgetasteten Daten in einem Zwischenspeicher festgehalten und in einen weiteren Mikroprozessor eingespeichert, und solange der Mikroprozessor die abgetasteten Daten nicht verarbeitet hat, gibt der Abtaster nicht die Daten des nächsten Bildelements aus, so daß die Zuverlässigkeit des Produkts und der Ausnutzungsgrad des Hilfscomputers verbessert werden kann. Ferner ist die Erfindung bei einem Dokumentenbestätigungssystem anwendbar, das einen Multiprozessor aufweist.
Claims (3)
1. Dokumenteneingabesystem für einen Abtaster, das
aufweist:
einen Hilfscomputer (100) zur Steuerung des
gesamten Betriebs des Systems und zur Aufnahme und
Speicherung abgetasteter Daten auf einer Festplatte;
einen Abtaster (200) zum Abtasten von
Dokumentendaten;
eine Abtastschnittstelleneinheit (300) zur
Ausführung einer Datenschnittstellenoperation zwischen dem
Hilfscomputer (100) und dem Abtaster (200) unter der
Steuerung des Hilfscomputers;
dadurch gekennzeichnet, daß das System ferner
aufweist:
einen Mikroprozessor (400), der nicht Teil des
Hilfscomputers ist, zur Verarbeitung der abgetasteten
Daten, wobei der Mikroprozessor mit einem
Globalspeicher (401) und einem Speicher (402) zum Speichern der
abgetasteten Daten verbunden ist, und
eine Schnittstelleneinheit (310) zur Ausführung
einer Datenschnittstellenoperation zwischen dem
Abtaster und dem Mikroprozessor (400) in der Zeit, in der
der Hilfscomputer (100) die abgetasteten Daten
aufnimmt, wobei die Schnittstelleneinheit aufweist:
einen Zwischenspeicher (312) zum
Zwischenspeichern der abgetasteten Daten (D&sub0;-D&sub7;), die die
Abtasterschnittstelleneinheit (300) unter der Steuerung des
Hilfscomputers (100) durchlaufen haben;
ein erstes Flipflop (313) , das dem
Mikroprozessor die erwartete Ankunft neuer Daten signalisiert,
wobei der Mikroprozessor (400) den Zwischenspeicher
freigibt, wenn er das Signal durch das erste Flipflop
erhält; und
ein zweites Flipflop (314) zur Abgabe eines
Abschlußsignals an die Abtasterschnittstelleneinheit
(300) , wenn die Dateneingabe in den Mikroprozessor
abgeschlossen ist.
2. Dokumentendateneingabesystem nach Anspruch 1,
bei dem die Abtasterschnittstelleneinheit eine
Abtasterschnittstelle (302) , einen Puffer (303) und einen
Multiplexer (307) enthält und bei dem:
Dateneingabeports D&sub0;-D&sub7; ein
Lesesteuerungssignalport IOR, ein Schreibsteuersignalport IWO,
Wählsignalports SA&sub0; und SA&sub1; sowie ein Rücksetzsignalport RSD
des Hilfscomputers (100) jeweils mit Datenports D&sub0;-D&sub7;,
einem Leseport RD, einem Schreibport RW, Wählports A&sub0;
und A&sub1; sowie einem Rücksetzport RS einer
Abtasterschnittstelle (302) verbunden sind;
Eingabe/Ausgabe-Signalports IO&sub0;-IO&sub3; des
Hilfscomputers (100) mit einem Chipwählport CS der
Abtasterschnittstelle (302) über ein UND-Tor (301) verbunden
sind;
Ausgabeports PA&sub0;-PA&sub7; der Abtasterschnittstelle
(302) über den Puffer (303) und Eingabeports PB&sub0;-PB&sub7; der
Abtasterschittstelle direkt mit den Datenports D&sub1;-D&sub8; des
Abtasters verbunden sind;
ein Betriebsartsteuersignalport PC&sub4; der
Abtasterschnittstelle (302) mit einem
Voreinstellungs/Abtaster-Port PR/SC des Abtasters und einem Freigabeport
2G eines Multiplexers (307) sowie mit einem
Freigabeport
G des Puffers und einem Freigabeport 1G des
Multiplexers (307) über einen Inverter (304) verbunden ist;
ein Unterbrechungssignalport PC&sub3;, ein
Bestätigungsport PC&sub6; und ein Ausgabepuffer-voll-Port PC&sub7; der
Abtasterschnittstelle (302) jeweils mit Eingabeports
1A&sub3;, IY&sub2; und 1A&sub1; des Multiplexers verbunden sind;
ein Eingabepuffer-voll-Port PC&sub1; der
Abtasterschnittstelle über ein ODER-Tor (306) mit einem
Eingabeport 2A&sub3; des Multiplexers verbunden ist;
Ausgabeports 1Y&sub3; und 2Y&sub3;, ein Eingabeport 1A&sub2; und
ein Ausgabeport 1Y&sub1; des Multiplexers jeweils mit Ports
BY, RS und ST des Abtasters (200) verbunden sind, wobei
die Eingabeports 2A&sub2; und 2A&sub3; des Multiplexers jeweils
mit Ausgabeports 2Y&sub2; und 2Y&sub3; des Multiplexers in
Abhängigkeit von einem vorbestimmten Signalpegel am Ausgang
des Inverters (304) in Verbindung stehen;
ein Port 1Y&sub1; des Multiplexers mit einem
Eingabeport 2A&sub2; des Multiplexers (307) verbunden ist, so daß
ein niedriges Ausgangssignal am Port PC&sub7; der
Abtasterschnittstelle wählbar über den Multiplexer mit einem
Eingang des ODER-Tors (305) in Verbindung gebracht
wird, und
der Port 2Y&sub2;, über ein ODER-Tor (305) mit einem
Strobe-Port PC&sub2; der Abtasterschnittstelle (302)
verbunden ist, um Ausgangssignale der ODER-Tore (305, 306)
der Abtasterschnittstelle (302) zu steuern.
3. Dokumentendateneingabesystem für einen Abtaster
nach Anspruch 1, bei dem die Schnittstelleneinheit so
ausgebildet ist, daß Datenports D&sub0;-D&sub7; des Hilfscomputers
mit Datenports D&sub0;-D&sub7; des Zwischenspeichers verbunden
sind, ein Rücksetzsignalport RSD des Hilfscomputers
über einen Inverter mit einem Voreinstellungsport PS
des ersten Flipflop und dem Löschport CL des zweiten
Flipflop verbunden ist; ein Eingabe/Ausgabe-Port IO&sub1;
des Hilfscomputers mit einem Taktport CK des
Zwischenspeichers, einem Löschport CL des ersten Flipflop und
einstellungsport PS des zweiten Flipflop verbunden ist,
ein Ausgabeport Q des ersten Flipflop mit einem
Unterbrechungsport INT des Mikroprozessors verbunden ist,
ein Ausgabeanforderungsignalport P&sub6; und Datenports D&sub0;-D&sub7;
des Mikroprozessors jeweils mit einem
Ausgabefreigabeport OE und Ausgabeports Q&sub0;-Q&sub1; des Zwischenspeichers
verbunden sind und ein
Unterbrechungsbestätigungssignalport IACK sowie ein Abschlußsignalport P&sub5; des
Mikroprozessors jeweils mit Taktports CK des ersten und
zweiten Flipflop verbunden sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900007360A KR930000012B1 (ko) | 1990-05-22 | 1990-05-22 | 스캐너의 문서데이타 입력장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69115351D1 DE69115351D1 (de) | 1996-01-25 |
DE69115351T2 true DE69115351T2 (de) | 1996-05-09 |
Family
ID=19299293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69115351T Expired - Fee Related DE69115351T2 (de) | 1990-05-22 | 1991-05-21 | Dokumentdateneingabesystem für einen Abtaster |
Country Status (5)
Country | Link |
---|---|
US (1) | US5432914A (de) |
EP (1) | EP0458693B1 (de) |
JP (1) | JPH05114021A (de) |
KR (1) | KR930000012B1 (de) |
DE (1) | DE69115351T2 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69322316T2 (de) * | 1992-06-22 | 1999-04-29 | Fujitsu Ltd | Verfahren und Vorrichtung zum Lesen von Bildern eines Bildabtasters |
US6786420B1 (en) | 1997-07-15 | 2004-09-07 | Silverbrook Research Pty. Ltd. | Data distribution mechanism in the form of ink dots on cards |
US6618117B2 (en) | 1997-07-12 | 2003-09-09 | Silverbrook Research Pty Ltd | Image sensing apparatus including a microcontroller |
US6879341B1 (en) | 1997-07-15 | 2005-04-12 | Silverbrook Research Pty Ltd | Digital camera system containing a VLIW vector processor |
US20040119829A1 (en) | 1997-07-15 | 2004-06-24 | Silverbrook Research Pty Ltd | Printhead assembly for a print on demand digital camera system |
US6690419B1 (en) | 1997-07-15 | 2004-02-10 | Silverbrook Research Pty Ltd | Utilising eye detection methods for image processing in a digital image camera |
US7110024B1 (en) | 1997-07-15 | 2006-09-19 | Silverbrook Research Pty Ltd | Digital camera system having motion deblurring means |
US6624848B1 (en) | 1997-07-15 | 2003-09-23 | Silverbrook Research Pty Ltd | Cascading image modification using multiple digital cameras incorporating image processing |
US6429952B1 (en) | 1998-08-31 | 2002-08-06 | Sharp Laboratories Of America | Browser interface to scanner |
AUPQ056099A0 (en) | 1999-05-25 | 1999-06-17 | Silverbrook Research Pty Ltd | A method and apparatus (pprint01) |
US6618771B1 (en) * | 2000-02-16 | 2003-09-09 | Hewlett-Packard Development Company, Lp. | Method and apparatus for use in installing a scanner |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3558811A (en) * | 1967-05-25 | 1971-01-26 | Xerox Corp | Graphic communication electrical interface system |
DE3019480A1 (de) * | 1980-05-21 | 1981-11-26 | SIEMENS AG AAAAA, 1000 Berlin und 8000 München | Mehrzweck-endgeraet mit einer eingabe- und steuertastatur zum anschluss an eine datenverarbeitungsanlage und/oder einen textbearbeitungsautomaten |
US5038298A (en) * | 1986-03-14 | 1991-08-06 | Canon Kabushiki Kaisha | Image output apparatus connectable to mutually different external data processing apparatus |
JP2740180B2 (ja) * | 1987-05-09 | 1998-04-15 | 株式会社リコー | 複写装置 |
US5019916A (en) * | 1987-05-09 | 1991-05-28 | Ricoh Company, Ltd. | Digital copier with a facsimile function |
US5153746A (en) * | 1988-03-10 | 1992-10-06 | Kabushiki Kaisha Toshiba | Document processing apparatus with facsimile function |
JPH0626411B2 (ja) * | 1988-05-19 | 1994-04-06 | ニスカ株式会社 | 画像読取装置のインターフェース回路 |
US5167021A (en) * | 1988-09-19 | 1992-11-24 | Ncr Corporation | Multimedia interface device and method |
KR920001182B1 (ko) * | 1989-02-28 | 1992-02-06 | 삼성전자 주식회사 | 팩시밀리의 자국 멀티-카피방법 |
-
1990
- 1990-05-22 KR KR1019900007360A patent/KR930000012B1/ko not_active IP Right Cessation
-
1991
- 1991-05-21 US US07/703,481 patent/US5432914A/en not_active Expired - Fee Related
- 1991-05-21 EP EP91401303A patent/EP0458693B1/de not_active Expired - Lifetime
- 1991-05-21 DE DE69115351T patent/DE69115351T2/de not_active Expired - Fee Related
- 1991-05-22 JP JP3117284A patent/JPH05114021A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JPH05114021A (ja) | 1993-05-07 |
DE69115351D1 (de) | 1996-01-25 |
US5432914A (en) | 1995-07-11 |
EP0458693B1 (de) | 1995-12-13 |
KR930000012B1 (ko) | 1993-01-06 |
EP0458693A2 (de) | 1991-11-27 |
KR910020541A (ko) | 1991-12-20 |
EP0458693A3 (en) | 1992-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69031967T2 (de) | Informationsverarbeitungsanordnung | |
DE69017178T2 (de) | Datenverarbeitungssystem mit Vorrichtung zur Befehlskennzeichnung. | |
DE3686991T2 (de) | Mechanismus fuer parallele speicherdatenabholung und befehlsausfuehrung in einem prozessor mit reduziertem befehlssatz. | |
DE3685876T2 (de) | Meister-sklave-mikroprozessorsystem mit einem virtuellen speicher. | |
DE69115351T2 (de) | Dokumentdateneingabesystem für einen Abtaster | |
DE69928765T2 (de) | Inspektionssystem | |
DE3439302C2 (de) | ||
DE3852604T2 (de) | Mikrokomputersystem mit einem Masterprozessor und einem Sklavenprozessor. | |
DE2036729A1 (de) | Digital Datenverarbeiter | |
DE3687867T2 (de) | Mikrorechner. | |
DE69632655T2 (de) | Pipeline-Datenverarbeitungsanordnung zur Durchführung einer Mehrzahl von untereinander datenabhängigen Datenprozessen | |
DE2718551C3 (de) | Adressenumsetzer | |
DE69119149T2 (de) | Struktur zur direkten Speicher-zu-Speicher-Übertragung | |
DE3911721C2 (de) | ||
DE4103093A1 (de) | Computersystem und steuerverfahren fuer dieses computersystem | |
DE3307194C2 (de) | ||
DE3421737A1 (de) | Vorrichtung zur erfassung von operandenueberlappungen | |
EP0477595A2 (de) | Cachespeichereinrichtung mit m Busanschlüssen | |
DE4328909C2 (de) | Informationsverarbeitungssystem, Informationsprozessor in einem Informationsverarbeitungssystem und Interrupt-Controller in einem Informationsverarbeitungssystem | |
DE3121046C2 (de) | ||
DE2723706A1 (de) | Einrichtung zum adressenvergleich | |
DE3316681A1 (de) | Computersystem mit programmueberwachungsvorrichtung | |
DE2726679A1 (de) | Kanalsteuerung fuer datenverarbeitungsanlagen und verfahren zu ihrem betrieb | |
DE68926915T2 (de) | Informationsverarbeitungsgerät und -methode | |
DE4206079C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Lesen von Daten aus einer solchen Halbleiterspeichereinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |