DE69031517T2

DE69031517T2 - Variable Blocklängenkodierung für unterschiedliche Charakteristiken der Eingangsabtastwerte

Info

Publication number: DE69031517T2
Application number: DE69031517T
Authority: DE
Inventors: Akihiko Sugiyama
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1989-06-30
Filing date: 1990-06-29
Publication date: 1998-02-26
Anticipated expiration: 2010-06-30
Also published as: US5166686A; EP0405591B1; EP0405591A2; EP0405591A3; DE69031517D1

Description

Die vorliegende Erfindung betrifft im allgemeinen Bandbreitenkompressionstechniken für digitale Audiosignal-Übertragungssysteme, und insbesondere Transformationskodierung.
Die adaptive differentielle Pulscodemodulation-(ADPCM)- Technik ist als ein praktisches Mittel der Bandbreitenkompression bekannt und ist verbreitet bei digitalen Übertragungen benutzt worden. Eine andere Bandbreitenkompressionstechnik, die attraktiv für Tonfrequenz-Signale ist, ist das adaptive Transformationskodierungssystem (ATC). Wie in "Adaptive Transform Coding of Speech Signals", IEEB Transactions on ASSP, Band 25, Nr. 4, 1977, Seiten 299-309, und "Approaches to Adaptive Transform Speech Coding at Low Bit Rates", LEBE Transactions on ASSP, Band 27, Nr. 1, 1979, Seiten 89-95, beschrieben wird, werden Eingangssprachabtastwerte zwischengespeichert, um einen Block von jeweils N Sprachabtastwerten zu bilden. Die N Abtastwerte jedes Blocks werden linear in eine Gruppe von Transformationskoeffizienten transformiert, basierend auf einem linearen Transformationsalgorithmus. Diese Transformationskoeffizienten werden dann unabhängig adaptiv quantisiert und übertragen. Die Adaptation wird durch ein Kurzzeitbasisspektrum gesteuert, das vor dem Quantisieren und Übertragen aus den Transformationskoeffizienten abgeleitet wird, und das als ein zusätzliches Signal an den Empfänger gesendet wird. Insbesondere wird das Kurzzeitbasisspektrum durch einen Bit-Zuweisungsprozeß erhalten, in welchem Quantisierungsbits entsprechend der Amplitude der Transformationskoeffizienten zugewiesen werden. Beim Empfänger werden die quantisierten Signale als Reaktion auf das zusätzliche Signal adaptiv dequantisiert, und eine Rücktransformation wird vorgenommen, um den entsprechenden Block von rekonstruierten Sprachabtastwerten zu erhalten.
Mit einem zunehmenden Wert der Blocklänge N weisen die linearen Transformationskodierungs- und Dekodierungsprozesse ein zunehmendes Auflösungsvermögen mit einer daraus resultierenden Fehlerabnahme, und die Menge der in dem zusätzlichen Signal enthaltenden Information nimmt mit der Zunahme der Blocklänge N ab. Dies hat zur Folge, daß für eine gegebene Übertragungsgeschwindigkeit eine größere Datenmenge übertragen werden kann, und daher kann es zu einer Qualitätsverbesserung der kodierten Signale führen. Dies trifft für Sprachabtastwerte zu, die während einer Zeitspanne, die mit der Blocklänge N übereinstimmt, als gleichbleibend betrachtet werden können. Jedoch führt bei Abtastwerten, die eine sich rasche ändernde Charakteristik, wie zum Beispiel Amplitude, Phase und Frequenz aufweisen, ein größerer Wert der Blocklänge nicht notwendigerweise zu kleinen Abweichungen. Folglich ist es erwünscht, daß die Blocklänge N für Signale von beständigerer Art so groß wie möglich ist, aber für Signale weniger beständiger Art so klein wie möglich. Diese widersprüchlichen Erfordernisse können durch das bekannte Verfahren mit einheitlicher Blocklänge nicht in Einklang gebracht werden.
US-A-4691329 betrifft eine Videosignal-Kodierungstechnik, worin ein Block eines Eingangsvideosignals kopiert wird und jede Kopie eines Blocks eindeutig in kleine Blöcke auf Zeit- und Raumbereiche aufgeteilt wird, um vier Sätze von eindeutig geteilten kleinen Blöcken zu erzeugen. Diese Sätze kleiner Blöcke werden einer orthogonalen Transformation durch Kodierer unterworfen, so daß jeder Satz auf eine kleinere Anzahl von Bits komprimiert wird. Einer der kodierten Blöcke wird durch Bewertung nach Verzerrungs- und Verbesserungsfaktoren zur Lieferung an den Ausgang ausgewählt.
ICASSP '89, Band 3, 26. Mai 1989, S. 1854-1857 "Adaptive Transform coding via quad-tree based blocksize DCT" befaßt sich mit einer Transformationskodierungstechnik, die variable Blocklängen zur Bildkompression verwendet. Die Blocklänge ist, erforderlich für einen Kompromiß zwischen Bitanzahl und Bildqualität, unter Verwendung einer Vierbaumstruktur anpassungs fähig an Bildinhalte. Eine variable Blockbemessung beginnt mit einer verhältnismäßig großen Blocklänge, die in Teilblöcke aufgespaltet wird, durch aufeinanderfolgendes Spalten jedes Blokkes in vier gleichgroße Teilblöcke, bis die kleinste Blocklänge erreicht wird. Unter Verwendung einer Entscheidungsregel, die vier benachbarte Blöcke einbezieht, hält der Algorithmus an, um festzustellen, ob die Kodierungstechnik auf die Blöcke angewendet werden soll. Wenn der Test negativ ist, werden die vier benachbarten N x N Blöcke in einen 2N x 2N Block vereinigt. Der Prozeß wird wiederholt, bis die Blocklänge die maximale Größe erreicht.
Es ist Aufgabe der vorliegenden Erfindung, eine Blockkodierung mit variabler Länge von digitalen Abtastwerten bereitzustellen, die eine zugrundeliegende analoge Tonfrequenz-Wellenform wie Sprach- und Musiksignale darstellt. Diese Aufgabe wird mit den Merkmalen der Ansprüche 1 und 10 gelöst.
In einem System wie beschrieben werden eine Abfolge von Eingangsabtastwerten, die ein Tonfrequenz-Signal darstellen, laufend in einem Puffer gespeichert und eine Anderung der Charakteristik der Eingangsabtastwerte von aufeinanderfolgenden Gruppen wird aufeinanderfolgend ermittelt. Die Eingangsabtastwerte jeder aufeinanderfolgenden Gruppe werden zu einem oder mehreren Blöcken optimaler Länge zusammengestellt, die variabel entsprechend der ermittelten Änderung der Charakteristiken sind. Die Abtastwerte jedes aufeinanderfolgenden Blockes werden in Intervallen, die der Länge jedes aufeinanderfolgenden Blokkes entspricht, in kodierte Zeichen kodiert. Die kodierten Zeichen werden mit einem Signal in einem Kanal gemultiplext, das kennzeichnend für die Länge jedes aufeinanderfolgenden Blockes ist. Das Multiplexsignal kann auf ein geeignetes Aufzeichnungsmedium aufgezeichnet werden oder zu einem Bestimmungsort übertragen werden. Auf die Wiedergabe von dem Aufzeichnungsmedium hin oder auf den Empfang über den Kanal hin, wird das Multiplexsignal in die kodierten Zeichen und das längenkennzeichnende Signal aufgespaltet. Die kodierten Zeichen werden in Intervallen entsprechend dem längenkennzeichnenden Signal deko diert.
Vorzugweise werden die im Zwischenspeicher gespeicherten Eingangsabtastwerte aufeinanderfolgend auf eine Gruppe von Blöcken unterschiedlicher Längen aufgeteilt. Die Abtastwerte von jedem der Blöcke werden in kodierte Zeichen kodiert und jeder Block der kodierten Zeichen wird dann in einen Block von Abtastwerten dekodiert. Es wird eine Abweichung zwischen jedem Block von dekodierten Abtastwerten und einem entsprechenden Block von Abtastwerten aus dem Zwischenspeicher ermittelt, und mehrere solcher Abweichungen werden aus jeder Gruppe von Blökken von Eingangsabtastwerten abgeleitet. Es wird dann ein minimaler Wert der Abweichungen bestimmt und einer der Blöcke der kodierten Zeichen, der dem minimalen Abweichung entspricht, wird als der identifiziert, der eine optimale Blocklänge aufweist. Die kodierten Zeichen der optimalen Blocklänge werden mit einem Signal, das die optimale Blocklänge anzeigt, in einem Kanal entweder zum Zweck einer Übertragung oder Aufzeichnung gemultiplext.
Desweiteren wird ein Übertragungssystem offenbart, das einen Zwischenspeicher und eine Zwischenspeicher-Steuereinrichtung zum Speichern digitaler Tonfrequenz-Abtastwerte in den Zwischenspeicher und zum Lesen der gespeicherten Abtastwerte aus dem Zwischenspeicher aufweist, um eine Abfolge von Blöcken von Abtastwerten unterschiedlicher Längen zu erzeugen. Ein Kodierer ist an den Zwischenspeicher zum Kodieren der Abtastwerte von jedem der Blöcke in kodierte Zeichen gekoppelt und ein ersterdekodierer ist an den Kodierer zum Dekodieren der kodier ten Zeichen in dekodierte Abtastwerte in einem zum Kodierer inversen Prozeß. Ein Abweichungsdetektor ist an den Zwischenspeicher und an den Dekodierer zum Ermitteln einer Abweichung zwischen jedem Block der dekodierten Abtastwerte und einem entsprechenden Block von Abtastwerte aus dem Zwischenspeicher gekoppelt. Ein Speicher wird zum Speichern von durch den Abweichungsdetektor aus der Abfolge von Blöcken von Abtastwerten ermittelten Abweichungen bereitgestellt. Ein Minimum-Detektor ermittelt einen minimalen Wert der Abweichung im Speicher und erzeugt ein Signal, das einen der Blöcke der kodierten Zeichen, der dem minimalen Wert entspricht, als den identifiziert, der eine optimale Blocklänge aufweist. Ein Multiplexer multiplext die kodierten Zeichen der optimalen Blocklänge mit dem Signal der optimalen Lange in einen Kanal zum Senden von einem Sendeende des Systems. Am Empfangsende empfängt ein Demultiplexer ein Multiplexsignal über den Kanal und zerlegt das Multiplexsignal in die kodierten Zeichen und das Signal der optimalen Länge. Ein zweiter Dekodierer ist an den Demultiplexer zum Dekodieren der kodierten Zeichen in Intervallen, die der optimalen Länge entsprechen, die durch das demultiplexte Optimal-Längen-signal anzeigt werden, gekoppelt.
Die vorliegende Erfindung wird unter Bezugnahme auf die begleitenden Zeichnungen genauer beschrieben werden. Es zeigen:
Fig. 1 einen Blockschaltplan eines digitalen Übertragungssystems, das ein erfindungsgemäßes variables Blocklängen- Kodierungs/Decodierungsverfahren aufweist;
Fig. 2 einen Blockschaltplan der Bitzuweisungsschaltung des Senders der Fig. 1;
Fig. 3 einen Blockschaltplan des Normierers der Fig. 1;
Fig. 4 einen Blockschaltplan der Zwischenspeicher-Steuereinrichtung der Fig. 1 gemäß einer ersten Ausführung dieser Erfindung;
Fig. 5 ein Zeitdiagramm zur Beschreibung der Arbeitsweise von Fig. 4;
Fig. 6 einen Blockschaltplan einer bevorzugten Form der Zwischenspeicher-Steuereinrichtung;
Fig. 7 ein Zeitdiagramm zur Beschreibung der Arbeitsweise von Fig. 6;
Fig. 8 einen Blockschaltplan des Datenauswahl- und Multiplexerschaltung der Fig. 1;
Fig. 9 einen Blockschaltplan der Bitzuweisungsschaltung des Empfängers von Fig. 1;
Fig. 10 einen Blockschaltplan des Denormierers der Fig. 1.
Fig. 11 einen Blockschaltplan einer zweiten Ausführung dieser Erfindung;
Fig. 12 einen Blockschaltplan der Zwischenspeicher-Steuereinrichtung der Fig. 11;
Fig. 13 ein der Fig. 12 zugeordnetes Zeitdiagramm; und
Figuren 14A bis 14C sind Darstellungen angeordneter Abtastwertabfolgen gemäß der zweiten Ausführung der vorliegenden Erfindung.
Nun bezugnehmend auf Fig. 1, wird dort ein Übertragungssystem gezeigt, das ein erfindungsgemäßes adaptives lineares Transformationskodierung- und Dekodierungsverfahren zeigt. Am Sendeende des Übertragungssystems wird ein Tonfrequenzsignal, entweder Sprache oder Musik, an den Eingangsanschluß 1 angelegt. Wenn das Eingangssignal von analoger Art ist, wird es an einen A/D-Wandler 2 angelegt, in dem es mit der Nyquist-Rate abgetastet und in digitale Abtastwerte quantisiert und einem Zwischenspeicher 3 zugeführt wird. Wenn das Eingangssignal von digitaler Art ist, wird es direkt an den Zwischenspeicher geliefert. In einer Art, wie sie ganz beschrieben werden wird, wird eine Zwischenspeicher-Steuereinrichtung 10 bereitgestellt, um kontinuierlich die digitalen Eingangsabtastwerte in den Zwischenspeicher 3 zu schreiben und gespeicherte Abtastwerte einer variablen Blocklänge zu lesen, die ein Vielfaches einer vorherbestimmten Anzahl N von Abtastwerten ist, d.h. N, 2N,... 2kN, (wobei k = 1, 2 ... m).
Gemäß einer ersten Ausführung dieser Erfindung, wird jede aufeinanderfolgende Gruppe von 4N Eingangsabtastwerten fortlaufend in Blöcke von N, 2N und 4N Ausgangsabtastwerten von insgesamt 7N Abtastwerten unterteilt, in einer Art, wie sie beschrieben werden wird.
Der Ausgang des Zwischenspeichers 3 wird vorzugsweise über einen Normierer 4 einem Kodierer 5 zugeführt, dessen Ausgang einerseits an einen Dekodierer 6 zur Abweichungsermittlung und Ermittlung der minimalen Abweichung, und andererseits an eine Datenauswahl- und Multiplexerschaltung 11 zur Übertragung gekoppelt ist. Der Ausgang des Dekodierers 6 ist an einen Abweichungsdetektor 7 gekoppelt, an den auch der Ausgang des Normierers 4 angelegt wird. Der Abweichungsdetektor 7 quadriert die Werte von allen N Abtastwerten (= Teilblock) jedes Blocks vom Dekodierer 6, um einen quadrierten Wert S2q zu erzeugen und quadriert die Werte eines entsprechenden N Teilblocks vom Normierer 4, um einen quadrierten Wert S2i zu erzeugen und teilt den letztgenannten mit einer Differenz S2i-S2q Daher werden sieben Abweichungswerte von dem ersten N-Abtastwerte-Block, dem zweiten 2N-Abtastwerte-Block und dem dritten 4N-Abtastwerte-Block abgeleitet und an jeweiligen Speicheradressen eines Speichers 8 gespeichert. Ein Minimum-Detektor 9 entnimmt seine Eingangswerte aus dem Speicher 8, um einen ersten aus dem ersten N- Abtastwerte-Block abgeleiteten Abweichungswert E(N), einen zweiten Abweichungswert E(2N), der aus dem ersten Teilblock des zweiten 2N-Abtastwerte-Block als ein repräsentativer Wert dieses Blockes abgeleitet wird, und einen dritten Abweichungswert E(4N), der aus dem ersten Teilblock des dritten 4N-Abtastwerte- Blocks als sein repräsentativer Wert abgeleitet wird, zu erhalten. Der Minimalabweichungsdetektor 9 sucht die Eingangsabweichungswerte und ermittelt, welcher von diesen den kleinsten Wert aufweist und identifiziert den Block der kleinsten Abweichungen als einen Block optimaler Länge. Dieser Block optimaler Lange wird als ein Block identifiziert, in dem eine charakteristische Anderung von Faktoren wie Amplitude, Phase und Frequenz aufgetreten ist.
Der Ausgang des Minimalabweichungsdetektors 9 ist an die Datenauswahl- und Multiplexerschaltung 11 gekoppelt, um ein für die optimale Blocklänge repräsentatives Signal als zusätzliche Information zu übertragen. Dieses Signal wird ferner an eine Zwischenspeicher-Steuereinrichtung 10 angelegt, um zu bewirken, daß die Inhalte des Zwischenspeichers 3 verlagert werden, um Abtastwerte zu löschen, deren Anzahl der der Abtastwerte entspricht, die in dem Block enthalten sind, der als eine optimale Blocklänge identifiziert worden ist.
Der Kodierer 5 weist eine lineare Transformationskodie rungsschaltung 21, eine Bitzuweisungsschaltung 22, und einen Quantisierer 23 auf. Gemäß der ersten Ausführung dieser Erfindung, stellt die lineare Transformationskodierungsschaltung 21 eine lineare Transformationskodierung jedes Blocks variabler Länge von Abtastwerten aus dem Ausgang des Normierers 4 an variablen Intervallen entsprechend der Länge jedes Blöcke bereit, um eine Reihe von 2&sup0;N, 2¹N ... 2mN Transformationskoeffizienten zu erzeugen. Die Walsh-Hadamard-Transformation, die diskrete Fourier-Transformation, die diskrete Cosinus-Transformation und die Karhunen-Loéve-Transformation sind eine geeignete lineare Transformationskodierung für diese Erfindung. Der Quantisierer 23 ist mit dem Ausgang der linearen Transformationskodierungsschaltung 22 verbunden. Der Quantisierer 23 weist ein Maximum von 2mN Quantisiererelementen zum aufeinanderfolgenden Quantisieren der 2&sup0;N, 2¹N ... 2mn Transformationskoeffizienten auf, wobei er eine optimale Anzahl von Bits verwendet, die von der Bitzuweisungsschaltung 21 geliefert werden, deren Funktion es ist, die quadrierten Abweichungen auf ein Minimum herabzusetzen, die sich aus den Quantisierungs- und Dequantisierungsprozessen ergeben.
Fig. 2 zeigt Einzelheiten der Bitzuweisungsschaltung 22 wie, daß sie eine Quadrier-und-Mittlungsschaltung 30 aufweist, in der quadrierte Werte der Transformationskoeffizienten von jedem Block variabler Länge abgeleitet werden, der von der linearen Transformationsschaltung 21 geliefert wird, und ein Mittelwert von benachbarten M quadrierten Abtastwerten (wobei M ein Teiler von N ist) von jedem Block variabler Länge als ein repräsentativer Wert der M Abtastwerte genommen wird. Von jedem der N quadrierten Abtastwerte werden daher L (=N/M) Abtastwerte abgeleitet und an einen Quantisierer 31 geliefert, in dem sie quantisiert und der Datenauswahl- und Multiplexerschaltung 11 zugeführt und als zusätzliche Information übertragen werden. Andererseits wird die Ausgangsgröße des Quantisierers 31 durch einen Dequantisierer 32 dequantisiert und einem Interpolator 33 zugeführt, in dem der Logarithmus zur Basis 2 der dequantisier ten Abtastwerte genommen wird und (M-1) Interpolationen zwischen aufeinanderfolgenden Eingangsabtastwerten bereitgestellt werden. Der Ausgang des Interpolators 33 wird einem Schrittweitenoptimierer 34 zugeführt, in dem die folgende Gleichung berechnet wird:
wobei Ri die Anzahl der Bits ist, die dem i-ten Transformationskoeffizienten zugewiesen wird, die Durchschnittsanzahl der Bits, die jedem Transformationskoeffizienten zugewiesen wird, und ein quadrierter Wert des i-ten interpolierten Transformationskoeffizienten.
Die Ausgangsgröße des Quantisierers 23 wird an eine Multiplexerschaltung 11 geliefert und einerseits als Hauptinformation übertragen, und andererseits an einen Dequantisierer 24 geliefert, der einen Teil des Dekodierers 6 bildet. Der Dequantisierer 24 wird auch mit der interpolierten Ausgangsgröße der Bitzuweisungsschaltung 21 beliefert, um einen zum Quantisierer 23 inversen Prozeß auszuführen. Die Ausgangsgröße des Dequantisierers 24 wird einem inversen Lineartransformationskodierer 25 zugeführt, um ein Ebenbild der Abtastwerte zu erzeugen, entsprechend zu denjenigen, die am Ausgang des Normierers 4 erscheinen. Es ist einzusehen, daß alle Prozesse, die durch den Kodierer 5 und den Dekodierer 6 an jedem Block der Abtastwerte ausgeführt werden, abgeschlossen sein müssen, bevor der nächste Block von Abtastwerten aus dem Zwischenspeicher 3 geliefert wird.
Die Wirkung des Normierers 4 ist es, den Lineartransformationskodierer 21 zu veranlassen, eine Ausgangsgröße zu erzeugen, deren Wert nicht vom Leistungspegel des Eingangssignals abhängt. Wie in Fig. 3 gezeigt, weist der Normierer 4 einen Zwischenspeicher 40, einen Abweichungsrechner 41 und eine Skalierungsschaltung 47 auf. Jeder Block variabler Länge der Abtastwerte wird in dem Zwischenspeicher 40 gespeichert und die Abweichung der Abtastwerte wird abgeleitet, um ein Signal zu erzeugen, das repräsentativ für eine Durchschnittsleistung jedes Blocks ist. Die Ausgangsgröße des Abweichungsrechners 41 wird an den Multiplexer 11 geliefert und einerseits als zusätzliche Information übertragen, und andererseits durch den Skalierer 42 benutzt, um die Werte der gespeicherten Abtastwerte zu verän dem, bevor sie an den Lineartransformationskodierer 21 angelegt werden.
Eine Beschreibung von Einzelheiten der Zwischenspeicher- Steuereinrichtung 10 gemäß der ersten Ausführung der Erfindung wird nun unten unter Bezugnahme auf die Figuren 4 bis 7 gegeben werden.
In Fig. 4 weist die Zwischenspeicher-Steuereinrichtung 10 einen Schreibadreßgenerator 50 auf, der eine Schreibadresse durch Zählen eines Hochfrequenztaktes erzeugt und fortlaufend Eingangsabtastwerte von dem A/D-Wandler 2 in den Zwischenspeicher 3 schreibt, der als ein Doppelport-Direktzugriffsspeicher gezeigt wird. Die gespeicherten Abtastwerte werden aus dem RAM 3 durch einen Leseadreßgenerator 51 gleichzeitig mit der Schreiboperation wiedergewonnen. Die Summe der Abtastwerte, die im RAM 3 verbleiben, wird durch die Differenz zwischen den Schreib- und Leseadreßwerten dargestellt, wobei diese Differenz durch eine Subtrahierglied 52 ermittelt wird. Wenn die gespeicherten Abtastwerte eine Endzahl von 4N erreichen (unter der Annahme, daß die ganze Zahl m gleich 2 ist, und daher die maximale Blocklänge 4N beträgt), wird ein Ringzähler 53 durch das Subtrahierglied 52 freigegeben, um zu beginnen, einen Niederfrequenztakt zu zählen und fortlaufend einen Ausgangsimpuls an die Hochfrequenztaktgeneratoren 54, 55 und 56 als auch an das ODER-Glied 57 zu legen. Die Taktgeneratoren 54, 55 und 56 erzeugen stoßartig verschiedene Zahlen von Hochfrequenzimpulsen, so daß N Taktimpulse vom Taktgenerator 54 an den Zähleingang des Leseadreßgenerators 51 als Reaktion auf eine erste Ringzählerausgangsgröße geliefert werden, 2N Taktimpulse vom Taktgenerator 55 als Reaktion auf eine zweite Ringzählerausgangsgröße geliefert werden und 4N Taktimpulse vom Taktgenerator 56 als Reaktion auf eine dritte Ringzählerausgangsgröße. Die Ausgangsgröße des ODER-Gliedes 57 wird an den Rücksetzeingang des Leseadreßgenerators 51 geliefert, so daß, wenn er zurückgesetzt wird, seine Adresse von einem Zählwert von Null entsprechend der ersten Speicheradresse des RAMs 3 zunimmt.
Der Schreibadreßgenerator 50 reagiert auf die Ausgangsgröße des Minimalabweichungsdetektors 9 wie auf ein Schiebebefehlsignal, indem er die die Speicheradressen des RAMs 3 um einen Betrag schiebt, der gleich der optimalen Blocklänge so ist, so daß die gleiche Anzahl von Abtastwerten wie diejenigen, die der optimalen Blocklänge enthalten sind, aus dem RAM 3 gelöscht werden und neuere Abtastwerte jedes Mal ihre Plätze auffüllen, wenn eine optimale Blocklängenentscheidung getroffen wird.
Die Arbeitsweise der Zwischenspeicher-Steuereinrichtung der Fig. 4 wird unter Bezugnahme auf Fig. 5 verständlich werden. Es wird angenommen, daß der Minimalabweichungsdetektor 9 fort laufend feststellt, daß die Blocklängen N, 4N und 2N jeweils fortlaufend optimal für eine Abfolge von drei Gruppen N, 2N und 4N Ausgangsabtastwerten sind (mit insgesamt 21N Ausgangsabtastwerten), wenn eine Abfolge von 9N Eingangsabtastwerten im RAM 3 gespeichert wird. Wenn anfänglich 4N Abtastwerte im RAM 3 zur Zeit t&sub1; gespeichert sind, erzeugt das Subtrahierglied 52 eine Ausgangsgröße, die den Ringzähler 53 veranlaßt, den Taktgenerator 54 freizugeben, um N Taktimpulse an den Leseadreßgenerator 51 zu liefern, womit folglich N Abtastwerte von der ersten bis zur N-ten Abtastwert-Speicheradresse des RAMs 3 gelesen werden, wie durch einen Pfeil A angezeigt wird, und dem Normierer 4 als ein erster Block der Gruppe G1 zugeführt werden. Anschließend wird der Taktgenerator 55 durch den Ringzähler 53 freigegeben, um 2N Impulse an den Adreßgenerator 51 zu liefern, um ihn zu veranlassen, 2N Abtastwerte (erste und zweite Blöcke) von der ersten bis zur 2N-ten Abtastwert-Speicheradresse des RAMs 3 zu lesenm wie durch einen Pfeil B angezeigt wird, und dem Normierer 4 als einen zweiten Block der Gruppe G1 zuzuführen. Der Taktgenerator 56 wird dann freigegeben, um 4N Impulse an den Adreßgenerator 51 zu liefern, um 4N Abtastwerte (erste bis vierte Blöcke) von der ersten bis zur 4N-ten Abtastwert Speicheradresse des RAMs 3 zu lesen, wie durch einen Pfeil C angezeigt wird, und dem Normierer als einen dritten Block der Gruppe G1 zuzführen.
Kodierungs /Dekodierungs - und Abweichungsberechnungen werden aufeinanderfolgend mit jedem dieser N, 2N und 4N Abtast werte der Gruppe G1 durchgeführt. Wenn diese Prozesse innerhalb eines Zeitraums T1 vom Zeitpunkt des Lieferung des dritten Blocks der Gruppe G1 abgeschlossen sind, wird eine Entscheidung durch den Minimalabweichungsdetektor 9 zur Zeit t&sub2; über die Gruppe G1 Abtastwerte zugunsten der N-Blocklänge getroffen werden. N Abtastwerte werden gelöscht werden und die verbleibenden 3N Abtastwerte (zweite bis vierte Blöcke) werden von den ersten zu den 3N-ten Speicheradressen geschoben und neue N Abtastwerte (fünfter Block) werden hinzugefügt, was das Subtrahierglied 52 veranlaßt, den nächsten Ausgangsimpuls an den Ringzähler 53 zu liefern. Auf diese Art findet eine Reihe von ähnlichen Ereignissen bezüglich der 4N Abtastwerte statt (zweite bis fünfte Blöcke), die im RAM 3 zur Zeit t&sub2; verbleiben, die eine zweite Gruppe G2 von Ausgangsabtastwerten erzeugt und eine zweite Entscheidung wird durch den Detektor 9 über die Gruppe G2 zur Zeit t3 zugunsten der 4N optimalen Blocklänge getroffen. Folglich werden 4N Abtastwerte aus dem RAM 3 gelöscht, wobei neue N Abtastwerte (sechster Block) im RAM 3 zurückgelassen werden. Neue 3N Abtastwerte (siebte bis neunte Blöcke) werden dann in den Speicher gespeichert, was zu einer Gesamtzahl von 4N Abtastwerten zur Zeit t&sub4; führt. Das Subtrahierglied erzeugt folglich eine Ausgangsgröße, die veranlaßt, daß eine Gruppe G3 von Ausgangsabtastwerten aus dem RAM 3 ausgelesen werden. Am Ende eines T1-Intervalls, das der Lieferung der G3 Gruppe-Ausgangsabtastwerte aus dem RAM 3 folgt, wird eine dritte Entscheidung durch den Minimalabweichungsdetektor 9 zugunsten der 2N Block länge zur Zeit t&sub5; getroffen, was das RAM 3 veranlaßt, 2N Abtastwerte zu löschen, und achte und neunte Abtastwerte übrigzulassen, zu denen zehnte N Abtastwerte erneut hinzugefügt werden. Eine Gruppe G4 von Ausgangsabtastwerten wird dann aus dem RAM 3 ausgelesen, wenn neue elfte N Abtastwerte anschließend in das RAM 3 geschrieben werden.
Eine modifizierte Form der Zwischenspeicher-Steuereinrichtung 10 wird in Fig. 6 gezeigt. In dieser Modifikation weist die Zwischenspeicher-Steuereinrichtung 10 einen Schreibadreßgenerator 60 auf, der eine Schreibadresse erzeugt, um fortlaufend Eingangsabtastwerte in den Zwischenspeicher 3 wie in Fig. 4 zu schreiben. Entsprechend wird die Summe der Abtastwerte, die im RAM 3 verbleiben, durch ein Subtrahierglied 62 durch Vergleich zwischen der Schreibadresse, die vom Leseadreßgenerator 60 geliefert wird, und einer durch einen Leseadreßgenerator 61 erzeugten Leseadresse ermittelt. Das Subtrahierglied 62 erzeugt jeweils erste, zweite und dritte Ausgangssignale, wenn die gespeicherten Abtastwerte aufeinanderfolgend einen Zählwert von N, 2N und 4N erreichen. Eine Steuereinrichtung 63 wird bereitgestellt, um die Ausgangsgrößen des Subtrahierglieds 62 als auch ein Schiebebefehlsignal vom Detektor 9 zu empfangen, um Taktgeneratoren 64, 65 und 66 hintereinander freizugeben. Die Ausgangsgrößen der Steuereinrichtung 63 werden einem ODER-Glied 67 zugeführt, um den Leseadreßgenerator 61 in der gleichen Art wie in Fig. 4 zurückzusetzen.
Die Arbeitsweise der Zwischenspeicher-Steuereinrichtung der Fig. 6 wird unter Bezugnahme auf Fig. 7 verständlich werden. Wie in Fig. 5 wird angenommen, daß der Minimalabweichungsdetektor 9 fortlaufend feststellt, daß die Blocklängen N, 4N und 2N fortlaufend optimal für eine Abfolge von drei Gruppen von N, 2N und 4N Abtastwerten als Reaktion auf eine Abfolge von 9N Eingangsabtastwerten ist. Wenn die Abtastwerte im RAM 3 den Zählwert N zur Zeit t&sub1; erreichen, gibt die Steuereinrichtung 63 den Taktgenerator 64 frei, um N Taktimpulse an den Leseadreßgenerator 61 zu liefern, um zu veranlassen, daß er N Abtastwerte von der ersten bis zur N-ten Speicheradresse des RAMs 3 zum Anlegen an den Normierer 4 liest. Zur Zeit t&sub2; erreichen die gespeicherten Abtastwerte den Zählwert 2N und die Steuereinrichtung 63 gibt den Taktgenerator 65 frei, um 2N Taktimpulse an den Adreßgenerator 61 zu liefern, um 2N Abtastwerte aus den ersten bis zu den 2N-ten Speicheradressen des RAMs 3 zu lesen.
Desgleichen erreichen zur Zeit t&sub3; die gespeicherten Abtastwerte den Zählwert 4N und die Steuereinrichtung 63 gibt den Taktgenerator 66 frei, um 4N Taktimpulse an den Adreßgenerator 61 zu liefern, um 4N Abtastwerte aus den ersten bis zu den 4N-ten Speicheradressen of RAMs 3 zulesen.
Auf diese Art werden N, 2N und 4N Abtastwerte aufeinanderfolgend vom RAM 3 geliefert, während eine entsprechende Anzahl von Eingangsabtastwerten aufeinanderfolgend im RAM 3 gespeichert wird. Jedes Mal, wenn die ersten und zweiten Blöcke von Abtastwerten aus dem RAM 3 ausgelesen werden, werden Kodierungs/Dekodierungsprozesse und Abweichungsberechnungen ausgeführt, und aus diesen Abtastwerten abgeleitete Abweichungen werden im Speicher 3 gespeichert, bevor der dritte Block von Ausgangsabtastwerten aus dem RAM 3 ausgelesen wird. Wenn die folgenden 4N Abtastwerte aus dem Speicher 3 ausgelesen werden, werden Kodierungs /Dekodierungsprozesse und Abweichungsberechnungen am dritten Block von Abtastwerten innerhalb eines Zeitraums T2 ausgeführt, der offensichtlich kleiner als T1 der Fig. 5 ist und es wird eine Entscheidung zugunsten der N Blocklänge durch den Minimalabweichungsdetektor 9 am Ende des Zeitraums T2 über alle Blöcke der Gruppe G1 getroffen, was bewirkt, daß die ersten N Abtastwerte zur Zeit t&sub4; aus dem Speicher gelöscht werden, was zweite bis vierte N Abtastwerte im RAM 3 übrig läßt.
Da 3N Abtastwerte im RAM 3 zur Zeit t&sub4; verbleiben, wird das subtrahierglied 62 eine Ausgangsgröße (2N) erzeugen, was die Steuereinrichtung 63 veranlaßt, aufeinanderfolgend die Taktgeneratoren 64 und 65 freizugeben, so daß N Abtastwerte von den ersten bis zu den N-ten Speicheradressen des RAMs 3 ausgelesen, wie durch den Pfeil a angezeigt wird, und als ein erster Block der Gruppe G2 geliefert werden, und dann 2N Abtastwerte aus den ersten bis zu den 2N-ten Speicheradressen des RAMs 3 ausgele sen, wie durch einen Pfeil b angezeigt wird, und als ein zweiter Block der Gruppe G2 geliefert werden. Zur Zeit t&sub5; werden neue N Abtastwerte (fünfter Block) im RAM 3 gespeichert werden, was eine Gesamtzahl von 4N Abtastwerte ergibt. Das Subtrahierglied 62 liefert eine Ausgangsgröße (4N) an die Steuereinrichtung 63, um 4N Abtastwerte (zweite bis fünfte Blöcke) als einen dritten Block der Gruppe G2 zu lesen.
Da alle Blöcke der Gruppe G2 nahe voneinander beabstandet sind, wird die Entscheidung zugunsten der 4N-Blocklänge durch den Minimalabweichungsdetektor 9 zur Zeit t&sub6; getroffen werden, d.h. am Ende eines Zeitraums T1', der annähernd gleich dem Zeitraum T1 sein kann. Die zweiten bis fünften Abtastwerte werden dann gelöscht werden, und sechste N neue Abtastwerte werden gespeichert werden. Das Subtrahierglied 62 erzeugt eine Ausgangsgröße (N), um die sechsten N Abtastwerte als N Abtastwerte der Gruppe G3 zu lesen. Zur Zeit t&sub7; werden siebte N Abtastwerte zu den sechsten N Abtastwerten hinzugefügt, und das Subtrahierglied 62 erzeugt eine Ausgangsgröße (2N), um die sechsten und siebten N Abtastwerte als 2N Abtastwerte von G3 zu lesen. Zur Zeit t&sub8; werden achte und neunte N Abtastwerte im RAM 3 gespeichert werden, was eine Gesamtzahl von 4N Abtastwerten ergibt. Das Subtrahierglied 62 erzeugt eine Ausgangsgröße (4N), um die sechsten bis neunten N Abtastwerte der Gruppe G3 zu lesen. Zur Zeit t&sub9; wird eine Minimalabweichung-Entscheidung zugunsten der 2N-Blocklänge getroffen werden, um die sechsten und siebten Abtastwerte zu löschen, wobei die achten und neunten Abtastwerte zurückbleiben. Das Subtrahierglied 62 erzeugt eine Ausgangsgröße (2N), um die achten N Abtastwerte als N Abtastwerte der Gruppe G4 zu lesen, wie durch einen Pfeil c angezeigt wird, und dann werden die achten und neunten N Abtastwerte als 2N Abtastwerte von G4 gelesen, wie durch einen Pfeil d angezeigt wird.
Zur Zeit t&sub1;&sub0; werden neue zehnte und elfte N Abtastwerte gespeichert, was eine Gesamtzahl von 4N Abtastwerte ergibt, und diese Abtastwerte werden als 4N Abtastwerte von G4 gelesen.
Wie in Fig. 8 dargestellt, weist die Datenauswahl- und Multiplexerschaltung 11 einen Multiplexer 70 auf, in dem das Hauptinformationssignal, das vom Quantisierer 23 geliefert wird, und zusätzliche Informationssignale von der Bitzuweisungsschaltung 22 und dem Normierer 4 in einen einzelnen Datenblock variabler Länge entsprechend zu jedem aus dem Zwischenspeicher 3 wiedergewonnenen Block variabler Länge von Abtastwerten gemultiplext werden. Die gemultiplexten Blöcke werden aufeinanderfolgend in jeweilige Speicheradressen eines Speichers 71 gespeichert und an eine Auswahlvorrichtung 72 geliefert, an die auch der Ausgang des Minimalabweichungsdetektors 9 anliegt. Als Reaktion auf ein Signal optimaler Blocklänge vom Detektor 9, liest die Auswahlvorrichtung 72 den entsprechenden Block aus dem Speicher 71 in einen Multiplexer 73, in dem er mit dem Signal optimaler Blocklänge in eine Abfolge von Abtastwerten gemultiplext und über eine Übertragungsleitung 12 an den Empfänger übertragen wird.
Im Empfänger wird das Multiplexsignal durch einen Demultiplexer 13 in Einzelbestandteile aufgespaltet. Die quantisierten Transformationskoeffizienten werden so demultiplext und fortlaufend an einen Dequantisierer 14 geliefert, und das Signal, das einen durch die Bitzuweisungsschaltung 22 abgeleiteten Schrittweitenwert anzeigt, wird demultiplext und einer Bitzuweisungsschaltung 15 zugeführt. Ferner wird das durch den Normierer 4 abgeleitete Abweichungssignal demultiplext und einem Denormierer 18 zugeführt. Wie in Fig. 9 gezeigt, besteht die Bitzuweisungsschaltung 15 aus einem Dequantisierer 80, einem Interpolator 81 und einem Schrittweitenoptimierer 82. Das demultiplexte Schrittweitenwert-Signal wird durch den Dequantisierer 80 dequantisiert und dem Interpolator 81 zugeführt, der Interpolationen in fast der gleichen Art wie der Interpolator 33 des Senders bereitstellt. Auch der Schrittweitenoptimierer 82 entspricht den Schrittweitenoptimierer 34 des Senders, um die optimale Quantisierungsschrittweite durch Berechnung der Gleichung (1) zu bestimmen. Unter Verwendung der durch den Optimierer 82 bestimmten Schrittweite, gewinnt der Dequantisierer 14 ein Ebenbild der ursprünglichen Transformationskoeffizienten zurück und liefert es an den inversen Lineartransformationskodierer 17, dessen Ausgang mit dem Denormierer 18 verbunden ist. Das demultiplexte Signal optimaler Blocklänge wird an eine Block-Synchronisationsschaltung 16 angelegt, in der es in ein Block-Synchronisationssignal umgewandelt wird, das das Ende eines empfangenen Blockes von Transformationskoeffizienten anzeigt. Als Reaktion auf das Block-Synchronisationssignal führt der inverse Lineartransformationskodierer 17 eine inverse lineare Transformation der dequantisierten Transformationskoeffizienten durch, um ein Ebenbild der ursprünglichen digitalen Sprache/Musik-Abtastwerte zurückzugewinnen und legt es an den Denormierer 18.
Die Ausgangsgröße des inversen Lineartransformationskodierers 17 wird durch den Denormierer 18 in einem Prozeß, der entgegengesetzt zu dem des Normierers 4 ist, verarbeitet. Wie in Fig. 10 gezeigt, weist der Denormierer 18 einen Skalierer 90 auf, der die Ausgangsgröße des inversen Lineartransformationskodierers 17 mit einem Kehrwert des demultiplexten Abweichungssignals multipliziert. Die Ausgangsgröße des Skalierers 90 wird einem Zwischenspeicher 91 zugeführt, dessen Ausgangsgröße durch einen D/A-Wandler 19 in eine analoge Form umgewandelt wird, um ein Ebenbild des ursprünglichen analogen Sprache/Musik-Signals an einem Ausgangsanschluß 20 zu erzeugen.
Eine zweite Ausführung dieser Erfindung wird in Fig. 11 dargestellt. In dieser Ausführung, wird der Zwischenspeicher 3 durch eine Zwischenspeicher-Steuereinrichtung 100 gesteuert, die unabhängig von der Ausgangsgröße eines Minimum-Detektors 104 arbeitet, um eine Abfolge von sieben Blöcken variabler Länge von Abtastwerten zu lesen. Ein Speicher 101 ist an den Abweichungsdetektor 7 gekoppelt, um eine Gruppe von sieben Abweichungen zu speichern, die jeweils von den Blöcken abgeleitet werden. Erste vier Ausgänge des Speichers 100 sind mit einer ersten Mittlungsschaltung 102 verbunden und die fünften und sechsten Ausgänge des Speichers sind mit einer zweiten Mittlungsschaltung 103 verbunden. Die Ausgänge der Mittlungsschaltungen 102 und 103 sind an einen Minimum-Detektor 104 gekoppelt, an den die siebte Ausgangsgröße des Speichers 101 ebenfalls anliegt.
In Fig. 12 werden Einzelheiten der Zwischenspeicher-Steuereinrichtung 100 dargestellt. Jede aufeinanderfolgende Gruppe von im Zwischenspeicher 3 gespeicherten 4N Eingangsabtastwerten wird fortlaufend in sieben Blöcke von N, N, 2N, N, N, 2N und 4N Ausgangsabtastwerten, insgesamt 12N Ausgangsabtastwerte, aufgeteilt. Schreib- und Leseadreßgeneratoren 110 und 111 werden wie in der ersten Ausführung dieser Erfindung bereitgestellt. Ein Subtrahierglied 112 ermittelt die Summe der im RAM 3 gespeicherten Abtastwerte, indem es einen Vergleich zwischen den Schreib- und Leseadressen wie in den vorhergehenden Ausführungen ausführt. In dieser Ausführung erzeugt das Subtrahierglied 112 vier Ausgangssignale (N), (2N), (3N) und (4N), wenn der gespeicherte Abtastwertzählwert jeweils N, 2N, 3N und 4N erreicht. Die Ausgangsgrößen des Subtrahierglieds 112 werden einer Steuereinrichtung 113 zugeführt, die Ausgangsanschlüsse aufweist, die mit N, 2N, 2N+Δ, 3N, 4N, 4N+Δ, und 4N+2Δ bezeichnet werden. Die Ausgangsanschlüsse N, 2N, 3N und 4N der Steuereinrichtung 113 sind zusammen an einen Taktgenerator 116 gekoppelt, der stoßartig N Taktimpulse erzeugt, und die Ausgangsanschlüsse 2N+Δ und 4N+Δ werden über ein ODER-Glied 115 an einen Taktgenerator 107 gekoppelt, der 2N Taktimpulse erzeugt. Der Ausgangsanschluß 4N+2Δ der Steuereinrichtung 113 ist mit einem Taktgenerator 118 verbunden, der 4N Taktimpulse erzeugt. Die Ausgänge der Taktgeneratoren 116, 117 und 118 sind an den Zähleingang des Leseadreßgenerators 101 gekoppelt. Der Leseadreßgenerator 111 wird als Reaktion auf ein Signal vom Ausgangsanschluß 2N+Δ und 4N+Δ, die über ein ODER-Glied 114 verbunden sind, auf einen Zählwert von Null zurückgesetzt. Der Adreßgenerator 111 wird ferner als Reaktion auf ein Signal vom 4N+Δ- Ausgangsanschluß der Steuereinrichtung 113 auf einen Zählwert von 2N zurückgesetzt. In regelmäßigen Abständen liefert die Steuereinrichtung 113 einen Löschimpuls an den Schreibadreßgenerator 110, um alle Abtastwerte im RAM 3 zu löschen, um es wieder mit neuen Eingangsabtastwerten zu füllen. Dieser Löschimpuls wird auch auf den Leseadreßgenerator 111 über das ODER- Glied 114 angewendet.
Die Arbeitsweise der Zwischenspeicher-Steuereinrichtung 100 wird unter Bezugnahme auf Fig. 13 verständlich. Zur Zeit t wird ein Löschimpuls an beide Adreßgeneratoren geliefert. Wenn N Eingangsabtastwerte im RAM 3 zur Zeit Nt gespeichert sind, liefert das Subtrahierglied 112 eine Ausgangsgröße (N) an die Steuereinrichtung 113, die eine Ausgangsgröße am Ausgangsanschluß N erzeugt. Der Taktgenerator 116 wird freigegeben, um N Taktimpulse an den Leseadreßgenerator 111 zu liefern, um den ersten Block von N Abtastwerten vom RAM 3 als einen ersten Block von Ausgangsabtastwerten zu lesen.
Zur Zeit 2Nt wird ein zweiter Block von N Eingangsabtastwerten im RAM 3 gespeichert und das Subtrahierglied 112 erzeugt ein Ausgangssignal (2N). Die Steuereinrichtung 113 legt ein Signal an ihren Ausgangsanschluß 2N an, so daß der Leseadreßgenerator 111 weiter um einen 2N Zählwert erhöht wird, um den zweiten Block von N Abtastwerten als einen zweiten Block von Ausgangsabtastwerten zu lesen. Anschließend legt die Steuereinrichtung 113 ein Signal an den 2N+Δ-Ausgangsanschluß. Der Taktgenerator 117 wird freigegeben, um 2N Taktimpulse an den Leseadreßgenerator 111 zu liefern, um erste und zweite N Abtastwerte als einen dritten Block von Ausgangsabtastwerten zu lesen.
Zur Zeit 3Nt werden dritte N Eingangsabtastwerte im RAM 3 gespeichert und das Subtrahierglied 112 erzeugt an Ausgangssignal (3N). Die Steuereinrichtung 113 legt ein Signal an den 3N Ausgangsanschluß an, um den Taktimpulsgenerator 106 freizugeben. Der Leseadreßgenerator 111 wird folglich um N vom vorhergehenden 2N Zählwert erhöht und die dritten N Abtastwerte werden aus dem RAM 3 als ein vierter Block von Ausgangsabtastwerten ausgelesen.
Zur Zeit 4nt werden vierte N Eingangsabtastwerte im RAM 3 gespeichert und das Subtrahierglied 112 erzeugt ein Ausgangssignal (4N). Die Steuereinrichtung 113 legt ein Signal an den 4N Ausgangsanschluß an, um den Taktimpulsgenerator 116 freizugeben. Der Leseadreßgenerator 111 wird folglich weiter um N vom vorhergehenden 3N Zählwert erhöht und die vierten N Abtastwerte werden aus dem RAM 3 als ein fünfter Block von Ausgangsabtastwerte ausgelesen. Auf den fünften Block von Ausgangsabtastwerten folgend, legt die Steuereinrichtung 113 fortlaufend ein Signal an seinen 4N+Δ Ausgangsanschluß an, um den Taktgenerator 117 zu veranlassen, 2N Taktimpulse an den Leseadreßgenerator 111 als auch an seinen Eingangsanschluß zum Zurücksetzen auf 2N zu liefern. Folglich wird der Adreßgenerator 111 um einen 2N Zählwert vom vorhergehenden 2N Adreßzählwert erhöht, um die dritten und vierten N Abtastwerte aus dem RAM 3 als einen sechsten Block von Ausgangsabtastwerten zu lesen. Die Steuereinrichtung 113 legt dann ein Signal an ihren 4N+ 2Δ-Ausgangsanschluß. Dieses Signal setzt den Adreßgenerator 111 auf Null zurück und veranlaßt den Taktgenerator 118, den Adreßgenerator 111 um einen 4N-Zählwert von Null zu erhöhen. Als Ergebnis werden die ersten bis vierten N Abtastwerte aus dem RAM 3 als ein siebter Block von Ausgangsabtastwerte ausgelesen. Die Steuereinrichtung 113 löscht dann den Schreib- und Leseadreßgenerator, um den obigen Prozeß zu wiederholen, um aufeinanderfolgend eine Gruppe von sieben Blöcken von Ausgangsabtastwerten zu lesen. Es ist aus Fig. 13 zu entnehmen, daß jede Abfolge von sieben Blöcken variabler Länge eine gleiche Anzahl von Gruppen von N Abtastwert-Teilblöcken unterschiedlichen Eintreffens enthält, d.h. drei Teilblöcke ersten Eintreffens, drei Teilblöcke zweiten Eintreffens, drei Teilblöcke dritten Eintreffens und schließlich drei Teilblöcke vierten Eintreffens.
Wie in der ersten Ausführung stellen der Lineartransformationskodierer 21 und inverse Lineartransformationskodierer 25 Kodierungs/Dekodierungsprozesse in variablen Intervallen entsprechend zu jedem Block unterschiedlicher Länge bereit. Nach dem Dekodierungsprozeß, wird jeder Block einem Abweichungsberechnungsverfahren unterzogen, in dem ein Abweichung zwischen jedem Block am Ausgang des inversen Lineartransformationskodierers 25 und einem entsprechenden Block am Ausgang des Normierers 4 ermittelt und im Speicher 8 gespeichert wird. In diesen Kodierungs /Dekodierungsprozessen wird die Abtastwertabfolge auf einer Block-für-Block-Grundlage durch den Kodierer 5 und den Dekodierer 6 behandelt, als wenn sie in einer ersten Gruppe von vier Blöcken von jeweils N Abtastwerten, einer zweiten Gruppe von zwei Blöcken von jeweils 2N Abtastwerten, und einen Block von 4N Abtastwerte als eine dritte Gruppe, wie in Fig. 14A gezeigt, angeordnet wären.
Zum Beispiel werden diese als Reaktion auf jede Abfolge von 4N mit N1, N2, N3 und N4 bezeichneten Eingangsabtastwerten, als eine erste Gruppe, die vier Blöcke N&sub1;, N&sub2;, N&sub3; und N&sub4; von einer Länge von einem Teilblock enthält, eine zweite Gruppe von zwei Blöcken "N&sub1; und N&sub2;" und "N&sub3; und N&sub4;" von einer Länge von zwei Teilblöcken und einer dritten Gruppe von "N&sub1;, N&sub2;, N&sub3; und N&sub4;" von einer Länge von vier Teilblöcken behandelt. Vier Abweichungen E(N&sub1;)&sub1; E(N&sub2;) E(N&sub3;) und E(N&sub4;) werden jeweils von den Blöcken der ersten Gruppe abgeleitet und zwei Abweichungen E(N&sub1; + N&sub2;) und E(N&sub3; + N&sub4;) werden jeweils von den zwei Blöcke der zweiten Gruppe abgeleitet, und eine einzelne Abweichung E (N&sub1;+N&sub2;+N&sub3;+N&sub4;) wird vom Block der dritten Gruppe abgeleitet. Diese sieben Abweichungswerte werden in jeweiligen Speicheradressen des Speichers 101 gespeichert.
Die Mittlungsschaltung 102 nimmt einen Mittelwert der Abweichung E(N&sub1;), E(N&sub2;), E(N&sub3;) und E(N&sub4;) und Mittlungsschaltung 103 nimmt einen Mittelwert der Abweichungen E(N&sub1; + N&sub2;) und E(N&sub3; + N&sub4;). Der Minimalabweichungsdetektor 104 stellt diese gemittelten Abweichungen und den Abweichung E(N&sub1;+N&sub2;+N&sub3;+N&sub4;) einander gegenüber und ermittelt einen Minimalwert, und stuft diese Blöcke der minimalen Abweichung als diejenigen ein, die eine optimale Blocklänge aufweisen. Die Datenauswahlvorrichtung 72 wählt die Transformationskoeffizienten der Blöcke, die die optimale Blocklänge aufweisen, aus dem Speicher 71 zur Übertragung aus. Wenn die optimale Blocklänge N ist, werden die Transformationskoeffizienten ausgewählt, die den Abtastwerten N&sub1;, N&sub2;, N&sub3; und N&sub4; der Länge eines Teilblock entsprechen, und wenn die optimale Blocklänge 2N ist, werden die Transformationskoeffizienten ausgewählt, die den Abtastwerten "N&sub1; und N&sub2;" und "N&sub3; und N&sub4;" der Länge von zwei Teilblöcken entsprechen. Für eine optimale Blocklänge 4N, werden diejenigen, die den Abtastwerten "N&sub1;+N&sub2;+N&sub3;+N&sub4;" der Länge von vier Teilblöcken entsprechen, zur Übertragung ausgewählt.
Es ist zu erkennen, daß die Abtastwerte in (m+1) Gruppen von 2i Blöcken jeweils 2jN Abtastwerte angeordnet sind, wobei i eine Variable in einem Bereich von m bis 0 ist und j eine Variable in einem Bereich von 0 bis m, und m = i + j ist. Wenn m = 3, wird die Abtastwertabfolge in eine erste Gruppe von acht Blöcken von jeweils N Abtastwerten angeordnet, einer zweiten Gruppe von vier Blöcken von jeweils 2N Abtastwerten, einer dritten Gruppe von zwei Blöcken von jeweils 4N Abtastwerten, und einer vierten Gruppe, die aus einem Block von 8N Abtastwerten besteht, wie in Fig. 148 dargestellt. Desgleichen wird, wenn m = 4, die Abtastwertabfolge in eine erste Gruppe von sechszehn Blöcken von jeweils N Abtastwerten, einer zweiten Gruppe von acht Blöcken von jeweils 2N Abtastwerten, einer dritten Gruppe von vier Blöcken von jeweils 4N Abtastwerten, einer vierten Gruppe von zwei Blöcken von jeweils 8N Abtastwerten, und einer fünften Gruppe von 16N Abtastwerten angeordnet, wie in Fig. 14C dargestellt.
Obwohl auf die lineare Transformationskodierung bezug genommen worden ist, könnte die vorliegende Erfindung gleichfalls ebenso auf andere Kodierungsverfahren angewandt werden. Zusätzlich zeigt die vorhergehende Beschreibung nur bevorzugte Ausführungen der vorliegenden Erfindung. Verschiedene Abänderungen sind für Fachleute offensichtlich, ohne den Rahmen der vorliegenden Erfindung zu verlassen, die nur durch die angehängten Ansprüche begrenzt wird.

Claims

1. Adaptives Transformationskodierungsverfahren, mit den Schritten:

(a) Speichern einer Abfolge von Eingangsabtastwerten von zugrundeliegenden Tonfrequenzsignalen in einen Zwischenspeicher (3),

(b) aufeinanderfolgendes Aufteilen einer Gruppe von gespeicherten Abtastwerten in mehrere Blöcke,

(c) Kodieren jedes der Blöcke in kodierte Zeichen,

(d) Ableiten eines zusätzlichen Signals von den kodierten Zeichen, und

(e) Multiplexen des zusätzlichen Signals mit den kodierten Zeichen zur Übertragung oder Speicherung,

gekennzeichnet durch die Schritte:

(f) Ermitteln einer Änderung der Charakterstiken, wie Phase, Amplitude und Frequenz, der Eingangsabtastwerte von aufeinanderfolgenden Gruppen und Bestimmen einer optimalen Blocklänge entsprechend der ermittelten Anderung der Charakteristiken,

(g) Lesen der Eingangsabtastwerte jeder Gruppe aus dem Zwischenspeicher und Anordnen der Abtastwerte in eine Abfolge von Blöcken unterschiedlicher Längen, wobei die Blöcke größerer Länge Eingangsabtastwerte späteren Eintreffens enthalten und Kopien von Eingangsabtastwerten früheren Eintreffens, die in den Blöcken kleinerer Länge enthalten sind,

(h) Auswählen eines der Blöcke entsprechend der optimalen Blocklänge, und

(i) Erzeugen eines die optimale Blocklänge anzeigenden Signals als das zusätzliche Signal.

2. Verfahren nach Anspruch 1, wobei der Schritt (f) die Schritte aufweist:

(f1) Dekodieren der kodierten Zeichen,

(f2) Ermitteln von Abweichungen zwischen den dekodierten Zeichen und den Zeichen, die in den Blöcken der Abfolge enthalten sind, und

(f3) Ermitteln eines Minimalwertes der Abweichung als die ermittelte Anderung der Charakteristiken.

3. Verfahren nach Anspruch 1 oder 2, wobei jeder der Blöcke unterschiedlicher Längen einen oder mehrere Teilblöcke von jeweils N Abtastwerten aufweist, und wobei jeder der Blöcke unterschiedlicher Blocklängen 2kn Abtastwerte enthält, wobei k eine ganzzahlige Variable in einem Bereich von 0 bis zu einem vorherbestimmten Maximalwert ist.

4. Verfahren nach Anspruch 1 oder 2, wobei die Blöcke unterschiedlicher Längen (m+1) Gruppen von 2i Blöcken von 2jN Abtastwerten aufweisen, die jeweils aus 2i+jN aus dem Zwischenspeicher ausgelesenen Abtastwerten aufgebaut sind, wobei i + j = m, und i eine Variable in einem Bereich von m bis 0 ist und j eine Variable in einem Bereich von 0 bis m ist, und wobei m gleich oder größer als 2 ist, und N ein ganze Zahl ist, wobei jede der Gruppen eine gleiche Summe von Abtastwerten gleichen Eintreffens enthält.

5. Verfahren nach einem der vorhergehenden Ansprüche, das die Schritte aufweist: Ableiten einer Abweichung der Abtastwerte jedes aufeinanderfolgenden Blockes und Skalieren der Abtastwerte mit der Abweichung, und Multiplexen der Abweichung mit den kodierten Zeichen in den Kanal.

6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die kodierten Zeichen lineare Transformationskoeffizienten sind.

7. Verfahren nach Anspruch 6, das die Schritte aufweist: Bestimmen einer Schrittweite aus den linearen Transformationskoeffizienten und Quantisieren der linearen Transformationskoeffizienten entsprechend der Schrittweite vor dem Schritt (h), und Multiplexen der Schrittweite mit den quantisierten linearen Transformationskoeffizienten in den Kanal.

8. Verfahren nach Anspruch 7, wobei die Schrittweite durch die Schritte bestimmt wird: Quadrieren der linearen Transformationskoeffizienten und Nehmen eines Mittelwerts einer Gruppe der quadrierten linearen Transformationskoeffizienten, die benachbart vorkommen, als einen repräsentativen Wert der Gruppe, Multiplexen der linearen Transformationskoeffizienten mit dem Mittelwert, Bereitstellen von Interpolationen zwischen aufeinanderfolgenden der quadrierten linearen Transformationskoeffizienten, und Ableiten der Schrittweite aus den interpolierten quadrierten linearen Transformationskoeffizienten.

9. Verfahren nach einem der vorhergehenden Ansprüche, das die Schritte aufweist: Demultiplexen der kodierten Zeichen und des die Länge anzeigenden Signals, und Dekodierung der demultiplexten kodierten Zeichen entsprechend dem demultiplexten,die Länge anzeigenden Signal.

10. Übertragungssystem, das aufweist: einen Zwischenspeicher (3), Zwischenspeicher-Steuereinrichtungen (10;100) zum Speichern einer Abfolge von Eingangsabtastwerten zugrundeliegender Tonfrequenzsignale, wie Sprache und Musik, in den Zwischenspeicher und Anordnen der gespeicherten Eingangsabtastwerte einer aufeinanderfolgenden Gruppe in mehreren Blöcken, und Kodiereinrichtungen (5) zum Kodieren der Abtastwerte jedes aufeinanderfolgenden Blockes in kodierte Zeichen, basierend auf einem adaptiven Übertragungskodierungsverfahren, und Ableiten eines zusätzlichen Signals aus den kodierten Zeichen, Multiplexereinrichtungen (11) zum Multiplexen der zusätzlichen Signale mit den kodierten Zeichen, um Multiplexsignale zur Übertragung durch einen Kanal (12) oder Speichern in einem Speichermedium zu erzeugen, Demultiplexereinrichtungen (13) zum Aufspalten des durch den Kanal empfangenen oder aus den Speichermedium zurückgewonnenen Multiplexsignals, und Dekodiereinrichtungen (14-18) zum Dekodieren der demultiplexten kodierten Zeichen entsprechend dem demultiplexten zusätzlichen Signal, dadurch gekennzeichnet, daß

die Zwischenspeicher-Steuereinrichtungen (10;100) die gespeicherten Eingangsabtastwerte der Gruppe in eine Abfolge von Blöcken unterschiedlicher Längen anordnen, wobei die Blöcke größerer Länge Eingangsabtastwerte späteren Eintreffens und Kopien von Eingangsabtastwerten früheren Eintreffens enthalten, die in den Blöcken kleinerer Länge enthalten sind,

Einrichtungen (6,7,8,9) zur Bestimmung der optimalen Länge bereitgestellt werden zum Ermitteln einer Änderung der Charakteristiken, wie Phase, Amplitude und Frequenz, der gespeicherten Eingangsabtastwerte von aufeinanderfolgenden Gruppen und Bestimmen einer optimalen Blocklänge entsprechend der Charakteristikänderung und Auswählen eines der Blöcke entsprechend der optimalen Blocklänge, und Erzeugen eines die optimale Blocklänge anzeigenden Signals, und die Multiplexereinrichtungen (11) das längenanzeigende Signal als das zusätzliche Signal zum Multiplexen mit den kodierten Zeichen verwenden, um das Multiplexsignal zu erzeugen.

11. System nach Anspruch 10, wobei die Einrichtungen (6,7,8,9) zur Bestimmung der optimalen Länge aufweisen: Dekodiereinrichtungen (6) zum Dekodieren der kodierten Zeichen, Abweichungsdetektoreinrichtungen (7) zum Ermitteln von Abweichungen zwischen den dekodierten Zeichen und den in den Blöcken der Abfolge enthaltenen Zeichen, und Minimalabweichungsdetektoreinrichtungen (8,9) zum Ermitteln eines Minimalwerts der Abweichungenals die ermittelte Anderung der Charakteristiken.

12. System nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß jeder der Blöcke unterschiedlicher Längen einen oder mehrere Teilblöcke von jeweils N Abtastwerten aufweist, und daß jeder der Blöcke unterschiedlicher Blocklängen 2kN Abtastwerte enthält, wobei k eine ganzzahlige Variable in einem Bereich von 0 bis zu einem vorherbestimmten Maximalwert ist.

13. System nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß die Blöcke unterschiedlicher Längen (m+1) Gruppen von 2i Blöcken von jeweils 2jN Abtastwerten aufweist, die aus aus dem Zwischenspeicher ausgelesenen Abtastwerten aufgebaut sind, wobei i + j = m, und i eine Variable in einem Bereich von m bis 0 ist und j eine Variable in einem Bereich von 0 bis m ist, und wobei m gleich oder größer als 2 ist, und N eine ganze Zahl ist, wobei jeder der Gruppen eine gleiche Anzahl von Abtastwerten gleichen Eintreffens enthält.

14. System nach einem der vorhergehenden Ansprüche, das aufweist: Einrichtungen (41) zum Ableiten einer Abweichung der Abtastwerte jedes aufeinanderfolgenden Blockes und Einrichtungen (42) zum Skalieren der Abtastwerte mit der Abweichung und Anlegen der skalierten Abtastwerte an die Einrichtungen zur Bestimmung der optimalen Länge und zum Veranlassen der Multiplexereinrichtungen&sub1; die Abweichung mit den kodierten Zeichen zur Übertragung an dem Kanal zu multiplexen.

15. Systemnach einem der vorhergehenden Ansprüche, wobei die kodierten Zeichen lineare Transformationskoeffizienten sind.

16. System nach Anspruch 15, das aufweist: Einrichtungen (22) zum Bestimmen einer Schrittweite aus den linearen Transformationskoeffizienten und Einrichtungen (23) zum Quantisieren der linearen Transformationskoeffizienten entsprechend der Schrittweite und zum Veranlassen der Multiplexerein richtungen, die Schrittweite mit den quantisierten linearen Transformationskoeffizienten zur Übertragung an den Kanal zu multiplexen.

17. System nach Anspruch 16, wobei die Einrichtungen (22) zum Bestimmen der Schrittweite aufweisen: Einrichtungen (30) zum Quadrieren der linearen Transformationskoeffizienten, Nehmen eines Mittelwerts einer Gruppe der quadrierten linearen Transformationskoeffizienten, die benachbart vorkommen, als einen repräsentativen Wert der Gruppe und Veranlassen der Multiplexereinrichtungen, die linearen Transformationskoeffizienten mit dem Mittelwert zur Übertragung an den Kanal zu multiplexen, Einrichtungen (33) zum Bereitstellen von Interpolationen zwischen aufeinanderfolgenden der quadrierten linearen Transformationskoeffizienten und Ableiten der Schrittweite von den interpolierten quadrierten linearen Transformationskoeffizienten.