DE69021192T2 - Peripheres Massenspeichersubsystem. - Google Patents
Peripheres Massenspeichersubsystem.Info
- Publication number
- DE69021192T2 DE69021192T2 DE69021192T DE69021192T DE69021192T2 DE 69021192 T2 DE69021192 T2 DE 69021192T2 DE 69021192 T DE69021192 T DE 69021192T DE 69021192 T DE69021192 T DE 69021192T DE 69021192 T2 DE69021192 T2 DE 69021192T2
- Authority
- DE
- Germany
- Prior art keywords
- module
- connection device
- disk
- mass storage
- processing computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000002093 peripheral effect Effects 0.000 title claims description 30
- 230000015654 memory Effects 0.000 claims description 171
- 238000012545 processing Methods 0.000 claims description 64
- 101150018041 msd1 gene Proteins 0.000 claims description 23
- 101100493823 Mus musculus Best1 gene Proteins 0.000 claims description 18
- 101000711846 Homo sapiens Transcription factor SOX-9 Proteins 0.000 claims description 14
- 101150076088 MTD1 gene Proteins 0.000 claims description 14
- 102100034204 Transcription factor SOX-9 Human genes 0.000 claims description 14
- 101001030243 Homo sapiens Myosin-7 Proteins 0.000 claims description 12
- 102100038934 Myosin-7 Human genes 0.000 claims description 12
- 238000012546 transfer Methods 0.000 claims description 12
- 230000006870 function Effects 0.000 claims description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 101001088725 Homo sapiens Inactive ribonuclease-like protein 10 Proteins 0.000 claims description 8
- 102100034097 Inactive ribonuclease-like protein 10 Human genes 0.000 claims description 8
- 102100036109 Dual specificity protein kinase TTK Human genes 0.000 claims description 6
- 101000659223 Homo sapiens Dual specificity protein kinase TTK Proteins 0.000 claims description 6
- 102100039298 Phosphatidylserine synthase 1 Human genes 0.000 claims description 6
- 101710138331 Somatostatin-1 Proteins 0.000 claims description 6
- 102100033962 GTP-binding protein RAD Human genes 0.000 claims description 5
- 108050007570 GTP-binding protein Rad Proteins 0.000 claims description 5
- 101150003814 MCD1 gene Proteins 0.000 claims description 5
- 101150104680 MCH1 gene Proteins 0.000 claims description 5
- 101100382379 Rattus norvegicus Cap1 gene Proteins 0.000 claims description 5
- 201000010552 hypertrophic cardiomyopathy 1 Diseases 0.000 claims description 5
- 238000004891 communication Methods 0.000 claims description 4
- 102100039300 Phosphatidylserine synthase 2 Human genes 0.000 claims description 3
- 101100495925 Schizosaccharomyces pombe (strain 972 / ATCC 24843) chr3 gene Proteins 0.000 claims description 3
- 101710138332 Somatostatin-2 Proteins 0.000 claims description 3
- 101001068634 Homo sapiens Protein PRRC2A Proteins 0.000 claims description 2
- 102100033954 Protein PRRC2A Human genes 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000010365 information processing Effects 0.000 claims 1
- 101000744394 Homo sapiens Oxidized purine nucleoside triphosphate hydrolase Proteins 0.000 description 16
- 102100039792 Oxidized purine nucleoside triphosphate hydrolase Human genes 0.000 description 16
- 230000004044 response Effects 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 8
- 102100021999 Cytosolic Fe-S cluster assembly factor NUBP2 Human genes 0.000 description 7
- 101001107795 Homo sapiens Cytosolic Fe-S cluster assembly factor NUBP2 Proteins 0.000 description 7
- 101000827688 Homo sapiens Fibroblast growth factor receptor 2 Proteins 0.000 description 7
- 238000007726 management method Methods 0.000 description 6
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 5
- 239000000470 constituent Substances 0.000 description 5
- 238000012423 maintenance Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 101000855210 Homo sapiens COX assembly mitochondrial protein homolog Proteins 0.000 description 3
- 101001125026 Homo sapiens Nucleotide-binding oligomerization domain-containing protein 2 Proteins 0.000 description 3
- 101150014898 IBH1 gene Proteins 0.000 description 3
- 102100029441 Nucleotide-binding oligomerization domain-containing protein 2 Human genes 0.000 description 3
- 201000008638 inflammatory bowel disease 1 Diseases 0.000 description 3
- 230000008520 organization Effects 0.000 description 3
- 101001055253 Homo sapiens Indian hedgehog protein Proteins 0.000 description 2
- 102100026214 Indian hedgehog protein Human genes 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 201000003241 brachydactyly type A1 Diseases 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101100458210 Amanita bisporigera MSD3 gene Proteins 0.000 description 1
- 101100402619 Amanita bisporigera MSD4 gene Proteins 0.000 description 1
- 101000908580 Homo sapiens Spliceosome RNA helicase DDX39B Proteins 0.000 description 1
- 102100024690 Spliceosome RNA helicase DDX39B Human genes 0.000 description 1
- 208000006722 brachydactyly type A2 Diseases 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2089—Redundant storage control functionality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
- G06F11/201—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media between storage system components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Bus Control (AREA)
Description
- Die vorliegende Erfindung betrifft ein peripheres Massenspeicher-Untersystem. Sie bezieht sich insbesondere auf dessen Hardware- und Mikrosoftware-Architektur und ist auf sämtliche Typen von Datenverarbeitungssystemen anwendbar.
- Es ist bekannt, daß ein Datenverarbeitungssystem gebildet ist aus wenigstens einer Zentraleinheit, die auch zentraler Verarbeitungsrechner genannt wird, die ihrerseits aus wenigstens einem Zentralprozessor und einem Hauptspeicher gebildet ist, mit dem dieser Prozessor verbunden ist, aus mehreren Peripherieelementen und aus wenigstens einem Eingangs/Ausgangsprozessor, der die Steuerung des Datenaustausches zwischen dem Hauptspeicher und den verschiedenen Peripherieelementen gewährleistet.
- Zu den Peripheriesteuereinheiten, die auch Steuerungen genannt werden, gehören verschiedene Peripherieelemente, wobei die Steuereinheiten die physikalische Übertragung von Daten zwischen den zentralen Verarbeitungsrechnern und den diesen verschiedenen Steuerungen zugehörigen Peripheriegeräten sicherstellen.
- Im allgemeinen sind am selben räumlichen Ort sämtliche funktionalen konstitutiven Elemente eines Datenverarbeitungssystems mit demselben Bus des parallelen Typs verbunden, der den Datentransport zwischen den verschiedenen Karten gewährleistet, die diese Elemente und deren elektrische Versorgung tragen.
- Ein in der geläufigen Praxis vor allem verwendeter Bus ist der sogenannte Multibus II (eingetragenes Warenzeichen der Firma Intel). Dessen Architektur ist um einen Hauptbus des parallelen Typs gebildet, der gemäß der Norm IEEE 1296 (Institute of Electrical and Electronic Engineers) genormt ist.
- Von den am meisten verwendeten Peripherieelementen sind die Massenspeicher wie etwa die rotierenden Magnetplattenspeicher oder aber die Bildplattenspeicher hervorzuheben. Sie werden in großem Ausmaß verwendet, weil sie die Speicherung sehr großer Informationsmengen sowie einen verhältnismäßig schnellen Zugriff ermöglichen. Ihre mittlere Zugriffszeit liegt in der Größenordnung von 20 bis 25 Millisekunden. Die Kapazitäten der leistungsfähigsten auf dem Markt erhältlichen Datenspeicher übersteigen 1 Gigabyte.
- Unter den Massenspeichern werden derzeit die sogenannten elektronischen Speicher entwickelt, die auch elektronische Platten (im Englischen Solid State Disc) genannt werden und Halbleiterspeicher verwenden. Deren Zugriffszeit liegt weit unter einer Millisekunde (d.h. einige zehnmal geringer als die Zugriffszeit der leistungsfähigsten rotierenden Plattenspeicher). Außerdem enthalten sie keinen rotierenden Teil. Indessen bleiben die Speicherkapazität-Einheitskosten dieser Speicher hoch, in der Größenordnung des zwanzigfachen über denjenigen von magnetischen Plattenspeichern. Die Speicherkapazität-Einheitskosten von elektronischen Speichern nehmen jedoch viel schneller ab als diejenigen von rotierenden Magnetplattenspeichern, so daß davon ausgegangen werden kann, daß sich diese Kosten in einigen Jahren daran angeglichen haben werden. Es kann daher als nützlich angesehen werden, gleichzeitig rotierende Magnetplattenspeicher und elektronische Platten als Peripheriegeräte eines Datenverarbeitungssystems zu verwenden.
- Die Struktur von Datenverarbeitungssystemen wird zunehmend komplexer und umfaßt immer mehr Elemente. Außerdem ist das Volumen der von einem solchen System zu verarbeitenden Daten sehr groß und erfordert die Verwendung einer immer größeren Anzahl von Massenspeichern, in denen diese Daten gespeichert werden müssen, bevor sie von den Zentralprozessoren des Systems verarbeitet werden. Daraus ergibt sich, daß die Verwaltung eines solchen Systems als ganzes durch deren Zentraleinheit äußerst komplex ist.
- Es ist daher wünschenswert, die Verwaltung der Gesamtheit der ein Datenverarbeitungssystem bildenden Elemente auf der Ebene mehrerer Untersysteme, wovon jedes einen Teil der Elemente des Systems und insbesondere die Peripherieelemente verwaltet, zu dezentralisieren.
- Es ist genau die Aufgabe der vorliegenden Erfindung, ein peripheres Massenspeicher-Untersystem zu bilden, das anstelle der Zentraleinheit nicht nur die Datenübertragung von der Zentraleinheit zu den Massenspeichern, sondern auch das Schreiben und das Lesen der Informationen innerhalb derselben verwaltet.
- Ein solches Untersystem muß die bestmögliche Verfügbarkeit besitzen und ermöglichen, gute Leistungen zu erhalten.
- Außerdem muß der Zugriff auf die Daten vollständig sicher sein, d.h., daß in jedem Zeitpunkt auf alle beliebigen Daten, die in den vom Untersystem verwalteten Massenspeichern enthalten sind, unabhängig von den Umständen, etwa wegen eines teilweisen oder vollständigen Ausfalls oder aus Gründen der Instandhaltung und der Wartung sämtlicher Elemente oder eines Teils der Elemente des Systems, zugegriffen können werden muß.
- Mit anderen Worten, der zentrale Verarbeitungsrechner muß auf alle Daten, die in dem vom Untersystem verwalteten Massenspeicher enthalten sind, zugreifen können, ohne auf die Art eingehen zu müssen, in der das Untersystem den Speicher tatsächlich verwaltet, und unabhängig von den Funktionspannen, die dieses Untersystem oder diesen Massenspeicher beeinflussen könnten. Dadurch ist für den Verarbeitungsrechner definiert, was Verfügbarkeit der Daten genannt wird.
- Aus dem Dokument EP-A-0 287 301 ist ein peripheres Massenspeicher-Untersystem (Magnetbänder und -platten) bekannt, das in die Umgebung eines Verarbeitungsrechners und zweier Steuereinheiten, die die Zugriffe über zwei Busse des parallelen Typs verwalten, eingebaut ist.
- Das periphere Massenspeicher-Untersystem gemäß der Erfindung ist wie im Anspruch 1 angegeben gekennzeichnet.
- Weitere Merkmale und Vorteile der vorliegenden Erfindung werden deutlich in der folgenden Beschreibung, die anhand eines nicht beschränkenden Beispiels gegeben wird und auf die beigefügten Zeichnungen Bezug nimmt.
- In diesen Zeichnungen zeigt:
- - Fig. 1 ein erstes Ausführungsbeispiel der Hardware- Architektur des peripheren Untersystems gemäß der Erfindung in seiner einfachsten Form,
- - Fig. 2 ein zweites Ausführungsbeispiel der Hardware- Architektur des peripheren Untersystems gemäß der Erfindung in einer ihrer komplexeren Formen,
- - Fig. 3 genauer die Hardware-Struktur der Verarbeitungsrechner-Anschlußeinrichtungen und der Speicher-Anschlußeinrichtungen,
- - Fig. 4 genauer die Hardware-Struktur des Zentralprozessors, des Cache-Speichers und einer elektronischen Platteneinheit einer der beiden Steuereinheiten des peripheren Untersystems gemäß der Erfindung,
- - Fig. 5, wie die verschiedenen funktionalen Untereinheiten der Mikrosoftware-Architektur in jedem der Hardware- Elemente implantiert sind, welche eine Steuereinheit des peripheren Untersystems gemäß der Erfindung bilden,
- - Fig. 6, wie die jeweiligen funktionalen Untereinheiten der Mikrosoftware-Architektur, die für die Verarbeitungsrechner-Anschlußeinrichtung bzw. die Speicher-Anschlußeinrichtungen spezifisch sind, aufgebaut sind,
- - Fig. 7, die aus den Fig. 7a und 7b zusammengesetzt ist, das Ablaufdiagramm des Dialogs zwischen der Verarbeitungsrechner-Anschlußeinrichtung und der Plattenspeicher- Anschlußeinrichtung einerseits und zwischen diesen letzteren und dem Cache-Speicher andererseits, wobei der Dialog die Ausführung der Operationen des Lesens eines Datenblocks gleichzeitig im Cache-Speicher und in einem der Plattenspeicher des Massenspeichers ermöglicht,
- - Fig. 8, die aus den Fig. Sa und 8b zusammengesetzt ist, das Ablaufdiagramm des Dialogs zwischen der Verarbeitungsrechner-Anschlußeinrichtung und der Massenspeicher- Anschlußeinrichtung einerseits und zwischen diesen letzteren und dem Cache-Speicher andererseits, wobei der Dialog die Ausführung der Schreiboperationen gleichzeitig im Cache-Speicher und im Plattenspeicher des Massenspeichers ermöglicht.
- Zunächst wird Fig. 1 betrachtet, die ein erstes Ausführungsbeispiel PSS1 des peripheren Massenspeicher-Untersystems gemäß der Erfindung zeigt.
- Das Untersystem PSS&sub1; gehört zu einem umfassenderen Datenverarbeitungssystem, das beispielsweise zwei zentrale Verarbeitungsrechner H&sub1; und H&sub2; enthält.
- Das Untersystem PSS&sub1; enthält vorzugsweise zwei völlig gleiche Steuereinheiten, nämlich UC&sub1;, die den linken Teil von Fig. 1 einnimmt, und UC&sub2;, die den rechten Teil einnimmt.
- Die Hardware-Architektur des Untersystems PSS&sub1; ist um zwei völlig gleiche, zueinander parallelen Busse, vorzugsweise des Typs Multibus II, die mit B&sub1; und B&sub2; bezeichnet sind, konstruiert, wobei die beiden Busse eine zentrale Zone, wo sie vollständig einander gegenüberliegen, sowie zwei seitliche Zonen aufweisen, wo sie einander nicht gegenüberliegen.
- Die beiden Steuereinheiten UC&sub1; und UC&sub2; sind im strengen Sinn einander gleich und in bezug auf eine Symmetrieebene PS zueinander symmetrisch.
- Die erste Steuereinheit UC&sub1; wird von einer ersten Versorgung ALIM&sub1; mit elektrischer Energie versorgt und ist an eine erste Ersatzversorgung für elektrische Energie, die durch eine Batterie, nämlich BAT&sub1; gebildet ist, angeschlossen.
- Ebenso wird die zweite Steuereinheit UC&sub2; von einer von der ersten unabhängigen zweiten Versorgung, nämlich ALIM&sub2; versorgt und ist an eine zweite Ersatzversorgung BAT&sub2; angeschlossen.
- Die erste Steuereinheit UC&sub1; enthält die folgenden Strukturelemente, wobei ein Strukturelement als Kombination aus einer Hardware-Struktur und der in dieser Struktur implementierten Mikrosoftware-Untereinheit definiert:
- - einen ersten Zentralprozessor PR&sub1;,
- - einen elektronischen Plattenspeicher DE&sub1;,
- - eine Verarbeitungsrechner-Anschlußeinrichtung HA&sub1;,
- - eine Anschlußeinrichtung für den Massenspeicher (welcher aus einer Batterie BMD&sub1; von sechs Plattenspeichern D&sub1; bis D&sub6; gebildet ist), nämlich DA&sub1;, wobei diese Anschlußeinrichtung hier zur Vereinfachung Platten-Anschlußeinrichtung genannt wird,
- - den Sicherungsplattenspeicher MSD&sub1;,
- - den Cache-Speicher CA&sub1;.
- Ebenso enthält die zweite Steuereinheit UC&sub2; den zweiten Zentralprozessor PR&sub2;, die zweite elektronische Platteneinheit DE&sub2;, die Verarbeitungsrechner-Anschlußeinrichtung HA&sub2;, die zweite Platten-Anschlußeinrichtung DA&sub2;, den zweiten Sicherungsplattenspeicher MSD&sub2; und den zweiten Cache-Speicher CA&sub2;.
- Die erste und die zweite Platten-Anschlußeinrichtung DA&sub1; und DA&sub2; sind über Verbindungen CS&sub1; bzw. CS&sub3; mit einer Batterie von Plattenspeichern BMD&sub1; verbunden, wovon in Fig. 2 lediglich sechs gezeigt sind, nämlich die Plattenspeicher D&sub1; bis D&sub6;. Sie können außerdem über Verbindungen CS&sub2; und CS&sub4; mit einer zweiten Batterie von Plattenspeichern verbunden sein, nämlich BMD&sub2;, die zur Vereinfachung von Fig. 2 nicht dargestellt ist.
- Die Verbindungen CS&sub1; bis CS&sub4; sind vom Typ IPI-2, die durch das ANSI (American National Standard Institute) und außerdem durch die 150 (International Standard Organization) genormt sind.
- Die erste Verarbeitungsrechner-Anschlußeinrichtung HAI ist über einen ersten Verbindungskanal CE&sub1; mit einem ersten Verarbeitungsrechner H&sub1; und über einen zweiten Verbindungskanal CE&sub2; mit einem zweiten Verarbeitungsrechner H&sub2; verbunden.
- Ebenso ist die zweite Verarbeitungsrechner-Anschlußeinrichtung HA&sub2; über einen ersten Verbindungskanal CE&sub3; mit dem zweiten Verarbeitungsrechner H&sub2; und über einen zweiten Verbindungskanal CE&sub4; mit dem ersten Verarbeitungsrechner H&sub1; verbunden.
- In diesem Fall besitzen die ersten Verbindungskanäle CE&sub1; und CE&sub3; der ersten und der zweiten Verarbeitungsrechner-Anschlußeinrichtungen HA&sub1; bzw. HA&sub2; gegenüber den zweiten Verbindungskanälen CE&sub2; und CE&sub4; höhere Priorität.
- Die vier Verbindungskanäle CE&sub1; bis CE&sub4; sind vom Typ IPI-3, die durch das ANSI (und außerdem durch die 150) genormt sind.
- Sämtliche konstitutiven Strukturelemente der ersten Steuereinheit, nämlich PR&sub1;, DE&sub1;, HA&sub1;, DA&sub1;, MSD&sub1;, CA&sub1; sind sowohl hinsichtlich der Hardware als auch hinsichtlich der Mikrosoftware den entsprechenden Elementen der zweiten Steuereinheit UC&sub2;, nämlich PR&sub2;, DE&sub2;, HA&sub2;, DA&sub2;, MSD&sub2;, CA&sub2; völlig gleich und bezüglich der Ebene PS zu diesen letzteren symmetrisch.
- Die sechs konstitutiven Elemente DE&sub1;, DE&sub2;, PR&sub1;, PR&sub2;, CA&sub1;, CA&sub2; sind jeweils mit beiden Bussen B&sub1; und B&sub2; in deren Mittelbereich, in dem sie einander gegenüberliegen, verbunden.
- Die konstitutiven Elemente HA&sub1; und DA&sub1; der ersten Steuereinheit UC&sub1; sind an den ersten Bus B&sub1; angeschlossen, während die entsprechenden Elemente HA&sub2; und DA&sub2; der zweiten Steuereinheit UC&sub2; an den zweiten Bus B&sub2; angeschlossen sind.
- Der erste Sicherungsplattenspeicher MSD&sub1; ist einerseits mit dem ersten Zentralprozessor PR&sub1; und andererseits über die Verbindung L&sub1; des SCSI-Typs mit der zweiten elektronischen Platteneinheit DE&sub2; verbunden.
- Ebenso ist der zweite Sicherungsplattenspeicher MSD&sub2; sowohl mit dem zweiten Zentralprozessor PR&sub2; als auch über die Verbindung L&sub2; des SCSI-Typs mit der ersten elektronischen Platteneinheit DE&sub1; verbunden. Somit kann von der ersten und von der zweiten Steuereinheit UC&sub1; bzw. UC&sub2; jeweils auf beide Sicherungsplattenspeicher MSD&sub1; und MSD&sub2; zugegriffen werden.
- Die zwei Sicherungsplattenspeicher werden über eine ODER- Schaltung, deren zwei Eingänge mit den Versorgungen ALIM&sub1; bzw. ALIM&sub2; (nicht gezeigt, um Fig. 1 zu vereinfachen) verbunden sind, mit elektrischer Spannung versorgt.
- Das zweite Ausführungsbeispiel des peripheren Massenspeicher- Untersystems gemaß der Erfindung, nämlich PSS&sub2;, das in Fig. 2 gezeigt ist, ist eine gegenüber dem in Fig. 1 gezeigten ersten Beispiel PSS&sub1; erweiterte und leistungsfähigere Version. Sie soll ebenfalls um die zwei Busse B&sub1; und B&sub2; konstruiert. Es enthält ebenfalls zwei völlig gleiche Steuereinheiten UC&sub1; und UC&sub2;. Jede von ihnen enthält die Elemente PR&sub1;, DE&sub1;, CA&sub1;, MSD&sub1;, DA&sub1;, HA&sub1; (Einheit UC&sub1;) bzw. PR&sub2;, DE&sub2;, CA&sub2;, MSD&sub2;, DA&sub2;, HA&sub2; (UC&sub2;), die genau die gleiche Bezeichnung wie die entsprechenden Elemente von Fig. 1 besitzen und deren Aufgabe und Funktion im strengen Sinn gleich sind. Die Batterie von Plattenspeichern BMD&sub1;, die aus sechs Plattenspeichern D&sub1; bis D&sub6; aufgebaut ist, ist ebenso wie in Fig. 1 an die zwei Platten-Anschlußeinrichtungen DA&sub1; bzw. DA&sub2; angeschlossen.
- Die erste Steuereinheit UC&sub1; enthält außerdem die Verarbeitungsrechner-Anschlußeinrichtung HA&sub3; sowie die drei Platten- Anschlußeinrichtungen DA&sub3;, DA&sub5;, DA&sub7;.
- Ebenso enthält die zweite Steuereinheit UC&sub2; außerdem die Verarbeitungsrechner-Anschlußeinrichtung HA&sub4; und die 3 Platten-Anschlußeinrichtungen DA&sub4;, DA&sub6;, DA&sub8;.
- Die Verarbeitungsrechner-Anschlußeinrichtungen HA&sub1;, HA&sub3; und die vier Platten-Anschlußeinrichtungen DA&sub1;, DA&sub3;, DA&sub5;, DA&sub7; sind an den Bus B&sub2; angeschlossen, während die Verarbeitungsrechner- Anschlußeinrichtungen HA&sub2;, HA&sub4; und die Platten-Anschluß einrichtungen DA&sub2;, DA&sub4;, DA&sub6;, DA&sub8; an den Bus B&sub1; angeschlossen sind.
- Selbstverständlich sind die bereits erwähnten anderen Elemente, nämlich die Zentralprozessoren PR&sub1;, PR&sub2;, die Cache- Speicher CA&sub1;, CA&sub2; und die elektronischen Platteneinheiten DE&sub1;, DE&sub2; gleichzeitig an die zwei Busse B&sub1; und B&sub2; angeschlossen.
- Die zwei Platten-Anschlußeinrichtungen DA&sub3; und DA&sub4; sind an die Batterie von Plattenspeichern BMD&sub2; angeschlossen, die beispielsweise aus sechs Plattenspeichern D&sub1;&sub1; bis D&sub1;&sub6; gebildet ist.
- Ebenso sind die Platten-Anschlußeinrichtungen DA&sub5; und DA&sub6; einerseits sowie DA&sub7; und DA&sub8; andererseits an die Batterien von Plattenspeichern BMD&sub3; bzw. BMD&sub4; angeschlossen, die beispielsweise aus sechs Plattenspeichern D&sub2;&sub1; bis D&sub2;&sub6; bzw. D&sub3;&sub1; bis D&sub3;&sub6; gebildet sind, welche nicht gezeigt sind, um Fig. 2 zu vereinfachen.
- In dem Fall, in dem die Anzahl der an die Platten-Anschluß einrichtungen angeschlossenen Plattenspeicher ausreichend groß ist, können die Steuereinheiten UC&sub1; und UC&sub2; außerdem zusätzliche Sicherungsplattenspeicher, beispielsweise MSD&sub3; und MSD&sub4; enthalten, die einerseits an den ersten Zentralprozessor PR&sub1; und an die zweite elektronische Platteneinheit DE&sub2; und andererseits an den zweiten Zentralprozessor PR&sub2; und an die erste elektronische Platteneinheit DE&sub1; angeschlossen sind.
- Selbstverständlich kann das periphere Untersystem gemäß der Erfindung weitere Verarbeitungsrechner-Anschlußeinrichtungen und weitere Platten-Anschlußeinrichtungen als die in Fig. 2 gezeigten enthalten, wobei diese zusätzlichen Platten-Anschlußeinrichtungen entweder an weitere Batterien von Magnetplattenspeichern oder beispielsweise an Batterien von optischen Plattenspeichern oder aber an Bandlaufwerke oder aber an magnetooptische Plattenspeicher angeschlossen sind. Mit anderen Worten, das periphere Massenspeicher-Untersystem gemäß der Erfindung kann eine große Anzahl von möglichen Konfigurationen umfassen und Massenspeicher mit beträchtlicher Speicherkapazität verwalten.
- Es ist ersichtlich, daß auf jeden der Plattenspeicher des Untersystems gemäß der Erfindung zweifach zugegriffen werden kann (über die Verarbeitungsrechner- und Platten- Anschlußeinrichtungen entweder der UC&sub1; oder der UC&sub2;). Außerdem macht die Tatsache, daß die beiden Einheiten UC&sub1; und UC&sub2; einander völlig gleich sind und jede von ihnen mit den beiden Bussen B&sub1; und B&sub2; verbunden ist, diese Einheiten austauschbar. Daraus folgt, daß, wenn eines der Strukturelemente von UC&sub1; nicht zur Verfügung steht (was beispielsweise durch einen vollständigen oder teilweisen Ausfall, durch die Wartung oder durch einen Austausch bedingt sein kann), dieses Element durch das entsprechende Element der UC&sub2; ersetzt wird. Ebenso übernimmt dann, wenn eine der Einheiten UC&sub1; oder UC&sub2; nicht zur Verfügung steht (unterbrochene Versorgung, Wartungsoperation), die andere Einheit deren Aufgabe. Es ist ersichtlich, daß die Struktur des peripheren Untersystems gemäß der Erfindung (Hardware + Mikrosoftware) mit doppeltem Multibus II und vollkommener Redundanz die vollständige Sicherung der Daten und deren Verfügbarkeit für den zentralen Verarbeitungsrechner H&sub1; gewährleistet.
- Aus Fig. 3 wird die genauere Hardware-Struktur der Verarbeitungsrechner-Anschlußeinrichtungen wie etwa HA&sub1; und der Platten-Anschlußeinrichtung wie etwa DA&sub1; deutlich. Selbstverständlich ist die Hardware-Struktur der Anschlußeinrichtungen HA&sub2; bis HA&sub4; und DA&sub2; bis DA&sub8; jeweils der im folgenden für HA&sub1; und DA&sub1; beschriebenen entsprechenden Struktur völlig gleich.
- Die Verarbeitungsrechner-Anschlußeinrichtung HA&sub1; enthält:
- - eine Verbindungsschnittstelle IH&sub1; mit den zentralen Verarbeitungsrechnern H&sub1; und H&sub2; über Verbindungskanäle CE&sub1; und CE&sub2;, wobei diese Verbindungsschnittstelle durch die obenerwähnte Norm IPI-3 definiert ist,
- - den Verarbeitungsrechner-Pufferspeicher, der einfachheitshalber Verarbeitungsrechner-Puffer MTH&sub1; genannt wird, dessen Kapazität im bevorzugten Ausführungsbeispiel in der Größenordnung von 512 bis 768 Kilobytes liegt,
- - den Mikroprozessor, der den Betrieb der Verarbeitungsrechner-Anschlußeinrichtung steuert, nämlich MPH&sub1;, beispielsweise ein Mikroprozessor mit der Bezeichnung 29 000 der Firma AMD des RISC-Typs,
- - den Speicher des RAM-Typs, nämlich RAH&sub1;, der zum Mikroprozessor MPH&sub1; gehört und beispielsweise aus einem Speicher des RAM-Typs, der dazu bestimmt ist, die verschiedenen Befehle der in der Verarbeitungsrechner-Anschlußeinrichtung HA&sub1; implementierten Mikrosoftware-Module zu empfangen, und aus einem Speicher des RAM-Typs für die Daten aufgebaut ist. Die beiden Speicher des RAM-Typs, die für Befehle bzw. für Daten bestimmt sind, haben beispielsweise jeweils eine Kapazität von 256 Kilobytes,
- - die Mikrosteuerung, die die Verbindung der Verarbeitungsrechner-Anschlußeinrichtung mit den anderen Elementen der Steuereinheit über den Bus B&sub1; gewährleistet, nämlich MCH&sub1;,
- - die Anschlußschnittstelle IBH&sub1; mit dem Bus des Typs Multibus II, B&sub1;, die durch die obenerwähnte Norm IEEE 1296 definiert ist und beispielsweise durch einen Koprozessor des Typs VL 82c389 (hergestellt von der Firma INTEL) gebildet ist, der im Nachrichtenmodus mit den anderen konstitutiven Elementen des peripheren Untersystems (PSS&sub1;, PSS&sub2;) gemäß der Erfindung in Verbindung steht.
- Sämtliche der obenerwähnten konstitutiven Elemente der Verarbeitungsrechner-Anschlußeinrichtung stehen untereinander über den internen Bus BI&sub1; des Mikroprozessors MPH&sub1; in Verbindung.
- Die Hardware-Struktur der Platten-Anschlußeinrichtung DA&sub1; ist der Hardware-Struktur der Verarbeitungsrechner-Anschlußeinrichtung HA&sub1; ähnlich.
- Somit enthält die Anschlußeinrichtung DA&sub1; eine Anschlußschnittstelle IBD&sub1; mit dem Bus B&sub1;, die durch die obenerwähnte Norm IEEE 1296 definiert ist, einen Pufferspeicher MTD&sub1; für die Daten, die dazu bestimmt sind, in die Plattenspeicher D&sub1; bis D&sub6; geschrieben zu werden, oder vom Lesen der in diese Plattenspeicher D&sub1; bis D&sub6; geschriebenen Daten stammen, wobei der Pufferspeicher MTD&sub1; einfacher Plattenpuffer genannt wird, den Mikroprozessor für die Steuerung der Platten-Anschlußeinrichtung, nämlich MPD&sub1;, die Anschluß-Mikrosteuerung MCD&sub1;, den Speicher des RAM-Typs nämlich RAD&sub1;, der zum Mikroprozessor MPD&sub1; gehört, und schließlich die Schnittstelle ID&sub1; der Verbindung mit den Batterien von Plattenspeichern BMD&sub1; über Verbindungskanäle CS&sub1; und CS&sub2; (diese Schnittstelle ist durch die obenerwähnte Norm IPI-2 definiert).
- Die Hardware-Struktur der Verarbeitungsrechner-Anschlußeinrichtung und der Platten-Anschlußeinrichtung HA&sub1; bzw. DA&sub1; ist aus einer Mutterkarte und einer Tochterkarte aufgebaut.
- Somit enthält die Verarbeitungsrechner-Anschlußeinrichtung HA&sub1; die Mutterkarte CMH&sub1; und die Tochterkarte CFH&sub1;, während die Platten-Anschlußeinrichtung DA&sub1; die Mutterkarte CMD&sub1; und die Tochterkarte CFD&sub1; enthält.
- Die Mutterkarte CMH&sub1; enthält die obenerwähnten Elemente MTH&sub1;, MPH&sub1;, RAH&sub1;, MCH&sub1;, IBH&sub1;, während die Mutterkarte CMD&sub1; die Elemente MCD&sub1;, MTD&sub1;, RAD&sub1;, MPD&sub1; und IBD&sub1; enthält.
- Die Tochterkarte CFH&sub1; enthält die Schnittstelle IH&sub1;, während die Tochterkarte CFD&sub1; die Schnittstelle ID&sub1; enthält.
- Es ist ersichtlich, daß die zwei Mutterkarten CMH&sub1; und CMD&sub1; im strengen Sinn gleich sind und daß sich infolgedessen die Verarbeitungsrechner- und Platten-Anschlußeinrichtungen HA&sub1; und DA&sub1; hinsichtlich der Hardware nur durch ihre Tochterkarten CFH&sub1; und CFD&sub1; unterscheiden. Die Mutterkarten CMH&sub1; und CMD&sub1; werden in dem Sinn, in dem sie an einen einzigen Bus des Typs Multibus II wie etwa B&sub1; angeschlossen werden können, Karten des Typs Monomultibus II genannt.
- Die Hardware-Struktur der verschiedenen Strukturelemente PR&sub1;, CA&sub1;, DE&sub1; der Steuereinheit UC&sub1; geht aus Fig. 4 hervor.
- Jedes dieser Elemente PR&sub1;, CA&sub1;, DE&sub1; ist aus einer Mutterkarte, nämlich CMP&sub1;, CMC&sub1; bzw. CMD&sub1; und im Falle von CA&sub1; und DE&sub1; wenigstens aus einer Tochterkarte, nämlich CMC&sub1; bzw. CMD&sub1; gebildet.
- Die verschiedenen Mutterkarten CMP&sub1;, CMC&sub1; und CMD&sub1; besitzen eine völlig gleiche Hardware-Struktur.
- So enthält die Mutterkarte CMP&sub1; die Hardwarekomponenten 1 bis 8, die sämtlich an den internen Bus 5 angeschlossen sind, während die Mutterkarte CMC&sub1; die Hardware-Komponenten 11 bis 18 enthält, die sämtlich an den internen Bus 15 angeschlossen sind, und die Mutterkarte CMD&sub1; die Hardware-Komponenten 21 bis 28 enthält, die sämtlich an den internen Bus 25 angeschlossen sind.
- Die Hardware-Komponenten 1 bis 8, 11 bis 18 bzw. 21 bis 28 stimmen entsprechend und in der oben angegebenen Reihenfolge völlig miteinander überein. Somit stimmen die Elemente 1, 11, 21 überein, stimmen die Elemente 2, 12, 22 überein usw. Es genügt daher, die Hardware-Komponenten 1 bis 8 zu beschreiben, um auch die Hardware-Komponenten 11 bis 18 und 21 bis 28 zu kennen.
- Die Komponenten 1 und 2 sind Kommunikationsschnittstellen mit den Bussen B&sub1; und B&sub2; desselben Typs wie die obenbeschriebenen Schnittstellen IBH&sub1; bzw. IBD&sub1;.
- Die beiden Komponenten 3 und 4 sind Mikrosteuerungen für den Anschluß an die weiteren konstitutiven Elementen des peripheren Untersystems über die Busse B&sub1; bzw. B&sub2;. Es handelt sich hierbei um Komponenten, die beispielsweise durch Mikrosteuerungen des Typs INTEL 80c32, also desselben Typs wie die obenbeschriebenen Mikrosteuerungen MCH&sub1; und MCD&sub1;, gebildet sind.
- Die Komponente 6 ist der Mikroprozessor für die Steuerung der Gesamtheit der den Zentralprozessor PR&sub1; bildenden Komponenten. Sie ist durch einen Mikroprozessor AMD 2900 des RISC-Typs gebildet und folglich den obenbeschriebenen Mikroprozessoren MPH&sub1; und MPD&sub1; völlig gleich.
- Die Komponente 7 ist ein Pufferspeicher, dessen Kapazität im Bereich von 512 bis 768 Kilobytes liegt (dem MTD&sub1; und dem MTH&sub1; völlig gleich), während die Komponente 8 ein Speicher des RAM- Typs ist, der den oben mit Bezug auf Fig. 3 beschriebenen Speichern desselben Typs, nämlich RAH&sub1; und RAD&sub1; völlig gleich ist. Die Komponente 8 ist daher aus einem Speicher des RAM- Typs, der die Befehle der verschiedenen Mikrosoftware-Module enthält, die der Zentralprozessor PR&sub1; enthält, sowie aus einem Speicher des RAM-Typs für die Daten, die vom Mikroprozessor 6 verarbeitet werden, gebildet.
- Die Mutterkarten CMP&sub1;, CMC&sub1; und CMD&sub1; sind Mutterkarten des Typs Bi-Multibus II.
- Die Mutterkarte CMP&sub1; des Zentralprozessors PR1 enthält außerdem die Hardware-Komponente 9, die eine Schnittstelle mit der Verbindung L&sub1; ist, welche den Zentralprozessor einerseits und DE&sub2; andererseits mit dem Sicherungsplattenspeicher MSD&sub1; verbindet. Die Schnittstelle 9 ist daher vom genormten Typ IPI-2.
- Ebenso enthält die Mutterkarte CMD&sub1; der elektronischen Platteneinheit die Komponente 29, eine Schnittstelle mit der Verbindung L&sub2;, die PR&sub2; und DE&sub1; mit MSD&sub2; verbindet.
- Die Tochterkarte CFD&sub1; der elektronischen Platteneinheit DE&sub1; bildet die Speicherebene dieser Einheit und enthält beispielsweise mehrere Spalten von RAM-Speichern, beispielsweise die Spalten 1R&sub1;, ..., 1Rj, ..., 1Rn.
- Die Informationen (Daten und Adressen, an denen diese Daten in den RAM-Speichern der Speicherebene CMD&sub1; lokalisiert sind), die von dieser Speicherebene CFD&sub1; stammen oder zu dieser laufen, werden von einem Bus BDA&sub1; befördert, der in eine ausreichende Anzahl von Zweigen unterteilt ist, um die Gesamtheit der Spalten von RAM-Speichern dieser Speicherebene zu versorgen (in dem Fall, in dem die elektronische Platteneinheit eine zweite Speicherebene enthält, ist diese durch eine zweite Tochterkarte CFD&sub2; gebildet, die mit der ersten Tochterkarte CFD&sub1; über einen Bus desselben Typs wie BDA&sub1; verbunden ist).
- Die Tochterkarte CFC&sub1; des Cache-Speichers CA&sub1; ist der Tochterkarte CFD&sub1; völlig gleich.
- Diese Tochterkarte CFC&sub1; bildet die Speicherebene des Cache- Speichers CA&sub1; und ist aus mehreren parallelen Spalten des RAM- Typs gebildet, nämlich 2R&sub1;, ..., 2Rj, ..., 2Rn, wobei die Gesamtheit dieser Spalten mit dem Pufferspeicher 17 der Mutterkarte CMC&sub1; über den Bus (Daten + Adressen) BDA&sub2; verbunden ist.
- Es kann daher allgemein festgestellt werden, daß die Hardware- Architektur des peripheren Untersystems gemäß der Erfindung lediglich um zwei Typen von Mutterkarten konstruiert ist, einen für die Verarbeitungsrechner- und Platten-Anschlußeinrichtungen und den anderen für die Zentralprozessoren, Cache-Speicher und elektronischen Platteneinheiten. Zu jedem dieser zwei Typen von Mutterkarten gehören eine oder mehrere Tochterkarten eines Typs, der in Abhängigkeit der von jedem dieser Elemente gewährleisteten Funktion unterschiedlich ist.
- Es ist deutlich, daß diese äußerst einfache Struktur in Verbindung mit der Tatsache, daß die Gesamtheit der an den einen und/oder den anderen Bus des Typs Multibus II angeschlossenen Elemente innerhalb desselben Kartenträger-Verdrahtungsrahmens angeordnet ist, äußerst wirtschaftlich ist. Außerdem erfolgt ihre Montage bei der Herstellung äußerst schnell.
- Nun wird Fig. 5 betrachtet.
- Die Mikrosoftware-Architektur AML des peripheren Untersystems gemäß der Erfindung enthält fünf große Mikrosoftware- Untereinheiten, nämlich die Untereinheiten P, H, D, C, S, die in den entsprechenden Hardware-Strukturen von PR&sub1;, HA&sub1; (HA&sub2; bis HA&sub4;), DA&sub1; (DA&sub2; bis DA&sub8;), CA&sub1; (CA&sub2;) bzw. DE&sub1; (DE&sub2;) implementiert sind.
- Jede Untereinheit ist aus einer bestimmten Anzahl von Modulen aufgebaut, wovon jeder eine besondere Funktion besitzt. Bestimmte Module sind von einer Untereinheit zur nächsten völlig gleich.
- Die Module derselben Untereinheit stehen untereinander entweder über gemeinsame Speicherzonen, die sich in den Speichern des RAM-Typs wie etwa RAH&sub1;, RAD&sub1;, 8, 18, 28 befinden, oder über direkten Aufruf in Verbindung.
- Die Module, die zu verschiedenen Untereinheiten gehören, stehen miteinander über Nachrichten über den Multibus II, wie er durch die IEEE-Normen, die den Multibus II definieren, definiert ist, in Verbindung, wobei diese Nachrichten für die Daten angeforderte Nachrichten und für die Anfragen, die Antworten und die Benachrichtigungen nicht angeforderte Nachrichten sind.
- Außer den in Fig. 5 gezeigten 5 Mikrosoftware-Untereinheiten ist eine weitere Untereinheit vorhanden, die sämtlichen Hardware-Strukturen gemeinsam ist und auf die in jeder von ihnen enthaltene Mikrosteuerung, d.h. auf die Mikrosteuerungen MCH&sub1;, MCD&sub1;, 3, 4, 13, 14, 23, 24 bezogen ist. Diese Mikrosoftware-Untereinheit ist mit MIC bezeichnet. Sie enthält die folgenden Module:
- - den Modul m&sub1;, der die Aufgabe hat, die sämtlichen Hardware-Komponenten jedes Strukturelements HA&sub1; bis HA&sub4;, DA&sub1; bis DA&sub8;, PR&sub1;, PR&sub2;, CA&sub1;, CA&sub2;, DE&sub1;, DE&sub2; zu initialisieren. Diese Initialisierung bezieht sich insbesondere auf die verschiedenen Prüfungen dieser Hardware-Komponenten, wenn die zwei Steuereinheiten UC&sub1; und UC&sub2; unter Spannung gesetzt werden. Diese Prüfungen sind in der derzeitigen Praxis besser unter ihrer angelsächsischen Abkürzung, nämlich BIST und BOOT bekannt;
- - den Modul m&sub2; für den Anschluß, der in der angelsächsischen Terminologie auch "Interconnect Space" genannt wird, der auf den Anschluß der verschiedenen Hardware-Strukturen bezogen ist, wenn die zwei Steuereinheiten unter Spannung gesetzt werden und der in der im Zusammenhang mit dem Multibus II erwähnten Norm IEEE 1296 definiert ist;
- - den Modul m&sub3; für die Verwaltung der Drahtverbindung des genormten Typs RS232, wobei diese Verbindung jede der Steuereinheiten mit den beiden Versorgungen ALIM&sub1; und ALIM&sub2; verbindet (die Verbindungen sind nicht gezeigt, um die Fig. 1 bis 3 zu vereinfachen).
- Die Untereinheit H enthält die folgenden Module:
- - den Modul M&sub0; betrifft das Betriebssystem der Verarbeitungsrechner-Anschlußeinrichtung (Operating System in der angelsächsischen Terminologie). Wie daher im folgenden deutlich wird, ist dieser Modul M&sub0; den Untereinheiten P, H, D, C, S gemeinsam. Dieser Modul organisiert die Verbindungsarbeit zwischen den verschiedenen Modulen, die die Untereinheit aufbauen, wovon er einen Teil bildet, hier H, indem er den Übergang von einem zum nächsten gewährleistet.
- - den Modul M&sub1; für die Verwaltung der Übertragungen von Informationen (Daten, Adressen), der den Untereinheiten P, H, D, C, S gemeinsam ist. Er gewährleistet die Übertragung der Informationen vom Hardware-Element, in dem er implementiert ist, hier H, zu den anderen Elementen über den einen oder den anderen der Busse des Typs Multibus II (B&sub1;, B&sub2;).
- - den Modul M&sub2; für die Verwaltung der Verarbeitungsrechner- Schnittstelle IH&sub1; der Verarbeitungsrechner-Anschlußeinrichtung HA&sub1;. Es ist klar, daß dieser Modul sämtlichen Verarbeitungsrechner-Anschlußeinrichtungen HA&sub1; bis HA&sub8; gemeinsam ist.
- - den Modul M&sub3; für die Verwaltung des Befehls-Speicherblocks, der in dem Befehls-RAM-Speicher des Speichers RAH&sub1; enthalten ist. Er ist den anderen Untereinheiten H, D, S gemeinsam.
- - den Modul M&sub4; für die Abarbeitung der vom Verarbeitungsrechner H&sub1; an die Steuereinheiten UC&sub1; und UC&sub2; adressierten Befehle.
- - den Modul M&sub5; für den Empfang der vom zentralen Verarbeitungsrechner H&sub1; ausgehenden und beispielsweise für die Plattenspeicher der Batterie BMD&sub1; bestimmten Befehle und für die Leitung dieser Befehle zur Platten-Anschlußeinrichtung DA&sub1;.
- - einen Modul M&sub6; für die Wiederholung und für die Fehlerverarbeitung, wenn in der einen oder der anderen der Hardware-Komponenten der Verarbeitungsrechner-Anschlußeinrichtung ein Fehler erfaßt worden ist. Dieser Modul ist den Untereinheiten H, D und S gemeinsam.
- -den Modul M&sub7; für die Überwachung und die Verwaltung, die beispielsweise Statistiken erstellt, die Verbindung mit dem Modul M&sub2; (siehe weiter oben), die Sicherung des Kontexts (beispielsweise bei einer Unterbrechung der Versorgung der Steuereinheit, zu der die Verarbeitungsrechner-Anschlußeinrichtung gehört, die Initialisierung der Tabelle usw. gewährleistet. Dieser Modul ist den Untereinheiten H, D, S gemeinsam.
- - den Modul für die Verwaltung des Verarbeitungsrechner- Pufferspeichers MTH&sub1;, nämlich M&sub1;&sub0;.
- Die Untereinheit D, die in der Verarbeitungsrechner- Anschlußeinrichtung DA&sub1; implementiert ist, enthält die folgenden Module:
- - den weiter oben definierten Modul M&sub0;,
- - den Modul M&sub1; für die Verwaltung der Multibus II- Übertragungen, der ebenfalls weiter oben definiert worden ist,
- - den Modul M&sub3; für die Verwaltung des Befehls-Speicherblocks, der weiter oben definiert worden ist,
- - den Modul für die Verwaltung des Pufferspeichers MTD&sub1;, nämlich M&sub1;&sub0; (siehe weiter oben),
- - den Modul M&sub6; für die Wiederholung und die Fehlerverarbeitung, der bereits weiter oben definiert worden ist,
- - den Modul M&sub7; für die Überwachung und die Verwaltung, der weiter oben definiert worden ist,
- - den Modul für die Interpretation der Befehle des zentralen Verarbeitungsrechners für den einen oder den anderen der Plattenspeicher der Batterie BMD&sub1;, nämlich M&sub9;.
- Die Mikrosoftware-Untereinheit S der elektronischen Platten DE&sub1; und DE&sub2; ist der Mikrosoftware-Untereinheit D im strengen Sinn gleich.
- Die Mikrosoftware-Untereinheit C der Cache-Speicher CA&sub1;, CA&sub2; enthält die folgenden Module:
- - den Modul M&sub0; (siehe weiter oben),
- - den Modul für die Verwaltung der Informationsübertragungen an den einen oder den anderen der Multibusse II, nämlich M&sub1; (siehe weiter oben),
- - den Modul für die Verwaltung der Tabellen, welche die Cache-Speicher CA&sub1;, CA&sub2; enthalten, nämlich M&sub1;&sub1;.
- Die Mikrosoftware-Untereinheit P, die in jedem der zwei Zentralprozessoren PR&sub1; und PR&sub2; implementiert ist, enthält die folgenden Module:
- - den Modul M&sub0;, der auf die Betriebssysteme (operating System) bezogen ist (siehe weiter oben).
- - den Modul M&sub1; für die Verwaltung der Multibus II- Übertragungen (siehe weiter oben).
- - den Modul für die Initialisierung der entsprechenden Steuereinheit, nämlich M&sub1;&sub2; (Steuereinheit UC&sub1;, UC&sub2;).
- - den Modul M&sub1;&sub3; für die Kommunikation zwischen den zwei Steuereinheiten, der insbesondere die Aufgabe hat, den Informationsaustausch zwischen diesen Steuereinheiten herzustellen, wenn eines der Strukturelemente einer der Steuereinheiten nicht zur Verfügung steht, wobei das entsprechende Strukturelement der anderen Steuereinheit dann die Aufgabe hat, die normalerweise von dem nicht zur Verfügung stehenden Element ausgeführten Operationen auszuführen.
- - einen Modul M&sub1;&sub4; für die Verwaltung der Versorgung ALIM&sub1; (ALIM&sub2;) und eines Wartungsfeldes, das für jede Bedienungsperson vorgesehen ist, die mit der Aufgabe betraut ist, das periphere Untersystem gemäß der Erfindung zu warten.
- - einen Modul M&sub1;&sub6; für die Sicherung des Kontexts der gesamten entsprechenden Steuereinheit im Falle einer Spannungsunterbrechung.
- - einen Modul M&sub1;&sub7; für die Wiederholung von Operationen,
- entweder des Schreibens oder des Lesens in einer elektronischen Platteneinheit DE&sub1;, DE&sub2;, nachdem eine Spannungsunterbrechung aufgetreten ist, die von der Sicherung des entsprechenden Kontexts durch den obenerwähnten Modul M&sub1;&sub6; geleitet wird.
- - den Modul M&sub1;&sub8; für die Verwaltung der Schnittstelle zwischen dem Sicherungsplattenspeicher MSD&sub1; (MSD&sub2;) und dem zentralen Prozessor, zu dem er gehört, nämlich PR&sub1;.
- Die Weise, in der jede der oben definierten Mikrosoftware- Untereinheiten arbeitet, sowie die Art, in der jeder der Module, der sie aufbaut, in Verbindung mit den anderen arbeitet, werden besser verständlich mit Blick auf die folgende Beschreibung, insbesondere in Verbindung mit den Fig. 7a, 7b, 8a, 8b, die auf die Lese- und Schreiboperationen im inneren der Batterien von Plattenspeichern BMD&sub1; und der Cache- Speicher CA&sub1;, CA&sub2; bezogen sind.
- Zunächst wird mit der Definition in großen Zügen der Aufgabe der Untereinheit P des zentralen Prozessors PR&sub1; (PR&sub2;) begonnen.
- Die beiden zentralen Prozessoren PR&sub1; und PR&sub2; sind die jeweiligen leitenden Einrichtungen der verschiedenen Hardware- Elemente, die zu jeder der Steuereinheiten UC&sub1; bzw. UC&sub2; gehören. Sie laden die Programme zum Betreiben der verschiedenen Elemente HA&sub1; bis HA&sub8;, DA&sub1; bis DA&sub8;, DE&sub1;, DE&sub2;, CA&sub1;, CA&sub2; in diese, damit sie die Funktionen erfüllen können, die ihnen übertragen sind. Diese Ausführungsprogramme entsprechen selbstverständlich den obenbeschriebenen funktionalen Untereinheiten H, D, C und S. Die Prozessoren PR&sub1; und PR&sub2; suchen diese Programme, die beispielsweise in den rotierenden Sicherungsplattenspeichern MSD&sub1; und MSD&sub2; gespeichert sind. In diesem Fall besitzen diese letzteren eine doppelte Funktion, nämlich einerseits die Sicherung der noch nicht gespeicherten Informationen, die bereit sind, in die rotierenden Plattenspeicher der Batterien BMD&sub1;, BMD&sub2; usw. geschrieben zu werden, falls die Anschlußeinrichtungen DA&sub1;, DA&sub2; nicht zur Verfügung stehen, und andererseits die Speicherung der obenerwähnten Ausführungsprogramme. Diese letzteren könnten jedoch in einem speziellen Plattenspeicher, einem sogenannten Systemplattenspeicher gespeichert sein, der sowohl mit dem Prozessor PR&sub1; als auch mit dem Prozessor PR&sub2; verbunden ist. Im folgenden Text wird angenommen, daß die rotierenden Sicherungsplattenspeicher MSD&sub1; und MSD&sub2; auch die Rolle der Systemplattenspeicher übernehmen.
- Die Initialisierung des peripheren Massenspeicher-Untersystems gemäß der Erfindung geschieht auffolgende Weise:
- Jede Steuereinheit UC&sub1; (UC&sub2;) lädt und konfiguriert sich selbst, wenn sie unter Spannung gesetzt wird. Das Laden (d.h. die Implementierung der verschiedenen Mikrosoftware-Untereinheiten in jeder der Hardware-Strukturen der die Steuereinheit bildenden Strukturelemente) erfolgt anhand einer Datei des Sicherungsplattenspeichers (weil dieser die Rolle des Systemplattenspeichers übernimmt). Die Initialisierung besteht darin, nacheinander die folgenden Operationen auszuführen:
- Für jede der Hardware-Strukturen führt die Mikrosteuerung (MCH&sub1;, MCD&sub1;, 3, 4, 13, 14, 23, 24) die Befehle des Moduls m&sub1; aus und initialisiert deren Hardware-Komponenten.
- Während dieser Zeit wird die Hardware-Struktur von PR&sub1; vom Plattenspeicher MSD&sub1; geladen, während die anderen Hardware- Strukturen der anderen Strukturelemente darauf warten, mit ihrer eigenen Mikrosoftware-Untereinheit geladen zu werden. Mit anderen Worten, im RAM-Speicher 8 des zentralen Prozessors PR&sub1; sind die Module M&sub0;, M&sub1;, M&sub1;&sub2;, M&sub1;&sub3;, M&sub1;&sub4;, M&sub1;&sub5;, M&sub1;&sub6; und M&sub1;&sub7; geladen.
- Dann sendet der Prozessor PR&sub1; an jede der anderen die Steuereinheit UC&sub1; bildenden Hardware-Strukturen einen Ladecode. Anschließend schickt er an sie über den einen oder den anderen der zwei Busse des Typs Multibus II die Mikrosoftware- Untereinheiten, die ihnen entsprechen (die er im Sicherungsplattenspeicher MSD&sub1; gesucht und beispielsweise in seinem Pufferspeicher 7 gespeichert hat).
- Jedes der Elemente (DE&sub1;, CA&sub1;, HA&sub1;, DA&sub1;) initialisiert seine Hardware-Komponenten, indem es jeden der Module m&sub0;, m&sub1;, m&sub2;, m&sub3; kraft der Mikrosteuerungen, die es enthält, abarbeitet. Anschließend werden in jedes der genannten Elemente die verschiedenen Module geladen, die die Mikrosoftware-Untereinheit bilden, die es ausführt.
- Wenn aus irgendeinem Grund auf den Sicherungsplattenspeicher in seiner Funktion als Systemplattenspeicher durch den Zentralprozessor PR&sub1; nicht zugegriffen werden kann, wird dieser letztere durch den Zentralprozessor PR&sub2; der anderen Steuereinheit UC&sub2; geladen. Sobald PR&sub1; geladen ist, sucht er die Datei zum Laden der Mikrosoftware-Untereinheiten der Strukturelemente der Steuereinheit UC&sub1; im anderen Plattenspeicher MSD&sub2;, der als Systemplattenspeicher von UC&sub2; arbeitet.
- Sobald jede der Hardware-Strukturen einer Steuereinheit mit der Gesamtheit der Module geladen ist, die die Mikrosoftware- Untereinheit bilden, die ihm entsprechen, kann das auf diese Weise gebildete Strukturelement die Funktionen, die ihm übertragen sind, abarbeiten.
- Um die Weise, in der eine Mikrosoftware-Untereinheit arbeitet, besser zu veranschaulichen, wird zunächst auf die Fig. 7a und 7b Bezug genommen, die die Art zeigen, in der die Operationen des Lesens von Informationen in den Plattenspeichern einer Batterie, beispielsweise BMD&sub1;, von jedem der Mikrosoftware- Module abgearbeitet werden, welche die Untereinheiten H, D und C bilden, die in HA&sub1;, DA&sub1; und CA&sub1; geladen sind.
- Nun wird auch auf Fig. 6 Bezug genommen, die zeigt, wie die Module der in HA&sub1; und DA&sub1; implementierten Software- Untereinheiten aufeinander einwirken und welches die unterschiedlichen Operationen sind, die von jedem dieser Module ausgeführt werden, wenn ein Block von Daten sowohl in einem der Plattenspeicher der Batterie BMD&sub1; (BMD&sub2; usw.) als auch im Cache-Speicher CA&sub1; (CA&sub2;) gelesen wird.
- Vor der Beschreibung der verschiedenen Operationen, die beim Lesen eines Datenblocks in einem der Plattenspeicher D&sub1; bis D&sub6; des BMD&sub1; und im Cache-Speicher CA&sub1; nacheinander ausgeführt werden, ist es wichtig daran zu erinnern, wie die Informationen in einen Plattenspeicher geschrieben werden und was die Rolle eines Cache-Speichers ist.
- Um einen Datenblock auf eine Magnetplatte eines Plattenspeichers zu schreiben, wird dieser in Sektoren, die jeweils die gleiche Länge besitzen, unterteilt. Dies ist derzeit bei sogenannten Plattenspeichern mit festem Format üblich. Die verschiedenen Sektoren enthalten die gleiche Anzahl von Bytes (z.B. 512). In jeden Sektor werden nacheinander ein Vorsatz, ein Datenblock und ein Nachsatz geschrieben. Der Vorsatz enthält die Informationen hinsichtlich der physikalischen Lokalisierung des Sektors auf der Spur der Magnetplatte, in der er sich befindet, während der Nachsatz Informationen bezüglich der Verifikation der Unversehrtheit der Daten enthält, um zu verifizieren, daß sämtliche in diesen Sektor eingetragenen Bytes korrekt sind. Diese Organisation des Schreibens von Informationen mittels Sektoren sowie ihre Aufteilung innerhalb der Sektoren ist vollständig bekannt und wird üblicherweise in den herkömmlichen Plattenspeichern verwendet. In dem peripheren Untersystem gemäß der Erfindung wird diese Schreiborganisation in den elektronischen Plattenspeichern DE&sub1; und DE&sub2; ebenfalls verwendet.
- Es ist bekannt, daß im Verlauf von auf einen Plattenspeicher bezogenen Operationen oftmals derselbe Datenblock gelesen wird. Mit anderen Worten, die Wahrscheinlichkeit eines Zugriffs auf dieselben Datenblöcke im Lauf der Zeit ist sehr hoch. Außerdem ist auch im Fall des aufeinanderfolgenden Lesens mehrerer Datenblöcke die Wahrscheinlichkeit dafür, daß, wenn ein gegebener erster Datenblock einmal gelesen worden ist, nach diesem gegebenen Datenblock stets dieselben Datenblöcke gelesen werden, ebenfalls sehr hoch.
- Wegen des obenbeschriebenen Sachverhalts werden Cache-Speicher verwendet, die genau diejenigen Daten enthalten, für die die Wahrscheinlichkeit, sehr häufig gelesen zu werden, hoch ist. Diese Daten werden daher direkt in den Cache-Speicher gelesen, ohne daß es notwendig wäre, sie im entsprechenden Plattenspeicher zu suchen.
- Sie werden daher mit einer für den Cache-Speicher eigentümlichen Zugriffszeit gelesen, welche erheblich kürzer als die Zugriffszeit von Magnetplattenspeichern ist (in der Größenordnung einer Zehntelmillisekunde gegenüber einigen Millisekunden).
- Innerhalb eines Cache-Speichers CA&sub1; werden die Informationen in die RAM-Speicherspalten 2M&sub1;, ..., 2Mj, ..., 2Mn der Tochterkarte CFC&sub1; in Form von Blöcken geschrieben, die mit dem Namen Cache-Blöcke bezeichnet werden. Jeder von ihnen enthält auf gleiche Weise wie jeder Sektor eines Plattenspeichers einen Vorsatz, gefolgt von Daten, von denen gewöhnlich gesagt wird, daß es sich um ein Datenfeld handelt, wobei diesem letzteren selbst ein Nachsatz folgt. Die Rollen des Vorsatzes bzw. des Nachsatzes sind denjenigen des Vorsatzes bzw. des Nachsatzes der Sektoren von in die Magnetplattenspeicher eingetragenen Daten völlig gleich.
- Ein Datenfeld eines einzigen Cache-Blocks entspricht einer Gruppe von Daten, die in N (ganze Zahl) Sektoren einer Magnetplatte eines Plattenspeichers eingetragen sind, der zu einer der Batterien BMD&sub1;, BMD&sub2; usw. gehört.
- Die Entsprechung zwischen jedem Cache-Block und den verschiedenen entsprechenden Blöcken und den verschiedenen entsprechenden Sektoren einer gegebenen Magnetplatte, die zu einem gegebenen Plattenspeicher gehört, ist in einer Tabelle angegeben. Sie belegt beispielsweise Speicherplätze des RAM- Speichers 18, der zur Mutterkarte CMC&sub1; gehört.
- Nun werden die Fig. 7a und 7b betrachtet, die den Dialog zwischen der Verarbeitungsrechner-Anschlußeinrichtung HA&sub1; und der Platten-Anschlußeinrichtung DA&sub1; einerseits, zwischen diesem letzteren und dem Cache-Speicher andererseits und schließlich zwischen diesem letzteren und der Verarbeitungsrechner-Anschlußeinrichtung HA&sub1; zeigen, wenn ein Datenblock in irgendeinem der Plattenspeicher der Batterie BMD&sub1; gelesen wird, wobei ein Teil dieser Daten im Cache-Speicher CA&sub1; gelesen wird oder auch nicht.
- Die Leseoperationen sind die folgenden:
- 1/ Die Verarbeitungsrechner-Anschlußeinrichtung HA&sub1; empfängt von seiten des Verarbeitungsrechners H&sub1; eine Leseanforderung beispielsweise in Form einer Befehlsnachricht CMD, die in einen beispielsweise im Speicher RAH&sub1; befindlichen Befehls-Speicherblock geschickt wird. Diese Operation wird nacheinander in den Modulen M&sub2; und M&sub3; ausgeführt.
- 2/ In der Befehlsnachricht CMD decodiert der Modul M&sub5; die Adresse des Plattenspeichers, in dem der Datenblock gelesen werden soll. Dieser Plattenspeicher wird einfachheitshalber Versorgungsquelle genannt.
- 3/ Sobald der Modul M&sub5; die Adresse der Versorgungsquelle decodiert hat, bildet er eine mit MSG CMD bezeichnete Befehlsnachricht.
- 4/ Diese Nachricht MSG CMD, die tatsächlich eine Nachricht des Typs Multibus II ist, wird unter der Steuerung des Moduls M&sub1; über den Bus B&sub1; zur Platten-Anschlußeinrichtung DA&sub1; geschickt.
- 5/ Sie wird vom Mikroprozessor MPD&sub1; unter der Steuerung des Moduls M&sub9; decodiert.
- 6/ Dieser letztere verifiziert daraus die Gültigkeit.
- 7/ Der Modul M&sub9; veranlaßt die Reservierung der Versorgungsquelle, in der der Verarbeitungsrechner H&sub1; den in Frage stehenden Datenblock lesen will. Sobald die Versorgungsquelle reserviert ist, wird zur Operation 100 übergegangen.
- 100: Unter der Steuerung des Moduls M&sub1; schickt die Platten- Anschlußeinrichtung einen Anfragebefehl CI zum Prozessor 16 des Cache-Speichers CA&sub1;. Dieser Befehl hat zum Ziel in Erfahrung zu bringen, ob der Datenblock in den RAM-Speichern der Tochterkarte CFC&sub1; gespeichert ist.
- 101: Der Modul für die Verwaltung der Tabelle des Cache- Speichers, nämlich M&sub1;&sub1;, führt in der Tabelle des Cache-Speichers eine Suche aus, um in Erfahrung zu bringen, ob sich dort der in Frage stehende Datenblock befindet.
- Dann entsteht zwischen dem Cache-Speicher CA&sub1; und der Verarbeitungsrechner-Anschlußeinrichtung HA&sub1; ein Dialog. Dieser Dialog enthält die folgenden Operationen 102A bis 111.
- 102a: Der Modul M&sub1; des Cache-Speichers CA&sub1; schickt an die Verarbeitungsrechner-Anschlußeinrichtung eine Anforderung zur Reservierung von seiten des Pufferspeichers MTH&sub1;.
- 103: Der Modul M&sub6; für die Verwaltung der Verarbeitungsrechner-Anschlußeinrichtung weist dann die Seiten des Pufferspeichers MTH&sub1; zu, um hier vorübergehend den Datenblock zu speichern, der im Cache-Speicher CA&sub1; gelesen wird. Sobald die Seite des Pufferspeichers zugewiesen ist, wird zur Operation 104 übergegangen.
- 104: Die Verarbeitungsrechner-Anschlußeinrichtung schickt unter der Steuerung des Moduls M&sub1; über den Bus B&sub1; eine Nachricht zum Cache-Speicher, die angibt, daß die Seiten seines Pufferspeichers bewilligt sind.
- 105: Der im Cache-Speicher gelesene Datenblock wird unter der Steuerung des Moduls M&sub1; der Cache-Speicher und der Verarbeitungsrechner-Anschlußeinrichtung in den Pufferspeicher MTH&sub1; befördert.
- 106: Sobald sämtliche Daten des Blocks im Pufferspeicher MTH&sub1; gespeichert sind, meldet die Verarbeitungsrechner-Anschlußeinrichtung dem Verarbeitungsrechner H&sub1;, daß sie an diesen letzteren den in Frage stehenden Datenblock übertragen wird. Diese Meldung wird unter der Steuerung des Moduls M&sub2; ausgeführt.
- 107: Sobald der Verarbeitungsrechner H&sub1; die Übertragung akzeptiert hat, wird diese Übertragung von der Verarbeitungsrechner-Anschlußeinrichtung unter der Steuerung des Moduls M&sub2; ausgeführt.
- 108: Während die Operationen 106 und 107 ablaufen, schickt der Cache-Speicher an die Platten-Anschlußeinrichtung DA&sub1; ein Signal HIT, das dieser Anschlußeinrichtung DA&sub1; anzeigt, daß der in Frage stehende Datenblock vom Cache-Speicher zur Verarbeitungsrechner-Anschlußeinrichtung HA&sub1; übertragen worden ist. Diese Nachricht HIT wird durch den Modul M&sub1; des Cache-Speichers vom Cache-Speicher CA&sub1; zur Platten-Anschlußeinrichtung DA&sub1; weitergeleitet.
- 109: Sobald die Platten-Anschlußeinrichtung die Nachricht HIT empfangen hat, bildet sie unter der Steuerung des Moduls M&sub9; eine Antwortnachricht MSG REP.
- 110: Die Platten-Anschlußeinrichtung schickt dann unter der Steuerung des Moduls M&sub1; der Platten-Anschlußeinrichtung und der Verarbeitungsrechner-Anschlußeinrichtung die Antwortnachricht MSG REP zur Verarbeitungsrechner-Anschlußeinrichtung HA&sub1;.
- 111: Sobald die Verarbeitungsrechner-Anschlußeinrichtung die Antwortnachricht MSG REP empfangen hat, schickt sie unter der Steuerung ihres Moduls M&sub2; ein sogenanntes Sendeendesignal aus, das dem Verarbeitungsrechner H&sub1; anzeigt, daß die Leseoperation des Datenblocks im Cache-Speicher CA&sub1; beendet ist.
- Nach der Operation 101 (siehe weiter oben) wird die Operation 102b ausgeführt.
- 102b: Der Cache-Speicher CA&sub1; schickt mittels seines Moduls M&sub1; über den Bus B&sub1; zur Platten-Anschlußeinrichtung DA&sub1; eine Nachricht, die anzeigt, daß sich der Datenblock nicht hier befindet. Aufgrund des Empfangs dieser Nachricht von DA&sub1; wird zur folgenden Operation 8 übergegangen
- 8/ Die Anschlußeinrichtung DA&sub1; weist eine oder mehrere Seiten ihres Pufferspeichers MTD&sub1; zu, um hier den Datenblock zu empfangen, der in der Versorgungsquelle gelesen wird (eine Operation, die vom Modul M&sub1;&sub0; ausgeführt wird). Dann wird zur folgenden Operation übergegangen.
- 9/ Unter der Steuerung des Moduls M&sub8; wird das Lesen des Datenblocks in der Versorgungsquelle ausgeführt.
- 10/ Sobald das Lesen beendet ist, wobei der Datenblock vorübergehend in den zugewiesenen Seiten des Pufferspeichers im MTD&sub1; gespeichert ist, schickt die Anschlußeinrichtung DA&sub1; unter der Steuerung des Moduls M&sub1; an HA&sub1; eine Anforderung zur Zuweisung der Seiten in ihrem Pufferspeicher MTH&sub1;.
- 11/ Aufgrund dieser Anforderung weist HA&sub1; die Seiten in ihrem Pufferspeicher MTH&sub1; zu, um den in Frage stehenden Datenblock zu empfangen.
- 12/ HA&sub1; schickt über den Bus B&sub1; an DA&sub1; eine Nachricht, die anzeigt, daß eine oder mehrere Seiten von MTH&sub1; bewilligt sind (Modul M&sub1; von HA&sub1; und DA&sub1;)
- 13/ DA&sub1; organisiert dann aufgrund dieser letzten Nachricht die Übertragung der in der Versorgungsquelle gelesenen Informationen zur HAI unter der Steuerung der Module M&sub1; dieser beiden Anschlußeinrichtungen.
- 14/A Die Verarbeitungsrechner-Anschlußeinrichtungmeldet dann unter der Steuerung des Moduls M&sub2; dem Verarbeitungsrechner H&sub1; die sofortige Übertragung des Datenblocks, der in der Versorgungsquelle gelesen worden ist und der vorübergehend im Pufferspeicher MTH&sub1; gespeichert wird.
- 14/B Während des Ablaufs der Operation 14/A bildet die Platten-Anschlußeinrichtung eine Antwortnachricht MSG REP. Diese wird unter der Steuerung der Module M&sub1; der Platten-Anschlußeinrichtung und der Verarbeitungsrechner-Anschlußeinrichtung an HA&sub1; geschickt (Operation 15/B). Sobald diese Antwortnachricht empfangen worden ist, führt die Verarbeitungsrechner-Anschlußeinrichtung die Operation 15/A aus.
- 15/A Sie überträgt dann den Datenblock unter der Steuerung des Moduls M&sub2; zum Verarbeitungsrechner H&sub1;. Während dieser Zeit führt DA&sub1; die Operationen 15/B und 16/B aus.
- 15/B Die Platten-Anschlußeinrichtung gibt über den Modul M&sub8; die Versorgungsquelle und dann unter der Steuerung des Moduls M&sub1;&sub0; den Pufferspeicher MTD&sub1; frei (Operation 16/B.
- 16/A Sobald die Verarbeitungsrechner-Anschlußeinrichtung die Übertragung der Daten zum Verarbeitungsrechner H&sub1; beendet hat, sendet sie an diesen ein Sendeendesignal, das anzeigt, daß sämtliche Leseoperationen des Datenblocks in der Versorgungsquelle beendet sind (Modul M&sub2;).
- 17/A Die Verarbeitungsrechner-Anschlußeinrichtung gibt dann MTH&sub1; unter der Steuerung ihres Moduls M&sub1;&sub0; frei.
- Nun wird auf die Fig. 8A und 88 Bezug genommen, die die Gruppe der Operationen zeigen, die zum Schreiben eines Datenblocks entweder in den Cache-Speicher CA&sub1; oder in einen der Plattenspeicher einer Batterie wie etwa BMD&sub1;, BMD&sub2; usw. ausgeführt werden.
- Die Gruppe der Operationen 1 bis 8, die den Dialog zwischen HA&sub1; und DA&sub1; betreffen, ist der Gruppe von Operationen 1 bis 8 zum Lesen eines Datenblocks in der Versorgungsquelle oder im Cache-Speicher CA&sub1;, die bereits mit Bezug auf die Fig. 7A und 78 beschrieben worden ist, im strengen Sinn gleich. Daher wird zur folgenden Operation übergegangen:
- 20/ Die Platten-Anschlußeinrichtung DA&sub1; schickt eine Nachricht über den Bus B&sub1; zur Verarbeitungsrechner-Anschlußeinrichtung HA&sub1;, um sie aufzufordern, den zu schreibenden Datenblock zu übertragen. Diese Operation findet unter der Steuerung der beiden Module M&sub1; der beiden Anschlußeinrichtungen statt.
- 21/ Die Verarbeitungsrechner-Anschlußeinrichtung weist dann eine oder mehrere Seiten des Verarbeitungsrechner- Pufferspeichers MTH&sub1; zu, um hier den Datenblock zu empfangen (Modul M&sub1;&sub0;).
- 22/ HA&sub1; meldet anschließend dem zentralen Verarbeitungsrechner H&sub1;, daß dieser den zu schreibenden Datenblock übertragen soll (Modul M&sub2;).
- 23/ Der zentrale Verarbeitungsrechner überträgt dann den zu schreibenden Datenblock unter der Steuerung des Moduls M&sub2;, wobei dieser letztere anschließend vorübergehend in den bei der Operation 21 zugewiesenen Seiten des Verarbeitungsrechner-Puffers gespeichert wird.
- 24/ Dann schickt HA&sub1; an DA&sub1; eine Nachricht, die diese auffordert, eine oder mehrere Seiten ihres Pufferspeichers MTD&sub1; zuzuweisen, um hier später den zu schreibenden Datenblock zu empfangen (Module M&sub1; der beiden Anschlußeinrichtungen).
- 25/ Aufgrund dieser Nachricht schickt DA&sub1; an HA&sub1; eine Nachricht, die dieser anzeigt, daß eine oder mehrere Seiten von MTD&sub1; bewilligt sind (Module M&sub1;).
- 26/ HA&sub1; überträgt dann den zu schreibenden Datenblock an DA&sub1;, die diesen vorübergehend in den vorher zugewiesenen Seiten von MTD&sub1; speichert.
- 27/ Sobald der zu schreibende Datenblock in MTD&sub1; empfangen worden ist, bildet DA&sub1; eine Antwortnachricht MSG REP (Modul M&sub9;). Diese schickt sie unter der Steuerung der Module M&sub1; an HA&sub1; (Operation 28).
- 29/ Wenn HA&sub1; die Nachricht MSG REP empfängt, schickt sie an den Verarbeitungsrechner unter der Steuerung des Moduls M&sub2; ein Sendeendesignal. Für den Verarbeitungsrechner H&sub1; bedeutet diese Nachricht, daß die Schreiboperationd es Datenblocks beendet ist, während sie in Wirklichkeit in der reservierten Versorgungsquelle und im Cache-Speicher CA&sub1; noch nicht stattgefunden hat.
- Dann wird zur Operation 30 übergegangen.
- 30/ Unter der Steuerung des Moduls M&sub8; organisiert die Anschlußeinrichtung DA&sub1; das Schreiben des Datenblocks in die betrachtete Versorgungsquelle. Parallel zu diesem Schre ibvorgang schickt die Platten-Anschlußeinrichtung unter der Steuerung ihres Moduls M&sub1; ein Befehlssignal CIW über den einen oder den anderen der beiden Busse B&sub1;, B&sub2; zum Cache-Speicher CA&sub1;. Dieses Signal hat die Aufgabe, diesen letzteren zu fragen, ob der zu schreibende Datenblock in den Speicher CFC&sub1; desselben geschrieben werden kann. Das Schicken des Befehlssignals CIW bildet den Gegenstand der Operation 128.
- 129: Als Antwort auf 128 schickt der Cache-Speicher unter der Steuerung des Moduls M&sub1;&sub1; anschließend an die Platten-Anschlußeinrichtung ein Signal HIT oder , das im ersten Fall anzeigt, daß der Datenblock in den Cache-Speicher geschrieben werden soll und im zweiten Fall anzeigt, daß er nicht geschrieben werden soll (Operation 130A im ersten Fall, 130B im zweiten). Es ist offensichtlich, daß im zweiten Fall die Platten- Anschlußeinrichtung als Antwort auf die Operation 130B künftig den Cache-Speicher CA&sub1; ignoriert. Im ersten Fall (130A) wird zur Operation 131 übergegangen.
- 131: Die Platten-Anschlußeinrichtung schickt an den Cache- Speicher eine Nachricht, die die Reservierung einer oder mehrerer Seiten des Cache-Pufferspeichers 17 fordert, um hier vorübergehend den zu schreibenden Datenblock zu speichern, bevor er in den Speicher CFC&sub1; geschrieben wird. Diese Operation findet unter der Steuerung der Module M&sub1; von DA&sub1; und CA&sub1; statt.
- 132: Unter der Steuerung des Moduls M&sub1; von CA&sub1; zeigt letztere der DA&sub1; an, daß eine oder mehrere Seiten des Puffers 17 zugewiesen sind, um darin vorübergehend den zu schreibenden Datenblock zu speichern.
- 133: Als Antwort auf 132 überträgt DA&sub1; den zu schreibenden Datenblock in den Pufferspeicher 17 von CA&sub1;.
- 134: Sobald der Datenblock in 17 übertragen worden ist, wird er anschließend unter der Steuerung von M&sub1;&sub1; in den Speicher CFC&sub1; übertragen.
- Die Gruppe der Operationen 128A bis 134 erfolgt parallel zur Operation 30 (siehe weiter oben).
- Nach dieser Operation 30 wird zur Operation 31 übergegangen.
- 31/ Der Modul M&sub8; gibt die Versorgungsquelle frei, sobald sämtliche Daten des zu schreibenden Blocks hier eingeschrieben worden sind.
- 32/ Sobald die Versorgungsquelle freigegeben ist, gibt der Modul M&sub1;&sub0; die Seiten des Pufferspeichers MTD&sub1; frei, die zugewiesen worden waren.
- 33/ Wenn die operation 32 beendet ist, schickt DA&sub1; unter der Steuerung des Moduls M&sub1; an die Verarbeitungsrechner- Anschlußeinrichtung eine Nachricht, damit diese letztere ihren Verarbeitungsrechner-Pufferspeicher MTH&sub1; freigibt, was durch die Operation 34 geschieht.
- Wenn die Verarbeitungsrechner-Anschlußeinrichtung HA&sub1; nicht zur Verfügung steht, wird sie durch die entsprechende Anschlußeinrichtung von UC&sub2;, nämlich HA&sub1; ersetzt. Ebenso wird dann DA&sub1; durch DA&sub2; ersetzt. Der Dialog entsteht dann über B&sub2; zwischen HA&sub2;, DA&sub2; und CA&sub1;.
- Wenn die Einheit UC&sub1; insgesamt nicht zur Verfügung steht, werden die in CA&sub1; enthaltenen Daten, die auch in CA&sub2; geschrieben sind, direkt in diesem letzteren gelesen, wobei der Dialog dann zwischen HA&sub2;, DA&sub2; und CA&sub2; erfolgt. Auch hier wird der gesamte Vorteil deutlich, den der doppelte Zugriff auf die Cache-Speicher CA&sub1; und CA&sub2; sowie die Redundanz der sowohl in CA&sub1; als auch in CA&sub2; geschriebenen Informationen schaffen.
- Bei der Untersuchung der Fig. 6, 7 und 8 wird festgestellt, daß eine gewisse Anzahl von Modulen entweder in den Verarbeitungsrechner- oder Platten-Anschlußeinrichtungen oder im cache-Speicher eine große Anzahl von Operationen ausführt, die von einem Hardware-Element zum nächsten völlig gleich sind. Dies trifft beispielsweise für die Module M&sub2; und M&sub1;&sub0; zu. Außerdem wird auf die Wichtigkeit der Module M&sub2;, M&sub9; und M&sub8; hingewiesen.
- Es empfiehlt sich anzumerken, daß die Gruppe der Lese- und Schreiboperationen eines gegebenen Datenblocks auf die gleiche Weise ausgeführt wird, wenn es sich um die zwei elektronischen Dateneinheiten DE&sub1; und DE&sub2; handelt. Der zu schreibende Datenblock ist auf die gleiche Weise wie bei den rotierenden Plattenspeichern in Sektoren unterteilt, die die gleiche Anzahl von Bytes enthalten, wobei die Gruppe der Informationen eines Sektors in Speicherplätze geschrieben wird, deren Adressen beispielsweise jeweils um eine Einheit aufeinanderfolgen. In einer bevorzugten Ausführungsform der Erfindung werden die Daten in einem 39-Bit-Format mit 32 auf vier Bytes verteilten Nutzbits und 7 hinzugefügten Fehlerkorrekturbits, sogenannten ECC (error corrector code) geschrieben, wobei diese Fehlerkorrekturart in den dynamischen RAM-Speichern herkömmlicherweise verwendet wird. Um sowohl das Leseverfahren als auch das Schreibverfahren, wie es in den Fig. 7 und 8 beschrieben worden ist, in einer elektronischen Platte wie etwa DE&sub1; oder DE&sub2; zu verwenden, ist es ausreichend, in sämtlichen Erläuterungen, die weiter oben gegeben worden sind, die Platten-Anschlußeinrichtung DA&sub1; durch die Mutterkarte CMD&sub1; zu ersetzen, wobei der Mikroprozessor 26 die gleiche Rolle wie der Mikroprozessor MPD&sub1; spielt und der Pufferspeicher 27 dieselbe Rolle wie der Pufferspeicher MTD&sub1; der Platten- Anschlußeinrichtung spielt. Sobald die Daten in den Speicher CFD&sub1; geschrieben worden sind, findet in ausgeblendeter Zeit eine Aktualisierung des Sicherungsplattenspeichers MSD&sub1; statt, der den gleichen Datenblock empfängt, der auch in den Speicher CFD&sub1; geschrieben worden ist, wobei diese Daten vom Verarbeitungsrechner-Puffer MTH&sub1; stammen.
Claims (9)
1. Peripheres Massenspeicher-Untersystem (PSS&sub1;, PSS&sub2;), das
zu einem Informationsverarbeitungssystem gehört, das wenigstens
einen zentralen Verarbeitungsrechner (H&sub1;, H&sub2;, H&sub3;, H&sub4;) enthält,
der wenigstens zwei redundante Steuereinheiten (UC&sub1;, UC&sub2;) für
mehrere Massenspeicher verschiedener Typen (BMD&sub1;, BMD&sub2;, ...)
enthält, die Batterien von Plattenspeichern, elektronische
Halbleiterplatten und Cache-Speicher umfassen, die jeweils
Mittel zum Speichern von vom Verarbeitungsrechner geschickten
Daten besitzen, wobei die Steuereinheiten enthalten:
- zwei Busse des parallelen Typs (B&sub1;, B&sub2;),
- und mehrerer Strukturelemente, die enthalten:
- wenigstens eine Verarbeitungsrechner-Anschlußeinrichtung
(HA&sub1;, HA&sub2;, HA&sub3;, HA&sub4;), die wenigstens an den zentralen
Verarbeitungsrechner und an wenigstens einen der beiden Busse
angeschlossen ist,
- einen Zentralprozessor, der an die beiden Busse
angeschlossen ist,
- wenigstens eine Massenspeicher-Anschlußeinrichtung (DA&sub1;,
DA&sub2;, CMC&sub1;, CMD&sub1; ...), wovon jede einem der Massenspeicher
zugeordnet ist und an wenigstens einen der beiden Busse sowie an
eine zugehörige Massenspeicherbank angeschlossen ist, wobei auf
jede Massenspeicher-Anschlußeinrichtung von jeder der
Steuereinheiten zugegriffen werden kann,
- wenigstens eine elektronische Platte, die an die beiden
Busse angeschlossen ist,
- wenigstens einen Cache-Speicher, der an die beiden Busse
angeschlossen ist,
- eine unabhängige Stromversorgung (ALIM&sub1;, ALIM&sub2;, BAT&sub1;,
BAT&sub2;),
wobei jedes der Strukturelemente eine Hardware-Struktur umfaßt,
der eine Software-Untereinheit (H, D, P, C, S) zugeordnet ist
und die einen ersten Teil, der wenigstens eine
Anschlußschnittstelle aufweist, die ihrerseits an wenigstens
einen der beiden Busse und an entsprechende Verarbeitungs- und
Steuermittel des Elements angeschlossen ist, sowie einen, für
das jeweilige Strukturelement spezifischen zweiten Teil
enthält, wobei der erste Teil des Strukturelements mit sämtlichen
ersten Teilen der Strukturelemente völlig übereinstimmt,
wobei die Software-Untereinheit für jedes Strukturelement
spezifisch ist und von den Verarbeitungs- und Steuermitteln
verarbeitet wird,
wobei jede Untereinheit aus mehreren Modulen (M&sub0;, M&sub1;, ..., M&sub1;&sub8;)
aufgebaut ist, wovon jeder eine besondere Funktion besitzt,
wobei wenigstens ein Teil der Module von einer
Software-Untereinheit zur nächsten völlig gleich ist.
2. Untersystem nach Anspruch 1, dadurch gekennzeichnet,
daß die Verarbeitungsrechner-Anschlußeinrichtung und die
Massenspeicher-Anschlußeinrichtung jeweils eine Mutterkarte (CMH&sub1;,
CMD&sub1;) enthalten, der eine Tochterkarte (CFH&sub1;-CFD&sub1;) zugeordnet
ist, wobei die hinsichtlich der Hardware völlig gleichen
Mutterkarten die folgenden Komponenten enthalten:
- einen Pufferspeicher (MTH&sub1;, MTD&sub1;), der die Datenblöcke
empfängt, bevor sie in den Massenspeicher geschrieben oder aus
diesem gelesen werden,
- einen Mikroprozessor für die Steuerung der Funktion der
Anschlußeinrichtung, der er zugehört (MPH&sub1;, MPD&sub1;),
- einen Speicher des RAM-Typs (RAH&sub1;, RAD&sub1;), der einerseits
die verschiedenen Befehle der Mikrocomputersoftware-Module der
für die entsprechenden Anschlußeinrichtung spezifischen
funktionalen Untereinheit und andererseits Daten empfängt,
- einen Mikroprozessor (MCH&sub1;, MCD&sub1;) für die Verbindung der
entsprechenden Anschlußeinrichtung mit den anderen
Strukturelementen der Steuereinheiten,
- eine Anschlußschnittstelle mit wenigstens einem der beiden
Busse, wobei diese Komponenten mit dem internen Bus des
Steuermikroprozessors (BI&sub1;, BI&sub2;) verbunden sind.
3. Untersystem nach Anspruch 1, dadurch gekennzeichnet,
daß die Tochterkarte (CFH&sub1;) der
Verarbeitungsrechner-Anschlußeinrichtung eine Anschlußschnittstelle (IH&sub1;) mit dem zentralen
Verarbeitungsrechner enthält und daß die Tochterkarte der
Massenspeicher-Anschlußeinrichtung (CFD&sub1;) eine
Verbindungsschnittstelle (ID&sub1;) mit dem Massenspeicher (BMD&sub1;) enthält.
4. Untersystem nach Anspruch 1, dadurch gekennzeichnet,
daß der Zentralprozessor (PR&sub1; - PR&sub2;), die elektronische
Platteneinheit (DE&sub1;, DE&sub2;) und der Cache-Speicher jeweils wenigstens
eine Mutterkarte enthalten, die mit einer Tochterkarte
verbunden ist oder nicht, wobei die hinsichtlich der Hardware
untereinander völlig gleichen Mutterkarten die folgenden
Hardware-Komponenten enthalten:
- zwei Kommunikationsschnittstellen (1-2, 11-12, 21-22) mit
den beiden Bussen (B&sub1;, B&sub2;),
- zwei Mikrosteuereinrichtungen für die Verbindung (3-4,
13-14, 23-24) mit den anderen das Untersystem bildenden
Strukturelementen über die zwei Busse B&sub1; und B&sub2;,
- einen Mikroprozessor (6, 16, 26) für die Steuerung des
entsprechenden Strukturelements,
- einen Pufferspeicher (7, 17, 27),
- einen Speicher des RAM-Typs (8, 18, 28), der die
verschiedenen Mikrocomputersoftware-Module der für die entsprechenden
Strukturelement spezifischen Untereinheit sowie die von dessen
Steuermikroprozessor verarbeiteten Daten enthält,
wobei diese verschiedenen Komponenten mit demselben internen
Bus dieses Steuermikroprozessors (5, 15, 25) verbunden sind.
5. Untersystem nach Anspruch 3, dadurch gekennzeichnet,
daß die der Verarbeitungsrechner-Anschlußeinrichtung (HA&sub1;)
eigentümliche funktionale Untereinheit H die folgenden
verschiedenen Module enthält:
- den Modul M&sub0;, der das Betriebssystem der
Verarbeitungsrechner-Anschlußeinrichtung (HA&sub1;) betrifft, das die
Verbindungsarbeit zwischen den verschiedenen die Untereinheit A
aufbauenden Modulen organisiert,
- den Modul M&sub1; des für die Verwaltung der
Informationsübertragungen gemäß der Verarbeitungsrechner-Anschlußeinrichtung
und den anderen Strukturelementen über den Bus des parallelen
Typs, mit dem die Anschlußeinrichtung verbunden ist (B&sub1;, B&sub2;),
- den Modul M&sub2; für die Verwaltung der Verarbeitungsrechner-
Schnittstelle (IH&sub1;),
- den Modul M&sub3; für die Verwaltung des Befehls-Speicherblocks,
der in dem Speicher des RAM-Typs (RAH&sub1;) der
Verarbeitungsrechner-Anschlußeinrichtung (HA&sub1;) enthalten ist,
- den Modul M&sub4; für die Abarbeitung der vom
Verarbeitungsrechner H&sub1; an die Steuereinheiten UC&sub1; und UC&sub2; adressierten
Befehle,
- den Modul M&sub5; für den Empfang der vom zentralen
Verarbeitungsrechner (H&sub1;) ausgehenden und für den Massenspeicher (BMD&sub1;)
bestimmten Befehle und für die Leitung dieser Befehle zur
Massenspeicher-Anschlußeinrichtung (DA&sub1;),
- den Modul M&sub6; für die Wiederholung und für die
Fehlerverarbeitung, wenn in der einen oder der anderen der
Hardware-Komponenten der Verarbeitungsrechner-Anschlußeinrichtung (HA&sub1;) ein
Fehler erfaßt worden ist,
- den Modul zum Steuern des Pufferspeichers (MTH&sub1;) der
Verarbeitungsrechner-Anschlußeinrichtung (HA&sub1;).
6. Untersystem nach Anspruch 5, dadurch gekennzeichnet,
daß die für die Massenspeicher-Anschlußeinrichtung (DA&sub1;)
spezifische funktionale Untereinheit D die folgenden verschiedenen
Module enthält:
- M&sub0;, M&sub1;, M&sub3;, M&sub6;, M&sub1;&sub0;, die denjenigen der
Verarbeitungsrechner-Anschlußeinrichtung völlig gleich sind, und
- den Modul M&sub9; für die Interpretation der Befehle des
zentralen Verarbeitungsrechners für den Massenspeicher (BMD&sub1;).
7. Untersystem nach Anspruch 5, dadurch gekennzeichnet,
daß die Untereinheit der elektronischen Platteneinheiten die
folgenden Module enthält:
- M&sub0;, M&sub1;, M&sub3;, M&sub6;, M&sub1;&sub0;, die denjenigen der
Verarbeitungsrechner-Anschlußeinrichtung (HA&sub1;) völlig gleich sind, und
- den Modul M&sub9; für die Interpretation der Befehle des
zentralen Verarbeitungsrechners für die entsprechende
elektronische Platteneinheit.
8. Untersystem nach Anspruch 5, dadurch gekennzeichnet,
daß die Untereinheit C der Cache-Speicher (CA&sub1;, CA&sub2;) die Module
M&sub0;, M&sub1; und den Modul M&sub1;&sub1; für die Verwaltung der Tabellen der
Cache-Speicher (CA&sub1;, CA&sub2;) enthält.
9. Untersystem nach Anspruch 5, dadurch gekennzeichnet,
daß die funktionale Untereinheit P der Zentralprozessoren (PR&sub1;,
PR&sub2;) außer den Modulen M&sub0; und M&sub1; enthält:
- den Modul M&sub1;&sub2; für die Initialisierung der entsprechenden
Steuereinheiten (UC&sub1;, UC&sub2;),
- den Modul M&sub1;&sub3; für die Kommunikation zwischen den beiden
Steuereinheiten, die insbesondere mit der Herstellung des
Informationsaustausches zwischen den Einheiten beschäftigt sind,
wenn eines der eine von ihnen aufbauenden Strukturelemente
nicht zur Verfügung steht,
- den Modul M&sub1;&sub4; für die Verwaltung der Stromversorgung
(ALIM&sub1;, ALIM&sub2;) der vom entsprechenden Zentralprozessor
gesteuerten Steuereinheit,
- den Modul M&sub1;&sub6; für die Rettung des Kontexts der vom
entsprechenden Zentralprozessor gesteuerten Steuereinheit bei
einer Unterbrechung der Versorgungsspannung,
- den Modul M&sub1;&sub7; für die Wiederholung entweder der
Schreiboder der Leseoperationen in bzw. aus der entsprechenden
elektronischen Platteneinheit, nachdem eine Spannungsunterbrechung
stattgefunden hat, die von der durch den Modul M&sub1;&sub6; ausgeführten
Rettung des Kontexts begleitet wird,
- den Modul M&sub1;&sub8; für die Verwaltung der Schnittstelle zwischen
dem Sicherungs-Plattenspeicher (MSD&sub1;) und dem zugehörigen
Zentralprozessor (PR&sub1;).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9002962A FR2659460B1 (fr) | 1990-03-08 | 1990-03-08 | Sous-systeme peripherique de memoire de masse. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69021192D1 DE69021192D1 (de) | 1995-08-31 |
| DE69021192T2 true DE69021192T2 (de) | 1995-12-07 |
Family
ID=9394530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69021192T Expired - Fee Related DE69021192T2 (de) | 1990-03-08 | 1990-12-14 | Peripheres Massenspeichersubsystem. |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5325488A (de) |
| EP (1) | EP0445479B1 (de) |
| JP (1) | JPH06100957B2 (de) |
| DE (1) | DE69021192T2 (de) |
| FR (1) | FR2659460B1 (de) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3451099B2 (ja) | 1991-12-06 | 2003-09-29 | 株式会社日立製作所 | 外部記憶サブシステム |
| US5420998A (en) * | 1992-04-10 | 1995-05-30 | Fujitsu Limited | Dual memory disk drive |
| KR970006398B1 (ko) * | 1992-05-26 | 1997-04-28 | 후지쓰 가부시끼가이샤 | 자기디스크 장치 |
| US5675816A (en) * | 1992-05-26 | 1997-10-07 | Fujitsu Limited | Magnetic disk subsystem with failsafe battery charging and power shut down |
| US5504926A (en) * | 1992-09-24 | 1996-04-02 | Unisys Corporation | Method for a host central processor and its associated controller to capture the selected one of a number of memory units via path control commands |
| JP3264465B2 (ja) * | 1993-06-30 | 2002-03-11 | 株式会社日立製作所 | 記憶システム |
| US6061731A (en) * | 1994-12-06 | 2000-05-09 | Thunderwave, Inc. | Read only linear stream based cache system |
| US5623699A (en) * | 1994-12-06 | 1997-04-22 | Thunderwave, Inc. | Read only linear stream based cache system |
| US5835102A (en) * | 1995-10-19 | 1998-11-10 | Sparta, Inc. | System for transmission and recovery of digital data using video graphics display processor and method of operation thereof |
| US5751740A (en) * | 1995-12-14 | 1998-05-12 | Gorca Memory Systems | Error detection and correction system for use with address translation memory controller |
| US5895485A (en) * | 1997-02-24 | 1999-04-20 | Eccs, Inc. | Method and device using a redundant cache for preventing the loss of dirty data |
| US6330642B1 (en) * | 2000-06-29 | 2001-12-11 | Bull Hn Informatin Systems Inc. | Three interconnected raid disk controller data processing system architecture |
| US7437490B2 (en) * | 2005-05-27 | 2008-10-14 | International Business Machines Corporation | Channel communication array queues in hardware system area |
| DE102006003146B4 (de) * | 2006-01-23 | 2016-05-12 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Auslesen eines Datenwortes und Vorrichtung und Verfahren zum Speichern eines Datenblocks |
| US7802046B2 (en) * | 2007-02-07 | 2010-09-21 | General Dynamics Advanced Information Systems, Inc. | Method and apparatus for a federation control plane in an orthogonal system |
| CN101556527B (zh) * | 2008-04-10 | 2010-10-27 | 英业达股份有限公司 | 双备份存储器的磁盘连接层级的判断***与方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4868734A (en) * | 1984-04-30 | 1989-09-19 | Unisys Corp. | Variable rate improvement of disc cache subsystem |
| FR2470412B1 (fr) * | 1979-11-19 | 1986-10-03 | Bull Sa | Procede et dispositif de comptabilisation et de gestion des evenements asynchrones emis par des appareils peripheriques dans un systeme de traitement de donnees |
| US4931922A (en) * | 1981-10-01 | 1990-06-05 | Stratus Computer, Inc. | Method and apparatus for monitoring peripheral device communications |
| US4780808A (en) * | 1981-11-27 | 1988-10-25 | Storage Technology Corporation | Control of cache buffer for memory subsystem |
| US4535404A (en) * | 1982-04-29 | 1985-08-13 | Honeywell Information Systems Inc. | Method and apparatus for addressing a peripheral interface by mapping into memory address space |
| US4600990A (en) * | 1983-05-16 | 1986-07-15 | Data General Corporation | Apparatus for suspending a reserve operation in a disk drive |
| JPS6041145A (ja) * | 1983-08-17 | 1985-03-04 | Hitachi Ltd | デイスクキヤツシユ装置 |
| JPS617967A (ja) * | 1984-06-15 | 1986-01-14 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Ｉ／ｏコントロ−ラ |
| JPS61243560A (ja) * | 1985-04-19 | 1986-10-29 | Yokogawa Electric Corp | 二重化処理システム |
| US4747047A (en) * | 1985-12-06 | 1988-05-24 | Unisys Corporation | Data transfer system using two peripheral controllers to access dual-ported data storage units |
| JPS63178360A (ja) * | 1987-01-20 | 1988-07-22 | Hitachi Ltd | 入出力システム構成方式 |
| US4821170A (en) * | 1987-04-17 | 1989-04-11 | Tandem Computers Incorporated | Input/output system for multiprocessors |
| US4896266A (en) * | 1987-06-03 | 1990-01-23 | Bull Hn Information Systems Inc. | Bus activity sequence controller |
| JPH0769882B2 (ja) * | 1988-05-11 | 1995-07-31 | 富士通株式会社 | クロスコール機能を有する入出力制御システム及びそのシステムにおける動的構成変更方法 |
| US5038275A (en) * | 1988-10-07 | 1991-08-06 | Advanced Micro Devices, Inc. | Status transfer structure within a data processing system with status read indication |
| US5133060A (en) * | 1989-06-05 | 1992-07-21 | Compuadd Corporation | Disk controller includes cache memory and a local processor which limits data transfers from memory to cache in accordance with a maximum look ahead parameter |
-
1990
- 1990-03-08 FR FR9002962A patent/FR2659460B1/fr not_active Expired - Lifetime
- 1990-12-14 EP EP90403617A patent/EP0445479B1/de not_active Expired - Lifetime
- 1990-12-14 DE DE69021192T patent/DE69021192T2/de not_active Expired - Fee Related
-
1991
- 1991-02-28 US US07/662,567 patent/US5325488A/en not_active Expired - Lifetime
- 1991-03-08 JP JP3069318A patent/JPH06100957B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5325488A (en) | 1994-06-28 |
| FR2659460A1 (fr) | 1991-09-13 |
| DE69021192D1 (de) | 1995-08-31 |
| FR2659460B1 (fr) | 1992-05-22 |
| EP0445479B1 (de) | 1995-07-26 |
| JPH06100957B2 (ja) | 1994-12-12 |
| JPH04219815A (ja) | 1992-08-10 |
| EP0445479A1 (de) | 1991-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69021192T2 (de) | Peripheres Massenspeichersubsystem. | |
| DE68913629T2 (de) | Satzverriegelungsprozessor für vielfachverarbeitungsdatensystem. | |
| DE3881786T2 (de) | Identifizierung von Datenspeicherungseinrichtungen. | |
| DE3127349C2 (de) | ||
| DE69129534T2 (de) | Betriebsmittelverwaltung in einem mehrbetriebsmittelsystem | |
| DE69915243T2 (de) | Speicherplattenanordnung-Steuerungsvorrichtung | |
| DE69522255T2 (de) | Rechnersystem mit hoher Verfügbarkeit | |
| DE69129960T2 (de) | System zur Gestaltung eines geteilten Speichers | |
| DE69418984T2 (de) | Speicherplattenanordnung mit auf einer Vielzahl von Leiterplatten verteilten Speicherplatten, die bei einer Entfernung eines Teils der Leiterplatten zugänglich bleiben | |
| DE69027806T2 (de) | Multifunktionskoppler zwischen einer zentralen Verarbeitungseinheit eines Rechners und verschiedenen Peripheriegeräten dieses Rechners | |
| DE4423949A1 (de) | E/A-Hilfssystem und Exklusiv-Steuerverfahren, Datenspeicherverfahren und Speicherinitialisierungsverfahren in einem E/A-Hilfssystem | |
| DE69230211T2 (de) | Integrierter Speicher, Verwaltungsverfahren und resultierendes Informationssystem | |
| DE69016978T2 (de) | Sicheres Datenschnellschreibverfahren für Massenspeichereinrichtung und ein dieses Verfahren ausführendes Computersystem. | |
| DE69526628T2 (de) | Hochverfügbares Datenverarbeitungssystem und Rückgewinnungsverfahren dafür | |
| DE19515661C2 (de) | Halbleiter-Plattenvorrichtung | |
| DE3621321A1 (de) | Cache-speicher- bzw. multiprozessor-system und betriebsverfahren | |
| DE19723909A1 (de) | Verfahren zum Erzielen einer geteilten Paritätsersatzplatte in einem RAID-Untersystem | |
| DE102012215918A1 (de) | Spiegeln virtueller Maschinen von einem primären auf einen sekundären Host | |
| DE112019000211B4 (de) | Effizientes und selektives ersatzweises Speichern von Bits in Arbeitsspeichersystemen | |
| DE112014002754T5 (de) | Effiziente Aufgabenplanung unter Verwendung eines Sperrmechanismus | |
| DE69130946T2 (de) | Verfahren zur ausschliesslichen steuerung für einen gemeinsamen speicher | |
| DE4429969A1 (de) | Verfahren für einen Programmpaketeaustausch in einem Mehrrechnersystem und Rechner dafür | |
| DE112019005408T5 (de) | Masterloses raid für byte-adressierbaren nichtflüchtigen speicher | |
| EP0109981B1 (de) | Ausfallgesicherte Datenverarbeitungsanlage | |
| DE3142504A1 (de) | Mehrfachplattenspeicher-uebertragungssystem |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |