ALLGEMEINER STAND DER TECHNIK
GEBIET DER ERFINDUNG
-
Die vorliegende Erfindung betrifft eine Kodiereinrichtung
für einen Fehlerprüfungs- und Fehlerkorrekturkode, und genauer
gesagt, die Unterdrückung einer niederfrequenten Komponente
einer Kodekette einschließlich eines Fehlerprüf- oder
Fehlerkorrekturkodes.
ZUM STAND DER TECHNIK
-
In einem System zur Umsetzung eines Informationssignals, wie
beispielsweise ein Bildsignal, in ein Digitalsignal und zur
Übertragung des Digitalsignals auf einem Übertragungsweg, z. B.
über einen Aufzeichnungsträger, wird die Information im
allgemeinen in einen Übertragungskode gewandelt, der für den
Übertragungsweg geeignet ist, und dieser Übertragungskode wird
gesendet.
-
In dieser Spezif ikation wird ein magnetisches
Auf zeichnungsgerät, wie beispielsweise ein digitaler VTR, als
ein typisches Übertragungsgerät erläutert.
-
In einem magnetischen Aufzeichnungsgerät dieses Typs ist es
schwer, niederfrequente oder Gleichstromkomponenten aufgrund der
Übertragungskennlinie eines magnetischen Aufzeichnungssystems
aufzuzeichnen / wiederzugeben. Aus diesem Grund werden im
allgemeinen aufzuzeichnende Digitaldaten in einen
Aufzeichnungskode umgesetzt, der weniger niederfrequente Anteile
enthält, und dann wird die Aufzeichnung ausgeführt.
-
Als ein Umsetz- Kodiersystem zur Unterdrückung der
niederfrequenten Komponenten wird normalerweise ein
Kodierumsetzsystem verwendet, das mit Redundanz arbeitet,
beispielsweise ein System zur Umsetzung von 8- Bit- Daten in 9-
Bit- Daten (8-9-Umsetzung) verwendet. Bei diesem System ist die
Redundanz jedoch unerwünscht weit. Parallel mit dem Anwachsen
des Datenumfangs und dem Anwachsen der Auf zeichnungsdichte ist
der Bedarf nach einem Kodiersystem aufgekommen, welches ohne
Aufweitung der Redundanz in Hinsicht auf ein Erfordernis zur
Aufzeichnung / Wiedergabe mit einer geringeren Anzahl von Kodes
auskommt.
-
Als ein System, das ohne einen Anstieg der Redundanz
auskommt, ist beispielsweise ein n- n- Einteilungskodiersystem zur
Umsetzung von n- Bit- Daten in n- Bit- Daten vorgeschlagen worden.
Diese n- n- Einteilungskodierung unterdrückt niederfrequente
Komponente eines Kettenkodes, der unter Verwendung einer
statistischen Eigenschaft einer eingegebenen Kodekette
aufzuzeichnen ist, beispielsweise zur Bildinformation, eine
Eigenschaft, bei der die Korrelation zwischen benachbarten Kodes
groß ist.
-
Durch Nutzen der Tatsache, daß eingegebene Signale in
Differenzkodes umgewandelt werden und die Differenzkodes nahe
Null vom positiven / negativen Quantisierungspegel konzentriert
sind, d. h. eine Laplace- Verteilung festlegen, wird ein Kode
mit einer geringen CDS (Codeword Digital Sum [Digitalsumme des
Kodewortes]) auf einen Differentialkode festgelegt, der eine
hohe Auftrittsfrequenz aufweist, wodurch ein DSV (Digital Sum
Value -digitaler Summenwert]) einer einteilungskodierten
Kodekette nach der Wandlung herabgesetzt ist. Auf diese Weise
werden niederfrequente Komponenten einer zu kodierenden
Kodekette unterdrückt. Beispielsweise ist ein 4- 4-
Einteilungskodiersystem zur Umsetzung eines 4- Bit-
Differentialkodes in einen 4- Bit- Kode bekannt.
-
Die Einteilungskodierung kann niederfrequente Komponenten
einer kodierten Kodekette für einen Informationskode
unterdrücken, wie eine Bildinformation mit einer Korrelation
zwischen benachbarten Kodes, wie zuvor beschrieben. Jedoch kann
die Einteilungskodierung nicht niederfrequente Komponenten von
Kodes unterdrücken, die untereinander keine Korrelation
aufweisen.
-
Wenn z. B. ein Korrekturkode zur Überprüfung und zur
Korrektur eines Kodefehlers oder zusätzlicher Information ohne
Korrelation hinzugefügt wird oder in einer aufzuzeichnenden
Kodekette ersetzt werden soll, kann für die Kodekette kein
ausreichender Unterdrückungseffekt niederfrequenter Komponenten
erzielt werden. Im Ergebnis kann eine Kodefehlerrate nach
Dekodierung in unerwünschter Weise ansteigen.
-
Diese Beziehung wird nachstehend anhand Fig. 1 genauer
beschrieben. Fig. 1 ist eine Ansicht, die das Format eines
typischen Datenrahmens darstellt, wie das Format einer
aufzuzeichnenden Kodekette. In Fig. 1 wird eine
Informationskodekette der zuvor erwähnten Einteilungskodierung
in einem Abschnitt unterzogen, der mit "Informationsdaten"
bezeichnet ist, gespeichert, und ein Prüfbit eines
Fehlerprüfund Korrekturkodes, beispielsweise ein Hamming- Kode oder Reed-
Solomon- Kode wird in einem mit "parität" bezeichneten Abschnitt
gespeichert. Des weiteren wird ein zusätzlicher
Informationskode, wie ein Synchronisierkode oder ein ID- Kode in
einem mit "Synchronisiersignal" bezeichneten Abschnitt
gespeichert.
-
Wenn der in Fig. 1 dargestellte Datenrahmen gebildet ist,
weist ein Abschnitt, in dem Prüfzeichen oder eine Fehlerprüfung
oder ein Korrekturkode nacheinander auftreten, keine Korrelation
auf und kann damit nicht der Einteilungskodierung unterzogen
werden. Auf diese Weise neigen die gleichen Kodes dazu,
kontinuierlich aufzutreten. Folglich besteht die Neigung, daß
niederfrequente Komponenten in diesem Abschnitt erzeugt werden
und nicht ausreichend in der gesamten aufzuzeichnenden Kodekette
unterdrückt werden können.
-
Fig. 2 zeigt eine Datenmatrix, bei der ein innerer Kode
(Spaltenprüfkode) in dem in Fig. 1 dargestellten Datenrahmen
gebildet wird, und eine Vielzahl von Datenrahmen werden vertikal
angeordnet, um einen äußeren Kode (Spaltenprüfkode) zu bilden,
so daß insgesamt ein Produktkode erzeugt wird. Insbesondere in
diesem Format ist dieses Kodeformat für ein Gerät zur
Aufzeichnung einer Kodekette geeignet, die durch Kodieren
zweidimensionaler Informationen, wie Bilddaten gewonnen werden,
weil die Hauptinformationskodes und Paritäten zweidimensional
angeordnet sind. Die Datenmatrix wird sequentiell in Einheiten
von Datenrahmen aufgezeichnet.
-
Wenn die in Fig. 2 dargestellt Matrix gebildet ist, kann ein
Unterdrückungseffekt gegenüber niederfrequenten Komponenten
durch Einteilungskodierung nicht erwartet werden, da die inneren
und äußeren Kodes untereinander keine Korrelation aufweisen, und
dieselben Kodes zeigen die Tendenz, kontinuierlich aufzutreten.
Insbesondere in dem durch Paritäten von Kodes und inneren Kodes
gebildeten Datenrahmen treten die Paritäten für ein lange
Zeitdauer kontinuierlich auf, und ein Unterdrückungseffekt
gegenüber niederfrequenten Komponenten von Kodeketten in der
Nähe dieses Koderahmens ist in auffälliger Weise beeinträchtigt.
-
Als Verfahren zur Lösung eines derartigen Problems schlägt
der hiesige Anmelder eine Technik zur Einstreuung zusätzlicher
Informationskodes vor, wie Fehlerprüf- und Korrekturkodes in
einer aufzuzeichnenden Kodekette (vgl. U. S. P 4,779,276).
-
Da Kodes, die die Entstehung niederfrequenter Komponenten
verursachen, in dieser Technik in Kodeketten zerstreut werden,
kann eine Kodefehlerrate nach der Dekodierung weitestgehend
reduziert werden. In dieser Technik bleiben niederfrequente
Komponenten der Fehlerprüf- oder Korrekturkodes selbst
unverändert.
-
Die vorliegende Erfindung ist in Hinsicht auf die obige
Situation entstanden und betrifft die Schaffung einer neuen
Kodiervorrichtung, die niederfrequente Komponenten des
Fehlerprüf- und Korrekturkodes selbst unterdrückt, um die
niederfrequenten Komponenten der gesamten Kodekette zu
unterdrücken.
-
Auf diese Weise ist nach der vorliegenden Erfindung eine
Kodiereinrichtung für ein Fehlerfeststell- und Fehlerkode
vorgesehen, der in Patentanspruch 1 angegeben ist.
-
Zum besseren Verständnis der vorliegenden Erfindung werden
Beispiele dieser nun beispielhaft anhand der beiliegenden
Zeichnung beschrieben, in der:
-
Fig. 1 ein Format eines herkömmlichen Datenrahmens zeigt;
-
Fig. 2 ein Format einer Datenmatrix zeigte bei der ein
Produktkode unter Verwendung des in Fig. 1 dargestellten
Datenrahmens verwendet wird;
-
Fig. 3 ein Blockdiagramm ist, das den Hauptteil eines
Aufzeichnungsgerätes nach einem Ausführungsbeispiel der
vorliegenden Erfindung zeigt;
-
Fig. 4 ein Diagramm ist, das eine Anordnung einer Paritäts-
Rechengsschaltung gemäß Fig. 3 zeigt;
-
Fig. 5 ein Beispiel eines Datenformats zeigt einer
Kodekette, die von der in Fig. 3 dargestellten Anordnung zur
übertragen ist, zeigt;
-
Fig. 6 ein weiteres Beispiel eines Datenformats einer
Kodekette zeigt, die von der in Fig. 3 dargestellten Anordnung
zu übertragen ist;
-
Fig. 7 ein Blockschaltbild ist, das eine Anordnung einer
Kodiereinrichtung für ein Fehlerfeststell- und
Fehlerkorrekturkode eines weiteren Beispiels nach der
vorliegenden Erfindung zeigt;
-
Fig. 8 eine Anordnung einer Paritäts- Berechnungsschaltung
gemäß Fig. 4 zeigt;
-
Fig. 9 ein Blockschaltbild ist, das eine Anordnung einer
Kodiereinrichtung für ein Fehlerfeststell- und
Fehlerkorrekturkode gemäß einem noch weiteren
Ausführungsbeispiel nach der vorliegenden Erfindung zeigt; und
-
Fig. 10 ein Blockschaltbild ist, das eine Anordnung einer
Kodiereinrichtung für ein Fehlerfeststell- und
Fehlerkorrekturkode nach einem noch weiteren Ausführungsbeispiel
der vorliegenden Erfindung zeigt.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
-
Ein Ausführungsbeispiel der vorliegenden Erfindung wird
nachstehend beschrieben.
-
Fig. 3 ist ein Blockschaltbild, das den Hauptteil eines
Aufzeichnungsgerätes darstellt, auf das ein
Kodeübertragungssystem nach der vorliegenden Erfindung angewandt
wird, und einen Abschnitt zur Erzeugung einer auf zuzeichnenden
Kodekette zeigt.
-
In diesem Ausführungsbeispiel werden Reed- Solomon- Kodes,
die ein nicht reduzierbares Polynom des Gallois- Feldes (28) als
ein Erzeugungspolynom annehmen, das als Fehlerprüf- und
Korrekturkode zu verwenden ist, und ein 8- Bit- Kode wird als ein
Symbol verarbeitet.
-
Als Format einer aufzuzeichnenden Kodekette wird angenommen,
daß ein Datenrahmenformat Anwendung findet, das in Fig. 5
dargestellt ist. Genauer gesagt, besteht das Datenrahmenformat,
wie aus Fig. 5 ersichtlich, aus einem Hauptinformationskode von
M zu übertragenden Symbolen, einem Nebeninformationskode mit N
Symbolen und Paritätsbit, die zu K Symbolen als Fehlerprüf- und
Korrekturkodes zugeordnet sind. Der Nebeninformationskode
enthält einen Synchronisierkode (SYNC) und einen IC- Kode.
-
Jedes Symbol besteht aus acht Bit. Das letzte Symbol der M
Symbole des Hauptinformationskodes enthält l Teilbit (wobei l
kleiner als 8 ist).
-
Nachstehend wird der Vorgang der Erzeugung der Teilbit
beschrieben.
-
Im allgemeinen werden Bildinformationen oder dgl. mit 8 Bit
abgetastet. Um den Datenumfang zu verringern, wird normalerweise
eine hocheffiziente Kodierung angewandt, wie beispielsweise die
DPCM, um den Pixelkode auf 4 Bit zu verdichten. In einem Gerät
zur Verdichtung von 8 Bit auf 4 Bit und zur Aufzeichnung
(Ubertragung) der verdichteten Daten wird bei Informationen in
einem Rahmen, zu dem entsprechend einer ungradzahligen Anzahl
von Abtastungen ein Fehlerprüf- und Korrekturkode zugefügt
werden soll, die Anzahl der Hauptinformations- Kodebit in jedem
einzelnen Rahmen nicht ein ganzzahliges Vielfaches von 8 Bit
sein, und es werden 4 Teilbit erzeugt.
-
Wenn in diesem Falle ein Fehlerprüf- und Korrekturkode unter
Verwendung von 8 Bit als ein Symbol verwendet wird, wird ein
Blindkode in den erzeugten Teilbit substituiert. Dieses
Ausführungsbeispiel benutzt tatsächlich ein substituiertes
Bitmuster in den Teilbit, um so niederfrequente Komponenten
einer erzeugten Parität zu unterdrücken.
-
In der folgenden Beschreibung werden die Teilbit in Fig. 5
mit 5 Bit angenommen.
-
In Fig. 3 wird eine Informationskodekette Di, die
aufzuzeichnen oder zu übertragen ist, einer
Verdichtungskodierschaltung 1 eingegeben. Die Schaltung 1 führt
eine Verarbeitung aus, bei der ein 8- Bit- Kode in einen 4- Bit-
Kode durch die hocheffiziente Kodierung ausgeführt, wie die
zuvor erwähnte DPCM.
-
Die verdichtete Informationskodekette wird in eine
Einteilungs- Kodierschaltung 2 eingegeben. Die Schaltung 2 führt
die oben erwähnte Einteilungskodierung durch Verwendung der
komprimierten Hauptinformation- Kodekette aus- um diese in die
eine Hauptinformations- Kodekette umzusetzen, in der
niederfrequente Komponenten ohne Anheben der Redundanz
unterdrückt werden, und um die umgesetzte Kodekette auszugeben.
-
Der umgesetzte Hauptinformationskode wird in einen Speicher
3 eingegeben und dann sequentiell entsprechend einem in Fig. 6
dargestellten Format ausgelesen.
-
Angemerkt sei, daß ein Paritätsbit als Fehlerprüf- und
Korrekturkode von einer Paritätserrechnungsschaltung (wird
später beschrieben) erzeugt wird, und in einer vorbestimmten
Stelle in einem Datenrahmen später substituiert. Kodes von
überall "0"-en werden als ein anfänglicher Vorbereitungswert
vor der Paritätsrechnung in Teilbit in der zuvor beschriebenen
Hauptinformations- Kodekette substituiert.
-
In einem Zustand, bei dem ein vorbestimmter anfänglicher
Vorbereitungswert in Teilbit substituiert wird, werden
Nebeninformations- und Hauptinformationskodes an die Paritäts-
Paritätsrechenschaltungen 11, 21 und 31 zur Fehlerprüfung und
Korrektur geliefert, und an einen Zwischenspeicher 6 und einen
Speicher 4, der ein Symbol mit Teilbit zwischenspeichert.
-
Eine Berechnung zur Erzeugung einer Parität wird nachstehend
erläutert. Ein Kode zur Erzeugung von Paritätsbit, d. h., der
Hauptinformationskode von M Symbolen, wird durch einen
Informationsvektor = (i&sub1;, i&sub2;, i&sub3;, ... im) ausgedrückt, und ein
Fehlerprüf- und Korrekturkode- Wort wird durch einen Vektor =
(i&sub1;, i&sub2;, i&sub3;, ..., im, xi, x&sub2;, ... xk) ausgedrückt. In diesem
Fall gehören x&sub1; bis xK zu den Paritätsbit. Diese Vektoren und
können ausgedrückt werden durch = G unter Verwendung einer
Erzeugungsmatrix G. In diesem Falle sieht die Matrix
folgendermaßen aus:
-
Das heißt, Paritätsbit werden durch Multiplikation der
Information mit einer Matrix erzeugt.
-
Fig. 4 ist ein Diagramm, das eine Anordnung der Paritäts-
Rechenschaltungen 11, 21 und 31 zeigt, die in Fig. 3 dargestellt
sind. Eine Erzeugungsmatrix ROM 51 speichert Koeffizienten P1.1
bis PK.M der oben erwähnten Erzeugungsmatrix und Adressen, die
den Elementen der Information zugeordnet sind. Ein Gallois-
Feld- Multiplizierer 52 multipliziert jedes einzelne Element der
Informationen mit den zugehörigen Ausgangssignalen aus dem ROM
51, d. h., er führt eine Gallois- Feld- Multiplikation jedes
einzelnen Koeffizienten der Erzeugungsmatrix aus. Die Produkte
werden von einer Schaltung akkumuliert, die aus einem Gallois-
Feldaddierer 53 und einer 1- Symbol- Verzögerungsschaltung 54
gebildet wird, wodurch auf diese Weise die oben genannte
Matrixberechnung ausgeführt wird. In diesem Falle werden die
Gallois- Felder mit EXOR verknüpfenden (Exklusives ODERN) Bit
addiert.
-
Von den paritätsrechenschaltungen 11, 21 und 31 erzeugte,
und mit der obigen Anordnung realisierte Paritäten werden von
den Zwischenspeichern 12, 22 bzw. 32 zwischengespeichert.
Andererseits hält der Speicher 4 den Hauptinformationskode so
lange, bis die Paritätserzeugung abgeschlossen ist. Der
Zwischenspeicher 6 hält nur ein Symbol mit Teilbit, um ein
Symbol mit geänderten Teilbit zu erzeugen, wenn die Teilbit
geändert werden.
-
Die in der oben beschriebenen Weise errechneten Paritäten
werden einer Bitmuster- Feststellschaltung 41 eingegeben, und
ein Bitmuster wird dort festgestellt. Eine
Entscheidungsschaltung 42 entscheidet auf der Grundlage der
festgestellten Bitmuster, ob niederfrequente Komponenten der
errechneten Paritäten hinreichend unterdrückt sind. Genauer
gesagt, ein DSV eines Paritätsabschnitts wird errechnet, und es
kann entschieden werden, ob der absolute Wert der errechneten
DSV kleiner ist als der vorbestimmte Schwellwert.
-
Wenn der absolute Wert kleiner ist als der Schwellwert ist,
kann bestimmt werden, daß die niederfrequenten Komponenten des
erzeugten Paritätskodeabschnitts genügend unterdrückt sind. Auf
diese Weise werden die erzeugten Paritäten durch
Zwischenspeicher 14, 24 und 34 ohne Änderung der oben erwähnten
Teilbit zwischengespeichert, und werden direkt zur Information
hinzugefügt. Die 50 gewonnene Information wird dann ausgegeben.
-
Wenn die DSV größer als der Schwellwert ist, kann bestimmt
werden, daß der erzeugte Paritätskodeabschnitt niederfrequente
Komponente aufweist, und der Paritätskodeabschnitt wird
ausgegeben und gehalten. Ein Impulssignal wird auf einen Zähler
in einer Datenerzeugungsschaltung 43 gegeben, um ein Bitmuster
zu inkrementieren, das in den Teilbit substituiert ist, wodurch
der substituierte Wert der Teilbit sequentiell aktualisiert
wird. Paritäten werden unter Verwendung des neuen Bitmusters als
neue Fraktionbit neu errechnet, und die Entscheidungsschaltung
42 entscheidet erneut, ob das Bitmuster der neuen Paritäten
niederfrequente Komponenten aufweist. Die obige Operation wird
wiederholt, bis Paritäten erzeugt werden, die ein Muster
festlegen, in dem niederfrequente Komponenten unterdrückt sind.
-
In diesem Falle fügt ein Addierer 7 einen von der
Datenerzeugungsschaltung 43 erzeugten Wert hinzu, und auch das
zwischengespeicherte Symbol, um ein Symbol mit Teilbit zu
korrigieren. In diesem Falle wird die Addition tatsächlich für
einen Abschnitt ausgeführt, der den Teilbit entspricht, und in
der Praxis wird die oben erwähnte Korrektur durch Hinzufügen von
Gallois- Feldern (exklusive ODER- Verknüpfung von Bit)
ausgeführt.
-
Die Paritätskorrektur kann folgendermaßen ausgeführt werden.
angenommen sein, daß das Symbol mit den Teilbit ein J-tes Symbol
auf der Information ist, d. h., ij. Während der
Paritätsrechnungen kann eine Rechnung eines zu ij gehörenden
Ausdrucks gestartet werden. Genauer gesagt, werden nur
Multiplikationen zwischen den Koeffizienten P1.j, P2.j ...,
PK.j ausgeführt, und die Teilbit der Information ij werden
ausgeführt, und die Produkte können jeweils zu den schon
errechneten Ergebnissen hinzugefügt werden, wenn die Teilbit
alle "0"-en angenommen haben. Auf die Multiplikationen der
Teilbit und auf die Information ij hin werden andere als die
Werte in der Information ij substituiert, die "0" sein können.
-
Ein in Fig. 3 dargestelltes Paritäts- ROM 44 empfängt einen
Ausgangswert aus der Datenerzeugungsschaltung 43, und speichern
ein Ergebnis, wenn die oben genannte Matrixberechnung in
Übereinstimmung mit dem empf angenen Wert ausgeführt wird.
Folglich wird das Ausgangssignal aus dem Paritäts- ROM 44 an
Addierer 13, 23 und 33 geliefert, um zu bereits errechneten
Paritäten hinzugefügt zu werden, wenn alle Teilbit "0"-en sind,
wodurch die Paritäten korrigiert werden. Die errechneten
Paritäten werden der Bitmuster- Feststellschaltung 41 erneut
eingegeben, und die oben genannte Entscheidung und
Korrekturoperationen werden wiederholt, um optimale Paritäten
auszuwählen.
-
Wenn in diesem Falle ein Muster von Paritäten mit geringster
niederfrequenter Komponente erzeugt ist, werden die Paritäten
von den Zwischenspeichern 14, 24 und 34 zur gleichen Zeit
zwischengespeichert, wobei das Symbol mit den Teilbit, die von
den substituierten Bitmustern verändert wurden, auch in dem
Zwischenspeicher 8 zwischengespeichert werden. Mit dieser
Anordnung können letztlich die Zwischenspeicher 14, 24 und 34
Paritäten zwischenspeichern, die ein optimales Muster festlegen.
-
Wenn die nicht benutzten Bit beispielsweise vier Bit sind,
wenn alle der Bitmuster substituiert sind, die 0000 enthalten,
und die Errechnungen entsprechend dem substituierten Muster
ausgeführt werden, sind nur 15 Berechnungen erforderlich, und
ein Muster, in dem niederfrequente Komponenten fast vollständig
unterdrückt sind, kann aus den gewonnenen Paritäten innerhalb
einer kurzen Zeitdauer ausgewählt werden.
-
In diesem Falle brauchen Muster, in denen niederfrequente
Komponenten fast vollständig unterdrückt sind, nicht ausgewählt
zu werden. Wenn beispielsweise Paritäten mit niederfrequenten
Komponenten unterhalb eines vorbestimmten Schwellwertes erzielt
werden, kann die oben erwähnte wiederholte Berechnungsprozedur
unterbrochen werden, und die Paritäten werden zu selben Zeit
zwischengespeichert. In diesem Falle kann die Berechnungszeit
weiter verkürzt werden.
-
Das Entscheidungsverfahren über den niederfrequenten
Komponenten- Unterdrückungszustand in der Entscheidungsschaltung
42 kann auch durch Überprüfung eines CDS bei jeder Parität oder
Anzahl der aufeinanderfolgenden gleichen Pegel (0 oder 1)
realisiert werden, oder durch bedingte Entscheidung, wie durch
Kombination dieser Verfahren.
-
Die bestimmten Paritäten, in denen niederfrequente
Komponenten unterdrückt sind, und die Symbole mit geänderten
Teilbit werden jeweils von den Zwischenspeichern 8, 14, 24 und
34 zwischengespeichert. Die zwischengespeicherten Daten werden
mit anderen Informationen ia (a = 1, ..., m, ausschließlich j)
zu Zeiten ausgegeben, die auf das in Fig. 5 dargestellte
Datenformat abgestimmt sind und die zusammengesetzte Information
wird dann ausgegeben. Eine Nebeninformations- Addierschaltung 51
addiert ein Synchronisiersignal mit einem ID- Kode, um die
gewonnene Information zu vorbestimmten Positionen aufzuzeichnen
oder zu übertragen, und gibt die gewonnene Information aus.
-
Angemerkt sein, daß der Speicher 3 gespeicherte Daten um die
erforderliche Zeit zur Berechnung der Parität verzögert.
-
Mit den obigen Operationen kann ein geeignetes Bitmuster in
den Teilbit substituiert werden, um die niederfrequenten
Komponenten des Paritätsabschnitts zu unterdrücken.
-
In diesem Ausführungsbeispiel beträgt die Anzahl der
Paritäten drei. Jedoch ist die vorliegende Erfindung nicht auf
diese Zahl beschränkt. Ein Blindkode kann separat vorbereitet
werden. Des weiteren kann die vorliegende Erfindung auf
beliebige Fehlerprüf- und Korrekturkodes angewandt werden, die
sich von den Reed- Solomon- Kodes unterscheiden.
-
Es wird nun ein Fall beschrieben, bei dem das in Fig. 6
dargestellte Datenrahmenformat angenommen wird, um als ein
aufzuzeichnendes Format einer Kodekette verwendet zu werden. Aus
Fig. 6 ist ersichtlich, daß ein Datenrahmenformat aus einem
Hauptinformationskode und M Symbolen besteht, einem Nebenkode n
Bit (= N Symbole) einschließlich unbenutzter l- Bit (l ist
kleiner als 8) und Paritätsbit von K Symbolen als Fehlerprüf
oder Korrekturkodes.
-
Der Nebeninformationskode enthält ein Synchronisiersignal
(Sync) und einen ID- Kode. Der Grund, weswegen l kleiner als acht
ist, liegt daran, daß in diesem Falle Kodes in Einheiten von
Symbolen verarbeitet werden, deren Anzahl von Bit in einem
Original- Nebeninformationskode kein ganzes Vielfaches von acht
sein kann, und die unbenutzten l Bit sind Teilbit. Wenn die
unbenutzten Bit als Blindkode verwendet werden, können
niederfrequente Komponenten der gesamten Kodekette unterdrückt
werden, ohne dabei die Redundanz einer Kodekette unter
Verwendung der in Fig. 3 dargestellten Anordnung zu erweitern.
Genauer gesagt, die vorbestimmte Anzahl von Bit des ID- Kode
einschließlich des Nebeninformationskode kann kein ganzzahliges
Vielfaches von 8 Bit sein, und kann oft nicht benutzte Bit
erzeugen, wenn ein Kode in Einheiten von Symbolen verarbeitet
wird. In diesem Ausführungsbeispiel ist den Teilbit Rechnung
getragen worden, die soweit überhaupt nicht verwendet werden,
wodurch die Unterdrückung niederfrequenter Komponenten des
Fehlerprüf- und Korrekturkodes möglich ist.
-
Genauer gesagt, in dem in Fig. 3 dargestellten
Ausführungsbeispiel errechnet die Bitmuster- Feststellschaltung
41 einen DSV des Paritätsabschnitts. Wenn der absolute Wert des
errechneten DSV größer als ein vorbestimmter Schwellwert ist,
stellt die Entscheidungsschaltung 42 dieses fest, und die
Datenerzeugungsschaltung 43 erzeugt ein neues Bitmuster
entsprechend der Aktualisierung der nicht verwendeten Bit.
Paritäten werden unter Verwendung des neuen Bitmusters wie auch
der unbenutzten Bit neu errechnet, und die
Entscheidungsschaltung 42 entscheidet erneut, ob das Bitmuster
der neuern Paritäten niederfrequente Komponenten aufweist. Die
oben genannte Operation wird so oft wiederholt, bis Paritäten
ein Muster festlegen, in dem niederfrequente Komponenten
unterdrückt sind.
-
Die Datenerzeugungsschaltung 43 kann alle Bitmuster von
Bit erzeugen. In diesem Fall kann die Datenerzeugungsschaltung
43 sequentiell alle die l- Bit- Muster unter Verwendung eines
einfachen Zählers erzeugen, oder kann ein Muster erzeugen, das
im voraus gemäß den Entscheidungsergebnissen der
Entscheidungsschaltung 42 errechnet wird. In diesem
Ausführungsbeispiel wird ein anfänglicher Vorbereitungswert
unbenutzter Bit eingestellt, um alle Muster ausschließlich mit
"0"-en zu haben. Auf diese Weise können die Muster durch
Hinzufügen der Gallois- Felder aktualisiert werden.
-
Wie schon beschrieben, nimmt das Format zur Aktualisierung
eines Bitmusters von l unbenutzten Bit in dem ID- Kode an, um den
DSV von Paritäten herabzusetzen, wodurch der gleiche Effekt
erreicht wird wie in dem Fall, bei dem ein Bitmuster von Teilbit
aktualisiert wird.
-
Fig. 7 ist ein Blockschaltbild, das den Hauptteil eines noch
anderen Ausführungsbeispiels nach der vorliegenden Erfindung
zeigt, und die insbesondere einen Abschnitt A in dem Gerät gemäß
Fig. 3 zeigt, d. h., einen äußeren Kode- Erzeugungsabschnitt.
Fig. 8 zeigt eine Datenmatrix einer Kodekette, die von der
Vorrichtung dieses Ausführungsbeispiels aufgezeichnet wurde.
-
In Fig. 8 bedeutet Iab einen Hauptinformationskode, bei dem
a = 1 bis k und b = 1 bis i. Ibab bezeichnet eine innere
Kodeparität, wobei a 0 bis 2 und b = 0 bis m ist. OPab
bezeichnet eine äußere Kodeparität, bei der a = 0 bis 2 und b =
1 bis i ist. Des weiteren bezeichnet Dab Blinddaten als
Steuerkode, wobei a = 1 und b = 1 bis i ist.
-
Wie in Fig. 8 dargestellt, sind in der Matrix die Blinddaten
D&sub1;&sub1; bis D1i in der ersten Zeile angeordnet. Später wird
beschrieben, daß Werte der äußeren Kodeparitäten OP&sub0;&sub1; bis OP2i
durch die Blinddaten gehandhabt werden. Innere und äußere Kodes
werden jeweils durch Hinzufügen von 3- Wort- Paritäten gebildet,
wodurch ein Produkt gebildet wird.
-
Die in Fig. 7 dargestellt Schaltungsordnung wird, grob
gesehen, durch eine Schaltung 106 zur Verarbeitung eines
Hauptinformationskodes gebildet, und aus Schaltungen 213, 313
und 413 zur Erzeugung äußerer Kodeparitäten OPob, OP1b, und
OP2b. Die Schaltungen 213, 313 und 413 haben den gleichen
Schaltungsaufbau, mit Ausnahme interner Koeffizienten der
Paritätsrechenschaltungen 201, 301 und 401 der Daten- ROM 205,
305 und 405 und der Koeffizienteneinrichtungen 209, 309 und 409.
-
Angenommen sei, daß niederfrequente Komponenten eines
Hauptinformationskodes in einer eingegebenen Kodekette Di durch
eine Einteilungs- Kodierschaltung (nicht dargestellt)
unterdrückt werden. Darüber hinaus wird angenommen, daß alle
"0"-en durch Blinddaten in der Kodekette Di substituiert
werden. Die Kodekette Di wird gleichzeitig in die
Verzögerungsschaltung 101 und in die Paritätsrechenschaltungen
201, 301 und 401 eingegeben.
-
Die Paritätsrechenschaltungen 201, 301 und 401 führen
Berechnungen in vertikaler Richtung der Datenmatrix aus, und
geben kontinuierlich äußere Kodeparitäten von 3 Zeilen nach der
Berechnung der äußeren Kodeerzeugungsmatrix aus, die durch einen
Hauptinformationskode von k Zeilen und Blinddaten von einer
Zeile in Fig. 8 vervollständigt werden. Da die Daten- ROM 205,
305 und 405 in selektiver Weise bearbeitet werden, wird nur die
Schaltung 213 zur Erzeugung der äußeren Kodeparität OP0b für die
0-te Zeile nachstehend in der Abfolge der Verarbeitung
beschrieben.
-
In der Paritätsrechenschaltung 201 erzeugte Paritäten werden
an die Verzögerungsschaltung 203 und an die DSV (Digital Sum
Value [digitaler Sunmenwert])- Operationsschaltung 204 in der
Reihenfolge OP&sub0;&sub1;, OP&sub0;&sub2;, ..., OP0n eingegeben. Die DSV
- Operationsschaltung 204 ist nicht betriebsbereit, während die
Paritätsrechenschaltung 201 Paritäten berechnet, und
gleichzeitig Operationen mit der Eingabe der äußeren
Kodeparitäten OP0b startet. Die DSV- Operationsschaltung 204
entscheidet die Anzahlen von "0"-en und "1"-en in Einheiten von
Symbolen (Wörtern), und berechnet und hält deren
Akkumulationswerte. Die Schaltung 204 gibt Daten aus, die als
Bezug zur Bestimmung eines CDS (Codeword Digital Sum) der
nächsten Parität dienen, um so den gehaltenen akkumulierten Wert
zu veranlassen, Null zu erreichen. Da diese 4- Bit- Daten
entsprechend einem von neun verschiedenen Werten, d. h., -8, -6,
-4, -2, 0, 2, 4, 6 und 8 als CDS- Wert der nächsten Parität
entsprechend dem gehaltenen DSV Wert ausgegeben werden, dienen
sie als Adressensteuersignal des Daten- ROM 205.
-
Der Daten- ROM 205 empfängt vier Bit aus der DSV
- Operationsschaltung 204 als oberen Adressenabschnitt und ein 8-
Bit- Parität, die erzeugt wird, wenn die Blinddaten gleich "0"-
en als unterer Adressenabschnitt sind. Der Daten- ROM 205
speichert Werte von Daten, die als Blinddaten zu substituieren
sind, um eine CDS der vorliegenden Parität in eine von der DSV
- Operationsschaltung 204 bestimmte Parität in einem
Tabellenformat zu ändern. Als in dem Daten- ROM 205 gespeicherte
Daten sind solche mit großer CDS ausgeschlossen, da
niederfrequente Komponenten von Blinddaten selbst unterdrückt
werden müssen.
-
Die Blinddatenausgabe aus dem Daten- ROM 205 wird auf einen
internen Bus 104 ausgegeben, der von den Paritäts-
Berechnungsschaltungen 213, 313 und 413 verwendet wird, und wird
von der Verzögerungsschaltung 202 verzögert, um die zeitliche
Anpassung herzustellen. Das neue Blinddatum wird in einem
Blinddatenabschnitt der Kodekette Di substituiert, dessen
Zeitvorgabe durch eine Verzögerungsschaltung 101 auf einem
Ausgangsbus 105 durch einen Puffer 211 eingestellt wird.
-
Die auf den internen Bus 104 ausgegebenen Blinddaten werden
mit einem Koeffizienten aus der Koeffizienteneinrichtung 209
durch einen Multiplizierer 207 multipliziert. Das Produkt wird
zu der Parität addiert, die unter der Annahme errechnet wurde,
daß die Blinddaten "0"-en aus dem Addierer 208 sind, so daß auf
diese Weise eine Parität mit einer gewünschten CDS erzielt wird.
Der Wert der Parität mit der gewünschten CDS wird in die DSV
-
Operationsschaltung 204 zurückgespeist, und der gehaltene DSV
- Wert wird durch die Parität korrigiert.
-
An dieser Stelle werden die Blinddaten auch an die
Multiplizierer 307 und 407 geliefert, und Paritäten entsprechend
dieser Blinddaten werden auch von den Addierern 308 und 408
ausgegeben. Die Paritäten, die von diesen Addierern 308 und 408
ausgegeben werden, werden zurück zu den DSV- Operationsschaltung
304 und 404 geliefert, und gehaltene DSV- Werte werden
entsprechend korrigiert.
-
Mit der obigen Verarbeitung werden OP&sub0;&sub1;, OP&sub1;&sub1;, OP&sub2;&sub1; erzielt,
und wenn OP&sub0;&sub1; einen gewünschten CDS- Wert hat, wird das Daten-
ROM 305 dann in einen Lesezustand gebracht, um OP&sub1;&sub2; zu
korrigieren, damit der gewünschte CDS- Wert zur Verfügung steht.
-
In diesem Ausführungsbeispiel werden mit den Serien von
zuvor beschriebenen Operationen Paritäten korrigiert, um die
gewünschten CDS- Werte in der Reihenfolge von OP&sub0;&sub1;, OP&sub1;&sub2;, OP&sub2;&sub3;,
OP&sub0;&sub4;, OP&sub1;&sub5;, in den in Fig. 8 dargestellten äußeren Kodeparitäten
zu erhalten. Auf diese Weise können die DSV in Einheiten von
drei Wörtern in Übertragungsrichtung der Kodes (Zeilenrichtung)
gesteuert werden. Auf diese Weise kann eine Kodekette, in der
niederfrequente Komponenten hinreichend unterdrückt sind in
allen drei Datenrabmen, in denen die Paritätswörter
aufeinanderfolgend auftreten, von dem äußeren Kode-
Paritätserzeugungsabschnitt ausgegeben werden. Danach werden die
inneren Kodeparitäten IPab zu der Kodekette durch eine Schaltung
(nicht dargestellt) hinzugefügt, und die gewonnene Kodekette
wird an die nächste Auf zeichnungsschaltung des Systems
geliefert.
-
Mit der obigen Anordnung können alle die drei aus lediglich
Paritäten bestehenden Datenrahmen als eine Kodekette
aufgezeichnet werden, in der niederfrequente Komponenten
unterdrückt sind, und Fehler können in einem Aufzeichnungs /
Wiedergabe- System weitestgehend reduziert werden. Zur
Bestimmung einer jeden Parität braucht lediglich eine Rechnung
durchgeführt werden, und diese Rechnung kann von einer relativ
eifrfachen Schaltungsanordnung ausgeführt werden. Darüber hinaus
kann eine Hochgeschwindigkeitsverarbeitung erzielt werden.
-
Angemerkt sei, daß innere Kodeparitäten, die in der nächsten
Schaltung hinzugefügt werden, aufeinanderfolgend in drei Wörtern
aufgezeichnet werden. Jedoch können diese inneren Kodeparitäten
leicht mit der in der U. S.-P 4 779 276 offenbarten Technik in
Zeilen gestreut werden, und es ergeben sich keine Probleme.
-
Nun wird noch ein weiteres Ausführungsbeispiel der
vorliegenden Erfindung anhand Fig. 9 beschrieben.
-
Fig. 9 zeigt eine Anordnung von lediglich einem äußeren
Kode- Erzeugungsabschnitt zur Aufzeichnung einer Kodekette, die
durch die in Fig. 9 dargestellte Matrix erfolgt.
-
Der in Fig. 9 dargestellte Abschnitt enthält eine Schaltung
1212 zur Erzeugung äußerer Kodeparitäten OPob, eine Schaltung
1312 zur Erzeugung äußerer Kodeparitäten OP1b, und eine
Schaltung 1412 zur Erzeugung äußerer Kodeparitäten OP2b. Diese
Schaltungen haben die gleiche Schaltungsanordnung, und Fig. 9
offenbart eine interne Anordnung lediglich der Schaltung 1212.
Die Paritätserzeugungsschaltungen 1212, 1312 und 1412 haben eine
gemeinsame Blinddaten- Erzeugungseinheit 1008, die sich von den
Paritätserzeugungsschaltungen 213, 313 und 413 unterscheidet.
-
Die Schaltungen 1212, 1312 und 1412 führen Rechnungen von
Paritäten aus, und DSV, wie in dem in Fig. 7 dargestellten
Ausführungsbeispiel. In der Schaltung 1212 beispielsweise werden
Paritäten durch eine Paritätsoperationsschaltung 1201 errechnet,
und ein DSV wird von einer DSV- Operationsschaltung 1203
erzeugt. Daten aus diesen Schaltungen 1212, 1312 und 1412 werden
an eine gemeinsame Blinddaten- Erzeugungseinheit 1008 durch
einen Paritätsbus 1009 für Paritätsdaten gleitet, und durch
einen Steuerbus 1010 für Daten, denen die gewünschten CDS- Werte
zugeordnet sind.
-
Die von der Schaltung 1212 errechneten Paritäts- und CDS-
Bestimmungsdaten werden an den Daten- ROM 1001 bzw. 1002 durch
die Busse 1009 bzw. 1010 als obere Adressenabschnitte geliefert.
Die Daten- ROM 1001 bzw. 1002 enthalten Daten, die in einer
Blindzeile als Tabelle zu substituieren sind, um so Paritäten zu
erzeugen, die eine CDS haben, die zur Konvergierung des DSV in
einen nachfolgende Paritätsabschnitt in OP0b bis OP&sub0; notwendig
ist.
-
Die Daten- ROM 1001 und 1002 geben Blinddaten zur Erzeugung
von Paritäten aus, die den gleichen CDS- Wert, aber verschiedene
Werte aufweisen. Die ausgegebenen Werte sind Produkte, die durch
Multiplikation der Daten mit Koeffizienten in der
Erzeugungsmatrix gewonnen werden, so daß die Paritäten die
gemeinsame Tabelle benutzen können.
-
Die beiden von den Daten- ROM 1001 und 1002 ausgegebenen
Daten werden in Koeffizienteneinrichtungen 1003 und 1004
eingegeben, und werden Divisionen mit Koeffizienten der
Erzeugungsmatrix mit von einem Steuersignal ausgesuchten
Paritäten OPob unterworfen (wird später beschrieben). Auf dieser
Weise werden die Quotienten an eine Entscheidungsschaltung 1005
in Form von Daten geliefert, die als Blinddaten zu substituieren
sind. An dieser Stelle werden Daten von der Schaltung 1312 zur
Erzeugung der Paritäten OP1b ausgegeben, und diese werden
gleichzeitig an die Entscheidungsschaltung 1005 geliefert.
-
In der Entscheidungsschaltung 1005 werden die Blinddaten mit
Koeffizienten der Erzeugungsmatrix der Paritäten OP1b
multipliziert und werden mit Paritäten aus der Schaltung 1312
zur Erzeugung der Paritäten OP1b addiert, wodurch zwei zu
substituierende Paritäten 0P1b erzeugt werden. Des weiteren
erzielt die Entscheidungsschaltung 1005 CDS für zwei
verschiedene Paritäten, und steuert einen Schaltkreis 1006 zur
Auswahl von Blinddaten, der Paritäten erzeugen kann, die einen
größeren Unterdrückungseffekt von niederfrequenten Komponenten
für die Paritäten 0P1b in Hinsicht auf den DSV- Wert der
eingegebenen Paritäten 0P1b aufweisen.
-
Danach werden die Blinddaten der Division mit Koeffizienten
aus der Erzeugungsmatrix der Paritäten OP0b durch eine
Koeffizienteneinrichtung 107 unterworfen, wie im obigen
Beispiel, und die gewonnenen Daten werden auf einen internen Bus
1011 ausgegeben, wie in dem in Fig. 7 dargestellten
Ausführungsbeispiel. Die folgenden Operationen sind die gleichen
wie in dem in Fig. 7 dargestellten und beschriebenen
Ausführungsbeispiel, und die Substitution von Blinddaten und die
Aktualisierungen von Paritäten werden sequentiell ausgeführt.
Als ein Ergebnis können Paritäten mit reduzierten
niederfrequenten Komponenten von dem äußeren Kode-
Erzeugungsabschnitt ausgegeben werden.
-
Obwohl die detaillierte Anordnung der Entscheidungsschaltung
1005 nicht besonders offenbart ist, kann sie leicht auf der
Grundlage der Anordnung der Paritätserzeugunqsschaltungen gemäß
den Figuren 7 und 9 aufgebaut werden.
-
Das Steuersignal zeigt die Daten der vorliegenden
Paritätskette an, deren DSV von den Paritäten OP0b, OP1b und
OP2b zu reduzieren sind, was leicht synchron mit einer
eingegebenen Zeitvorgabe der Kodekette Di erzielt werden kann.
Genauer gesagt, die obige Verarbeitung ist mit einem Vorgang zur
Ausführung der DSV- Steuerung einer Paritätskette in Hinsicht
auf die von der Schaltung 1212 für die Paritäten OPb
ausgegebenen Daten zugeordnet. Bei der nächsten Zeitvorgabe wird
die Verarbeitung auf der Grundlage von Daten aus der Schaltung
1312 für die Paritäten OP1b ausgeführt, und die
Entscheidungsschaltung 1005 schaltet den Schaltkreis 1006, um
den DSV der Paritätskette OP2b so weit wie möglich abzusenken.
In gleicher Weise wird bei der nächsten Zeitvorgabe die
Verarbeitung auf der Grundlage der Schaltung 1412 für die
Paritäten OP2b ausgeführt, und die Entscheidungsschaltung 1005
schaltet den Schaltkreis 1006, um das DSV der Paritätskette OP0b
so weit wie möglich herabzusetzen. Auf diese Weise wird der
obige Vorgang wiederholt.
-
Gemäß der in Fig. 9 dargestellten Anordnung kann die DSV
- Steuerung von Paritäten häfiger ausgeführt werden als
verglichen mit der in Fig. 7 dargestellten Anordnung, so daß
niederfrequente Komponenten in einem Abschnitt, bei dem
Paritäten aufeinanderfolgend auftreten, in effektiverer Weise
unterdrückt werden können. Gemäß diesem Ausführungsbeispiel
werden zwei verschiedene Blinddaten erzeugt, und eines dieser
Blinddaten wird ausgewählt. Die Anzahl der Arten von Blinddaten
ist erhöht, um den Unterdrückungseffekt für niederfrequente
Komponenten zu verbessern. Es versteht sich aus der obigen
Beschreibung, daß es möglich ist, zur effektiveren Unterdrückung
niederf requenter Komponenten mehr Paritätsketten aus den DSV zu
gewinnen, die als Bezug für diese Auswahl dienen.
-
Fig. 10 ist ein Blockschaltbild, das eine Anordnung einer
Außenkode- Erzeugungsschaltung gemäß einem noch anderen
Ausführungsbeispiel der vorliegenden Erfindung darstellt. Die
gleichen Bezugszeichen wie in Fig. 10 bezeichnen die gleichen
Teile wie in Fig. 7, und auf eine detaillierte Beschreibung
dieser wird verzichtet.
-
In die Speicher 220, 320 und 420 werden in der Reihenfolge
Opa1, OPa2, ... OPan Paritäten eingeschrieben, und nach
Vervollständigen eines Schreibzugriffs von OPan, OP&sub0;&sub1;, OP&sub1;&sub1; und
OP&sub2;&sub1; erfolgt die Ausgabe aus den Speichern 220, 320 und 420.
-
Wenn die Paritäten aus den Speichern 220, 320 und 420
ausgelesen sind, schaltet eine Entscheidungsschaltung 150 (wird
später beschrieben) Schalter 212, 312 und 412 an ihre Anschlüsse
a, und die Paritäten OP&sub0;&sub1;, OP&sub1;&sub1; und OP&sub2;&sub1; werden in die
Verzögerungsschaltungen 203, 303 und 403 eingegeben, und in die
DSV- (Digital Sum Value) Operationsschaltung 204, 304 bzw. 404.
Die DSV- Operationsschaltungen 204, 304 und 404 werden nicht
tätig, wenn die Paritätsrechenschaltungen 201, 301 und 401
Paritäten errechnen, und beginnen ihre Arbeit nach Empfang der
Außenkode- Paritäten OP0b, OP1b und OP2b
-
Die DSV- Operationsschaltungen 204, 304 und 404 entscheiden
die Anzahl von "0"-en und "1"-en in Einheiten von Symbolen
(Wörtern), und errechnen und halten ihre Akkumulationswerte. Die
Schaltungen 204, 304 und 404 geben Daten aus, die jeweils als
Bezug zur Bestimmung einer CDS (Codeword Digital Sum) der
nächsten Parität dienen, um so die gehaltenen Akkumulationswerte
zu veranlassen, sich dem Wert Null anzunähern. Diese Daten sind
als 4- Bit- Daten einen von neun verschiedenen Werten zugeordnet,
d. h., -8, -6, -4, -2, 0, 2, 4, 6 und 8 und wird als CDS- Wert
der nächsten Parität entsprechend dem gehaltenen DSV- Wert
ausgegeben und dient als Adressensteuersignal eines jeden Daten-
ROM 205, 305 und 405.
-
Die Daten- ROM 205, 305 und 405 empfangen ein Ausgangssignal
aus einem Zähler 151 (wird später beschrieben) als oberen
Adressenabschnitt, 4- Bit- Daten aus den DSV
- Operationsschaltungen 204, 304 und 404 als
Mitteladressenabschnitt und 8- Bit- Paritäten aus den Schaltern
212, 312 und 412 als unteren Adressenabschnitt.
-
Die Daten- ROM 205, 305 und 405 werden in selektiver Weise
in einen Lese Freigabezustand versetzt. Wenn die Paritäten OP&sub0;&sub1;,
OP&sub1;&sub1; und OP&sub1;&sub2; von den Speichern 220, 320 und 420 ausgegeben
werden, ist anzunehmen, daß der Daten- ROM 205 in einen Lese-
Freigabezustand zu versetzen ist. Die Daten- ROM 205, 305 und 405
speichern Werte von Daten, die als Blinddaten zu substituieren
sind, um die CDS von Paritäten zu ändern, die in ihre unteren
Adressenabschnitte auf gewünschte CDS in einem Tabellenformat
eingegeben wiirden. Angemerkt sei, daß es eine Vielzahl von
Blinddaten zur Korrektur einer gewissen Parität gibt, um einen
gewünschten CDS- Wert zu bekommen. In diesem Ausführungsbeispiel
werden nur Blinddaten gespeichert, die einen CDS- Wert haben,
der gleich oder niedriger als ein vorbestimmter gespeicherter
Wert ist, und sie werden entsprechend der Ausgabe aus dem Zähler
151 zu oberen Bitadressenabschnitten bestimmt.
-
Die aus dem Daten- ROM 205 ausgegebenen Blinddaten werden
auf einen internen Bus ausgegeben, der von
Paritätserzeugungsschaltungen 213, 313 und 413 verwendet wird.
-
Die auf den internen Bus 104 ausgegebenen Blinddaten werden
mit Koeffizienten aus Koeffizienteneinrichtungen 209, 309 und
409 von Multiplizierern 207, 307 bzw. 407 multipliziert. Die
Produkte werden zu Paritäten addiert, die erzeugt werden, um
Blinddaten mit "0"-en zu haben, und werden von den Addierern
208, 308 und 408 aus Verzögerungsschaltungen 203, 303 und 402
ausgegeben. Als ein Ergebnis können die Addierer 208, 308 und
408 Paritäten ausgeben, die jeweils eine gewünschte CDS
aufweisen. Die Paritäten und Blinddaten werden an dieser Stelle
von Zwischenspeichern 223, 323 und 423 und in einem
Zwischenspeicher 224 abhängig von einem
Zwischenspeicherimpulssignal aus der Entscheidungsschaltung 150
(wird später beschrieben) gehalten.
-
Bei dieser Zeitvorgabe verbindet die Entscheidungsschaltung
150 die Schalter 212, 312 und 412 mit ihren Anschlüssen b und
neuen Paritäten, die von den Addierern 208, 308 und 408 von den
Schaltern 212, 312 und 412 ausgegeben werden. Die DSV
- Operationsschaltungen 204, 304 und 404 korrigieren ausgegebene
Daten entsprechend dem gewünschten CDS- Wert in Übereinstimmung
mit den neuen Paritäten.
-
Die von den DSV- Operationsschaltungen 204, 304 und 404
ausgegebenen Daten werden an die Entscheidungsschaltung 150
geliefert. Die Entscheidungsschaltung 150 entscheidet, ob alle
die absoluten Werte der DSV- Werte dieser drei Daten gleich sind
oder kleiner als ein vorbestimmter Wert. Wenn das Daten- ROM 205
in dem Lese- Freigabezustand ist, falls das Ausgangssignal aus
der DSV- Operationsschaltung 204 Null sein sollte, ist im
wesentlichen überprüft, ob die absoluten Werte der ausgegebenen
Daten aus den DSV- Operationsschaltungen 304 und 404 gleich oder
kleiner als der vorbestimmte Wert sind. Wenn alle diese
absoluten Werte gleich oder kleiner als der vorbestimmte Wert
sind, gibt die Entscheidungsschaltung 150 ein Zwischenspeicher-
Impulssignal aus, und von den Addierern 208, 308 und 408 zu
dieser Zeit ausgegebene Paritäten werden zwischengespeichert.
-
Wenn wenigstens einer der absoluten Werte der drei von den
DSV- Operationsschaltungen 207, 307 und 407 ausgegebenen Daten
größer als der vorbestimmte Wert ist, gibt die
Entscheidungsschaltung 150 ein Impulssignal aus, das in dem
Zähler 151 zu zählen ist. Wenn der maximale Absolutwert der drei
ausgegebenen Daten kleiner als der maximale absolute Wert der
ausgegebenen Daten nach der Errechnung der Paritäten der schon
von den Zwischenspeichern 223, 323 und 423 zwischengespeicherten
Paritäten ist, gibt die Entscheidungsschaltung 150 ein
Zwischenspeicherimpulssignal aus.
-
Wenn der Zähler 151 hochzählt, wird die Adresse des Daten-
ROM 205 geändert. Auf diese Weise gibt der Daten- ROM 205 ein
anderes Blinddatum aus, indem der CDS- Wert der ausgegebenen
Parität von dem Addierer 208 unverändert beibehalten wird. Auf
diese Weise werden die CDS- Werte der von den verbleibenden
Addierern 308 und 408 ausgegebenen Paritäten entsprechend
geändert, und die gewonnenen neuen drei Paritäten werden wieder
in die DSV- Operationsschaltungen 204, 304 und 404 durch die
Schalter 212, 312 und 412 eingegeben.
-
Nach Wiederholung dieser Operation können die Paritäten und
Blinddaten zwischengespeichert werden, in denen die DSV in drei
Paritätszeilen gleich sind oder kleiner als der vorbestimmte
Wert. Wenn die Absolutwerte der drei ausgegebenen Daten nicht
gleich oder kleiner der als der vorbestimmte Wert nach der
bestimmten Anzahl von Malen wiederholter Verarbeitung sein
können, wird die wiederholte Verarbeitung unterbrochen. In
diesem Falle werden die Paritäten und Blinddaten
zwischengespeichert, wenn der maximale Absolutwert der drei
ausgegebenen Daten ein Minimum wird.
-
Danach werden die drei von den Zwischenspeichern 223, 323
und 423 zwischengespeicherten Paritäten von den zugehörigen
Außenkode- Paritätserzeugungsabschnitten durch
Verzögerungsschaltungen 226, 326 und 426 bzw. Puffer 210, 310
und 410 ausgegeben. Die von dem Zwischenspeicher 224
zwischengespeicherten Blinddaten werden durch eine
Verzögerungsschaltung 202 und einen Puffer 211 ausgegeben. Diese
Paritäts- bzw. Blinddaten werden in Paritäts- und Blind-
Datenabschnitten einer ausgegebenen Datenkette Do auf einem
Ausgabebus 105 substituiert. Danach werden die Innenkode-
Paritäten IPab zu der Kodekette durch eine Schaltung (nicht
dargestellt) hinzuaddiert, und die gewonnene Kodekette wird an
die nächste Aufnahmeschaltung des Systems geliefert.
-
Die Entscheidungsschaltung 150 verbindet die Schalter 212,
312 und 412 mit den Anschlüssen a, und die nächsten
Paritätsketten OP&sub0;&sub2;, OP&sub1;&sub2; und OP&sub2;&sub2; werden an die DSV
- Operationsschaltungen 204, 304 und 404 ausgegeben, um die
gleiche oben beschriebene Operation erneut zu starten. In diesem
Falle wird das Daten- ROM 305 in einen Lese- Freigabezustand
versetzt. Danach werden jedesmal neue Paritäten aus den
Speichern 220, 320 und 420 eingegeben, die in den Lese-
Freigabezustand zu versetzenden Daten- ROM werden zirkular
geschaltet, wodurch die gleiche Operation wiederholt wird.
-
Mit der obigen Anordnung können alle drei Datenrahmen, die
lediglich aus Paritäten bestehen, als eine Kodekette
aufgezeichnet werden, in der niederfrequente Komponenten
unterdrückt sind; und Fehler in einem Aufzeichnungs /
Wiedergabesystem können weitestgehend reduziert werden. Da
niederfrequente Komponenten -selbst momentan- nicht erhöht
werden, kann die Möglichkeit eines zeitweiligen Kodefehlers
weitestgehend reduziert werden.
-
In dem obigen Ausführungsbeispiel wird einer der Daten- ROM
205, 305 und 405 zur Errechnung einer Paritätskette verwendet.
Wenn die Ausgangssignale aus den DSV- Operationsschaltungen 204,
304 und 404 nicht gleich oder kleiner als der vorbestimmte Werd
nach der Entscheidungsschaltung sein können, die eine
vorbestimmte Anzahl von Malen die Entscheidung ausführt, können
die in den Lese- Freigabezustand zu versetzenden Daten- ROM
geschaltet werden, um optimale Blinddaten zu erhalten, die den
DSV insgesamt weiter herabsetzen.
-
Bei der wiederholten Verarbeitung kann ein ROM oder dgl. als
Nachschlagetabelle verwendet werden, so daß die
Verarbeitungszeit verkürzt wird. Dann ist es möglich,
verschiedene Wiederholungs- Verarbeitungsoperationen innerhalb
einer Paritätsberechnungszeit auszuführen.