DE69016527T2 - Halbleiteranordnung. - Google Patents

Halbleiteranordnung.

Info

Publication number
DE69016527T2
DE69016527T2 DE69016527T DE69016527T DE69016527T2 DE 69016527 T2 DE69016527 T2 DE 69016527T2 DE 69016527 T DE69016527 T DE 69016527T DE 69016527 T DE69016527 T DE 69016527T DE 69016527 T2 DE69016527 T2 DE 69016527T2
Authority
DE
Germany
Prior art keywords
coating
semiconductor element
semiconductor
arrangement according
shear stresses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69016527T
Other languages
English (en)
Other versions
DE69016527D1 (de
Inventor
Zeeuw Cornelis Jan Hendrik De
Wilhelmus Franciscus M Gootzen
Gwendolyn Anita Luiten
Wijngaarden Hans Van
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Application granted granted Critical
Publication of DE69016527D1 publication Critical patent/DE69016527D1/de
Publication of DE69016527T2 publication Critical patent/DE69016527T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

  • Die Erfindung betrifft eine Halbleiteranordnung mit einem Halbleiterelement, einem Trägerelement für das Halbleiterelement, mit elektrischen Verbindungsleitern, Drahtverbindungen zwischen Verbindungsgebieten auf dem Halbleiterelement und den elektrischen Verbindungsleitern, mit einer Beschichtung auf der Oberfläche des Halbleiterelements im Abstand vom Trägerelement, wobei auf dieser Oberfläche sich die aktive Schaltung befindet, und mit einer Hülle aus Kunststoff, aus dem ein Anteil der Verbindungsleiter sich nach außen hin erstreckt, wobei die Beschichtung elektrisch isoliert ist und eine Elastizität zum Aufnehmen von Scherspannungen umfaßt, die zwischen der aktiven Oberfläche des Halbleiterelements und der Hülle auftreten, und wobei diese Scherspannungen im wesentlichen parallel zur Oberfläche mit der Beschichtung auftreten. Eine derartige Halbleiteranordnung ist aus EP-A-0260360 und aus EP-A- 0 275 588 bekannt.
  • Da die Abmessungen eines Halbleiterelements, wie z.B. einer integrierten Schaltung, größer werden, wenn die Abmessungen der Hülle des Halbleiterelements gleich bleiben, können mechanische Probleme auftreten. Eines dieser Probleme bezieht sich auf die mechanische Beschädigung, die der Oberfläche eines Halbleiterelements im Bereich zugefügt werden kann, auf der sich die aktuelle Schaltung befindet. Die Erfindung betrifft dieses Problem, insbesondere betrifft sie, was in der Literatur mit Musterverschiebung bezeichnet wird.
  • Unter Musterverschiebung sei die Verschiebung von Aluminiumspuren nach der Mitte des Halbleiterelements hin verstanden. Also betrifft sie die Verdrahtung auf der Oberfläche des Halbleiterelements. Die Musterverschiebung wird durch den Unterschied in dem Wärme-Ausdehnungskoeffizienten zwischen dem Halbleiterelementmaterial, beispielsweise Silizium, und dem Hüllenmaterial, beispielsweise Epoxydkunstharz, verursacht. Wärmebelastungen treten auf, wenn das Halbleiterelement vom Kunststoff umhüllt wird, insbesondere beim Abkühlen des Kunststoffs, der eine Temperatur in der Größenordnung von 175ºC erreicht hatte. Wärmebelastungen treten in viel höherem Maße auf, wenn abwechselnde Temperaturmessungen ausgeführt werden. In diesen Messungen, in denen die Qualität der gazzen Halbleiteranordnung unter stark schwankenden Wärmebedingungen geprüft wird, erfährt die Halbleiteranordnung eine Vielzahl von Temperaturänderungszyklen zwischen einem Wert weit unter 0ºC, beispielsweise -65ºC, und einem Wert weiter über 0ºC, beispielsweise +150ºC. Musterverschiebung kann auch unter wärmetechnisch wechselnden Betriebsbedingungen auftreten, insbesondere im Fall zahlreicher Abwandlungen.
  • Eine Reduktion der Scherspannungen an der Oberfläche des Halbleiterelements ist daher wichtig. Mehrere Verfahren können dazu angewandt werden. Einer der Versuche ist die Änderung der Struktur und der Polymerisationstechnologie des Kunststoffs der Hülle, so daß sog. Niederspannungskunststoffe erhalten werden können. Es ist wahr, daß das Auftreten von Spannungen hierdurch gewissermaßen reduziert wird, aber die Eigenschaften derartiger Kunststoffhüllen sind in anderen Hinsichten negativer, beispielsweise hinsichtlich ihres Feuchtigkeitswiderstands. Ein anderes Verfahren zum Verhindern von Musterverschiebung ist aus den Patentkurzfassungen von Japan, Vol. 10, Nr. 54 (E-385) (2111) und JP-A-60 206 153 bekannt. Mit diesem Verfahren wird eine harte Passivierschicht mit Aperturen in einem Zentralbereich des Halbleiterelements verwendet.
  • Eine üblichere Lösung wird in der Anwendung von Polymerbeschichtungen auf der aktiven Oberfläche des Halbleiterelements gefunden. Eine Trennschicht mit einer bestimmten Elastizität wird zwischen der Oberfläche des Halbleiterelements und der Kunststoffhülle angewandt, und diese Schicht dient zum Absorbieren der Spannungen. Die Beschichtung kann auffertiggestellten getrennten Halbleiterelementen vor ihrer Einhüllung verwendet (offensichtliche teure Chip-Beschichtung) und mit diesem Verfahren wird die ganze Oberfläche des Halbleiterelements beschichtet, oder sie kann in einem Muster auf der Halbleiterscheibe verwendet werden, bevor sie in getrennte Elemente verteilt wird (Scheibenbeschichtung). Mit diesem Verfahren, das viel preisgünstiger ist, bleiben die Kontaktbereiche für die noch anzubringenden Kontaktdrähte und möglicherweise auch das Anritzen oder Ansägen von Wegen, frei, während die weitere Oberfläche ganz beschichtet wird. Wenn eine verhältnismäßig weiche Beschichtung verwendet wird (Young-Modul vorzugsweise, aber nicht notwendigerweise unter etwa 100 MPa), werden Scherspannungen ausreichend absorbiert. In der EP-A- 0260360 und EP-A-0 275 588 sind Beispiele davon gegeben. Wenn dafür eine verhältnismäßig dicke Beschichtung verwendet wird, zeigt es sich möglich, daß die Verbindungsdrähte einzeln genommen werden können. Um dies zu verhindern, wird in EP- A-0260360 die Verwendung einer dünnen Beschichtung beschrieben, so daß der halbkugliche Verbindungspunkt des Drahtes mit dem Verbindungsgebiet auf dem Halbleiterelement nicht vollständig bedeckt wird und Kräfte hauptsächlich auf diesen halbkuglichen Verbindungspunkt ausgeübt werden. Die durch die Verschiebung der Epoxydhülle in bezug auf das Halbleiterelement auftretenden Kräfte werden jetzt durch die halbkugliche Verbindung absorbiert, die einen viel größeren Oberflächenbereich hat als der Drahtquerschnitt. Dies bringt jedoch insbesondere in Halbleiterelementen mit größeren Abmessungen, in denen die auf die Verbindungsgebiete ausgeübten Kräfte groß sind, das Problem herbei, daß der Verbindungspunkt vom Verbindungsbereich abgerissen werden kann.
  • Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung zu schaffen, in der Musterverschiebung mit einfachen und preisgünstigen Mitteln verhindert wird, während gleichzeitig Bruch in den Verbindungsdrähten und Abreißen von Verbindungen vermieden wird.
  • Erfindungsgemäß ist diese Aufgabe dadurch gelöst, daß die die Scherspannungen absorbierende Beschichtung sich auf dem Außenrand der aktiven Oberfläche des Halbleiterelements befindet, also ausgehend vom mittleren Anteil dieser exponierten Oberfläche erstreckt sich die Beschichtung bis vorbei den Verbindungsbereichen für die Drahtverbindungen.
  • Der Erfindung liegt die Erkenntnis zugrunde, daß Maßnahmen zum Gegenwirken von Musterverschiebung nur getroffen werden müssen, wenn sie erforderlich sind. Damit kann eine vorteilhaftere Verteilung der Kräfte in der Halbleiteranordnung erzielt werden.
  • Die Hülle aus Kunststoff haftet direkt am exponierten mittleren Teil des Halbleiterelements in der erfindungsgemäßen Anordnung. Scherbeanspruchungen können dort im Halbleiterelement bei Wärmebelastungen auftreten, jedoch haben diese Scherbeanspruchungen eine verhältnismäßig niedrige Stärke und verursachen keine Musterverschiebung. Am Außenrand des Halbleiterelements, auf dem die Scherbeanspruchungen ohne Beschichtung ihren größten Wert haben, absorbiert die zwischen dem Halbleiterelement und der Hülle anzubringende Beschichtung die Scherbeanspruchungen . Auf diese Weise wird Musterverschiebung an kritischen Stellen verhindert. Durch die erfindungsgemäßen Maßnahmen ist außerdem das Maß der Verschiebung der Kunststoffhülle in bezug auf das Halbleiterelement über die beschichteten Bereiche viel kleiner als bei einer Gesamtbeschichtung des Halbleiterelements. Die auf die Drahtverbindungen einwirkende Kraft oder die Zugkraft am Draht selbst ist also bedeutend geringer als bei einer Gesamtbeschichtung. Hierdurch wird sowohl Musterverschiebung verhindert als auch treten Drahtbruch oder Abreißen der Drahtverbindung nicht auf.
  • Die Beschichtung auf dem Außenrand braucht nur einen Bereich geringer Breite zu bedecken. Für die Beschichtung ist es praktisch, wenn sie eine Eiform an ihrem Innenrand hat. Die Beschichtung kann über einen ganzen Umkreisbereich angebracht werden, aber es ist auch möglich für die Beschichtung, sie stellenweise nur an den kritischen Stellen anzubringen.
  • Sowohl aus herstellungstechnischen Gründen als auch aus Gründen der Stärke ist es vorteilhaft, wenn die Verbindungsbereiche für die Verbindungsdrähte unbeschichtet sind.
  • Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert. Es zeigen
  • Fig. 1 ein schematisches Bild einer herkömmlichen Halbleiteranordnung,
  • Fig. 2 ein Schematisches Bild der Halbleiteranordnung, wobei die Oberfläche der Halbleiteranordnung mit einer Beschichtung versehen ist,
  • Fig. 3 eine graphische Darstellung mit der Spannungsentwicklung an der Oberfläche des Halbleiterelements,
  • Fig. 4 eine graphische Darstellung mit der Verschiebung der oberen Seite der Beschichtung in bezug auf das Halbleiterelement für die Beschichtung nach Fig. 2,
  • Fig. 5 eine Draufsicht auf ein Halbleiterelement mit einer erfindungsgemäßen Beschichtung,
  • Fig. 6 eine graphische Darstellung mit der Spannungsentwicklung an der Oberfläche eines Halbleiterelements mit Peripheriebeschichtung, und
  • Fig. 7 eine graphische Darstellung der Verschiebung des umhüllenden Kunststoffs in bezug auf das Halbleiterelement.
  • In Fig. 1 ist ein herkömmliches Ausführungsbeispiel einer Halbleiteranordnung mit einer Hülle aus Kunststoff dargestellt. Ein Halbleiterelement 1 ist auf einem Trägerelement 2 einer Leiterplatte angebracht. Dieses Anbringen erfolgt beispielsweise mit Lötmittel oder mit einem elektrisch leitenden Klebstoff. Verbindungsleiter 3 bilden ebenso einen Teil der Leiterplatte. Die elektrische Verbindung zwischen dem Halbleiterelement 1 und den Verbindungsleitern 3 besteht aus Verbindungsdrähten 4. Ein Draht 4 führt von jedem Verbindungsbereich (Anschlußstreifen) auf dem Halbleiterelement 1 nach einem Verbindungsleiter 3. Eine oft angewandte Verbindungstechnik ist eine Kugelverbindung oder Nagelkopfverbindung. Das Halbleiterelement 1, die Verbindungsdrähte 4 und ein Anteil der Leiterplatten 2, 3 sind in eine Kunststoffhülle aufgenommen, beispielsweise aus einem Epoxydkunstharz.
  • In der Praxis neigt man deutlich nach größeren Abmessungen des Halbleiterelements, so daß teure und sehr komplexe Schaltungen in der aktiven Oberfläche 5 angewandt werden können. Es wurde jedoch bereits angegeben, daß mechanische Probleme auftreten, wie z.B. Musterverschiebung. Musterverschiebung bezieht sich auf die Verschiebung der Aluminiumverdrahtung einer integrierten Schaltung auf der Oberfläche 5 und wird durch Wärmebelastung ausgelöst, weil es hier einen deutlichen Unterschied in Ausdehnungskoeffizienten zwischen dem Halbleiterelement, beispielsweise aus Silizium, und der Hülle, beispielsweise aus Epoxydkunstharz, besteht. Es kann angenommen werden, daß bei großen Scherbeanspruchungen eine Passivierbeschichtung beispielsweise aus Siliziumnitrid auf der Oberfläche 5 in dem Bereich abreißen kann, in dem die Schicht eine schrittweise Erhöhung zum Bedecken einer Aluminiumspur enthält. Die Scherbeanspruchung auf der Aluminiumspur ist dabei proportional der Breite dieser Spur und der Scherbeanspruchung an Ort und Stelle. Sowohl die Scherbeanspruchung als auch die Breite der Aluminiumspuren sind am größten auf den Rändern des Halbleiterelements (Verbindungsbereiche für Drahtverbindungen und Speiseleitungen), so daß Musterverschiebung höchstwahrscheinlich hier auftritt.
  • Eine Lösung für dieses Problem wurde in der Anwendung einer Beschichtung auf der aktiven Oberfläche des Halbleiterelements gesucht. Die aktive Oberfläche wird dabei von der Kunststoffhülle getrennt. Wenn die Beschichtung aus einem verhältnismäßig weichen Kunststoff besteht, wie z.B. einer Polymerbeschichtung, beispielsweise einer Siliziumbeschichtung, tritt das Problem der Musterverschiebung nicht länger auf. In Fig. 2 ist schematisch eine Halbleiteranordnung dargestellt, in der das Halbleiterelement mit Scheibenbeschichtung versehen ist. Das bedeutet, daß die Beschichtung 6 auf der Halbleiterscheibe angebracht wird, bevor diese Scheibe in einzelne Halbleiterelemente beispielsweise durch Sägen verteilt wird. Ein Muster wird angebracht, in dem die Verbindungsbereiche 7 für die noch anzubringenden Verbindungsdrähte und die Schneidspuren 8 frei von der Beschichtung bleiben. (Auch ist es möglich, die Beschichtung auf jeder einzelnen fertiggestellten Halbleiteranordnung anzubringen (Chip-Beschichtung), wobei in diesem Fall die ganze Oberfläche der Halbleiteranordnung beschichtet wird. Jedoch ist dies ein teueres Geschäft. Die Beschreibungen weiter unten gelten grundsätzlich auch für Halbleiteranordnungen mit Chip-Beschichtung).
  • In Fig. 3 ist ein Beispiel der Entwicklung der Scherbeanspruchung auf der Oberfläche des Halbleiterelements sowohl in einer Anordnung nach Fig. 1 ohne Beschichtung, siehe die gestrichelte Linie A, als auch in einer Anordnung nach Fig. 2 mit Beschichtung dargestellt, siehe die ausgezogene Linie B. R bezeichnet den Abstand von der Mitte des Halbleiterelements zum Rand. Es ist klar ersichtlich, daß die Oberfläche des Halbleiterelements keine Scherbeanspruchung effahrt, wenn eine Beschichtung verwendet wird. Eine Beanspruchungsspitze tritt nur auf, wenn das Kunstharz der Hülle mit der Halbleiteroberfläche nahe bei einem Verbindungsbereich 7 für den Draht in Kontakt steht. Musterverschiebung tritt nicht mehr auf durch die Verwendung der Beschichtung. Jedoch entsteht jetzt ein anderes Problem. In Fig. 4 ist ein Beispiel der Verschiebung der oberen Seite der Beschichtung in bezug auf das Halbleiterelement dargestellt, die auch die Verschiebung des Kunstharzes an Ort und Stelle ist. Diese Verschiebung V von der Mitte des Halbleiterelements nach seinem Rand ist erheblich. Durch diese Verschiebung können große Kräfte auf die Drähte 4 ausgeübt werden. Dies kann zu Drahtbruch oder zum Abreißen der Drahtverbindung im Verbindungsbereich 7 führen.
  • Die Erfindung beseitigt das Problem der Musterverschiebung derart, daß Abreißen von Drahtverbindungen oder Bruch in den Drähten nicht auftritt. Erfindungsgemäß wird die Beschichtung nur in diejenigen Gebiete angebracht, in denen Musterverschiebung auftreten könnte, d.h. nahe bei der Peripherie des Halbleiterelements.
  • In Fig. 5 ist schematisch eine Draufsicht auf ein Ausführungsbeispiel der Erfindung mit der Beschichtung 9 auf dem Halbleiterelement 1 dargestellt. Die Beschichtung 9 ist schraffiert dargestellt. Die Abmessungen sind der Deutlichkeit halber nicht maßstabgerecht. Die Beschichtung 9 befindet sich nur in der Nähe des Umkteises des Halbleiterelements. Der mittlere Anteil des Halbleiterelements bleibt frei von der Beschichtung, so daß die Kunststoffhülle sich hier direkt an der Oberfläche haften kann. (Auf den Verbindungsbereichen 7 und auf den Sägewegen 8 ist in diesem Ausführungsbeispiel aus obigen Gründen keine Beschichtung vorhanden). Der Innenrand 10 der Beschichtung hat aus praktischen Gründen eine Eiform, aber auch andere Formen, beispielsweise eine Rechteckform, kann ebenfalls die Wirkung der Erfindung vertreten. Der kleinste Breite D der Beschichtung kann zwischen breiten Grenzen liegen. Eine Breite D von etwa 500 um wurde als besonders geeignet erachtet.
  • In Fig. 6 ist die Entwicklung der Scherbeanspruchung auf der Oberfläche des Halbleiterelements dargestellt. Die gestrichelte Linie A stellt die Scherbeanspruchung ohne Beschichtung dar, die ausgezogene Linie C stellt die Scherbeanspruchung mit Peripheriebeschichtung dar. Von der Linie C ist ersichtlich, daß sich die Scherbeanspruchung langsam nach dem Rand des Halbleiterelements aufbaut. Mit diesen niedrigen Werten tritt jedoch keine Musterverschiebung auf. Die Beanspruchungspitze in den Verbindungsbereichen 7 für den Draht ist viel niedriger als im Fall einer Gesamtbeschichtung des Halbleiterelements. Musterverschiebung wird endgültig nicht im erfindungsgemäßen Ausführungsbeispiel auftreten. Die geringste Breite der Beschichtung ist in der graphischen Darstellung mit D bezeichnet.
  • In Fig. 7 ist die Verschiebung des Kunststoffs der Hülle in bezug auf das Halbleiterelement dargestellt. Es tritt eine verhältnismäßig geringe Verschiebung nur nahe beim Umkreis auf, die dadurch ausgelöst wird, daß die Kunststoffhülle direkt an der Oberfläche des Halbleiterelements in der Mitte des Halbleiterelements haftet. Diese verhältnismäßig geringe Verschiebung beeinflußt die Drähte 4 und kann von diesen Drähten leicht aufgenommen werden. Das Abreißen der Drahtverbindung und Bruch in den Drähten kann nicht auftreten. Der Doppeleffekt, Verhinderung von Musterverschiebung und Drahtbruch oder Abreißen von Drahtverbindungen wird mit Hilfe der Erfindung erreicht. Vorzugsweise wird eine verhältnismäßig weiche Beschichtung verwendet, die eine Beschichtung mit einem Elastizitätsmodul (Youngscher Modul) von 100 MPa oder darunter ist. Beschichtungen mit einem höheren Elastizitätsmodul können jedoch ganz zufriedenstellend sein. Das Material für die Beschichtung kann beispielsweise ein Polymer sein. Als besonders geeignet zeigte sich eine Siliziumbeschichtung, aber auch andere Werkstoffe sind verwendbar. Die Beschichtungsdicke kann zwischen weiten Grenzen liegen. Der vorteilhafte Effekt der Erfindung macht es unnötig, daß die Beschichtung besonders dünn ist, beispielsweise weniger als 10 um, so daß der Kunststoff der Hülle nur im Drahtverbindungspunkt Kräfte ausübt. Höhere Werte beispielsweise von 30 um oder darüber sind zulässig, da die Kräfte auf den Draht durch die (verhältnismäßig geringe) Verschiebung des Kunststoffs beschränkt bleiben.
  • Im erfindungsgemäßen Ausführungsbeispiel ist angegeben, daß der mittlere Anteil des Halbleiterelements frei von der Beschichtung bleibt. Dies ist als Ausgangspunkt wichtig. Wenn jedoch aus irgendeinem Grund Beschichtung über einen verhältnismäßig geringen Anteil der Mitte angebracht wird, bleibt das Prinzip der Erfindung nach wie vor erhalten.

Claims (8)

1. Halbleiteranordnung mit einem Halbleiterelement (1), einem Trägerelement (2) für das Halbleiterelement (1), mit elektrischen Verbindungsleitern (3), Drahtverbindungen (4) zwischen Verbindungsgebieten (7) auf dem Halbleiterelement (1) und den elektrischen Verbindungsleitern (3), mit einer Beschichtung (9) auf der Oberfläche des Halbleiterelements (1) im Abstand vom Trägerelement (2), wobei auf dieser Oberfläche sich die aktive Schaltung befindet, und mit einer Hülle aus Kunststoff, aus dem ein Anteil der Verbindungsleiter (3) sich nach außen hin erstreckt, wobei die Beschichtung (9) elektrisch isoliert ist und eine Elastizität zum Aufnehmen von Scherspannungen umfaßt, die zwischen der aktiven Oberfläche (5) des Halbleiterelements (1) und der Hülle auftreten, und wobei diese Scherspannungen im wesentlichen parallel zur Oberfläche mit der Beschichtung auftreten, dadurch gekennzeichnet, daß die die Scherspannungen absorbierende Beschichtung (9) sich auf dem Außenrand der aktiven Oberfläche (5) des Halbleiterelements (1) befindet, also ausgehend vom mittleren Anteil dieser exponierten Oberfläche erstreckt sich die Beschichtung (9) bis vorbei den Verbindungsbereichen (7) für die Drahtverbindungen (4).
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Beschichtung einen Umfangsbereich mit einer Breite von etwa 500 um bedeckt.
3. Halbleiteranordnung nach Anspruch l, dadurch gekennzeichnet, daß die Beschichtung an ihrem oberen Rand eine Eiform hat, deren kleinster Abstand zum Außenrand etwa 500 um beträgt.
4. Halbleiteranordnung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die Verbindungsbereiche für die Drahtverbindungen frei von der Beschichtung liegen.
5. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Anritz- oder Sägewege ebenfalls frei von der Beschichtung sind.
6. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Beschichtung einen Elastizitätsmodul (Youngscher Modul) von weniger als 100 MPa hat.
7. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Beschichtung aus einem Polymerwerkstoff besteht.
8. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 76, dadurch gekennzeichnet, daß die Beschichtung aus einem Werkstoff auf Silikonbasis gebildet ist.
DE69016527T 1989-08-07 1990-08-03 Halbleiteranordnung. Expired - Fee Related DE69016527T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL8902018A NL8902018A (nl) 1989-08-07 1989-08-07 Halfgeleiderinrichting.

Publications (2)

Publication Number Publication Date
DE69016527D1 DE69016527D1 (de) 1995-03-16
DE69016527T2 true DE69016527T2 (de) 1995-08-31

Family

ID=19855147

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69016527T Expired - Fee Related DE69016527T2 (de) 1989-08-07 1990-08-03 Halbleiteranordnung.

Country Status (6)

Country Link
US (1) US5043793A (de)
EP (1) EP0412608B1 (de)
JP (1) JP2558172B2 (de)
KR (1) KR0185383B1 (de)
DE (1) DE69016527T2 (de)
NL (1) NL8902018A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3223246B2 (ja) * 1997-07-25 2001-10-29 東レ・ダウコーニング・シリコーン株式会社 半導体装置
US6621173B1 (en) 1998-07-23 2003-09-16 Dow Corning Toray Silicone Co., Ltd. Semiconductor device having an adhesive and a sealant
US6204557B1 (en) 1999-09-13 2001-03-20 Integrated Device Technology, Inc. Reduction of topside movement during temperature cycles
US7071559B2 (en) * 2004-07-16 2006-07-04 International Business Machines Corporation Design of beol patterns to reduce the stresses on structures below chip bondpads

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5748252A (en) * 1980-09-08 1982-03-19 Nec Corp Semiconductor device and manufacture thereof
JPS60206153A (ja) * 1984-03-30 1985-10-17 Toshiba Corp 半導体装置
JPS6110243A (ja) * 1984-06-26 1986-01-17 Nec Corp 半導体装置
JPS61230344A (ja) * 1985-04-05 1986-10-14 Toray Silicone Co Ltd 樹脂封止型半導体装置
DE3788119T2 (de) * 1986-12-19 1994-05-11 Philips Nv Verfahren zum Herstellen einer Halbleitervorrichtung mit vermindertem Verpackungsdruck.

Also Published As

Publication number Publication date
EP0412608A1 (de) 1991-02-13
KR910005404A (ko) 1991-03-30
US5043793A (en) 1991-08-27
KR0185383B1 (ko) 1999-04-15
JP2558172B2 (ja) 1996-11-27
EP0412608B1 (de) 1995-02-01
DE69016527D1 (de) 1995-03-16
NL8902018A (nl) 1991-03-01
JPH0377354A (ja) 1991-04-02

Similar Documents

Publication Publication Date Title
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE3134343C2 (de) Halbleiteranordnung
DE2931449C2 (de)
DE4126043C2 (de) Gekapseltes Halbleiterbauelement
DE69912565T2 (de) Halbleiteranordnung
DE19813525A1 (de) Integriertes Halbleiterbauelement
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE3116406A1 (de) Halbleiteranordnung
DE10351761A1 (de) Sensor für eine dynamische Grösse
DE102009006826A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE3913221A1 (de) Halbleiteranordnung
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE19645568A1 (de) Halbleiterscheibe, Halbleiterbauelement und Herstellungsverfahren für das Halbleiterbauelement
DE19736139B4 (de) Leiterplatte
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE102020110920A1 (de) Leiterrahmen für halbleitergehäuse
DE19801488B4 (de) Verfahren zum Zusammenbau eines Halbleiterbausteins
DE102012100231B4 (de) Halbleiterchip
DE69728648T2 (de) Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat
DE69016527T2 (de) Halbleiteranordnung.
DE102019002210A1 (de) Halbleiterleistungsmodul zu m schutz vor einem kurzschlussereignis
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
DE102019127007B4 (de) Stapel elektrischer bauelemente und verfahren zur herstellung desselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N

8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: VOLMER, G., DIPL.-ING., PAT.-ANW., 52066 AACHEN

8339 Ceased/non-payment of the annual fee