DE68926414D1 - Verfahren und Gerät zur Fehlererkennung in differentialen Stromschaltlogikschaltkreisen - Google Patents
Verfahren und Gerät zur Fehlererkennung in differentialen StromschaltlogikschaltkreisenInfo
- Publication number
- DE68926414D1 DE68926414D1 DE68926414T DE68926414T DE68926414D1 DE 68926414 D1 DE68926414 D1 DE 68926414D1 DE 68926414 T DE68926414 T DE 68926414T DE 68926414 T DE68926414 T DE 68926414T DE 68926414 D1 DE68926414 D1 DE 68926414D1
- Authority
- DE
- Germany
- Prior art keywords
- fault detection
- logic circuits
- differential current
- current switching
- switching logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US23297888A | 1988-08-17 | 1988-08-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE68926414D1 true DE68926414D1 (de) | 1996-06-13 |
Family
ID=22875370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE68926414T Expired - Lifetime DE68926414D1 (de) | 1988-08-17 | 1989-07-12 | Verfahren und Gerät zur Fehlererkennung in differentialen Stromschaltlogikschaltkreisen |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0356365B1 (de) |
JP (1) | JPH06100638B2 (de) |
DE (1) | DE68926414D1 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5396182A (en) * | 1992-10-02 | 1995-03-07 | International Business Machines Corporation | Low signal margin detect circuit |
CN112905402A (zh) * | 2021-03-25 | 2021-06-04 | 长春捷翼汽车零部件有限公司 | 导引电路模拟装置以及导引电路兼容性测试方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4311925A (en) * | 1979-09-17 | 1982-01-19 | International Business Machines Corporation | Current switch emitter follower latch having output signals with reduced noise |
JPS62134576A (ja) * | 1985-12-03 | 1987-06-17 | シ−メンス、アクチエンゲゼルシヤフト | 集積モジユ−ルの試験方法および回路装置 |
-
1989
- 1989-07-12 EP EP19890480109 patent/EP0356365B1/de not_active Expired - Lifetime
- 1989-07-12 DE DE68926414T patent/DE68926414D1/de not_active Expired - Lifetime
- 1989-07-19 JP JP1184887A patent/JPH06100638B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06100638B2 (ja) | 1994-12-12 |
EP0356365A2 (de) | 1990-02-28 |
EP0356365B1 (de) | 1996-05-08 |
EP0356365A3 (de) | 1992-01-29 |
JPH0282176A (ja) | 1990-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE59309599D1 (de) | Verfahren und Anordnung zur Erkennung von Kurzschlüssen in Leitungsabzweigen von elektrischen Netzen | |
DE69435074D1 (de) | Geraet und verfahren zur zellenverarbeitung in zellenrelaisknoten | |
DE69115983D1 (de) | Schaltungen und Verfahren zur selektiven Umschaltung negativer Spannungen in integrierten CMOS-Schaltungen | |
DE69532281D1 (de) | Verfahren und vorrichtung zur elektrischen entionisierung mit polaritätsumschaltung und doppelumkehrung | |
DE69217862D1 (de) | Schaltungsanordnung und Verfahren zur Zweitonmehrfrequenzerkennung | |
DE59813420D1 (de) | Verfahren und anordnung zur erkennung von kurzschlüssen in niederspannungsnetzen | |
DE69301225D1 (de) | Verfahren und Schaltung zum Durchbrennen von Sicherung in einen integrierten Schaltkreis | |
DE4290562T1 (de) | Verfahren und Einrichtung zur Leitwegwahl von Zellennachrichten mit Verzögerung | |
EP0347494A3 (en) | Water washable contaminant detection and labelling compositions and method for utilizing same | |
DE69126599D1 (de) | Verfahren und Anordnung zum Verbinden integrierter Schaltungen in drei Dimensionen | |
DE69029597D1 (de) | Verfahren und Einrichtung zum Verhindern eines Fehlbetriebs bei kontaktlosen Druckknopfschaltern | |
DE69941143D1 (de) | Verfahren zum Erzeugen von differentiellen drei Zuständen und differentieller Dreizustandsschaltung | |
DE69717971D1 (de) | Verfahren und schaltung zum testen von elektrischen antrieben | |
DE69119523D1 (de) | Fehlererkennung in Relaisansteuerungsschaltungen | |
FR2527866B1 (fr) | Procede et circuit de limitation ou maintien de tension dans des circuits integres | |
DE69533567D1 (de) | Vorrichtung und Verfahren zum Auffinden von False-Timing-Paths in digitalen Schaltkreisen | |
DE69730894D1 (de) | Verfahren und Vorrichtung zur Fehlererkennung | |
GB2320625B (en) | Method for measuring fault currents in an inverter and inverter with controlled semiconductor switches | |
DE69731946D1 (de) | Gerät zur logik- und leckstromprüfung von digitalen logikschaltungen | |
DE69401227D1 (de) | Verfahren und Vorrichtung zum Zusammenschalten von elektrischen Schaltungen | |
DE69331983D1 (de) | Leitungsanschlussschaltung und Verfahren zur Vermittlungsumschaltung bei Fehlererkennung | |
DE68926414D1 (de) | Verfahren und Gerät zur Fehlererkennung in differentialen Stromschaltlogikschaltkreisen | |
DE69531931D1 (de) | Symmetrisch ohmische Stromwandlerschaltung und Verfahren dazu | |
DE69724737D1 (de) | Verfahren und Vorrichtung zur Prüfung von Speicherschaltungen | |
FI941579A (fi) | Differenttiaalinen virranilmaisemismenetelmä ja -laite |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8332 | No legal effect for de |