DE68920365T2 - Verfahren zur Polierung eines Halbleiter-Plättchens. - Google Patents
Verfahren zur Polierung eines Halbleiter-Plättchens.Info
- Publication number
- DE68920365T2 DE68920365T2 DE68920365T DE68920365T DE68920365T2 DE 68920365 T2 DE68920365 T2 DE 68920365T2 DE 68920365 T DE68920365 T DE 68920365T DE 68920365 T DE68920365 T DE 68920365T DE 68920365 T2 DE68920365 T2 DE 68920365T2
- Authority
- DE
- Germany
- Prior art keywords
- polishing
- silicon
- silicon wafer
- substrate
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005498 polishing Methods 0.000 title claims description 123
- 238000000034 method Methods 0.000 title claims description 54
- 239000004065 semiconductor Substances 0.000 title description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 97
- 229910052710 silicon Inorganic materials 0.000 claims description 97
- 239000010703 silicon Substances 0.000 claims description 97
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 43
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 235000012239 silicon dioxide Nutrition 0.000 claims description 20
- 229910052681 coesite Inorganic materials 0.000 claims description 16
- 229910052906 cristobalite Inorganic materials 0.000 claims description 16
- 229910052682 stishovite Inorganic materials 0.000 claims description 16
- 229910052905 tridymite Inorganic materials 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000012530 fluid Substances 0.000 claims description 10
- 239000002245 particle Substances 0.000 claims description 9
- 239000007788 liquid Substances 0.000 claims description 8
- 230000003746 surface roughness Effects 0.000 claims description 7
- 229910010293 ceramic material Inorganic materials 0.000 claims description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 5
- 229910052593 corundum Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910003465 moissanite Inorganic materials 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 description 66
- 239000010410 layer Substances 0.000 description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 8
- 238000002474 experimental method Methods 0.000 description 7
- 238000007517 polishing process Methods 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000011856 silicon-based particle Substances 0.000 description 2
- -1 Al2O3 Chemical compound 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000012209 synthetic fiber Substances 0.000 description 1
- 229920002994 synthetic fiber Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229920006305 unsaturated polyester Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/051—Etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/831—Of specified ceramic or electrically insulating compositions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/84—Manufacture, treatment, or detection of nanostructure
- Y10S977/888—Shaping or removal of materials, e.g. etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
- Die vorliegende Erfindung betrifft ein Verfahren zum Polieren eines Siliciumwafers unter Ausbildung einer außerordentlich flachen, schadensfreien Spiegeloberfläche, welcher besonders geeignet ist für Halbleitervorrichtungen. Die vorliegende Erfindung betrifft auch ein Verfahren zum Herstellen eines Siliciumwafers.
- Um die bei der Herstellung einer Halbleitervorrichtung erforderliche Spiegeloberfläche und Flachheit auszubilden, wird das Polieren üblicherweise mittels eines mechanochemischen Verfahrens durchgeführt, bei dem ein Polierpolster aus synthetischen Fasern, ein alkalisches Polierfluid und feine Siliciumdioxidteilchen verwendet werden. Der Siliciumwafer wird zwischen einer Grundplatte, die mit einem Polierpolster versehen ist, und einer Trägerplatte, an welcher der Wafer anhaftet, getragen, oder der Wafer wird zwischen zwei Grundplatten, die mit Polierpolstern von etwa 2 mm Dicken bedeckt sind, gehalten. Ein Druck von 100 bis 500 g/cm² wird auf die Waferoberfläche ausgeübt. Der Wafer wird mechanochemisch durch die relative Bewegung zwischen der Grundplatte und dem Wafer poliert, z.B. indem man die Grundplatte und die Trägerplatte rotiert, wobei man eine Polierflüssigkeit zufügt, die ein alkalisches Fluid in einem pH-Bereich von 10 bis 12 einschließt, und unter Verwendung von Polierteilchen aus hochreinem Siliciumdioxid von 0,02 bis 0,10um (s. US-A-3 740 900; US-A-4 692 223).
- Bei einem solchen Verfahren wird der Druck auf die Oberfläche des Wafers mittels eines Tuchs übertragen, wodurch ein gleichmäßiger Druck über die gesamte Oberfläche ausgeübt wird, aufgrund der Druckdeformation des Tuches und infolgedessen sind die Unterschiede bei den Flächen der Siliciumwafer gering.
- Es tritt jedoch wegen des im allgemeinen gleichmäßigen Entfernungsgrades ein Problem auf, wie dies in Fig. 1 gezeigt wird. In Fig. 1 schließt ein Siliciumwafer 20 eine zu polierende Oberfläche 22 mit einer unterschiedlichen Dicke ein. Beim Polierverfahren wird ein Volumen 24 des Siliciumwafers entfernt und eine Oberfläche 26 freigelegt. Wegen des im allgemeinen gleichmäßigen Entfernungsgrades bleiben Dicken-Variationen an der Oberfläche 26 erhalten. Um die Oberfläche 26 so zu bearbeiten, daß die für die VLSI-Herstellung erforderliche Flachheit vorliegt, wird viel Zeit eingesetzt, um verhältnismäßig große Mengen des Materials zu entfernen. In neuerer Zeit werden, um den strengeren Spezifizierungen für die Dicken-Variationen zu entsprechen, immer härtere Poliertücher (Polster) verwendet, jedoch ist die Verringerung der GesamtDicken-Variation auf weniger als 2um dennoch sehr schwierig.
- In jüngerer Zeit stehen bei der Vorrichtungsentwicklung die Konstruktion, die kleinere Größe und eine höhere Integration zunehmend im Vordergrund der Überlegungen. Um diesen Erfordernissen zu entsprechen, müssen wir eine Additionskamera bei dem photolithographischen Verfahren in Betracht ziehen, sowie beispielsweise das Fokussieren, wobei die Bedingung der Oberfläche mit dem Fokussieren übereinstimmen muß während der Resistauftragung, Filmbildung und dem Abätzen. Um beispielsweise eine Submikronvorrichtung herzustellen, müssen die Dicken- Variationen des Wafers bei 15 x 15 mm oder 20 x 20 mm weniger als 1um, und vorzugsweise 0,5um betragen. Die Anforderung für die Gesamt-Dicken-Variation eines verwendeten Wafers muß deshalb weniger als 2um betragen.
- In den vergangenen Jahren wurden dielektrische Isolierungsstrukturen, die Bi-CMOS-Struktur und die SOI (Silicium-auf-Isolator)-Struktur als Vorrichtung entwickelt. Bei der SOI-Struktur wird eine Insel aus monokristallinem Silicium, polykristallinem Silicium oder amorphem Silicium gebildet; und eine dielektrische oder Isolierungsfläche wird ebenfalls auf einem Substrat gebildet. Es ist erforderlich, die Siliciuminsel und die dielektrische Fläche schadensfrei nach der vorher beschriebenen Methode zu polieren. Zusätzlich muß die Dicke der Siliciuminsel der herzustellenden Vorrichtung angepaßt werden. Die durch die Siliciuminsel begrenzte Fläche muß gewünschte Eigenschaften haben.
- Bei dem Verfahren wird beispielsweise ein Substrat 30, das aus monokristallinem Silicium oder polykristallinem Silicium hergestellt wurde, zunächst hergestellt, wie dies in Fig. 2 gezeigt wird. Ein isolierendes erhabenes Muster 32 aus SiO&sub2; wird auf einer Oberfläche des Substrats 30 ausgebildet. Dann wird mittels einer Dünnfilm- Ausbildungsmethode, wie CVD (Chemical Vapor Deposition) eine Siliciumschicht 34 aus monokristallinem oder polykristallinem Silicium auf der Oberfläche des Substrats 30 derart ausgebildet, daß das Isoliermuster 32 von dem Substrat 30 und der Siliciumschicht 34 umgeben ist, so daß der unfertige Siliciumwafer, wie er in Fig. 2 gezeigt wird, mit einer gewissen Dicken-Varation ausgebildet wird.
- Um die Oberfläche des Wafers abzuflachen, sind drei Methoden bekannt, (a) die "Etch-Back"-Methode, (b) die Reflow"-Methode und (c) die selektive Poliermethode. Die "Etch-back"-Methode erfordert jedoch einen erheblichen Aufwand und bildet nur eine Toleranz von ± 0,2um aus, und die "Reflow"-Methode wird nur bei dem Verdrahtungsverfahren angewendet. Deshalb ist das selektive Polierverfahren die einzige Lösung.
- Nach der Anfangsbearbeitung wird die selektive Poliermethode angewendet, um die äußere Oberfläche der Siliciumschicht 34 zu bearbeiten, so daß die Siliciumschicht lateral durch ein Isoliermuster, wie dies in Fig. 3 gezeigt wird, umgeben wird. Bei der Poliermethode wird dann, wenn die Polierentfernung das Isoliermuster 32 erreicht, die Entfernungsrate sehr niedrig. Dann wird das Polierpolster durch Druck deformiert, um die Siliciuminsel 40 freizulegen, wie dies in Fig. 3 gezeigt wird (in Fig. 3 bedeuten die Ziffern 36 und 38 die Oberfläche des Siliciumwafers vor bzw. nach dem Polieren). Deshalb variiert die Dicke der Kristallinsel, auf welcher später ein Schaltkreis ausgebildet wird, und unterscheidet sich von einem identischen bearbeiteten Wafers, wie er in Fig. 4 gezeigt wird, und deshalb findet bei dem photolithographischen Verfahren eine Defokussierung statt.
- Ist es erforderlich, daß die Vorrichtungsstruktur eine gewisse Dicke hat, die über dem Isoliermuster 32 verbleibt, wie dies in Fig. 5 gezeigt wird, dann soll das Polieren mit dem Polierpolster die Oberfläche 38 nicht abflachen und die Dicke der verbleibenden Siliciumschicht 34 über den Isoliermuster 32 nicht eingestellt werden.
- Es ist deshalb ein Ziel der vorliegenden Erfindung ein Verfahren zur Verfügung zu stellen, einen Siliciumwafer zu polieren, um dadurch eine schadensfreie Spiegeloberfläche mit einem Flachheitsgrad auszubilden, der für Submikron- Lithographie geeignet ist, und das selektive Polieren eines unfertigen Wafers zur Verfügung zu stellen, der gewisse Krümmungs- und Dickeveränderungen aufweist, die verursacht werden durch die Anordnung des Isolierpolsters und das Ablagern von Silicium.
- Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung eines Siliciumwafers zum Ausbilden einer Spiegeloberfläche mit einem Flachheitsgrad zur Verfügung zu stellen, der für eine Submikron- Lithographie geeignet ist und eine gewünschte Dicke hat.
- Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst. Ansprüche 2 bis 9 beschreiben bevorzugte Ausführungsformen der Erfindung.
- Fig. 1 ist eine Seitenansicht und zeigt einen Siliciumwafer mit Oberflächen vor und nach dem Polieren gemäß dem Stand der Technik.
- Fig. 2 ist eine Seitenansicht und zeigt einen anderen Siliciumwafer vor dem Polieren mittels einer Methode zum Herstellen eines Siliciumwafers im Vergleich zur vorliegenden Erfindung.
- Fig. 3 ist eine Seitenansicht und zeigt den Siliciumwafer von Fig. 2 mit Oberflächen vor und nach dem Polieren.
- Fig. 4 ist eine Seitenansicht und zeigt ein Beispiel eines gewünschten Siliciumwafers mit den gewünschten Dimensionen nach dem Polieren.
- Fig. 5 ist eine Seitenansicht und zeigt ein weiteres Beispiel für einen gewünschten Siliciumwafer mit gewünschten Dimensionen nach dem Polieren.
- Fig. 6 ist eine Seitenansicht und zeigt einen Siliciumwafer mit Oberflächen vor und nach dem Polieren unter Anwendung einer Methode zum Polieren gemäß der ersten Ausführungsform der vorliegenden Erfindung.
- Fig. 7 bis Fig. 10 sind Seitenansichten und zeigen ein Herstellungsverfahren für einen Siliciumwafer gemäß einer hypothetischen Methode einer zweiten Ausführungsform der vorliegenden Erfindung.
- Fig. 11 bis Fig. 13 sind Seitenansichten nd zeigen ein Herstellungsverfahren für einen Siliciumwafer gemäß einer tatsächlichen Methode der zweiten Ausführungsform der vorliegenden Erfindung.
- Fig. 14 bis Fig. 16 sind Seitenansichten und zeigen ein Herstellungsverfahren für einen Siliciumwafer gemäß einer weiteren aktuellen Methode der zweiten Ausführungsform der vorliegenden Erfindung.
- Fig. 17 ist eine Seitenansicht und zeigt einen Polierblock, wie er bei den obigen Ausführungsformen verwendet wird.
- Fig. 18 ist eine vergrößerte Seitenansicht und zeigt ein Teil des Blocks, bestimmt durch die XVIII-Fläche in Fig. 17.
- Fig. 19 und Fig. 20 sind graphische Darstellungen und zeigen Dicken-Variationen im Vergleich zwischen der zweiten Ausführungsform und einer weiteren Methode.
- Unter Bezugnahme auf die vorliegenden Zeichnungen werden nachfolgend verschiedene bevorzugte Ausführungsformen beschrieben.
- In Fig. 6 schließt ein unfertiger Siliciumwafer 50 eine Oberfläche 52 ein und hat Dicken-Variationen, so daß der Flachheitsgrad außerhalb des erforderlichen Toleranzbereiches ist. Ein keramischer Polierblock mit einer Oberfläche mit einem hohen Flachheitsgrad wird auf eine Drehvorrichtung installiert. Auf den keramischen Polierblock wird Polierflüssigkeit aufgetragen, die ein alkalisches Fluid mit einem pH von 10 bis 11 darstellt, und in welcher hochreine Siliciumdioxidteilchen dispergiert sind. Der Wafer 50 ist in direktem Kontakt mit der planaren Oberfläche des Polierblocks bei einem Druck von 50 bis 200 g/cm² derart, daß die Oberfläche 52 im allgemeinen paralell der planaren Oberfläche des Polierblocks gegenübersteht. Die Waferoberfläche unterliegt der Friktion und dem Abrieb aus den Siliciumteilchen und der Polieroberfläche des Blockes durch Rotieren des Polierblocks und anschließendem chemischen Ätzen. Dieses Verfahren ist als mechanochemisches Polieren bekannt. Der Polierblock besteht aus einem keramischen Material, um zu vermeiden, daß der Wafer verunreinigt wird, und auch wegen der Härte desselben. Das kermamische Material, das vorzugsweise härter ist als der Siliciumwafer und gegenüber dem mechanochemischen Polieren beständiger ist als Silicium wird vorzugsweise ausgewählt aus SiO&sub2;, Al&sub2;O&sub3;, Si&sub3;N&sub4; und SiC. Ist beispielsweise das keramische Material Al&sub2;O&sub3;, dann beträgt seine Härte vorzugsweise mehr als 1.100 kg/mm² (Vickers-Härte bei 500 g), die Biegefestigkeit ist vorzugsweise mehr als 3.000 kg/cm² und die Druckfestigkeit beträgt vorzugsweise mehr als 19.000 kg/cm² und das Young'sche Modul ist vorzugsweise mehr als 2,5 x 10&sup6; kg/cm². Die Korngröße der Polierteilchen beträgt vorzugsweise weniger als 0,05um. Noch bevorzugter haben die Polierteilchen eine Korngröße von 0,01 bis 0,02um.
- Bei dem Verfahren unter den vorgenannten Bedingungen werden erhöhte Teile der Oberfläche 52 zuerst entfernt. Deshalb hat der bearbeitete Siliciumwafer 54 eine schadensfreie Spiegeloberfläche 56 mit der gewünschten Flachheit.
- Ein Siliciumwafer mit einem zirkularen Querschnitt und einem Durchmesser von 125 mm wurde verwendet, der eine Gesamtdicke-Variation von 11um und eine maximale Oberflächenrauhheit von 2,5um hat. Ein Polierblock mit einem kreisförmigen Querschnitt und einem Durchmesser von 250 mm und einer Dicke von 20 mm wurde verwendet; der Polierblock hatte eine Gesamtdicke-Variation von 5um und eine maximale Oberflächenrauhheit von 0,01um. Der keramische Polierblock bestand aus hochreinem Quarz mit einer Reinheit von 99,99 %. Das Polierfluid schloß eine alkalische Flüssigkeit mit einem pH von 10,2 und hochreine Siliciumdioxidteilchen mit 0,02um Größe in einer Menge von 5,0 Gew.-% ein. Der Siliciumwafer wurde auf den Polierblock mit 100 g/cm² aufgebracht. Das Polierfluid wurde auf eine Metallplatte bei einer Temperatur von 35± 1ºC aufgebracht, so daß der Siliciumwafer bei 35ºC poliert wurde.
- Unter den obigen Bedingungen wurde der Siliciumwafer 5 Minuten poliert. Lediglich die oberen Teile der Oberfläche des Siliciumwafers waren spiegelpoliert. Andere Teile der Oberfläche waren nicht poliert.
- Nach weiterem 35-minütigem Polieren war die gesamte Oberfläche des Siliciumwafers spiegelpoliert. Die Gesamtdicke-Variation des polierten Siliciumwafers war mit 1,3um sehr klein.
- Um einen Vergleich mit den Ergebnissen des Versuchs 1 zu zeigen, wurde der Siliciumwafer nach dem Stand der Technik mit einem Polierpolster poliert und die ausgebildete Dicken-Variation wurde gemessen. Beim Versuch 2 war ein 2 mm dickes Polster, hergestellt aus einer ungesättigten Polyesterfaser, auf einen metallischen Polierblock aufgebracht. Ein Siliciumwafer mit 125 mm Durchmesser mit einer Gesamtdicken-Variation von 9um und einer maximalen Oberflächenrauhheit von 2um wurde verwendet. Die anderen Bedingungen waren die gleichen wie beim Versuch 1.
- Nach 5-minütigem Polieren war die gesamte Oberfläche des Siliciumwafers spiegelpoliert. Die gesamte Oberfläche, die einige erhabene und einige tiefe Anteile hatte, schien mit einem gleichen Grad poliert zu sein.
- Nach weiterem 35-minütigem Polieren war die Oberfläche zu einer Spiegeloberfläche mit einer Oberflächenrauhheit von 1,5 mm Poliert. Die Gesamtdicken-Variation des polierten Siliciumwafers betrug jedoch immer noch 5um. Infolgedessen wurde die Gesamtdicken-Variation bei dem Verfahren des Versuchs 1 nicht verringert.
- Ein Verfahren zur Herstellung eines Siliciumwafers gemäß einer zweiten Ausführungsform der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf Figuren 7 bis 10 beschrieben.
- Wie in Fig. 7 gezeigt wird, wird zunächst ein Substrat 60 aus monokristallinem Silicium, polykristallinem Silicium oder hochreinem Quarz hergestellt. Dann wird ein isolierendes erhabenes Muster 64 auf der Oberfläche des Substrats 60 durch Photolithographie ausgebildet und trocken geätzt. Die Dicke des erhabenen Musters 64 ist so bestimmt, daß sie gleiche Dicke wie die Siliciumschicht, die nachfolgend beschrieben wird. Dann wird erforderlichenfalls ein erhabenes Muster 62, das eine geringere Höhe hat als das erhabene Muster 64 durch ein weiteres photographisches Verfahren und ein Trocken- Ätzverfahren ausgebildet. Die erhabenen Muster 62 und 64 sind aus einem Material hergestellt, das beständiger gegenüber einem mechanochemischen Polieren ist als Silicium, wie Al&sub2;O&sub3;, SiO&sub2;, SiC oder Si&sub3;N&sub4;. Die gesamte Fläche des erhabenen Musters 64 beträgt vorzugsweise 1 bis 20 % der Fläche des Substrats 60.
- Dann wird mittels einer chemischen Dampfabscheidungs- Methode eine Polysiliciumschicht 66 auf der Oberfläche des Substrats derart ausgebildet, daß die erhabenen Muster 62 und 64 durch das Substrat und die Polysiliciumschicht 66 umgeben sind, und es wird ein unfertiger Siliciumwafer 67 mit einer gewissen Dicken-Variation, wie dies in Fig. 8 gezeigt wird, hergestellt.
- Anschließend wird eine mechanochemische Poliermethode ähnlich der der ersten Ausführungsform angewendet, um die äußere Oberfläche der Siliciumschicht 66 zu bearbeiten, wobei ein Volumen 68 entfernt wird, welches oberhalb das erhabenen Musters 64 ist, wie dies in Fig. 9 gezeigt wird. Der Entfernungsgrad beim mechanochemischen Polieren ist größer in dem oberen Teil der Siliciumschicht 66, welche nicht eines der erhabenen Muster 62 und 64 umschließt. Der Entfernungsgrad wird dann schnell verringert, wenn das Polieren die Spitze des höheren erhabenen Musters 64, das aus einem stärker beständigen mechanochemischen Poliermaterial hergestellt ist, erreicht. Dann wird das Polieren beendet unter Erhalt eines bearbeiteten Siliciumwafers 70 mit einer Siliciumschicht 72 einer vorgeschriebenen Dicke und einer schadensfreien Spiegeloberfläche 74, wie dies in Fig. 10 gezeigt wird. Die Dicke der Siliciumschicht 72 ist gleich der Höhe des erhabenen Musters 64. Deshalb fungiert das erhabene Muster 64 als eine Bremsstruktur während des Polierens.
- Figuren 19 und 20 sind graphische Darstellungen, um den Vergleich zwischen der zweiten Ausführungsform mit einer weiteren Methode zu zeigen. Fig. 19 zeigt die Ergebnisse gemäß der zweiten Ausführungsform. Fig. 20 zeigt die Ergebnisse einer Methode unter Verwendung eines Polierpolsters. Aus den Figuren wird offensichtlich, daß eine viel größere Variation zwischen dem Niveau der Siliciuminseln und den SiO&sub2;-Anteilen bei der Methode unter Verwendung des Polierpolsters besteht.
- Bei der Methode zum Herstellen eines Siliciumwafers gemäß der zweiten Ausführungsform wird die Höhe des erhabenen Musters 64 durch die gewünschte Dicke der Siliciumschicht 72 bestimmt, und deshalb erleichtert die Methode die Mikrolithographie und bildet gleichmäßige Volumina der Polysiliciumschicht 72 aus.
- Unter Bezugnahme auf Figuren 11 bis 13 wird ein tatsächliches Beispiel der zweiten Ausführungsform nachfolgend beschrieben. Zunächst wird ein Substrat 80, wie dies in Fig. 11 gezeigt wird, aus monokristallinem Silicium hergestellt. An der Oberfläche des Substrats 80 werden Rillen 82 von 0,1um Tiefe in einem Abstand von 10um ausgebildet. Anschließend wurde eine 0,1um dicke Oberflächenschicht 84 auf dem Substrat 80, einschließend die Wände der Rillen 82, thermisch zu SiO&sub2; oxidiert. Die Wände 86 der Rillen 82 wurden ebenfalls zu SiO&sub2; oxidiert und waren einwärts zum Wafer 90 geneigt. Anschließend wurde eine Polysiliciumschicht 114 mittels einer CVD-Methode derart ausgebildet, daß die Polysiliciumschicht 114 die SiO&sub2;-Schicht 84 bedeckt und die Rillen 82 ausfüllt. Die Oberfläche der Polysiliciumschicht 114 wurde nach der vorerwähnten Methode (Experiment 1) poliert und dadurch abgeflacht. Das Substrat 80 wird nachfolgend als Wafer 90 bezeichnet.
- Ein Substrat 100, das ebenfalls aus monokristallinem Silicium hergestellt war, wurde hergestellt, wie dies in Fig. 11 gezeigt wird. Das Substrat 100 wird nachfolgend als Wafer 110 bezeichnet.
- Nach der Herstellung wurden die Wafer 90 und 110 an ein gebundenes Substrat 112 mittels einer Wasserstoffbindung bei 1.100ºC derart miteinander verbunden, daß die Oberflächenschichten 84 und 102 gegenüberlagen.
- Anschließend wurde das gebundene Substrat 112 von der äußeren Oberfläche des Teils (Substrat) 80 abgemahlen unter Ausbildung eines unfertigen Wafers 120, wie dies in Fig. 12 gezeigt wird, bis die Dicke des Anteils (Substrat) 80 etwa 2um ausmachte.
- Weiterhin wurde eine Poliervorrichtung mit einem 250 mm Durchmesser im kreisförmigen Teil mit einer Gesamtdicken- Variation von 5um und einer maximalen Oberflächenrauhheit von 0,01um verwendet. Der Polierblock bestand aus hochreinem Al&sub2;O&sub3;. Das Polierfluid schloß ein alkalisches Fluid mit einem pH von 10,5 ein und enthielt 5 Gew.-% hochreine Siliciumteilchen von 0,02um Größe. Der unfertige Wafer 120 wurde mit 100 g/cm² gegen den rotierenden Polierblock derart gepreßt, daß die Oberfläche des Polierblocks und die äußere Oberfläche des Teils (Substrat) 80 des Wafers 120 gegenüberlagen, wobei man Polierfluid auf die Oberfläche des Polierblocks aufbrachte. Nach etwa 20- minütigem Polieren kam der Polierblock in Kontakt mit der polykristallinen Siliciumschicht 114 und den erhabenen SiO&sub2;-Wänden 86. Zu diesem Zeitpunkt wurde das Polieren durch die Wandungen 86 im allgemeinen unterbrochen, und dadurch wurde das Polierverfahren abgebrochen.
- Bei dem obigen Polierverfahren, wie es in Fig. 13 gezeigt wird, wurde ein bearbeiteter Wafer 130 mit einer Siliciuminsel 132 (der Siliciumteil des Substrats 80) ausgebildet mit einer Dicke, die im allgemeinen gleich der Tiefe der Rillen 82 entsprach. Wurde der bearbeitete Wafer 130 als ein SOI-Halbleitersubstrat für eine 256K SRAM- Vorrichtung verwendet, dann war die erhaltene Vorrichtung von sehr hoher Qualität.
- Figuren 14 bis 16 zeigen ein weiteres tatsächliches Beispiel der zweiten Ausführungsform. In diesem Beispiel wurde eine 1,0um-Schicht aus thermisch oxidiertem SiO&sub2; auf einer Oberfläche eines Siliciumkristallsubstrats ausgebildet. Dann wurde ein zweistufiges photolitographisches und Ätzverfahren auf die SiO&sub2;- Oberflächenschicht angewendet, so daß ein Substrat 140, wie es in Fig. 14 gezeigt wird, ausgebildet wurde. Das Substrat 140 hatte eine teilweise freigelegte monokristalline Siliciumfläche 142 und eine SiO&sub2;-Schicht 144 derart, daß ein Teil des erhabenen Musters 146, das als Bremsstruktur bei dem mechanochemischen Polieren diente, zum Teil auf der Oberfläche der SiO&sub2;-Schicht 144 ausgebildet wurde.
- Anschließend wird mittels einer selektiven epitaxialen Methode eine Siliciumkristallschicht nur auf der freigelegten Oberfläche 142 wachsengelassen, so daß diese die SiO&sub2;-Schicht 144 umgibt.
- Die Bedingungen für die selektive epitaxiale Methode sind die folgenden. Das Substrat 140 wurde bei einer Temperatur von 110ºC 10 Minuten in einer Atmosphäre von Wasserstoffgas wärmebehandelt. Dann wurde das Substrat 140 in einer Atmosphäre aus SiH&sub2;Cl&sub2;-Gas, HCl-Gas und H&sub2;-Gas unter 30 Torr. (4000 Pa) bei 900ºC behandelt; dabei ergab sich ein Wachstum der epitaxialen Siliciumschicht 148 von der Fläche 142. Die Wachstumsrate des epitaxialen Siliciums betrug 0,1um/Min. sowohl in vertikaler als in lateraler Richtung.
- Die epitaxiale Siliciumschicht 148 wurde in gleichem Maße wie bei dem vorhergehenden Beispiel poliert. Nach etwa 20- minütigem Polieren kam der Polierblock in Kontakt mit dem erhabenen SiO&sub2;-Muster 146. Dann wurde der Grad der Entfernung erheblich durch das erhabene Muster 146 verringert, und dadurch wurde der Polierprozeß unterbrochen.
- Bei dem obigen Polierverfahren, wie es in Fig. 16 gezeigt wird, war die Dicke der Siliziumschicht 152 auf dem bearbeiteten Wafer 150 gleich der Höhe des erhabenen Musters 146 plus der Dicke der SiO&sub2;-Schicht 144. Wird der fertige Wafer 150 für eine fortschrittliche Halbleitervorrichtung verwendet, so war die Vorrichtung auf der Siliciumschicht 152 von sehr hoher Qualität.
- Bei der vorliegenden Erfindung kann die zu polierende Siliciumschicht aus monokristallinem Silicium, polykristallinem Silicium oder amorphem Silicium bestehen. Die vorliegende Erfindung limitiert nicht die relative Bewegung zwischen dem Keramikblock und dem Wafer durch das Rotieren des Keramikblocks Alternativ kann der Halter, welcher den Wafer trägt, bewegt werden oder beide, nämlich sowohl der Polierblock und der Halter.
- Bei den vorliegenden Ausführungsformen werden zwar die rückseitigen Oberflächen des Substrats nicht poliert, jedoch ist die Erfindung nicht darauf beschränkt. Das Polieren kann gleichzeitig auf zwei Oberflächen des Substrats angewendet werden, wenn das Substrat von einem ringförmigen Halter gehalten wird, so daß der Halter die lateralen Kanten des Substrats hält. In diesem Fall werden beide Oberflächen mittels zweier Polierblocks, die paralell zueinander stehen, poliert. Deshalb können bei der zweiten Ausführungsform die SiO&sub2;-Teile 62, 64, 84, 86, 144 und 146 auf beiden vorderseitigen oder rückseitigen Oberflächen des Substrats ausgebildet werden.
- Zum besseren Verstehen des Aufbaus des Polierblocks werden Beispiele hierfür in den Fig. 17 und 18 gezeigt. Der Polierblock ist eine kreisförmige Platte mit geraden Rillen 160, die 30 mm auseinander sind und die sich in beiden Richtungen wie bei einem Schachbrett erstrecken. Die Rillen 160 dienen als Abflüsse für die Nebenprodukte des mechanochemischen Polierens und als Aufnahmebehälter für die Polierteilchen sowie zum Zuführen des Polierfluids zu allen Teilen der Waferoberfläche. Die Rillen 160 sind 1,5 mm breit. Die Gesamtdicken-Variation der Oberfläche des Polierblocks beträgt 1um.
Claims (9)
1. Verfahren zum Polieren eines Siliciumwafers
(50) unter Verwendung eines Polierblocks für das
mechanochemische Polieren eines Siliciumwafers (50), wobei
der Polierblock umfaßt:
Eine Polieroberfläche zum mechanochemischen Polieren des
Siliciumwafers (50), wobei die Polieroberfläche aus einem
keramischen Material hergestellt ist, und die
Polieroberfläche härter ist als der Siliciumwafer und
beständiger gegen ein mechanochemisches Polieren als der
Siliciumwafer (50), und die Polieroberfläche eine maximale
Oberflächenrauhheit von weniger als 0,02um hat, umfassend
die Stufen:
(a) Aufbringen einer Polierflüssigkeit einschließlich
einer alkalischen Flüssigkeit und von
Polierteilchen aus hochreinem Siliciumdioxid
dispergiert in der alkalischen Flüssigkeit zum
Polieren der Oberfläche des Polierblocks;
(b) Aufpressen des Siliciumwafers (50) in Kontakt
mit der Polieroberfläche; und
(c) Bewegen des Siliciumwafers (50) und/oder der
Polieroberfläche relativ zueinander unter
mechanochemischem Polieren des Siliciumwafers
(50).
2. Verfahren gemäß Anspruch 1, dadurch
gekennzeichnet, daß das Verfahren weiterhin
die Verwendung eines zweiten Polierblocks umfaßt.
3. Verfahren zur Herstellung eines
Siliciumwafers (50, 67), wobei das Verfahren die Stufen
umfaßt:
(a) Herstellen eines Substrats (60) mit wenigstens
einer planaren Oberfläche für eine Siliciumwafer
(67);
(b) Ausbilden eines erhabenen Musters (62, 64) auf
der planaren Oberfläche des hergestellten
Substrats (60), wobei das erhabene Muster
(62, 64) aus einem Material hergestellt ist, das
gegenüber mechanochemischem Polieren beständiger
ist als Silicium;
(c) Ausbilden einer Siliciumschicht (52, 66) auf
der planaren Oberfläche des hergestellten
Substrats (60), wobei die Siliciumschicht
(52, 66) mit dem Substrat (60) kooperiert und das
erhabene Muster (62, 64) umgibt unter Ausbildung
eines unfertigen Siliciumwafers (50, 67);
(d) zur Verfügungstellen einer Polierflüssigkeit,
die ein alkalisches Fluid einschließt und von
von Polierteilchen aus hochreinem Siliciumdioxid
dispergiert in der alkalischen Flüssigkeit zum
Polieren der Oberfläche eines Polierblocks zum
mechanochemischen Polieren eines Siliciumwafers
(50), wobei der Polierblock umfaßt ein
Polieroberfläche zum mechanochemischen Polieren
des Siliciumwafers (50), die Polieroberfläche
aus einem keramischen Material hergestellt ist,
wobei die Polieroberfläche härter ist als der
Siliciumwafer und gegenüber mechanochemischem
Polieren beständiger ist als der Siliciumwafer
(50), wobei die Polieroberfläche eine maximale
Oberflächenrauhheit von weniger als 0,02um hat;
(e) Pressen des unfertigen Siliciumwafers (50, 67) in
Kontakt mit der Polieroberfläche derart, daß die
Seite der Siliciumschicht 52, 66) der
Polieroberfläche gegenüberliegt;
(f) Bewegen des unfertigen Siliciumwafers (50, 67)
und/oder der Polieroberfläche relativ zueinander
unter mechanochemischem Polieren des unfertigen
Siliciumwafers (50, 67).
4. Verfahren gemäß Anspruch 3, dadurch
gekennzeichnet, daß die Polierteilchen eine
Korngröße von weniger als 0,05um haben.
5. Verfahren gemäß Anspruch 3 oder 4, dadurch
gekennzeichnet, daß die Ausbildungsstufe des
erhabenen Musters (62, 64) und der Siliciumschicht (52, 66)
weiterhin die Stufen umfaßt:
Herstellen eines zweiten Substrat (80) aus Silicium mit
wenigstens einer planaren Oberfläche;
Ausbilden von Rillen (82, 86) auf der planaren Oberfläche
des zweiten hergestellten Substrats (80);
Ausbilden einer Schicht (84) wenigstens am Boden der Rillen
(82, 86), wobei die Schicht (84) aus einem Material
hergestellt ist, daß gegenüber mechanochemischem Polieren
beständiger ist als Silicium;
Ausbilden einer Siliciumschicht (114), die eine äußere
Oberfläche an der Oberfläche der beständigeren Schicht (84)
hat derart, daß die Siliciumschicht (114) die Oberfläche
der beständigeren Schicht (84) bedeckt,
Polieren der äußeren Oberfläche der Siliciumschicht (114)
und
Binden des ersten Substrats (60, 110) und des zweiten
Substrats (80) derart, daß die planare Oberfläche des
ersten Substrats (60, 100) und die äußere Oberfläche der
Siliciumschicht (114) auf dem zweiten Substrat (80) sich
gegenüberstehen, wodurch der Boden der Rillen (82, 86) das
erhabene Muster (62, 64) darstellt.
6. Verfahren gemäß einem der Ansprüche 3 bis 5,
dadurch gekennzeichnet, daß das Verfahren
weiterhin umfaßt die Verwendung eines zweiten Polierblocks
gemäß einem der Ansprüche 1 bis 3, wodurch das
mechanochemische Polieren eines Paares von Oberflächen des
unfertigen Wafers (50, 67) erfolgt.
7. Verfahren gemäß einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet, daß die
Polierteilchen eine Korngröße von weniger als 0,05 nm
haben.
8. Verfahren gemäß einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet, daß das keramische
Material des Polierblocks ausgewählt ist aus der Gruppe
bestehend aus SiO&sub2;, Al&sub2;O&sub3;, SiC und Si&sub3;N&sub4;.
9. Verfahren gemäß einem der Ansprüche 3 bis 8,
dadurch gekennzeichnet, daß die Oberfläche
des Polierblocks eine Vielzahl von Rillen hat.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63160310A JP2758406B2 (ja) | 1988-06-28 | 1988-06-28 | ウェーハの製造方法 |
JP63180010A JPH0228925A (ja) | 1988-07-19 | 1988-07-19 | ウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE68920365D1 DE68920365D1 (de) | 1995-02-16 |
DE68920365T2 true DE68920365T2 (de) | 1995-06-08 |
Family
ID=26486854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE68920365T Expired - Lifetime DE68920365T2 (de) | 1988-06-28 | 1989-06-16 | Verfahren zur Polierung eines Halbleiter-Plättchens. |
Country Status (4)
Country | Link |
---|---|
US (1) | US5096854A (de) |
EP (1) | EP0348757B1 (de) |
KR (1) | KR0145300B1 (de) |
DE (1) | DE68920365T2 (de) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH046875A (ja) * | 1990-04-24 | 1992-01-10 | Mitsubishi Materials Corp | シリコンウェーハ |
US5157877A (en) * | 1990-04-27 | 1992-10-27 | Shin-Etsu Handotai Co., Ltd. | Method for preparing a semiconductor wafer |
JPH0710493Y2 (ja) * | 1991-02-05 | 1995-03-08 | 株式会社エンヤシステム | ウエーハ貼付板 |
US5169491A (en) * | 1991-07-29 | 1992-12-08 | Micron Technology, Inc. | Method of etching SiO2 dielectric layers using chemical mechanical polishing techniques |
JP3141486B2 (ja) * | 1992-01-27 | 2001-03-05 | ソニー株式会社 | 半導体装置 |
JP3187109B2 (ja) * | 1992-01-31 | 2001-07-11 | キヤノン株式会社 | 半導体部材およびその製造方法 |
US5366924A (en) * | 1992-03-16 | 1994-11-22 | At&T Bell Laboratories | Method of manufacturing an integrated circuit including planarizing a wafer |
US5445996A (en) * | 1992-05-26 | 1995-08-29 | Kabushiki Kaisha Toshiba | Method for planarizing a semiconductor device having a amorphous layer |
MY114512A (en) | 1992-08-19 | 2002-11-30 | Rodel Inc | Polymeric substrate with polymeric microelements |
JPH0669515A (ja) * | 1992-08-19 | 1994-03-11 | Fujitsu Ltd | 半導体記憶装置 |
JP2839801B2 (ja) * | 1992-09-18 | 1998-12-16 | 三菱マテリアル株式会社 | ウェーハの製造方法 |
US5264395A (en) * | 1992-12-16 | 1993-11-23 | International Business Machines Corporation | Thin SOI layer for fully depleted field effect transistors |
EP0606758B1 (de) * | 1992-12-30 | 2000-09-06 | Samsung Electronics Co., Ltd. | Verfahren zur Herstellung einer SOI-Transistor-DRAM |
US5318927A (en) * | 1993-04-29 | 1994-06-07 | Micron Semiconductor, Inc. | Methods of chemical-mechanical polishing insulating inorganic metal oxide materials |
TW367551B (en) * | 1993-06-17 | 1999-08-21 | Freescale Semiconductor Inc | Polishing pad and a process for polishing |
US5659192A (en) * | 1993-06-30 | 1997-08-19 | Honeywell Inc. | SOI substrate fabrication |
BE1007281A3 (nl) * | 1993-07-12 | 1995-05-09 | Philips Electronics Nv | Werkwijze voor het polijsten van een oppervlak van koper of een in hoofdzaak koper bevattende legering, magneetkop vervaardigbaar met gebruikmaking van de werkwijze, röntgenstralingcollimerend element en röntgenstralingreflecterend element, beide voorzien van een volgens de werkwijze gepolijst oppervlak en polijstmiddel geschikt voor toepassing in de werkwijze. |
US5733175A (en) | 1994-04-25 | 1998-03-31 | Leach; Michael A. | Polishing a workpiece using equal velocity at all points overlapping a polisher |
US5783497A (en) * | 1994-08-02 | 1998-07-21 | Sematech, Inc. | Forced-flow wafer polisher |
US5562530A (en) * | 1994-08-02 | 1996-10-08 | Sematech, Inc. | Pulsed-force chemical mechanical polishing |
US5607341A (en) | 1994-08-08 | 1997-03-04 | Leach; Michael A. | Method and structure for polishing a wafer during manufacture of integrated circuits |
JPH08276356A (ja) * | 1995-04-10 | 1996-10-22 | Honda Motor Co Ltd | セラミックスの加工方法及び加工装置 |
US6110820A (en) * | 1995-06-07 | 2000-08-29 | Micron Technology, Inc. | Low scratch density chemical mechanical planarization process |
WO1997033716A1 (en) * | 1996-03-13 | 1997-09-18 | Trustees Of The Stevens Institute Of Technology | Tribochemical polishing of ceramics and metals |
US5890951A (en) * | 1996-04-15 | 1999-04-06 | Lsi Logic Corporation | Utility wafer for chemical-mechanical planarization |
US5769691A (en) * | 1996-06-14 | 1998-06-23 | Speedfam Corp | Methods and apparatus for the chemical mechanical planarization of electronic devices |
US6514875B1 (en) | 1997-04-28 | 2003-02-04 | The Regents Of The University Of California | Chemical method for producing smooth surfaces on silicon wafers |
US6224465B1 (en) | 1997-06-26 | 2001-05-01 | Stuart L. Meyer | Methods and apparatus for chemical mechanical planarization using a microreplicated surface |
US6390890B1 (en) | 1999-02-06 | 2002-05-21 | Charles J Molnar | Finishing semiconductor wafers with a fixed abrasive finishing element |
JP2002530861A (ja) * | 1998-11-18 | 2002-09-17 | ロデール ホールディングス インコーポレイテッド | 金属半導体構造体におけるcmp時のディッシング速度を低下させる方法 |
US6641463B1 (en) | 1999-02-06 | 2003-11-04 | Beaver Creek Concepts Inc | Finishing components and elements |
US6162702A (en) * | 1999-06-17 | 2000-12-19 | Intersil Corporation | Self-supported ultra thin silicon wafer process |
US6435952B1 (en) * | 2000-06-30 | 2002-08-20 | Lam Research Corporation | Apparatus and method for qualifying a chemical mechanical planarization process |
US8512580B2 (en) * | 2001-09-21 | 2013-08-20 | Lg Display Co., Ltd. | Method of fabricating thin liquid crystal display device |
TWI228768B (en) * | 2002-08-08 | 2005-03-01 | Jsr Corp | Processing method of polishing pad for semiconductor wafer and polishing pad for semiconductor wafer |
DE10243104A1 (de) * | 2002-09-17 | 2004-03-25 | Gebr. Brasseler Gmbh & Co. Kg | Rotierendes Instrument aus Keramik |
US7422634B2 (en) * | 2005-04-07 | 2008-09-09 | Cree, Inc. | Three inch silicon carbide wafer with low warp, bow, and TTV |
KR100746622B1 (ko) * | 2006-06-29 | 2007-08-08 | 주식회사 하이닉스반도체 | 모스 트랜지스터 제조방법 |
JP5215773B2 (ja) * | 2008-08-18 | 2013-06-19 | 株式会社ディスコ | 加工方法 |
CN109273586A (zh) * | 2018-08-17 | 2019-01-25 | 福建晶安光电有限公司 | 一种压电晶片及其制作方法 |
CN112548845B (zh) * | 2021-02-19 | 2021-09-14 | 清华大学 | 一种基板加工方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3342652A (en) * | 1964-04-02 | 1967-09-19 | Ibm | Chemical polishing of a semi-conductor substrate |
FR2063961A1 (en) * | 1969-10-13 | 1971-07-16 | Radiotechnique Compelec | Mechanico-chemical grinder for semi-con-ducting panels |
US3740900A (en) * | 1970-07-01 | 1973-06-26 | Signetics Corp | Vacuum chuck assembly for semiconductor manufacture |
US3841031A (en) * | 1970-10-21 | 1974-10-15 | Monsanto Co | Process for polishing thin elements |
DE2247067C3 (de) * | 1972-09-26 | 1979-08-09 | Wacker-Chemitronic Gesellschaft Fuer Elektronik-Grundstoffe Mbh, 8263 Burghausen | Verwendung einer Poliersuspension zum schleierfreien Polieren von Halbleiteroberflächen |
JPS5218956B2 (de) * | 1973-02-20 | 1977-05-25 | ||
US4598053A (en) * | 1974-05-23 | 1986-07-01 | Sumitomo Electric Industries, Ltd. | Ceramic compacts |
US4057939A (en) * | 1975-12-05 | 1977-11-15 | International Business Machines Corporation | Silicon wafer polishing |
JPS58114849A (ja) * | 1981-12-28 | 1983-07-08 | Fujitsu Ltd | 研磨装置 |
JPS5944185B2 (ja) * | 1982-03-04 | 1984-10-27 | 不二越機械工業株式会社 | ポリシング用セラミツク定盤の固定装置 |
DE3517665A1 (de) * | 1985-05-15 | 1986-11-20 | Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen | Verfahren zum polieren von siliciumscheiben |
-
1989
- 1989-06-16 EP EP89110984A patent/EP0348757B1/de not_active Expired - Lifetime
- 1989-06-16 DE DE68920365T patent/DE68920365T2/de not_active Expired - Lifetime
- 1989-06-19 US US07/367,637 patent/US5096854A/en not_active Expired - Fee Related
- 1989-06-27 KR KR1019890008887A patent/KR0145300B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE68920365D1 (de) | 1995-02-16 |
KR0145300B1 (ko) | 1998-08-17 |
EP0348757A2 (de) | 1990-01-03 |
EP0348757B1 (de) | 1995-01-04 |
KR900000994A (ko) | 1990-01-31 |
EP0348757A3 (en) | 1990-03-07 |
US5096854A (en) | 1992-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68920365T2 (de) | Verfahren zur Polierung eines Halbleiter-Plättchens. | |
DE68911621T2 (de) | Verfahren zum Herstellen einer Einrichtung. | |
DE68910368T2 (de) | Verfahren zum Herstellen eines Halbleiterkörpers. | |
DE69001411T2 (de) | Verfahren zur Herstellung eines Substrats für Halbleiteranordnungen. | |
DE3885637T2 (de) | Verfahren zur Herstellung von gleichmässigen Materialschichten. | |
DE68922254T2 (de) | Halbleiterspeicher und Verfahren zu deren Herstellung. | |
DE69333619T2 (de) | Herstellungsverfahren für Halbleitersubstrate | |
DE69917819T2 (de) | SOI Substrat | |
DE19629286B4 (de) | Polierkissen und Poliervorrichtung | |
DE69023289T2 (de) | Verfahren zur Vorbereitung eines Substrats für die Herstellung von Halbleiterbauelementen. | |
WO1997004319A1 (de) | Verfahren zur herstellung von beschleunigungssensoren | |
DE2819698C2 (de) | Verfahren zum Herstellen eines Festkörpermikrobauelementes und Vorrichtung zur Anwendung bei diesem Verfahren | |
DE69835469T2 (de) | Verfahren zur Herstellung eines geklebten Substrates | |
DE19643898A1 (de) | Verfahren zur Herstellung einer Halbleitereinrichtung | |
DE4118593C2 (de) | Verfahren zur Herstellung integrierter Vorrichtungen in Silizium- und siliziumfreien Substraten mittels Waferbonding | |
DE3788623T2 (de) | Röntgenstrahlmaske für Halbleiterbelichtung. | |
DE69403698T2 (de) | Verfahren zum Polieren/Planieren von Diamanten | |
DE1614867B1 (de) | Verfahren zum herstellen eines integrierten schaltkreisaufbaus | |
EP0048291A1 (de) | Struktur mit einem eine durchgehende Öffnung aufweisenden Siliciumkörper und Verfahren zu ihrer Herstellung | |
DE4105145A1 (de) | Verfahren und vorrichtung zum planar-schleifen der oberflaeche eines dielektrikums, das auf einem halbleiter-substrat aufgebracht ist | |
DE2906470A1 (de) | Halbleitersubstrat und verfahren zu seiner herstellung | |
DE10338088A1 (de) | Verfahren zur Herstellung eines Glassubstrats für einen Maskenrohling, Verfahren zur Herstellung eines Maskenrohlings, Verfahren zur Herstellung einer Transfermaske, Verfahren zur Herstllung eines Halbleiterbauelements, Glassubstrat für einen Maskenrohling, Maskenrohling und Transfermaske | |
DE68916393T2 (de) | Verfahren zur Herstellung von ebenen Wafern. | |
DE4413152B4 (de) | Verfahren zur Strukturerzeugung in einem Halbleiterbauelement | |
DE68927871T2 (de) | Herstellungsverfahren eines Halbleiterwafers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |