Die
Erfindung betrifft eine elektronische Schaltung mit einem Ausgangstreiber
zum Erzeugen eines Ansteuerungssignals, der eine erste Speiseklemme;
eine zweite Speiseklemme; eine Signaleingangsklemme zum Empfangen
eines Eingangssignals, eine Signalausgangsklemme zum Abgeben des
Ansteuerungssignals; einen Ausgangstransistor mit einer Steuerelektrode
und einem zwischen die erste Speiseklemme und die Signalausgangsklemme geschalteten
Hauptstrompfad enthält;
und mit einer Ansteuerungsschaltung, die in Reaktion auf das Eingangssignal
ein Ansteuerungssignal an die Steuerelektrode des Ausgangstransistors
abgibt, wobei die Ansteuerungsschaltung einen Puffer umfasst, von dem
ein Ausgang mit der Steuerelektrode des Ausgangstransistors und
ein erster Speiseanschlusspunkt mit der ersten Speiseklemme gekoppelt
ist.The
The invention relates to an electronic circuit with an output driver
for generating a drive signal comprising a first supply terminal;
a second supply terminal; a signal input terminal for receiving
an input signal, a signal output terminal for outputting the
Control signal; an output transistor with a control electrode
and one connected between the first supply terminal and the signal output terminal
Main current path contains;
and a drive circuit responsive to the input signal
a drive signal to the control electrode of the output transistor
outputs, wherein the drive circuit comprises a buffer, of which
an output with the control electrode of the output transistor and
a first feed connection point coupled to the first supply terminal
is.
Eine
derartige elektronische Schaltung ist aus dem in 1 bis 4 dargestellten
allgemeinen Stand der Technik bekannt.Such an electronic circuit is made of the in 1 to 4 illustrated prior art known.
1 zeigt
eine Schaltung, in der der Ausgangstransistor mittels des Feldeffekttransistors
T1 implementiert ist, von dem eine Source
mit der ersten Speiseklemme VDD und eine
Drain mit der Signalausgangsklemme OUT verbunden ist. Die Schaltung enthält darüber hinaus
einen weiteren Ausgangstransistor, der mittels des Feldeffekttransistors
T2 implementiert ist, von dem eine Source
mit der zweiten Speiseklemme VSS und eine
Drain mit der Signalausgangsklemme OUT verbunden ist. Eine Last
ZL zum Empfangen des Ansteuerungssignals
U0 ist zwischen die Signalausgangsklemme
OUT und die zweite Speiseklemme VSS geschaltet.
Die Schaltung enthält darüber hinaus
eine Ansteuerungsschaltung CNTRL, die eine Signaleingangsklemme
IN zum Empfangen des Eingangssignals Ui aufweist.
Die Ansteuerungsschaltung CNTRL erzeugt ein Ansteuerungssignal U1 zwischen dem Gate und der Source des Ausgangstransistors
T1 in Reaktion auf das Eingangssignal Ui, und ein Ansteuerungssignal U2 zwischen
dem Gate und der Source des weiteren Ausgangstransistors T2. Die Ansteuerungssignale U1 und
U2 sind derart, dass bei eingeschaltetem
Ausgangstransistor T1 der weitere Ausgangstransistor
T2 nicht eingeschaltet ist, und umgekehrt. 1 shows a circuit in which the output transistor is implemented by means of the field effect transistor T 1 , a source of which is connected to the first supply terminal V DD and a drain to the signal output terminal OUT. The circuit further includes a further output transistor implemented by means of the field effect transistor T 2 , of which a source is connected to the second supply terminal V SS and a drain to the signal output terminal OUT. A load Z L for receiving the drive signal U 0 is connected between the signal output terminal OUT and the second supply terminal V SS . The circuit further includes a drive circuit CNTRL having a signal input terminal IN for receiving the input signal U i . The drive circuit CNTRL generates a drive signal U 1 between the gate and the source of the output transistor T 1 in response to the input signal U i , and a drive signal U 2 between the gate and the source of the further output transistor T 2 . The drive signals U 1 and U 2 are such that when the output transistor T 1 is switched on, the further output transistor T 2 is not switched on, and vice versa.
Die
Erfindung bezieht sich speziell auf den Fall, bei dem eine Speisespannung
der elektronischen Schaltung, welche Speisespannung zwischen die
erste und die zweite Speisespannungsklemme geschaltet ist, relativ
hoch ist, beispielsweise 100 Volt. Insbesondere bei Verwendung in
einer integrierten Schaltung führt
diese hohe Speisespannung zu einer komplizierten Ansteuerungsschaltung.
Eine Standard-Pufferschaltung, die in 1 mit BF
bezeichnet ist, kann ja nicht direkt von der Speisespannung aus
gespeist werden, weil die Gate-Source-Spannung des Ausgangstransistors
T1 eine so hohe Spannung nicht verträgt. Anders
ausgedrückt, ein
niedriger Logikpegel am Gate des Ausgangstransistors T1 hat
im Vergleich zur Speisespannung noch immer einen relativ hohen Wert
(beispielsweise 95 Volt, wenn die Speisespannung 100 Volt beträgt). Die Ansteuerung
des weiteren Ausgangstransistors T2, kennt
dieses Problem jedoch nicht. Das Eingangssignal Ui wird
nämlich
auf die zweite Speiseklemme oder die Source des weiteren Ausgangstransistors
T2 bezogen. In dieser Patentanmeldung wird
die Ansteuerung des weiteren Ausgangstransistors T2 nicht beschrieben,
weil sie entsprechend bekannten Techniken gehandhabt werden kann.The invention particularly relates to the case in which a supply voltage of the electronic circuit, which supply voltage is connected between the first and the second supply voltage terminal, is relatively high, for example 100 volts. Especially when used in an integrated circuit, this high supply voltage leads to a complicated drive circuit. A standard buffer circuit used in 1 is denoted by BF, yes can not be fed directly from the supply voltage, because the gate-source voltage of the output transistor T 1 does not tolerate such a high voltage. In other words, a low logic level at the gate of output transistor T 1 still has a relatively high value compared to the supply voltage (eg, 95 volts when the supply voltage is 100 volts). The control of the other output transistor T 2 , but does not know this problem. Namely, the input signal U i is referred to the second supply terminal or the source of the further output transistor T 2 . In this patent application, the driving of the further output transistor T 2 is not described because it can be handled according to known techniques.
Nach
dem allgemeinen Stand der Technik wird eine Lösung zum Ansteuern des Ausgangstransistors
T1 auf eine in 2 gezeigte
Weise geboten. Wenn die Gate-Spannung
des Ausgangstransistors T1 logisch hoch
werden muss und der Ausgangstransistor T1 nicht
leitend werden darf, befindet sich der Schalter, wie gezeigt, im
geöffneten
Zustand, sodass die Stromquelle, die zwischen den Schalter und die zweite
Speiseklemme VSS geschaltet ist, keinen Strom
durch den Widerstand R erzeugen kann, der zwischen das Gate und
die Source des Ausgangstransistors T1 geschaltet
ist. Daher wird die Gate-Source-Kapazität des Ausgangstransistors
T1 über
den Widerstand R entladen, sodass das Gate-Potenzial nahezu gleich dem Potenzial
an der ersten Speiseklemme VDD wird, also
beispielsweise gleich 100 Volt. Wenn jetzt die Gate-Spannung des Ausgangstransistors
T1 logisch niedrig werden muss und somit
der Ausgangstransistor T1 eingeschaltet werden
muss, wird der Schalter geschlossen, sodass durch die Parallelschaltung
aus dem Widerstand R und einer Zenerdiode Z1 ein
Strom fließt.
Eine Zenerdiode Z1 sorgt dafür, dass
das Potenzial am Gate des Ausgangstransistors T1 nicht
unterhalb des angezeigten Wertes, beispielsweise 95 Volt, liegen
kann.In the general state of the art, a solution for driving the output transistor T 1 to a in 2 shown offered. When the gate voltage of the output transistor T 1 must be a logic high and the output transistor T 1 must not be conductive, the switch is as shown in the open state, so that the current source connected between the switch and the second supply terminal V SS is unable to generate current through the resistor R connected between the gate and the source of the output transistor T 1 . Therefore, the gate-source capacitance of the output transistor T 1 is discharged through the resistor R, so that the gate potential becomes almost equal to the potential at the first supply terminal V DD , that is, for example equal to 100 volts. Now, if the gate voltage of the output transistor T 1 must be logic low and thus the output transistor T 1 must be turned on, the switch is closed, so that by the parallel circuit of the resistor R and a Zener diode Z 1, a current flows. A zener diode Z 1 ensures that the potential at the gate of the output transistor T 1 can not be below the indicated value, for example 95 volts.
Ein
Nachteil der bekannten Lösung
nach 2 ist, dass das Entladen der Gate-Source-Kapazität des Ausgangstransistors
durch den genanten Widerstand ein relativ langsamer Vorgang ist,
sodass die Schaltung für
eine relativ hohe Frequenz des Eingangssignals ungeeignet ist.A disadvantage of the known solution 2 is that the discharge of the gate-source capacitance of the output transistor by the genanten resistor is a relatively slow process, so that the circuit for a relatively high frequency of the input signal is unsuitable.
Nach
dem allgemeinen Stand der Technik wird das oben genannte Problem
durch Einsatz der Schaltung von 3 verkleinert.
Im Vergleich zu 2 enthält diese Schaltung eine zusätzliche Stromquelle
und einen mit einem Stromspiegel in Reihe geschalteten Schalter.
In dem Moment, in dem der rechte Schalter geöffnet wird, wird der linke Schalter
geschlossen, sodass der Stromspiegel die Gate-Spannung des Ausgangstransistors
T1 schneller erhöht (der Widerstand R kann eventuell
weggelassen werden). Ein Nachteil dieser Lösung ist, dass infolge des
Hinzufügens
der zusätzlichen
Stromquelle die Verlustleistung der Schaltung signifikant ansteigt
(man bedenke, dass die Speisespannung beispielsweise 100 Volt betragen
kann!). Im Prinzip kann diese Verlustleistung verringert werden,
indem für
die zusätzliche
Stromquelle ein relativ niedriger Wert gewählt wird. Der Stromspiegel
muss dann allerdings ein relativ großes Stromspiegelverhältnis aufweisen. Daher
wird jedoch die Kapazität
am Eingang des Stromspiegels viel größer sein, sodass die Schaltung wieder
langsamer wird.According to the general state of the art, the above problem is solved by using the circuit of 3 reduced. Compared to 2 This circuit includes an additional power source and a switch connected in series with a current mirror. The moment the right switch is opened, the left switch is closed, so that the current mirror increases the gate voltage of the output transistor T 1 faster (the resistor R may possibly be omitted). A disadvantage of this solution is that As a result of the addition of the additional power source, the power dissipation of the circuit increases significantly (consider that the supply voltage can be, for example, 100 volts!). In principle, this power loss can be reduced by choosing a relatively low value for the additional power source. However, the current mirror must then have a relatively large current mirror ratio. Therefore, however, the capacitance at the input of the current mirror will be much larger, making the circuit slower again.
Eine
alternative Schaltung nach dem Stand der Technik, die die genannten
Nachteile verringert, wird in 4 gezeigt.
Eine Stromquelle J1, die einen Strom I liefert, ist zwischen die
erste Speiseklemme VDD und einen Eingang des Puffers BF geschaltet. Eine
Reihenschaltung aus einer zweiten Stromquelle J2, die einen Strom
2I liefert, und einem Schalter S ist zwischen den Eingang des Puffers
BF und die zweite Speiseklemme VSS geschaltet Eine Parallelschaltung
aus einer Zenerdiode Z1 und einem Glättungskondensator C ist zwischen
die erste Speiseklemme VDD und den zweiten Speiseanschlusspunkt
des Puffers BF geschaltet. Die Zenerdiode Z1 wird von einer dritten
Stromquelle J3 mit Strom versorgt. Diese Schaltung arbeitet folgendermaßen. Die
Kombination aus Zenerdiode Z1 und Glättungskondensator C sorgt dafür, dass
der Puffer BF eine relativ niedrige Speisespannung (beispielsweise
5 Volt) erhält,
während
die Speisespannung der Schaltung relativ hoch ist (beispielsweise
100 Volt). Unter der Steuerung des Eingangssignals Ui wird der Schalter
S entweder geöffnet,
sodass die Spannung am Eingang des Puffers BF ansteigt, oder geschlossen,
sodass die Spannung am Eingang BF abfällt. Während des Ein- und Ausschaltens
des Schalters S können
durch die Speiseanschlusspunkte des Puffers BF fließende Spitzenströme so groß werden,
dass die Impedanz der Zenerdiode Z1 nicht niedrig genug ist, um
die Speisespannung des Puffers BF genügend konstant zu halten. Aus
diesem Grund ist der Glättungskondensator
C quer zur Zenerdiode Z1 unverzichtbar. Insbesondere bei Einsatz
in einer integrierten Schaltung ist die Verwendung des Glättungskondensators C
sehr unerwünscht.
Der Kapazitätswert
des Glättungskondensators
ist so groß,
dass dieser Kondensator nicht integriert werden kann und daher als
externes Bauelement mit der integrierten Schaltung verbunden werden
muss. Dies hat den weiteren Nachteil, dass die integrierte Schaltung
dann einen zusätzlichen
Anschlussstift benötigt.An alternative circuit according to the prior art, which reduces the disadvantages mentioned is in 4 shown. A current source J1 supplying a current I is connected between the first supply terminal VDD and an input of the buffer BF. A series connection of a second current source J2, which supplies a current 2I, and a switch S, is connected between the input of the buffer BF and the second supply terminal VSS. A parallel circuit of a zener diode Z1 and a smoothing capacitor C is connected between the first supply terminal VDD and the second supply terminal Supply connection point of the buffer BF switched. The Zener diode Z1 is powered by a third current source J3. This circuit works as follows. The combination of zener diode Z1 and smoothing capacitor C causes the buffer BF to receive a relatively low supply voltage (eg, 5 volts) while the supply voltage of the circuit is relatively high (eg, 100 volts). Under the control of the input signal Ui, the switch S is either opened so that the voltage at the input of the buffer BF rises or closed so that the voltage at the input BF drops. During turn-on and turn-off of the switch S, peak currents flowing through the feed ports of the buffer BF may become so large that the impedance of the zener diode Z1 is not low enough to keep the supply voltage of the buffer BF sufficiently constant. For this reason, the smoothing capacitor C across the zener diode Z1 is indispensable. Especially when used in an integrated circuit, the use of the smoothing capacitor C is very undesirable. The capacitance value of the smoothing capacitor is so large that this capacitor can not be integrated and therefore has to be connected as an external component to the integrated circuit. This has the further disadvantage that the integrated circuit then requires an additional pin.
Der
Erfindung liegt als Aufgabe zugrunde, eine elektronische Schaltung
mit einem Ausgangstreiber zu verschaffen, die für den Betrieb bei einer relativ
hohen Speisespannung geeignet ist und die zum Verarbeiten eines
Eingangssignals mit einer relativ hohen Frequenz geeignet ist und
die in einer integrierten Schaltung verwendet werden kann, ohne dass
nicht integrierbare Bauelemente benötigt werden.Of the
Invention is the object of an electronic circuit
to provide with an output driver that is suitable for operation at a relative
high supply voltage is suitable and for processing a
Input signal with a relatively high frequency is suitable and
which can be used in an integrated circuit without
nonintegratable components are needed.
Gemäß der Erfindung
ist die eingangs definierte elektronische Schaltung dadurch gekennzeichnet,
dass der Ausgangstreiber weiterhin einen Stromempfangstransistor
umfasst, der einen zwischen einen zweiten Speiseanschlusspunkt des
Puffers und die zweite Speiseklemme geschalteten Hauptstrompfad
und eine Steuerelektrode zum Empfangen eines Bezugspotenzials aufweist.According to the invention
the initially defined electronic circuit is characterized
the output driver continues to have a current receiving transistor
comprising one between a second feed terminal of the
Buffers and the second supply terminal switched main current path
and a control electrode for receiving a reference potential.
Der
Stromempfangstransistor kann beispielsweise einen Feldeffekttransistor
umfassen, dessen Source mit dem zweiten Speiseanschlusspunkt des
Puffers und dessen Drain mit der zweiten Speiseklemme der elektronischen
Schaltung gekoppelt ist. Eine Stromspitze vom zweiten Speiseanschlusspunkt
des Puffers her wird jetzt von dem Stromempfangstransistor zur zweiten
Speiseklemme der Schaltung hin entladen, ohne dass hierbei ein unzulässig großer Peak
in der Speisespannung des Puffers auftritt. Der Source-Anschluss des Stromempfangstransistors
ist nämlich
niederohmig.Of the
Current receiving transistor, for example, a field effect transistor
whose source is connected to the second supply terminal of the
Buffer and its drain with the second supply terminal of the electronic
Circuit is coupled. A current spike from the second supply connection point
the buffer is now from the current receiving transistor to the second
Discharge supply terminal of the circuit, without this an unacceptably large peak
occurs in the supply voltage of the buffer. The source terminal of the current receiving transistor
is that
low resistance.
Eine
Ausführungsform
einer erfindungsgemäßen elektronischen
Schaltung ist dadurch gekennzeichnet, dass der Ausgangstreiber weiterhin Spannungsstabilisierungsmittel
zum Stabilisieren des Bezugspotenzials relativ zu dem Potenzial
an der ersten Speiseklemme enthältA
embodiment
an inventive electronic
The circuit is characterized in that the output driver further comprises voltage stabilizing means
for stabilizing the reference potential relative to the potential
at the first supply terminal
Indem
das Bezugspotenzial relativ zu der ersten Speiseklemme stabilisiert
wird, statt relativ zu der zweiten Speiseklemme der Schaltung, bleibt
die Speisespannung des Puffers nahezu konstant, wenn die Speisespannung
zwischen der ersten und zweiten Speiseklemmen verändert wird.
Das Potenzial am Gate des Stromempfangstransistors läuft ja mit dem
Potenzial an der ersten Speiseklemme der elektronischen Schaltung
mit. Da die Gate-Source-Spannung des Stromempfangstransistors nahezu
konstant ist, läuft
auch das Potenzial am zweiten Speiseanschlusspunkt des Puffers mit
dem Potenzial an der ersten Speiseklemme der elektronischen Schaltung mit.By doing
the reference potential stabilized relative to the first supply terminal
is, rather than relative to the second supply terminal of the circuit remains
the supply voltage of the buffer is almost constant when the supply voltage
between the first and second supply terminals is changed.
The potential at the gate of the current receiving transistor is yes with the
Potential at the first supply terminal of the electronic circuit
With. Since the gate-source voltage of the power-receiving transistor is almost
is constant, runs
also the potential at the second feed connection point of the buffer with
the potential at the first supply terminal of the electronic circuit.
Eine
Ausführungsform
der erfindungsgemäßen elektronischen
Schaltung ist dadurch gekennzeichnet, dass die Spannungsstabilisierungsmittel Folgendes
umfassen: eine zwischen die erste Speiseklemme und die Steuerelektrode
des Stromempfangstransistors gekoppelte Zenerdiode und Stromerzeugungsmittel
zum Erzeugen eines durch die Zenerdiode fließenden Stroms. Da der durch
die Zenerdiode fließende
Strom nahezu unabhängig
von dem durch den Stromempfangstransistor fließenden Strom ist, ist es nicht
notwendig, einen Glättungskondensator
parallel zur Zenerdiode zu schalten.A
embodiment
the inventive electronic
Circuit is characterized in that the voltage stabilization means
include: one between the first supply terminal and the control electrode
the power receiving transistor coupled Zener diode and power generating means
for generating a current flowing through the zener diode. Since the through
the zener diode is flowing
Electricity almost independent
from the current flowing through the current receiving transistor, it is not
necessary, a smoothing capacitor
to switch parallel to the Zener diode.
Eine
Ausführungsform
der erfindungsgemäßen elektronischen
Schaltung ist dadurch gekennzeichnet, dass der Ausgangstreiber weiterhin
Rückkopplungsmittel
enthält,
von denen ein Eingang zwischen den Hauptstrompfad des Stromempfangstransistors
und die zweite Speiseklemme geschaltet ist und von denen ein Ausgang
mit der Steuerelektrode des Stromempfangstransistors gekoppelt ist.A
embodiment
the inventive electronic
Circuit is characterized in that the output driver continues
Feedback means
contains
one of which is an input between the main current path of the current receiving transistor
and the second supply terminal is connected and of which one output
is coupled to the control electrode of the current receiving transistor.
Die
Rückkopplungsmittel
sorgen für
eine weitere Verkleinerung der Impedanz an der Source des Stromempfangstransistors.
Daher wird eine eventuelle (bereits kleine) Spannungsspitze an der Source
des Stromempfangstransistors noch weiter verringert.The
Feedback means
take care of
a further reduction of the impedance at the source of the current receiving transistor.
Therefore, a possible (already small) voltage spike at the source
of the power receiving transistor even further reduced.
Eine
Ausführungsform
der erfindungsgemäßen elektronischen
Schaltung ist dadurch gekennzeichnet, dass der Ausgangstreiber weiterhin
einen Widerstand enthält,
der mit der Zenerdiode in Reihe geschaltet ist. Diese Reihenschaltung
sorgt für
eine noch weitere Verringerung der Spannungsspitze an der Source
des Stromempfangstransistors.A
embodiment
the inventive electronic
Circuit is characterized in that the output driver continues
contains a resistor,
which is connected in series with the zener diode. This series connection
takes care of
an even further reduction of the voltage spike at the source
of the power receiving transistor.
Die
Erfindung soll anhand der Zeichnung näher erläutert werden. Es zeigen:The
Invention will be explained in more detail with reference to the drawing. Show it:
1 bis 4 Ausgangstreiber
nach dem Stand der Technik, 1 to 4 Output driver according to the prior art,
5 ein
Schaltbild einer Ausführungsform einer
elektronischen Schaltung mit einem erfindungsgemäßen Ausgangstreiber; und 5 a circuit diagram of an embodiment of an electronic circuit with an output driver according to the invention; and
6 ein
weiteres Schaltbild einer Ausführungsform
einer elektronischen Schaltung mit einem erfindungsgemäßen Ausgangstreiber. 6 a further circuit diagram of an embodiment of an electronic circuit with an output driver according to the invention.
In
diesen Figuren haben gleiche Komponenten oder Elemente gleiche Bezugszeichen.In
These figures have the same components or elements the same reference numerals.
5 zeigt
ein Schaltbild einer Ausführungsform
einer elektronischen Schaltung mit einem erfindungsgemäßen Ausgangstreiber
DRV. Der Ausgangstreiber DRV wird von einer Netzspannung aus gespeist,
die zwischen die erste Speiseklemme VDD und die
zweite Speiseklemme VSS gekoppelt ist. Der
Ausgangstreiber DRV umfasst eine Ansteuerungsschaltung CNTRL, einen
Ausgangstransistor T1 und einen weiteren
Ausgangstransistor T2. Der Ausgangstreiber
DRV hat eine Eingangsklemme IN zum Empfangen eines Eingangssignals
Ui zwischen der Eingangsklemme IN und der
zweiten Speiseklemme VSS. Die Ansteuerungsschaltung
CNTRL sendet ein Ansteuerungssignal U1 zum
Ausgangstransistor T1 in Reaktion auf das
Eingangssignal Ui und ein weiteres Ansteuerungssignal
U2 zu dem weiteren Ausgangstransistor T2. Dadurch wird an einer Last ZL zwischen der
Ausgangsklemme OUT des Ausgangstreibers DRV und der zweiten Speiseklemme
VSS ein Ansteuerungssignal U0 erzeugt.
Die Sources der Transistoren T1 und T2 sind mit der ersten Speiseklemme VDD bzw. einer zweiten Speiseklemme VSS verbunden. Die Drains der Transistoren
T1 und T2 sind mit
der Ausgangsklemme OUT verbunden. Die Ansteuerungsschaltung CNTRL
enthält
einen Puffer BF, eine erste Stromquelle J1,
eine zweite Stromquelle J2, eine dritte
Stromquelle J3, einen Stromempfangstransistor T3, einen Schalter S und eine Zenerdiode Z1. Ein Ausgang des Puffers BF ist mit dem
Gate von Transistor T1 verbunden. Ein erster
Speiseanschlusspunkt des Puffers BF ist mit einer Source der ersten
Speiseklemme VDD verbunden. Ein zweiter
Speiseanschlusspunkt des Puffers BF ist mit einer Source von Transistor
T3 verbunden. Eine Drain von Transistor
T3 ist mit der zweiten Speiseklemme VSS verbunden. Die Zenerdiode Z1 ist
zwischen die erste Speiseklemme VDD und ein Gate von Transistor
T3 geschaltet. Eine erste Stromquelle J1 ist zwischen die erste Speiseklemme VDD und den Eingang des Puffers BF geschaltet.
Der Schalter S und die zweite Stromquelle J2 sind
zwischen dem Eingang des Puffers BF und der zweiten Speiseklemme
VSS in Reihe geschaltet. Die dritte Stromquelle
J3 ist zwischen das Gate des Transistors
T3 und die zweite Speiseklemme VSS geschaltet. 5 shows a circuit diagram of an embodiment of an electronic circuit with an inventive output driver DRV. The output driver DRV is powered by a mains voltage coupled between the first supply terminal V DD and the second supply terminal V SS . The output driver DRV comprises a drive circuit CNTRL, an output transistor T 1 and a further output transistor T 2 . The output driver DRV has an input terminal IN for receiving an input signal U i between the input terminal IN and the second supply terminal V SS . The drive circuit CNTRL sends a drive signal U 1 to the output transistor T 1 in response to the input signal U i and another drive signal U 2 to the other output transistor T 2 . As a result, a drive signal U 0 is generated at a load Z L between the output terminal OUT of the output driver DRV and the second supply terminal V SS . The sources of the transistors T 1 and T 2 are connected to the first supply terminal V DD and a second supply terminal V SS . The drains of the transistors T 1 and T 2 are connected to the output terminal OUT. The driving circuit CNTRL includes a buffer BF, a first current source J 1 , a second current source J 2 , a third current source J 3 , a current receiving transistor T 3 , a switch S, and a Zener diode Z 1 . An output of the buffer BF is connected to the gate of transistor T 1 . A first supply terminal of the buffer BF is connected to a source of the first supply terminal V DD . A second feed connection point of the buffer BF is connected to a source of transistor T 3 . A drain of transistor T 3 is connected to the second supply terminal V SS . The Zener diode Z 1 is connected between the first supply terminal VDD and a gate of transistor T 3 . A first current source J 1 is connected between the first supply terminal V DD and the input of the buffer BF. The switch S and the second current source J 2 are connected in series between the input of the buffer BF and the second supply terminal V SS . The third current source J 3 is connected between the gate of the transistor T 3 and the second supply terminal V SS .
Der
Ausgangstreiber DRV arbeitet folgendermaßen. Je nach dem Logikpegel
des Eingangssignals Ui, ist der Schalter
S entweder geöffnet,
wie in 5 angedeutet, oder geschlossen. Als Beispiel wird
angenommen, dass der Schalter S geöffnet ist, wenn das Eingangssignal
Ui einen niedrigen Logikwert hat. In diesem
Fall wird durch die erste Stromquelle J1,
die einen Strom I erzeugt, der Eingang des Puffers BF auf einen
hohen Logikpegel gebracht. Daher ist das Ansteuerungssignal U1 zwischen dem Gate und der Source des Transistors
T1 nahezu gleich null Volt und der Transistor
T1 sperrt, während Transistor T2 leitet.
Hierdurch hat ein Ansteuerungssignal U0 einen
niedrigen Logikwert. Wenn danach das Eingangssignal Ui von
einem niedrigen Logikwert auf einen hohen Logikwert übergeht,
wird der Schalter S geschlossen. Dadurch sind sowohl die erste als auch
die zwei te Stromquelle J1 und J2 mit
dem Eingang des Puffers BF verbunden. Die zweite Stromquelle J2, erzeugt jedoch zweimal so viel Strom wie die
erste Stromquelle J1 und zudem in entgegengesetzter
Richtung. Hierdurch wird der Eingang des Puffers BF auf einen niedrigen
Logikwert gebracht. Daher hat das Ansteuerungssignal U1 einen
hohen Logikwert, beispielsweise 5 Volt. Gleichzeitig ist die weitere
Steuerspannung U2 zwischen dem Gate und der
Source des Transistors T2 nahezu gleich
0 Volt, anders ausgedrückt,
Transistor T1 leitet, während Transistor T2 sperrt,
sodass das Ansteuerungssignal U0 einen hohen
Logikwert annimmt. Das Ansteuerungssignal U0 wird
daher etwa gleich 100 Volt werden. Während des Übergangs von einem niedrigen Logikwert
auf einen hohen Logikwert des Eingangssignals Ui und
umgekehrt fließt
ein Spitzenstrom durch die Speiseanschlusspunkte des Puffers BF. Dieser
Spitzenstrom wird jedoch von dem Stromempfangstransistor T3 aufgefangen. An der Source von Transistor
T3 entwickelt sich nur eine relativ niedrige Spitzenspannung,
weil die Impedanz an der Source von Transistor T3 relativ
niedrig ist. Der Spitzenstrom wird vom Transistor T3 zur
zweiten Speiseklemme VSS geführt. Somit
fließt
kein Spitzenstrom durch die Zenerdiode Z1.
Daher ist es im Gegensatz zu bekannten Ausgangstreibern nicht notwendig,
die Zenerdiode Z1 mittels eines Glättungskondensators
zu entkoppeln.The output driver DRV operates as follows. Depending on the logic level of the input signal U i , the switch S is either open, as in 5 indicated or closed. As an example, it is assumed that the switch S is open when the input signal U i has a low logic value. In this case, by the first current source J 1 , which generates a current I, the input of the buffer BF is brought to a high logic level. Therefore, the drive signal U 1 between the gate and the source of the transistor T 1 is almost zero volts, and the transistor T 1 is off while transistor T 2 is conducting. As a result, a drive signal U 0 has a low logic value. Thereafter, when the input signal U i transitions from a low logic value to a high logic value, the switch S is closed. Thereby, both the first and the two te current source J 1 and J 2 are connected to the input of the buffer BF. The second current source J 2 , however, generates twice as much current as the first current source J 1 and also in the opposite direction. As a result, the input of the buffer BF is brought to a low logic value. Therefore, the drive signal U 1 has a high logic value, for example, 5 volts. At the same time, the further control voltage U 2 between the gate and the source of the transistor T 2 is almost equal to 0 volts, in other words, transistor T 1 conducts, while transistor T 2 blocks, so that the drive signal U 0 assumes a high logic value. The drive signal U 0 will therefore be approximately equal to 100 volts. During the transition from a low logic value to a high logic value of the input signals U i and vice versa, a peak current flows through the feed connection points of the buffer BF. However, this peak current is absorbed by the current receiving transistor T 3 . At the source of transistor T 3 , only a relatively low peak voltage develops because the impedance at the source of transistor T 3 is relatively low. The peak current is conducted from the transistor T 3 to the second supply terminal V SS . Thus, no peak current flows through the Zener diode Z 1 . Therefore, in contrast to known output drivers, it is not necessary to decouple the Zener diode Z 1 by means of a smoothing capacitor.
Wenn
die Speisespannung des Ausgangstreibers DRV beispielsweise 100 Volt
und die Sollspeisespannung für
den Puffer BF 5 Volt beträgt, während die
Gate-Source-Spannung
von Transistor T3 1 Volt ist, dann muss
das Potenzial VRF am Gate von Transistor
T3 auf 94 Volt gesetzt werden. Dies wird
erreicht, indem für
die Zenerdiode Z1 ist ein Typ von 6 Volt
gewählt
wird.For example, if the supply voltage of the output driver DRV is 100 volts and the target supply voltage for the buffer BF is 5 volts, while the gate-to-source voltage of transistor T 3 is 1 volt, then the potential V RF at the gate of transistor T 3 must be 94 volts be set. This is achieved by choosing a type of 6 volt for the Zener diode Z 1 .
6 zeigt
ein Schaltbild einer weiteren Ausführungsform einer elektronischen
Schaltung, die einen erfindungsgemäßen Ausgangstreiber enthält. Der
Ausgangstreiber DRV umfasst Rückkopplungsmittel
FBMNS, von denen ein Eingang 1 mit der Drain von Transistor
T3 und ein Ausgang 2 mit dem Gate von
Transistor T3 verbunden ist. Die Rückkopplungsmittel
FBMNS umfassen einen Stromspiegel CM, dessen Eingang den Eingang 1 bildet
und dessen Ausgang über
einen Widerstand R2 und einen Spannungspegelverschiebetransistor
T4 mit dem Gate des Transistors T3 gekoppelt ist. Die dritte Stromquelle J3 ist jetzt zwischen die Source von Transistor
T4 und die zweite Speiseklemme VSS geschaltet. Ein Widerstand R1 ist
mit der Zenerdiode Z1 in Reihe geschaltet.
Der Schalter S ist hier als Feldeffekttransistor angeordnet, der
ist mit einem Gate mit der Eingangsklemme IN gekoppelt ist. Um zu
verhindern, dass das Potenzial am Eingang des Puffers BF zu niedrig wird, sodass
die Spannungsdifferenz zwischen der ersten Speiseklemme VDD und dem Eingang des Puffers BF viel zu
hoch werden könnte,
ist eine zweite Zenerdiode Z2 zwischen die
erste Speiseklemme VDD und einen zweiten
Speiseanschlusspunkt des Puffers BF geschaltet und ist eine Diode
zwischen den Eingang des Puffers BF und die zweite Speiseanschlusspunkt des
Puffers BF geschaltet. Die Rückkopplungsmittel FBMNS
sorgen dafür,
dass, wenn der durch den Transistor T3 fließende Strom
zunimmt und somit die Gate-Source-Spannung
von Transistor T3 zunimmt, der beim Ausgang
des Stromspiegels CM erzeugte Strom zunimmt. Daher nimmt der durch
die Reihenschaltung der Zenerdiode Z1 und
Widerstand R1 fließende Strom zu, sodass die
Spannung VRF, die in 6 angedeutet
ist, zunimmt. Folglich fällt
die Gate-Spannung des Transistors T3 ab.
Somit bleibt das Potenzial an der Source von Transistor T3 noch besser konstant. Der Widerstand R2 wird zum Begrenzen des maximalen Stroms
verwendet, der durch den Widerstand R1 fließen darf. 6 shows a circuit diagram of another embodiment of an electronic circuit containing an output driver according to the invention. The output driver DRV comprises feedback means FBMNS, one input of which 1 with the drain of transistor T 3 and an output 2 is connected to the gate of transistor T 3 . The feedback means FBMNS comprise a current mirror CM whose input is the input 1 forms and whose output is coupled via a resistor R 2 and a voltage level shift transistor T 4 to the gate of the transistor T 3 . The third current source J 3 is now connected between the source of transistor T 4 and the second supply terminal V SS . A resistor R 1 is connected in series with the Zener diode Z 1 . The switch S is arranged here as a field-effect transistor, which is coupled to a gate with the input terminal IN. In order to prevent the potential at the input of the buffer BF from becoming too low, so that the voltage difference between the first supply terminal V DD and the input of the buffer BF could become much too high, a second zener diode Z 2 is connected between the first supply terminal V DD and a second feed connection point of the buffer BF and a diode is connected between the input of the buffer BF and the second supply connection point of the buffer BF. The feedback means FBMNS ensure that when the current flowing through the transistor T 3 increases and thus the gate-source voltage of the transistor T 3 increases, the current generated at the output of the current mirror CM increases. Therefore, the current flowing through the series connection of the zener diode Z 1 and resistor R 1 increases, so that the voltage V RF , which in 6 is indicated increases. As a result, the gate voltage of the transistor T 3 drops. Thus, the potential at the source of transistor T 3 remains even better constant. The resistor R 2 is used to limit the maximum current allowed to flow through the resistor R 1 .