-
Die
vorliegende Erfindung bezieht sich auf ein volumetrisches ferroelektrisches
bzw. Elektret-Speicherbauelement, bei welchem ein ferroelektrisches
bzw. Elektret-Speichermaterial in Sandwichbauweise zwischen ersten
und zweiten Elektrodenschichten vorgesehen ist, die jeweils erste
und zweite parallele streifenförmige
Elektroden aufweisen, welche Wortzeilen und Bitzeilen einer nach
Art einer Matrix adressierbaren Speicheranordnung bilden, wobei Wortzeilen
und Bitzeilen der Speicheranordnung im Wesentlichen rechtwinklig
zueinander ausgerichtet sind und wobei Speicherzellen in Volumenbereichen des
in Sandwich-Bauweise zwischen jeweiligen sich überkreuzenden Wortzeilen und
Bitzeilen angeordneten Speichermaterials definiert sind, und bei
welchem eine Vielzahl von Speicheranordnungen in mindestens einem
Stapel in der Weise vorgesehen ist, dass der mindestens eine Stapel
Speicheranordnungen das Speicherbauelement mit volumetrischer Konfiguration
realisiert.
-
In
einem weiteren Sinn bezieht sich die vorliegende Erfindung auch
auf Bauelemente zur Datenspeicherung und/oder Datenverarbeitung,
die auf ferroelektrischen Dünnfilmschichten
aufbauen.
-
Zum
Stand der Technik wurde im Hinblick auf das Flechten/Falten, wie
es mit der vorliegenden Erfindung gelehrt wird, keine direkt einschlägige Vorveröffentlichung
nachgewiesen. Allerdings soll hier zur Darstellung des derzeitigen
Standes der Technik der allgemeine Hintergrund kurz beschrieben
werden, um die vorliegende Erfindung in einen Zusammenhang zu bringen
und die Zielsetzungen der Erfindung hervorzuheben:
Speicherchips
bieten gegenüber
herkömmlichen
magnetischen, optischen und anderen mechanischen Speicherbauelementen
den Vorteil, dass sie zu sehr schnellen Lese- und Schreiboperationen
fähig sind. Außerdem sind
sie in Festkörpertechnik
ausgeführt, haben
einen vertretbaren geringen Energieverbrauch und können hohe Übertragungsgeschwindigkeiten bieten.
Ihr Nachteil liegt in der begrenzten Kapazität für die Informationsspeicherung
und in Herstellungskosten, die relativ zu ihrer Speicherkapazität vergleichsweise
hoch sind. Aufgrund von Problemen mit der Skalierung und der begrenzten
Fläche,
die im typischen Fall auf weniger als 1 cm2/Chip
eingeschränkt
ist, ist die Wahrscheinlichkeit gering, dass sich daran in absehbarer
Zukunft viel ändert.
-
Ein
Vorschlag für
einen Festkörper-Speicher, mit
dem sich die vorstehend beschriebenen Einschränkungen umgehen lassen, wurde
auf der Grundlage von Silizium-/Polymer-Chips in Hybridtechnik entwickelt.
Dieser Ansatz umfasst die Stapelung von dünnen Schichten aus polymeren
Speicherfilmschichten auf Siliziumträgern und den Zugriff auf die
passiv adressierten Speicherschichten über die Trägerschaltungen. Bei dieser
Lösung
liegt jedoch das Problem vor, dass die Anzahl der Speicherschichten
im Stapel im typischen Fall auf 8–16 Schichten begrenzt ist.
Eine Erhöhung
dieser Anzahl ist zwar technisch möglich, stellt aber bei den
meisten Anwendungsbereichen für
den Massenmarkt im Allgemeinen keinen gangbaren Weg in der Praxis dar.
Zu den negativen Faktoren in diesem Zusammenhang zählen zusätzliche
Gemeinkosten und Platzkosten für
die Treiberschaltungen (insbesondere Dekodierer und Sensorverstärker im),
geringerer Ertrag aufgrund der höheren
Anzahl von Verarbeitungsschritten, Probleme, die mit der planaren
Ausbildung zusammenhängen,
wenn die Anzahl der Speicherschichten größer als der angegebene Bereich
wird, und eine große
Anzahl von Verarbeitungsschritten, welche die Gefahr erhöhen, dass
darunter liegende Polymerschichten bei sich daraus ergebender verringerter
Funktionalität
dadurch nachteilig beeinflusst werden.
-
Außerdem liegt
bei dem Konzept eines Speichers in Hybridtechnik insoweit ein Ungleichgewicht vor,
als die Herstellung des Siliziumteils kompliziert ist und eine hoch
entwickelte Verarbeitung bei der Herstellung voraussetzt (auch wenn
diese nahezu dem Standard entspricht), während der Aufbau des Speicherstapels
als solchem ein sehr einfacher kostengünstiger Vorgang ist, der potentiell
auch außerhalb
der Herstellungsanlagen mit anderen Mitteln als den Lithographie-Werkzeugen
ausgeführt
werden könnte.
Wenn jedoch diese Stapel auf Silizium aufgebaut werden, verbinden
sich die vorstehend aufgeführten
Faktoren mit einander, wodurch dieser Ablauf teurer wird und die
Kapazität
stärker
eingeschränkt wird,
als dies wünschenswert
ist; beispielsweise wird die Verwendung von zwei oder mehreren Chips
zur Erzielung der gleichen Kapazität tatsächlich kosteneffizienter.
-
Außerdem beschränkt sich
das Verfahren, mit dem zur Aufbringung von Speicherfilmschichten auf
Silizium gearbeitet wird, in der Praxis auf einfaches Beschichten
durch Zentrifugieren. Diese Technik zur Beschichtung besitzt mehrere
Vorteile, kann aber auch unerwünschte
Nebeneffekte einbringen, zum Beispiel das Problem, dass innere Spannungen aufgebaut
werden, die stärker
als wünschenswert sind,
oder Probleme bei der Beeinflussung der Morphologie und Gleichmäßigkeit
der Filmschicht, etc. Ein Verfahren, das zur Verbesserung der Morphologie
eingesetzt wird, besteht darin, die Filmschichten zu recken, was
jedoch im Falle der Hybridtechnik nicht anwendbar ist; ein anderes
Verfahren besteht darin, Filmschichten unter hohem Druck zu tempern, was
ebenfalls nicht gut anwendbar ist (wenn mit Beschichtung durch Zentrifugieren
und starren Trägermaterialien
wie Silizium gearbeitet wird).
-
Wegen
der Flächenbeschränkungen,
die mit einem Bauelement auf Siliziumbasis zusammenhängen, besteht
der einzig realisierbare Ansatz zur Strukturierung in der standardmäßigen Photomikrolithographie,
d.h. in der Ausbildung eines hoch auflösenden Linienabstands. Dies
schließt
kostengünstige
andere Verfahren zur Strukturierung wie Tintenstrahldruck und Mikrostrukturierung
aus.
-
Ein
weiteres Problem, das mit dem Konzept der Hybridtechnik verbunden
ist, besteht in der Gestaltung der Dichte der Bauelemente, insbesondere der
Verlötung,
die Temperaturen voraussetzt, die viel höher liegen als der Schmelzpunkt
von Polymeren (um mehr als 60°C
darüber).
Das Polymermaterial wird zwar nicht unbedingt zerstört, wenn
es Temperaturen ausgesetzt wird, die höher als seine Schmelztemperatur
sind, aber es ist eine Nachbearbeitung (erneutes Tempern) erforderlich,
um die Eigenschaften der Filmschicht wieder zu erzielen. Noch problematischer
ist das, was mit der Grenzschicht zwischen Elektrode und Filmschicht
passiert; diese wird leicht zerstört, wenn das Polymermaterial
in den flüssigen Zustand übergeht.
Dies steht dann ein erhebliches Problem dar, wenn es um mehrlagige
Stapel geht.
-
Die
Aufbringung der Elektrode kann auch schwerwiegende negative Auswirkungen
auf die Eigenschaften der Filmschicht haben; zum Beispiel kann die
Aufbringung der oberen Elektrode die Grenzschicht an der unteren
Elektrode beeinträchtigen,
beispielsweise durch Auslösen
einer unerwünschten
Weiterleitung von Ionen, was einen Ermüdungsvorgang in den Polymer-Filmschichten
einleiten kann. Morphologische Kettendefekte können ebenfalls herbeigeführt werden.
-
Angesichts
der vorstehend aufgeführten Nachteile
liegt somit der vorliegenden Erfindung als erstes die Aufgabe zugrunde,
neue Architekturkonzepte für
Bauelemente in Festkörpertechnik
auf der Basis von Dünnfilmschichten
zu schaffen, bei denen die Nutzfläche, die zur Datenspeicher
und/oder Datenverarbeitung zur Verfügung steht, durch Stapelung
einzelner Schichten in einer dichten volumetrischen Struktur groß genug
gestaltet werden kann.
-
Eine
zweite Aufgabe der vorliegenden Erfindung besteht in der Festlegung,
wie sich eine derartige Stapelung praktisch erzielen lässt, während gleichzeitig
für eine
individualisierte Adressierbarkeit von Stellen innerhalb des >Stapels durch eine
begrenzte Anzahl elektrischer Verbindungen gesorgt ist, auf die
von außerhalb
des Stapels zugegriffen werden kann.
-
Eine
dritte Aufgabe der vorliegenden Erfindung besteht in der Bildung
von Stapeln, welche eine Vielfalt von Matrizen enthalten, wobei
jede Matrix ihrerseits eine große
Zahl von Dünnfilm-Zellen
enthält, die über eine
passive Matrixadressierung einzeln verbindbar sind.
-
Der
vorliegenden Erfindung liegt als vierte Aufgabe die Schaffung von
einzelnen Stapeln in Form modularer Einheiten zugrunde, die zur
Integration zu Bauelementen mit speziellen Funktionen und/oder zu
größeren Einheiten
geeignet sind, welche die Kapazität von zwei oder mehr getrennten
gestapelten Einheiten einbringen.
-
Die
fünfte
Aufgabe der vorliegenden Erfindung besteht in der Anwendung des
Stapelgedankens bei der Herstellung von Bauelementen zur Datenspeicherund
und/oder Datenverarbeitung, welche Untereinheiten umfassen, die
mit einander inkompatible Verarbeitungsschritte erfordern.
-
Die
vorstehend genannten Aufgaben sowie weitere Merkmale und Vorteile
werden mit einem Speicherbaustein gelöst bzw. erzielt, der sich gemäß der Erfindung
dadurch auszeichnet, dass ein Stapel aus Speicheranordnungen mit
zwei oder mehr bandförmigen
Strukturen gebildet ist, welche dabei ineinander gefaltet und/oder
geflochten sind, wobei jede bandförmige Struktur ein biegsames
Substrat aus nicht-leitendem Werkstoff aufweist, dass erste und zweite
Elektrodenschichten jeweils auf jeder Fläche des Substrats in der Weise
vorgesehen sind, dass die Elektrodenschichten jeweils parallele
streifenförmige
Elektroden aufweisen, die in der Form vorgesehen sind, dass sie
sich entlang der bandförmigen Struktur
erstrecken und eine Lage aus Speichermaterial eine der Elektrodenschichten
derselben überdeckt
und sich ohne Unterbrechung zwischen den Kanten der bandförmigen Struktur
erstreckt, dass jede Speicheranordnung des Stapels von sich überdeckenden
Bereichen eines Paares benachbarter bandförmiger Strukturen gebildet
ist, welche in der Weise gefaltet und/oder geflochten sind, dass
sie sich in einer im Wesentlichen senkrechten Beziehung überkreuzen
und dass die Wortzeilen und die Speicherschicht einer Speicheranordnung
in einem Stapel in der ersten bandförmigen Struktur eines Paares benachbarter
Strukturen dieser Art enthalten sind und dass die Bitzeilen in dessen
zweiter bandförmiger
Struktur enthalten sind.
-
Weitere
Merkmale und Vorteile der vorliegenden Erfindung werden in den Unteransprüchen offenbart.
-
Nachstehend
wird nun die Erfindung unter Bezugnahme auf bevorzugte Ausführungsbeispiele und
die Figuren in der beiliegenden Zeichnung in weiteren Einzelheiten
erläutert,
in welcher:
-
1a einen
Längsquerschnitt
durch die bandförmige
Struktur im Sinne der vorliegenden Erfindung zeigt;
-
1b einen
Querschnitt durch dieselbe in Querrichtung zeigt;
-
1c zwei
bandförmige
Strukturen darstellt, die sich überkreuzen
und mit einander in Kontakt stehen, wobei sie im Überdeckungsbereich
eine Speicheranordnung bilden;
-
2a ein
Beispiel für
einen Stapel aus erfindungsgemäßen bandförmigen Strukturen
zeigt;
-
2b ein
Beispiel für
ein Ausführungsbeispiel
der vorliegenden Erfindung mit zwei Stapeln ähnlich dem Stapel aus 2a darstellt;
-
3a, 3b jeweils
einen Querschnitt durch den ersten bzw. zweiten Stapel gemäß 2b zeigen:
-
4a eine
bandähnliche
Struktur mit Verbindungsflächen
bzw. Kontaktfeldern auf der Vorderseite und der Rückseite
schematisch zeigt, und
-
4b veranschaulicht,
wie die bandähnlichen
Strukturen zur Bildung gestapelter Speicheranordnungen gemäß einem
weiteren Ausführungsbeispiel
der vorliegenden Erfindung vorgesehen sein können.
-
Erfindungsgemäß ist entsprechend
der Darstellung in 1a und 1b ein
Band mit einem Trägersubstrat 3 aus
biegsamem Werkstoff (z.B. einem Polymermaterial oder Metall) vorgesehen,
das auf einer Fläche
mit einer Dünnfilmschicht
als Speicherfilm 1 oben auf parallelen Elektroden 2 (in
Längsrichtung)
aufgetragen ist, während
die gegenüber
liegende Fläche
des Bandes entweder eine ähnliche Struktur
oder nur eine Schicht aus parallelen Elektroden 4 aufweist,
wobei das ganze Ausführungsbeispiel
somit eine bandähnliche
Struktur R (die nachstehend nur als „Band" bezeichnet wird) in dem Sinne darstellt,
der sich auf die vorliegende Erfindung bezieht.
-
Die
Speicherfilmschicht 1 besitzt Fähigkeiten zur Adressierung,
zur Speicherung von Ladungen (Bistabilität) und/oder zur Umschaltung,
wodurch es möglich
wird, dass Speichermatrizen passiv adressiert und Speicherzellen
von der Speicherfilmschicht 1 gebildet werden können, welche
dabei zwischen sich überkreuzenden
Elektroden 2; 4 durch entsprechende Anordnung
von zwei oder mehr Bändern
angeordnet ist, die mit einander in Kontakt stehen und zu einander
unter einem Winkel von etwa 90° ausgerichtet
sind.
-
Gemäß einem
bevorzugten Ausführungsbeispiel
der Erfindung werden zwei oder mehr Bänder R so mit einander gestapelt,
dass an jedem Grenzflächenbereich
eine Speicheranordnung M in den aneinander angrenzenden Bändern geschaffen
wird, die durch obere und untere Elektroden 2; 4 und
der dazwischen liegenden Speicherfilmschicht 1 repräsentiert
wird. Dies ist in 1c dargestellt, welche eine Uberkreuzung
zwischen zwei Bändern
Rk und Rk+1 zeigt,
die einen Tel eines größeren Stapels
darstellen können.
Die Bänder
R können
eine beliebige Breite aufweisen und sind bezüglich zu einander so unter einem
jeweiligen Winkel von 90° ausgerichtet,
dass der sich dabei ergebende Stapel eine quadratische/kubische
(chipartige) Form aufweist. 2a zeigt
wie das Band R2 gegenüber
dem Band R1 gestapelt wird, dann das Band R3 gegenüber dem
Band R2, und so weiter, bis zum Band R10, das gegenüber dem
Band R9 gestapelt wird.
-
Gemäß 2a bilden
die mit ungeraden Zahlen bezeichneten Bänder R1,... R9 eine erste Untergruppe
bzw. Unterbaugruppe X1, während die
mit geraden Zahlen bezeichneten Bänder R2,... R10 eine zweite
Baugruppe X2, bilden, die senkrecht zur ersten
Gruppe ausgerichtet ist. Die sich dabei ergebenden Speicheranordnungen
bilden einen Stapel S.
-
Die Überdeckungsbereiche
zwischen den Bändern
werden durch einen Tempervorgang, z.B. unter starkem Unterdruck/hohem
Druck aneinander laminiert. Durch Verwendung einer ähnlichen
Struktur, d.h. einer Speicherfilmschicht gegen eine Speicherfilmschicht,
lassen sich Probleme mit der Kompatibilität im Zusammenhang mit dem Laminiervorgang
ganz erheblich vermindern.
-
Bei
einem alternativen Ausführungsbeispiel werden
die Bänder
entsprechend einer Vielzahl von Mustern gefaltet, unter anderem
harmonikaförmig, oval,
in Kreis- oder Ringform oder verdrillt, wie dies beispielhaft in 2b dargestellt
ist. Es können
auch „gewebte" Fäden hergestellt
werden, die ihrerseits wieder zur Herstellung von Webware verwendet
werden können,
usw. Es wird auch möglich,
auf diese Weise großflächige Strukturen
aufzubauen, wodurch die Einbeziehung von Speicherfunktionen in andere Geräte, zum
Beispiel in das Gehäuse
von Mobiltelefonen, als „oberste
Schicht" auf gebogenen
oder anders geformten Flächen,
usw. möglich
wird.
-
Die
in einer ersten Untergruppe bzw. Baugruppe X1 angeordneten
Bänder
R1, ... R9 und die in einer zweiten Untergruppe bzw. Baugruppe X2, angeordneten Bänder R2,... R10 werden bei
einem erfindungsgemäßen Speicherbauelement
eingesetzt. Das Ausführungsbeispiel
eines derartigen Speicherbauelements bildet gemäß der Darstellung in 2b zwei
von einander getrennte gestapelte Strukturen S1, S2, wie dies durch
die mit gestrichelten Linien dargestellten Bereiche angegeben ist.
Dabei wird jedes der Bänder
R1–R10
in der Weise gebogen, dass bezüglich
der Abfolge von Bändern
im Stapel S1 die Paare aus Bändern
mit ungerader und gerader Zahl im Stapel S2 vertauscht sind. Dies
impliziert zum Beispiel, dass das unterste Band R9 im Stapel S1
nach oben gebogen wird, um mit dem Band R10 ein Paar zu bilden,
während
beispielsweise das Band R1, das mit dem Band R10 im Stapel S1 ein
Paar bildet, nun nach unten gebogen wird, um mit dem Band R2 im Stapel
S2 ein Paar zu bilden.
-
Wenn
das in 2b dargestellte Ausführungsbeispiel
als Draufsicht auf die Anordnung der Bänder bei dem erfindungsgemäßen Bauelement
betrachtet wird, wird für
den Fachmann auf diesem Gebiet leicht verständlich, dass die Kombination
aus Verlagerungen und gegenseitigen Versetzungen für einen
erheblichen Beitrag im Hinblick auf die Minimierung von kapazitiver
Kreuzkopplung oder anderer unerwünschter
Kopplungen zwischen den separaten Speicheranordnungen M sorgt, die
einen Stapel bilden. Es ist nicht nur möglich, dass jede einzelne Speicherzelle
in einer Speicheranordnung in einem Stapel ohne unerwünschte Störungen,
welche den Störabstand
eines Ausgangssignals zum Beispiel schwer verringern, adressiert,
d.h. beschrieben oder ausgelesen, werden kann, sondern es ist auch
möglich,
alle Speicherzellen in einer Anordnung und bei Bedarf alle Speicherzellen
in einem Stapel parallel zu adressieren, während gleichzeitig jeder Störeinfluss auf
einem Mindestmaß gehalten
wird.
-
Die
Anordnung der Stapel S1, S2 in dem erfindungsgemäßen Speicherbauelement wird
in noch vorteilhafterer Weise jeweils im Querschnitt in 3a bzw. 3b dargestellt.
Im Stapel S1 (3a) ist das erste Band R9 senkrecht
zum zweiten Band R2 vorgesehen und können nun die zweiten Elektroden 2 im
Band R9 als Wortzeilen in einer Speicheranordnung M1 betrachtet
werden, während
die Elektroden 4 im Band R2 die Bitzeilen bilden, usw.
Mit anderen Worten weist eine Speicheranordnung M einen Teil der
jeweils benachbarten Paare aus Bändern
Rk, Rk+1 in einem
Stapel S auf und wird von diesem gebildet. Der in 3b dargestellte
Stapel S2 sieht ähnlich wie
der Stapel S1 in 3a aus, allerdings sind hier nun
die Richtungen benachbarter Paare von Bändern R um 90° so gedreht,
dass die senkrechte Uberkreuzung zwischen aufeinander folgenden
Bändern im
Stapel S2 beibehalten wird. Aus 2b wird
deutlich, dass auf die erste Baugruppe X1 aus
Bändern R1
... R9 mit den ungeraden Zahlen und auf die zweite Baugruppe X2, aus Bändern
R2 ... R10 mit geraden Zahlen jeweils eine ähnliche benachbarte Baugruppe aus
Bändern
folgen könnte,
die in seitlicher Richtung (d.h. also neben einander) mit entsprechender
Ausrichtung vorgesehen sind, so dass sich in den Bereichen, in denen
sich die Baugruppen X1, X2, überschneiden,
weitere gestapelte Strukturen S gebildet werden könnten. Die
zusätzlichen
Baugruppen aus Bändern
können
auch in versetzter Anordnung vorgesehen sein, wenn dies gewünscht ist.
Außerdem lässt sich
auch aus der Betrachtung der in 2b dargestellten
Anordnung erkennen, dass die Richtung der Versetzung zwischen benachbarten
Stapeln aus Speicheranordnungen umgekehrt werden könnte, was
bedeutet, dass beispielsweise das Band R9 im Stapel S1 immer noch
mit dem Band R10 im Stapel S2 ein Paar bilden, nun aber in der projizierten Position
des Bandes R1 im Stapel S2, während
natürlich
das Band R1 immer noch mit dem Band R2 im Stapel S2 ein Paar bildet,
wenn auch nun in der projizierten Position, die für Band 9
in 2b dargestellt ist, und so fort. Dies impliziert
natürlich,
dass ähnliche Überlegungen
auch für
die Versetzung der Bänder
in der Baugruppe 12 mit geradzahligen Bändern R2,... R10 gelten würden. Der
nach der Länge
der Elektroden 2, 4 und der Bänder R2 zwischen den Speicheranordnungen
M in einem Stapel S1 und den Speicheranordnungen M im anderen Stapel
S2 gemessene Abstand wäre
dann ähnlich
bzw. gleich.
-
Am
Ende der Bänder
R können,
wie in 4a und 4b dargestellt,
Verbindungs- und Kontakteinrichtungen 5 vorgesehen werden.
Dies könnte
es beispielsweise möglich
machen, dass die Elektroden 2, 4 passiv mit Kontaktflecken
auf einem darunter liegenden, hier aber nicht dargestellten Siliziumchip
verbunden werden, wobei in diesem Fall einen ausreichende Redundanz
erforderlich ist, um eine Fehlausrichtung in gewissem Maße zuzulassen. Alternativ
oder zusätzlich
hierzu ist für
gewisse Schaltungen (z.B. Dekodier- oder Router-Schaltungen) auf
der Grundlage von Dünnfilm-Transistoren (TFT)
an den Enden der Elektroden gesorgt, wodurch die Anzahl der Kontaktpunkte
verringert wird, um so eine robustere Verbindung zu vereinfachen.
Diese robustere Auslegung lässt
nicht nur eine viel dichtere Packung der Elektroden und somit eine
erhöhte
Speicherdichte zu, sondern ermöglicht
dem Endverbraucher auch den Anschluss von gefalteten (und kompaktierten)
Speicherstapeln an den Siliziumchips (oder den Kontaktflecken, die
mit dem bzw. den Siliziumchip (s) verbunden sind), wodurch der Weg
zu sehr kostengünstigen
zusätzlich
einbaubaren Speichermodulen eröffnet
wird.
-
Eine
weitere Verbesserung dieses Gedankens könnte darin bestehen, alle Treiberschaltungen, die
ebenfalls Detektorschaltungen umfassen und die für den Betrieb des Speichers
erforderlich sind, an den Enden der Bänder vorzusehen. Dies würde zur Ausbildung
des gefalteten Speicherstapels als völlig unabhängige Einheit führen.
-
Eine
noch weitere Verbesserung bestünde darin,
die nötigen
Schaltungen gleichmäßig über die Bänder in
direktem Kontakt mit jeder einzelnen Speichermatrix (an deren Seiten)
als Treiber/Dekodierer für
Reihen und Spalten zu verteilen und dabei einfach diese jeweils
mit einem gemeinsamen Bus/Datenverkehrs-Koordinator auf dem Band
bzw. den Bändern zu
kontaktieren und dann über
einen oder mehrere fest verdrahtete oder drahtlose Kontakte mit
externer Hardware zu kommunizieren.
-
Wenn
Silizium- oder Silizium-/TFT-Schaltungen auf einem Trägersubstrat
eingesetzt werden, können
die Oberflächen
der Bänder
an den Silizium-Treiberschaltungen dadurch angebracht werden, dass
ein Ende der Fläche über das
andere gebogen wird, wie dies in 4b gezeigt
ist, ehe dieses an Kontaktflecken auf der darunter liegenden, hier
aber nicht dargestellten Substratfläche des Bauelements angebracht
wird. Wenn alle Treiberschaltungen auf dem Band bzw. auf den Bändern aufgebaut
sind, ist ein derartiges Umbiegen nicht erforderlich.
-
Der
sich dabei ergebende Speicherstapel S mit diesem Aufbau stellt neue
Lösungsansätze und Lösungen für die eingangs
dargestellten Probleme dar. Was vom Standpunkt der Architektur aus
hier im Grunde genommen stattfindet, ist der Umstand, dass die Herausforderungen
zum größten Teil
auf die Probleme reduziert werden, die mit dem Aufbau von Einzelschicht-Speichern
zusammenhängen,
weil hier jede Speicheranordnung M auf einem einzelnen Substrat
aufgebaut ist. Dies umfasst auch einfache modulare Untereinheiten,
die durch die einzelnen Bänder
repräsentiert
werden, die sich vor dem Zusammenbau in skalierbarer Form zu Stapeln
in spezialisierten Produktionsanlagen herstellen lassen.
-
Dieses
Konzept lässt
die Verwendung von stapelbaren Speicherbändern in sehr großer Zahl
zu, wobei die einzige Einschränkung
im Zugriff zu Siliziumoberfläche
im Falle einer Schaltung aus Silizium oder in Hybridtechnik aus
Silizium/TFT besteht; diese Einschränkung ist in den Fällen, in
denen „alle
Schaltungen auf dem Band (alles in TFT-Technik)" ausgeführt sind, nicht gegeben. Dies
schlägt
sich direkt in einer sehr hohen Speicherkapazität oder in beliebig hoher Speicherkapazität in den
Fällen „alles
in TFT-Technik" nieder.
-
Da
dieser Ansatz nahe, wenn nicht sogar ganz, an die Verarbeitung eines
Einzelschicht-Speichers herankommt, verschwinden die Probleme hinsichtlich
der Kompatibilität
im Zusammenhang mit der Prozesstechnik und der Temperatur, die mit
der Verarbeitung von Mehrfachschichten zusammenhängen.
-
In ähnlicher
Weise können
auch mögliche negative
Auswirkungen eines solchen Verfahrens vermieden werden, indem die
Aufbringung der oberen Elektroden direkt auf dem Speicherfilmschichten entfällt. Eine
weitere positive Auswirkung auf die Filmschicht-Morphologie besteht
in der Möglichkeit, vor
dem Sintern mit dem Recken der Filmschichten zu arbeiten, was somit
eine stärker
geregelte Kristallstruktur sicherstellt. Auch Techniken der Aufbringung,
die eine Alternative zur Beschichtung mit Zentrifugierung darstellen,
wie Tauchbeschichtung, Rakelbeschichtung und Beschichtung mit Meniskus können einen
positiven Einfluss auf die Morphologie der Filmschicht nehmen.
-
Da
die zur Verfügung
stehende Fläche
groß ist,
lässt sich
ein deutlich entspannteres Verfahren zur Strukturierung realisieren,
so dass auch mit anderen Werkzeugen als der Lithographie und einer
echten Verarbeitung von Spule zu Spule gearbeitet werden kann. Dies
senkt wiederum ganz erheblich die Herstellungskosten.
-
Durch
die erheblichen Größen, mit
denen gearbeitet werden kann, verbessert sich auch der jeweilige
Störabstand
bezüglich
der Zellensignale einfach deshalb, weil die Zellen so viel größer sind.
Dies gestattet eine größere Variationsbreite
in der Filmschichtdicke usw., wodurch mögliche Probleme im Zusammenhang
mit der Verarbeitung von Speicherstrukturen auf biegsamen Substraten
verringert werden.
-
In
den Fällen,
in denen Bauelemente auf Siliziumchips aufgebaut werden, vereinfacht
sich die dichte Anordnung bei hohen Temperaturen, da das Siliziumteil
sich schon vor der Anbringung des Polymers verarbeiten und löten lässt.