DE602004011669T2 - Schaltnetzteil - Google Patents

Schaltnetzteil Download PDF

Info

Publication number
DE602004011669T2
DE602004011669T2 DE602004011669T DE602004011669T DE602004011669T2 DE 602004011669 T2 DE602004011669 T2 DE 602004011669T2 DE 602004011669 T DE602004011669 T DE 602004011669T DE 602004011669 T DE602004011669 T DE 602004011669T DE 602004011669 T2 DE602004011669 T2 DE 602004011669T2
Authority
DE
Germany
Prior art keywords
switching
signal
hard
circuit
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE602004011669T
Other languages
English (en)
Other versions
DE602004011669D1 (de
Inventor
Johan C. Halberstadt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of DE602004011669D1 publication Critical patent/DE602004011669D1/de
Application granted granted Critical
Publication of DE602004011669T2 publication Critical patent/DE602004011669T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33561—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having more than one ouput with independent control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Valve Device For Special Equipments (AREA)
  • Fluid-Damping Devices (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf Schalt-Leistungsschaltungen, z. B. auf Schalt-Motorsteuerungen und auf Schaltnetzteile; insbesondere, jedoch nicht ausschließlich, bezieht sich die Erfindung auf eine Schalt-Leistungsschaltung, die Merkmale zum Erfassen einer Hartumschaltungsamplitude enthält. Die Erfindung bezieht sich ferner auf ein Verfahren zum Erfassen einer Hartumschaltungsamplitude eines Hartumschaltungszeitpunkts in Schalt-Leistungsschaltungen, wie z. B. ein Verfahren zum Erfassen einer Hartumschaltungsamplitude in Schaltnetzteilen.
  • HINTERGRUND DER ERFINDUNG
  • US-A-5696431 beschreibt ein Stromrichteransteuerungsschema, das erfasst, wenn ein Stromrichter sich in oder nahe an einer kapazitiven Betriebsart befindet. In Reaktion darauf, dass er sich in einer kapazitiven Betriebsart befindet, wird die Schaltfrequenz unverzüglich auf ihre Maximaleinstellung erhöht. Wenn eine nahezu kapazitive Betriebsart erfasst wird, wird die Schaltfrequenz mit einer voreingestellten Rate erhöht.
  • Schalt-Leistungsschaltungen sind wohlbekannt, wie z. B. Schaltnetzteile und Schalt-Motorsteuerungen. Solche Schaltungen enthalten gewöhnlich eine oder mehrere elektronische Leistungsschaltvorrichtungen, wie z. B. einen Feldeffekttransistor (FET), einen bipolaren Schalttransistor, einen Triac und/oder einen siliciumgesteuerten Stromrichter (SCR). Wegen ihrer relativ schnelleren Schaltgeschwindigkeit, die eine gleichzeitige Verwendung kompakterer magnetischer Komponenten, wie z. B. Ferrit-Transformatoren, erlaubt, werden in Schalt-Leistungsschaltungen zunehmend FETs eingesetzt.
  • Ein wichtiger Parameter, der bei der Entwicklung von Schalt-Leistungsschaltungen zu berücksichtigen ist, ist die Hartumschaltungsamplitude; eine Hartumschaltungsamplitude ist definiert als eine Spannung, die über einer Schaltvorrichtung zu einem Zeitpunkt entwickelt wird, zu dem die Vorrichtung in einen leitenden Zustand gesteuert wird, d. h. eingeschaltet wird.
  • US-Patent 6.069.804 beschreibt einen Mehrfachausgang-Multidirektional-Stromrichter, der einen bidirektionalen Eingangsschalter und wenigstens einen ersten bidirektionalen Ausgangsschalter aufweist. Der Stromrichter umfasst ferner eine gekoppelte Induktivität mit einer Eingangswicklung und wenigstens einer Ausgangswicklung. Die Eingangswicklung ist in Reihe mit einer Eingangsspannungsquelle und einem bidirektionalen Eingangsschalter, der unter Verwendung von FET-Technik implementiert ist, verbunden. Jede Ausgangswicklung der gekoppelten Induktivität ist in Reihe mit einer entsprechenden Ausgangsspannungsquelle, z. B. einem Kondensator, und ihrem jeweiligen bidirektionalen Ausgangsschalter, der ebenfalls unter Verwendung von FET-Technik implementiert ist, verbunden. Der Stromrichter enthält außerdem eine Taktschaltung zur Bereitstellung erster und zweiter Steuersignale, wobei jedes Signal erste und zweite Zustände aufweist. Die ersten und zweiten Signale sind jeweils mit den Eingangs- und Ausgangsschaltern verbunden. Außerdem sind die ersten und zweiten Signale dafür ausgelegt, bezüglich ihrer Zustände im Wesentlichen wechselseitig komplementär zu sein.
  • Der Stromrichter kann modifiziert werden, so dass er Resonanzübergangssteuermittel enthält zum Erfassen von Strömen in den Eingangs- und Ausgangswicklungen, sowie der Ausgangsspannung, wobei anhand einer solchen Stromerfassung zusammen mit einer Messung der Ausgangsspannung des Stromrichters eine Taktfrequenz des Stromrichters angepasst wird, um dem Stromrichter zu ermöglichen, in einem Resonanzmodus zu arbeiten.
  • Der Stromrichter ist möglicherweise aufwändig zu implementieren, da seine Taktschaltung sowohl mit den Eingangs- als auch den Ausgangsseiten der gekoppelten Induktivität verbunden ist, wobei eine solche Verbindung erfordert, dass zusätzliche Koppeltransformatoren zum Steuern der Schalter enthalten sind. Außerdem nutzt der Stromrichter keine Hartumschaltungsamplitudeninformationen als einen Aspekt seiner Funktion.
  • US-Patent 6.433.491 beschreibt ein Verfahren zur Erzeugung eines Signals, das einer Hartumschaltungsamplitude entspricht. Das Verfahren bezieht sich auf die Verwendung eines kapazitiven Teilers zur Erfassung eines Primärwicklungspotentials in einer transformatorgekoppelten Vorrichtung. Das Verfahren verwendet die zeitlich gesteuerte Rücksetzung des Teilers in Verbindung mit einer Abtasthalteschaltung zum Bereitstellen einer direkten Anzeige der Hartumschaltungsgröße. Das Verfahren erfordert jedoch präzise Zeitablaufinformationen und ist direkt der Primärwicklung zugeordnet, die möglicherweise relativ hohe Potentiale aufweist, wie z. B. in netzbetriebenen SMPS. Dieses US-Patent wird daher als ein nicht-optimales Verfahren zur Bestimmung einer Hartumschaltungsamplitude erläuternd betrachtet.
  • Der Erfinder hat erkannt, dass es wünschenswert ist, z. B. nicht nur im obenerwähnten Verfahren, sondern auch in Leistungssteuervorrichtungen und anderen ähnlichen Typen von Schalt-Schaltkreisen, wie z. B. Schaltnetzteilen, die Hartumschaltungsamplitude zu messen. Zum Beispiel treten in einem Schaltnetzteil-(SMPS)-System Schaltverluste auf, wenn ein oder mehrere, die Leistung steuernde Schaltvorrichtungen darin eingeschaltet werden, d. h. in einen leitenden Zustand gesteuert werden, während über denselben ein Potential ungleich 0 entwickelt wird.
  • In einigen SMPS-Anwendungen ist die Hartumschaltung unvermeidbar und die Hartumschaltungsamplitude variabel, z. B. in Reaktion auf eine Änderung der SMPS-Lastbedingungen. Unter solchen Umständen ist es häufig wünschenswert, eine Regelung für andere Komponenten in Abhängigkeit von dieser Amplitude vorzusehen, um z. B. eine Schaltungsschutzabschaltung im Fall einer Schaltungsüberlastung vorzusehen. Außerdem sind Zeitablaufinformationen in Bezug auf das Auftreten einer solchen Hartumschaltung häufig nicht verfügbar oder relativ aufwändig zu erlangen, z. B. aufgrund einer Notwendigkeit, zusätzliche Isolationskomponenten einzubauen, wenn Stromnetzeingang-Netzteile verwendet werden. Ein Beispiel einer solchen SMPS-Anwendung ist ein bidirektionaler Sperrwandler, der einen Transformator mit primären und sekundären Wicklungen enthält, wobei die primäre Wicklung mit einer primären FET-Schaltvorrichtung verbunden ist; die Primärvorrichtung wird vorzugsweise eingeschaltet, d. h. in einen leitenden Zustand versetzt, während eine darüber entwickelte Spannung nahezu die Größe 0 aufweist, d. h. die Primärvorrichtung unterliegt vorzugsweise einer Weichumschaltung. Es entsteht hierbei die Notwendigkeit, die Hartumschaltungsamplitude der FET-Vorrichtung zu überwachen, wobei eine solche Überwachung herkömmlicherweise erreicht wird, indem eine Regelschleife eingebaut wird, die im Wesentlichen um die den Sekundärwicklungen zugeordneten Schaltungen implementiert ist. Die Hartumschaltungsamplitude wird somit herkömmlicherweise in einem Sekundärbereich des bidirektionalen Stromrichters überwacht, indem eine Spannung überwacht wird, die über einer ihrer Transformatorwicklungen entwickelt wird. In einer solchen Konfiguration sind genaue Schaltzeitablaufinformationen bezüglich der Primärwicklungen normalerweise an der Sekundärschaltung nicht verfügbar, sofern nicht zusätzliche, möglicherweise aufwändige Komponenten eingebaut werden.
  • Der Erfinder hat erkannt, dass es insbesondere wünschenswert ist, die Hartumschaltungsamplitude in Schalt-Schaltkreisen bestimmen zu können, die transformatorartige Komponenten enthalten, indem ein Signal überwacht wird, das über einer Sekundärwicklung solcher Transformatortyp-Komponenten entwickelt wird, ohne dass die Notwendigkeit besteht, genaue Zeitinformationen zu erzeugen, wodurch möglicherweise die Kosten und die Komplexität solcher Schalt-Schaltkreise reduziert werden.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Es ist eine Aufgabe der Erfindung, ein verbessertes Schaltnetzteil zu schaffen. Die Erfindung ist durch die unabhängigen Ansprüche definiert. Die abhängigen Ansprüche definieren vorteilhafte Ausführungsformen.
  • Die Erfindung ist insofern vorteilhaft, als die Schaltung fähig ist, das Maß einer Hartumschaltungsamplitude in einer Weise zu liefern, die im Vergleich zur herkömmlichen Lösungsansätzen zur Bestimmung eines solchen Maßes der Hartumschaltungsamplitude wenigstens weniger aufwändig, weniger komplex und/oder genauer ist.
  • Der Detektor enthält vorzugsweise Zeitsteuermittel zum Anwenden einer zeitlichen Abgrenzung auf das Integrationsmittel. Das Zeitsteuermittel hat den Vorteil, dass es ermöglicht, dass ein bestimmter Abschnitt des Signalausgangs, der in Reaktion auf Änderungen der Hartumschaltungsamplitude deutlicher beeinflusst wird, zum Zweck der Erzeugung des Maßes der Hartumschaltungsamplitude ausgewählt wird.
  • Das Zeitsteuermittel ist vorzugsweise dafür ausgelegt, dem Differenziermittel eine zeitliche Abgrenzung zur Verfügung zu stellen. Ein solche zusätzliche zeitlichen Abgrenzung des Differenziermittels ist fähig, die Genauigkeit des Detektors zu verbessern, wenn dessen Maß der Hartumschaltungsamplitude erzeugt wird.
  • Um ein nahezu unverzögertes und möglicherweise genaueres Maß der Hartumschaltungsamplitude bereitzustellen, ist das Zeitsteuermittel dafür ausgelegt, wenigstens das Differenziermittel und/oder das Integrationsmittel für jeden Leitungszyklus des Schaltmittels zurückzusetzen. Eine solche Rücksetzung kann der Schaltung ermöglich, das Maß der Hartumschaltungsamplitude zu erzeugen, das im Wesentlichen unverzögert aktualisiert wird.
  • Um z. B. die Schaltungskosten und die Komplexität zu reduzieren sowie in einfacher Weise eine elektrische Isolation zu schaffen, ist das Differenziermittel vorzugsweise als eine Potentialteilerkombination aus einem Widerstand und einem zugeordneten Kondensator implementiert, wobei der Widerstand und der Kondensator eine zugehörige Zeitkonstante definieren, die die Kombination befähigt, eine unvollkommene Differenzierung des Signalausgangs bereitzustellen, das für die Verwendung bei der Erzeugung des Maßes der Hartumschaltungsamplitude geeignet ist.
  • Die Schaltung ist vorzugsweise verwendungsfähig in wenigstens: Schaltnetzteilen, Motorsteuervorrichtungen, Batterieladegeräten, Ionisierungsvorrichtungen und/oder Hochspannungs-Vorspanngeneratoren. Das Maß der Hartumschaltungsamplitude kann für eine Regelung, einen Überlastungsschutz und/oder eine Leistungsüberwachung verwendet werden.
  • Dabei ist zu beachten, dass die Merkmale der Erfindung in einer beliebigen Kombination kombiniert werden können, ohne vom Umfang der Erfindung abzuweichen.
  • BESCHREIBUNG DER ZEICHNUNGEN
  • Im Folgenden werden Ausführungsformen der Erfindung lediglich beispielhaft beschrieben, wobei:
  • 1 ein schematisches Diagramm eines bekannten Schaltnetzteils (SMPS) ist, das als bidirektionaler Sperrwandler implementiert ist;
  • 2 ein Graph ist, der die Funktion des Netzteils der 1 erläutert;
  • 3 ein Graph ist, der eine Zeitdifferenzierung gefolgt von einer Zeitintegration zur Rückgewinnung eines Potentials, das im Betrieb an einem Primärschalter des Netzteils der 1 entsteht, erläutert;
  • 4 ein Graph ist, der eine unvollständige Differenzierung gefolgt von einer zeitlich abgegrenzten Integration zum Herleiten eines Maßes einer Hartumschaltungsamplitude Vhart, erläutert;
  • 5 ein schematisches Diagramm einer ersten Ausführungsform der Erfindung ist; und
  • 6 ein Zeitschaltdiagramm bezüglich der in 5 dargestellten Ausführungsform ist.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN DER ERFINDUNG
  • Um die vorliegende Erfindung zu erläutern, wird zuerst ein herkömmlicher Lösungsansatz zum Messen der Hartumschaltungsamplitude genauer beschrieben, gefolgt von einer Beschreibung der Ausführungsformen der vorliegenden Erfindung, um die vorliegende Erfindung dem Stand der Technik klarer gegenüberzustellen.
  • In 1 ist ein schematisches Diagramm eines herkömmlichen Schaltnetzteils (SMPS) gezeigt, das als bidirektionaler Sperrwandler implementiert ist, häufig als Bidifly-Wandler bezeichnet; das Netzteil ist allgemein mit 10 bezeichnet. Das Netzteil 10 umfasst einen Ferritkern-Transformator TR1, der eine Primärwicklung Lprim und erste und zweite Sekundärwicklungen Lsec1, Lsec2 umfasst. Die Primärwicklung Lprim ist von den Sekundärwicklungen Lsec1, Lsec2 elektrisch isoliert. Außerdem ist die Primärwicklung Lprim in Reihe mit einem primären Feldeffekttransistorschalter FET SW1 und der Stromnetzversorgung Vnetz verbunden. Die Netzversorgung Vnetz kann z. B. von einer Wechselstromnetzversorgung mittels eines geeigneten Hochspannungs-Brückengleichrichters bereitgestellt werden, der mit (nicht gezeigten) Elektrolyt-Speicherkondensatoren gekoppelt ist.
  • Der primäre Schalt-FET SW1 enthält infolge seines Herstellungsmodus eine parasitäre Drain-Source-Kapazität Cpar. Eine Gate-Elektrode des primären Schalt-FET SW1 ist mit einer primären Ansteuerschaltung 30 gekoppelt.
  • Die zweite Sekundärwicklung Lsec2 ist über eine Gleichrichterdiode D1 mit einem Kondensator C2 gekoppelt, über dem im Betrieb eine Spannungsdifferenz Vout2 erzeugt wird. In ähnlicher Weise ist die erste Sekundärwicklung Lsec1 in Reihe mit einem Kondensator C2 und einem sekundären Feldeffekttransistorschalter FET SW2 verbunden, wie gezeigt ist; im Betrieb entwickelt sich eine Spannungsdifferenz Vout1 über dem Kondensator C1. Ein Ausgangsanschluss, an dem die Primärwicklung Lprim mit dem primären Schalt-FET SW1 gekoppelt ist, definiert eine Spannungsdifferenz Vprim, wie gezeigt ist. In ähnlicher Weise definiert ein Ausgangsanschluss, an dem die erste Sekundärwicklung Lsec1 mit dem sekundären Schalt-FET SW2 verbunden ist, eine Ausgangsspannung Vsec, die an einen Hartumschaltungsamplitudendetektor (SW DET) 20 gekoppelt ist; der Umschaltungsdetektor 20 enthält neben anderen Komponenten eine Abtasthalteschaltung, deren Funktion zeitlich genau abgegrenzt werden kann. Der sekundäre Schalt-FET SW2 wird von einem Q-Ausgang eines Flip-Flops 35 angesteuert, dessen Rücksetzeingang R mit einer (nicht gezeigten) Schaltung gekoppelt ist, die so betreibbar ist, dass sie den Schalt-FET SW2 in einen nichtleitenden Aus-Zustand schaltet, wenn ein Magnetisierungsstrom Imagn kleiner als ein Referenzstrom Iref ist; der Strom Imagn wird später definiert. Außerdem enthält das Flip-Flop 35 einen Setzeingang S, der mit einer Startsekundärtakt-(ST.SEC.STR.)- Leitung gekoppelt ist, um den sekundären Schalt-FET SW2 zu veranlassen, in einem Ein-Zustand zu leiten, wenn diese Leitung einen logischen 1-Zustand annimmt.
  • In 2 ist ein zeitlicher Graph gezeigt, allgemein mit 40 bezeichnet, der die Funktion des Netzteils 10 betrifft. Der Graph 40 umfasst eine Abszissenachse 50, die die Zeit T bezeichnet. Außerdem umfasst der Graph 40 ferner eine erste Ordinatenachse 60a, die den Magnetisierungsstrom Imagn entsprechend einer Summierung von Strömen, die in allen Wicklungen des Transformators TR1 bezüglich einer Primärseite desselben fließen, bezeichnet, wobei ein solcher Bezug das Windungsverhältnis der primären und sekundären Wicklungen Lprim' Lsec1, Lsec2 berücksichtigt. Ferner umfasst der Graph 40 zusätzlich eine zweite Ordinatenachse 60b, die die Spannungsdifferenz Vprim wie in 1 angegeben bezeichnet, d. h. ein Potential an einem Anschluss, an dem der primäre Schalt-FET SW1 mit der Primärwicklung Lprim gekoppelt ist.
  • Im Folgenden wird die Funktion des Netzteils 10 im Überblick mit Bezug auf die 1 und 2 beschrieben. Während einer Zeitperiode t0b im Graphen 40, d. h. während eines letzteren Abschnitts einer Zeitperiode t0, in der ein Magnetisierungsstrom durch die Primärwicklung Lprim ansteigt, befindet sich der primäre Schalt-FET SW1 in einem leitenden Zustand, was bewirkt, dass die Spannung Vprim über dem Schalt-FET SW1 im Wesentlichen nahezu 0 ist. Der Magnetisierungsstrom durch die Primärwicklung Lprim steigt während dieser Periode t0b von im Wesentlichen der Größe 0 ausgehend an, wie in Bezug auf die Ordinatenachse 60a dargestellt ist. Im Gegensatz hierzu nimmt während einer Zeitperiode t1 im Graphen 40 der summierte Magnetisierungsstrom Imagn fortschreitend auf schließlich einen Wert Iref ab, wie gezeigt ist. Während der Periode t0a weist die Spannung Vprim ein fortschreitendes Abklingen 70 auf, das durch Resonanzklingeln hervorgerufen wird, das dadurch entsteht, dass eine Resonanzschaltung bestehend aus der parasitären Kapazität Cpar des primären Schalt-FET SW1 und der Induktivität der Primärwicklung Lprim gebildet wird. Dem fortschreitenden Abklingen 70 folgt ein mit 75 bezeichnetes plötzliches Abklingen, das eine Hartumschaltung anzeigt, die im FET SW1 auftritt. In 2 entsprechen die Fälle F1, F2, F3 und F4 jeweils:
    • (a) F1: Ausschalten des primären Schalt-FET SW1;
    • (b) F2: Ausschalten des sekundären Schalt-FET SW2;
    • (c) F3: Einschalten des primären Schalt-FET SW1; und
    • (d) F4: Einschalten des sekundären Schalt-FET SW2.
  • Während der Periode t0b baut der Strom durch die Primärwicklung Lprim ein Magnetfeld im Transformator TR1 auf, wobei das Feld anschließend in der nachfolgenden Periode t1 wieder abklingt. Der sekundäre Schalt-FET SW2 wird durch sein zugeordnetes Flip-Flop angesteuert, so dass er leitend wird, um die innerhalb des Transformators TR1 gespeicherte magnetische Energie auf den Kondensator C1 zu übertragen. Das Netzteil 10 nutzt eine nützliche Eigenart aus, bei der ein negativer Wert von Imagn den Kondensator Cpar am Ende der Periode t1 lädt, mit der Folge, dass der primäre Schalt-FET SW1 mit einem daran auftretenden relativ niedrigen Potential in einen leitenden Zustand geschaltet wird, wodurch die Schaltverluste reduziert werden, die beim Betrieb des Netzteils 10 entstehen. Die Größe des Referenzstroms Iref wird durch ein Potential Vhart gesteuert, das die Hartumschaltungsamplitude beim Einschalten des primären Schalt-FET SW1 angibt. Aufgrund einer Notwendigkeit für eine Netzisolation zwischen der Primärwicklung Lprim relativ zu den Wicklungen Lsec1, Lsec2 ist es herkömmliche Praxis, die Hartumschaltungsamplitude Vhart an einer oder mehreren der Sekundärwicklungen Lsec1, Lsec2 zu bestimmen. Herkömmliche Lösungsansätze zum Bestimmen der Hartumschaltungsamplitude an den Sekundärwicklungen waren jedoch bisher unangemessen aufwändig und/oder unzureichend genau. Der Erfinder hat daher erkannt, dass ein verbessertes Verfahren der Messung der Hartumschaltungsamplitude an den Sekundärwicklungen Lsec1, Lsec2 möglicherweise von Vorteil ist.
  • Der Erfinder hat erkannt, dass in einem herkömmlichen bidirektionalen Sperrwandler erwünscht ist, zwischen Klingeln, dass nach dem Einschalten des primären Schalt-FET SW1 bei einer steilen Steigung auftritt, wie z. B. mit 70 in 2 gezeigt ist, und dem Auftreten bei einem Fall, in dem der primäre Schalt-FET SW1 in seinen leitenden Zustand gesteuert wird, wie z. B. mit 75 in 2 gezeigt ist, zu unterscheiden. Um eine solche Unterscheidung zu bewerkstelligen, wird herkömmlicherweise angenommen, dass genaue Zeitablaufsignale innerhalb des Netzteils 10 bereitgestellt werden müssten. Wenn Zeitablaufsignale, die dem primären Schalt-FET SW1 zugeordnet sind, im Netzteil 10 verfügbar sind, werden diese Signale vorteilhaft zum Messen der Hartumschaltungsamplitude verwendet, was im Voraus vom Erfinder im Zusammenhang von Fernseheinheiten und verwandten Sichtmonitoreinheiten untersucht wurde.
  • Der Erfinder hat erkannt, dass ein ursprüngliches Signal zeitlich differenziert werden kann, um ein entsprechendes differenziertes Signal bereitzustellen. Außerdem hat der Erfinder sich vorgestellt, dass das ursprüngliche Signal durch Anwenden einer Integration auf das differenzierte Signal wiederhergestellt werden kann. In der Tat hat der Erfinder erkannt, dass ein Teil des differenzierten Signals auch integriert werden kann, um einen entsprechenden Abschnitt des ursprünglichen Signals im Wesentlichen wiederherzustellen. Zum Beispiel kann im Netzteil 10 die Spannung Vprim oder eine entsprechende Version derselben, die an einer oder mehreren der Sekundärwicklungen Lsec1, Lsec2 verfügbar ist, differenziert werden, um ein entsprechendes differenziertes Signal dVprim/dt bereitzustellen, wobei ein Maß eines durch den Kondensator Cpar fließenden Stroms somit hergeleitet werden kann. Der durch den Kondensator Cpar fließende Strom ist im Wesentlichen gleich dem Strom, der durch die Primärwicklung Lprim während der hinteren und der vorderen Kanten eines jeden Leitungszyklus, d. h. eines Takts des primären Schalt-FET SW1, fließt. Durch Integrieren des differenzierten Signals dVprim/dt unter Verwendung eines Integrators ist es somit denkbar, ein Maß für die Spannung Vprim wiederherzustellen. In einer Situation, in der ein idealer Differenzierer verwendet wird, um das Signal dVprim/dt zu erzeugen, erzeugt der Differenzierer nur ein brauchbares Signal während einer Zeitspanne, in der eine relativ schnelle Änderung der Spannung Vprim im Netzteil 10 auftritt.
  • Der Erfinder hat erkannt, dass zum Zweck der Steuerung der Funktion des Netzteils 10 erwünscht ist, die Spannung über dem Kondensator Cpar zu messen, insbesondere wenn der primäre Schalt-FET SW1 entsprechend dem fortschrei tenden Abklingen 70 in 2 in seinen leitenden Zustand schaltet. Das Abklingen 70 weist eine zeitliche Dauer auf, die das Entladen des Kondensators Cpar umfasst. In der Praxis liegt diese Zeitdauer in der Größenordnung von 10 ns. Das Erzeugen genauer Zeitablaufsignale für solch relativ kurze Zeitspannen ist möglicherweise ein Problem.
  • In 3 ist ein Graph gezeigt, der allgemein mit 100 bezeichnet ist, und in dem die Spannung Vprim, die an der Primärwicklung Lprim entwickelt wird, an der Ordinatenachse 60b gezeigt ist, in ähnlicher Weise wie in 2. Außerdem ist an einer Ordinatenachse 110a eine zeitliche Differentialversion der Spannung Vprim gezeigt, nämlich ein Signal dVprim/dt. Aus 3 wird deutlich, dass das Signal dVprim/dt integriert werden kann, um das Signal Vprim wiederherzustellen, wie an der Ordinatenachse 110b gezeigt ist.
  • Der Erfinder hat erkannt, dass eine Fläche unter den Differentialspitzen 150, die dem Einschalten des primären Schalt-FET SW1 entsprechen, von Interesse ist. Außerdem hat der Erfinder festgestellt, dass es für die Hartumschaltungsamplituden-Kontrollzwecke wünschenswert ist, die Spannung Vprim aus einem Zeitpunkt in jedem Zyklus, zu dem die Hartumschaltung beginnt, wieder herzustellen. Wenn somit ein nicht-idealer Differenzierer verwendet würde, wird eine Fläche unter den Spitzen 150 effektiv über eine relativ längere Zeitperiode verteilt. Ein Ausgangssignal von einem solchen nicht-idealen Differenzierer kann integriert werden, wobei eine vordere Hartumschaltungsspitze 150 als Zeitsteuersignal für den Beginn der Integration verwendet werden kann. Eine Zeitkonstante für den Differenzierer wird vorzugsweise relativ groß gewählt, wobei die Integration günstigerweise abgeschlossen ist, bevor ein nachfolgender Leitzyklus, d. h. Takt des primären Schalt-FET SW1 stattfindet. Der Differenzierer ist vorzugsweise unter Verwendung eines Netzwerks implementiert, das einen Widerstand Rd umfasst, der mit einem zugehörigen Kondensator Cd verbunden ist, deren Zeitkonstante = RdCd gleich 25% oder weniger des in 2 gezeigten Zeitintervalls t0 beträgt. Das dem Differenzierer bereitgestellte Signal Vprim kann optional für eine Periode länger als die Zeitspanne t0 unterdrückt werden, um die Verwendung längerer Integrationszeiten zu erlauben.
  • Es ergeben sich somit erste und zweite Verfahren M1, M2 zum Herleiten einer Anzeige der Hartumschaltungsamplitude im Netzteil 10 unter Verwendung eines unvollkommenen Differenzierers, der in Reihe mit einem zeitlich abgegrenzten Integrator gekoppelt ist, um ein Eingangssignal entsprechend der Spannung Vprim zu verarbeiten. Diese zwei Verfahren sind in 4 schematisch dargestellt, in der ein mit 200 bezeichneter Graph enthalten ist.
  • Im ersten Verfahren M1 wird die am primären Schalt-FET SW1 entstehende Spannung Vprim über einen unvollkommenen Rd-Cd-Differenzierer, wie im Voraus beschrieben, in einen Integrator eingekoppelt, der für eine Periode τ1 zeitlich abgegrenzt ist, wie dargestellt ist, wobei die Anwesenheit einer ersten Spitze 210 für die Zeitablaufsteuerung/Synchronisation für die Periode τ1 verwendet wird. Ein Ausgang des Integrators am Ende der Periode τ1 zeigt dann die Hartumschaltungsamplitude Vhart an, die im primären Schalt-FET SW1 entsteht. Im ersten Verfahren M1 ist es notwendig, die Integration ohne vorherige Geschichte des Differenziererausgangs zu beginnen; unmittelbar vor der Periode τ1 wird daher vorzugsweise der Widerstand Rd des Differenzierers an seinen Anschlüssen kurzgeschlossen, indem z. B. ein analoger FET-Schalter, wie später genauer beschrieben wird, für Rücksetzzwecke verwendet wird.
  • Im zweiten Verfahren wird die am primären Schalt-FET SW1 entstehende Spannung Vprim über den unvollkommenen Rd-Cd-Differenzierer in den obenerwähnten Integrator eingekoppelt, der für eine Periode τ2 zeitlich abgegrenzt wird, wie dargestellt ist. Die Periode τ2 umfasst einen Ausschaltübergang des primären Schalt-FET SW1, ist jedoch bezüglich des anschließenden harten Einschaltübergangs gesperrt, wobei eine zusätzliche Zeitspanne hier herum die Integratorzeitabgrenzung für das zweite Verfahren weniger kritisch macht; die Periode τ2 enthält vorzugsweise einen vollständigen Leitungszyklus, ausschließlich einer anfänglichen Hartumschaltungsperiode. Ein Ausgang des Integrators am Ende der Periode τ2 zeigt die Hartumschaltungsamplitude Vhart an.
  • Um die Erfindung weiter zu erläutern, wird im Folgenden eine Ausführungsform derselben mit Bezug auf 5 beschrieben. In 5 ist das Netzteil 10 gezeigt, das seinen Transformator TR1 mit dessen Sekundärwicklung Lsec1 zusammen mit dem obenerwähnten Kondensator C1 enthält, wobei dessen sekundärer Schalt-FET SW2 mit dessen entsprechendem Flip-Flop 35 gekoppelt ist. Das Netzteil 10 in 5 ist ebenfalls mit einem Hartumschaltungsamplitudendetektor versehen, der allgemein mit 300 bezeichnet ist und innerhalb einer gestrichelten Linie 305 enthalten ist. Der Detektor 300 umfasst einen unvollkommenen Differenzierer 310, einen zeitlich abgegrenzten Integrator 320 und eine Steuereinheit zum Bereitstellen von zeitlich abgegrenzten Signalen DISDIF, DISINT für den Differenzierer 310 bzw. den Integrator 320. Eine Ausgangssignalleitung Vhart vom Integrator 320 ist dafür ausgelegt, ein Maß der Hartumschaltungsamplitude bereitzustellen, die am primären Schalt-FET SW1 während des Betriebs entsteht. Die Signale DISDIF, DISINT sind dafür ausgelegt, den Differenzierer bzw. den Integrator zurücksetzen zu können. Außerdem ist die Steuereinheit 330 mit einer Eingangssignalleitung HSE zum Empfangen eines Signals versehen, das im Wesentlichen ein Zeitintervall angibt, indem eine Hartumschaltung erwartet wird, jedoch im Gegensatz zum Stand der Technik nicht zeitlich exakt.
  • Der Differenzierer 310 umfasst einen Kondensator Cd, der erste und zweite Anschlüsse enthält. Der erste Anschluss führt zum Verbindungspunkt des sekundären Schalt-FET SW2 und der ersten Sekundärwicklung Lsec1, wie gezeigt ist. Der zweite Anschluss des Kondensator Cd ist mit dem ersten Anschluss eines Widerstands Rd und mit einem ersten Schalteranschluss eines FET-Schalters FET SW3 gekoppelt. Ein zweiter Anschluss des Widerstands Rd und ein zweiter Schalteranschluss des Schalt-FET SW3 sind beide mit einer Signalmasse gekoppelt. Am zweiten Anschluss des Kondensators Cd ist ein designierter Ausgang für ein unvollkommenes Differentialsignal DVDT vorgesehen. Ein Steuereingang des Schalt-FET SW3 ist mit einer Signalleitung DISDIF verbunden, um den Differenzierer 310 zu sperren. Das zeitliche Umschalten des Differenzierers 310 wird später genauer beschrieben. Der Differenzierer 310 ist so betreibbar, dass er eine Übertragungsfunktion bereitstellt, die in Laplace-Form der Gleichung 1 (Gl. 1) beschreibbar ist:
    Figure 00140001
    wobei s der Laplace-Operator ist.
  • Der Integrator 320 enthält eine Stromquelle 325, deren Ausgangsstrom i mittels einer Proportionalitätskonstante k1 in linearer Beziehung zum Signal DVDT steht. Ein Ausgang der Quelle 325 ist mit einem ersten Anschluss eines Integrationskondensators Cint und mit einem ersten Schalteranschluss eines FET-Schalters FET SW4 verbunden. Ein zweiter Anschluss des Kondensators Cint und ein zweiter Schalteranschluss des Schalt-FET SW4 sind mit der obenerwähnten Signalmasse verbunden.
  • Ein im Betrieb am ersten Anschluss des Kondensators Cint erzeugtes Signal ist das Signal Vhart, das die Hartumschaltungsamplitude anzeigt, die im ersten primären Schalt-FET SW1 entsteht, wie vorher beschrieben worden ist. Außerdem ist der Integrator 320 so betreibbar, dass er eine Laplace-Übertragungsfunktion bereitstellt, wie in Gleichung 2 (Gl. 2) definiert ist:
    Figure 00140002
    wobei k1, k0 Operationskonstanten des Integrators 320 sind.
  • Kombinieren der Gleichungen 1 und 2 liefert eine Gesamt-Laplace-Übertragungsfunktion, wie in Gleichung 3 (Gl. 3) vorgesehen:
    Figure 00140003
    Durch geeignete zeitliche Umschaltung, die später beschrieben wird, kann die Signifikanz der Ausdrücke sRdCd relativ zur Einheit (1) im Nenner der Gleichungen 1 und 3 verwendet werden, um ein Maß der Hartumschaltungsamplitude des primären Schalt-FET SW1 herzuleiten.
  • Die Steuereinheit 330 enthält einen Eingangskondensator Cc, der an seinem ersten Anschluss mit dem von der ersten Sekundärwicklung Lsec1 ausgegebenen Signal Vsec verbunden ist, und an seinem zweiten Anschluss mit einem ersten Anschluss eines Widerstands Rc, mit einem ersten Schalteranschluss eines analogen Schalt-FET SW5 und mit dem Ausgang Vhart, der im Betrieb die Hartumschaltungsamplitude anzeigt, verbunden ist. Außerdem sind ein zweiter Anschluss des Widerstands Rc und ein zweiter Schalteranschluss des Schalt-FET SW5 mit der obenerwähnten Signalmasse gekoppelt, wie gezeigt ist. Ferner ist der HSE-Eingang über einen logischen Inverter 340 mit einem Schaltsteuereingang des Schalt-FET SW5 gekoppelt, wie gezeigt ist. Ein am ersten Anschluss des Widerstands Rc entwickeltes Signal wird in einen Komparator 350 eingekoppelt, der bei Bedarf mit (nicht gezeigten) zusätzlichen Komponenten konfiguriert ist, so dass er eine Hystereseeigenschaft aufweist, um die obenerwähnten Signale DISDIF und DISINT zu erzeugen.
  • In 5 wird deutlich, dass der Hartumschaltungsamplitudendetektor 300 mit dem SMPS 10 gekoppelt gezeigt ist, jedoch auch dafür geeignet ist, mit anderen Typen von elektronischen Schalt-Schaltkreisen verbunden zu werden, wie z. B. Schalt-Motorsteuerschaltungen, die zum Zuführen von Leistung zu Schaltreluktanz-Motoren geeignet sind, Traktionsbaugruppen wie z. B. Förderbändern, Batterieladegeräten, Fluoreszenzbeleuchtungsvorrichtungen, Hochspannungsionisierern, ionisierende Wasserreinigern und linearen Betätigungselementen, um nur einige Beispiele zu nennen.
  • Um die Operation des Detektors 300 zu beschreiben, wird auch auf 6 in Verbindung mit 5 Bezug genommen. In dem ersten Verfahren, das im Detektor 300 der 5 implementiert ist, erzeugt ein abwärts leitender Takt des primären Schalt-FET SW1 die obenerwähnten Spitzen 150, wie gezeigt ist. Das HSE-Signal ist dafür ausgelegt, für ein Periode in einem Ein-Zustand zu verharren, die die Spitzen 150 und die Zeit hier herum enthält. Der Differenzierer 310 wird mittels seines Schalt-FET SW3, der den Widerstand Rd in Reaktion auf das DISDIF-Signal von der Steuereinheit 330 kurzschließt, für eine Periode gesperrt, die die Spitze 210 enthält, jedoch deren nachfolgende Spitze 215 ausschließt. In ähnlicher Weise wird der Integrator 320 mittels seines Schalt-FET SW4, der den Kon densator Cint in Reaktion auf das Signal DISINT kurzschließt, wie gezeigt gesperrt, wobei eine solche Sperrung eine Periode des primären Aufwärtstaktes des primären Schalt-FET SW1 enthält. Folglich kann die Spitze 210 präzise Zeitablaufinformationen bereitstellen, während die Spitze 215 Informationen enthält, die zum Herleiten eines Maßes der Hartumschaltungsamplitude Vhart relevant sind. Für jeden Schaltzyklus des primären Schalt-FET SW1 ist der Detektor 300 fähig, die Hartumschaltungsamplitude Vhart zu messen und einen entsprechenden Ausgang vom Detektor 300 bereitzustellen.
  • Somit ist die Steuereinheit 330 so betreibbar, dass sie das Signal Vsec erfasst und die Signale DISINT, DISDIV hieraus mittels des Hysteresekomparators 350 erzeugt. Das HSE-Signal ist so betreibbar, dass es einen zweiten Differenzierer sperrt, der vom Widerstand Rd und seinem zugeordneten Kondensator Cc gebildet wird, wodurch das dem Integrator 320 bereitgestellte Signal DVDT vor einer Störung von außerhalb eines Zeitfensters, in dem die Hartumschaltung erwartet wird, bewahrt wird. Das Einschließen des Signals DISINT ist jedoch für die Erfindung nicht wesentlich. Zu einem Zeitpunkt, zu dem ein Hartumschaltungszeitpunkt erfasst wird, werden die Signale DISINT auf einen logischen Aus-Zustand gesetzt, wobei die Integration einer effektiven Fläche unter dem Signal DVDT beginnt.
  • Der Detektor 300 kann ferner im obenerwähnten zweiten Verfahren M2 betrieben werden, in welchem eine Rücksetzung des Differenzierers 310 erforderlich ist. Wie in 4 gezeigt ist, wird der Integrator 320 mittels der Steuereinheit 330, die durch den Ausgang DISINT mit dem Schalt-FET SW4 gekoppelt ist, geschaltet. Im zweiten Verfahren M2 findet die Integration des Ausgangs des Differenzierers 310 über die Periode τ2 statt, die Aufwärtstakte und entsprechende nachfolgende Abwärtstakte des primären Schalt-FET SW1 umfasst, wie gezeigt ist, jedoch einen Beitrag von irgendeinem Hartumschaltungsübergang ausschließt.
  • Schließlich zeigt das Signal BIDIFLY an, wenn der Schalter SW2 eingeschaltet und ausgeschaltet ist.
  • Dabei ist zu beachten, dass Ausführungsformen der Erfindung, die im Vorange henden beschrieben worden sind, modifiziert werden können, ohne vom Umfang der Erfindung abzuweichen. Obwohl z. B. die Erzeugung eines unvollkommenen Integrators und/oder eines unvollkommenen Differenzierers unter Verwendung einer oder mehrerer kapazitiver Komponenten, die in Kombination mit einer oder mehreren Widerstandskomponenten verbunden ist, beschrieben worden ist, ist hervorzuheben, dass eine oder mehrere Widerstandskomponenten, die in Kombination mit einer oder mehreren induktiven Komponenten verbunden sind, als alternative Konfiguration verwendet werden können, um eine unvollkommene Integration und/oder Differenzierung zu erreichen.
  • Der Detektor 300, entweder unter Verwendung analoger Komponenten in einer analogen Weise oder in einer digitalen Weise unter Verwendung einer oder mehrerer digitaler Komponenten und Software implementiert, oder unter Verwendung einer Mischung dieser Möglichkeiten, kann auf einen weiten Bereich von Schalt-Schaltkreisen angewendet werden, um ein Maß der darin auftretenden Hartumschaltungsamplitude herzuleiten. Diese Amplitude kann verwendet werden, um möglicherweise mehrere unterschiedliche Funktionen zu kontrollieren, wie z. B. eine Überlastabschaltung, eine Regelung und eine Einschaltung anderer Schaltkreise und Untersysteme.
  • Im Vorangehenden ist zu beachten, dass der Singular so aufzufassen ist, dass er auch den Plural umfasst. In ähnlicher Weise sollen Ausdrücke, wie z. B. "enthalten", "beinhalten", "umfassen", "aufweisen", als nicht ausschließend betrachtet werden, d. h. sie lassen die Anwesenheit anderer Elemente zu.
  • In den Ansprüchen sollen irgendwelche Bezugszeichen, die zwischen Klammern platziert sind, nicht als den Anspruch einschränkend ausgelegt werden. Das Wort "ein" oder "eine", das einem Element vorangeht, schließt nicht die Anwesenheit mehrerer solcher Elemente aus. Im Vorrichtungsanspruch, der mehrere Mittel aufzählt, können mehrere dieser Mittel von ein und demselben Hardware-Element verkörpert werden. Die bloße Tatsache, dass bestimmte Maßnahmen in den wechselseitig unterschiedlichen abhängigen Ansprüchen erwähnt sind, deutet nicht an, dass eine Kombination dieser Maßnahmen nicht vorteilhaft verwendet werden kann.

Claims (10)

  1. Schaltnetzteilschaltung (10, 300), die wenigstens ein induktives Bauteil (TR1) enthält, das mit einem zugeordneten Schaltmittel (SW1) gekoppelt ist, um die induktive Komponente zyklisch mit einer Energiequelle zu verbinden, wobei die Schaltung (10) einen Signalausgang enthält, der eine Spannung an einer Verbindungsstelle der wenigstens einen induktiven Komponente zum Schaltmittel repräsentiert, wobei die Schaltung (10) ferner einen Hartumschaltungsamplitudendetektor (100) umfasst, um ein Maß der Hartumschaltungsamplitude herzuleiten, die im Betrieb im Schaltmittel (SW1) auftritt, wobei die Hartumschaltungsamplitude als eine Spannung definiert ist, die über den Schaltmitteln in einem Moment entwickelt wird, zu dem die Schaltmittel in einen leitenden Zustand gesteuert werden, d. h. eingeschaltet werden, wobei der Detektor einen Signalverarbeitungspfad zum Empfangen des Signalausgangs und Erzeugen des Maßes der Hartumschaltungsamplitude hieraus enthält, dadurch gekennzeichnet, dass der Signalpfad enthält: Signaldifferenziermittel (310) mit einer Differenzierer-Zeitkonstanten zum unvollkommenen Differenzieren des Signalausgangs, um ein entsprechendes unvollkommen differenziertes Signal zu erzeugen; und Signalintegriermittel (320) zum Integrieren des unvollkommen differenzierten Signals in einer zeitlich abgegrenzten Weise, d. h. während einer bestimmten Zeitperiode, um das Maß der Hartumschaltungsamplitude am Ende der bestimmten Zeitperiode zu erzeugen, wobei die Differenzierer-Zeitkonstante so beschaffen ist, dass die Signalintegrationsmittel (320) fähig sind, das unvollkommen differenzierte Signal während der bestimmten Zeitperiode zu integrieren.
  2. Schaltung (10, 300) nach Anspruch 1, wobei der Detektor (300) ferner Zeitsteuermittel (330) enthält zum Anwenden einer zeitlichen Abgrenzung auf das Integriermittel (320)
  3. Schaltung (10, 300) nach Anspruch 2, wobei die Zeitsteuermittel (330) ferner so beschaffen sind, dass sie eine zeitliche Abgrenzung den Differenziermitteln (310) zur Verfügung stellen.
  4. Schaltung (10, 300) nach Anspruch 2, wobei die Zeitsteuermittel (330) so beschaffen sind, dass sie wenigstens eines der Differenziermittel (310) und der Integriermittel (320) für jeden Leitungszyklus der Schaltmittel (SW1) zurücksetzen.
  5. Schaltung (10, 300) nach Anspruch 1, wobei jedem Leitungszyklus der Schaltmittel im Betrieb zugeordnet ist: ein Abwärtstakt (70), bei dem das Schaltmittel von einem im Wesentlichen nichtleitenden Zustand in einen im wesentlichen leitenden Zustand umschaltet; und ein Aufwärtstakt, bei dem das Schaltmittel von einem im Wesentlichen leitenden Zustand zu einem im wesentlichen nichtleitenden Zustand umschaltet, wobei der Detektor (300) so beschaffen ist, dass er fähig ist, das Ausgangssignal unvollkommen zu differenzieren und anschließend zu integrieren, in einer Periode, die kurz vor dem Aufwärtstakt beginnt und kurz nach Abschluss des Abwärtstaktes jedes Zyklus endet, um das Maß der Hartumschaltungsamplitude während dieses Zyklus herzuleiten.
  6. Schaltung (10, 300) nach Anspruch 1, wobei jedem Leitungszyklus der Schaltmittel im Betrieb zugeordnet ist: ein Abwärtstakt (70), bei dem das Schaltmittel von einem im Wesentlichen nichtleitenden Zustand in einen im wesentlichen leitenden Zustand umschaltet; und ein Aufwärtstakt, bei dem das Schaltmittel von einem im Wesentlichen leitenden Zustand zu einem im wesentlichen nichtleitenden Zustand umschaltet, wobei der Detektor (300) so beschaffen ist, dass er fähig ist, das Ausgangssignal unvollkommen zu differenzieren und anschließend zu integrieren, in einer Periode, die im Wesentlichen am Ende einer ersten Differenzialsignalspitze (210) beginnt, die sich aus dem Abwärtstakt jedes Zyklus ergibt, um eine anschließen de zweite Differenzialsignalspitze (215) zu enthalten, die sich innerhalb des Zyklus nach der ersten Spitze (210) ergibt; und innerhalb oder nach der zweiten Differenzialsignalspitze (215) endet, um das Maß der Hartumschaltungsamplitude während dieses Zyklus herzuleiten.
  7. Schaltung (10, 300) nach Anspruch 1, wobei die Differenziermittel (310) als eine Potentialteilerkombination aus einem Widerstand und einem zugeordneten Kondensator implementiert sind, wobei der Widerstand und der Kondensator eine zugehörige Zeitkonstante definieren, die die Kombination befähigt, eine unvollkommene Differenzierung des Signalausgangs bereitzustellen, die für die Verwendung bei der Erzeugung des Maßes der Hartumschaltungsamplitude geeignet ist.
  8. Schaltung (10, 300) nach Anspruch 1, wobei die Differenziermittel (310) als eine Potentialteilerkombination aus einem Widerstand und einer zugeordneten Induktivität implementiert sind, wobei der Widerstand und die Induktivität eine zugehörige Zeitkonstante definieren, die die Kombination befähigt, eine unvollkommene Differenzierung des Signalausgangs bereitzustellen, die für die Verwendung bei der Erzeugung des Maßes der Hartumschaltungsamplitude geeignet ist.
  9. Schaltung (10, 300) nach Anspruch 1, wobei die Schaltung in wenigstens einer der folgenden Einrichtung verwendbar ist: Schaltnetzteile, Motorsteuervorrichtungen, Batterieladevorrichtungen, Ionisierungsgeräte und Hochspannungs-Vorspannungsgeneratoren.
  10. Verfahren des Erzeugens eines Maßes der Hartumschaltungsamplitude in einer Schaltnetzteilschaltung (10, 300), wobei die Schaltung wenigstens ein induktives Bauteil enthält, das mit einem zugeordneten Schaltmittel gekoppelt ist, um das induktive Bauteil zyklisch mit einer Energiequelle zu verbinden, wobei die Schaltung (10, 300) einen Signalausgang enthält, der eine Spannung an einer Verbindungsstelle des wenigstens einen induktiven Bauteils zum Schaltmittel repräsentiert, wobei das Verfahren die Schritte enthält: (a) Herleiten des Maßes der Hartumschaltungsamplitude, die im Betrieb im Schaltmittel auftritt, mittels eines Hartumschaltungsamplitudendetektors (300), der einen Signalverarbeitungspfad zum Empfangen des Signalausgangs und Erzeugen des Maßes der Hartumschaltungsamplitude hieraus enthält, wobei die Hartumschaltungsamplitude als eine Spannung definiert ist, die über den Schaltmitteln in einem Moment entwickelt wird, bei dem die Schaltmittel in einen leitenden Zustand gesteuert werden, d. h. eingeschaltet werden; wobei das Verfahren durch die Schritte gekennzeichnet ist: (b) unvollkommenes Differenzieren des Signalausgangs unter Verwendung von Signaldifferenziermitteln (310) mit einer Differenzierer-Zeitkonstanten, die im Signalpfad enthalten sind, um ein entsprechend unvollkommen differenziertes Signal zu erzeugen; und (c) Integrieren des unvollkommen differenzierten Signals in einer zeitlich abgegrenzten Weise, d. h. während einer bestimmten Zeitperiode, in Signalintegriermitteln (320), die im Signalpfad enthalten sind, um ein Maß der Hartumschaltung am Ende der bestimmten Zeitperiode zu erzeugen, wobei die Differenzierer-Zeitkonstante so beschaffen ist, dass die Signalintegriermittel (320) fähig sind, das unvollkommen differenzierte Signal während der bestimmten Zeitperiode zu integrieren.
DE602004011669T 2003-06-19 2004-06-16 Schaltnetzteil Expired - Lifetime DE602004011669T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03101813 2003-06-19
EP03101813 2003-06-19
PCT/IB2004/050920 WO2004112230A1 (en) 2003-06-19 2004-06-16 Switch mode power circuit

Publications (2)

Publication Number Publication Date
DE602004011669D1 DE602004011669D1 (de) 2008-03-20
DE602004011669T2 true DE602004011669T2 (de) 2009-02-05

Family

ID=33547752

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004011669T Expired - Lifetime DE602004011669T2 (de) 2003-06-19 2004-06-16 Schaltnetzteil

Country Status (7)

Country Link
US (1) US7397229B2 (de)
EP (1) EP1639695B1 (de)
JP (1) JP2006527980A (de)
KR (1) KR20060023993A (de)
AT (1) ATE385624T1 (de)
DE (1) DE602004011669T2 (de)
WO (1) WO2004112230A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7671578B2 (en) * 2006-07-11 2010-03-02 System General Corp. Detection circuit for sensing the input voltage of transformer
US7630218B2 (en) * 2007-04-02 2009-12-08 Silicon Touch Technology Inc. Voltage converter capable of correctly enabling secondary converting module coupled to output port of voltage converter by utilizing slope indication signal having different pulse amplitudes representative of different slope values
US8300432B2 (en) * 2008-06-17 2012-10-30 Telefonaktiebolaget L M Ericsson (Publ) Power converter utilizing a RC circuit to conduct during the rising edge of the transformer voltage
JP5255094B2 (ja) * 2011-05-18 2013-08-07 日立オートモティブシステムズ株式会社 Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータシステム
US8990604B2 (en) 2011-10-14 2015-03-24 Apple Inc. Alternately sensing voltage on supply side or load side of a power gate of an electronic device and modifying feedback input of a power supply controlled by the power gate based on which side of the power gate is currently sensed
CN104620483B (zh) * 2012-05-31 2017-05-31 松下电器产业株式会社 电力转换电路的控制装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4482866A (en) * 1982-02-26 1984-11-13 Barcus-Berry, Inc. Reference load amplifier correction system
EP0693819B1 (de) * 1994-07-18 1998-01-07 Siemens Aktiengesellschaft Gleichstromumrichter mit Strombegrenzung
US5617306A (en) * 1995-03-02 1997-04-01 The Regents Of The University Of California One cycle control of bipolar switching power amplifiers
US5646491A (en) * 1995-05-11 1997-07-08 General Electric Company Electrical motor with a differential phase back EMF sensing circuit for sensing rotor position
JPH09103073A (ja) * 1995-10-05 1997-04-15 Fujitsu Denso Ltd Ｄｃ−ｄｃコンバータ
US5696431A (en) * 1996-05-03 1997-12-09 Philips Electronics North America Corporation Inverter driving scheme for capacitive mode protection
US6069804A (en) * 1998-07-28 2000-05-30 Condor D.C. Power Supplies, Inc. Bi-directional dc-to-dc power converter
JP3454186B2 (ja) * 1999-05-14 2003-10-06 株式会社日立製作所 電力変換装置
IL131117A0 (en) * 1999-07-26 2001-01-28 Eci Telecom Ltd Sine wave generator suitable for ringer
US6130828A (en) * 1999-08-26 2000-10-10 Lucent Technologies, Inc. Multiple output converter having self-synchronized pulse width modulation regulation
WO2001045241A1 (en) * 1999-12-18 2001-06-21 Koninklijke Philips Electronics N.V. Converter with resonant circuit elements
EP1275276B1 (de) * 2000-04-10 2005-06-22 Koninklijke Philips Electronics N.V. Leistungswandler mit einer steuerschaltung
US6771059B1 (en) * 2000-11-28 2004-08-03 Delta Electronics,, Inc. Synchronous rectifier controller for power supply systems with high power switch and high efficiency

Also Published As

Publication number Publication date
KR20060023993A (ko) 2006-03-15
DE602004011669D1 (de) 2008-03-20
WO2004112230A1 (en) 2004-12-23
ATE385624T1 (de) 2008-02-15
EP1639695A1 (de) 2006-03-29
US20060197514A1 (en) 2006-09-07
EP1639695B1 (de) 2008-02-06
JP2006527980A (ja) 2006-12-07
US7397229B2 (en) 2008-07-08

Similar Documents

Publication Publication Date Title
DE69434735T2 (de) Schaltnetzteil mit einer Schaltung zum Abschätzen des Ausgangsstroms
DE3541307C1 (en) DC power supply generator e.g. for gas discharge lamp - obtains regulated DC voltage from mains supply giving sinusoidal input to filter and rectifier
DE102013111348B4 (de) Verfahren und Schaltungsanordnung zum Ermitteln einer Entmagnetisierungsnullstromzeit
DE102005055160B4 (de) Regelschaltung zur Strom- und Spannungregelung in einem Schaltnetzteil
DE3541308C1 (en) DC power supply generator e.g. for gas discharge lamp - obtains regulated DC from mains supply giving sinusoidal input to filter and rectifier
EP1737113B1 (de) Regelschaltung zur Strom- und Spannunsregelung für ein Schaltnetzteil
DE19647329A1 (de) Integrierte Leistungsfaktor-Korrekturschaltung
EP0752582A2 (de) Schaltungsanordnung zur Ionenstrommessung
DE60111625T2 (de) Leistungswandler mit einer steuerschaltung
DE10060344A1 (de) Verfahren zur Regulierung des Ausgangsstroms und/oder der Ausgangsspannung eines Schaltnetzteils
DE102017131163A1 (de) Llc-leistungswandler und dessen schaltverfahren
DE69116397T2 (de) Gleichstrommonitor
DE3525413C2 (de)
DE602004011669T2 (de) Schaltnetzteil
EP1701434A2 (de) Ansteuerschaltung für den Schalter in einem Schatznetzteil
DE3723568C2 (de) Differenzstromschutzschalter
DE69111718T2 (de) Gleichstromwandler.
EP0989784B1 (de) Schaltung sowie Kalibrierungs- und Betriebsverfahren eines PWM-Schaltnetzteils für Niedervoltlampen
DE3405833C2 (de)
DE3635789A1 (de) Schaltung zur feststellung einer abnormalen bedingung fuer einen sperrwandler
DE3941420C1 (de)
EP0941479B1 (de) Schaltungsanordnung zur genauen erfassung eines aus getakteten elektrischen eingangsgrössen abgeleiteten gleichstromes
DE2602560C3 (de) Überwachungsschaltung
DE3617374C2 (de)
DE10143016A1 (de) Verfahren zur Regulierung des Ausgangsstroms und/oder der Ausgangsspannung eines Schaltnetzteils

Legal Events

Date Code Title Description
8364 No opposition during term of opposition