DE583361T1 - Programmierbare verbindungsstruktur für logische blöcke. - Google Patents
Programmierbare verbindungsstruktur für logische blöcke.Info
- Publication number
- DE583361T1 DE583361T1 DE0583361T DE92911404T DE583361T1 DE 583361 T1 DE583361 T1 DE 583361T1 DE 0583361 T DE0583361 T DE 0583361T DE 92911404 T DE92911404 T DE 92911404T DE 583361 T1 DE583361 T1 DE 583361T1
- Authority
- DE
- Germany
- Prior art keywords
- terminals
- output
- programmable
- input
- logic blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims 5
- 239000004020 conductor Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17724—Structural details of logic blocks
- H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Claims (19)
1. Programmierbare Verbindungseinheit mit
einer Vielzahl von logischen Blöcken, die jeweils eine Vielzahl von Eingangsklemmen und eine Vielzahl von Ausgangsklemmen
aufweisen, wobei die Zahl der Ausgangsklemmen eines jeden logischen Blockes geringer ist als
die Zahl der Eingangs klemmen dieses logischen Blockes,-einem
Eingangskanal für jeden einen oder mehrere logisehe Blöcke, wobei jeder Eingangskanal eine Vielzahl
von Eingangsleitungen umfaßt, die an vorgegebene Eingangsklemmen eines vorgegebenen logischen Blockes angeschlossen sind;
einer Vielzahl von Signalleitkanälen, die jeweils eine Vielzahl von Signalleitleitungen aufweisen;
von Eingangsleitungen umfaßt, die an vorgegebene Eingangsklemmen eines vorgegebenen logischen Blockes angeschlossen sind;
einer Vielzahl von Signalleitkanälen, die jeweils eine Vielzahl von Signalleitleitungen aufweisen;
wobei die logischen Blöcke in eine oder mehrere Megazellen
gruppiert sind, welche mehr als einen logischen Block enthalten, wobei die Ausgangsklemmen der logischen
Blöcke in jeder Megazelle an vorgegebene Signal-0 leitleitungen in einem vorgegebenen Signalleitkanal
angeschlossen sind; und
angeschlossen sind; und
einer Matrix von programmierbaren Verbindungen zwischen jedem Eingangskanal und jedem Signalleitkanal, wobei
die Zahl der programmierbaren Verbindungen jeder Matrix 5 geringer ist als die Zahl der Eingangsleitungen in der
die Zahl der programmierbaren Verbindungen jeder Matrix 5 geringer ist als die Zahl der Eingangsleitungen in der
Matrix multipliziert mit der Zahl der Signalleitleitungen in der Matrix und gleich oder größer ist
als die Zahl der Eingangsleitungen in der Matrix.
2. Programmierbare Verbindungseinheit nach Anspruch 1, bei der die Zahl der Ausgangsklemmen der logischen Blöcke
in jeder Megazelle der Zahl der Eingangsklemmen eines jeden logischen Blocks entspricht.
3. Programmierbare Verbindungseinheit nach Anspruch l, bei
der jede Signalleitleitung mit nur einer Eingangsleitung in jedem Eingangskanal programmierbar verbunden
ist.
4. Programmierbare Verbindungseinheit nach Anspruch 1 mit
einer Vielzahl von Vorrichtungsklemmen, die in Gruppen aufgeteilt sind, wobei die Vorrichtungsklemmen in jeder
Gruppe über Eingangs/Ausgangszellen an vorgegebene Signalleitleitungen in einem vorgegebenen Signalleit-0
kanal angeschlossen sind.
5. Programmierbare Verbindungseinheit nach Anspruch 1 mit
einer Vielzahl von Resourceleitleitungen und einer Vielzahl von Vorrichtungsklemmen, wobei vorgegebene
Ausgangsklemmen mit vorgegebenen Resourceleitleitungen programmierbar verbindbar sind und wobei vorgegebene
Resourceleitleitungen über Eingangs/Ausgangszellen an vorgegebene Vorrichtungsklemmen angeschlossen sind.
0
6. Programmierbare Verbindungseinheit nach Anspruch 1 mit
einer Vielzahl von Vorrichtungssklemmen, die in Gruppen aufgeteilt sind, wobei die Vorrichtungsklemmen in einer
jeden Gruppe über Eingangs/Ausgangs&zgr;eilen an vorgegebene
Signalleitleitungen in einem vorgegebenen Signalleitkanal angeschlossen sind; und
einer Vielzahl von Resourceleitleitungen, wobei vorgegebene
Ausgangsklemmen mit vorgegebenen Resourceleitleitungen programmierbar verbindbar sind und vorgegebene
Resourceleitleitungen über Eingangs/Ausgangszellen
an vorgegebene Vorrichtungsklemmen angeschlossen sind.
7. Programmierbare logische Vorrichtung mit einer Vielzahl
von logischen Blöcken, die jeweils eine Vielzahl von Eingangsklemmen, die an entsprechende Eingangsleitungen
angeschlossen sind, und eine Vielzahl von Ausgangsklemmen, die an entsprechende Ausgangsleitungen angeschlossen
sind, aufweisen, und einer Vielzahl von Vorrichtungsklemmen, wobei jede der Ausgangsleitungen
mit mindestens einer, jedoch weniger als allen Eingangsleitungen
für jeden logischen Block programmierbar verbindbar ist und wobei vorgegebene Ausgangsklemmen
über Eingangs/Ausgangstzellen mit vorgegebenen Vorrichtungsklemmen programmierbar verbindbar sind.
8. Programmierbare logische Vorrichtung mit einer Vielzahl von logischen Blöcken, wobei jeder logische Block eine
Vielzahl von Eingangsklemmen, die an entsprechende Eingangsleitungen angeschlossen sind, und eine Vielzahl
von Ausgangsklemmen, die an entsprechende Ausgangsleitungen angeschlossen sind, aufweist, und
einer Vielzahl von Vorrichtungsklemmen, wobei jede Vorrichtungsklemme mit mindestens einer,
jedoch weniger als allen Eingangsleitungen für jeden logischen Block programmierbar verbindbar ist und vorgegebene
Ausgangsklemmen über Eingangs/Ausgangs&zgr;eilen
mit vorgegebenen Vorrichtungsklemmen programmierbar verbindbar sind.
9. Programmierbare logische Vorrichtung mit
einer Vielzahl von programmierbaren logischen Blöcken, von denen jeder eine Vielzahl von Eingangsklemmen und
eine Vielzahl von Ausgangsklemmen umfaßt,-einer Vielzahl von Vorrichtungsklemmen;
einer Ausgangsleitresourcenanordnung, die eine Vielzahl von programmierbaren Verbindungen zum Verbinden von
einzelnen Ausgangsklemmen über Eingangs/Ausgangszellen mit einzelnen Vorrichtungsklemmen umfaßt, wobei diese
programmierbaren Verbindungen außerhalb der logischen Blöcke angeordnet sind;
wobei mindestens eine der Vorrichtungklemmen über die Ausgangsleitresourcenanordnung mit Ausgangsklemmen in
zwei oder mehr logischen Blöcken programmierbar verbindbar ist; und
wobei mindestens einer der logischen Blöcke in der Summe der Produktform vorliegt.
10. Programmierbare logische Vorrichtung mit
einer Vielzahl von programmierbaren logischen Blöcken, von denen jeder einer Vielzahl von Eingangsklemmen und
eine Vielzahl von Ausgangsklemmen umfaßt; einer Vielzahl von Vorrichtungsklemmen;
einer Ausgangsleitresourcenanordnung, die eine Vielzahl von programmierbaren Verbindungen zum Verbinden von
einzelnen Ausgangsklemmen über Eingangs/Ausgangszellen mit einzelnen Vorrichtungsklemmen aufweist, wobei diese
programmierbaren Verbindungen außerhalb der logischen Blöcke angeordnet sind;
wobei mindestens eine der Vorrichtungklemmen über die Ausgangsleitresourcenanordnung mit Ausgangsklemmen in
zwei oder mehr logischen Blöcken programmierbar verbindbar ist; und
wobei mindestens einer der logischen Blöcke eine programmierbare logische Vorrichtung (PLD) umfaßt.
wobei mindestens einer der logischen Blöcke eine programmierbare logische Vorrichtung (PLD) umfaßt.
11. Programmierbare logische Vorrichtung mit einer Vielzahl von programmierbaren logischen Blöcken,
von denen jeder eine Vielzahl von Eingangsklemmen und eine Vielzahl von Ausgangsklemmen umfaßt;
einer Vielzahl von Vorrichtungsklemmen; einer Ausgangsleitresourcenanordnung, die eine Vielzahl
von programmierbaren Verbindungen zum Verbinden von einzelnen Ausgangsklemmen über Eingangs/Ausgangszellen
mit einzelnen Vorrichtungsklemmen aufweist, wobei diese programmierbaren Verbindungen außerhalb der logischen
Blöcke angeordnet sind;
wobei mindestens eine der Vorrichtungklemmen über die Ausgangsleitresourcenanordnung mit Ausgangsklemmen in
zwei oder mehr logischen Blöcken programmierbar verbindbar ist; und
wobei mindestens einer der logischen Blöcke eine programmierbare Anordnungslogik/generische Anordnungslogikschaltung
(PAL/GAL) umfaßt.
12. Programmierbare logische Vorrichtung mit einer Vielzahl von programmierbaren logischen Blöcken,
von denen jeder eine Vielzahl von Eingangsklemmen und eine Vielzahl von Ausgangsklemmen umfaßt;
einer Vielzahl von Vorrichtungsklemmen; einer Ausgangsleitresourcenanordnung, die eine Vielzahl
von programmierbaren Verbindungen zum Verbinden von einzelnen Ausgangsklemmen über Eingangs/Ausgangszellen
mit einzelnen Vorrichtungsklemmen aufweist, wobei diese programmierbaren Verbindungen außerhalb der logischen
0 Blöcke angeordnet sind;
wobei mindestens eine der Vorrichtungklemmen über die Ausgangsleitresourcenanordnung mit Ausgangsklemmen in
zwei oder mehr logischen Blöcken programmierbar verbindbar ist; und
wobei mindestens einer der logischen Blöcke eine programmierbare Logikanordnung (PLA) umfaßt.
13. Programmierbare logische Vorrichtung mit
einer Vielzahl von programmierbaren logischen Blöcken, von denen jeder einer Vielzahl von Eingangsklemmen und
eine Vielzahl von Ausgangsklemmen umfaßt,-einer Vielzahl von Vorrichtungsklemmen;
einer Ausgangsleitresourcenanordnung, die eine Vielzahl von programmierbaren Verbindungen zum Verbinden von
einzelnen Ausgangsklemmen über Eingangs/Ausgangszellen mit einzelnen Vorrichtungsklemmen aufweist, wobei diese
programmierbaren Verbindungen außerhalb der logischen Blöcke angeordnet sind;
wobei mindestens eine der Vorrichtungklemmen über die Ausgangsleitresourcenanordnung mit Ausgangsklemmen in
zwei oder mehr logischen Blöcken programmierbar verbindbar ist; und
wobei mindestens einer der logischen Blöcke einen Random-Speicher (RAM) umfaßt.
wobei mindestens einer der logischen Blöcke einen Random-Speicher (RAM) umfaßt.
14. Programmierbare logische Vorrichtung mit
einer Vielzahl von programmierbaren logischen Blöcken, von denen jeder einer Vielzahl von Eingangsklemmen und
eine Vielzahl von Ausgangsklemmen umfaßt; einer Vielzahl von Vorrichtungsklemmen;
einer Ausgangsleitresourcenanordnung, die eine Vielzahl von programmierbaren Verbindungen zum Verbinden von
einzelnen Ausgangsklemmen über Eingangs/Ausgangszellen mit einzelnen Vorrichtungsklemmen aufweist, wobei diese
programmierbaren Verbindungen außerhalb der logischen Blöcke angeordnet sind;
wobei mindestens eine der Vorrichtungklemmen über die Ausgangsleitresourcenanordnung mit Ausgangsklemmen in
zwei oder mehr logischen Blöcken programmierbar verbindbar ist; und
wobei mindestens einer der logischen Blöcke einen programmierbaren Lesespeicher (PROM) umfaßt.
5
15. Programmierbare logische Vorrichtung mit einer Vielzahl von programmierbaren logischen Blöcken,
von denen jeder einer Vielzahl von Eingangsklemmen und eine Vielzahl von Ausgangsklemmen umfaßt;
einer Vielzahl von Vorrichtungsklemmen; einer Ausgangsleitresourcenanordnung, die eine Vielzahl
von programmierbaren Verbindungen zum Verbinden von einzelnen Ausgangsklemmen über Eingangs/Ausgangszellen
mit einzelnen Vorrichtungsklemmen aufweist, wobei diese programmierbaren Verbindungen außerhalb der logischen
Blöcke angeordnet sind,-
wobei mindestens eine der Vorrichtungklemmen über die Ausgangsleitresourcenanordnung mit Ausgangsklemmen in
zwei oder mehr logischen Blöcken programmierbar ver-0 bindbar ist; und
wobei mindestens einer der logischen Blöcke einen löschbaren programmierbaren Lesespeicher (EPROM)
umfaßt.
16. Programmierbare logische Vorrichtung mit einer Vielzahl von programmierbaren logischen Blöcken,
von denen jeder einer Vielzahl von Eingangsklemmen und eine Vielzahl von Ausgangsklemmen umfaßt;
einer Vielzahl von Vorrichtungsklemmen; einer Ausgangsleitresourcenanordnung, die eine Vielzahl
von programmierbaren Verbindungen zum Verbinden von einzelnen Ausgangsklemmen über Eingangs/Ausgangszellen
mit einzelnen Vorrichtungsklemmen aufweist, wobei diese programmierbaren Verbindungen außerhalb der logischen
5 Blöcke angeordnet sind;
wobei mindestens eine der Vorrichtungklemmen über die Ausgangsleitresourcenanordnung mit Ausgangsklemmen in
zwei oder mehr logischen Blöcken programmierbar verbindbar ist; und
wobei mindestens einer der logischen Blöcke einen elektrisch löschbaren programmierbaren Lesespeicher
(EEPROM) umfaßt.
17. Programmierbare logische Vorrichtung mit
einer Vielzahl von programmierbaren logischen Blöcken, von denen jeder einer Vielzahl von Eingangsklemmen und
eine Vielzahl von Ausgangsklemmen umfaßt; einer Vielzahl von Vorrichtungsklemmen;
einer Ausgangsleitresourcenanordnung, die eine Vielzahl von programmierbaren Verbindungen zum Verbinden von
einzelnen Ausgangsklemmen über Eingangs/Ausgangs&zgr;eilen
mit einzelnen Vorrichtungsklemmen aufweist, wobei diese programmierbaren Verbindungen außerhalb der logischen
Blöcke angeordnet sind;
0 wobei mindestens eine der Vorrichtungklemmen über die Ausgangsleitresourcenanordnung mit Ausgangsklemmen in
zwei oder mehr logischen Blöcken programmierbar verbindbar ist; und
wobei mindestens einer der logischen Blöcke eine Kombination von Multiplexern umfaßt.
wobei mindestens einer der logischen Blöcke eine Kombination von Multiplexern umfaßt.
18. Programmierbare logische Vorrichtung mit
einer Vielzahl von logischen Blöcken, die jeweils eine Vielzahl von Eingangsklemmen und eine Vielzahl von Ausgangsklemmen
umfassen;
einer Vielzahl von Vorrichtungsklemmen; einer Ausgangsleitresourcenanordnung, die eine Vielzahl
von programmierbaren Verbindungen zum Verbinden von einzelnen Ausgangsklemmen über Eingangs/Ausgangszellen
mit einzelnen Vorrichtungsklemmen aufweist, wobei eine
und nur eine der programmierbaren Verbindungen programmiert
werden muß, um eine der Ausgangsklemmen mit einer der Vorrichtungsklemmen zu verbinden.
19. Programmierbare logische Vorrichtung nach Anspruch 18,
bei der mindestens eine der Ausgangsklemmen über die Ausgangsleitresourcenanordnung gleichzeitig mit zwei
oder mehr Vorrichtungsklemmen programmierbar verbindbar ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/696,462 US5204556A (en) | 1991-05-06 | 1991-05-06 | Programmable interconnect structure for logic blocks |
PCT/US1992/003575 WO1992020159A1 (en) | 1991-05-06 | 1992-05-06 | Programmable interconnect structure for logic blocks |
Publications (1)
Publication Number | Publication Date |
---|---|
DE583361T1 true DE583361T1 (de) | 1995-03-16 |
Family
ID=24797175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE0583361T Pending DE583361T1 (de) | 1991-05-06 | 1992-05-06 | Programmierbare verbindungsstruktur für logische blöcke. |
Country Status (5)
Country | Link |
---|---|
US (1) | US5204556A (de) |
EP (1) | EP0583361A4 (de) |
JP (1) | JPH06510403A (de) |
DE (1) | DE583361T1 (de) |
WO (1) | WO1992020159A1 (de) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5367208A (en) | 1986-09-19 | 1994-11-22 | Actel Corporation | Reconfigurable programmable interconnect architecture |
US5489857A (en) * | 1992-08-03 | 1996-02-06 | Advanced Micro Devices, Inc. | Flexible synchronous/asynchronous cell structure for a high density programmable logic device |
US5457409A (en) * | 1992-08-03 | 1995-10-10 | Advanced Micro Devices, Inc. | Architecture of a multiple array high density programmable logic device with a plurality of programmable switch matrices |
US5198705A (en) * | 1990-05-11 | 1993-03-30 | Actel Corporation | Logic module with configurable combinational and sequential blocks |
US20020130681A1 (en) * | 1991-09-03 | 2002-09-19 | Cliff Richard G. | Programmable logic array integrated circuits |
US5260610A (en) * | 1991-09-03 | 1993-11-09 | Altera Corporation | Programmable logic element interconnections for programmable logic array integrated circuits |
US6759870B2 (en) | 1991-09-03 | 2004-07-06 | Altera Corporation | Programmable logic array integrated circuits |
JP2965802B2 (ja) * | 1991-12-19 | 1999-10-18 | 株式会社東芝 | 半導体集積回路 |
DE69304471T2 (de) * | 1992-08-03 | 1997-03-20 | Advanced Micro Devices Inc | Programmierbare logische Vorrichtung |
JP3313848B2 (ja) * | 1992-11-10 | 2002-08-12 | インフィニット テクノロジー コーポレーション | ロジックネットワーク |
US5396126A (en) * | 1993-02-19 | 1995-03-07 | At&T Corp. | FPGA with distributed switch matrix |
US5483178A (en) * | 1993-03-29 | 1996-01-09 | Altera Corporation | Programmable logic device with logic block outputs coupled to adjacent logic block output multiplexers |
US6462578B2 (en) | 1993-08-03 | 2002-10-08 | Btr, Inc. | Architecture and interconnect scheme for programmable logic circuits |
US5457410A (en) * | 1993-08-03 | 1995-10-10 | Btr, Inc. | Architecture and interconnect scheme for programmable logic circuits |
US6051991A (en) * | 1993-08-03 | 2000-04-18 | Btr, Inc. | Architecture and interconnect scheme for programmable logic circuits |
US5742179A (en) * | 1994-01-27 | 1998-04-21 | Dyna Logic Corporation | High speed programmable logic architecture |
US5581200A (en) * | 1994-03-04 | 1996-12-03 | Gudger; Keith H. | Stored and combinational logic function generator without dedicated storage elements |
US5436576A (en) * | 1994-05-20 | 1995-07-25 | Intel Corporation | Switch matrices using reduced number of switching devices for signal routing |
US5572198A (en) * | 1994-07-25 | 1996-11-05 | Intel Corporation | Method and apparatus for routing in reduced switch matrices to provide one hundred percent coverage |
US5689686A (en) * | 1994-07-29 | 1997-11-18 | Cypress Semiconductor Corp. | Methods for maximizing routability in a programmable interconnect matrix having less than full connectability |
US5581199A (en) * | 1995-01-04 | 1996-12-03 | Xilinx, Inc. | Interconnect architecture for field programmable gate array using variable length conductors |
KR19990008270A (ko) * | 1995-05-03 | 1999-01-25 | 팅 벤자민 에스. | 스케일가능한 복수 레벨 상호연결 아키텍춰 |
US5850564A (en) * | 1995-05-03 | 1998-12-15 | Btr, Inc, | Scalable multiple level tab oriented interconnect architecture |
US5818254A (en) * | 1995-06-02 | 1998-10-06 | Advanced Micro Devices, Inc. | Multi-tiered hierarchical high speed switch matrix structure for very high-density complex programmable logic devices |
US5521529A (en) * | 1995-06-02 | 1996-05-28 | Advanced Micro Devices, Inc. | Very high-density complex programmable logic devices with a multi-tiered hierarchical switch matrix and optimized flexible logic allocation |
US6028446A (en) * | 1995-06-06 | 2000-02-22 | Advanced Micro Devices, Inc. | Flexible synchronous and asynchronous circuits for a very high density programmable logic device |
US5744995A (en) * | 1996-04-17 | 1998-04-28 | Xilinx, Inc. | Six-input multiplexer wtih two gate levels and three memory cells |
US5625631A (en) * | 1996-04-26 | 1997-04-29 | International Business Machines Corporation | Pass through mode for multi-chip-module die |
US5894565A (en) * | 1996-05-20 | 1999-04-13 | Atmel Corporation | Field programmable gate array with distributed RAM and increased cell utilization |
US6624658B2 (en) | 1999-02-04 | 2003-09-23 | Advantage Logic, Inc. | Method and apparatus for universal program controlled bus architecture |
US6034547A (en) * | 1996-09-04 | 2000-03-07 | Advantage Logic, Inc. | Method and apparatus for universal program controlled bus |
JP3614264B2 (ja) * | 1997-01-09 | 2005-01-26 | 富士通株式会社 | プログラム可能な接続部を有する集積回路装置 |
EP0858168A1 (de) | 1997-01-29 | 1998-08-12 | Hewlett-Packard Company | Feldprogrammierbarer Gatterprozessor |
EP0858167A1 (de) | 1997-01-29 | 1998-08-12 | Hewlett-Packard Company | Feldprogrammierbarer Prozessor |
DE69827589T2 (de) | 1997-12-17 | 2005-11-03 | Elixent Ltd. | Konfigurierbare Verarbeitungsanordnung und Verfahren zur Benutzung dieser Anordnung, um eine Zentraleinheit aufzubauen |
DE69841256D1 (de) | 1997-12-17 | 2009-12-10 | Panasonic Corp | Befehlsmaskierung um Befehlsströme einem Prozessor zuzuleiten |
JP2003526129A (ja) | 1997-12-17 | 2003-09-02 | エリクセントリミティド | プログラマブル・アレイにおける乗算器の実現 |
US6243664B1 (en) | 1998-10-27 | 2001-06-05 | Cypress Semiconductor Corporation | Methods for maximizing routability in a programmable interconnect matrix having less than full connectability |
US6320412B1 (en) | 1999-12-20 | 2001-11-20 | Btr, Inc. C/O Corporate Trust Co. | Architecture and interconnect for programmable logic circuits |
US6636930B1 (en) * | 2000-03-06 | 2003-10-21 | Actel Corporation | Turn architecture for routing resources in a field programmable gate array |
US6288937B1 (en) | 2000-05-10 | 2001-09-11 | Lattice Semiconductor Corporation | Decoded generic routing pool |
US6720796B1 (en) | 2001-05-06 | 2004-04-13 | Altera Corporation | Multiple size memories in a programmable logic device |
US7255437B2 (en) * | 2003-10-09 | 2007-08-14 | Howell Thomas A | Eyeglasses with activity monitoring |
US6975139B2 (en) * | 2004-03-30 | 2005-12-13 | Advantage Logic, Inc. | Scalable non-blocking switching network for programmable logic |
US20050278464A1 (en) * | 2004-05-13 | 2005-12-15 | Claseman George R | Multiple state configuration method |
US7460529B2 (en) * | 2004-07-29 | 2008-12-02 | Advantage Logic, Inc. | Interconnection fabric using switching networks in hierarchy |
US7423453B1 (en) | 2006-01-20 | 2008-09-09 | Advantage Logic, Inc. | Efficient integrated circuit layout scheme to implement a scalable switching network used in interconnection fabric |
US7999570B2 (en) | 2009-06-24 | 2011-08-16 | Advantage Logic, Inc. | Enhanced permutable switching network with multicasting signals for interconnection fabric |
US10425082B2 (en) | 2015-10-27 | 2019-09-24 | Andapt, Inc. | Adaptive analog blocks with digital wrappers integrated onto programmable fabric |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58142629A (ja) * | 1982-02-17 | 1983-08-24 | Toshiba Corp | 対角型マトリクス回路網 |
JP2540794B2 (ja) * | 1985-03-04 | 1996-10-09 | 株式会社日立製作所 | プログラマブルロジツクアレイ回路 |
US5015884A (en) * | 1985-03-29 | 1991-05-14 | Advanced Micro Devices, Inc. | Multiple array high performance programmable logic device family |
US4758746A (en) * | 1985-08-12 | 1988-07-19 | Monolithic Memories, Inc. | Programmable logic array with added array of gates and added output routing flexibility |
US4965472A (en) * | 1988-08-11 | 1990-10-23 | Cypress Semiconductor Corp. | Programmable high speed state machine with sequencing capabilities |
IT1225638B (it) * | 1988-12-28 | 1990-11-22 | Sgs Thomson Microelectronics | Dispositivo logico integrato come una rete di maglie di memorie distribuite |
-
1991
- 1991-05-06 US US07/696,462 patent/US5204556A/en not_active Expired - Fee Related
-
1992
- 1992-05-06 EP EP19920911404 patent/EP0583361A4/en not_active Ceased
- 1992-05-06 DE DE0583361T patent/DE583361T1/de active Pending
- 1992-05-06 JP JP4511466A patent/JPH06510403A/ja active Pending
- 1992-05-06 WO PCT/US1992/003575 patent/WO1992020159A1/en not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
EP0583361A4 (en) | 1994-07-06 |
WO1992020159A1 (en) | 1992-11-12 |
EP0583361A1 (de) | 1994-02-23 |
US5204556A (en) | 1993-04-20 |
JPH06510403A (ja) | 1994-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE583361T1 (de) | Programmierbare verbindungsstruktur für logische blöcke. | |
DE68923541T2 (de) | Programmierbare Logikeinrichtung mit einer Vielzahl von programmierbaren Logikarrays, die sich in mosaikförmiger Anordnung zusammen mit einer Vielzahl von vermischt angeordneten Interface-Blöcken befinden. | |
DE3875909T2 (de) | Programmierbare logische vorrichtung. | |
DE3687383T2 (de) | Programmierbare logische anordnung mit zusaetzlicher gatteranordnung und zusaetzlicher flexibilitaet der ausgangsumsteuerung. | |
DE2556822C2 (de) | Monolithische hochintegrierte Halbleiterschaltung | |
DE2555435C2 (de) | Monolithische hochintegrierte Halbleiterschaltung | |
DE69534812T2 (de) | Programmierbare logische Vorrichtung, die mehr als eine Konfiguration speichert, und Mittel zum Umschalten der Konfiguration | |
DE69031861T2 (de) | Programmierbare logische Schaltung mit Multifunktionseingangspin | |
DE68917235T2 (de) | Programmierbare logische Schaltung. | |
DE68918413T2 (de) | Integrierte Halbleiterschaltung. | |
DE2555439A1 (de) | Monolithische hochintegrierte halbleiterschaltung | |
EP0093947B1 (de) | Programmierbare Logikanordnung | |
DE69126848T2 (de) | Integrierte Halbleiterschaltung | |
DE410759T1 (de) | Konfigurierbare logikanordnung und zugehoeriges verfahren. | |
DE3712178A1 (de) | Halbleitereinrichtung | |
DE2335785B2 (de) | Schaltungsanordnung zum Prüfen einer Matrixverdrahtung | |
DE3687284T2 (de) | Halbleiterspeicheranordnung. | |
DE69021617T2 (de) | Speicher, der verteiltes Laden von Datenleitungen verwendet. | |
DE69122860T2 (de) | Multiplexer | |
DE2805940C2 (de) | Elektronisches Steuersystem für Analogschaltungen | |
DE2638208C2 (de) | ||
DE69307398T2 (de) | Programmierbare logische Zelle | |
DE19831766A1 (de) | Halbleiterspeichervorrichtung mit einem Testmodus | |
DE3788561T2 (de) | Bildbehandlungsvorrichtung. | |
DE60216146T2 (de) | Analog-/digitalwandler und verfahren zur erzeugung eines zwischenkodes für einen analog-/digitalwandler |